JP6847211B2

JP6847211B2 - 距離重み付けされた双方向性イントラ予測

Info

Publication number: JP6847211B2
Application number: JP2019520002A
Authority: JP
Inventors: アレクセイ・コンスタンチノヴィチ・フィリッポフ; ヴァシリー・アレクセーヴィチ・ルフィットスキー
Original assignee: ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Priority date: 2016-10-14
Filing date: 2016-10-14
Publication date: 2021-03-24
Anticipated expiration: 2036-10-14
Also published as: EP3516875B1; EP3516875A1; JP2019537337A; BR112019007486A2; CN109845263A; CN109845263B; KR102227411B1; WO2018070896A1; US20190238837A1; KR20190058632A; US10887587B2

Description

本発明は、ビデオコーディングの分野に関する。より詳細には、本発明は、ビデオコーディングブロックのイントラ予測のための装置および方法、ならびにそのようなイントラ予測装置を備えるエンコーディング装置およびデコーディング装置に関する。

デジタルビデオの通信および記憶アプリケーションは、たとえば、デジタルカメラ、セルラー無線電話、ラップトップ、放送システム、ビデオ会議システムなどといった、幅広いデジタルデバイスによって実装される。これらのアプリケーションの最も重要で難しい仕事の1つは、ビデオ圧縮である。ビデオ圧縮の仕事は複雑であり、圧縮効率および計算の複雑さという2つの矛盾するパラメータによって制約される。ITU-T H.264/AVCまたはITU-T H.265/HEVCなどのビデオコーディング規格は、これらのパラメータ間の良好なトレードオフを提供する。この理由のために、ビデオコーディング規格のサポートは、ほとんどすべてのビデオ圧縮アプリケーションにとって、必須の要件である。

現況技術のビデオコーディング規格は、ソースピクチャをビデオコーディングブロック(またはショートブロック)へと分割することに基づいている。これらのブロックの処理は、エンコーダによって指定される、ブロックのサイズ、空間位置、およびコーディングモードに依存する。コーディングモードは、予測のタイプに従って、2つのグループ、すなわちイントラ予測モードとインター予測モードに分類することができる。イントラ予測モードは、同じピクチャ(フレームまたはイメージとも呼ばれる)の画素を使用して、参照サンプルを生成し、再構築されるブロックの画素についての予測値を計算する。イントラ予測は、空間予測とも呼ばれる。インター予測モードは、時間的な予測のために設計されており、以前または次のピクチャの参照サンプルを使用して現在のピクチャのブロックの画素を予測する。予測ステージの後に、元の信号とその予測との間の差である予測誤差についての、変換コーディングが実施される。次いで、変換係数およびサイド情報が、エントロピーコーダ(たとえば、AVC/H.264およびHEVC/H.265のためのCABAC)を使用してエンコードされる。最近採用されたITU-T H.265/HEVC規格(ISO/IEC 23008-2:2013、「Information technology - High efficiency coding and media delivery in heterogeneous environments - Part 2: High efficiency video coding」、2013年11月)は、コーディング効率と計算の複雑さとの間の妥当なトレードオフを提供する現況技術のビデオコーディングツールのセットを公表している。ITU-T H.265/HEVC規格についての概要は、そのすべての内容が参照により本明細書に組み込まれる、IEEE Transactions on Circuits and Systems for Video Technology, Vol. 22, No. 12, 2012年12月の中の、Gary J. Sullivan、「Overview of the High Efficiency Video Coding (HEVC) Standard」によって与えられた。

ITU-T H.264/AVCビデオコーディング規格と同様に、HEVC/H.265ビデオコーディング規格は、ソースピクチャをブロック、たとえばコーディングユニット(CU)へ分けることを可能にする。CUの各々は、より小さいCUまたは予測ユニット(PU)のいずれかへとさらに分解することができる。PUは、PUの画素に適用される処理のタイプに従って、イントラ予測またはインター予測することができる。インター予測の場合、PUは、PUについて指定された動きベクトルを使用した動き補償によって処理される画素の区域を表す。イントラ予測の場合、近隣のブロックの隣接する画素を参照サンプルとして使用して、現在のブロックを予測する。PUは、このPUに含まれるすべての変換ユニット(TU)についてのイントラ予測モードのセットから選択される予測モードを指定する。TUは、異なるサイズ(たとえば、4x4、8x8、16x16、および32x32画素)を有することができ、異なる方法で処理することができる。TUについて、変換コーディングが実施される。すなわち、予測誤差が、(イントラコード化ブロックに適用される、HEVC/H.265規格では、)離散コサイン変換または離散サイン変換で変換され、量子化される。したがって、再構築される画素は、DBF、SAO、およびALFなどのループ内フィルタが抑圧するように試みる(たとえば、ユニット間ブロック歪、シャープエッジに沿ったリンギングアーチファクトなどとして現れる場合がある)量子化ノイズを含む。(動き補償およびイントラ予測などの)高度な予測コーディングおよび(たとえば、CUおよびPUのためのQTならびにTUのためのRQTといった)分割技法を使用することによって、標準化委員会が、PUの冗長性を著しく減少させることが可能になった。

これらのビデオコーディング規格の適用を成功に導く予測ツールは、インター予測ツールとイントラ予測ツールとに大別することができる。イントラ予測が現在のピクチャ中に含まれる情報にだけ依拠する一方で、インター予測は、異なるピクチャ間の冗長性を採用して、コーディング効率をさらに高めている。したがって、一般的に、典型的なビデオ信号について同じ視覚品質を達成するために、イントラ予測は、インター予測よりも高いビットレートを必要とする。

それでも、イントラコーディングは、すべてのビデオコーディングシステムの本質的な部分である。というのは、進行中の伝送へのランダムアクセスのためおよび誤差の隠蔽のために、ビデオ伝送を開始することが必要なためである。しかし、HEVC規格では、(HEVCの場合にはコーディングユニットまたはCUと呼ばれる)現在処理されるビデオコーディングブロックのための予測基盤として、画素のただ1つの隣接する行/列が使用される。さらに、角度予測に基づくイントラ予測の場合には、CU毎にただ1つの方向を適用することができる。これらの制限に起因して、イントラコード化CUの残りについて、高いビットレートが必要となる。

したがって、イントラ予測のためのコーディング効率を高めることができるビデオコーディングのためのデバイスおよび方法が必要である。

本発明の目的は、イントラ予測のためのコーディング効率を高めることができるビデオコーディングのためのデバイスおよび方法である。

上記および他の目的は、独立請求項の主題によって達成される。さらなる実装形態は、従属請求項、説明、および図から明らかである。

以下の開示は、実施形態において以下の意味を有する複数の用語を採用する。スライス-独立してエンコード/デコードされるピクチャの、空間的に明確な領域。スライスヘッダ-特定のスライスに関連する情報を信号伝達するように構成されるデータ構造。ビデオコーディングブロック(または、ショートブロック)-MxN(M個の列×N個の行)の画素の配列もしくはサンプル(各画素/サンプルが、少なくとも1つの画素/サンプル値と関連する)、またはMxNの変換係数の配列。コーディングツリーユニット(CTU)グリッド-ビデオエンコーディングのために、画素のブロックをマクロブロックへと分割するために採用されるグリッド構造。コーディングユニット(CU)-3つのサンプル配列を有する画像の、ルーマサンプルのコーディングブロック、2つの対応するクロマサンプルのコーディングブロック、またはモノクロームピクチャ、もしくはサンプルをコードするのに使用される3つの別個の色平面およびシンタックスを使用してコード化されるピクチャのサンプルのコーディングブロック。ピクチャパラメータセット(PPS)-各スライスセグメントヘッダ中に見いだされるシンタックス要素によって決定される、ゼロまたは1つ以上のすべてのコード化されるピクチャに適用するシンタックス要素を含むシンタックス構造。シーケンスパラメータセット(SPS)-各スライスセグメントヘッダ中に見いだされるシンタックス要素によって参照されるPPS中に見いだされるシンタックス要素の内容によって決定される、ゼロまたは1つ以上のすべてのコード化されるビデオシーケンスに適用するシンタックス要素を含むシンタックス構造。ビデオパラメータセット(VPS)-ゼロまたは1つ以上のすべてのコード化されるビデオシーケンスに適用するシンタックス要素を含むシンタックス構造。予測ユニット(PU)-3つのサンプル配列を有するピクチャの、ルーマサンプルの予測ブロック、2つの対応するクロマサンプルの予測ブロック、またはモノクロームピクチャ、もしくは予測ブロックサンプルを予測するのに使用される3つの別個の色平面およびシンタックスを使用してコード化されるピクチャのサンプルの予測ブロック。変換ユニット(TU)-3つのサンプル配列を有するピクチャの、ルーマサンプルの変換ブロック、2つの対応するクロマサンプルの変換ブロッ
ク、またはモノクロームピクチャ、もしくは変換ブロックサンプルを予測するのに使用される3つの別個の色平面およびシンタックスを使用してコード化されるピクチャのサンプルの変換ブロック。補助拡張情報(SEI)-ビデオの使用を拡張するため、ビデオビットストリームへと挿入することができる追加情報。ルーマ-画像サンプルの輝度を示す情報。クロマ-赤色差成分(Cr)および青色差成分(Cb)に関して記載することができる、画像サンプルの色を示す情報。

第1の態様によれば、本発明は、ビデオ信号のフレームの、現在のビデオコーディングブロックのイントラ予測のための装置に関し、現在のビデオコーディングブロックが複数の画素を含み、各画素が少なくとも1つの画素値(サンプル値とも呼ばれる)に関連する。装置は、複数の1次参照画素値、複数の2次参照画素値に基づいて生成するように構成される参照画素ユニットであって、複数の1次参照画素値が、現在のビデオコーディングブロックの隣接するビデオコーディングブロック中にある複数の1次参照画素に関連し、参照画素ユニットが、1次参照画素値のうちの2つ以上に基づいて2次参照画素値の各々を生成するように構成される、参照画素ユニットと、複数の1次参照画素値および複数の2次参照画素値に基づいて、現在のビデオコーディングブロックの画素の画素値をイントラ予測するように構成されるイントラ予測ユニットとを備える。

こうして、イントラ予測のためのコーディング効率を高めることを可能にする、ビデオコーディングのための改善された装置が提供される。

第1の態様に従った装置の第1の可能な実装形態それ自体では、複数の1次参照画素が、現在のビデオコーディングブロックのすぐ上の画素の行で、現在のビデオコーディングブロックの左もしくは右の画素の列にあり、または複数の1次参照画素が、現在のビデオコーディングブロックのすぐ下の画素の行で、現在のビデオコーディングブロックの左もしくは右の画素の列にある。

現在のビデオコーディングブロックは、特に矩形であってよく、特に正方形であってよい。

第1の態様に従った装置の第2の可能な実装形態それ自体またはその第1の実装形態では、複数の2次参照画素値が、現在のビデオコーディングブロックのさらなる隣接するビデオコーディングブロック中にある複数の2次参照画素と関連し、さらなる隣接するビデオコーディングブロックが、複数の1次参照画素をもたらす1次参照画素値をもたらす隣接するビデオコーディングブロックでない。こうして、装置が特に効率的となる。

第1の態様に従った装置の第3の可能な実装形態それ自体またはその第1および第2の実装形態のうちのいずれか1つでは、参照画素ユニットは、複数の2次参照画素値のサブセットの各2次参照画素値について、方向性イントラ予測に基づいた2次参照画素値の第1の構成要素、および第1の2次参照画素値と第2の2次参照画素値との間の補間予測に基づいた2次参照画素値の第2の構成要素を決定し、2次参照画素値の第1の構成要素と2次参照画素値の第2の構成要素を組み合わせて2次参照画素値を生成するようにさらに構成され、第1の2次参照画素値および第2の2次参照画素値は、複数の2次参照画素値のサブセットの部分でない。こうして、装置が特に効率的となる。

本明細書で使用する補間予測は、知られている値のセットを使用して、所与の位置における知られていない値のセットを予測するための補間方法に基づく。補間は、知られている値のセットを近似する予め規定された関数を選択するステップと、知られていないターゲット値の位置におけるこの関数の値を計算するステップとからなる。補間のための典型的な関数は、一次、スプライン、もしくは三次関数であり、知られている値の全セットに適用することができ、または知られている値の異なるサブセットに異なるパラメータを有することができる。後者は、区分補間として知られている。

本明細書で使用する方向性イントラ予測は、予測されるブロック内部の境界値を伝播することに基づき、したがって、予測されるブロックの各画素値は、その画素の位置を、指定された方向で参照画素のセット上に投影することによって計算される。投影される位置が小数であって、画素位置の間にある場合、隣接する画素間のサブピクセル補間予測を適用することができる。

第1の態様の第3の実装形態に従った装置の第4の可能な実装形態では、方向性イントラ予測に基づいた2次参照画素値の第1の構成要素を決定するため、参照画素ユニットは、H.264規格、H.265規格、またはこれらの規格のうちの1つから発展される規格の方向性モードを使用するように構成される。

第1の態様の第3または第4の実装形態に従った装置の第5の可能な実装形態では、参照画素ユニットは、第1の2次参照画素に隣接する1次参照画素の1次参照画素値に基づいた第1の2次参照画素値、および第2の2次参照画素に隣接する1次参照画素の1次参照画素値に基づいた第2の2次参照画素値を決定するようにさらに構成される。こうして、装置が特に効率的となる。

第1の態様の第5の実装形態に従った装置の第6の可能な実装形態では、参照画素ユニットは、以下の式に基づいた、第1の2次参照画素値p_rsg[0]および第2の2次参照画素値p_rsg[2N]を決定するように構成される。
p_rsg[0]=
w_int・p_int[0]+w_rs[-N]・p_rs[-N]+w_rs[-N-1]・p_rs[-N-1]+w_rs[-N-2]・p_rs[-N-2]
p_rsg[2N]=
w_int・p_int[2N]+w_rs[N]・p_rs[N]+w_rs[N+1]・p_rs[N+1]+w_rs[N+2]・p_rs[N+2]
上式で、Nは、現在のビデオコーディングブロックの1次サイズを示す。こうして、装置が特に効率的となる。

第1の態様の第3から第6の実装形態のいずれか1つに従った装置の第7の可能な実装形態では、参照画素ユニットは、以下の式に基づいた、第1の2次参照画素値p_rsg[0]と第2の2次参照画素値p_rsg[2N]との間の補間予測に基づいて、2次参照画素値の第2の構成要素p_grad[k]を決定するように構成される。
p_grad[k]=p_rsg[0]+k・s
ここで、

こうして、装置が特に効率的となる。

第1の態様の第3から第7の実装形態のいずれか1つに従った装置の第8の可能な実装形態では、参照画素ユニットは、以下の式に基づいて、2次参照画素値の第1の構成要素p_int[k]と2次参照画素値の第2の構成要素p_grad[k]を組み合わせて、2次参照画素値p_rs[k]を生成するように構成される。
p_rs[k]=w_grad[k]・p_grad[k]+w_int[k]・p_int[k]
上式で、w_grad[k]+w_int[k]=1であり、0≦w_grad[k], w_int[k]≦1である。こうして、装置が特に効率的となる。

第1の態様の第8の実装形態に従った装置の第9の可能な実装形態では、参照画素ユニットは、現在のビデオコーディングブロックの方向、インデックスk、および/またはサイズに依存して、重みw_grad[k]および/またはw_int[k]を調整するように構成される。こうして、装置が特に効率的となる。

第1の態様に従った装置の第10の可能な実装形態それ自体またはその上述の実装形態のうちのいずれか1つでは、イントラ予測ユニットは、以下の式に基づいて、複数の1次参照画素値および複数の2次参照画素値に基づいて、現在のビデオコーディングブロックの画素の画素値をイントラ予測するように構成される。
p[x,y]=w₀・p_rs0+w₁・p_rs1
上式で、p[x,y]は、座標x,yを有する現在のビデオコーディングブロックの画素の画素値を示し、w₀は、第1の重みを示し、p_rs0は、1次参照画素値を示し、w₁は、第2の重みを示し、p_rs1は、2次参照画素値を示す。こうして、装置が特に効率的となる。

第1の態様の第10の実装形態に従った装置の第11の可能な実装形態では、イントラ予測ユニットは、以下の式に基づいて、複数の1次参照画素値および複数の2次参照画素値に基づいて、現在のビデオコーディングブロックの画素の画素値をイントラ予測するように構成される。

上式で、d_rs0は、1次参照画素値p_rs0に関連する1次参照画素から座標x,yを有する現在のビデオコーディングブロックの画素への距離を示し、d_rs1は、2次参照画素値p_rs1に関連する2次参照画素から座標x,yを有する現在のビデオコーディングブロックの画素への距離を示し、Dは、1次参照画素値p_rs0に関連する1次参照画素から2次参照画素値p_rs1に関連する2次参照画素への距離を示し、すなわち、D=d_rs0+d_rs1である。こうして、装置が特に効率的となる。

第2の態様によれば、本発明は、ビデオ信号のフレームの、現在のビデオコーディングブロックをエンコーディングするためのエンコーディング装置に関し、現在のビデオコーディングブロックが複数の画素を含み、各画素が画素値に関連する。エンコーディング装置は、予測されるビデオコーディングブロックを提供するための第1の態様それ自体に従うイントラ予測装置またはその実装形態のいずれか1つと、予測されるビデオコーディングブロックに基づいて現在のビデオコーディングブロックをエンコードするように構成されるエンコーディングユニットとを備える。

第3の態様によれば、本発明は、ビデオ信号のフレームの、エンコードされたビデオコーディングブロックをデコーディングするためのデコーディング装置に関し、エンコードされたビデオコーディングブロックが複数の画素を含み、各画素が画素値に関連する。デコーディング装置は、予測されるビデオコーディングブロックを提供するための第1の態様それ自体に従うイントラ予測装置またはその実装形態のいずれか1つと、エンコードされたビデオコーディングブロックおよび予測されるビデオコーディングブロックに基づいてビデオコーディングブロックを復元するように構成される復元ユニットとを備える。

第4の態様によれば、本発明は、ビデオ信号のフレームの、現在のビデオコーディングブロックのイントラ予測のための方法に関し、現在のビデオコーディングブロックが複数の画素を含み、各画素が画素値に関連する。方法は、複数の1次参照画素値、複数の2次参照画素値に基づいて生成するステップであって、複数の1次参照画素値が、現在のビデオコーディングブロックの隣接するビデオコーディングブロック中にある複数の1次参照画素に関連し、1次参照画素値のうちの2つ以上に基づいて2次参照画素値の各々が生成される、ステップと、複数の1次参照画素値および複数の2次参照画素値に基づいて、現在のビデオコーディングブロックの画素の画素値をイントラ予測するステップとを含む。

本発明の第4の態様に従う方法は、本発明の第1の態様に従うイントラ予測装置が実施することができる。本発明の第4の態様に従う方法のさらなる特徴は、本発明の第1の態様に従うイントラ予測装置およびその異なる実装形態の機能性から直接もたらされる。

第5の態様によれば、本発明は、コンピュータ上で実行されるときに第4の態様に従う方法を実施するためのプログラムコードを含むコンピュータプログラムに関する。

本発明は、ハードウェアで、ソフトウェアで、またはハードウェアとソフトウェアの組合せで実装することができる。

本発明のさらなる実施形態は、以下の図を参照して記載されることになる。

一実施形態に従ったイントラ予測装置を図示する概略図である。一実施形態に従ったエンコーディング装置および一実施形態に従ったデコーディング装置を図示する概略図である。一実施形態に従ったイントラ予測方法を図示する概略図である。一実施形態に従ったイントラ予測装置のいくつかの態様を図示するビデオコーディングブロックを示す概略図である。一実施形態に従ったイントラ予測装置に実装できる、様々な方向性イントラ予測モードを図示するビデオコーディングブロックを示す概略図である。一実施形態に従ったイントラ予測装置に実装されるイントラ予測処理ステップを図示する図である。一実施形態に従ったイントラ予測装置に実装されるイントラ予測処理ステップを図示する図である。一実施形態に従ったイントラ予測装置に実装されるイントラ予測処理ステップを図示する図である。一実施形態に従ったイントラ予測装置の態様を図示するビデオコーディングブロックを示す概略図である。一実施形態に従ったイントラ予測装置に実装されるイントラ予測処理ステップを図示する図である。一実施形態に従ったデコーディング装置に実装される処理ステップを図示する図である。一実施形態に従ったデコーディング装置に実装される処理ステップを図示する図である。

様々な図において、同一の参照符号は、同一または少なくとも機能的に等価な特徴に使用されることになる。

以下の記載において、本開示の部分を形成する添付図面への参照がなされ、図面では、例として、本発明を配置することができる特定の態様が示される。本発明の範囲から逸脱することなく、他の態様を利用でき、構造的または論理的な変更を行えることが理解される。したがって、以下の詳細な記載は、限定的な意味と受け取るべきでない。というのは、本発明の範囲は、添付される請求項として規定されるためである。

たとえば、記載された方法に関する開示は、方法を実施するように構成される対応するデバイスまたはシステムに当てはまることができ、逆も同様であることが理解される。たとえば、特定の方法ステップが記載される場合、対応するデバイスは、そうしたユニットが明示的に記載または図中に図示されない場合であってさえ、記載された方法ステップを実施するためのユニットを含むことができる。さらに、本明細書に記載される様々な例示的な態様の特徴は、別段の記載がない限り、互いに組み合わせることができる。

図1は、一実施形態に従ったイントラ予測装置100を図示する概略図を示す。

イントラ予測装置100は、ビデオ信号のフレームの、現在のビデオコーディングブロックをイントラ予測するように構成され、現在のビデオコーディングブロックが複数の画素を含み、各画素が画素値に関連する。

イントラ予測装置100は、複数の1次参照画素値、複数の2次参照画素値に基づいて生成するように構成される参照画素ユニット101を備え、複数の1次参照画素値が、現在のビデオコーディングブロックの既に予測された隣接するビデオコーディングブロック中にある複数の1次参照画素に関連する。参照画素ユニット101は、1次参照画素値のうちの2つ以上に基づいて2次参照画素値の各々を生成するように構成される。

さらに、イントラ予測装置100は、予測される現在のビデオコーディングブロックを提供するため、複数の1次参照画素値および複数の2次参照画素値に基づいて、現在のビデオコーディングブロックの画素の画素値をイントラ予測するように構成されるイントラ予測ユニット103を備える。

一実施形態では、複数の1次参照画素が、現在のビデオコーディングブロックのすぐ上の画素の行で、現在のビデオコーディングブロックの左または右の画素の列にある。さらなる実施形態では、複数の1次参照画素が、現在のビデオコーディングブロックのすぐ下の画素の行で、現在のビデオコーディングブロックの左または右の画素の列にある。

一実施形態では、現在のビデオコーディングブロックは、正方形ビデオコーディングブロックまたは矩形ビデオコーディングブロックである。

一実施形態では、複数の第2の参照画素値が、現在のビデオコーディングブロックのさらなる隣接するビデオコーディングブロック中にある複数の第2の参照画素と関連し、さらなる隣接するビデオコーディングブロックが、複数の第1の参照画素をもたらす隣接するビデオコーディングブロックでない。

イントラ予測装置100のさらなる実施形態は、さらに下で記載されることになる。

図2は、一実施形態に従ったエンコーディング装置201および一実施形態に従ったデコーディング装置211を図示する概略図を示す。

エンコーディング装置201は、ビデオ信号のフレームの、現在のビデオコーディングブロックをエンコードするように構成され、現在のビデオコーディングブロックが複数の画素を含み、各画素が画素値に関連する。エンコーディング装置201は、予測されるビデオコーディングブロックを提供するための図1に示されるイントラ予測装置100と、予測されるビデオコーディングブロックに基づいて現在のビデオコーディングブロックをエンコードし、たとえば、ビットストリームの形でエンコードされた現在のビデオコーディングブロックを提供するように構成されるエンコーディングユニット203とを備える。エンコーディング装置201のさらなる実施形態は、さらに下で記載されることになる。一実施形態では、エンコーディング装置201は、たとえばHEVC規格に規定されるようなハイブリッドエンコーダとして実装することができ、エントロピーエンコーダなどのさらなる構成要素を備えることができる。

デコーディング装置211は、エンコーディング装置201によって提供されるビットストリームに含まれるビデオ信号のフレームの、エンコードされたビデオコーディングブロックをデコードするように構成され、エンコードされたビデオコーディングブロックが複数の画素を含み、各画素が画素値と関連する。デコーディング装置211は、予測されるビデオコーディングブロックを提供するための図1に示されるイントラ予測装置100と、エンコードされたビデオコーディングブロックおよび予測されるビデオコーディングブロックに基づいてビデオコーディングブロックを復元するように構成される復元ユニット213とを備える。デコーディング装置211のさらなる実施形態は、さらに下で記載されることになる。一実施形態では、デコーディング装置211は、たとえばHEVC規格に規定されるようなハイブリッドデコーダとして実装することができ、エンコードされたビデオコーディングブロックに基づいて残りのビデオコーディングブロックを提供するためのデコーディングユニットなどのさらなる構成要素を備えることができる。

図3は、一実施形態に従った、ビデオ信号のフレームの、現在のビデオコーディングブロックのイントラ予測のための方法300を図示する概略図を示し、現在のビデオコーディングブロックが複数の画素を含み、各画素が画素値に関連する。

イントラ予測方法300は、複数の1次参照画素値、複数の2次参照画素値に基づいて生成するステップ301を含み、複数の1次参照画素値が、現在のビデオコーディングブロックの隣接するビデオコーディングブロック中にある複数の1次参照画素に関連し、1次参照画素値のうちの2つ以上に基づいて2次参照画素値の各々が生成される。

さらに、イントラ予測方法300は、複数の1次参照画素値および複数の2次参照画素値に基づいて、現在のビデオコーディングブロックの画素の画素値をイントラ予測するステップ303を含む。

イントラ予測方法300のさらなる実施形態は、さらに下で記載されることになる。

図4の内容において以下で記載されるように、一実施形態では、イントラ予測装置100の参照画素ユニット101は、複数の2次参照画素値のサブセットの各2次参照画素値について、方向性イントラ予測に基づいた2次参照画素値の第1の構成要素、および第1の2次参照画素値と第2の2次参照画素値との間の補間予測に基づいた2次参照画素値の第2の構成要素を決定し、2次参照画素値の第1の構成要素と2次参照画素値の第2の構成要素を組み合わせて2次参照画素値を生成するようにさらに構成され、第1の2次参照画素値および第2の2次参照画素値は、複数の2次参照画素値のサブセットの部分でない。

図4は、一実施形態に従ったイントラ予測装置100、およびイントラ予測方法300のいくつかの態様、特に、1次参照画素、2次参照画素、およびイントラ予測した画素の間の関係を図示する例示的な現在のビデオコーディングブロックの概略図を示す。一実施形態に従ったイントラ予測装置100およびイントラ予測方法300に実装される対応する処理ステップは、図6に示される。

図4では、グレーの正方形の画素が、例示的な現在処理されるビデオコーディングブロックを表す。図4に示される例示的な現在のビデオコーディングブロックでは、1次参照画素は、現在のビデオコーディングブロックの上の画素の行の中の画素、および、現在のビデオコーディングブロックの左の画素の列の中の画素である。したがって、図4に示される実施形態では、1次参照画素は、イントラ予測装置100によって既にイントラ予測された、すなわち処理された隣接するビデオコーディングブロックに属する。図4では、現在のビデオコーディングブロックの上の行の1次参照画素は、0〜2Nでインデックス付けされ、現在のビデオコーディングブロックの左の画素の列の1次参照画素は、0〜-2Nでインデックス付けされる。

図4は、例として、イントラ予測装置100が、図4の中でより暗い階調で識別される、現在処理されるビデオコーディングブロックの画素、すなわち現在処理される画素の画素値をイントラ予測する場合を図示する。図4で仮定される45°の例示的な方向を有するイントラ予測モードでは、参照画素ユニット101は、現在処理される画素に関連する1次参照画素p_rs0を決定するように構成される。さらに、現在処理される画素の「反対側」の2次参照画素p_rs1が決定される(これは、図6の処理ステップ601、603、および605にも図示される)。2次参照画素p_rs1の位置は、イントラ予測モード、予測されるブロックのサイズ、および予測される現在処理される画素の位置に依存する。この位置が1次(すなわち、既に予測された)参照画素と一致しない場合(図6の処理ステップ603も参照)、対応する2次参照画素値は、以下のように決定されることになる。

1次参照画素p_rs0および/または2次参照画素p_rs1は、整数画素位置にない場合があり、したがって、たとえばHEVC規格によって規定されるように、サブピクセル補間プロセスを必要とする場合がある(図6の処理ステップ607、609、611、および613も参照)。

次のステージで、装置100のイントラ予測ユニット103は、1次参照画素値p_rs0および2次参照画素値p_rs1に基づいて現在処理される画素の画素値をイントラ予測するように構成される。

一実施形態では、装置100のイントラ予測ユニット103は、1次参照画素値p_rs0と2次参照画素値p_rs1の加重和として現在処理される画素の画素値をイントラ予測するように構成される。すなわち次式となる。
p[x,y]=w₀・p_rs0+w₁・p_rs1
上式で、p[x,y]は、座標x,yにおける現在処理される画素の画素値を示し、w₀は、第1の重みを示し、w₁は、第2の重みを示す。

図4に示される実施形態では、イントラ予測ユニット103は、1次参照画素p_rs0と現在処理される画素との間の距離d_rs0、2次参照画素p_rs1と現在処理される画素との間の距離d_rs1、および1次参照画素p_rs0と2次参照画素p_rs1との間の距離D、すなわちD=d_rs0+d_rs1(図6の中の処理ステップ615および617も参照)に基づいて第1および第2の重みw₀、w₁を決定するように構成される。より詳細には、一実施形態では、イントラ予測ユニット103は、以下の式に基づいて、現在処理される画素の画素値をイントラ予測するように構成される。

図4に示される実施形態は、現在処理されるビデオコーディングブロックの知られていない側についての、2次参照サンプルすなわち画素値の生成を使用する。HEVC規格では、たとえば、知られていない側は、現在処理されるビデオコーディングブロックの右側および下側である。

図5は、Planarモード(イントラ予測モードインデックスは0)、DCモード(イントラ予測モードインデックスは1)、および33の方向性モード(イントラ予測モードインデックスは2〜34におよぶ)を含むHEVC/H.265規格によって提供されるイントラ予測モードを示す。以下では、図5に示される方向性モードのうちの1つまたは複数を使用して、最後に2つの1次参照画素値に基づいて2次参照画素値を生成することができるイントラ予測装置100およびイントラ予測方法300の実施形態が記載されることになる。

図7は、2次参照画素を生成するための実施形態に従った装置100の参照画素ユニット101に実装される一般的概念を図示する概略図を示す。本発明の実施形態に従った参照画素ユニット101は、2つの構成要素、すなわち漸進的に補間した画素値または構成要素と方向性予測した画素値または構成要素、すなわち、たとえば、HEVC/H.265規格に規定される33の方向性モードによって提供されるような方向性予測に基づいて予測される画素の組合せを使用する。

図7に図示されるように、本発明の実施形態によれば、これら2つの構成要素を、別個に計算して、直接またはこれらの値の補間によって2次参照サンプルp_rs1を得るために組み合わせることができる。本発明の実施形態によれば、方向性予測される値は、これらの画素が予測されるブロックに属する、すなわち現在処理されるビデオコーディングブロックの「内部の」画素である場合と同様の方法で計算される。これら2つの構成要素の組合せは、異なる方法で実施することができる。

一実施形態では、参照画素ユニット101は、以下の式に基づいた2次参照画素値を生成するために、第1の構成要素すなわち方向性予測される画素値と第2の構成要素すなわち漸進的補間される画素値との加重和をとるように構成される。
p_rs[k]=w_grad[k]・p_grad[k]+w_int[k]・p_int[k]
上式で、w_grad[k]+w_int[k]=1、0≦w_grad[k], w_int[k]≦1であり、kは、2次参照画素値を識別するためのインデックスを示す。たとえば、図では、インデックスkは、0(最下行中の左の2次参照画素)から2N(現在処理されるビデオコーディングブロックの右側の行中の最も上の2次参照画素)におよぶ。一実施形態では、重みw_grad[k]、w_int[k]は、値0.5を有することができる。一実施形態では、重みw_grad[k]、w_int[k]は、現在のビデオコーディングブロックのサイズおよび/または選択された方向性モードに依存してよい。一実施形態では、重みw_grad[k]は、以下の表の中に提供される値を有することができる(ここで、重みw_int[k]は、関係式w_grad[k]+w_int[k]=1から導くことができ、それぞれの角度モード範囲を規定する数は、異なる方向性モードを識別するインデックスである)。

別の実施形態では、参照画素ユニット101は、第1の構成要素すなわち方向性予測される画素値と第2の構成要素すなわち漸進的補間される画素値を(非線形演算を含む場合がある)混合することによって、2次参照画素値p_rs[k]を生成するように構成される。

図8は、一実施形態に従ったイントラ予測装置100に実装される、漸進的補間される画素値を生成するための2ステージプロセス800に基づいた、イントラ予測処理ステップを図示する図を示す。

第1の処理ステージ801では、参照画素ユニット101は、第1および第2(または最後)の2次参照画素の2次参照画素値を決定するように構成され、ここで、第1および最後の2次参照画素は、1次参照画素に隣接する2次参照画素である。図4に示される例示的なシナリオでは、(画素値p_rs[0]に関連する)第1の2次参照画素は、最下行中の最も左の画素であり、(画素値p_rs[2N]に関連する)最後の2次参照画素は、現在処理されるビデオコーディングブロックの右手側の行中の最上部画素である。

一実施形態では、参照画素ユニット101は、以下の式に基づいて、第1の2次参照画素値p_rsg[0]および第2の2次参照画素値p_rsg[2N]を決定するように構成される。
p_rsg[0]=
w_int・p_int[0]+w_rs[-N]・p_rs[-N]+w_rs[-N-1]・p_rs[-N-1]+w_rs[-N-2]・p_rs[-N-2]
p_rsg[2N]=
w_int・p_int[2N]+w_rs[N]・p_rs[N]+w_rs[N+1]・p_rs[N+1]+w_rs[N+2]・p_rs[N+2]
上式で、p_rsは、それぞれの1次参照画素の画素値を示し、w_rsは、1次参照画素の重みを示す。

図8に示されるプロセスの、第2の処理ステージ803は、異なる方法で行うことができる。一実施形態では、装置100の参照画素ユニット101は、1次補間を使用してそれぞれの2次参照画素値p_rs[k]を生成するため、漸進的補間される画素値、すなわちそれぞれの2次構成要素を生成するように構成される。一実施形態では、装置100の参照画素ユニット101は、以下の式、すなわち

に基づいて、ステップサイズの値を決定し、ステップサイズsのためにこの値を使用して、漸進的補間される値を計算するように構成される。
p_grad[k]=p_grad[0]+k・s

別の実施形態では、装置100の参照画素ユニット101は、たとえば、以下の式に基づいて、漸進的補間される画素の第1のものと最後のものの平均画素値を規定するように構成される。

図9に示される例示的なビデオコーディングブロックに基づいて図示される実施形態では、装置100の参照画素ユニット101は、現在処理されるビデオコーディングブロックの中間にある点を2次画素の位置に投影することによって、この平均画素値について対応する2次参照画素を決定するように構成される。現在処理されるビデオコーディングブロックの中間にある点の座標は、以下のように表すことができる。

上式で、それぞれ、Wは現在処理されるビデオコーディングブロックの幅を示し、Hは現在処理されるビデオコーディングブロックの高さを示す。この実施形態では、図8に示される第2の処理ステージ803は、2次参照画素値の第1の構成要素、すなわち方向性予測される画素値を予測するために使用されるイントラ予測モードに依存するようになる。というのは、平均画素値に関連する2次参照画素の位置を考慮して補間が実施されるためである。さらなる実施形態では、点の間、すなわち、

と

との間で1次補間を実施するために、参照画素ユニット101が2つの異なるステップサイズ値を使用することができる。

さらなる実施形態では、参照画素ユニット101は、区間(p_rsg[0], p_rsg[2N])の漸進的補間される画素値を決定するため、1次補間の代わりに、2次またはより高次の補間を使用するように構成することができる。

図10は、2次参照画素値を生成するためのさらなる実施形態、および/または図8に示される処理ステップ803の代替形態に従って、参照画素ユニット101中に実装されるアルゴリズムを図示する。

図10に示されるアルゴリズムの第1の処理ステップ1001では、予測される現在処理されるビデオコーディングブロックのサイズSおよびイントラ予測モードI_IPMが選択される。次の処理ステップ1003では、処理ステップ1001で選択されたイントラ予測モードI_IPMを使用して、知られていない参照サンプル側について、方向性予測される画素P_uが生成される、である。一実施形態では、参照画素ユニット101は、図10の処理ステップ1003で選択および使用するための、1つまたは複数の従来型イントラ予測メカニズム(たとえば、規格H.265に規定される従来型イントラ予測メカニズム)をもうけるように構成される。本発明の実施形態では、処理ステップ1003は、2次参照画素値を生成するために使用される1次参照画素値のフィルタ処理を含むことまたは含まないことができる。

2次参照画素が方向性で生成された後に、装置の参照画素ユニット101が、ステップ1007においてフィルタF_dpによってこれらの2次参照画素をフィルタ処理するように構成することができ、ここで、参照画素ユニット101は、現在処理されるビデオコーディングブロック、すなわち予測されるブロックのサイズSおよび/または選択されたイントラ予測モードI_IPMに従ってフィルタF_dpを選択するように構成することができる。(図10の処理ステップ1005を参照)。本発明の実施形態では、処理ステップ1007で適用されるF_dpフィルタは、処理ステップ1003で1次参照サンプルに任意選択で適用されるものと異なってよい。

一実施形態では、参照画素ユニット101は、知られている参照サンプルをフィルタ処理するため、処理ステップ1005におけるフィルタF_dpを、H.265規格において指定されるフィルタよりも強くなるように選択するように構成することができる。しかし、限定しないが、FIR、IIR、非線形、またはメジアンフィルタを含む、異なるフィルタF_dpを適用することが可能である。これらのフィルタは、ぼかし、リンギング低減、または鮮明化を含む、異なる効果を実現することができる。

以下のセクションでは、本発明の実施形態によって実装されるような装置201とデコーディング装置211との間の信号伝達を含む、エンコーディング装置201およびデコーディング装置211のさらなる実施形態が記載されることになる。わかるように、本発明の実施形態は、デコーディング装置211の側で特殊な信号伝達を必要とせず、したがって、ビットストリーム解析演算の複雑さを増やさない。

図11は、HEVC規格に基づいた実施形態に従ったデコーディング装置211に実装される処理方式1100を示す。

第1の処理ステップ1101では、イントラ予測モードI_IPMのインデックスが、ビットストリームから解析される。その後、処理ステップ1103において、デコードされるイントラ予測モードが方向性イントラ予測モードであるのかに依存して、判断が行われる。信号伝達方式がHEVCビデオコーディングの内容に適用される場合、I_IPMが1より大きいとき、イントラ予測モードは方向性となる。本発明の実施形態は、同様に、Planarモードを使用することができる。そのような場合、この条件は、I_IPMが1と等しくないと書くことができる。

方向性(および場合によってはPlanarである)イントラ予測モードでは、処理ステップ1105bにおいて、ビットストリームからフラグ「idw_dir_mode_PU_flag」の値が解析される。本発明の実施形態によれば、このフラグは、予測ユニット(変換ユニットのセット)に提案されたメカニズムを適用するかどうかをコーディングするために、ビットストリームに導入される。一実施形態では、ステップ1105aにおいて、このフラグの値は、非方向性(DCおよびPlanar)イントラ予測モードについて0に割り当てられる。処理ステップ1107では、PUに属するTUが判定され、予測された信号を得るために、各TUについて、従来型予測方式(処理ステップ1111b)または本発明の実施形態によって提供されるような距離重み付けされた予測(処理ステップ1111a)のいずれを使用するか判断が行われる(処理ステップ1109)。処理ステップ1109におけるTUについての判断は、処理ステップ1105aおよび1105bで判定されたフラグ「idw_dir_mode_PU_flag」の値に基づいて行われる。

図12は、HEVC規格に基づいた実施形態に従ったエンコーディング装置201に実装される処理方式1200を示す。

処理方式1200は、所与のPUについて、候補のイントラ予測モードのセットからイントラ予測モードを選択することによって、処理ステップ1201で開始する。次いで、フラグ「idw_dir_mode_PU_flag」が0の値に割り当てられ(処理ステップ1203参照)、このことは、距離重み付けされた方向性予測(DWDIP)がPU内で適用されないことを意味する。PUの各TUについて、レート歪コスト(RDコスト)が推定される(処理ステップ1205、1207、1209参照)。PUコーディングコストは、TUについてのRDコストを合計し、信号伝達コストを加えることによって推定することができる(処理ステップ1211参照)。

候補のイントラ予測モードリストから取り上げられたイントラ予測モードが方向性でない場合、さらなる計算はなく、所与のPUおよびイントラ予測モードについてのRDコストが決定される(処理ステップ1213および1215bを参照)。さもなければ、フラグ「idw_dir_mode_PU_flag」が1に設定される、すなわちDWDIPが所与のPUについて使用可能である場合について、同様の演算(処理ステップ1215a、1217、1219、1221、および1223参照)が実施される。フラグ「idw_dir_mode_PU_flag」のどの値が使用されるべきかについてのエンコーディング装置201による判断は、RDコストを比較することによって行うことができる(処理ステップ1215参照)。

本開示の特定の特徴または態様が、いくつかの実装形態または実施形態のうちのただ1つに関して開示される場合があるが、そのような特徴または態様は、任意の所与の、または特定の用途にとって望ましいまたは有利な場合があるので、他の実装形態または実施形態の1つまたは複数のさらなる特徴または態様と組み合わせることができる。さらに、「含む(include)」、「有する(have)」、「有する(with)」といった用語およびそれらの変形形態が、詳細な説明または請求項のいずれかで使用される限り、そのような用語は、「備える、含む(comprise)」という用語と同様の方法で、包括的であることが意図される。また、「例示的な(exemplary)」、「たとえば(for example)」、および「たとえば(e.g.)」という用語は、最良または最適ではなく、単に例を意味する。「結合された(coupled)」および「接続された(connected)」という用語ならびにそれらの派生語が使用されている場合がある。これらの用語は、2つの要素が直接物理的にもしくは電気的に接触するのか、またはそれらが互いに直接接触しないのかにかかわらず、2つの要素が互いに協働または相互作用することを示すために使用されている場合があることを理解されたい。

本明細書には特定の態様が図示され、記載されているが、本開示の範囲から逸脱することなく、様々な代替および/または等価実装形態が、示され記載される特定の態様を置き換えることができることを理解されよう。本出願は、本明細書で議論される特定の態様の任意の適応形態または変形形態をカバーすることを意図している。

以下の請求項中の要素は、対応するラベリングで特定の順序で記載されるが、請求項の記載がこれらの要素の一部または全部を実装するために特定の順序を暗示していない限り、それらの要素は、必ずしもその特定の順序で実装されることに限定されることを意図していない。

上の教示に照らせば、多くの代替形態、修正形態および変形形態が当業者に明らかとなるであろう。もちろん、本明細書に記載されるもの以上に多くの本発明の用途があることを、当業者なら容易に認識する。本発明は、1つまたは複数の特定の実施形態を参照して記載しているが、本発明の範囲から逸脱することなく、多くの変更を実施形態に行うことができることを、当業者なら理解する。したがって、添付される請求項およびそれらの等価物の範囲の中で、本発明を、本明細書に具体的に記載される以外に実施できることが理解されよう。

100 イントラ予測装置
101 参照画素ユニット
103 イントラ予測ユニット
201 エンコーディング装置
203 エンコーディングユニット
211 デコーディング装置
213 復元ユニット

Claims

ビデオ信号のフレームの、現在のビデオコーディングブロックのイントラ予測のための装置であって、前記現在のビデオコーディングブロックが複数の画素を含み、各画素が画素値に関連し、
複数の1次参照画素値に基づいて、複数の2次参照画素値を生成されるように構成される参照画素ユニットであって、前記複数の1次参照画素値が、前記現在のビデオコーディングブロックの隣接するビデオコーディングブロック中にある複数の1次参照画素に関連し、前記参照画素ユニットが、2つ以上の前記1次参照画素値に基づいて前記2次参照画素値の各々を生成するように構成される、参照画素ユニットと、
前記複数の1次参照画素値および前記複数の2次参照画素値に基づいて、前記現在のビデオコーディングブロックの前記画素の前記画素値をイントラ予測するように構成されるイントラ予測ユニットと
を備え、
前記複数の1次参照画素が、前記現在のビデオコーディングブロックのすぐ上の画素の行で、前記現在のビデオコーディングブロックの左もしくは右の画素の列にあり、または前記複数の1次参照画素が、前記現在のビデオコーディングブロックのすぐ下の画素の行で、前記現在のビデオコーディングブロックの左もしくは右の画素の列にあり、
前記複数の2次参照画素値が、前記現在のビデオコーディングブロックのさらなる隣接するビデオコーディングブロック中にある複数の2次参照画素と関連し、前記さらなる隣接するビデオコーディングブロックが前記隣接するビデオコーディングブロックでなく、
前記参照画素ユニットは、以下の式、すなわち
p_rsg[0]=
w_int [0]・p_int[0]+w_rs[-N]・p_rs[-N]+w_rs[-N-1]・p_rs[-N-1]+w_rs[-N-2]・p_rs[-N-2]
p_rsg[2N]=
w_int [2N]・p_int[2N]+w_rs[N]・p_rs[N]+w_rs[N+1]・p_rs[N+1]+w_rs[N+2]・p_rs[N+2]
であり、p_rsは、それぞれの1次参照画素の画素値を示し、w_rsは、1次参照画素の重みを示し、Nは、現在のビデオコーディングブロックの1次サイズを示している、式に基づいて、第1の2次参照画素値p_rsg[0]と第2の2次参照画素値p_rsg[2N]を決定するように構成され、
前記参照画素ユニットは、以下の式、すなわち
p_rsg[k]=w_grad[k]・p_grad[k]+w_int[k]・p_int[k]
であって、w_grad[k]+w_int[k]=1、0≦w_grad[k], w_int[k]≦1であり、kは、2次参照画素値を識別するためのインデックスを示す式に基づいて、前記2次参照画素値の方向性予測に基づく第1の構成要素p_int[k]と、前記2次参照画素値の漸進的補完に基づく第2の構成要素p_grad[k]を組み合わせて、前記2次参照画素値p_rsg[k]を生成するように構成され、
前記イントラ予測ユニットが、以下の式、すなわち
p[x,y]=w₀・p_rs0+w₁・p_rs1
であって、p[x,y]が、座標x,yを有する前記現在のビデオコーディングブロックの前記画素の前記画素値を示し、w₀が、第1の重みを示し、p_rs0が、1次参照画素値を示し、w₁が、第2の重みを示し、p_rs1が、2次参照画素値を示す式に基づいて、前記複数の1次参照画素値および前記複数の2次参照画素値に基づいて、前記現在のビデオコーディングブロックの前記画素の前記画素値をイントラ予測するように構成される、装置。
前記参照画素ユニットが、前記複数の2次参照画素値のサブセットの各2次参照画素値について、方向性イントラ予測に基づいた前記2次参照画素値の第1の構成要素、および第1の2次参照画素値と第2の2次参照画素値との間の補間予測に基づいた前記2次参照画素値の第2の構成要素を決定し、前記2次参照画素値の前記第1の構成要素と前記2次参照画素値の前記第2の構成要素との加重和をとり、前記2次参照画素値を生成するようにさらに構成され、前記第1の2次参照画素値および前記第2の2次参照画素値が、前記複数の2次参照画素値の前記サブセットの部分でない、請求項1に記載の装置。
方向性イントラ予測に基づいた前記2次参照画素値の前記第1の構成要素を決定するため、前記参照画素ユニットが、H.264規格、またはH.265規格の方向性モードを使用するように構成される、請求項2に記載の装置。
前記参照画素ユニットが、第1の2次参照画素に隣接する1次参照画素の前記1次参照画素値に基づいて前記第1の2次参照画素値を決定し、第2の2次参照画素に隣接する1次参照画素の前記1次参照画素値に基づいて前記第2の2次参照画素値を決定するようにさらに構成される、請求項2または3に記載の装置。
前記参照画素ユニットが、以下の式、すなわち
p_grad[k]=p_rsg[0]+k・s
であり、

である式に基づいた前記第1の2次参照画素値p_rsg[0]と前記第2の2次参照画素値p_rsg[2N]との間の補間予測に基づいて、前記2次参照画素値の前記第2の構成要素p_grad[k]を決定するように構成され、Nは、現在のビデオコーディングブロックの1次サイズを示している、請求項2から4のいずれか一項に記載の装置。
前記参照画素ユニットが、前記現在のビデオコーディングブロックの方向、インデックスk、および/またはサイズに依存して、重みw_grad[k]および/またはw_int[k]を調整するように構成される、請求項1に記載の装置。
前記イントラ予測ユニットが、以下の式、すなわち

であって、d_rs0が、前記1次参照画素値p_rs0に関連する前記1次参照画素から前記座標x,yを有する前記現在のビデオコーディングブロックの前記画素への距離を示し、d_rs1が、前記2次参照画素値p_rs1に関連する前記2次参照画素から前記座標x,yを有する前記現在のビデオコーディングブロックの前記画素への距離を示し、Dが、前記1次参照画素値p_rs0に関連する前記1次参照画素から前記2次参照画素値p_rs1に関連する前記2次参照画素への距離を示し、すなわち、D=d_rs0+d_rs1である式に基づいて、前記複数の1次参照画素値および前記複数の2次参照画素値に基づいて、前記現在のビデオコーディングブロックの前記画素の前記画素値をイントラ予測するように構成される、請求項1に記載の装置。
ビデオ信号のフレームの、現在のビデオコーディングブロックをエンコーディングするためエンコーディング装置であって、前記現在のビデオコーディングブロックが複数の画素を含み、各画素が画素値に関連し、
予測されるビデオコーディングブロックを提供するための、請求項1から7のいずれか一項に記載されるイントラ予測装置と、
前記予測されるビデオコーディングブロックに基づいて前記現在のビデオコーディングブロックをエンコードするように構成されるエンコーディングユニットと
を備える、エンコーディング装置。
ビデオ信号のフレームの、エンコードされたビデオコーディングブロックをデコーディングするためのデコーディング装置であって、前記エンコードされたビデオコーディングブロックが複数の画素を含み、各画素が画素値に関連し、
予測されるビデオコーディングブロックを提供するための、請求項1から7のいずれか一項に記載されるイントラ予測装置と、
エンコードされたビデオコーディングブロックおよび前記予測されるビデオコーディングブロックに基づいてビデオコーディングブロックを復元するように構成される復元ユニットと
を備える、デコーディング装置。
ビデオ信号のフレームの、現在のビデオコーディングブロックのイントラ予測のための方法であって、前記現在のビデオコーディングブロックが複数の画素を含み、各画素が画素値に関連し、
複数の1次参照画素値に基づいて、複数の2次参照画素値を生成するステップであって、前記複数の1次参照画素値が、前記現在のビデオコーディングブロックの隣接するビデオコーディングブロック中にある複数の1次参照画素に関連し、前記1次参照画素値のうちの2つ以上に基づいて前記2次参照画素値の各々が生成される、ステップと、
前記複数の1次参照画素値および前記複数の2次参照画素値に基づいて、前記現在のビデオコーディングブロックの前記画素の前記画素値をイントラ予測するステップと
を含み、
前記複数の1次参照画素が、前記現在のビデオコーディングブロックのすぐ上の画素の行で、前記現在のビデオコーディングブロックの左もしくは右の画素の列にあり、または前記複数の1次参照画素が、前記現在のビデオコーディングブロックのすぐ下の画素の行で、前記現在のビデオコーディングブロックの左もしくは右の画素の列にあり、
前記複数の2次参照画素値が、前記現在のビデオコーディングブロックのさらなる隣接するビデオコーディングブロック中にある複数の2次参照画素と関連し、前記さらなる隣接するビデオコーディングブロックが前記隣接するビデオコーディングブロックでなく、
前記複数の2次参照画素値を生成するステップは、以下の式、すなわち
p_rsg[0]=
w_int [0]・p_int[0]+w_rs[-N]・p_rs[-N]+w_rs[-N-1]・p_rs[-N-1]+w_rs[-N-2]・p_rs[-N-2]
p_rsg[2N]=
w_int [2N]・p_int[2N]+w_rs[N]・p_rs[N]+w_rs[N+1]・p_rs[N+1]+w_rs[N+2]・p_rs[N+2]
であり、p_rsは、それぞれの1次参照画素の画素値を示し、w_rsは、1次参照画素の重みを示し、Nは、現在のビデオコーディングブロックの1次サイズを示す式に基づいて、第1の2次参照画素値p_rsg[0]と第2の2次参照画素値p_rsg[2N]を決定するように構成され、
前記複数の2次参照画素値を生成するステップは、以下の式、すなわち
p_rsg[k]=w_grad[k]・p_grad[k]+w_int[k]・p_int[k]
であって、w_grad[k]+w_int[k]=1、0≦w_grad[k], w_int[k]≦1であり、kは、2次参照画素値を識別するためのインデックスを示す式に基づいて、前記2次参照画素値の方向性予測に基づく第1の構成要素p_int[k]と、前記2次参照画素値の漸進的補完に基づく第2の構成要素p_grad[k]を組み合わせて、前記2次参照画素値p_rsg[k]を生成するステップを含み、
前記イントラ予測するステップは、以下の式、すなわち
p[x,y]=w₀・p_rs0+w₁・p_rs1
であって、p[x,y]が、座標x,yを有する前記現在のビデオコーディングブロックの前記画素の前記画素値を示し、w₀が、第1の重みを示し、p_rs0が、1次参照画素値を示し、w₁が、第2の重みを示し、p_rs1が、2次参照画素値を示す式に基づいて、前記複数の1次参照画素値および前記複数の2次参照画素値に基づいて、前記現在のビデオコーディングブロックの前記画素の前記画素値をイントラ予測するステップを含む、方法。
コンピュータ上で実行されるときに、前記コンピュータに、請求項10に記載の方法を実施させるプログラムコードを含む、コンピュータ可読媒体。