JP6848405B2 - 電界効果型トランジスタの製造方法 - Google Patents
電界効果型トランジスタの製造方法 Download PDFInfo
- Publication number
- JP6848405B2 JP6848405B2 JP2016237962A JP2016237962A JP6848405B2 JP 6848405 B2 JP6848405 B2 JP 6848405B2 JP 2016237962 A JP2016237962 A JP 2016237962A JP 2016237962 A JP2016237962 A JP 2016237962A JP 6848405 B2 JP6848405 B2 JP 6848405B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- oxide semiconductor
- gate insulating
- effect transistor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
本発明の電界効果型トランジスタの製造方法は、
ゲート電極と、
ソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極に隣接して設けられ、酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタの製造方法であって、
前記ゲート絶縁層が、アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素と、を含む酸化物であり、
前記ゲート絶縁層を形成するための塗布液を塗布した後に、最高温度が350度以上400度未満で加熱し、前記ゲート絶縁層を形成するゲート絶縁層形成工程を含む。
トランジスタの作製に塗布プロセスを用いることは、製造装置の簡略化や製造コストの低減といった利点につながるが、一方で塗布プロセス特有の課題も存在する。すなわち、トランジスタを構成するある層を塗布液の焼成によって形成する場合、基板及びそれ以前に基板上に形成された層(以降、下層と表記する)も同時に加熱されるため、焼成の温度や時間によっては下層の特性に影響が生じることがある。例えば、下層に金属層が含まれている場合、焼成工程においてその金属が酸化され高抵抗化することがある。下層に酸化物層が含まれている場合、焼成工程においてその酸化物層と外部(隣接する層や大気)との間での酸素のやり取りが促進され、酸化物層の酸化度が変化することがある。このような金属層や酸化物層の熱による特性変化によって、良好な特性のトランジスタが得られないことが課題となっていた。
以上により、本発明の完成に至った。
本発明の電界効果型トランジスタの製造方法は、ゲート絶縁層形成工程を少なくとも含み、更に必要に応じて、活性層形成工程、ゲート電極形成工程、ソース電極及びドレイン電極形成工程などのその他の工程を含む。
本発明に関する電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを少なくとも有し、更に必要に応じて、基材などのその他の部材を有し、例えば、前記電界効果型トランジスタの製造方法により製造される。
前記ゲート絶縁層形成工程は、前記ゲート絶縁層を形成するための塗布液(ゲート絶縁層形成用塗布液)を塗布した後に、最高温度が350度以上400度未満で加熱し、前記ゲート絶縁層を形成する工程である。
前記ゲート絶縁層は、アルカリ土類金属(Be、Mg、Ca、Sr、Ba、Ra)である第A元素と、Ga、Sc、Y、及びランタノイド(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の少なくともいずれかである第B元素とを含む常誘電体アモルファス酸化物である。
前記ゲート絶縁層に含まれる前記アルカリ土類金属は、1種類であってもよいし、2種類以上であってもよい。
また、加熱温度の最高値が350度以上400度未満であれば、生成処理を多段温度で実施しても良い。例えば、生成処理において、330度で10分間加熱し、次いで360度で20分間加熱してもよい。
なお、本明細書における温度の単位は、「℃」である。
本発明者らの検討の結果、塗布液を350度以上の温度で処理した場合に、常誘電体アモルファス酸化物が緻密な膜となって充分な絶縁特性が得られることがわかった。350度未満では絶縁特性が充分ではなく、ゲート絶縁層を介した電流リークが発生してしまう。また、塗布液の熱処理温度が400度を超えないようにすることで、下層の特性劣化が抑制できることがわかった。ボトムゲート構成のトランジスタでは、ゲート絶縁層の下層にゲート電極が存在するため、熱処理温度が400度を超えると、ゲート電極の金属が酸化されて高抵抗化することがある。トランジスタを駆動する際、高抵抗化した分の電圧降下が生じることで電圧・電流特性は悪化する。トップゲート構成のトランジスタでは、ゲート絶縁層の下層に活性層とソース電極及びドレイン電極が存在するため、熱処理温度が400度を超えると、活性層とソース電極及びドレイン電極との間の電気的な接触が悪化し、やはりトランジスタの電圧・電流特性が悪化する。
すなわち、塗布液の焼成温度の最高値が350度以上400度未満であれば、前述の問題は回避できる。ゲート絶縁層の絶縁性が充分高いことにより小さいオフ電流(トランジスタがオフ状態の時のソース・ドレイン電極間の電流)が得られ、オン・オフ比の高いトランジスタが得られる。また、活性層とソース電極及びドレイン電極との間の接触抵抗が充分小さいことで、オン電流が大きく電界効果移動度が高いトランジスタが得られる。更に、活性層とソース電極及びドレイン電極との間の接触がオーミックであることで、低い電圧に対しても正常動作するトランジスタが得られる。
前記ゲート絶縁層形成用塗布液は、例えば、第A元素含有化合物と、第B元素含有化合物と、溶媒とを少なくとも含有し、好ましくは、第C元素含有化合物を含有し、更に必要に応じて、その他成分を含有する。
前記第A元素含有化合物は、前記第A元素を含有する。
前記第B元素含有化合物は、前記第B元素を含有する。
前記第C元素含有化合物は、前記第C元素を含有する。
前記第A元素含有化合物としては、例えば、第A元素の無機化合物、第A元素の有機化合物などが挙げられる。前記第A元素含有化合物における第A元素としては、Be(ベリリウム)、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Ra(ラジウム)が挙げられる。
前記第A元素の硫酸塩としては、例えば、硫酸マグネシウム、硫酸カルシウム、硫酸ストロンチウム、硫酸バリウムなどが挙げられる。
前記第A元素の塩化物としては、例えば、塩化マグネシウム、塩化カルシウム、塩化ストロンチウム、塩化バリウムなどが挙げられる。
前記第A元素のフッ化物としては、例えば、フッ化マグネシウム、フッ化カルシウム、フッ化ストロンチウム、フッ化バリウムなどが挙げられる。
前記第A元素の臭化物としては、例えば、臭化マグネシウム、臭化カルシウム、臭化ストロンチウム、臭化バリウムなどが挙げられる。
前記第A元素のよう化物としては、例えば、よう化マグネシウム、よう化カルシウム、よう化ストロンチウム、よう化バリウムなどが挙げられる。
前記第B元素としては、Ga(ガリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、Ce(セリウム)、Pr(プラセオジム)、Nd(ネオジム)、Pm(プロメチウム)、Sm(サマリウム)、Eu(ユウロピウム)、Gd(ガドリニウム)、Tb(テルビウム)、Dy(ジスプロシウム)、Ho(ホルミウム)、Er(エルビウム)、Tm(ツリウム)、Yb(イッテルビウム)、Lu(ルテチウム)が挙げられる。
前記第B元素の硫酸塩としては、例えば、硫酸ガリウム、硫酸スカンジウム、硫酸イットリウム、硫酸ランタン、硫酸セリウム、硫酸プラセオジム、硫酸ネオジム、硫酸サマリウム、硫酸ユウロピウム、硫酸ガドリニウム、硫酸テルビウム、硫酸ジスプロシウム、硫酸ホルミウム、硫酸エルビウム、硫酸ツリウム、硫酸イッテルビウム、硫酸ルテチウムなどが挙げられる。
前記第B元素のフッ化物としては、例えば、フッ化ガリウム、フッ化スカンジウム、フッ化イットリウム、フッ化ランタン、フッ化セリウム、フッ化プラセオジム、フッ化ネオジム、フッ化サマリウム、フッ化ユウロピウム、フッ化ガドリニウム、フッ化テルビウム、フッ化ジスプロシウム、フッ化ホルミウム、フッ化エルビウム、フッ化ツリウム、フッ化イッテルビウム、フッ化ルテチウムなどが挙げられる。
前記第B元素の塩化物としては、例えば、塩化ガリウム、塩化スカンジウム、塩化イットリウム、塩化ランタン、塩化セリウム、塩化プラセオジム、塩化ネオジム、塩化サマリウム、塩化ユウロピウム、塩化ガドリニウム、塩化テルビウム、塩化ジスプロシウム、塩化ホルミウム、塩化エルビウム、塩化ツリウム、塩化イッテルビウム、塩化ルテチウムなどが挙げられる。
前記第B元素の臭化物としては、例えば、臭化ガリウム、臭化スカンジウム、臭化イットリウム、臭化ランタン、臭化プラセオジム、臭化ネオジム、臭化サマリウム、臭化ユウロピウム、臭化ガドリニウム、臭化テルビウム、臭化ジスプロシウム、臭化ホルミウム、臭化エルビウム、臭化ツリウム、臭化イッテルビウム、臭化ルテチウムなどが挙げられる。
前記第B元素のヨウ化物としては、例えば、ヨウ化ガリウム、ヨウ化スカンジウム、ヨウ化イットリウム、ヨウ化ランタン、ヨウ化セリウム、ヨウ化プラセオジム、ヨウ化ネオジム、ヨウ化サマリウム、ヨウ化ユウロピウム、ヨウ化ガドリニウム、ヨウ化テルビウム、ヨウ化ジスプロシウム、ヨウ化ホルミウム、ヨウ化エルビウム、ヨウ化ツリウム、ヨウ化イッテルビウム、ヨウ化ルテチウムなどが挙げられる。
前記第C元素としては、Al(アルミニウム)、Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)、Nb(ニオブ)、Ta(タンタル)が挙げられる。
前記溶媒としては、前記各種化合物を安定に溶解又は分散する溶媒であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、トルエン、キシレン、メシチレン、シメン、ペンチルベンゼン、ドデシルベンゼン、ビシクロヘキシル、シクロヘキシルベンゼン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、テトラリン、デカリン、安息香酸エチル、N,N−ジメチルホルムアミド、炭酸プロピレン、2−エチルヘキサン酸、ミネラルスピリッツ、ジメチルプロピレンウレア、4−ブチロラクトン、2−メトキシエタノール、エチレングリコール、プロピレングリコール、イソプロピルアルコール、メタノール、水などが挙げられる。
前記ゲート絶縁層は、前記ゲート電極と前記活性層との間に設けられた絶縁層である。
前記ゲート絶縁層は、アルカリ土類金属(Be、Mg、Ca、Sr、Ba、Ra)である第A元素と、Ga、Sc、Y、及びランタノイド(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の少なくともいずれかである第B元素とを含む常誘電体アモルファス酸化物である。
前記ゲート絶縁層に含まれる前記アルカリ土類金属は、1種類であってもよいし、2種類以上であってもよい。
常誘電体とは、圧電体、焦電体、強誘電体以外の誘電体であり、すなわち圧力によって分極が発生したり、外部電界のない状態で自発分極を有したりすることがない誘電体を指す。また、圧電体、焦電体及び強誘電体は、その特性を発現させるために結晶である必要がある。すなわち、ゲート絶縁層をアモルファス材料で形成すると、必然的にこのゲート絶縁層は常誘電体となる。
前記比誘電率の値は、絶縁層の上下を電極膜で挟んでコンデンサを形成し、測定した容量の値から算出することができる。
NA:NB=(3〜50)at%:(50〜97)at%
ただし、NA+NB=100at%
NA:NB:NC=(3〜47)at%:(50〜94)at%:(3〜47)at%
ただし、NA+NB+NC=100at%
前記活性層形成工程としては、前記ソース電極と前記ドレイン電極との間のチャネル領域に、酸化物半導体からなる活性層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション(PLD)法、CVD法、ALD法などを用いることができる。或いは、前記酸化物半導体を形成するための塗布液を塗布した後に加熱して形成してもよい。即ち、塗布プロセスによって活性層を形成することができ、これは製造装置やプロセスの簡略化の観点から好ましい形態である。インクジェット、ナノインプリント、グラビア等の印刷プロセスによって所望の位置にのみ塗布液を塗布した場合は、その塗布液を熱処理することで所望の形状の活性層が形成できる。スピンコーティング法やディップコーティング法等によって被塗物の全面に塗布液を塗布した場合は、熱処理で酸化物膜を形成した後、フォトリソグラフィー等によって所望のパターンに加工すると良い。
前記活性層は、ソース電極及びドレイン電極に隣接して設けられた層である。
前記活性層は、酸化物半導体からなり、所望のキャリア密度を持つことが好ましい。活性層のキャリア密度を調整する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、酸化物の組成の調整や、成膜プロセスにおける加熱温度や雰囲気の条件の調整などが挙げられる。
前記ゲート電極形成工程としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、(i)スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、(ii)インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
前記ゲート電極としては、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ソース電極及びドレイン電極形成工程としては、前記ソース電極及び前記ドレイン電極を離間して形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、(i)スパッタ法、真空蒸着法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、(ii)インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
前記ソース電極、及び前記ドレイン電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、Mo、Al、Ag等の金属や合金、ITO、ATO等の透明導電性酸化物、ポリエチレンジオキシチオフェン(PEDOT)、ポリアニリン(PANI)等の有機導電体などが利用できる。
基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
なお、前記基材は、表面の清浄化及び密着性向上の点で、酸素プラズマ、UVオゾン、UV照射洗浄等の前処理が行われることが好ましい。
図1A〜図1Dは、トップコンタクト・トップゲート型の電界効果型トランジスタの製造方法の一例を説明するための概略断面図である。
始めに、ガラス基板等からなる基材21上に、活性層22を形成する(図1A)。活性層22は、例えば、n型酸化物半導体である。n型酸化物半導体は、例えば、n型酸化物半導体膜形成用塗布液を基材21上に塗布し、焼成することによって得られる。
次いで、活性層22上に、スパッタ法等によりITO等からなる導電体膜を形成し、形成した導電体膜をエッチングによりパターニングすることによりソース電極23及びドレイン電極24を形成する(図1B)。
次いで、活性層22上の領域であって、かつソース電極23及びドレイン電極24の間に形成される領域を覆うように、ゲート絶縁層を形成するための塗布液(ゲート絶縁層形成用塗布液)を塗布する。そして、最高温度が350度以上400度未満で加熱し、ゲート絶縁層25を形成する(図1C)。
次いで、ゲート絶縁層25上に、スパッタ法等によりアルミニウム等からなる導電体膜を形成し、ゲート電極26を形成する(図1D)。
以上により、電界効果型トランジスタが製造される。
ここまで、塗布液を用いて絶縁膜を形成する工程を含む際にも、移動度が大きく、ソース・ドレイン間電流のオン・オフ比が大きい電界効果型トランジスタを作製できる電界効果型トランジスタの製造方法について説明した。
係る発明の技術的思想は、活性層の形成にも当てはまる。
本発明の他の態様の目的は、塗布液を用いて活性層を形成する工程を含む際にも、移動度が大きく、ソース・ドレイン間電流のオン・オフ比が大きい電界効果型トランジスタを作製できる電界効果型トランジスタの製造方法を提供することである。
本発明の他の態様によると、塗布液を用いた工程で形成された活性層を有し、移動度が大きく、ソース・ドレイン間電流のオン・オフ比が大きい電界効果型トランジスタを提供することができる
本発明の他の態様に関する電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを少なくとも有し、更に必要に応じて、基材などのその他の部材を有し、例えば、前記電界効果型トランジスタの製造方法により製造される。
前記活性層形成工程は、前記酸化物半導体を形成するための塗布液(酸化物半導体形成用塗布液)を塗布した後に、最高温度が350度以上400度未満で加熱し、前記活性層を形成する工程である。
また、加熱温度の最高値が350度以上400度未満であれば、生成処理を多段温度で実施しても良い。例えば、生成処理において、330度で10分間加熱し、次いで360度で20分間加熱してもよい。
本発明者らの検討の結果、塗布液を350度以上の温度で処理した場合に、酸化物半導体が緻密な膜となって充分な半導体特性が得られることがわかった。350度未満では半導体特性が充分ではなく、移動度が低下してしまう。また、塗布液の熱処理温度が400度を超えないようにすることで、下層の特性劣化が抑制できることがわかった。ボトムゲート構成のトランジスタでは、活性層の下層にゲート電極が存在するため、熱処理温度が400度を超えると、ゲート電極の金属が酸化されて高抵抗化することがある。トランジスタを駆動する際、高抵抗化した分の電圧降下が生じることで電圧・電流特性は悪化する。ボトムコンタクト構成のトランジスタでは、活性層の下層にソース電極及びドレイン電極が存在するため、熱処理温度が400度を超えると、活性層とソース電極及びドレイン電極との間の電気的な接触が悪化し、やはりトランジスタの電圧・電流特性が悪化する。
すなわち、塗布液の焼成温度の最高値が350度以上400度未満であれば、前述の問題は回避できる。活性層の半導体特性が充分優れ、活性層とソース電極及びドレイン電極との間の接触抵抗が充分小さいことで、オン電流が大きく電界効果移動度が高いトランジスタが得られる。更に、活性層とソース電極及びドレイン電極との間の接触がオーミックであることで、低い電圧に対しても正常動作するトランジスタが得られる。
前記酸化物半導体は、In、Zn、Sn、及びTiの少なくともいずれかを含有するn型酸化物半導体であることが好ましい。
前記酸化物半導体形成用塗布液は、例えば、Inを含有する化合物、Znを含有する化合物、Snを含有する化合物、及びTiを含有する化合物の少なくともいずれかと、溶媒とを含有し、更に必要に応じて、その他の成分を含有する。
前記Znを含有する化合物としては、例えば、Znの無機化合物、Znの有機化合物などが挙げられる。
前記Snを含有する化合物としては、例えば、Snの無機化合物、Snの有機化合物などが挙げられる。
前記Tiを含有する化合物としては、例えば、Tiの無機化合物、Tiの有機化合物などが挙げられる。
前記Znの無機化合物としては、例えば、Znの硝酸塩、Znの硫酸塩、Znの塩化物、Znのフッ化物、Znの臭化物、Znのよう化物などが挙げられる。
前記Snの無機化合物としては、例えば、Snの硝酸塩、Snの硫酸塩、Snの塩化物、Snのフッ化物、Snの臭化物、Snのよう化物などが挙げられる。
前記Tiの無機化合物としては、例えば、Tiの硝酸塩、Tiの硫酸塩、Tiの塩化物、Tiのフッ化物、Tiの臭化物、Tiのよう化物などが挙げられる。
前記Znの有機化合物としては、Znと、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記Znと前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
前記Snの有機化合物としては、Snと、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記Snと前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
前記Tiの有機化合物としては、Tiと、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記Tiと前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
前記ゲート絶縁層としては、前記ゲート電極と前記活性層との間に設けられた絶縁層であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート絶縁層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、化学気相蒸着(CVD)、原子層蒸着(ALD)等の真空成膜法、スピンコート、ダイコート、インクジェット等の印刷法などが挙げられる。
前記ゲート電極形成工程としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前述の前記ゲート電極形成工程などが挙げられる。
前記ゲート電極としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前述の前記ゲート電極などが挙げられる。
前記ソース電極及びドレイン電極形成工程としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前述の前記ソース電極及びドレイン電極形成工程などが挙げられる。
前記ソース電極としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前述の前記ソース電極などが挙げられる。
前記ドレイン電極としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前述の前記ドレイン電極などが挙げられる。
<電界効果型トランジスタの作製>
−活性層の形成−
35.488g(0.1mol)の硝酸インジウム(In(NO3)3・3H2O)を秤量し、プロピレングリコール100mLに溶解し、A液とした。
0.3965g(0.001mol)の塩化タングステン(WCl6)を秤量し、プロピレングリコール100mLに溶解し、B液とした。
2.330g(0.01mol)の塩化ジルコニウム(ZrCl4)を秤量し、プロピレングリコール100mLに溶解し、C液とした。
A液99.9mL、B液10mL、及びC液50mLと、メタノール80mLと2−メトキシエタノール80mLとを室温で混合撹拌し、n型酸化物半導体形成用塗布液を作製した。
次に、ガラス基材上に上記n型酸化物半導体形成用塗布液をスピンコート法により塗布し、360℃で1時間大気中で焼成しn型酸化物半導体膜を形成した。次に、フォトリソグラフィー法を用いて所望の形状にエッチングした。
これによって得られる活性層の酸素以外の元素の比率はIn:W:Zr=99.9:0.1:5である。In(+3価)に対してW(+6価)が0.1mol%の濃度で置換ドープされており、これによってキャリアが発生する。Zrは酸素欠損の発生を抑制する目的で加えている。
前記活性層を含むガラス基材上に、真空蒸着法を用いて厚み100nmのソース電極及びドレイン電極を形成した。蒸着源にはAuを用いた。次に、フォトリソグラフィー法を用いてAu膜を所望の形状にエッチングし、チャネル幅が30μm、チャネル長が10μmとなるチャネル領域を形成した。
トルエン10mLにネオデカン酸ストロンチウム(Sr含量20wt%)0.43gを溶解し、これに2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%)4mLと、2−エチルヘキサン酸ニオブ(IV)2−エチルヘキサン酸溶液(Nb含量11wt%)0.83mLとを室温で混合撹拌し、絶縁膜形成用塗布液を得た。塗布液中の原子数の比率はSr:La:Nb=1:2:1である。
前記活性層と前記ソース電極と前記ドレイン電極と前記ゲート絶縁層とを含むガラス基材上に、100nmの厚さのAl合金膜をスパッタで形成した。次に、Al合金膜をフォトリソグラフィー法によって所望の形状にエッチングし、ゲート電極とした。
得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置(アジレントテクノロジー社製、半導体パラメータ・アナライザ4156C)を用いて、トランジスタ性能評価を実施した。ソース・ドレイン間電圧Vdsを2V或いは10Vの2条件とし、ゲート電圧Vgを−15Vから+15Vに変化させてソース・ドレイン間電流Idsを計測し、トランスファー特性(Vg−Ids特性)を評価した。Vds=2Vの結果を図6に、Vds=10Vの結果を図7に示した。ゲート絶縁層を介したリーク電流を見積もるため、ゲート電流Igの絶対値も同図に示した。
飽和領域において電界効果移動度μを算出した。また、ゲート電流Igの絶対値の平均値を算出し、結果を表1に示した。
ゲート絶縁膜の焼成温度を360度とした実施例1の電界効果型トランジスタでは、Vdsが2Vの時と10Vの時の両方で、μが10cm2/Vsを超える良好な特性が得られている。また、|Ig|は充分小さく、ゲート絶縁膜が充分な絶縁性を有していることがわかる。すなわち、低い電圧で駆動しても特性が変わらず正常に動作するトランジスタが得られた。
<電界効果型トランジスタの作製>
ゲート絶縁層であるSr−La−Nb酸化物膜を焼成する時の条件を酸素雰囲気下400度3時間に変えた他は、実施例1と同様にして電界効果型トランジスタを作製した。実施例1と同様に、このSr−La−Nb膜の比誘電率を計測したところ12.1であった。厚さは120nmであった。
実施例1と同様にトランスファー特性を計測した。Vds=2Vの結果を図8に、Vds=10Vの結果を図9に示した。実施例1と同様に電界効果移動度μとゲート電流Igの絶対値の平均値を算出した結果を表1に示した。
ゲート絶縁膜の焼成温度を400度とした比較例1の電界効果型トランジスタでは、Vds=2Vのトランスファー特性(図8)において、オン電流の値が極端に小さい。μも3.4cm2/Vsと小さい。図8のトランスファー特性では、オフ状態からオン状態への立ち上がりは良好であるものの、オン状態でVgを増加させた時にVgに追従してIdsの値が増えていかない傾向が見て取れる。これは、活性層とソース電極及びドレイン電極との間の接触抵抗が、チャネル部の活性層の抵抗と比べて無視できない程度に大きいことに起因する。一方、Vds=10Vとすると(図9)、μが10cm2/Vsを超える特性が得られることから、活性層とソース電極及びドレイン電極との電気的な接触においては障壁が形成されており、これを超える電圧を印加すれば、活性層の本来の特性が反映された正常なトランジスタ特性が発現されることがわかる。すなわち、比較例1のトランジスタにおいては、ゲート絶縁膜を400度で焼成した際に、活性層とソース電極及びドレイン電極との間の接触状態が悪化したため、低い電圧ではトランジスタが正常に動作しなかった。
<電界効果型トランジスタの作製>
ゲート絶縁層であるSr−La−Nb酸化物膜を焼成する時の条件を表2に示した温度に変えた他は、実施例1と同様にして電界効果型トランジスタを作製した。
実施例1と同様にVds=2Vでトランスファー特性を計測し、電界効果移動度μとゲート電流の平均値 |Ig|を算出した結果を表2に示した。また、比較例2の電界効果型トランジスタのトランスファー特性と|Ig|を図10に示した。
<1> ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられ、酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタの製造方法であって、
前記ゲート絶縁層が、アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素とを含む常誘電体アモルファス酸化物であり、
前記ゲート絶縁層を形成するための塗布液を塗布した後に、最高温度が350度以上400度未満で加熱し、前記ゲート絶縁層を形成するゲート絶縁層形成工程を含む、
ことを特徴とする電界効果型トランジスタの製造方法である。
<2> 前記ゲート絶縁層形成工程の前に、前記酸化物半導体を形成する活性層形成工程を含む、前記<1>に記載の電界効果型トランジスタの製造方法である。
<3> 前記酸化物半導体が、前記酸化物半導体を形成するための塗布液を塗布して形成される前記<1>から<2>のいずれかに記載の電界効果型トランジスタの製造方法である。
<4> 前記酸化物半導体が、前記酸化物半導体を形成するための塗布液を塗布した後に、最高温度が400度未満で加熱して形成される、前記<1>から<3>のいずれかに記載の電界効果型トランジスタの製造方法である。
<5> 前記ゲート絶縁層が、更に、Al、Ti、Zr、Hf、Nb、及びTaの少なくともいずれかである第C元素を含む前記<1>から<4>のいずれかに記載の電界効果型トランジスタの製造方法である。
<6> 前記酸化物半導体が、In、Zn、Sn、及びTiの少なくともいずれかを含有するn型酸化物半導体である前記<1>から<5>のいずれかに記載の電界効果型トランジスタの製造方法である。
<7> 前記n型酸化物半導体が、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、6価のカチオン、7価のカチオン、及び8価のカチオンの少なくともいずれかのドーパントで置換ドーピングされており、
前記ドーパントの価数が、前記n型酸化物半導体を構成する金属イオン(ただし、前記ドーパントを除く)の価数よりも大きい前記<6>に記載の電界効果型トランジスタの製造方法である。
<8> ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられ、酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタの製造方法であって、
前記酸化物半導体を形成するための塗布液を塗布した後に、最高温度が350度以上400度未満で加熱し、前記活性層を形成する活性層形成工程を含む、
ことを特徴とする電界効果型トランジスタの製造方法である。
22 活性層
23 ソース電極
24 ドレイン電極
25 ゲート絶縁層
26 ゲート電極
Claims (8)
- ゲート電極と、
ソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極に隣接して設けられ、酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタの製造方法であって、
前記ゲート絶縁層が、アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素と、を含む酸化物であり、
前記ゲート絶縁層を形成するための塗布液を塗布した後に、最高温度が350度以上400度未満で加熱し、前記ゲート絶縁層を形成するゲート絶縁層形成工程を含む、ことを特徴とする電界効果型トランジスタの製造方法。 - 前記ゲート絶縁層形成工程の前に、前記酸化物半導体を形成する活性層形成工程を含む、請求項1に記載の電界効果型トランジスタの製造方法。
- 前記酸化物半導体が、前記酸化物半導体を形成するための塗布液を塗布して形成される請求項1から2のいずれかに記載の電界効果型トランジスタの製造方法。
- 前記酸化物半導体が、前記酸化物半導体を形成するための塗布液を塗布した後に、最高温度が400度未満で加熱して形成される、請求項1から3のいずれかに記載の電界効果型トランジスタの製造方法。
- 前記ゲート絶縁層が、更に、Al、Ti、Zr、Hf、Nb、及びTaの少なくともいずれかである第C元素を含む請求項1から4のいずれかに記載の電界効果型トランジスタの製造方法。
- 前記酸化物半導体が、In、Zn、Sn、及びTiの少なくともいずれかを含有するn型酸化物半導体である請求項1から5のいずれかに記載の電界効果型トランジスタの製造方法。
- 前記n型酸化物半導体が、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、6価のカチオン、7価のカチオン、及び8価のカチオンの少なくともいずれかのドーパントで置換ドーピングされており、
前記ドーパントの価数が、前記n型酸化物半導体を構成する金属イオン(ただし、前記ドーパントを除く)の価数よりも大きい請求項6に記載の電界効果型トランジスタの製造方法。 - 前記第A元素が、Mg、Ca、及びSrのうちすくなくとも1つを含む請求項1から7のいずれかに記載の電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016237962A JP6848405B2 (ja) | 2016-12-07 | 2016-12-07 | 電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016237962A JP6848405B2 (ja) | 2016-12-07 | 2016-12-07 | 電界効果型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018098222A JP2018098222A (ja) | 2018-06-21 |
| JP6848405B2 true JP6848405B2 (ja) | 2021-03-24 |
Family
ID=62633765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016237962A Active JP6848405B2 (ja) | 2016-12-07 | 2016-12-07 | 電界効果型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6848405B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019189361A1 (ja) | 2018-03-29 | 2019-10-03 | 住友化学株式会社 | 発泡成形品の製造方法及び発泡成形品 |
| JP7305933B2 (ja) | 2018-07-23 | 2023-07-11 | 株式会社リコー | 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
| CN116941045A (zh) * | 2022-02-17 | 2023-10-24 | 京东方科技集团股份有限公司 | 半导体材料、发光器件、显示面板及显示装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009081862A1 (ja) * | 2007-12-26 | 2009-07-02 | Konica Minolta Holdings, Inc. | 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ |
| JP5899615B2 (ja) * | 2010-03-18 | 2016-04-06 | 株式会社リコー | 絶縁膜の製造方法及び半導体装置の製造方法 |
| JP5633346B2 (ja) * | 2009-12-25 | 2014-12-03 | 株式会社リコー | 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム |
| WO2011078398A1 (en) * | 2009-12-25 | 2011-06-30 | Ricoh Company, Ltd. | Field-effect transistor, semiconductor memory, display element, image display device, and system |
| EP2660870A4 (en) * | 2010-12-27 | 2014-03-05 | Panasonic Corp | FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR |
| JP5929132B2 (ja) * | 2011-11-30 | 2016-06-01 | 株式会社リコー | 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法 |
| JP6033594B2 (ja) * | 2012-07-18 | 2016-11-30 | 国立大学法人北陸先端科学技術大学院大学 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| JP6236778B2 (ja) * | 2012-12-19 | 2017-11-29 | 株式会社リコー | 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法 |
| JP6217162B2 (ja) * | 2013-06-19 | 2017-10-25 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法並びに画像表示装置 |
| JP6421446B2 (ja) * | 2013-06-28 | 2018-11-14 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置及びシステム |
| JP6394171B2 (ja) * | 2013-10-30 | 2018-09-26 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
| JP2016111360A (ja) * | 2014-11-28 | 2016-06-20 | 株式会社リコー | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 |
| JP2016163029A (ja) * | 2015-03-05 | 2016-09-05 | 凸版印刷株式会社 | 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置 |
-
2016
- 2016-12-07 JP JP2016237962A patent/JP6848405B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018098222A (ja) | 2018-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7047888B2 (ja) | 酸化物絶縁膜形成用インク | |
| JP5386179B2 (ja) | 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板 | |
| US10699632B2 (en) | Field-effect transistor having dual gate oxide insulating layers, display element, image display device, and system | |
| JP6844624B2 (ja) | 酸化物又は酸窒化物絶縁体膜形成用塗布液、酸化物又は酸窒化物絶縁体膜、電界効果型トランジスタ、及びそれらの製造方法 | |
| KR20150007358A (ko) | 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법 | |
| US10008181B2 (en) | Field-effect transistor, display element, image display device, and system | |
| JP2012216780A (ja) | p型酸化物、p型酸化物製造用組成物、p型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム | |
| EP2786405A1 (en) | Coating liquid for forming metal oxide thin film, metal oxide thin film, field-effect transistor, and method for manufacturing field-effect transistor | |
| US20170162704A1 (en) | Field-effect transistor, display element, image display device, and system | |
| JP6848405B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JP2016192554A (ja) | p型酸化物、p型酸化物製造用組成物、p型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム | |
| KR102000829B1 (ko) | 고유전체 절연 박막을 포함하는 박막 트랜지스터 및 이의 제조 방법 | |
| JP7476490B2 (ja) | 金属酸化物、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法 | |
| JP6862805B2 (ja) | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム | |
| Koslowski | Approaching metal oxide high-k dielectrics and semiconductors by solution-processing of molecular precursors | |
| JP2018148145A (ja) | 電界効果型トランジスタ、表示素子、表示装置、システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210215 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6848405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |