Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6853552B2 - 電気光学装置 - Google Patents
[go: Go Back, main page]

JP6853552B2 - 電気光学装置 - Google Patents

電気光学装置 Download PDF

Info

Publication number
JP6853552B2
JP6853552B2 JP2017509198A JP2017509198A JP6853552B2 JP 6853552 B2 JP6853552 B2 JP 6853552B2 JP 2017509198 A JP2017509198 A JP 2017509198A JP 2017509198 A JP2017509198 A JP 2017509198A JP 6853552 B2 JP6853552 B2 JP 6853552B2
Authority
JP
Japan
Prior art keywords
layer
electro
silicon
semiconductor layer
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017509198A
Other languages
English (en)
Other versions
JPWO2016157687A1 (ja
Inventor
藤方 潤一
潤一 藤方
重樹 高橋
重樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Photonics Electronics Technology Research Association
Original Assignee
NEC Corp
Photonics Electronics Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Photonics Electronics Technology Research Association filed Critical NEC Corp
Publication of JPWO2016157687A1 publication Critical patent/JPWO2016157687A1/ja
Application granted granted Critical
Publication of JP6853552B2 publication Critical patent/JP6853552B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/0151Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the refractive index
    • G02F1/0152Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the refractive index using free carrier effects, e.g. plasma effect
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/06Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide
    • G02F2201/063Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide ridge; rib; strip loaded
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は、電気光学装置に関する。
近年、シリコンベースの導波路、光結合器、および波長フィルタなどの受動デバイスが、非常に広く研究されている。また、通信システム用の光信号を操作する重要な技術として、シリコンベースの光変調器や光スイッチなどの能動素子が非常に注目されている。ここで、シリコンの熱光学効果を利用して屈折率を変化させる光スイッチや変調素子は、低速であり、1Mb/秒程度の変調周波数(装置速度)にしか利用出来ない。このため、多くの光通信システムにおいて要求される高い変調周波数を実現するためには、電気光学効果を利用する光変調素子が必要である。
電気光学装置の一つとして、シリコンベース光通信デバイスがある。シリコンベース光通信デバイスは、家庭用光ファイバやローカル・エリア・ネットワーク(LAN)などの様々なシステム用光ファイバで使用される波長1310nmおよび1550nmの光に対応することができる。また、シリコンベース光通信デバイスは、CMOS(Complementary Metal Oxide Semiconductor)技術を利用して、光機能素子および電子回路をシリコンプラットフォーム上に集積した集積回路として実現可能である。このため、シリコンベース光通信デバイスは、高い変調周波数を持つ光変調素子の実現に非常に有望な技術である。
現在提案されている関連する電気光学装置(光変調器)の多くは、キャリアプラズマ効果を利用して、シリコン層中の自由キャリア密度を変化させることにより、屈折率の実数部と虚数部を変化させ、光の位相や強度を変化させる。ここで、純シリコンは、線形電気光学効果(ポッケルス(Pockels)効果)を示さない。また、純シリコンにおけるフランツ・ケルディッシュ(Franz-Keldysh)効果やカー(Kerr)効果による屈折率の変化は、非常に小さい。そのため、関連する電気光学装置では、上述したキャリアプラズマ効果が広く利用されている。また、自由キャリア吸収を利用する変調器は、シリコン(Si)中を伝播する光吸収の変化により、出力を直接変調する。屈折率変化を利用した構造としては、マッハ・ツェンダー干渉計を利用するものが一般的である。この構造は、二本のアームを通過する光信号に位相差を生じさせ、これらの光信号を合波することで光強度変調信号を得る。
電気光学装置における自由キャリア密度は、自由キャリアの注入、蓄積、除去、または反転によって変えることが出来る。しかしながら、現在までに検討されたこのような関連する装置の多くは、光変調効率が悪い。そのため、これらの関連する装置は、光位相変調に必要とされる長さがmmオーダーであり、1kA/cmより高い注入電流密度を必要とする。また、素子サイズが大きくなると、電気光学装置は、シリコンプラットフォーム上での温度分布の影響を受け易くなる。そのため、サイズが大きい電気光学装置では、熱光学効果に起因してシリコン層の屈折率が変化する。その結果、効率の悪い光位相変調器では、本来の電気光学効果が打ち消されるという事態も想定される。したがって、小型・高集積化、さらには低消費電力化を実現するためには、高い光変調効率が得られる素子構造が必要である。高い光変調効率を実現することで、光位相変調長さを小さくすることが可能となる。高い光変調効率を実現するには、キャリア密度が変更制御される領域が、理想的には光信号電界と一致していることが望ましい。
図1は、非特許文献1に示されているシリコン・オン・インシュレータ(SOI)基板上に形成されたリブ導波路構造を利用した、シリコンベース電気光学位相変調器の典型例を示す図である。この電気光学位相変調器は、真性半導体領域101からなるリブ形状の両側に、横方向に延びるスラブ領域102,103がそれぞれpドープ及びnドープされて形成されている。上記リブ導波路構造は、SOI基板上の真正半導体シリコン層1を利用して形成される。図1に示した変調器は、PIN(Positive Intrinsic-Negative)ダイオード型変調器である。この変調器は、順方向および逆方向バイアスを印加することにより、真性半導体領域101内の自由キャリア密度を変化させ、キャリアプラズマ効果を生じさせることにより、その領域101の屈折率を変化させる構造となっている。この例では、SOI基板は、支持基板3と、支持基板3上に形成された埋め込み酸化膜2、及び埋め込み酸化膜2上に形成された真正半導体シリコン層1を有している。真性半導体シリコン層1は、その一部が第1の電気コンタクト部6−1となる高濃度にドープ処理されたpタイプ領域(p+ドープ半導体シリコン層)4を含む。図では、真性半導体シリコン層1は、さらに高濃度にnタイプドープ処理されたnタイプ領域(n+ドープ半導体シリコン層)5を含む。pタイプ領域4の一部は、第1の電気コンタクト部6−1として機能し、nタイプ領域5の一部は、第2の電気コンタクト部6−2として機能する。電気コンタクト部6−1,6−2にはそれぞれ電極配線7−1,7−2が接続される。電極配線7−1,7−2は、真正半導体シリコン層1を覆うように形成された酸化物クラッド8を貫いて形成される。PINダイオード構造においては、p及びnタイプ領域4、5は、1cm毎に約1020のキャリア密度を呈するようにドープ処理することも可能である。また、PIN構造においては、pタイプ領域4およびnタイプ領域5は、リブ形状の真正半導体シリコン層1の両側に間隔を置いて配置されている。
第1及び第2の電気コンタクト部6−1,6−2を介して、PINダイオードに順方向バイアスを印加すると、導波路内に自由キャリアが注入される。この時、自由キャリアの増加により、真正半導体シリコン層1の屈折率が変化する。それによって、導波路を通して伝達される光の位相変調が行われる。しかし、この光変調動作の速度は、リブ形状の真正半導体シリコン層1内の自由キャリア寿命と、順方向バイアスが取り除かれた後のキャリア拡散速度によって制限される。このようなPINダイオード位相変調器は、通常、順方向バイアス動作時に10〜50Mb/秒の範囲内の動作速度を有する。これに対し、順方向バイアスが取り除かれた後の動作速度は著しく遅い。シリコン層内に不純物を導入してキャリア寿命を短くすることによって、切り換え速度を増加させることが可能である。しかし、導入された不純物は光変調効率を低下させる。しかも、動作速度に影響する最も大きな因子は、RC時定数によるものである。このPINダイオード位相変調器では、順方向バイアス印加時の静電容量(C)が、PN接合部のキャリア空乏層の減少により非常に大きくなる。理論的には、PN接合部に逆バイアスを印加することにより高速動作を達成することは可能である。しかし、それには、比較的大きな駆動電圧あるいは大きな素子サイズが必要となる。
また、特許文献1には第2の導電性タイプの本体領域とこれと部分的に重なるように積層された第1の導電性タイプのゲート領域からなり、この積層界面に比較的薄い誘電体層を形成したシリコンベース電気光学変調器が記載されている。特許文献2にも同様の構成のSOIベースの光学配列が記載されている。
図2はこの種のSIS(Silicon-Insulator-Silicon)型構造からなるシリコンベース電気光学変調器を示す図である。図2において、図1の構成要素と同等のものには同一の参照符号を付してある。
図2のシリコンベース電気光学変調器は、SOIプラットフォーム上に形成される。その本体領域105は、SOI基板の真正半導体シリコン層106に形成される。また、ゲート領域107はSOI構造に積層される多結晶シリコン層108に形成される。本体領域105とゲート領域107との間には誘電体層12が配置されている。シリコン層106及び多結晶シリコン層108は、それぞれドープ処理され、pドープ半導体シリコン(第1のシリコン半導体層9)及びnドープ多結晶シリコン(第2のシリコン半導体層10)を構成する。また、シリコン層106及び多結晶シリコン層108は、高濃度にドープ処理されたpタイプ領域4及びnタイプ領域(n+ドープ多結晶シリコン層)11をそれぞれ含む。第1のシリコン半導体層9及び第2の半導体シリコン層10の各々の一部が、それぞれ本体領域105及びゲート領域107として機能する。これらのドープ処理された領域では、キャリア密度が外部信号電圧により変化する。つまり、ドープ処理された領域のキャリア密度は動的に外部制御することができる。誘電体層12の両側において、自由キャリアが蓄積、除去、または反転されることにより、本体領域105を通過する光の位相変調がなされる。この位相変調を効率的に実現するためには、キャリア密度が動的に外部制御される領域が、理想的には光信号電界と一致していることが望ましい。しかし、実際にはキャリア密度が動的に変化する領域は、光信号電界の広がりに比べ、数十nm程度と非常に薄い。このため所望の光位相変調を実現するには、mmオーダーの光変調長さ(図の表裏方向長さ)が必要となる。その結果、電気光学装置のサイズは大きくなり、高速動作は難しくなる。
また、特許文献3には、シリコンベース電気光学装置(MOS(Metal Oxide Semiconductor)型Si変調器)が記載されている。この電気光学装置では、第1の導電型の第1のシリコン半導体層と第2の導電型の第2のシリコン半導体層との積層構造がリブ導波路形状を有して光の閉じ込め領域を構成している。また、この電気光学装置は、図3に示すように、リブ型導波路110のスラブ部分111に、電極配線(金属電極)7−1が接続された領域を有している。この電極配線7−1が接続された領域においてスラブ部分111の厚さは、その周囲のスラブ部分111の厚さよりも大きい。さらに、電極配線7−1,7−2が接続された領域は、そこからリブ型導波路110までの距離を変化させたときにリブ型導波路110の0次モードの実効屈折率が変化しない距離の範囲内に設けられている。
このシリコンベース電気光学装置では、第1の導電型の第1のシリコン半導体層9に電気的に接続される電極層(不図示)と第2の導電型の第2のシリコン半導体層10に電気的に接続される電極層(不図示)との間で干渉が生じないようにしなければならない。つまり、第1のシリコン半導体層9に電気的に接続される電極層を、第2のシリコン半導体層10に電気的に接続される電極層から離れた位置に形成しなければならない。ここで、第2の導電型の第2のシリコン半導体層10に電気的に接続される電極層を、リブ型導波路110の近く(図の中央側)に配置すると、光損失が大きくなる。そのため、第2の導電型の第2のシリコン半導体層10に電気的に接続される電極層は、リブ型導波路110からある程度離さなければならない。そのため、第1のシリコン半導体層9に接続される電極層は、さらにリブ型導波路110から離れた位置に設けなければならない。その結果、第1のシリコン半導体層9から電極層に至る配線距離が長くなり引出抵抗が高くなる。
特表2006−515082号公報 特表2007−525711号公報 特開2011−180595号公報
William M. J. Green, Michael J. Rooks, Lidija Sekaric, and Yurii A. Vlasof, Opt. Express 15, 17106-171113 (2007), "Ultra-compact, low RF power, 10Gb/s silicon Mach-Zehnder modulator."
上述したように、非特許文献1及び特許文献1〜3に記載された電気光学装置には、いくつかの問題点がある。例えば、Si基板上に集積化可能なシリコンベース電気光学装置において、低コスト、低電流密度、低消費電力、高い変調度、低電圧駆動、および高速変調を全て実現することは困難である。特に、サブミクロンの領域内でこれらを実現可能な、キャリアプラズマ効果に基づく光変調器構造を実現することは困難である。
また、特許文献3に記載されるようなMOS型Si変調器では、小型・低電圧化が可能であるが、依然として以下のような要求がある。即ち、リブ型Si導波路と高効率に結合し、変調効率を高めると共に、多結晶Siやリブ型導波路におけるスラブ層を構成する薄いSi層による引出抵抗の低抵抗化および低光損失化が求められている。
発明者は、上記問題点や要求に対する答えを得るため鋭意研究を続けるうちに、下記の問題点を解決することにより、上記問題点や要求に対する解決策又は改善策を提供できることを見出した。
即ち、特許文献3に記載されたシリコンベース電気光学装置では、第2の導電型の第2のシリコン半導体層10のnタイプ領域11が、第1の導電型の第1のシリコン半導体層9(及びpタイプ領域4)と積層方向に重なるように形成されている。ここで、第1のシリコン半導体層9に形成されたpタイプ領域4は、電極引出抵抗を低減するために、リブ型導波路110の方へ延び、nタイプ領域11の下方にまで達している。この構造では、nタイプ領域11を形成するために高温アニールを行うと、望まずして不純物が第1のシリコン半導体層9にまで拡散する恐れがある。そして、この不純物拡散は、pタイプ領域4の電気抵抗にも影響する。また、これを回避するために、nタイプ領域11を形成する際のアニール温度を低くすると、nタイプ領域11において十分なアニール効果を得ることできない。このように、特許文献3に記載されたシリコンベース電気光学装置には、高濃度不純物導入領域の形成の際、適切なアニールを行うことが困難であるという問題点がある。
本発明の目的は、上述した課題を解決するための技術を提供することであり、リブ型導波路を有し、かつ高濃度不純物導入領域の形成に適切なアニールを行える構造の電気光学装置を提供することにある。
本発明の一態様に係る電気光学装置は、リブ部及び前記リブ部から第1の方向へ延びる第1のスラブ部を含むリブ型導波路を有する第1の半導体層と、前記リブ部上に形成された誘電体層と、前記誘電体層の上面から前記第1の方向とは逆の第2の方向へと延びる第2の半導体層と、前記第1のスラブ部に前記第1の方向の側で接するように前記第1の半導体層に形成された第1の高濃度不純物領域と、前記第2の半導体層の前記第2の方向寄りの領域に形成された第2の高濃度不純物領域と、を有し、前記第2の高濃度不純物領域は、前記第1の半導体層と積層方向に重なる領域以外の領域に形成されている、ことを特徴とする。
本発明によれば、リブ型導波路を有し、かつ高濃度不純物導入領域の形成に適切なアニールを行える構造の電気光学装置を提供することができる。
非特許文献1のPIN構造からなる電気光学装置の構造を示す断面図である。 特許文献1のSIS構造からなる電気光学装置の構造を示す断面図である。 特許文献3の電気光学装置の構造を示す断面図である。 本発明の第1の実施形態に係る電気光学装置の構造を示す断面図である。 本発明の第2の実施形態に係る電気光学装置の構造を示す断面図である。 本発明の第3の実施形態に係る電気光学装置の構造を示す断面図である。 本発明の第4の実施形態に係る電気光学装置の構造を示す断面図である。 本発明の第5の実施形態に係る電気光学装置の構造を示す断面図である。 本発明の第6の実施形態に係る電気光学装置の構造を示す断面図である。 本発明の第7の実施形態に係る電気光学装置の構造を示す断面図である。 本発明の第8の実施形態に係る電気光学装置の構造を示す断面図である。 本発明の第3の実施形態に係る電気光学装置の製造プロセスを工程順に説明するための断面図である。 図12に示す工程に続く工程を説明するための断面図である。 図13に示す工程に続く工程を説明するための断面図である。 本発明の電気光学装置及び関連する電気光学装置の光変調特性の周波数依存性を示すグラフである。 本発明の電気光学装置が適用されるマッハ・ツェンダー干渉計型の光強度変調器の一構成例を示す平面図である。
以下、本発明を実施するための形態について詳細に説明する。
本発明の実施形態に係る電気光学装置は、具体的には、情報処理および通信分野において必要となる、高速電気信号を光信号に高速に変換するシリコンベース電気光学変調器である。この電気光学装置は、十分な高速動作を実現するため、シリコン・オン・インシュレータ(SOI)基板上に形成されたシリコン−絶縁体−シリコンからなるキャパシタ構造を利用する。
本発明の第1の実施形態に係る電気光学装置は、第1の導電タイプを呈するようにドープ処理された第1の半導体層(第1のシリコン半導体層)と第2の導電タイプを呈するようにドープ処理された第2の半導体層(第2のシリコン半導体層)の少なくとも一部が積層された構造を含む。第1のシリコン半導体層は、リブ導波路形状に加工されており、少なくともそのリブ部上に第2のシリコン半導体層が積層される。積層された第1のシリコン半導体層と第2のシリコン半導体層の間には、比較的薄い誘電体層が形成され、いわゆるSIS(Semiconductor-Insulator-Semiconductor)型接合を形成している。なお、「比較的薄い誘電体層」は、10nm程度以下の誘電体層を意味する。
SIS型接合において、第1および第2のシリコン半導体層に結合された電気端子からの電気信号により、自由キャリアが、比較的薄い誘導体層の両側で蓄積、除去、または反転する。即ち、本実施形態の電気光学装置は、第1のシリコン半導体層のリブ部を通過する光信号の電界が感じる自由キャリア濃度が変調されることを利用する電気光学装置である。なお、リブ導波路形状は、自由キャリアが、誘電体層の両側で蓄積、除去、または反転する領域内に、光信号電界のピーク強度を有する領域が配置されるように設計される。
上述のように、第1のシリコン半導体層は、リブ導波路形状に加工されている。リブ導波路形状は、リブ部とそれに隣接するスラブ部により形成される。そして、リブ部が、リブ導波路として機能する。第1のシリコン半導体層は、さらにスラブ部に隣接して、高濃度ドープされた第1の電気コンタクト部を有している。
また、第1のシリコン半導体層からなるリブ型導波路のリブ部の上部領域に上記誘電体層が形成されている。この誘電体層上に第2のシリコン半導体層が積層される。第2のシリコン半導体層は誘電体層よりも側方へ広がる領域を有する。その側方へ広がった領域の一部は高濃度ドープされて第2の電気コンタクト部を構成する。
さらに、第1の電気コンタクト部と第2の電気コンタクト部とは、リブ型導波路における光伝搬方向に対して、左右に片側ずつ形成されている。
本実施形態において、リブ導波路形状におけるスラブ部は、リブ部の両側にあってよい。しかしながら、一方のスラブ部、即ち第1の電気コンタクト部とは反対側に位置するスラブ部、の長さ(リブ部から側方へ広がる方向の長さ)は1μm以下であることが望ましい。スラブ部の長さを短くすることにより、第1のシリコン半導体層および第2のシリコン半導体層に電圧を印加した際の電界分布の広がりを抑制することが可能となる。これにより、より低電圧で動作可能なシリコンベース電気光学装置を実現することが可能となる。
また、本実施形態において、第1の電気コンタクト部の高さは、リブ導波路形状におけるリブ部と同等の高さに設定されてよい。これにより、リブ導波路形状の光位相変調部からスラブ部を介して電極に接続するまでの、電極引出し抵抗を低減出来ると共に、作製容易性や作製マージンを改善することが可能となる。
さらに、本実施形態において、第1のシリコン半導体層のリブ部の上部領域中に第1の導電タイプを呈する少なくとも1層からなるSi1−xGe層が、少なくとも一部埋め込まれて形成されてよい。これにより、キャリアプラズマ効果が改善され、より小型・低電圧な前記シリコンベース電気光学装置を実現することが可能となる。
さらにまた、本実施形態において、誘電体層は、シリコン酸化物、シリコン窒化物、ハフニウム酸化物、ジルコニウム酸化物、希土類酸化物から選択されるいずれか1種類、あるいは少なくとも2種類からなる合金または積層膜であってよい。
また、本実施形態において、第1及び第2のシリコン半導体層の各々は、多結晶シリコン、アモルファスシリコン、歪シリコン、単結晶シリコン、Si1−xGeからなる群から選択される少なくとも一層からなる層であってよい。
さらに、本実施形態において、電気端子は、光信号損失を小さくするように、かつ低い直列抵抗を与えるように配置されてよい。
以下、本発明の他の実施形態に係るシリコンベース電気光学装置の特定の例示的な構造を説明する前に、シリコン内の変調メカニズムの概要について説明する。後述する実施形態に係るいくつかが変調構造に関連しているが、本発明のシリコンベース電気光学装置は、以下に説明する電気光学効果(自由キャリアプラズマ効果)を利用するものである。
前述したように、純粋なシリコンでは、電気光学効果が生じないか、または生じても非常に小さい。このため、シリコンベースの光変調器では、自由キャリアプラズマ効果と熱光学効果が光変調動作に有効である。本発明の実施形態が目的とする高速動作(Gb/秒以上)のためには、自由キャリアプラズマ効果が特に有効である。自由キャリアプラズマ効果は、以下の関係式の1次近似値で説明される。
Figure 0006853552
Figure 0006853552
式中、ΔnおよびΔkは、シリコン層の屈折率変化の実部および虚部を表わす。eは電荷、λは光波長、εは真空中の誘電率、nは真性半導体シリコンの屈折率を表す。また、mは電子キャリアの有効質量、mはホールキャリアの有効質量を表す。また、μは電子キャリアの移動度、μはホールキャリアの移動度を表す。さらに、ΔNは電子キャリアの濃度変化、ΔNはホールキャリアの濃度変化を表す。
上記式より、電子およびホールキャリアの有効質量を小さくすること、すなわちSi1−xGe層などを適用することにより、より大きな屈折率変化を得ることが可能であることが理解される。
しかしながら、Si1−xGe層の適用は、光吸収損失を上昇させる。つまり、変調効率と光損失とはトレードオフの関係にある。このトレードオフの問題を軽減するため、組成の異なる複数のSi1−xGe層をシリコン層に積層して、光コア領域にGe組成の大きいSi1−xGe層を配置することができる。あるいはSi1−xGe層を組成変調して、光コア領域にGe組成の大きいSi1−xGe層を配置することができる。これにより、変調効率と光損失とのトレードオフの問題を軽減することが可能となる。
また、シリコン中の電気光学効果の実験的な評価が行われており、光通信システムで使用する1310nmおよび1550nm波長でのキャリア密度に対する屈折率変化は、ドルーデ(Drude)の式と良く一致することが分かっている。そして、これを利用した電気光学変調器においては、位相変化量は以下の式で定義される。
Figure 0006853552
式中、Lは電気光学変調器の光伝播方向に沿ったアクティブ層の長さである。
本発明の実施形態に係る電気光学装置における位相変化量は、その光吸収量を考慮すると、比較的大きいと言える。そして、以下に述べる実施形態に係る電気光学装置は、基本的に位相変調器としての特徴を示す。
以下、添付の図面を参照して、本発明の実施形態についてさらに詳細に説明する。以下に説明するように、各実施の形態に係る電気光学装置は、SOI基板上にシリコン半導体−誘電体層−シリコン半導体(SIS)接合を形成し、自由キャリアプラズマ効果を利用する電気光学位相変調器である。
前述のように、図1及び図2に示すPIN構造やSIS構造の電気光学装置には、光フィールドとキャリア密度が変調される領域とのオーバーラップが小さく、そのサイズが大きくなるという欠点がある。また、図3に示すSIS構造の電気光学装置では、第1の導電型の第1のシリコン半導体層と第2の導電型の第2のシリコン半導体層にそれぞれ接続される電極層が互いに干渉しないように、これらを互いに離れた位置に配置する必要がある。そのため、第1のシリコン半導体層から電極層に至る引出抵抗が高くなるという課題がある。一方、この課題を少しでも解決するため、第2のシリコン半導体層に接続される電極層を、リブ型導波路に近づけると、光損失が大きくなるという課題が生じる。
本発明の第の実施形態に係る電気光学装置は、これら図1乃至図3に示す電気光学装置が有する問題点(欠点や課題)の少なくとも一部を改善するため、図4に示す構造を採用する。
図4に示す構造は、第1の導電タイプを呈するようにドープ処理された第1のシリコン半導体層9と第2の導電タイプを呈するようにドープ処理された第2のシリコン半導体層10の少なくとも一部が積層された構造を含む。そして、これら積層された半導体層の間に、比較的薄い誘電体層(絶縁膜)12が形成されて、SIS(Semiconductor-Insulator-Semiconductor)型接合を形成する。このSIS型構造部分において、第1および第2のシリコン半導体層9,10に結合された電気端子である電極配線7−1,7−2からの電気信号により、自由キャリアが、誘体層12の両側で蓄積、除去、または反転する。これにより、SIS型構造部分を通過する光信号の電界が感じる自由キャリア濃度が変調される。
第1のシリコン半導体層9は、リブ導波路形状に加工されている。即ち、第1のシリコン半導体層9は、リブ部141と、その両側に延びる第1及び第2のスラブ部142,143を有している。リブ部141は、図の表裏方向に延在し、光導波路(リブ型導波路)として機能する。第1のスラブ部142は、図の左方向(第1の方向)に延び(又は拡がり)、第2のスラブ部143は、図の右方向(第2の方向)へ延びて(拡がって)いる。ただし、第2のスラブ部143は、第1のスラブ部142に比べ図の左右方向に関して非常に短いか、無くてもよい。
第1のシリコン半導体層9は、さらに、第1のスラブ部142に隣接して、高濃度ドープされたpタイプ領域4を有する。pタイプ領域4の一部は、第1の電気コンタクト部6−1として機能する。
第1のシリコン半導体層9からなるリブ部141の上面に誘電体層12が形成されている。誘電体層12の上面及びその側方へ延びるように第2のシリコン半導体層10が積層されている。第2のシリコン半導体層10は、主として第2の方向へ延びる(広がる)ように形成されている。第2のシリコン半導体層10の一部(第2の方向寄りの領域)には、不純物が高濃度ドープされたnタイプ領域11を有する。nタイプ領域11の一部は、第2の電気コンタクト部6−2として機能する。
図4から容易に理解されるように、第1の電気コンタクト部6−1と第2の電気コンタクト部6−2は、リブ型導波路における光伝搬方向(図の略中央における紙面表裏方向)に対して、左右に片側ずつ形成されている。換言すると、第1の電気コンタクト部6−1は、リブ型導波路に関して第1の方向に位置し、第2の電気コンタクト部6−2は、リブ型導波路に関して第2の方向に位置している。また、第2の電気コンタクト部6−2(nタイプ領域11)は、第1のシリコン半導体層9と積層方向に重なる領域以外の領域に形成されている。つまり、第2の電気コンタクト部6−2(nタイプ領域11)は、第1のシリコン半導体層が形成されていない領域の上方に形成されている。
この構造では、nタイプ領域11の積層方向下側に第1のシリコン半導体層9が存在しない。そのため、nタイプ領域11の形成の際に高温アニールを行っても、望まない不純物拡散による第1のシリコン半導体層9への影響は無いか小さい。少なくとも、pタイプ領域4への影響は、実質上無いと言える。したがって、nタイプ領域11の形成の際、十分に高い温度でアニールを行うことができる。これにより、不純物導入に伴いnタイプ領域11に発生する結晶格子の欠陥を十分に修復することができる。しかも、pタイプ領域4を含む給電経路の電気抵抗(電極引出抵抗)を上昇させることも実質的にない。その結果、電気光学装置として良好な特性を得ることができる。
また、この構造は、第1の電気コンタクト部6−1と第2の電気コンタクト部6−2とがリブ型導波路の左右に配置されている。それゆえ、この構造は、図3に示すSIS型接合構造の電気光学装置に比較して、第1の電気コンタクト部6−1をリブ型導波路に顕著に近づけることが可能となる。その結果、電極引出抵抗を低減し、高速動作を実現することが可能である。
図5は、本発明の第の実施形態に係る電気光学装置の構造を示す図である。図では分り難いが、この電気光学装置では、リブ導波路形状における第2のスラブ部143の長さを1μm以下に設定している。第2のスラブ部143は、無くてもよいが、リブ型導波路を通過する光の強度分布(断面形状)をより左右対称に近づけるには、1μm程度の長さが必要である。一方、スラブ部143の存在は、第1のシリコン半導体層9に印加される電圧による電界を拡げ、変調特性を劣化させる。よってこれらのトレードオフの妥協点として、スラブ部143の長さを1μm以下に設定することが好ましい。これにより、電気光学装置の入力側及び出力側への光ファイバ等との結合を良好に行えるとともに、印加電圧による電界分布の広がりを抑制することができる。その結果、より低電圧で動作可能な電気光学装置を実現することが可能である。
図6は、本発明の第の実施形態に係る電気光学装置の構造を示す図である。この電気光学装置では、第1のシリコン半導体層9において、pタイプ領域4の一部(電気コンタクト部6−1を含む)がリブ部141と同等の厚みを有している。つまり、第1の電気コンタクト部6−1は、リブ導波路形状におけるリブ部141と同等の高さを有する。これにより、電極配線7−1を短くし、電極引出し抵抗、すなわち直列抵抗成分を小さくして、RC時定数を小さくすることが可能である。よって、この電気光学装置は、図5のものに比べて、高い光変調効率を維持したまま、より高速動作が可能になる。
さらに、第2のシリコン半導体層10の厚さを調整することにより、光フィールドとキャリア密度が変調される領域とのオーバーラップ範囲の形状や広さを改善することができる。これにより、電気光学装置の小型化も可能である。
なお、ドーピング密度を上昇させた領域と光フィールドとがオーバーラップすると光吸収損失は大きくなる。上記実施の形態は、いずれも、リブ(又はリッジ)形状の光導波路を採用し、ドーピング密度を上昇させた領域は、第1のスラブ部142に接する領域に設けている。これにより、光損失が小さく、RC時定数の小さい、高速動作する電気光学装置を得ることが可能となる。また、この構成は、リブ部と同等の高さを持つ第1の電気コンタクト部6−1をリブ部141側に近づけた時に生じる高次光伝搬モードの励振を抑制することも可能となる。
図7及び図8は、本発明の第及び第の実施形態に係る電気光学装置の構造をそれぞれ示す図である。図7に示す電気光学装置は、リブ部141の上部領域にSi1−xGe(x=0.01〜0.9)層13を有している。また、図8に示す電気光学装置は、リブ部141の上部領域に2層以上の(組成比の異なる)Si1−xGe(x=0.01〜0.9)層が積層されたSi1−xGe積層層14を有している。これらSi1−xGe層13又はSi1−xGe積層層14の少なくとも一部は、リブ部141に埋め込み形成されている。
本実施の形態によれば、Si1−xGe層13又はSi1−xGe積層層14を設けたことで、変調効率をさらに高めることが可能である。なお、変調効率を高めるために、Si1−xGe(x=0.01〜0.9)層13及びSi1−xGe積層層14の厚さは、自由キャリアが誘電体層12の両側で蓄積、除去、または反転する半導体層の厚さWに対して、2W以下であることが望ましい。Si1−xGe層13又はSi1−xGe積層層14の厚さが2W以上でも変調効率は改善されるが、より効果的には2W以下であることが望ましい。
図9は、本発明の第の実施形態に係る電気光学装置の構造を示す図である。本実施の形態では、膜厚方向に組成を変化させた(組成変調された)組成変調Si1−xGe(x=0.01〜0.9)層15が、リブ部141の上部領域に形成されている。この組成変調Si1−xGe層15は、Ge組成の大きい方が下層側に位置するように、膜厚方向に組成変調されている。光コア領域にGe組成の大きい層を配置することにより、光変調効率の改善と共に、光損失の増大を低減することが可能となる。
図10は、本発明の第の実施形態に係る電気光学装置の構造を示す図である。本実施形態では、格子歪が導入された歪Si1−xGe(x=0.01〜0.9)層16が、リブ部141の上部領域に形成されている。歪Si1−xGe層16に格子歪を導入することにより、キャリアの有効質量が低減し、より大きな光変調効率を得ることが可能となる。
図11は、本発明の第の実施形態に係る電気光学装置の構造を示す図である。本実施の形態では、Si1−xGe(x=0.01〜0.9)層13の上面に酸化又は窒化Si1−xGe層17を形成している。この酸化又は窒化Si1−xGe層17は、Si1−xGe層13を形成した後、その表面を酸化あるいは窒化処理することにより形成することができる。この酸化又は窒化Si1−xGe層17は、誘電体層12の一部あるいは全部をなすように構成されてよい。そうすることで、Si1−xGe(x=0.01〜0.9)層13と誘電体層12との界面の欠陥密度が低減され、より安定した光位相変調動作が得られる。
以上説明した各実施形態に係る電気光学装置において生じる空乏層の最大厚Wは、熱平衡状態では下記数式で与えられる。
Figure 0006853552
ここでεは半導体層の誘電率、kはボルツマン定数、Nはキャリア密度、nは真性キャリア濃度、eは電荷量である。例えば、Nが1017/cmの時、最大空乏層厚は0.1μm程度である。そして、キャリア密度が上昇するに伴い、空乏層厚、すなわちキャリア密度の変調が生じる領域の厚みは薄くなる。
上述した各実施の形態において、第1および第2のシリコン半導体層9,10の各々は、多結晶シリコン、アモルファスシリコン、歪シリコン、単結晶シリコン、Si1−xGeからなる群から選択される少なくとも一層により構成される。
次に、図12〜図14を参照して、図6に示す第3の実施形態に係る電気光学装置の製造方法について説明する。
概略、この方法では、まず、第1の導電タイプを呈する第1のシリコン半導体層をリブ導波路形状に加工する。次に、第1のシリコン半導体層のリブ導波路形状のスラブ部に隣接する領域に高濃度ドープ処理を行い第1の電気コンタクト部を形成する。次に、リブ型導波路のリブ部の上面に比較的薄い誘電体層を形成する。この後、第2の導電タイプを呈するようにドープ処理された第2のシリコン半導体層を積層する。それから、第2のシリコン半導体層の一部に高濃度ドープ処理を行い、第2の電気コンタクト部を形成する。以下、詳細に説明する。
図12(a)は、電気光学装置を形成するために用いられるSOI基板の断面図である。このSOI基板は、支持基板3に埋め込み形成された埋め込み酸化層2の上に100〜1000nm程度のSi層(9)を積層して構成されている。光損失を低減するために、埋め込み酸化層厚は1000nm以上とすることができる。この埋め込み酸化層2の上のSi層は、第1のシリコン半導体層9として利用するため、第1の導電タイプを呈するように予めドーピング処理されていてよい。あるいはイオン注入などの方法により、Si層の表面層に不純物(リン(P)やボロン(B))をドープ処理した後、熱処理を行うことで、Si層が第1の導電タイプを呈する第1のシリコン半導体層9となるようにしても良い。
次に、図12(b)に示すように、第1のシリコン半導体層9の上面に酸化膜マスク18とSiNハードマスク層19の積層構造を形成する。それから、酸化膜マスク18とSiNハードマスク層19を加工して、第1のシリコン半導体層9にリブ導波路形状を形成するためのマスクを形成する。即ち、UVリソグラフィとドライエッチング法などを用いて、酸化膜マスク18とSiNハードマスク層19を所定形状にパターニングする。
次に、図12(c)に示すように、酸化膜マスク18とSiNハードマスク19をマスクにして、第1のシリコン半導体層9をパターニングし、リブ導波路形状を形成する。これにより、リブ部141とスラブ部142,143が形成される。本実施形態では、この時、後にpタイプ領域4となる部分もエッチングされることなく残留させる。この後、第2のスラブ部143を形成するように第1のシリコン半導体層9の不要領域(図の右側部分)を除去する。これは、図示しない別のマスクを用いるエッチング等により実現できる。
次に、図13(a)に示すように、第1のシリコン半導体層9の第1のスラブ部142に隣接領域にイオン注入法などを用いて不純物(例えばB)を高濃度にドープし、pタイプ領域4を形成する。この領域には、リブ部141と同等の高さを有する領域が含まれる。
次に、図13(b)に示すように、酸化物クラッド8を積層し、その上面をCMP(Chemical Mechanical Polishing)法により平坦化する。
次に、図13(c)に示すように、SiNハードマスク19および酸化膜マスク18を熱リン酸および希フッ酸処理などにより除去し、リブ部141の上面を露出させる。続いて、露出させたリブ部の上面に5〜10nm程度の比較的薄い誘電体層12を形成する。
次に、図14(a)に示すように、第2のシリコン半導体層10としてnドープ多結晶シリコン層を積層する。そして、第2の電気コンタクト部6−2の形成に必要な幅を持つ形状となるように、ドライエッチング法などにより第2のシリコン半導体層10をパターニングする。
次に、図14(b)に示すように、その一部が第2の電気コンタクト部6−2となるnタイプ領域11を形成するように、イオン注入法などを用いて、第2のシリコン半導体層10の一部に不純物を高濃度にドープする。
次に、図14(c)に示すように、酸化物クラッド8をさらに1μm程度積層する。それから、酸化物クラッド8を貫いてpタイプ領域4及びnタイプ領域11にそれぞれ達するコンタクトホール20をドライエッチング法などにより形成する。pタイプ領域4及びnタイプ領域11のコンタクトホール20内に露出する部分が、それぞれ第1及び第2の電気コンタクト部6−1,6−2となる。
次に、図14(d)に示すように、Ti/TiN/Al(Cu)あるいはTi/TiN/Wなどの積層膜からなり、コンタクトホール20を埋め込む金属層をスパッタ法やCVD法により成膜する。それから、成膜した金属層を反応性エッチングによりパターニングすることにより、電極配線7−1,7−2を形成する。
この後、電極配線7−1,7−2にそれぞれ接続される図示しない配線層を形成する。それらの配線層は、図示しない駆動回路との接続に利用される。
以上のようにして、電気光学装置が完成する。
図15は、本実施形態に係る電気光学装置の光変調効率(正規化応答度)の周波数特性151を示すグラフである。比較のため、図15には、図3の電気光学装置の周波数特性152も示している。本実施の形態に係る装置では、図3の装置に比べて第1および第2の電気コンタクト部6−1,6−2の膜厚を大きくすることができる。これにより、第1及び第2のシリコン半導体層9及び10の各々に接続される直列抵抗を低減することができる。その結果、装置のRC時定数が小さくなり、30GHz程度の周波数帯域での動作を実現できる。
上記に加えて、周波数特性を改善するためには、キャリアの移動度や寿命が非常に重要である。特に、多結晶シリコン層におけるキャリアの移動度は、高速動作する上で問題となり得る。従って、第2のシリコン半導体層10に多結晶シリコン層を用いた場合は、アニール処理による再結晶化により粒子径を大きくし、キャリア移動度を改善することが有効である。あるいは、第2のシリコン半導体層をエピタキシャル横方向成長(ELO:Epitaxial Lateral Overgrowth)法などを用いて形成するなどして、結晶品質を改善することが有効である。
図16は、本発明のいずれかの実施の形態に係る電気光学装置が適用されるマッハ・ツェンダー干渉計型の光強度変調器の一構成例を示す図である。本例では、平行に配置された第1のアーム21および第2のアーム22として、本発明のいずれかの実施形態に係る電気光学装置を用いる。また、この光強度変調器は、第1のアーム21及び第2のアーム22に沿って配置された3つの駆動用電極パッド23を有する。
3つの電極パッド23のうち中央の電極パッドは、第1のアーム21及び第2のアーム22を構成する電気光学装置の電極配線7−1,7−2の一方に共通に接続される。残りの2つの電極パッドは、第1のアーム21及び第2のアーム22を構成する電気光学装置の電極配線7−1,7−2の他方にそれぞれ接続される。
さらに、この光強度変調器は、第1のアーム21及び第2のアーム22の入力側に結合された光分岐器24と、それらの出力側に結合された光結合器25とを有している。光分岐器24は、入力された光信号を等しいパワーとなるように二分岐し、第1のアーム21および第2のアーム22へ二分岐した光信号を出力する。第1のアーム21と第2のアーム22は、電極パッド23に印加された電圧に応じて、各々を通過する光信号の位相変調を行う。光結合器25は、第1のアーム21と第2のアーム22でそれぞれ異なる位相変調を受けた光信号を結合させる。換言すると、光結合器25は、第1のアーム21と第2のアーム22を通過した光信号を相互に位相干渉させ、光強度変調信号に変換する。
例えば、3つの電極パッド23のうち中央の電極パッドに負電圧を印加し、残りの2つの電極パッドの一方に正電圧を、他方に負電圧を印加するものと仮定する。この場合、例えば、第1のアーム21を構成する電気光学装置の誘電体層12の両側でキャリア蓄積が生じ(キャリア蓄積モード)、第2のアーム22を構成する誘電体層12の両側のキャリアが除去される(キャリア除去モード)。キャリア蓄積モードでは、電気光学装置における光信号電界が感じる屈折率が小さくなる。一方、キャリア除去(空乏化)モードでは、光信号電界が感じる屈折率が大きくなる。その結果、両アーム21,22を通過する光信号の位相差が最大となる。また、すべての電極パッド23に負電圧を印加すれば、両アーム21,22を通過する光信号の位相差は最小(理想的にはゼロ)になる。光結合器25は、この両アーム21,22を通過する光信号を出力側で合波する。その結果、位相差が最大の時に光強度は最小となり、位相差が最小の時に光強度は最大となる。こうして、光強度変調器は、光強度変調を実現する。本実施形態に係る電気光学装置を用いた光強度変調器により、40Gbps以上の光信号の送信が可能であることを確認した。
なお、本発明の電気光学装置は、複数のマッハ・ツェンダー干渉計型光強度変調器を並列あるいは直列に接続した高い転送レートを実現する光変調器やマトリックス光スイッチなどにも適用可能である。
以上、本発明についていくつかの実施の形態に即して詳細に説明したが、本発明は上記実施の形態に限定されることなく、種々の変形・変更が可能である。
この出願は、2015年3月31日に出願された日本出願特願2015−071022号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
1 真性半導体シリコン層
2 埋め込み酸化層
3 支持基板
4 pタイプ領域(p+ドープ半導体シリコン層)
5 nタイプ領域(n+ドープ半導体シリコン層)
6−1 第1の電気コンタクト部
6−2 第2の電気コンタクト部
7−1,7−2 電極配線(金属電極)
8 酸化物クラッド
9 第1のシリコン半導体層(pドープ半導体シリコン)
10 第2のシリコン半導体層(nドープ多結晶シリコン)
11 nタイプ領域(n+ドープ多結晶シリコン層)
12 誘電体層
13 Si1−xGe(x=0.01〜0.9)層
14 Si1−xGe積層層
15 組成変調Si1−xGe(x=0.01〜0.9)層
16 歪Si1−xGe(x=0.01〜0.9)層
17 酸化又は窒化Si1−xGe(x=0.01〜0.9)層
18 酸化膜マスク
19 SiNハードマスク層
20 コンタクトホール
21 第1のアーム
22 第2のアーム
23 駆動用電極パッド
24 光分岐器
25 光合波器
101 真性半導体領域
102,103 スラブ領域
105 本体領域
106 (真正半導体)シリコン層
107 ゲート領域
108 多結晶シリコン層
110 リブ型導波路
111 スラブ部分
141 リブ部
142 第1のスラブ部
143 第2のスラブ部
151 本発明の実施形態に係る電気光学装置の周波数特性
152 関連する電気光学装置の周波数特性


Claims (9)

  1. リブ部及び前記リブ部から第1の方向へ延びる第1のスラブ部を含むリブ型導波路を有する第1の半導体層と、
    前記リブ部上のみに形成された誘電体層と、
    前記誘電体層の上面から前記第1の方向とは逆の第2の方向へと延びる第2の半導体層と、
    前記第1のスラブ部に前記第1の方向の側で接するように前記第1の半導体層に形成された第1の高濃度不純物領域と、
    前記第2の半導体層の前記第2の方向寄りの領域であって、前記第1の半導体層と積層方向に重なる領域以外の領域に形成された第2の高濃度不純物領域と、
    を有し
    前記第1の半導体層は、前記リブ部から前記第2の方向へ延びる第2のスラブ部をさらに有し、前記第2のスラブ部には高純度不純物領域が接していない、ことを特徴とする電気光学装置。
  2. 前記第2のスラブ部の前記第2の方向の長さは1μm以下であることを特徴とする請求項に記載の電気光学装置。
  3. 前記第1の半導体層は、第1の導電タイプを有し、前記第2の半導体層は、第2の導電タイプを有することを特徴とする請求項1又は2に記載の電気光学装置。
  4. 前記第1の半導体層は、前記リブ部と同等の高さを有する第1の電気コンタクト部を含むことを特徴とする請求項1乃至のいずれか一つに記載の電気光学装置。
  5. 前記リブ部に、少なくともその一部が埋め込まれるように、Si1−xGe層又は歪Si1−xGe層が形成されていることを特徴とする請求項1及至のいずれか一つに記載の電気光学装置。
  6. 前記Si1−xGe層が、組成の異なる複数のSi1−xGe層の積層層又は組成を膜厚方向に変化させた組成変調Si1−xGe層であることを特徴とする請求項に記載の電気光学装置。
  7. 前記Si1−xGe層の表面を酸化あるいは窒化して、前記誘電体層の一部あるいは全部をなすことを特徴とする請求項又はに記載の電気光学装置。
  8. 前記誘電体層が、シリコン酸化物、シリコン窒化物、ハフニウム酸化物、ジルコニウム酸化物、希土類酸化物から選択されるいずれか1種類、あるいは少なくとも2種類からなる合金または積層膜であることを特徴とする請求項1及至のいずれか一つに記載の電気光学装置。
  9. 前記第1および第2の半導体層の各々が、多結晶シリコン、アモルファスシリコン、歪シリコン、単結晶シリコン、Si1−xGeからなる群から選択される少なくとも一層からなることを特徴とする請求項1及至のいずれか一つに記載の電気光学装置。
JP2017509198A 2015-03-31 2016-02-17 電気光学装置 Expired - Fee Related JP6853552B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015071022 2015-03-31
JP2015071022 2015-03-31
PCT/JP2016/000841 WO2016157687A1 (ja) 2015-03-31 2016-02-17 電気光学装置

Publications (2)

Publication Number Publication Date
JPWO2016157687A1 JPWO2016157687A1 (ja) 2018-01-25
JP6853552B2 true JP6853552B2 (ja) 2021-03-31

Family

ID=57005723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017509198A Expired - Fee Related JP6853552B2 (ja) 2015-03-31 2016-02-17 電気光学装置

Country Status (3)

Country Link
US (1) US10274757B2 (ja)
JP (1) JP6853552B2 (ja)
WO (1) WO2016157687A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019038600A1 (en) * 2017-08-22 2019-02-28 Rockley Photonics Limited OPTICAL MODULATOR AND METHOD FOR MANUFACTURING OPTICAL MODULATOR
US11415822B2 (en) * 2018-02-13 2022-08-16 California Institute Of Technology Capacitive modulators for high-efficiency electro-optical systems
JP2019215488A (ja) 2018-06-14 2019-12-19 日本電気株式会社 電気光学変調器
US10921619B2 (en) 2019-03-12 2021-02-16 Cisco Technology, Inc. Optical modulator with region epitaxially re-grown over polycrystalline silicon
FR3098977B1 (fr) * 2019-07-19 2021-07-30 St Microelectronics Crolles 2 Sas Modulateur optique capacitif
GB2589695B (en) * 2019-08-26 2022-08-17 Rockley Photonics Ltd Micro-ring modulator with crystalline rare earth oxide dielectric layer separating doped si and iii-v layers
EP3936930B1 (en) 2020-07-08 2023-03-08 Imec VZW Monolithic iii-v-on-silicon opto-electronic phase modulator with a ridge waveguide
US11940678B2 (en) * 2020-07-14 2024-03-26 Intel Corporation Stressed silicon modulator
US11442296B2 (en) * 2020-07-20 2022-09-13 Taiwan Semiconductor Manufacturing Company Ltd. Waveguide structure and method for forming the same
EP4036639A1 (en) * 2021-02-02 2022-08-03 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Method for producing an electro-optical phase shifter based on ferroelectric materials
US20230030971A1 (en) * 2021-07-28 2023-02-02 Cisco Technology, Inc. Silicon germanium-based semiconductor-insulator-semiconductor capacitor (siscap) modulator
US20240103304A1 (en) * 2022-09-27 2024-03-28 Intel Corporation Vertical pn junction photonics modulators with backside contacts and low temperature operation
WO2025117911A1 (en) 2023-11-29 2025-06-05 Amr Helmy Apparatus to manipulate guided modes on a nanoscale using electro-optic effects

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2827411B2 (ja) 1990-03-13 1998-11-25 日本電気株式会社 光半導体素子及びその製造方法
EP0437836B1 (en) 1989-12-27 1995-05-17 Nec Corporation Optical semiconductor device
JP4828018B2 (ja) * 2000-11-06 2011-11-30 三菱電機株式会社 光変調器およびその製造方法並びに光半導体装置
US6845198B2 (en) 2003-03-25 2005-01-18 Sioptical, Inc. High-speed silicon-based electro-optic modulator
WO2005082091A2 (en) 2004-02-26 2005-09-09 Sioptical, Inc. Active manipulation of light in a silicon-on-insulator (soi) structure
US8014636B2 (en) 2009-02-20 2011-09-06 Oracle America Electrical contacts on top of waveguide structures for efficient optical modulation in silicon photonic devices
FR2943802B1 (fr) 2009-03-24 2011-09-30 Univ Paris Sud Modulateur optique a haut debit en semi-conducteur sur isolant
SG173939A1 (en) 2010-03-01 2011-09-29 Nec Corp Silicon-based electro-optic device
EP2845041A4 (en) * 2012-04-30 2016-03-23 Hewlett Packard Development Co HYBRID OPTICAL MOS MODULATOR
US9703125B2 (en) 2013-03-26 2017-07-11 Nec Corporation Silicon-based electro-optic modulator
FR3009893B1 (fr) 2013-08-26 2016-12-30 Commissariat Energie Atomique Procede de fabrication d'une jonction pin en arete et a zones dopees espacees, application a la fabrication de modulateurs electro-optique en silicium et photo-detecteurs en germanium
US9612459B2 (en) * 2014-07-01 2017-04-04 Laxense Inc. Silicon optical modulator using asymmetric shallow waveguide and the method to make the same
JP6610044B2 (ja) 2014-07-14 2019-11-27 住友電気工業株式会社 半導体光変調器および半導体光変調器の製造方法
US9575337B2 (en) * 2014-12-12 2017-02-21 Cisco Technology, Inc. Electro-optic modulator termination

Also Published As

Publication number Publication date
WO2016157687A1 (ja) 2016-10-06
US20180074349A1 (en) 2018-03-15
JPWO2016157687A1 (ja) 2018-01-25
US10274757B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
JP6853552B2 (ja) 電気光学装置
JP6314972B2 (ja) シリコンベース電気光学変調装置
US10996539B2 (en) Electro-optic modulator
JP5321679B2 (ja) 光変調器とその製造方法
JP5321598B2 (ja) 光変調器とその製造方法
US9341868B2 (en) Silicon-based electro-optical device
JP5429579B2 (ja) 電気光学変調器
US8873895B2 (en) Optical modulator
JP6622228B2 (ja) 光変調器及びその製造方法
US20180373067A1 (en) Electroabsorption optical modulator
JP5648628B2 (ja) 光変調構造および光変調器
US11009726B2 (en) Electroab sorption optical modulator
US20180284559A1 (en) Electro-optic modulator
JP5369737B2 (ja) 光通信システムとその製造方法
JPWO2014156480A1 (ja) 光変調器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171002

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200311

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200608

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201111

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210106

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210210

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210304

R150 Certificate of patent or registration of utility model

Ref document number: 6853552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees