Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6859964B2 - Manufacturing method of high frequency SOI wafer - Google Patents
[go: Go Back, main page]

JP6859964B2 - Manufacturing method of high frequency SOI wafer - Google Patents

Manufacturing method of high frequency SOI wafer Download PDF

Info

Publication number
JP6859964B2
JP6859964B2 JP2018008687A JP2018008687A JP6859964B2 JP 6859964 B2 JP6859964 B2 JP 6859964B2 JP 2018008687 A JP2018008687 A JP 2018008687A JP 2018008687 A JP2018008687 A JP 2018008687A JP 6859964 B2 JP6859964 B2 JP 6859964B2
Authority
JP
Japan
Prior art keywords
layer
wafer
soi
soi wafer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018008687A
Other languages
Japanese (ja)
Other versions
JP2019129195A (en
Inventor
大槻 剛
剛 大槻
曲 偉峰
偉峰 曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2018008687A priority Critical patent/JP6859964B2/en
Publication of JP2019129195A publication Critical patent/JP2019129195A/en
Application granted granted Critical
Publication of JP6859964B2 publication Critical patent/JP6859964B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Description

本発明は絶縁層上に形成された半導体層を有する、高周波デバイス用SOIウェーハの製造方法に関するものである。 The present invention relates to a method for manufacturing an SOI wafer for a high frequency device, which has a semiconductor layer formed on an insulating layer.

絶縁層上にシリコン層等の半導体層を有する基板は、SOI(Silicon on Insulator)ウェーハとして知られている。SOIウェーハの製造方法として幾つかの方法が知られている。 A substrate having a semiconductor layer such as a silicon layer on an insulating layer is known as an SOI (Silicon on Insulator) wafer. Several methods are known as a method for manufacturing an SOI wafer.

携帯端末、インターネット通信等の発達により、無線による情報のやりとりの、情報量や通信速度への要求は、限りなく増大する一方である。近年では、RFスイッチ等の高周波デバイスとして、これまでSOS(サファイア上シリコン:Silicon On Sapphire)やGaAsの基板等により作製していた単一の素子を、Si基板上に集積化されたデバイスに置き換えて、小型化・集積化する技術が、盛んに採用されるようになった。特に、SOIウェーハを使用して高周波デバイスを作製する方法が、市場を大きく伸ばしている。 With the development of mobile terminals, Internet communication, etc., the demand for information volume and communication speed for wireless information exchange is increasing endlessly. In recent years, as a high-frequency device such as an RF switch, a single element previously manufactured of SOS (Silicon On Sapphire) or a GaAs substrate has been replaced with a device integrated on a Si substrate. As a result, miniaturization and integration technology has been actively adopted. In particular, a method of manufacturing a high-frequency device using an SOI wafer has greatly expanded the market.

高周波デバイスの性能として、通信の混線を防止する為に、2次高調波、3次高調波の抑制が、主要な要求項目となっている。この為には、基板が絶縁体であることが必要になる。SOIウェーハにおいては、絶縁層である埋め込み酸化膜(BOX(Buried Oxide)層)の厚さを大きくすることが一つの方法と考えられるが、酸化膜は熱伝導率が悪く、高周波デバイスを動作させる際の発熱が除去できないことが問題になる。そこで、SOIウェーハの支持基板として、高抵抗Si基板を使用する方法が考えられた。これにより、BOX層より下での電気の伝導を抑制することができて、高周波デバイスの高調波を抑制することができる。しかし、SOI層に電位がかかると、BOX層とSi基板の界面では空乏層が発生して反転層が形成され、この部分で電気伝導が発生する為に、高調波が抑制できなくなる。この問題を解決する為に、BOX層の直下にキャリアをトラップする層を内在させる手法が取られる(特許文献1〜3)。 As the performance of high-frequency devices, suppression of second-order harmonics and third-order harmonics is a major requirement in order to prevent communication crosstalk. For this purpose, the substrate needs to be an insulator. In SOI wafers, increasing the thickness of the embedded oxide film (BOX (Buried Oxide) layer), which is an insulating layer, is considered to be one method, but the oxide film has poor thermal conductivity and operates high-frequency devices. The problem is that the heat generated at the time cannot be removed. Therefore, a method of using a high resistance Si substrate as a support substrate for the SOI wafer has been considered. As a result, the conduction of electricity below the BOX layer can be suppressed, and the harmonics of the high-frequency device can be suppressed. However, when an electric potential is applied to the SOI layer, a depletion layer is generated at the interface between the BOX layer and the Si substrate to form an inversion layer, and electrical conduction is generated in this portion, so that harmonics cannot be suppressed. In order to solve this problem, a method is adopted in which a layer for trapping carriers is embedded directly under the BOX layer (Patent Documents 1 to 3).

キャリアをトラップする層としては、ポリシリコン層(多結晶シリコン層)が最も一般的である。ポリシリコン層は結晶粒界でキャリアをトラップし、電気伝導を抑制する。ポリシリコン層を内在する方法として、支持基板用ウェーハ(ベースウェーハ)にポリシリコン層を積層し、これを酸化膜の付いたウェーハ(ボンドウェーハ)と貼り合わせることで、ポリシリコン層を内在したSOIウェーハを作製する方法がある。ただし、この際、ウェーハ貼り合わせを実現するために、多結晶シリコン層の表面は平滑である必要があり、研磨を用いて表面粗さを除去して貼り合わせを行う方法が考えられている(特許文献4)。 The polysilicon layer (polycrystalline silicon layer) is the most common layer for trapping carriers. The polysilicon layer traps carriers at grain boundaries and suppresses electrical conduction. As a method of incorporating a polysilicon layer, a polysilicon layer is laminated on a support substrate wafer (base wafer), and this is bonded to a wafer with an oxide film (bonded wafer) to form an SOI having a polysilicon layer. There is a method of manufacturing a wafer. However, at this time, in order to realize the wafer bonding, the surface of the polycrystalline silicon layer needs to be smooth, and a method of removing the surface roughness by polishing and performing the bonding is considered. Patent Document 4).

このようにポリ層(ポリシリコン層)にウェーハを貼り合わせる場合であるが、製造工程で表面積の大きなポリ層が表面に露出するために、環境汚染(特に環境ボロン)の影響を受け、本来のトラップ層としての機能を発揮できない可能性がある。また、たとえ微細な粒径のポリ層を形成していても(ポリは微細なほど、表面積が大きく、キャリアのトラップ効率は高いと考えられる)、貼り合わせ工程での熱処理(結合熱処理)にて、ポリが成長しトラップ効率が低下する可能性がある。 In this case, the wafer is bonded to the poly layer (polysilicon layer) in this way, but since the poly layer with a large surface area is exposed on the surface in the manufacturing process, it is affected by environmental pollution (especially environmental boron) and is originally It may not be able to function as a trap layer. Further, even if a poly layer having a fine particle size is formed (the finer the poly, the larger the surface area and the higher the trap efficiency of the carrier), the heat treatment (bonding heat treatment) in the bonding process is performed. , Poly may grow and trap efficiency may decrease.

特表2007−507093号公報Special Table 2007-507093 特表2013−513234号公報Japanese Patent Application Laid-Open No. 2013-513234 特表2014−509087号公報Japanese Patent Application Laid-Open No. 2014-509087 特開2016−136591号公報Japanese Unexamined Patent Publication No. 2016-136591

本発明は、上記課題を解決するためになされたものであり、高周波用SOIウェーハとしてキャリアトラップ効率の高いSOIウェーハの製造方法を提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for manufacturing an SOI wafer having high carrier trap efficiency as an SOI wafer for high frequencies.

上記課題を達成するために、本発明では、ベースウェーハ、ポリシリコン層、BOX層、及びSOI層がこの順に積層された構造を含む高周波用SOIウェーハの製造方法であって、ベースウェーハ、BOX層、及びSOI層がこの順に積層された構造を含むシリコンSOIウェーハにレーザー照射を行い、前記ベースウェーハの一部の領域をポリシリコン化してポリシリコン層を形成する高周波用SOIウェーハの製造方法を提供する。 In order to achieve the above object, the present invention is a method for manufacturing a high frequency SOI wafer including a structure in which a base wafer, a polysilicon layer, a BOX layer, and an SOI layer are laminated in this order, wherein the base wafer and the BOX layer are used. , And a method for manufacturing a high-frequency SOI wafer in which a silicon SOI wafer including a structure in which the SOI layers are laminated in this order is irradiated with a laser, and a part of the base wafer is made of polysilicon to form a polysilicon layer. To do.

この方法によれば、SOIウェーハの製造工程に起因する環境汚染や、結合熱処理(例えば1050℃・2時間)によるポリ層(ポリシリコン層)の変質(単結晶化)によるトラップ機能の低下を防ぐことが可能である。 This method prevents environmental pollution caused by the manufacturing process of SOI wafers and deterioration of the trap function due to alteration (single crystallization) of the poly layer (polysilicon layer) due to bond heat treatment (for example, 1050 ° C. for 2 hours). It is possible.

このとき、前記レーザーの焦点深度を調整することによって、前記ポリシリコン層の形成深さを制御することが好ましい。 At this time, it is preferable to control the formation depth of the polysilicon layer by adjusting the depth of focus of the laser.

このような方法とすることで、非常に製造条件の設定がしやすく、また精度が高い高周波用SOIウェーハの製造方法となる。 By using such a method, it is very easy to set the manufacturing conditions, and it becomes a manufacturing method of the high-frequency SOI wafer with high accuracy.

また、前記レーザー照射を行った後、前記ポリシリコン層が形成された前記シリコンSOIウェーハを1000℃から1300℃の温度範囲内でRTA処理することにより、前記SOI層の欠陥をアニールアウトすることが好ましい。 Further, after the laser irradiation, the silicon SOI wafer on which the polysilicon layer is formed can be subjected to RTA treatment within a temperature range of 1000 ° C. to 1300 ° C. to anneal out defects in the SOI layer. preferable.

このような方法とすることで、レーザー照射によってSOI層に導入された欠陥を消去することができる。 By using such a method, defects introduced into the SOI layer by laser irradiation can be eliminated.

以上説明したように、本発明により、高周波用SOIウェーハとしてキャリアトラップ効率の高いSOIウェーハの製造方法を提供することができ、良好な高周波特性を実現することが可能である。 As described above, according to the present invention, it is possible to provide a method for manufacturing an SOI wafer having high carrier trap efficiency as a high frequency SOI wafer, and it is possible to realize good high frequency characteristics.

本発明の高周波用SOIウェーハの製造方法のフローの一例をウェーハの概略図とともに示した図である。It is a figure which showed an example of the flow of the manufacturing method of the high frequency SOI wafer of this invention together with the schematic diagram of a wafer.

上述のように、高周波用SOIウェーハとしてキャリアトラップ効率の高いSOIウェーハの製造方法の開発が求められていた。 As described above, there has been a demand for the development of a method for manufacturing an SOI wafer having high carrier trap efficiency as an SOI wafer for high frequencies.

本発明者らは、上記課題について鋭意検討を重ねた結果、ベースウェーハがシリコン単結晶からなるSOIウェーハ(シリコンSOIウェーハ)にレーザーを照射してBOX層の下にポリシリコン層を形成することによって、キャリアトラップ効率の高い高周波用SOIウェーハを製造できることを見出し、本発明を完成させた。 As a result of diligent studies on the above problems, the present inventors irradiate an SOI wafer (silicon SOI wafer) whose base wafer is a silicon single crystal with a laser to form a polysilicon layer under the BOX layer. , They have found that a high frequency SOI wafer having high carrier trap efficiency can be manufactured, and have completed the present invention.

即ち、本発明は、ベースウェーハ、ポリシリコン層、BOX層、及びSOI層がこの順に積層された構造を含む高周波用SOIウェーハの製造方法であって、ベースウェーハ、BOX層、及びSOI層がこの順に積層された構造を含むシリコンSOIウェーハにレーザー照射を行い、前記ベースウェーハの一部の領域をポリシリコン化してポリシリコン層を形成する高周波用SOIウェーハの製造方法である。 That is, the present invention is a method for manufacturing a high-frequency SOI wafer including a structure in which a base wafer, a polysilicon layer, a BOX layer, and an SOI layer are laminated in this order, and the base wafer, the BOX layer, and the SOI layer are the base wafer, the BOX layer, and the SOI layer. This is a method for manufacturing a high-frequency SOI wafer in which a silicon SOI wafer including a structure in which the wafers are laminated in order is irradiated with a laser, and a part of a region of the base wafer is made of polysilicon to form a polysilicon layer.

以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be described in detail, but the present invention is not limited thereto.

図1に本発明の高周波用SOIウェーハの製造方法の概略の一例を示す。まず、シリコン単結晶からなるベースウェーハ3、BOX層5、SOI層6がこの順に積層された構造を含むシリコンSOIウェーハ1を準備する(図1(A))。シリコンSOIウェーハ1の表面には、予め表面保護のため酸化膜7を形成してシリコンSOIウェーハ1´としてもよい(図1(B))。次に、ベースウェーハ3内の一部の領域(BOX層5との界面近傍の領域)にレーザーの焦点深度を合わせて、例えば、SOI層表面側からレーザーを照射することで、ポリシリコン層4を形成し、高周波用SOIウェーハ2´を作製する(図1(C))。この後、酸化膜7を除去して、必要に応じて後述するRTA処理によってSOI層6(表面層)の欠陥を除去し、高周波用SOIウェーハ2を製造することができる(図1(D))。 FIG. 1 shows an outline example of the method for manufacturing a high frequency SOI wafer of the present invention. First, a silicon SOI wafer 1 including a structure in which a base wafer 3 made of a silicon single crystal, a BOX layer 5, and an SOI layer 6 are laminated in this order is prepared (FIG. 1 (A)). An oxide film 7 may be formed in advance on the surface of the silicon SOI wafer 1 to protect the surface to form the silicon SOI wafer 1'(FIG. 1 (B)). Next, the depth of focus of the laser is adjusted to a part of the region in the base wafer 3 (the region near the interface with the BOX layer 5), and the laser is irradiated from the surface side of the SOI layer, for example, so that the polysilicon layer 4 Is formed to prepare a high-frequency SOI wafer 2'(FIG. 1 (C)). After that, the oxide film 7 can be removed, and if necessary, defects in the SOI layer 6 (surface layer) can be removed by RTA treatment described later, and the high-frequency SOI wafer 2 can be manufactured (FIG. 1 (D)). ).

すなわち、シリコンSOIウェーハ1にレーザー照射を行うことにより、ベースウェーハ3の一部の領域(レーザーが照射された領域)にあるシリコン単結晶はポリシリコン化され、シリコン多結晶からなるポリシリコン層4を形成する。レーザー照射によって、単結晶であるベースウェーハ3の一部がポリシリコン層4となる。高周波用SOIウェーハ2、2´において、ポリシリコン層4はベースウェーハ3´とBOX層5の間(BOX層5の直下)に形成されるものである。 That is, by irradiating the silicon SOI wafer 1 with a laser, the silicon single crystal in a part of the base wafer 3 (the region irradiated with the laser) is made polysilicon, and the polysilicon layer 4 made of a silicon polycrystal is formed. To form. By laser irradiation, a part of the base wafer 3 which is a single crystal becomes a polysilicon layer 4. In the high-frequency SOI wafers 2 and 2', the polysilicon layer 4 is formed between the base wafer 3'and the BOX layer 5 (immediately below the BOX layer 5).

ここで準備するシリコンSOIウェーハとしては、特に限定されず、任意のものを用いることができるが、例えば、ボンドウェーハとベースウェーハとを、ボンドウェーハの表面に形成した酸化膜を介して貼り合わせ、結合強度を高める熱処理(結合熱処理)を加えて製造されたものを用いることができる。 The silicon SOI wafer prepared here is not particularly limited, and any one can be used. For example, the bond wafer and the base wafer are bonded to each other via an oxide film formed on the surface of the bond wafer. A wafer manufactured by applying a heat treatment (bonding heat treatment) for increasing the bond strength can be used.

また、上記のように、準備するシリコンSOIウェーハには、デバイス製造プロセスでドーパントイオンをイオン注入する際のスクリーン酸化と同様に、シリコンSOIウェーハの表面に薄い酸化膜を形成しておくことで、シリコンSOIウェーハへの汚染を低減することが可能である。 Further, as described above, the silicon SOI wafer to be prepared is formed with a thin oxide film on the surface of the silicon SOI wafer in the same manner as screen oxidation when ion-implanting dopant ions in the device manufacturing process. It is possible to reduce contamination of silicon SOI wafers.

レーザー照射は、シリコンSOIウェーハを室温にして行ってもよいし、例えば、400℃程度に加熱した状態で行ってもよい。この際、温度を高くし過ぎなければ、ポリ粒径(ポリシリコン層内の多結晶の粒径)が大きくなりすぎて、十分なキャリアトラップ効果が得られなくなるようなこともない。このため、レーザー照射時の温度は800℃以下とすることが好ましい。 The laser irradiation may be performed at room temperature of the silicon SOI wafer, or may be performed, for example, in a state of being heated to about 400 ° C. At this time, if the temperature is not raised too high, the polyparticle size (particle size of the polycrystal in the polysilicon layer) will not be too large and a sufficient carrier trapping effect will not be obtained. Therefore, the temperature at the time of laser irradiation is preferably 800 ° C. or lower.

レーザー照射は、YAGレーザーのような高出力レーザーでは、所定深さ位置だけではなく、それ以外の半導体ウェーハ部分にも熱エネルギーが伝達する可能性がある。そのために、低出力レーザーである、例えば、フェムト秒レーザーのような超短パルスレーザーを用いることがより好ましい。 In laser irradiation, in a high-power laser such as a YAG laser, thermal energy may be transmitted not only to a predetermined depth position but also to other semiconductor wafer portions. Therefore, it is more preferable to use a low power laser, for example, an ultrashort pulse laser such as a femtosecond laser.

表面に酸化膜を形成した場合は、レーザー照射後に、SOI層表面の酸化膜を除去し、その後、SOI層に欠陥が残留している場合には、後述のように、高温RTA処理を追加することで欠陥をアニールアウトすることもできる。 When an oxide film is formed on the surface, the oxide film on the surface of the SOI layer is removed after laser irradiation, and then, if defects remain in the SOI layer, a high-temperature RTA treatment is added as described later. This also allows the defect to be annealed out.

この方法によれば、既にSOI構造を有するSOIウェーハに、ポリシリコン層を後から形成できるので、貼り合わせ法のように、SOIウェーハの製造工程に起因する環境汚染や、貼り合わせ後に必要となる結合熱処理によるポリシリコン層の変質(単結晶化)によるトラップ機能の低下を防ぐことが可能である。 According to this method, since the polysilicon layer can be formed later on the SOI wafer having the SOI structure already, it is necessary for environmental pollution caused by the manufacturing process of the SOI wafer and after bonding as in the bonding method. It is possible to prevent deterioration of the trap function due to alteration (single crystallization) of the polysilicon layer due to bond heat treatment.

このとき、前記レーザーの焦点深度を調整することによって、前記ポリシリコン層の形成深さを制御することが好ましい。 At this time, it is preferable to control the formation depth of the polysilicon layer by adjusting the depth of focus of the laser.

このような方法とすることで、非常に製造条件の設定がしやすく、また精度よくポリシリコン層を形成できるので、高品質の高周波用SOIウェーハの製造方法となる。 By using such a method, it is very easy to set the manufacturing conditions and the polysilicon layer can be formed with high accuracy, which is a method for manufacturing a high-quality SOI wafer for high frequencies.

また、前記レーザー照射を行った後、前記ポリシリコン層が形成された前記シリコンSOIウェーハを1000℃から1300℃の温度範囲内でRTA処理することにより、前記SOI層の欠陥をアニールアウトすることが好ましい。 Further, after the laser irradiation, the silicon SOI wafer on which the polysilicon layer is formed can be subjected to RTA treatment within a temperature range of 1000 ° C. to 1300 ° C. to anneal out defects in the SOI layer. preferable.

レーザー照射の後にRTA処理をすることで、レーザー照射により導入された欠陥を消去することができる。RTA処理は、1〜120秒程度の短時間のアニールであるため、比較的高温で熱処理を行っても、ポリシリコン層の単結晶化はほとんど生じない。尚、1000℃以上の温度とすれば、十分な欠陥アニール効果が得られ、1300℃より低い温度とすれば、スリップ転位の発生やシリコン溶融等の問題が発生することがない。そのために、アニールにより表面欠陥を消去するアニールウェーハと同様に、1200℃前後が最適である。 By performing RTA treatment after laser irradiation, defects introduced by laser irradiation can be eliminated. Since the RTA treatment is annealing for a short time of about 1 to 120 seconds, single crystallization of the polysilicon layer hardly occurs even if the heat treatment is performed at a relatively high temperature. If the temperature is 1000 ° C. or higher, a sufficient defect annealing effect can be obtained, and if the temperature is lower than 1300 ° C., problems such as slip dislocation and silicon melting do not occur. Therefore, the optimum temperature is around 1200 ° C., as in the case of an annealed wafer in which surface defects are eliminated by annealing.

以上のように、従来技術においては、高周波用SOIウェーハの製造方法としては、ポリシリコン層を積層したウェーハ(ベースウェーハ)と、酸化膜を積層したウェーハ(ボンドウェーハ)を、ポリシリコン層と酸化膜とを対抗させて貼り合わせた後、結合熱処理(例えば、1050℃・2時間)を加える方法が一般的である。しかし、この方法では、SOIウェーハの製造過程でポシリシコン層が露出するため、環境起因の汚染、特にドーパント元素汚染の影響を受ける。また、結合熱処理時にはポリシリコン層が高温かつ長時間の加熱状態にさらされるため、ポリシリコン層に含まれるシリコン多結晶が単結晶化し、トラップ効率が低下する。 As described above, in the prior art, as a method for manufacturing a high-frequency SOI wafer, a wafer in which a polysilicon layer is laminated (base wafer) and a wafer in which an oxide film is laminated (bond wafer) are oxidized with a polysilicon layer. A general method is to apply bond heat treatment (for example, 1050 ° C. for 2 hours) after the films are opposed to each other and bonded together. However, in this method, since the porouscon layer is exposed in the manufacturing process of the SOI wafer, it is affected by environmental pollution, particularly dopant element pollution. Further, since the polysilicon layer is exposed to a high temperature and a long-time heating state during the bond heat treatment, the silicon polycrystal contained in the polysilicon layer becomes single crystal, and the trap efficiency is lowered.

これに対し本発明では、上述のように、シリコンSOIウェーハを製造した後、レーザーを用いてウェーハ内部にポリシリコン層を形成することで、高周波用SOIウェーハを製造する。つまり、従来技術のように、ポリシリコン層が露出することがないので、環境起因の汚染がない。また、用いるシリコンSOIウェーハの作製時には結合熱処理を行う場合があり得るが、ポリシリコン層の形成時、及びそれ以降の工程では、ポリシリコン層が結合熱処理のような高温かつ長時間の熱処理にさらされることがないため、ポリシリコン層の単結晶化が起こることなく、高いトラップ効率を有する高周波用SOIウェーハを製造することができる。 On the other hand, in the present invention, as described above, after the silicon SOI wafer is manufactured, a polysilicon layer is formed inside the wafer using a laser to manufacture a high frequency SOI wafer. That is, unlike the prior art, the polysilicon layer is not exposed, so there is no environmental pollution. Further, although bond heat treatment may be performed when the silicon SOI wafer to be used is manufactured, the polysilicon layer is exposed to a high temperature and long time heat treatment such as bond heat treatment during the formation of the polysilicon layer and the subsequent steps. Therefore, it is possible to manufacture a high-frequency SOI wafer having high trap efficiency without causing single crystallization of the polysilicon layer.

このようにして作製された高周波用SOIウェーハは、環境汚染や、貼り合わせ工程の熱処理(結合熱処理)によるポリシリコン層の劣化がなく、このような高周波用SOIウェーハを用いて製造された半導体装置も高い高周波特性を実現することが可能である。 The high-frequency SOI wafer thus produced does not cause environmental pollution or deterioration of the polysilicon layer due to heat treatment (bonding heat treatment) in the bonding process, and is a semiconductor device manufactured using such high-frequency SOI wafer. It is also possible to realize high frequency characteristics.

以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be specifically described with reference to Examples and Comparative Examples, but the present invention is not limited thereto.

[実施例]
いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとを、ボンドウェーハの表面に形成した酸化膜を介して貼り合わせ、結合強度を高めるために、結合熱処理(1050℃、2時間)を行った後、ボンドウェーハを研削・研磨により薄膜化することによって、下記のような構造をもつシリコンSOIウェーハ(直径200mm)を準備した。
シリコンSOIウェーハ
SOI層:1000nm、ボロンドープ10Ωcm、<100>
BOX層:500nm
ベースウェーハ:ボロンドープ1000Ωcm、<100>
[Example]
In each case, a bond wafer made of a silicon single crystal and a base wafer are bonded to each other via an oxide film formed on the surface of the bond wafer, and after performing a bond heat treatment (1050 ° C., 2 hours) in order to increase the bond strength. , A silicon SOI wafer (diameter 200 mm) having the following structure was prepared by thinning the bond wafer by grinding and polishing.
Silicon SOI wafer SOI layer: 1000 nm, boron dope 10 Ωcm, <100>
BOX layer: 500 nm
Base wafer: Boron dope 1000Ωcm, <100>

このシリコンSOIウェーハの表面に、Pyro雰囲気下、900℃・10分の処理で20nmの酸化膜を形成した。この酸化膜を形成したシリコンSOIウェーハに、チタンサファイアレーザーを用い、ビーム波長を1080nm、ビーム径を約2μm、パルス幅を1nsec、1パルスのエネルギーを100mJとしてレーザー照射処理を行い、BOX層の直下に約200nmのポリシリコン層を形成した。 An oxide film of 20 nm was formed on the surface of this silicon SOI wafer by a treatment at 900 ° C. for 10 minutes in a Pyro atmosphere. A titanium sapphire laser was used on the silicon SOI wafer on which this oxide film was formed, and laser irradiation treatment was performed with a beam wavelength of 1080 nm, a beam diameter of about 2 μm, a pulse width of 1 nsec, and a pulse energy of 100 mJ, and directly under the BOX layer. A polysilicon layer having a wavelength of about 200 nm was formed on the wafer.

その後、希フッ酸で酸化膜を除去し、さらに、SOI層の結晶性を向上させるため、100%水素雰囲気、1150℃・30秒のRTA処理を行って高周波用SOIウェーハを完成させた。この高周波用SOIウェーハの活性層(SOI層)を除去して、BOX層の表面上にアルミ電極を形成した後に、RF特性を評価し、2次高調波特性を測定した。その結果、後述の比較例に比べて2次高調波特性が10%改善することを確認した。 Then, in order to remove the oxide film with dilute hydrofluoric acid and further improve the crystallinity of the SOI layer, a 100% hydrogen atmosphere and RTA treatment at 1150 ° C. for 30 seconds were performed to complete a high frequency SOI wafer. After removing the active layer (SOI layer) of this high-frequency SOI wafer and forming an aluminum electrode on the surface of the BOX layer, the RF characteristics were evaluated and the second harmonic characteristics were measured. As a result, it was confirmed that the second harmonic characteristics were improved by 10% as compared with the comparative example described later.

[比較例]
ベースウェーハの表面に、予めポリシリコン層をCVD法により2000nm堆積し、その表面を研磨して1000nmのポリシリコン層を形成した後にボンドウェーハと貼り合わせたこと以外は、実施例1のレーザー照射前のシリコンSOIウェーハの作製条件と同一の条件でレーザー照射をしていない下記の高周波用SOIウェーハを作製した。
高周波用SOIウェーハ
SOI層:1000nm、ボロンドープ10Ωcm、<100>
BOX層:500nm
ポリシリコン層:1000nm
ベースウェーハ:ボロンドープ1000Ωcm、<100>
[Comparison example]
Before the laser irradiation of Example 1, except that a polysilicon layer was deposited on the surface of the base wafer in advance by the CVD method at 2000 nm, the surface was polished to form a polysilicon layer at 1000 nm, and then bonded to the bonded wafer. The following high-frequency SOI wafers, which were not irradiated with laser under the same conditions as those for producing silicon SOI wafers, were produced.
High frequency SOI wafer SOI layer: 1000 nm, boron dope 10 Ωcm, <100>
BOX layer: 500 nm
Polysilicon layer: 1000 nm
Base wafer: Boron dope 1000Ωcm, <100>

この高周波用SOIウェーハの活性層(SOI層)を除去して、BOX層の表面上にアルミ電極を形成した後に、RF特性を評価し、実施例のウェーハと比較を行ったところ、2次高調波特性が実施例に比べて、10%劣ることを確認した。 After removing the active layer (SOI layer) of this high-frequency SOI wafer and forming an aluminum electrode on the surface of the BOX layer, the RF characteristics were evaluated and compared with the wafer of the example. It was confirmed that the wave characteristics were 10% inferior to those of the examples.

以上のように、本発明の高周波用SOIウェーハの製造方法は、高周波用SOIウェーハとしてキャリアトラップ効率の高いSOIウェーハの製造方法であることが明らかとなった。 As described above, it has been clarified that the method for manufacturing a high-frequency SOI wafer of the present invention is a method for manufacturing an SOI wafer having high carrier trap efficiency as a high-frequency SOI wafer.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an example, and any object having substantially the same configuration as the technical idea described in the claims of the present invention and exhibiting the same effect and effect is the present invention. Is included in the technical scope of.

1、1´…シリコンSOIウェーハ、 2、2´…高周波用SOIウェーハ、
3、3´…ベースウェーハ、 4…ポリシリコン層、 5…BOX層、
6…SOI層、 7…酸化膜。
1, 1'... Silicon SOI wafer, 2, 2'... High frequency SOI wafer,
3, 3'... base wafer, 4 ... polysilicon layer, 5 ... BOX layer,
6 ... SOI layer, 7 ... Oxide film.

Claims (4)

ベースウェーハ、ポリシリコン層、BOX層、及びSOI層がこの順に積層された構造を含む高周波用SOIウェーハの製造方法であって、
ベースウェーハ、BOX層、及びSOI層がこの順に積層された構造を含むシリコンSOIウェーハに前記SOI層表面側からレーザー照射を行い、前記ベースウェーハの一部の領域をポリシリコン化してポリシリコン層を形成することを特徴とする高周波用SOIウェーハの製造方法。
A method for manufacturing a high-frequency SOI wafer including a structure in which a base wafer, a polysilicon layer, a BOX layer, and an SOI layer are laminated in this order.
A silicon SOI wafer including a structure in which a base wafer, a BOX layer, and an SOI layer are laminated in this order is irradiated with laser from the surface side of the SOI layer , and a part of the area of the base wafer is made polysilicon to form a polysilicon layer. A method for manufacturing a high frequency SOI wafer, which comprises forming.
前記レーザーの焦点深度を調整することによって、前記ポリシリコン層の形成深さを制御することを特徴とする請求項1に記載の高周波用SOIウェーハの製造方法。 The method for manufacturing a high-frequency SOI wafer according to claim 1, wherein the formation depth of the polysilicon layer is controlled by adjusting the depth of focus of the laser. 前記レーザー照射を行った後、前記ポリシリコン層が形成された前記シリコンSOIウェーハを1000℃から1300℃の温度範囲内でRTA処理することにより、前記SOI層の欠陥をアニールアウトすることを特徴とする請求項1又は請求項2に記載の高周波用SOIウェーハの製造方法。 After the laser irradiation, the silicon SOI wafer on which the polysilicon layer is formed is subjected to RTA treatment in a temperature range of 1000 ° C. to 1300 ° C. to anneal out defects in the SOI layer. The method for manufacturing a high-frequency SOI wafer according to claim 1 or 2. 前記レーザー照射前のシリコンSOIウェーハの表面に、予め酸化膜を形成しておくことを特徴とする請求項1から請求項3のいずれか一項に記載の高周波用SOIウェーハの製造方法。The method for manufacturing a high-frequency SOI wafer according to any one of claims 1 to 3, wherein an oxide film is formed in advance on the surface of the silicon SOI wafer before laser irradiation.
JP2018008687A 2018-01-23 2018-01-23 Manufacturing method of high frequency SOI wafer Active JP6859964B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018008687A JP6859964B2 (en) 2018-01-23 2018-01-23 Manufacturing method of high frequency SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018008687A JP6859964B2 (en) 2018-01-23 2018-01-23 Manufacturing method of high frequency SOI wafer

Publications (2)

Publication Number Publication Date
JP2019129195A JP2019129195A (en) 2019-08-01
JP6859964B2 true JP6859964B2 (en) 2021-04-14

Family

ID=67473196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018008687A Active JP6859964B2 (en) 2018-01-23 2018-01-23 Manufacturing method of high frequency SOI wafer

Country Status (1)

Country Link
JP (1) JP6859964B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469137B2 (en) * 2019-12-17 2022-10-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Manufacturing process of an RF-SOI trapping layer substrate resulting from a crystalline transformation of a buried layer
JP7605152B2 (en) 2022-02-24 2024-12-24 信越半導体株式会社 Substrate for high frequency device and manufacturing method thereof
JP7845245B2 (en) 2023-03-22 2026-04-14 信越半導体株式会社 Epitaxial wafers and SOI wafers, and methods for manufacturing them.
JP2025030418A (en) 2023-08-23 2025-03-07 信越半導体株式会社 SOI WAFER AND ITS MANUFACTURING METHOD
JP2025030474A (en) 2023-08-23 2025-03-07 信越半導体株式会社 Epitaxial wafer and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5263261B2 (en) * 2010-10-29 2013-08-14 株式会社デンソー Manufacturing method of semiconductor device
FR3037438B1 (en) * 2015-06-09 2017-06-16 Soitec Silicon On Insulator METHOD OF MANUFACTURING A SEMICONDUCTOR ELEMENT COMPRISING A LOAD TRAPPING LAYER

Also Published As

Publication number Publication date
JP2019129195A (en) 2019-08-01

Similar Documents

Publication Publication Date Title
JP6859964B2 (en) Manufacturing method of high frequency SOI wafer
JP5110772B2 (en) Manufacturing method of substrate having semiconductor thin film layer
JP6228462B2 (en) Silicon-on-insulator structure having a high resistivity region in a handle wafer and method of manufacturing such a structure
CN104718604B (en) The manufacture method of semiconductor device
KR102509310B1 (en) Manufacturing method of bonded SOI wafer
JP2014512091A5 (en)
CN102903630A (en) Method for curing defects in a semiconductor layer
TWI610336B (en) Method for preparing film
US20120329257A1 (en) Method for manufacturing semiconductor device
JP2011040729A (en) Method for manufacturing semiconductor substrate, and semiconductor device
JP2012146716A (en) Manufacturing method of semiconductor device
JPS5840334B2 (en) Gettering method
JP5496540B2 (en) Method for manufacturing semiconductor substrate
JP5918160B2 (en) Gettering semiconductor wafer and manufacturing method thereof
CN114068679B (en) Silicon carbide diode and preparation method thereof
JP6165313B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6812992B2 (en) Manufacturing method of SOI wafer
KR20250162533A (en) Method for manufacturing a semiconductor substrate, semiconductor substrate, and semiconductor device
US20130255774A1 (en) Photovoltaic cell and process of manufacture
CN110578168A (en) Method for forming gettering layer and silicon wafer
JP7848624B2 (en) Method for manufacturing high-frequency SOI wafers
JP5358159B2 (en) Manufacturing method of substrate having semiconductor thin film layer
JP6273322B2 (en) Manufacturing method of SOI substrate
JP2008205218A (en) Semiconductor substrate
JPH0472631A (en) Semiconductor substrate and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210309

R150 Certificate of patent or registration of utility model

Ref document number: 6859964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250