Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6862802B2 - Image forming device - Google Patents
[go: Go Back, main page]

JP6862802B2 - Image forming device - Google Patents

Image forming device Download PDF

Info

Publication number
JP6862802B2
JP6862802B2 JP2016233802A JP2016233802A JP6862802B2 JP 6862802 B2 JP6862802 B2 JP 6862802B2 JP 2016233802 A JP2016233802 A JP 2016233802A JP 2016233802 A JP2016233802 A JP 2016233802A JP 6862802 B2 JP6862802 B2 JP 6862802B2
Authority
JP
Japan
Prior art keywords
command
current
image forming
external interface
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016233802A
Other languages
Japanese (ja)
Other versions
JP2018091945A (en
Inventor
洋志 宇賀
洋志 宇賀
長谷部 孝
孝 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2016233802A priority Critical patent/JP6862802B2/en
Publication of JP2018091945A publication Critical patent/JP2018091945A/en
Application granted granted Critical
Publication of JP6862802B2 publication Critical patent/JP6862802B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Or Security For Electrophotography (AREA)
  • Facsimiles In General (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Description

本発明は、画像形成装置に関する。 The present invention relates to an image forming apparatus.

従来、複数の抵抗発熱部等を加熱制御する場合、複数の通電パターンの中から通電期間の重なりが最も少ない通電パターンを選択する画像形成装置が提案されている(例えば、特許文献1参照)。また、データ受信用の複数の回路に供給されるクロックの位相をずらす電子装置も提案されている(例えば、特許文献2参照)。 Conventionally, when controlling heating of a plurality of resistance heat generating portions or the like, an image forming apparatus has been proposed that selects an energization pattern having the least overlap of energization periods from a plurality of energization patterns (see, for example, Patent Document 1). Further, an electronic device for shifting the phase of clocks supplied to a plurality of circuits for receiving data has also been proposed (see, for example, Patent Document 2).

特開2011−221106号公報Japanese Unexamined Patent Publication No. 2011-221106 特開2013−191932号公報Japanese Unexamined Patent Publication No. 2013-191932

しかし、特許文献1に記載の従来技術は、通電時の許容電流が考慮されてはいるものの加熱制御以外の制御に関する部材も含めて全体で消費電力を低下させるものではない。また、特許文献2に記載の従来技術は、データ受信用の複数の回路に流れる電流波形を互いにずらすものではあるもののデータ受信用の複数の回路以外の回路も含めて全体で消費電力を低下させるものではない。よって、全体では電流の重ね合わせにより最大ピーク電流値が増大する恐れがあるため、最大ピーク電流値に合わせた回路規模が必要となる。したがって、装置全体の回路部品のコストが増大する状況が生じている。 However, the prior art described in Patent Document 1 does not reduce the power consumption as a whole including the members related to the control other than the heating control, although the permissible current at the time of energization is taken into consideration. Further, although the conventional technique described in Patent Document 2 shifts the current waveforms flowing through the plurality of circuits for data reception from each other, the power consumption is reduced as a whole including the circuits other than the plurality of circuits for data reception. It's not a thing. Therefore, since the maximum peak current value may increase due to the superposition of currents as a whole, it is necessary to have a circuit scale that matches the maximum peak current value. Therefore, there is a situation in which the cost of circuit components of the entire device increases.

本開示はこのような状況に鑑みてなされたものであり、装置全体の回路部品のコストを低減させることができるようにするものである。 The present disclosure has been made in view of such a situation, and makes it possible to reduce the cost of circuit components of the entire apparatus.

本開示の第1の側面である画像形成装置は、画像読取部と、画像形成部と、を備え、外部機器と通信自在な画像形成装置であって、電力を供給する電源回路と、前記電源回路の状態と、前記画像読取部又は前記画像形成部に関する制御指令と、に基づく制御を実行する制御部と、を備え、前記制御指令は、前記外部機器から到来する外部コマンドの実行タイミングとは異なるタイミングに、一定周期で発行される内部コマンドの実行タイミングを調整する調整指示、を含み、前記調整指示は、前記電源回路の少なくとも一部が待機状態に遷移している場合に実行されるものである。 The image forming apparatus according to the first aspect of the present disclosure is an image forming apparatus including an image reading unit and an image forming unit and capable of communicating with an external device, and includes a power supply circuit for supplying power and the power supply. The state of the circuit, the control command regarding the image reading unit or the image forming unit, and the control unit that executes the control based on the control command are provided, and the control command is the execution timing of the external command arriving from the external device. It includes an adjustment instruction for adjusting the execution timing of an internal command issued at a fixed cycle at different timings, and the adjustment instruction is executed when at least a part of the power supply circuit has transitioned to the standby state. Is.

画像形成装置は、電源回路の少なくとも一部が待機状態に遷移している場合、外部機器から到来する外部コマンドの実行タイミングとは異なるタイミングに、一定周期で発行される内部コマンドの実行タイミングを調整する。よって、外部コマンドの実行により生じる電流のピークと、内部コマンドの実行により生じる電流のピークとが同時に生じないため、互いの電流のピークが重なる可能性が生じない。つまり、待機状態の消費電流が平滑化されることになるため、最大ピーク電流値は低下する。したがって、最大ピーク電流値に合わせた最大定格電流の大きい回路が不要となるため、装置全体の回路部品のコストを低減させることができる。 When at least a part of the power supply circuit is in the standby state, the image forming apparatus adjusts the execution timing of the internal command issued at a fixed cycle at a timing different from the execution timing of the external command arriving from the external device. To do. Therefore, since the peak of the current generated by the execution of the external command and the peak of the current generated by the execution of the internal command do not occur at the same time, there is no possibility that the peaks of the currents overlap each other. That is, the current consumption in the standby state is smoothed, so that the maximum peak current value decreases. Therefore, it is not necessary to use a circuit having a large maximum rated current that matches the maximum peak current value, so that the cost of circuit components of the entire device can be reduced.

さらに、動作基準クロックに基づく前記内部コマンドの実行タイミングで制御される揮発性メモリと、前記動作基準クロックとは異なる前記外部コマンドの実行タイミングで制御される外部インターフェースと、をさらに備え、前記電源回路は、前記内部コマンドに基づき前記揮発性メモリに電力を供給し、又は前記外部コマンドに基づき前記画像読取部及
び前記画像形成部の少なくとも一方に電力を供給するものであり、前記調整指示は、前記外部インターフェースが動作状態にある場合、前記外部コマンドの実行タイミングと比べ、前記内部コマンドの実行タイミングを遅延させるものである。
Further , the power supply circuit further includes a volatile memory controlled at the execution timing of the internal command based on the operation reference clock, and an external interface controlled at the execution timing of the external command different from the operation reference clock. Is to supply power to the volatile memory based on the internal command, or to supply power to at least one of the image reading unit and the image forming unit based on the external command, and the adjustment instruction is the adjustment instruction. If the external interface is in operation, compared to the execution timing of the external command, Ru der those for delaying the execution timing of the internal command.

さらに、前記外部インターフェースの電流を検知する電流検知部と、前記外部インターフ
ェースの状態の判定に用いる電流閾値を記憶する記憶部と、をさらに備え、前記制御指令
は、前記電流検知部の検知結果と、前記記憶部に記憶される電流閾値と、に基づき、前記
外部インターフェースの状態を判定する判定指示、をさらに含み、前記調整指示は、前記
判定指示により前記外部インターフェースの状態が動作状態であると判定される場合、前
記内部コマンドの実行タイミングとして前記揮発性メモリのリフレッシュタイミングを遅
延させるものであり、前記揮発性メモリのリフレッシュタイミングは、前記揮発性メモリ
のリフレッシュコマンドの実行タイミングを制御するものである。
Further , a current detection unit that detects the current of the external interface and a storage unit that stores a current threshold used for determining the state of the external interface are further provided, and the control command is a detection result of the current detection unit. Further includes a determination instruction for determining the state of the external interface based on the current threshold value stored in the storage unit, and the adjustment instruction indicates that the state of the external interface is the operating state according to the determination instruction. When it is determined, the refresh timing of the volatile memory is delayed as the execution timing of the internal command, and the refresh timing of the volatile memory controls the execution timing of the refresh command of the volatile memory. Oh Ru.

また、前記電流閾値は、第1閾値と、前記第1閾値よりも大きい第2閾値と、を含み、前記判定指示は、前記電流検知部の検知結果が前記第1閾値及び前記第2閾値を超える場合、前記外部インターフェースの電流が増加傾向であって、且つ前記外部インターフェースの状態が動作状態にあると判定させるものである、ことが好ましい。 Further, the current threshold value includes a first threshold value and a second threshold value larger than the first threshold value, and in the determination instruction, the detection result of the current detection unit sets the first threshold value and the second threshold value. If it exceeds, it is preferable that the current of the external interface tends to increase and the state of the external interface is determined to be in the operating state.

また、前記リフレッシュコマンドは、前記一定周期で負荷電流を前記揮発性メモリに流すものであり、前記調整指示は、前記内部コマンドが発行されてから前記揮発性メモリに前記負荷電流が流れるまでの間に、前記外部インターフェースの状態が動作状態にあると判定される場合、前記リフレッシュコマンドの実行を一時停止させるものである、ことが好ましい。 Further, the refresh command sends a load current to the volatile memory at a fixed cycle, and the adjustment instruction is from the issuance of the internal command to the flow of the load current to the volatile memory. In addition, when it is determined that the state of the external interface is in the operating state, it is preferable that the execution of the refresh command is suspended.

また、前記調整指示は、前記外部インターフェースからの要求に基づく遅延量に応じて、前記リフレッシュタイミングを遅延させるものである、ことが好ましい。 Further, it is preferable that the adjustment instruction delays the refresh timing according to the delay amount based on the request from the external interface.

本開示の第1の側面によれば、装置全体の回路部品のコストを低減させることができる。 According to the first aspect of the present disclosure, the cost of circuit components of the entire device can be reduced.

本開示を適用した実施形態1における画像形成装置1の基板17に形成される制御構成の一例を示す図である。It is a figure which shows an example of the control structure formed on the substrate 17 of the image forming apparatus 1 in Embodiment 1 to which this disclosure is applied. 実施形態1における最大定格電流が抑制される概念を直感的に説明する図である。It is a figure which intuitively explains the concept that the maximum rated current is suppressed in Embodiment 1. 実施形態2における画像形成装置1の基板17に形成される制御構成の一例を示す図である。It is a figure which shows an example of the control structure formed on the substrate 17 of the image forming apparatus 1 in Embodiment 2. FIG. 実施形態2における負荷電流をずらす概念を直感的に説明する図である。It is a figure which intuitively explains the concept of shifting a load current in Embodiment 2. 実施形態2における最大定格電流が抑制される概念を直感的に説明する図である。It is a figure which intuitively explains the concept that the maximum rated current is suppressed in Embodiment 2. 実施形態3における画像形成装置1の基板17に形成される制御構成の一例を示す図である。It is a figure which shows an example of the control structure formed on the substrate 17 of the image forming apparatus 1 in Embodiment 3. FIG. 実施形態3における電源系統の一例を示す図である。It is a figure which shows an example of the power supply system in Embodiment 3. 実施形態3における電源回路31の状態遷移の一例を示す図である。It is a figure which shows an example of the state transition of the power supply circuit 31 in Embodiment 3. 実施形態3における内部コマンドの実行タイミングの一例を示すタイミングチャートである。It is a timing chart which shows an example of the execution timing of the internal command in Embodiment 3. 実施形態4における外部インターフェース41の電流値の変化例を説明する図である。It is a figure explaining the change example of the current value of the external interface 41 in Embodiment 4. 実施形態5における内部コマンドの実行タイミングの一例を示すタイミングチャートである。It is a timing chart which shows an example of the execution timing of an internal command in Embodiment 5. 実施形態6における画像形成装置1の基板17に形成される制御構成の一例を示す図である。It is a figure which shows an example of the control structure formed on the substrate 17 of the image forming apparatus 1 in Embodiment 6. 実施形態6における内部コマンドの実行タイミングの一例を示すタイミングチャートである。It is a timing chart which shows an example of the execution timing of the internal command in Embodiment 6.

以下、図面に基づいて本開示の実施形態を説明するが、本開示は以下の実施形態に限られるものではない。 Hereinafter, embodiments of the present disclosure will be described with reference to the drawings, but the present disclosure is not limited to the following embodiments.

実施形態1.
図1は、本開示を適用した実施形態1における画像形成装置1の基板17に形成される制御構成の一例を示す図である。図2は、実施形態1における最大定格電流が抑制される概念を直感的に説明する図である。画像形成装置1は、画像読取部11と、画像形成部13と、を備え、外部機器15と通信自在である。画像読取部11は、自動原稿送り装置により送り出される原稿をイメージセンサーにより順に読み取る。画像形成部13は、露光装置、感光ドラム、現像装置、転写ベルト、及び定着装置を備え、画像読取部11により読み取られた原稿の画像データに基づき、用紙に画像を形成する。基板17は、外部機器15との通信等により、画像読取部11及び画像形成部13を制御する。基板17は、制御部21及び電源回路31等を備える。電源回路31は、電流検知部31a及び電力変換部31bを備え、電力を供給する。電流検知部31aは、例えばホール素子又はシャント抵抗器等により実現され、外部インターフェース41の電流を検知する。電力変換部31bは、商用の交流電力を予め設定された直流電力に変換する。
Embodiment 1.
FIG. 1 is a diagram showing an example of a control configuration formed on the substrate 17 of the image forming apparatus 1 in the first embodiment to which the present disclosure is applied. FIG. 2 is a diagram that intuitively explains the concept of suppressing the maximum rated current in the first embodiment. The image forming apparatus 1 includes an image reading unit 11 and an image forming unit 13, and can communicate with the external device 15. The image reading unit 11 sequentially reads the documents sent by the automatic document feeding device by the image sensor. The image forming unit 13 includes an exposure device, a photosensitive drum, a developing device, a transfer belt, and a fixing device, and forms an image on paper based on the image data of the original document read by the image reading unit 11. The substrate 17 controls the image reading unit 11 and the image forming unit 13 by communicating with the external device 15 or the like. The board 17 includes a control unit 21, a power supply circuit 31, and the like. The power supply circuit 31 includes a current detection unit 31a and a power conversion unit 31b to supply electric power. The current detection unit 31a is realized by, for example, a Hall element or a shunt resistor, and detects the current of the external interface 41. The power conversion unit 31b converts commercial AC power into preset DC power.

制御部21は、ROM、RAM、CPU、及びI/Oインターフェース21aを備える。制御部21は、CPUが例えば1個以上のプログラムを実行することにより、判定部21b及び電力管理部21d等の機能を実現する。制御部21は、記憶部21cを備え、記憶部21cは、制御部21内に設けられているRAM等により実現される。I/Oインターフェース21aは、制御部21と、周辺機器とを接続させるインターフェースである。判定部21bは、制御指令に含まれる判定指示により外部インターフェース41の状態を判定する機能である。記憶部21cは、外部インターフェース41の状態の判定に用いる電流閾値が記憶される。電力管理部21dは、省エネモードである待機状態への遷移を統合的に管理する機能である。 The control unit 21 includes a ROM, a RAM, a CPU, and an I / O interface 21a. The control unit 21 realizes the functions of the determination unit 21b, the power management unit 21d, and the like when the CPU executes, for example, one or more programs. The control unit 21 includes a storage unit 21c, and the storage unit 21c is realized by a RAM or the like provided in the control unit 21. The I / O interface 21a is an interface for connecting the control unit 21 and peripheral devices. The determination unit 21b is a function of determining the state of the external interface 41 according to the determination instruction included in the control command. The storage unit 21c stores the current threshold value used for determining the state of the external interface 41. The power management unit 21d is a function that comprehensively manages the transition to the standby state, which is the energy saving mode.

基板17は、揮発性メモリ23a及び外部インターフェース41を備える。揮発性メモリ23aは、動作基準クロックに基づく内部コマンドの実行タイミングで制御される。外部インターフェース41は、動作基準クロックとは異なる外部コマンドの実行タイミングで制御される。なお、外部コマンドはランダムに到来するものであるため、例えば動作基準クロックよりも短い周期の検知用クロック等により検知されるのが好ましい。電源回路31は、内部コマンドに基づき揮発性メモリ23aに電力を供給する。電源回路31は、外部コマンドに基づき画像読取部11及び画像形成部13の少なくとも一方に電力を供給する。なお、揮発性メモリ23aは、例えばDDR3のRAM、具体的にはDDR3−SDRAMである。外部インターフェース41は、例えば、後述するLANインターフェース41aを含む。 The substrate 17 includes a volatile memory 23a and an external interface 41. The volatile memory 23a is controlled at the execution timing of an internal command based on the operation reference clock. The external interface 41 is controlled at an execution timing of an external command different from the operation reference clock. Since the external command arrives at random, it is preferable that the external command is detected by, for example, a detection clock having a period shorter than the operation reference clock. The power supply circuit 31 supplies electric power to the volatile memory 23a based on an internal command. The power supply circuit 31 supplies electric power to at least one of the image reading unit 11 and the image forming unit 13 based on an external command. The volatile memory 23a is, for example, a DRAM of DDR3, specifically DDR3-SDRAM. The external interface 41 includes, for example, a LAN interface 41a described later.

具体的には、画像形成装置1が待機状態時、FAX機能により画像形成装置1が起動する場合、画像形成装置1は、FAX受信データを受け取る準備に移行するために素早い起動が求められる。よって、画像形成装置1は、揮発性メモリ23aに保持されているプログラムデータを用いていち早く起動を行うのが好ましい。揮発性メモリ23aは、プログラムデータを保持するために、上記で説明したように動作基準クロックに基づく一定周期でチップ内の各ブロックがリフレッシュされる。よって、揮発性メモリ23aのリフレッシュタイミングは制御可能なものである。一方、外部インターフェース41は、ネットワーク接続確認をするためにpingによるMACアドレス格納テーブルへのアクセス及びその応答処理により、一時的に電流が消費されることがある。pingの周期は、外部機器15として接続されている複数の端末等がさまざまなタイミングでパケットを送信する。よって、例えばping等のような外部コマンドは、上記説明したようにランダムに到来するものであるため、制御不可能なタイミングで外部機器15から到来する。 Specifically, when the image forming apparatus 1 is activated by the FAX function when the image forming apparatus 1 is in the standby state, the image forming apparatus 1 is required to be activated quickly in order to shift to the preparation for receiving the FAX reception data. Therefore, it is preferable that the image forming apparatus 1 is started quickly by using the program data stored in the volatile memory 23a. In the volatile memory 23a, each block in the chip is refreshed at a fixed cycle based on the operation reference clock as described above in order to hold the program data. Therefore, the refresh timing of the volatile memory 23a can be controlled. On the other hand, the external interface 41 may temporarily consume current due to access to the MAC address storage table by ping and its response processing in order to confirm the network connection. In the ping cycle, a plurality of terminals and the like connected as the external device 15 transmit packets at various timings. Therefore, since external commands such as ping and the like arrive at random as described above, they arrive from the external device 15 at an uncontrollable timing.

よって、従来であれば、外部インターフェース41による応答処理と、揮発性メモリ23aのリフレッシュタイミングとが重なることにより、最大定格電流は増大することがあった。そこで、本開示においては、図1,2に示すように、外部インターフェース41の電流を監視し、リフレッシュコマンドの位相をずらすことにより最大定格電流を平滑化させ、最大定格電流の増大を抑制している。具体的には、制御部21は、電源回路31の状態と、画像読取部11又は画像形成部13に関する制御指令と、に基づく制御を実行する。制御指令は、外部機器15から到来する外部コマンドの実行タイミングとは異なるタイミングに、一定周期で発行される内部コマンドの実行タイミングを調整する調整指示が含まれる。調整指示は、電源回路31の少なくとも一部が待機状態に遷移している場合に実行されるものである。 Therefore, conventionally, the maximum rated current may increase due to the overlap of the response processing by the external interface 41 and the refresh timing of the volatile memory 23a. Therefore, in the present disclosure, as shown in FIGS. 1 and 2, the maximum rated current is smoothed by monitoring the current of the external interface 41 and shifting the phase of the refresh command, and the increase in the maximum rated current is suppressed. There is. Specifically, the control unit 21 executes control based on the state of the power supply circuit 31 and the control command regarding the image reading unit 11 or the image forming unit 13. The control command includes an adjustment instruction for adjusting the execution timing of the internal command issued at a fixed cycle at a timing different from the execution timing of the external command arriving from the external device 15. The adjustment instruction is executed when at least a part of the power supply circuit 31 has transitioned to the standby state.

換言すれば、画像形成装置1は、電源回路31の少なくとも一部が待機状態に遷移している場合、外部機器15から到来する外部コマンドの実行タイミングとは異なるタイミングに、一定周期で発行される内部コマンドの実行タイミングを調整する。よって、外部コマンドの実行により生じる電流のピークと、内部コマンドの実行により生じる電流のピークとが同時に生じないため、互いの電流のピークが重なる可能性が生じない。つまり、待機状態の消費電流が平滑化されることになるため、最大ピーク電流値は低下する。したがって、最大ピーク電流値に合わせた最大定格電流の大きい回路が不要となるため、装置全体の回路部品のコストを低減させることができる。 In other words, when at least a part of the power supply circuit 31 is in the standby state, the image forming apparatus 1 is issued at a fixed cycle at a timing different from the execution timing of the external command coming from the external device 15. Adjust the execution timing of internal commands. Therefore, since the peak of the current generated by the execution of the external command and the peak of the current generated by the execution of the internal command do not occur at the same time, there is no possibility that the peaks of the currents overlap each other. That is, the current consumption in the standby state is smoothed, so that the maximum peak current value decreases. Therefore, it is not necessary to use a circuit having a large maximum rated current that matches the maximum peak current value, so that the cost of circuit components of the entire device can be reduced.

実施形態2.
上記で説明したように、実施形態2のLANインターフェース41aは、実施形態1の外部インターフェース41に含まれるものである。実施形態2では、実施形態1の調整指示をより具体的に説明する。図3は、実施形態2における画像形成装置1の基板17に形成される制御構成の一例を示す図である。図4は、実施形態2における負荷電流をずらす概念を直感的に説明する図である。図5は、実施形態2における最大定格電流が抑制される概念を直感的に説明する図である。
Embodiment 2.
As described above, the LAN interface 41a of the second embodiment is included in the external interface 41 of the first embodiment. In the second embodiment, the adjustment instruction of the first embodiment will be described more specifically. FIG. 3 is a diagram showing an example of a control configuration formed on the substrate 17 of the image forming apparatus 1 in the second embodiment. FIG. 4 is a diagram that intuitively explains the concept of shifting the load current in the second embodiment. FIG. 5 is a diagram that intuitively explains the concept of suppressing the maximum rated current in the second embodiment.

図3の制御部21により実行される調整指示は、電源回路31の少なくとも一部が待機状態に遷移し、且つ外部インターフェース41が動作状態にある場合、外部コマンドの実行タイミングと比べ、内部コマンドの実行タイミングを遅延させるものである。よって、図4,5で示すように、揮発性メモリ23aで生じる瞬間的な電流ピーク値の位相と、画像読取部11及び画像形成部13の少なくとも一方で生じる瞬間的な電流ピーク値の位相とがずれるため、揮発性メモリ23aの消費電流のピークと、外部インターフェース41の消費電流のピークとが重ならない。よって、装置全体の消費電流を平滑化することができるため、装置全体の効率を向上させることができる。 When at least a part of the power supply circuit 31 transitions to the standby state and the external interface 41 is in the operating state, the adjustment instruction executed by the control unit 21 of FIG. 3 is an internal command as compared with the execution timing of the external command. It delays the execution timing. Therefore, as shown in FIGS. 4 and 5, the phase of the instantaneous current peak value generated in the volatile memory 23a and the phase of the instantaneous current peak value generated in at least one of the image reading unit 11 and the image forming unit 13 Therefore, the peak of the current consumption of the volatile memory 23a and the peak of the current consumption of the external interface 41 do not overlap. Therefore, the current consumption of the entire device can be smoothed, and the efficiency of the entire device can be improved.

実施形態3.
実施形態3では、実施形態1の調整指示及び実施形態2の判定指示をより具体的に説明する。図6は、実施形態3における画像形成装置1の基板17に形成される制御構成の一例を示す図である。図7は、実施形態3における電源系統の一例を示す図である。図7に示すように、電力変換部31bは、AC/DC変換部311、DC/DC変換部312a、DC/DC変換部312b、及びDC/DC変換部313を備える。AC/DC変換部311は、商用の交流電源を直流電源に変換する。AC/DC変換部311により変換された直流電力は、待機状態制御又は動作状態制御に利用される。待機状態制御に利用される場合、第1待機状態制御又は第2待機状態制御に利用される。DC/DC変換部312aは、AC/DC変換部311により変換された直流電力を第1待機状態制御に適した直流電力に変換する。第1待機状態制御が行われる負荷は、例えば揮発性メモリ23aである。DC/DC変換部312bは、AC/DC変換部311により変換された直流電力を第2待機状態制御に適した直流電力に変換する。第2待機状態制御が行われる負荷は、例えばコピーするときに使用される画像読取部11である。一方、DC/DC変換部313は、AC/DC変換部311により変換された直流電力を動作状態制御に適した直流電力に変換する。動作状態制御が行われる負荷は、例えば外部インターフェース41である。図8は、実施形態3における電源回路31の状態遷移の一例を示す図である。図8に示すように、電源回路31は、電源がオフ状態となる遮断状態であるT04、第2待機状態であるT03、第1待機状態であるT02、及び動作状態であるT01の遷移状態があり、省エネモードにおいてはT02又はT03に電源回路31の状態は遷移する。
Embodiment 3.
In the third embodiment, the adjustment instruction of the first embodiment and the determination instruction of the second embodiment will be described more specifically. FIG. 6 is a diagram showing an example of a control configuration formed on the substrate 17 of the image forming apparatus 1 in the third embodiment. FIG. 7 is a diagram showing an example of the power supply system according to the third embodiment. As shown in FIG. 7, the power conversion unit 31b includes an AC / DC conversion unit 311, a DC / DC conversion unit 312a, a DC / DC conversion unit 312b, and a DC / DC conversion unit 313. The AC / DC conversion unit 311 converts a commercial AC power supply into a DC power supply. The DC power converted by the AC / DC conversion unit 311 is used for standby state control or operating state control. When used for standby state control, it is used for first standby state control or second standby state control. The DC / DC conversion unit 312a converts the DC power converted by the AC / DC conversion unit 311 into DC power suitable for the first standby state control. The load on which the first standby state control is performed is, for example, the volatile memory 23a. The DC / DC conversion unit 312b converts the DC power converted by the AC / DC conversion unit 311 into DC power suitable for the second standby state control. The load on which the second standby state control is performed is, for example, the image reading unit 11 used when copying. On the other hand, the DC / DC conversion unit 313 converts the DC power converted by the AC / DC conversion unit 311 into DC power suitable for operating state control. The load for which the operation state control is performed is, for example, the external interface 41. FIG. 8 is a diagram showing an example of the state transition of the power supply circuit 31 in the third embodiment. As shown in FIG. 8, the power supply circuit 31 has transition states of T04, which is a cutoff state in which the power is turned off, T03, which is a second standby state, T02, which is a first standby state, and T01, which is an operating state. Yes, in the energy saving mode, the state of the power supply circuit 31 transitions to T02 or T03.

図9は、実施形態3における内部コマンドの実行タイミングの一例を示すタイミングチャートである。図9の一例では、遅延間隔tだけ内部コマンドを遅延させることにより、外部インターフェース41の負荷電流が発生後、揮発性メモリ23aの負荷電流を発生させている。つまり、電流検知部31aが検知する外部インターフェース41の負荷電流に基づき、外部インターフェース41の状態が動作状態であると判定されれば、内部コマンドを遅延させることにより、揮発性メモリ23aのリフレッシュを遅延させる。 FIG. 9 is a timing chart showing an example of the execution timing of the internal command in the third embodiment. In one example of FIG. 9, by delaying the internal command by the delay interval t, the load current of the volatile memory 23a is generated after the load current of the external interface 41 is generated. That is, if it is determined that the state of the external interface 41 is the operating state based on the load current of the external interface 41 detected by the current detection unit 31a, the refresh of the volatile memory 23a is delayed by delaying the internal command. Let me.

具体的には、制御部21により実行される判定指示は、電流検知部31aの検知結果と、記憶部21cに記憶される電流閾値と、に基づき、外部インターフェース41の状態を判定させるものである。よって、画像形成装置1は、外部インターフェース41の電流の検知結果と、電流閾値とに基づき、外部インターフェース41の状態が動作状態であると判定される場合、図9に示すように、内部コマンドの実行タイミングとして揮発性メモリ23aのリフレッシュタイミングを遅延させる。よって、外部インターフェース41に到来した外部コマンドの応答処理のタイミングと、揮発性メモリ23aのリフレッシュタイミングとが重ならないため、最大定格電流が平滑化される。したがって、電源回路31のコストを抑制しつつ、効率を向上させることができる。なお、揮発性メモリ23aのリフレッシュタイミングは、揮発性メモリ23aのリフレッシュコマンドの実行タイミングを制御するものである。 Specifically, the determination instruction executed by the control unit 21 causes the state of the external interface 41 to be determined based on the detection result of the current detection unit 31a and the current threshold value stored in the storage unit 21c. .. Therefore, when the image forming apparatus 1 determines that the state of the external interface 41 is the operating state based on the current detection result of the external interface 41 and the current threshold value, as shown in FIG. The refresh timing of the volatile memory 23a is delayed as the execution timing. Therefore, since the timing of the response processing of the external command arriving at the external interface 41 and the refresh timing of the volatile memory 23a do not overlap, the maximum rated current is smoothed. Therefore, the efficiency can be improved while suppressing the cost of the power supply circuit 31. The refresh timing of the volatile memory 23a controls the execution timing of the refresh command of the volatile memory 23a.

実施形態4.
実施形態4は、実施形態2の電流閾値をより具体的に説明する。図10は、実施形態4における外部インターフェース41の電流値の変化例を説明する図である。図10に示すように、電流閾値は、第1閾値と、第2閾値とを含む。第2閾値は第1閾値よりも大きい値が設定されている。パターンAは、外部インターフェース41の電流値が、第1閾値及び第2閾値を超えるものである。つまり、パターンAは、外部インターフェース41の電流値が、増加傾向であり、且つ外部インターフェース41が動作状態であるため、内部コマンドは遅延制御される。一方、パターンBは、外部インターフェース41の電流値が、第2閾値を下回る。つまり、パターンBは、外部インターフェース41の電流値が減少傾向であるため、内部コマンドの遅延制御は解除される。
Embodiment 4.
The fourth embodiment more specifically describes the current threshold value of the second embodiment. FIG. 10 is a diagram illustrating an example of a change in the current value of the external interface 41 in the fourth embodiment. As shown in FIG. 10, the current threshold includes a first threshold and a second threshold. The second threshold value is set to a value larger than the first threshold value. In the pattern A, the current value of the external interface 41 exceeds the first threshold value and the second threshold value. That is, in the pattern A, since the current value of the external interface 41 tends to increase and the external interface 41 is in the operating state, the internal command is delayed and controlled. On the other hand, in the pattern B, the current value of the external interface 41 is lower than the second threshold value. That is, in the pattern B, since the current value of the external interface 41 tends to decrease, the delay control of the internal command is released.

具体的には、画像形成装置1は、外部インターフェース41の電流の検知結果が第1閾値及び第2閾値を超える場合、外部インターフェース41の電流が増加傾向であって、且つ外部インターフェース41の状態が動作状態にあると判定する。つまり、電流閾値が2段階に設定されることにより、外部インターフェース41の電流は、瞬間的にピーク値に到達する可能性があるか否かが判定される。したがって、外部インターフェース41の状態を正確に想定できるため、適切なタイミングで内部コマンドを遅延させることができる。 Specifically, in the image forming apparatus 1, when the current detection result of the external interface 41 exceeds the first threshold value and the second threshold value, the current of the external interface 41 tends to increase and the state of the external interface 41 is changed. Judge that it is in the operating state. That is, by setting the current threshold value in two stages, it is determined whether or not the current of the external interface 41 may reach the peak value instantaneously. Therefore, since the state of the external interface 41 can be accurately assumed, the internal command can be delayed at an appropriate timing.

実施形態5.
実施形態5では、実施形態1〜3の調整指示をより具体的に説明する。図11は、実施形態5における内部コマンドの実行タイミングの一例を示すタイミングチャートである。図11に示すように、内部コマンドが発行されてから外部インターフェース41の負荷電流が発生する場合、制御停止コマンドにより揮発性メモリ23aの負荷電流が遅延制御される。具体的には、画像形成装置1は、内部コマンドが発行されてから揮発性メモリ23aに負荷電流が流れるまでの間に、外部インターフェース41の状態が動作状態にあると判定する場合、リフレッシュコマンドの実行を一時停止する。つまり、制御不可能なタイミングで到来する外部コマンドの実行時、制御可能な内部コマンドに対応する応答を延期させる。よって、外部コマンドの実行時、制御停止コマンドでリフレッシュコマンドを実行させないことにより、リフレッシュコマンドの位相を確実にずらすことができる。
Embodiment 5.
In the fifth embodiment, the adjustment instructions of the first to third embodiments will be described more specifically. FIG. 11 is a timing chart showing an example of the execution timing of the internal command in the fifth embodiment. As shown in FIG. 11, when the load current of the external interface 41 is generated after the internal command is issued, the load current of the volatile memory 23a is delayed and controlled by the control stop command. Specifically, when the image forming apparatus 1 determines that the state of the external interface 41 is in the operating state between the time when the internal command is issued and the time when the load current flows through the volatile memory 23a, the refresh command is used. Pause execution. That is, when an external command arrives at an uncontrollable timing, the response corresponding to the controllable internal command is postponed. Therefore, when the external command is executed, the phase of the refresh command can be reliably shifted by not executing the refresh command with the control stop command.

実施形態6.
実施形態6では、実施形態1〜3,5の調整指示をより具体的に説明する。図12は、実施形態6における画像形成装置1の基板17に形成される制御構成の一例を示す図である。図12の一例においては、揮発性メモリ23aの他に、不揮発性メモリ23bが基板17に実装されている。不揮発性メモリ23bは、制御部21で実現される複数の機能の一つであるメモリ制御部21eにより制御される。揮発性メモリ23a及び不揮発性メモリ23bを総称する場合、半導体メモリ23と称する。また、外部インターフェース41は、LANインターフェース41aの他に、電話回線インターフェース41b及びUSBインターフェース41cが含まれる。LANインターフェース41aは、外部コマンドとして印刷JOBが到来する。電話回線インターフェース41bは、外部コマンドとしてFAXの受信データが到来する。USBインターフェース41cは、マウントされるデバイスから各種データが到来する。
Embodiment 6.
In the sixth embodiment, the adjustment instructions of the first to third and fifth embodiments will be described more specifically. FIG. 12 is a diagram showing an example of a control configuration formed on the substrate 17 of the image forming apparatus 1 according to the sixth embodiment. In one example of FIG. 12, in addition to the volatile memory 23a, the non-volatile memory 23b is mounted on the substrate 17. The non-volatile memory 23b is controlled by the memory control unit 21e, which is one of a plurality of functions realized by the control unit 21. When the volatile memory 23a and the non-volatile memory 23b are generically referred to, they are referred to as a semiconductor memory 23. The external interface 41 includes a telephone line interface 41b and a USB interface 41c in addition to the LAN interface 41a. A print JOB arrives at the LAN interface 41a as an external command. The telephone line interface 41b receives fax reception data as an external command. In the USB interface 41c, various data arrive from the mounted device.

図13は、実施形態6における内部コマンドの実行タイミングの一例を示すタイミングチャートである。図13の一例では、外部インターフェース41から制御部21にリクエストがあったとき、揮発性メモリ23aの負荷電流が遅延される。具体的には、画像形成装置1は、外部インターフェース41からの要求に基づく遅延量に応じて、リフレッシュタイミングを遅延する。よって、遅延量を適切に設定することにより、任意の実行タイミングにリフレッシュタイミングを設定することができる。なお、図13の一例においては、外部インターフェース41からのリクエストが矩形波で実現されている。また、この矩形波が立ち上がるときに揮発性メモリ23aのリフレッシュが実行されるように設定されている。よって、この矩形波を制御することにより遅延量を制御することができる。 FIG. 13 is a timing chart showing an example of the execution timing of the internal command in the sixth embodiment. In an example of FIG. 13, when a request is made from the external interface 41 to the control unit 21, the load current of the volatile memory 23a is delayed. Specifically, the image forming apparatus 1 delays the refresh timing according to the amount of delay based on the request from the external interface 41. Therefore, by appropriately setting the delay amount, the refresh timing can be set at an arbitrary execution timing. In one example of FIG. 13, the request from the external interface 41 is realized by a square wave. Further, the volatile memory 23a is set to be refreshed when the square wave rises. Therefore, the amount of delay can be controlled by controlling this rectangular wave.

以上、本開示の一側面である画像形成装置1を実施形態に基づいて説明したが、本開示はこれに限定されるものではなく、本開示の趣旨を逸脱しない範囲で、変更を加えてもよい。例えば、揮発性メモリ23aがDDR3のRAMである一例について説明したが、特にこれに限定されるものではない。例えば、揮発性メモリ23aはDDR4のRAMであってもよい。また、例えば、遅延量の制御例として矩形波を用いる一例について説明したが、特にこれに限定されるものではない。例えば、正弦波、三角波、及びのこぎり波等のような各種波形が可能である。 Although the image forming apparatus 1 which is one aspect of the present disclosure has been described above based on the embodiment, the present disclosure is not limited to this, and changes may be made without departing from the gist of the present disclosure. Good. For example, an example in which the volatile memory 23a is a RAM of DDR3 has been described, but the present invention is not particularly limited thereto. For example, the volatile memory 23a may be a DDR4 RAM. Further, for example, an example in which a rectangular wave is used as an example of controlling the delay amount has been described, but the present invention is not particularly limited to this. For example, various waveforms such as a sine wave, a triangular wave, and a sawtooth wave are possible.

なお、上記説明したように、制御指令は、1個以上のプログラムである。すなわち、1個以上のプログラムは、外部機器15から到来する外部コマンドの実行タイミングとは異なるタイミングに、一定周期で発行される内部コマンドの実行タイミングを調整する調整指示と、電流検知部31aの検知結果と、記憶部21cに記憶される電流閾値と、に基づき、外部インターフェース41の状態を判定する判定指示と、を含むものである。 As described above, the control command is one or more programs. That is, one or more programs include an adjustment instruction for adjusting the execution timing of the internal command issued at a fixed cycle at a timing different from the execution timing of the external command coming from the external device 15, and detection by the current detection unit 31a. It includes a determination instruction for determining the state of the external interface 41 based on the result, the current threshold value stored in the storage unit 21c, and the determination instruction.

1 画像形成装置、11 画像読取部、13 画像形成部、15 外部機器、
17 基板、21 制御部、21a I/Oインターフェース、21b 判定部、
21c 記憶部、21d 電力管理部、21e メモリ制御部、
23 半導体メモリ、23a 揮発性メモリ、23b 不揮発性メモリ、
31 電源回路、31a 電流検知部、31b 電力変換部、
311 AC/DC変換部、
312a,312b、313 DC/DC変換部、
41 外部インターフェース、41a LANインターフェース、
41b 電話回線インターフェース、41c USBインターフェース、
A,B パターン、t 遅延間隔
1 image forming device, 11 image reading unit, 13 image forming unit, 15 external device,
17 board, 21 control unit, 21a I / O interface, 21b judgment unit,
21c storage unit, 21d power management unit, 21e memory control unit,
23 Semiconductor memory, 23a volatile memory, 23b non-volatile memory,
31 power supply circuit, 31a current detector, 31b power converter,
311 AC / DC converter,
312a, 312b, 313 DC / DC converter,
41 external interface, 41a LAN interface,
41b telephone line interface, 41c USB interface,
A, B pattern, t delay interval

Claims (4)

画像読取部と、画像形成部と、を備え、外部機器と通信自在な画像形成装置であって、
電力を供給する電源回路と、
前記電源回路の状態と、前記画像読取部又は前記画像形成部に関する制御指令と、に基づく制御を実行する制御部と、
動作基準クロックに基づく内部コマンドの実行タイミングで制御される揮発性メモリと、
前記動作基準クロックとは異なる外部コマンドの実行タイミングで制御される外部インターフェースと、
前記外部インターフェースの電流を検知する電流検知部と、
前記外部インターフェースの状態の判定に用いる電流閾値を記憶する記憶部と、
を備え、
前記電源回路は、
前記内部コマンドに基づき前記揮発性メモリに電力を供給し、又は
前記外部コマンドに基づき前記画像読取部及び前記画像形成部の少なくとも一方に電力を供給するものであり、
前記制御指令は、
前記外部機器から到来する前記外部コマンドの実行タイミングとは異なるタイミングに、一定周期で発行される前記内部コマンドの実行タイミングを調整する調整指示、
前記電流検知部の検知結果と、前記記憶部に記憶される電流閾値と、に基づき、前記外部インターフェースの状態を判定する判定指示、
を含み、
前記調整指示は、
前記電源回路の少なくとも一部が待機状態に遷移している場合に実行されるものであ
前記判定指示により前記外部インターフェースの状態が動作状態であると判定される場合、前記外部コマンドの実行タイミングと比べ、前記内部コマンドの実行タイミングとして前記揮発性メモリのリフレッシュタイミングを遅延させるものであり、
前記揮発性メモリのリフレッシュタイミングは、
前記揮発性メモリのリフレッシュコマンドの実行タイミングを制御するものである、
画像形成装置。
An image forming apparatus having an image reading unit and an image forming unit and capable of communicating with an external device.
Power supply circuit that supplies power and
A control unit that executes control based on the state of the power supply circuit and a control command regarding the image reading unit or the image forming unit.
Volatile memory controlled by the execution timing of internal commands based on the operation reference clock,
An external interface controlled by the execution timing of an external command different from the operation reference clock,
A current detector that detects the current of the external interface and
A storage unit that stores the current threshold value used for determining the state of the external interface, and a storage unit.
With
The power supply circuit
Powering or powering the volatile memory based on the internal command
Power is supplied to at least one of the image reading unit and the image forming unit based on the external command.
The control command is
Wherein the timing different from the execution timing of the external command coming from the external device, adjustment instruction for adjusting the execution timing of the internal commands issued at a predetermined period,
A determination instruction for determining the state of the external interface based on the detection result of the current detection unit and the current threshold value stored in the storage unit.
Including
The adjustment instruction is
All SANYO at least a part of the power supply circuit is performed when the transition of the standby state,
When the state of the external interface is determined to be the operating state by the determination instruction, the refresh timing of the volatile memory is delayed as the execution timing of the internal command as compared with the execution timing of the external command.
The refresh timing of the volatile memory is
It controls the execution timing of the volatile memory refresh command.
Image forming device.
前記電流閾値は、
第1閾値と、
前記第1閾値よりも大きい第2閾値と、
を含み、
前記判定指示は、
前記電流検知部の検知結果が前記第1閾値及び前記第2閾値を超える場合、前記外部インターフェースの電流が増加傾向であって、且つ前記外部インターフェースの状態が動作状態にあると判定させるものである、
請求項に記載の画像形成装置。
The current threshold is
The first threshold and
A second threshold value larger than the first threshold value and
Including
The judgment instruction is
When the detection result of the current detection unit exceeds the first threshold value and the second threshold value, it is determined that the current of the external interface tends to increase and the state of the external interface is in the operating state. ,
The image forming apparatus according to claim 1.
前記リフレッシュコマンドは、
前記一定周期で負荷電流を前記揮発性メモリに流すものであり、
前記調整指示は、
前記内部コマンドが発行されてから前記揮発性メモリに前記負荷電流が流れるまでの間に、前記外部インターフェースの状態が動作状態にあると判定される場合、前記リフレッシュコマンドの実行を一時停止させるものである、
請求項又はに記載の画像形成装置。
The refresh command is
A load current is passed through the volatile memory at regular intervals.
The adjustment instruction is
When it is determined that the state of the external interface is in the operating state between the time when the internal command is issued and the time when the load current flows through the volatile memory, the execution of the refresh command is suspended. is there,
The image forming apparatus according to claim 1 or 2.
前記調整指示は、
前記外部インターフェースからの要求に基づく遅延量に応じて、前記リフレッシュタイミングを遅延させるものである、
請求項からの何れか一項に記載の画像形成装置。
The adjustment instruction is
The refresh timing is delayed according to the amount of delay based on the request from the external interface.
The image forming apparatus according to any one of claims 1 to 3.
JP2016233802A 2016-12-01 2016-12-01 Image forming device Active JP6862802B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016233802A JP6862802B2 (en) 2016-12-01 2016-12-01 Image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016233802A JP6862802B2 (en) 2016-12-01 2016-12-01 Image forming device

Publications (2)

Publication Number Publication Date
JP2018091945A JP2018091945A (en) 2018-06-14
JP6862802B2 true JP6862802B2 (en) 2021-04-21

Family

ID=62566060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016233802A Active JP6862802B2 (en) 2016-12-01 2016-12-01 Image forming device

Country Status (1)

Country Link
JP (1) JP6862802B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03266293A (en) * 1990-03-15 1991-11-27 Matsushita Electric Ind Co Ltd memory device
JP3189269B2 (en) * 1998-10-14 2001-07-16 セイコーエプソン株式会社 Network printer
JP2006251876A (en) * 2005-03-08 2006-09-21 Matsushita Electric Ind Co Ltd Memory control device and memory control method
JP2010194811A (en) * 2009-02-24 2010-09-09 Seiko Epson Corp Printing device controller and printing device
JP2014059713A (en) * 2012-09-18 2014-04-03 Ricoh Co Ltd Information processor and repair method therefor
JP5787868B2 (en) * 2012-12-26 2015-09-30 京セラドキュメントソリューションズ株式会社 Power supply device and image forming apparatus provided with the same
JP6015589B2 (en) * 2013-08-09 2016-10-26 富士ゼロックス株式会社 Processing apparatus and program

Also Published As

Publication number Publication date
JP2018091945A (en) 2018-06-14

Similar Documents

Publication Publication Date Title
US8941858B2 (en) Image forming apparatus and control method of image forming apparatus having a normal mode and a power saving mode
JP3138667U (en) Phased start-up sequence control circuit
JP2006136193A (en) Method and apparatus for providing temporary peak power from switching regulator
JP6213117B2 (en) Control device and image forming apparatus
JP2016012454A (en) Heater control device, heating device, control method and program
JP6862802B2 (en) Image forming device
JP2008276181A (en) Image forming apparatus
JP2018078680A (en) Power supply device and power supply control device
JP2010134637A (en) Semiconductor integrated circuit
JP2016127347A (en) Switch device
JP4926842B2 (en) Image forming apparatus
JPH06242644A (en) Image forming apparatus and heater current control method thereof
JP2013137724A (en) Power control device
JP2017053957A (en) Image forming apparatus
JP5637275B2 (en) Power supply device and image forming apparatus
JP2010027472A (en) Phase control device and fixing device
JP2010052236A (en) Image formation device and program
JP2007102574A (en) Information processor, image forming apparatus, and power saving state transition method
JP2008233167A (en) Power control device
US9684365B2 (en) Responding device and responding method
JP2004117945A (en) Image forming apparatus
JP2002268411A (en) Image forming device
JP2016054361A (en) Image processing apparatus and control method thereof
JP2016116333A (en) Power supply apparatus and image forming device
JP2006119194A (en) Image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210315

R150 Certificate of patent or registration of utility model

Ref document number: 6862802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150