Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6865575B2 - Display devices, display device drive methods and electronic devices - Google Patents
[go: Go Back, main page]

JP6865575B2 - Display devices, display device drive methods and electronic devices - Google Patents

Display devices, display device drive methods and electronic devices Download PDF

Info

Publication number
JP6865575B2
JP6865575B2 JP2016251703A JP2016251703A JP6865575B2 JP 6865575 B2 JP6865575 B2 JP 6865575B2 JP 2016251703 A JP2016251703 A JP 2016251703A JP 2016251703 A JP2016251703 A JP 2016251703A JP 6865575 B2 JP6865575 B2 JP 6865575B2
Authority
JP
Japan
Prior art keywords
power supply
supply line
potential
line
switch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016251703A
Other languages
Japanese (ja)
Other versions
JP2018105991A (en
Inventor
山崎 克則
克則 山崎
Original Assignee
イー インク コーポレイション
イー インク コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イー インク コーポレイション, イー インク コーポレイション filed Critical イー インク コーポレイション
Priority to JP2016251703A priority Critical patent/JP6865575B2/en
Publication of JP2018105991A publication Critical patent/JP2018105991A/en
Application granted granted Critical
Publication of JP6865575B2 publication Critical patent/JP6865575B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関するものである。 The present invention relates to a display device, a method for driving the display device, and an electronic device.

電気泳動表示装置は、消費電力が小さいため、長時間の表示が可能な表示装置である。このような電気泳動表示装置としては、画素内にスイッチング用のトランジスターとメモリー回路とを設けた装置が知られている(例えば、特許文献1参照)。 The electrophoresis display device is a display device capable of displaying for a long time because of its low power consumption. As such an electrophoresis display device, a device in which a transistor for switching and a memory circuit are provided in a pixel is known (see, for example, Patent Document 1).

すなわち、特許文献1に記載されている電気泳動表示装置は、走査線と、データ線と、第1制御線と、第2制御線と、画素に設けられている画素電極と、画素に設けられている画素スイッチング素子およびメモリー回路と、画素電極に対向する対向電極と、を備えている。そして、画素電極と対向電極との間に電気泳動分散液を設けるとともに、画素電極と対向電極との間に電界を発生させることにより、電気泳動分散液中の電気泳動粒子を泳動させ、表示を行う。 That is, the electrophoresis display device described in Patent Document 1 is provided on a scanning line, a data line, a first control line, a second control line, a pixel electrode provided on the pixel, and a pixel. It includes a pixel switching element and a memory circuit, and a counter electrode facing the pixel electrode. Then, an electrophoresis dispersion is provided between the pixel electrode and the counter electrode, and an electric field is generated between the pixel electrode and the counter electrode to allow the electrophoresis particles in the electrophoresis dispersion to run and display. Do.

このような電気泳動表示装置では、表示の切り換えを行う際、例えば、画素電極の電位を一定にした状態で、対向電極の電位を周期的に変位させる駆動を行うことにより、画素電極と対向電極との間に電位差を生じさせる。この電位差により電界が発生し、電気泳動粒子が泳動することによって表示が切り替わる。 In such an electrophoresis display device, when switching the display, for example, the pixel electrode and the counter electrode are driven by periodically shifting the potential of the counter electrode while the potential of the pixel electrode is constant. A potential difference is generated between the and. An electric field is generated by this potential difference, and the display is switched by the electrophoresis of the electrophoresis particles.

ここで、図16は、従来の電気泳動表示装置の駆動シーケンスを示すタイミングチャートである。図16のVcomは対向電極の電位であり、Vpix(L)はメモリー回路に保持された画像データがローレベルであるときに画素電極に供給される電位であり、Vpix(H)はメモリー回路に保持された画像データがハイレベルであるときに画素電極に供給される電位である。 Here, FIG. 16 is a timing chart showing a drive sequence of a conventional electrophoresis display device. Vcom in FIG. 16 is the potential of the counter electrode, Vpix (L) is the potential supplied to the pixel electrode when the image data held in the memory circuit is at a low level, and Vpix (H) is the potential of the memory circuit. This is the potential supplied to the pixel electrodes when the retained image data is at a high level.

図16に示すタイミングチャートでは、画素電極の電位Vpix(H)を0とし、対向電極の電位Vcomを0とVとの間で周期的に切り替えるとき、画素電極と対向電極との間の電位差Vpix(H)−Vcomは0とVとの間で周期的に切り替わる。一方、画素電極の電位Vpix(L)をVとし、対向電極の電位Vcomを0とVとの間で周期的に切り替えるとき、画素電極と対向電極との間の電位差Vpix(L)−Vcomは、やはり0とVとの間で周期的に切り替わる。 In the timing chart shown in FIG. 16, when the potential Vpix (H) of the pixel electrode is set to 0 and the potential Vcom of the counter electrode is periodically switched between 0 and V, the potential difference Vpix between the pixel electrode and the counter electrode (H) -Vcom periodically switches between 0 and V. On the other hand, when the potential Vpix (L) of the pixel electrode is V and the potential Vcom of the counter electrode is periodically switched between 0 and V, the potential difference Vpix (L) -Vcom between the pixel electrode and the counter electrode is , Again, it switches periodically between 0 and V.

特開2009−86402号公報JP-A-2009-86402

上記のように画素電極と対向電極との間の電位差が周期的に切り替わるとき、画素電極と対向電極との間の電位差がVである期間には電気泳動粒子を泳動させることができる一方、電位差が0である期間では電気泳動粒子を泳動させることができない。このため、電位差が0である期間を含む分、表示の書き換えに要する時間が長くなっている。 When the potential difference between the pixel electrode and the counter electrode is periodically switched as described above, the electrophoretic particles can be run during the period when the potential difference between the pixel electrode and the counter electrode is V, while the potential difference. During the period when is 0, the electrophoretic particles cannot be run. Therefore, the time required for rewriting the display is longer because the period including the period when the potential difference is 0 is included.

本発明の目的は、電極間に印加する電圧を高めなくても表示の書き換えをより短時間で行い得る表示装置および表示装置の駆動方法、ならびに、表示の書き換え速度が速い電子機器を提供することにある。 An object of the present invention is to provide a display device and a method for driving the display device, which can rewrite the display in a shorter time without increasing the voltage applied between the electrodes, and an electronic device having a high display rewriting speed. It is in.

このような目的は、下記の本発明により達成される。
本発明の表示装置は、画素を含む画像表示部を備える基板と、
第1電源線、第2電源線および第3電源線と、
前記画素に対応して設けられている画素電極と、
前記画素に対応して設けられ、第1状態と第2状態のいずれかを保持し出力可能なメモリー回路と、
前記第3電源線と接続されている共通電極と、
第1電位を出力する第1電圧端と、前記第1電位とは異なる第2電位を出力する第2電圧端と、を備える電源部と、
前記第3電源線と、前記第1電圧端と前記第2電圧端のいずれかと、の間を交互に導通する共通電極スイッチ回路と、
前記第1電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第1状態であるときには導通し、前記メモリー回路からの出力が前記第2状態であるときには遮断する第1スイッチ回路と、
前記第2電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第2状態であるときには導通し、前記メモリー回路からの出力が前記第1状態であるときには遮断する第2スイッチ回路と、
前記第3電源線が前記第2電圧端と導通しているときには前記第1電源線と前記第1電圧端との間を導通し、前記第3電源線が前記第1電圧端と導通しているときには前記第1電源線と前記第1電圧端との間を遮断する第3スイッチ回路と、
を有することを特徴とする。
Such an object is achieved by the following invention.
The display device of the present invention includes a substrate including an image display unit including pixels and a substrate.
1st power line, 2nd power line and 3rd power line,
Pixel electrodes provided corresponding to the pixels and
A memory circuit provided corresponding to the pixel and capable of holding and outputting either the first state or the second state, and
The common electrode connected to the third power supply line and
A power supply unit including a first voltage end that outputs a first potential and a second voltage end that outputs a second potential different from the first potential.
A common electrode switch circuit that alternately conducts between the third power supply line and either the first voltage end or the second voltage end.
A second power line provided between the first power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the first state and shuts off when the output from the memory circuit is in the second state. 1 switch circuit and
A second power line provided between the second power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the second state and shuts off when the output from the memory circuit is in the first state. 2 switch circuit and
When the third power supply line is conducting with the second voltage end, it conducts between the first power supply line and the first voltage end, and the third power supply line conducts with the first voltage end. When there is, a third switch circuit that cuts off between the first power supply line and the first voltage end, and
It is characterized by having.

これにより、電極間に印加する電圧を高めなくても表示の書き換えをより短時間で行い得る表示装置が得られる。また、逆に、表示の書き換えに要する時間を長くすることなく、表示装置の消費電力を抑えることができる。 This makes it possible to obtain a display device capable of rewriting the display in a shorter time without increasing the voltage applied between the electrodes. On the contrary, the power consumption of the display device can be suppressed without lengthening the time required for rewriting the display.

本発明の表示装置では、さらに、前記第3電源線が前記第1電圧端と導通しているときには前記第2電源線と前記第2電圧端との間を導通し、前記第3電源線が前記第2電圧端と導通しているときには前記第2電源線と前記第2電圧端との間を遮断する第4スイッチ回路を有することが好ましい。 Further, in the display device of the present invention, when the third power supply line is conducting with the first voltage end, the second power supply line and the second voltage end are conducted with each other, and the third power supply line becomes conductive. It is preferable to have a fourth switch circuit that cuts off between the second power supply line and the second voltage end when it is conducting with the second voltage end.

これにより、電極間に印加する電圧を高めなくても表示の書き換えをより短時間で行い得る表示装置が得られるという効果を表示内容によらず享受することができる。 As a result, the effect of obtaining a display device capable of rewriting the display in a shorter time without increasing the voltage applied between the electrodes can be enjoyed regardless of the display content.

本発明の表示装置では、前記第1電源線と前記第3電源線との間に設けられる第1コンデンサーを有することが好ましい。 The display device of the present invention preferably has a first capacitor provided between the first power supply line and the third power supply line.

これにより、十分な電気エネルギーを第1コンデンサーに蓄えることができる。その結果、電源部から直接的に電圧が印加されない期間においても、表示の書き換えの高速化を図ることができる。 As a result, sufficient electrical energy can be stored in the first capacitor. As a result, it is possible to speed up the rewriting of the display even during the period when the voltage is not directly applied from the power supply unit.

本発明の表示装置では、前記第2電源線と前記第3電源線との間に設けられる第2コンデンサーを有することが好ましい。 The display device of the present invention preferably has a second capacitor provided between the second power supply line and the third power supply line.

これにより、十分な電気エネルギーを第2コンデンサーに蓄えることができる。その結果、電源部から直接的に電圧が印加されない期間においても、表示の書き換えの高速化を図ることができる。 As a result, sufficient electrical energy can be stored in the second capacitor. As a result, it is possible to speed up the rewriting of the display even during the period when the voltage is not directly applied from the power supply unit.

本発明の表示装置では、さらに、
走査線と、
データ線と、
前記画素に対応して設けられ、前記走査線および前記データ線と前記メモリー回路との間に設けられている画素スイッチング素子と、
を有することが好ましい。
In the display device of the present invention, further
Scanning line and
Data line and
A pixel switching element provided corresponding to the pixel and provided between the scanning line and the data line and the memory circuit,
It is preferable to have.

これにより、データ線から供給される画像信号に基づく画像データをメモリー回路に入力するように動作することができる。 As a result, it is possible to operate so as to input the image data based on the image signal supplied from the data line into the memory circuit.

本発明の表示装置では、さらに、前記画素電極と前記共通電極との間に設けられている電気光学物質層を有することが好ましい。 The display device of the present invention preferably further has an electro-optical material layer provided between the pixel electrode and the common electrode.

これにより、画素電極と共通電極との間に印加する電圧を高めなくても電気光学物質層に含まれる電気泳動粒子の泳動に要する時間を短縮し、表示の書き換えをより短時間で行い得る表示装置が得られる。 As a result, the time required for electrophoresis of the electrophoretic particles contained in the electro-optical material layer can be shortened without increasing the voltage applied between the pixel electrode and the common electrode, and the display can be rewritten in a shorter time. The device is obtained.

本発明の表示装置は、画素を含む画像表示部を備える基板と、
第1電源線、第2電源線および第3電源線と、
第1電位と、前記第1電位とは異なる第2電位と、前記第1電位および前記第2電位の間の高低関係と同じ高低関係を有する第3電位および第4電位と、を出力する電源部と、
前記第1電源線に前記第1電位を供給し、前記第2電源線に前記第2電位を供給し、前記第3電源線に前記第3電位および前記第4電位を交互に供給する電源変調部と、
前記画素に対応して設けられている画素電極と、
前記画素に対応して設けられ、第1状態と第2状態のいずれかを保持し出力可能なメモリー回路と、
前記第3電源線と接続されている共通電極と、
前記第1電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第1状態であるときには導通し、前記メモリー回路からの出力が前記第2状態であるときには遮断する第1スイッチ回路と、
前記第2電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第2状態であるときには導通し、前記メモリー回路からの出力が前記第1状態であるときには遮断する第2スイッチ回路と、
を有し、
前記電源変調部は、前記第3電源線に前記第4電位が供給されているときには前記第1電源線と前記電源部との間を導通し、前記第3電源線に前記第3電位が供給されているときには前記第1電源線と前記電源部との間を遮断する第3スイッチ回路を備えることを特徴とする。
The display device of the present invention includes a substrate including an image display unit including pixels and a substrate.
1st power line, 2nd power line and 3rd power line,
A power source that outputs a first potential, a second potential different from the first potential, and a third potential and a fourth potential having the same high-low relationship as the high-low relationship between the first potential and the second potential. Department and
Power supply modulation in which the first potential is supplied to the first power supply line, the second potential is supplied to the second power supply line, and the third potential and the fourth potential are alternately supplied to the third power supply line. Department and
Pixel electrodes provided corresponding to the pixels and
A memory circuit provided corresponding to the pixel and capable of holding and outputting either the first state or the second state, and
The common electrode connected to the third power supply line and
A second power line provided between the first power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the first state and shuts off when the output from the memory circuit is in the second state. 1 switch circuit and
A second power line provided between the second power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the second state and shuts off when the output from the memory circuit is in the first state. 2 switch circuit and
Have,
When the fourth potential is supplied to the third power supply line, the power supply modulation unit conducts between the first power supply line and the power supply unit, and the third potential is supplied to the third power supply line. It is characterized by including a third switch circuit that cuts off between the first power supply line and the power supply unit when the power supply line is used.

これにより、電極間に印加する電圧を高めなくても表示の書き換えをより短時間で行い得る表示装置が得られる。また、逆に、表示の書き換えに要する時間を長くすることなく、表示装置の消費電力を抑えることができる。 This makes it possible to obtain a display device capable of rewriting the display in a shorter time without increasing the voltage applied between the electrodes. On the contrary, the power consumption of the display device can be suppressed without lengthening the time required for rewriting the display.

本発明の表示装置では、前記電源変調部は、さらに、前記第3電源線に前記第3電位が供給されているときには前記第2電源線と前記電源部との間を導通し、前記第3電源線に前記第4電位が供給されているときには前記第2電源線と前記電源部との間を遮断する第4スイッチ回路を備えることが好ましい。 In the display device of the present invention, the power supply modulation unit further conducts between the second power supply line and the power supply unit when the third potential is supplied to the third power supply line, and the third power supply line conducts the third power supply line. It is preferable to provide a fourth switch circuit that cuts off between the second power supply line and the power supply unit when the fourth potential is supplied to the power supply line.

これにより、電極間に印加する電圧を高めなくても表示の書き換えをより短時間で行い得る表示装置が得られるという効果を表示内容によらず享受することができる。 As a result, the effect of obtaining a display device capable of rewriting the display in a shorter time without increasing the voltage applied between the electrodes can be enjoyed regardless of the display content.

本発明の表示装置の駆動方法は、画素を含む画像表示部を備える基板と、
第1電源線、第2電源線および第3電源線と、
前記第1電源線と前記第3電源線との間および前記第2電源線と前記第3電源線との間にそれぞれ電位差を印加する電源部と、
前記画素に対応して設けられている画素電極と、
前記画素に対応して設けられ、第1状態と第2状態のいずれかを保持し出力可能なメモリー回路と、
前記第3電源線と接続されている共通電極と、
前記第1電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第1状態であるときには導通し、前記メモリー回路からの出力が前記第2状態であるときには遮断する第1スイッチ回路と、
前記第2電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第2状態であるときには導通し、前記メモリー回路からの出力が前記第1状態であるときには遮断する第2スイッチ回路と、
を有する表示装置を駆動する方法であって、
前記第1電源線と前記第3電源線との間および前記第2電源線と前記第3電源線との間のいずれかに電位差を印加する第1ステップと、
前記第1ステップにおいて前記第1電源線および前記第2電源線のうち前記第3電源線との間で電位差を形成した電源線を電気的に浮いた状態にする第2ステップと、
を有することを特徴とする。
The driving method of the display device of the present invention includes a substrate including an image display unit including pixels and a substrate.
1st power line, 2nd power line and 3rd power line,
A power supply unit that applies a potential difference between the first power supply line and the third power supply line and between the second power supply line and the third power supply line, respectively.
Pixel electrodes provided corresponding to the pixels and
A memory circuit provided corresponding to the pixel and capable of holding and outputting either the first state or the second state, and
The common electrode connected to the third power supply line and
A second power line provided between the first power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the first state and shuts off when the output from the memory circuit is in the second state. 1 switch circuit and
A second power line provided between the second power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the second state and shuts off when the output from the memory circuit is in the first state. 2 switch circuit and
Is a method of driving a display device having
The first step of applying a potential difference between the first power supply line and the third power supply line and between the second power supply line and the third power supply line, and
In the first step, the second step of electrically floating the power supply line having a potential difference between the first power supply line and the third power supply line among the second power supply lines,
It is characterized by having.

これにより、第1ステップにおいて充電し、第2ステップにおいて放電することにより、電源部から直接的に電圧が印加されていない期間においても表示を書き換えることができる。その結果、表示の書き換え速度の高速化が図られる。 As a result, the display can be rewritten even during the period when the voltage is not directly applied from the power supply unit by charging in the first step and discharging in the second step. As a result, the display rewriting speed can be increased.

本発明の表示装置の駆動方法では、前記第1ステップにおいて、前記第1電源線と前記第3電源線との間および前記第2電源線と前記第3電源線との間のいずれかに充電し、
前記第2ステップにおいて、前記第1ステップで充電された電荷の放電により前記画素電極と前記共通電極との間に電界を生じさせることが好ましい。
これにより、表示の書き換え速度の高速化が図られる。
In the driving method of the display device of the present invention, in the first step, either the first power supply line and the third power supply line or the second power supply line and the third power supply line are charged. And
In the second step, it is preferable to generate an electric field between the pixel electrode and the common electrode by discharging the electric charge charged in the first step.
As a result, the display rewriting speed can be increased.

本発明の電子機器は、本発明の表示装置を備えることを特徴とする。
これにより、表示の切り替え速度が速い電子機器が得られる。
The electronic device of the present invention is characterized by comprising the display device of the present invention.
As a result, an electronic device having a high display switching speed can be obtained.

本発明の表示装置の第1実施形態を適用した電気泳動表示装置を示す断面図である。It is sectional drawing which shows the electrophoretic display apparatus to which 1st Embodiment of the display apparatus of this invention was applied. 図1に示すアクティブマトリクス回路基板および共通電極を示すブロック図である。It is a block diagram which shows the active matrix circuit board and common electrode shown in FIG. 図2に示すアクティブマトリクス回路基板のうち1つの画素および共通電極における回路構成を示す図である。It is a figure which shows the circuit structure in one pixel and common electrode of the active matrix circuit board shown in FIG. 画像データが「L」(第1状態)である場合において、図3に示すアクティブマトリクス回路基板を含む表示装置の駆動方法を示すタイミングチャートである。It is a timing chart which shows the driving method of the display device including the active matrix circuit board shown in FIG. 3 when the image data is "L" (first state). 画像データが「H」(第2状態)である場合において、図3に示すアクティブマトリクス回路基板を含む表示装置の駆動方法を示すタイミングチャートである。It is a timing chart which shows the driving method of the display device including the active matrix circuit board shown in FIG. 3 when the image data is "H" (second state). 図3に示す回路構成の一部を変形させた変形例を示す図である。It is a figure which shows the modification which modified a part of the circuit structure shown in FIG. 本発明の表示装置の第2実施形態に含まれるアクティブマトリクス回路基板のうち1つの画素および共通電極における回路構成を示す図である。It is a figure which shows the circuit structure in one pixel and common electrode of the active matrix circuit board included in the 2nd Embodiment of the display device of this invention. 図7に示すアクティブマトリクス回路基板を含む表示装置の駆動方法を示すタイミングチャートである。It is a timing chart which shows the driving method of the display device including the active matrix circuit board shown in FIG. 7. 図7に示すアクティブマトリクス回路基板を含む表示装置の駆動方法を示すタイミングチャートである。It is a timing chart which shows the driving method of the display device including the active matrix circuit board shown in FIG. 7. 本発明の表示装置の第3実施形態に含まれるアクティブマトリクス回路基板のうち1つの画素および共通電極における回路構成を示す図である。It is a figure which shows the circuit structure in one pixel and common electrode of the active matrix circuit board included in the 3rd Embodiment of the display device of this invention. 本発明の表示装置の第4実施形態に含まれるアクティブマトリクス回路基板のうち1つの画素および共通電極における回路構成を示す図である。It is a figure which shows the circuit structure in one pixel and common electrode of the active matrix circuit board included in 4th Embodiment of the display device of this invention. 本発明の電子機器の実施形態が適用された腕時計の正面図である。It is a front view of the wristwatch to which the embodiment of the electronic device of this invention is applied. 図12に示す腕時計の側断面図である。It is a side sectional view of the wristwatch shown in FIG. 本発明の電子機器の実施形態が適用された電子ペーパーの構成を示す斜視図である。It is a perspective view which shows the structure of the electronic paper to which the embodiment of the electronic device of this invention is applied. 本発明の電子機器の実施形態が適用された電子ノートの構成を示す斜視図である。It is a perspective view which shows the structure of the electronic notebook to which the embodiment of the electronic device of this invention is applied. 従来の電気泳動表示装置の駆動シーケンスを示すタイミングチャートである。It is a timing chart which shows the drive sequence of the conventional electrophoresis display device.

以下、本発明の表示装置、表示装置の駆動方法および電子機器の好適な実施形態について、添付図面を参照しつつ説明する。 Hereinafter, the display device of the present invention, the driving method of the display device, and a preferred embodiment of the electronic device will be described with reference to the accompanying drawings.

≪第1実施形態≫
<表示装置>
まず、本発明の第1実施形態について説明する。
<< First Embodiment >>
<Display device>
First, the first embodiment of the present invention will be described.

図1は、本発明の表示装置の第1実施形態を適用した電気泳動表示装置を示す断面図である。なお、以下の説明では、説明の便宜上、図1中の上側を「上」、下側を「下」として説明する。また、図1に示すように、電気泳動表示装置1の表示面内において互いに直交する2方向を「X軸方向」および「Y軸方向」とし、これらの2方向に直交する方向を「Z軸方向」とする。 FIG. 1 is a cross-sectional view showing an electrophoresis display device to which the first embodiment of the display device of the present invention is applied. In the following description, for convenience of explanation, the upper side in FIG. 1 will be referred to as “upper” and the lower side will be referred to as “lower”. Further, as shown in FIG. 1, two directions orthogonal to each other in the display surface of the electrophoresis display device 1 are defined as "X-axis direction" and "Y-axis direction", and directions orthogonal to these two directions are "Z-axis". Direction. "

図1に示す電気泳動表示装置1は、粒子の泳動を利用して所望の画像を表示する表示装置である。この電気泳動表示装置1は、電極基板120や画素電極121を含むバックプレーン10と、対向基板201や共通電極202を含むフロントプレーン20と、を備えている。 The electrophoresis display device 1 shown in FIG. 1 is a display device that displays a desired image by utilizing the migration of particles. The electrophoresis display device 1 includes a backplane 10 including an electrode substrate 120 and a pixel electrode 121, and a frontplane 20 including an opposing substrate 201 and a common electrode 202.

このうち、バックプレーン10は、平板状の電極基板120と、電極基板120の上面に設けられた複数の画素電極121と、この電極基板120に設けられたアクティブマトリクス回路基板100と、を備えている。また、電極基板120の上面のうち、画素電極121が設けられている領域を特に「画像表示部103」といい、画像表示部103のうち画素電極121を含んでマトリクス状に配列している領域を「画素102」という。 Of these, the backplane 10 includes a flat plate-shaped electrode substrate 120, a plurality of pixel electrodes 121 provided on the upper surface of the electrode substrate 120, and an active matrix circuit board 100 provided on the electrode substrate 120. There is. Further, the region of the upper surface of the electrode substrate 120 where the pixel electrodes 121 are provided is particularly referred to as an "image display unit 103", and the region of the image display unit 103 including the pixel electrodes 121 and arranged in a matrix. Is called "pixel 102".

一方、フロントプレーン20は、平板状の対向基板201と、対向基板201の下面に設けられた共通電極202と、共通電極202の下方に設けられ粒子71と分散媒72とを含む分散液70が充填された電気泳動物質層7(電気光学物質層)と、を備えている。 On the other hand, the front plane 20 contains a flat plate-shaped opposed substrate 201, a common electrode 202 provided on the lower surface of the opposed substrate 201, and a dispersion liquid 70 provided below the common electrode 202 and containing particles 71 and a dispersion medium 72. It includes a filled electrophoresis material layer 7 (electro-optical material layer).

また、フロントプレーン20は、電極基板120と共通電極202との間を離間させるとともに、画素102同士を隔離する隔壁91と、隔壁91の外縁側を封止する封止部92と、を備えている。 Further, the front plane 20 includes a partition wall 91 that separates the electrode substrate 120 and the common electrode 202 and separates the pixels 102 from each other, and a sealing portion 92 that seals the outer edge side of the partition wall 91. There is.

したがって、電気泳動表示装置1(表示装置)は、アクティブマトリクス回路基板100と、画素電極121と共通電極202との間に設けられている電気泳動物質層7(電気光学物質層)と、を有する。 Therefore, the electrophoresis display device 1 (display device) has an active matrix circuit board 100 and an electrophoresis material layer 7 (electro-optical material layer) provided between the pixel electrode 121 and the common electrode 202. ..

以下、各部の構成について順次説明する。
電極基板120および対向基板201は、それぞれシート状(平板状)の部材である。これらは、可撓性を有するもの、または、硬質なもののいずれであってもよい。
Hereinafter, the configuration of each part will be described in sequence.
The electrode substrate 120 and the opposing substrate 201 are sheet-shaped (flat plate-shaped) members, respectively. These may be either flexible or rigid.

電極基板120および対向基板201の構成材料としては、例えば、各種樹脂材料、各種ガラス材料等が挙げられる。このうち、対向基板201は、特に透光性を有する材料で構成される。これにより、図1に示す対向基板201の上面が表示面となる。 Examples of the constituent materials of the electrode substrate 120 and the opposing substrate 201 include various resin materials and various glass materials. Of these, the opposing substrate 201 is made of a particularly translucent material. As a result, the upper surface of the facing substrate 201 shown in FIG. 1 becomes the display surface.

また、画素電極121や共通電極202の他、回路に含まれる素子や配線等は、導電性材料によって構成される。この導電性材料としては、例えば、Al、Cuのような各種金属材料、各種導電性高分子材料、ITO(インジウム・スズ酸化物)、IZO(インジウム・亜鉛酸化物)のような各種導電性酸化物材料等が挙げられる。このうち、共通電極202は、特に透光性を有する材料で構成される。 In addition to the pixel electrode 121 and the common electrode 202, the elements and wiring included in the circuit are made of a conductive material. Examples of the conductive material include various metal materials such as Al and Cu, various conductive polymer materials, and various conductive oxidations such as ITO (indium tin oxide) and IZO (indium zinc oxide). Materials and the like can be mentioned. Of these, the common electrode 202 is made of a particularly translucent material.

また、隔壁91および封止部92の構成材料としては、それぞれ、例えば各種樹脂材料が挙げられる。なお、隔壁91は、必要に応じて設けられればよく、省略されてもよい。 Further, examples of the constituent materials of the partition wall 91 and the sealing portion 92 include various resin materials. The partition wall 91 may be provided as needed or may be omitted.

分散液70は、粒子71と分散媒72とを含んでいる。
本実施形態では、粒子71が、負に帯電した黒粒子71aと正に帯電した白粒子71bの2種類を含んでいるとともに、分散媒72が透明である例について説明する。すなわち、本実施形態に係る分散液70は、透明な分散媒72に黒粒子71aと白粒子71bとが分散してなるものである。なお、以下の説明において粒子71とは、黒粒子71aと白粒子71bの双方を指すものとする。
The dispersion liquid 70 contains the particles 71 and the dispersion medium 72.
In the present embodiment, an example will be described in which the particles 71 include two types of negatively charged black particles 71a and positively charged white particles 71b, and the dispersion medium 72 is transparent. That is, the dispersion liquid 70 according to the present embodiment is formed by dispersing black particles 71a and white particles 71b in a transparent dispersion medium 72. In the following description, the particle 71 refers to both black particles 71a and white particles 71b.

なお、分散液70の構成は、上記のものに限定されない。例えば、粒子71が呈する色は特に限定されず、黒や白以外の色であってもよい。また、粒子71は1種類のみの粒子で構成されていてもよく、互いに呈する色が異なる3種類以上の粒子を含んでいてもよい。 The configuration of the dispersion liquid 70 is not limited to the above. For example, the color exhibited by the particles 71 is not particularly limited, and may be a color other than black or white. Further, the particle 71 may be composed of only one kind of particles, or may contain three or more kinds of particles having different colors.

また、粒子71が1種類の粒子で構成されている場合には、分散媒72が粒子71とは異なる色を呈していればよい。この場合、粒子71が呈する色は、特に限定されず、例えば分散媒72が淡色または白色を呈している場合には、濃色または黒色であるのが好ましく、反対に、分散媒72が濃色または黒色を呈している場合には、淡色または白色であるのが好ましい。 Further, when the particles 71 are composed of one kind of particles, the dispersion medium 72 may have a color different from that of the particles 71. In this case, the color exhibited by the particles 71 is not particularly limited. For example, when the dispersion medium 72 is light or white, it is preferably dark or black, and conversely, the dispersion medium 72 is dark. Alternatively, when it is black, it is preferably light or white.

このような分散液70は、前述した隔壁91で分離形成された小胞部分(前述した画素102に対応する部分)に充填され、電気泳動物質層7の一部を構成する。 Such a dispersion liquid 70 is filled in the vesicle portion (the portion corresponding to the pixel 102 described above) separated and formed by the partition wall 91 described above, and constitutes a part of the electrophoresis material layer 7.

粒子71としては、例えば、酸化チタン、酸化亜鉛、酸化鉄、酸化クロム、酸化ジルコニウム等の酸化物系粒子や、窒化ケイ素、窒化チタン等の窒化物系粒子、硫化亜鉛等の硫化物系粒子、硼化チタン等の硼化物系粒子、クロム酸ストロンチウム、アルミン酸コバルト、亜クロム銅、ウルトラマリン等の無機顔料粒子、アゾ系、キナクリドン系、アントラキノン系、ジオキサジン系、ペリレン系等の有機顔料粒子等を用いることができる。また、アクリル系樹脂、ウレタン系樹脂、尿素系樹脂、エポキシ系樹脂、ポリスチレン、ポリエステル等で構成された樹脂粒子の表面に顔料を塗布した複合粒子を用いることもできる。
また、上述した粒子の表面に、各種表面処理を施した粒子であってもよい。
Examples of the particles 71 include oxide-based particles such as titanium oxide, zinc oxide, iron oxide, chromium oxide, and zirconium oxide, nitride-based particles such as silicon nitride and titanium nitride, and sulfide-based particles such as zinc sulfide. Boride-based particles such as titanium borodate, inorganic pigment particles such as strontium chromate, cobalt aluminate, subchromium copper, and ultramarin, organic pigment particles such as azo-based, quinacridone-based, anthraquinone-based, dioxazine-based, and perylene-based, etc. Can be used. Further, composite particles in which a pigment is applied to the surface of resin particles composed of acrylic resin, urethane resin, urea resin, epoxy resin, polystyrene, polyester or the like can also be used.
Further, the surface of the above-mentioned particles may be subjected to various surface treatments.

分散媒72としては、特に限定されないものの、例えば沸点が100℃以上であり絶縁性が高い液体が好ましく用いられる。具体的には、例えば各種水、ブタノールやグリセリン等のアルコール類、ブチルセロソルブ等のセロソルブ類、酢酸ブチル等のエステル類、ジブチルケトン等のケトン類、ペンタン等の脂肪族炭化水素類(流動パラフィン)、シクロヘキサン等の脂環式炭化水素類、キシレン等の芳香族炭化水素類、塩化メチレン等のハロゲン化炭化水素類、ピリジン等の芳香族複素環類、アセトニトリル等のニトリル類、N,N−ジメチルホルムアミド等のアミド類、カルボン酸塩、シリコーンオイルまたはその他の各種油類等が挙げられ、これらを単独または混合物として用いることができる。 The dispersion medium 72 is not particularly limited, but for example, a liquid having a boiling point of 100 ° C. or higher and high insulating properties is preferably used. Specifically, for example, various waters, alcohols such as butanol and glycerin, cellosolves such as butyl cellosolve, esters such as butyl acetate, ketones such as dibutylketone, and aliphatic hydrocarbons such as pentane (liquid paraffin), Aliphatic hydrocarbons such as cyclohexane, aromatic hydrocarbons such as xylene, halogenated hydrocarbons such as methylene chloride, aromatic heterocycles such as pyridine, nitriles such as acetonitrile, N, N-dimethylformamide Examples thereof include amides such as, carboxylates, silicone oils and various other oils, and these can be used alone or as a mixture.

なお、隔壁91を形成せず、電極基板120と共通電極202との間に複数のマイクロカプセルを配置し、そのマイクロカプセル中に分散液70を封入するようにしてもよい。すなわち、このマイクロカプセルをシート状に並べることで、電気泳動物質層7を構成するようにしてもよい。 A plurality of microcapsules may be arranged between the electrode substrate 120 and the common electrode 202 without forming the partition wall 91, and the dispersion liquid 70 may be sealed in the microcapsules. That is, the electrophoretic substance layer 7 may be formed by arranging the microcapsules in a sheet shape.

このマイクロカプセルの構成材料としては、例えば、ゼラチン、アラビアゴムとゼラチンとの複合材料、ウレタン系樹脂、メラミン系樹脂、尿素樹脂、エポキシ系樹脂、フェノール系樹脂、アクリル系樹脂、ウレタン系樹脂、オレフィン系樹脂、ポリアミド、ポリエーテルのような各種樹脂材料が挙げられ、これらのうち1種または2種以上を組み合わせて用いることができる。 Examples of the constituent materials of the microcapsules include gelatin, a composite material of arabic rubber and gelatin, urethane resin, melamine resin, urea resin, epoxy resin, phenol resin, acrylic resin, urethane resin, and olefin. Examples thereof include various resin materials such as based resins, polyamides, and polyethers, and one or a combination of two or more of these can be used.

<アクティブマトリクス回路基板>
次に、アクティブマトリクス回路基板100について説明する。
<Active matrix circuit board>
Next, the active matrix circuit board 100 will be described.

図2は、図1に示すアクティブマトリクス回路基板および共通電極を示すブロック図である。図3は、図2に示すアクティブマトリクス回路基板のうち1つの画素および共通電極における回路構成を示す図である。 FIG. 2 is a block diagram showing the active matrix circuit board and common electrodes shown in FIG. FIG. 3 is a diagram showing a circuit configuration in one pixel and a common electrode of the active matrix circuit board shown in FIG.

図2、3に示すアクティブマトリクス回路基板100は、複数の画素102をマトリクス状に配列してなる画像表示部103と、画像表示部103の外部に設けられた走査線駆動回路106と、データ線駆動回路107と、電源変調部108および電源部109を含む電源回路119と、制御部110と、を備えている。このうち、電源変調部108には、共通電極スイッチ回路1081と、第3スイッチ回路1082と、第4スイッチ回路1083と、が設けられている。また、電源部109には、電源1091と、一例としてVの電位(第1電位)を出力する第1電圧端1092と、一例として0[V]の電位(第2電位)を出力する第2電圧端1093と、が設けられている。 The active matrix circuit board 100 shown in FIGS. 2 and 3 includes an image display unit 103 in which a plurality of pixels 102 are arranged in a matrix, a scanning line drive circuit 106 provided outside the image display unit 103, and data lines. It includes a drive circuit 107, a power supply circuit 119 including a power supply modulation unit 108 and a power supply unit 109, and a control unit 110. Of these, the power supply modulation unit 108 is provided with a common electrode switch circuit 1081, a third switch circuit 1082, and a fourth switch circuit 1083. Further, the power supply unit 109 has a power supply 1091, a first voltage end 1092 that outputs a potential of V (first potential) as an example, and a second voltage terminal 1092 that outputs a potential of 0 [V] (second potential) as an example. A voltage end 1093 is provided.

画像表示部103では、複数本の走査線104(scan)がX軸方向に延びている。一方、画像表示部103では、複数本のデータ線105(data)がY軸方向に延びている。そして、走査線104とデータ線105の交差点近傍にそれぞれ画素102が設けられている。 In the image display unit 103, a plurality of scanning lines 104 (scan) extend in the X-axis direction. On the other hand, in the image display unit 103, a plurality of data lines 105 (data) extend in the Y-axis direction. Pixels 102 are provided in the vicinity of the intersection of the scanning line 104 and the data line 105, respectively.

また、全ての画素102に共通の配線として、第1電源線111(L1)と、第2電源線112(L2)と、第3電源線113(L3)と、第5電源線115(Vss)と、を有している。 Further, as wiring common to all pixels 102, the first power supply line 111 (L1), the second power supply line 112 (L2), the third power supply line 113 (L3), and the fifth power supply line 115 (Vss). And have.

また、全ての画素102に共通の電極として、図3に示す共通電極202を有している。 Further, as an electrode common to all the pixels 102, the common electrode 202 shown in FIG. 3 is provided.

図3に示す画素102には、駆動用TFT124(画素スイッチング素子)と、メモリー回路125と、第1スイッチ回路126と、第2スイッチ回路127と、画素電極121と、画素電極121と共通電極202との間に設けられた電気泳動物質層7と、が設けられている。これらは、個々の画素102に対応して設けられている。なお、TFTは、Thin Film Transistorである。 The pixels 102 shown in FIG. 3 include a driving TFT 124 (pixel switching element), a memory circuit 125, a first switch circuit 126, a second switch circuit 127, a pixel electrode 121, a pixel electrode 121, and a common electrode 202. An electrophoretic material layer 7 provided between the two is provided. These are provided corresponding to the individual pixels 102. The TFT is a Thin Film Transistor.

ここで、画素102に設けられる配線について説明する。
画素102には、図3に示すように、走査線104(scan)、データ線105(data)、第1電源線111(L1)、第2電源線112(L2)、第3電源線113(L3)、および第5電源線115(Vss)が配置されている。
Here, the wiring provided in the pixel 102 will be described.
As shown in FIG. 3, the pixel 102 includes a scanning line 104 (scan), a data line 105 (data), a first power supply line 111 (L1), a second power supply line 112 (L2), and a third power supply line 113 ( L3) and the fifth power supply line 115 (Vss) are arranged.

このうち、走査線104は、駆動用TFT124のオンタイミングを規定する選択信号を供給する。 Of these, the scanning line 104 supplies a selection signal that defines the on-timing of the driving TFT 124.

また、データ線105は、1ビットの画像データを規定する画像信号を供給する。
なお、本実施形態では、画像データとして「L」(第1状態)を規定する場合にはローレベル(低電位)の画像信号を供給し、画像データとして「H」(第2状態)を規定する場合にはハイレベル(高電位)の画像信号を供給するものとする。
Further, the data line 105 supplies an image signal that defines 1-bit image data.
In the present embodiment, when "L" (first state) is defined as image data, a low level (low potential) image signal is supplied, and "H" (second state) is defined as image data. In this case, a high level (high potential) image signal shall be supplied.

すなわち、アクティブマトリクス回路基板100は、走査線104と、データ線105と、画素102に対応して設けられ走査線104およびデータ線105とメモリー回路125との間に設けられている駆動用TFT124(画素スイッチング素子)と、を有している。これにより、データ線105から供給される画像信号に基づく画像データをメモリー回路125に入力するように動作することができる。 That is, the active matrix circuit board 100 is a drive TFT 124 (which is provided between the scanning line 104, the data line 105, the scanning line 104, the data line 105, and the memory circuit 125, which is provided corresponding to the pixel 102. Pixel switching element) and. As a result, it is possible to operate so as to input the image data based on the image signal supplied from the data line 105 into the memory circuit 125.

また、第1電源線111は、第1スイッチ回路126を介して、粒子71を泳動させる駆動信号を画素電極121に供給する。 Further, the first power supply line 111 supplies a drive signal for running the particles 71 to the pixel electrode 121 via the first switch circuit 126.

一方、第2電源線112は、第2スイッチ回路127を介して、粒子71を泳動させる駆動信号を画素電極121に供給する。 On the other hand, the second power supply line 112 supplies a drive signal for running the particles 71 to the pixel electrode 121 via the second switch circuit 127.

なお、本実施形態では、一例として、第1電源線111からは駆動信号Vpix(L1)としてVの電位(第1電位)が、第2電源線112からは駆動信号Vpix(L2)として0[V]の電位(第2電位)が、それぞれ供給されるものとする。 In the present embodiment, as an example, the potential of V as the drive signal Vpix (L1) from the first power supply line 111 (first potential) is 0 [from the second power supply line 112 as the drive signal Vpix (L2). It is assumed that the potentials of V] (second potentials) are supplied respectively.

また、第3電源線113は、共通電極202に接続されており、共通電極202に共通電位信号Vcomを供給する。 Further, the third power supply line 113 is connected to the common electrode 202, and supplies the common potential signal Vcom to the common electrode 202.

なお、本実施形態では、一例として、V(第1電位)と0[V](第2電位)の2値の電位からなるパルス波形の共通電位信号Vcomが第3電源線113から供給されるものとする。言い換えると、第3電源線113に供給される2値の電位のうち、低い方の電位を基準電位、すなわち0[V]としている。 In the present embodiment, as an example, a common potential signal Vcom of a pulse waveform composed of two potentials of V (first potential) and 0 [V] (second potential) is supplied from the third power supply line 113. Shall be. In other words, the lower potential of the binary potentials supplied to the third power supply line 113 is set as the reference potential, that is, 0 [V].

第1電源線111や第3電源線113に供給されるVの電位は、特に限定されないが、一般には5V以上20V以下程度とされる。 The potential of V supplied to the first power supply line 111 and the third power supply line 113 is not particularly limited, but is generally set to about 5 V or more and 20 V or less.

また、第5電源線115は、メモリー回路125に定電位の電位信号を供給する。これにより、メモリー回路125において画像信号を保持することができる。 Further, the fifth power supply line 115 supplies a constant potential potential signal to the memory circuit 125. As a result, the image signal can be held in the memory circuit 125.

なお、第5電源線115に供給される電位は、特に限定されないが、一般に0[V]とされる。 The potential supplied to the fifth power supply line 115 is not particularly limited, but is generally 0 [V].

共通電極202は、前述したように第3電源線113に接続されている。そして、電気泳動表示装置1は、画素電極121と共通電極202との間に設けられている電気泳動物質層7を有する。 The common electrode 202 is connected to the third power supply line 113 as described above. The electrophoresis display device 1 has an electrophoresis substance layer 7 provided between the pixel electrode 121 and the common electrode 202.

電気泳動物質層7は、画素電極121と共通電極202との間に挟持されており、これらの間に生じた電位差に伴う電界によって粒子71を泳動させ、表示面に画像を表示する。すなわち、粒子71が有する電荷の極性と電界の方向に応じて、帯電した粒子71の泳動方向が決まる。例えば、共通電極202の電位に対して画素電極121の電位が高くなるように設定すると、画素電極121から共通電極202に向かう電界が生じるため、正に帯電している白粒子71bは共通電極202側へ泳動し、負に帯電している黒粒子71aは画素電極121側へ泳動する。本実施形態では、表示面が対向基板201側に設定されているので、このような粒子71の泳動によって表示面には白色が表示される。一方、共通電極202の電位に対して画素電極121の電位が低くなるように設定すると、共通電極202から画素電極121に向かう電界が生じるので、正に帯電している白粒子71bは画素電極121側へ泳動し、負に帯電している黒粒子71aは共通電極202側へ泳動する。これにより、表示面には黒色が表示される。 The electrophoresis material layer 7 is sandwiched between the pixel electrode 121 and the common electrode 202, and the particles 71 are run by the electric field associated with the potential difference generated between them, and an image is displayed on the display surface. That is, the migration direction of the charged particles 71 is determined according to the polarity of the electric charge and the direction of the electric field of the particles 71. For example, if the potential of the pixel electrode 121 is set to be higher than the potential of the common electrode 202, an electric field is generated from the pixel electrode 121 toward the common electrode 202, so that the positively charged white particles 71b are the common electrode 202. The black particles 71a that migrate to the side and are negatively charged migrate to the pixel electrode 121 side. In the present embodiment, since the display surface is set on the opposite substrate 201 side, white is displayed on the display surface by such migration of the particles 71. On the other hand, if the potential of the pixel electrode 121 is set to be lower than the potential of the common electrode 202, an electric field is generated from the common electrode 202 toward the pixel electrode 121, so that the positively charged white particles 71b are the pixel electrodes 121. The black particles 71a that migrate to the side and are negatively charged migrate to the common electrode 202 side. As a result, black is displayed on the display surface.

次に、画素102に設けられる回路等について説明する。
駆動用TFT124は、例えばN型MOS(Metal Oxide Semiconductor)トランジスターである。そして、駆動用TFT124のゲート電極は走査線104に接続され、ソース電極はデータ線105に接続され、ドレイン電極はメモリー回路125の入力端子に接続されている。
Next, the circuit and the like provided in the pixel 102 will be described.
The driving TFT 124 is, for example, an N-type MOS (Metal Oxide Semiconductor) transistor. The gate electrode of the driving TFT 124 is connected to the scanning line 104, the source electrode is connected to the data line 105, and the drain electrode is connected to the input terminal of the memory circuit 125.

メモリー回路125は、駆動用TFT124のドレイン電極と第5電源線115との間に設けられたコンデンサー1251を備えている。 The memory circuit 125 includes a capacitor 1251 provided between the drain electrode of the driving TFT 124 and the fifth power supply line 115.

本実施形態に係るメモリー回路125は、DRAM(Dynamic Random Access Memory)方式のメモリー回路であって、1ビットの画像データを保持可能な1入力1出力のメモリー回路である。保持された画像データは、第1スイッチ回路126および第2スイッチ回路127の共通入力端子P1に供給される。 The memory circuit 125 according to the present embodiment is a DRAM (Dynamic Random Access Memory) type memory circuit, which is a memory circuit having one input and one output capable of holding 1-bit image data. The retained image data is supplied to the common input terminal P1 of the first switch circuit 126 and the second switch circuit 127.

第1スイッチ回路126は、P型MOSトランジスター1261を含んでいる。具体的には、P型MOSトランジスター1261のソース電極は第1電源線111に接続され、ドレイン電極は第1スイッチ回路126および第2スイッチ回路127の共通出力端子P2に接続され、ゲート電極は共通入力端子P1に接続されている。 The first switch circuit 126 includes a P-type MOS transistor 1261. Specifically, the source electrode of the P-type MOS transistor 1261 is connected to the first power supply line 111, the drain electrode is connected to the common output terminal P2 of the first switch circuit 126 and the second switch circuit 127, and the gate electrode is common. It is connected to the input terminal P1.

第2スイッチ回路127は、N型MOSトランジスター1271を含んでいる。具体的には、N型MOSトランジスター1271のソース電極は第2電源線112に接続され、ドレイン電極は共通出力端子P2に接続され、ゲート電極は共通入力端子P1に接続されている。 The second switch circuit 127 includes an N-type MOS transistor 1271. Specifically, the source electrode of the N-type MOS transistor 1271 is connected to the second power supply line 112, the drain electrode is connected to the common output terminal P2, and the gate electrode is connected to the common input terminal P1.

画素電極121は、前述したように、共通出力端子P2に接続されている。これにより、共通出力端子P2を介して駆動信号が画素電極121に供給される。 As described above, the pixel electrode 121 is connected to the common output terminal P2. As a result, the drive signal is supplied to the pixel electrode 121 via the common output terminal P2.

次に、画像表示部103の外部に設けられる回路等について説明する。
走査線駆動回路106は、複数の走査線104に接続されており、駆動用TFT124のオンタイミングを規定する選択信号を、走査線104を介して駆動用TFT124のゲート電極に供給する。
Next, a circuit and the like provided outside the image display unit 103 will be described.
The scanning line drive circuit 106 is connected to a plurality of scanning lines 104, and supplies a selection signal defining the on-timing of the driving TFT 124 to the gate electrode of the driving TFT 124 via the scanning line 104.

また、データ線駆動回路107は、複数のデータ線105に接続されており、1ビットの画像データを規定する画像信号を、データ線105を介して駆動用TFT124のソース電極に供給する。 Further, the data line drive circuit 107 is connected to a plurality of data lines 105, and supplies an image signal defining 1-bit image data to the source electrode of the drive TFT 124 via the data line 105.

また、電源変調部108は、第1電源線111、第2電源線112、第3電源線113、および第5電源線115に接続されており、これらの各配線と電源部109とを電気的に接続および切断する。すなわち、電源変調部108には、図2に示すように電源部109が接続されている。これにより、電源部109とこれらの電源線との間の電気的接続が、電源変調部108によって制御される。 Further, the power supply modulation unit 108 is connected to the first power supply line 111, the second power supply line 112, the third power supply line 113, and the fifth power supply line 115, and each of these wirings and the power supply unit 109 are electrically connected. Connect and disconnect to. That is, the power supply unit 109 is connected to the power supply modulation unit 108 as shown in FIG. As a result, the electrical connection between the power supply unit 109 and these power supply lines is controlled by the power supply modulation unit 108.

ここで、図3のうち画素102の右側には、電源変調部108に含まれた、第1電源線111、第2電源線112および第3電源線113と電源部109とを電気的に開閉する回路を選択的に図示している。図3に示すように、電源変調部108は、共通電極スイッチ回路1081(SWcom)と、第3スイッチ回路1082(SW3)と、第4スイッチ回路1083(SW4)と、を備えている。そして、第1電源線111、第2電源線112および第3電源線113は、これらの共通電極スイッチ回路1081、第3スイッチ回路1082および第4スイッチ回路1083により、電源部109との間で電気的に接続および切断される。 Here, on the right side of the pixel 102 in FIG. 3, the first power supply line 111, the second power supply line 112, the third power supply line 113, and the power supply unit 109 included in the power supply modulation unit 108 are electrically opened and closed. The circuit to be used is selectively illustrated. As shown in FIG. 3, the power supply modulation unit 108 includes a common electrode switch circuit 1081 (SWcom), a third switch circuit 1082 (SW3), and a fourth switch circuit 1083 (SW4). Then, the first power supply line 111, the second power supply line 112, and the third power supply line 113 are electrically connected to the power supply unit 109 by the common electrode switch circuit 1081, the third switch circuit 1082, and the fourth switch circuit 1083. Connected and disconnected.

このうち、共通電極スイッチ回路1081は、1回路2接点型のスイッチを含み、図3に示すように、第3電源線113の接続先を接点1081aと接点1081bとの間で切り替えることができる。また、接点1081aは、第3スイッチ回路1082および第1電圧端1092と接続されている。一方、接点1081bは、第4スイッチ回路1083および第2電圧端1093と接続されている。 Of these, the common electrode switch circuit 1081 includes a one-circuit, two-contact type switch, and as shown in FIG. 3, the connection destination of the third power supply line 113 can be switched between the contact 1081a and the contact 1081b. Further, the contact 1081a is connected to the third switch circuit 1082 and the first voltage end 1092. On the other hand, the contact 1081b is connected to the fourth switch circuit 1083 and the second voltage end 1093.

共通電極スイッチ回路1081の動作によって、第3電源線113と接点1081aとを接続すると、電源1091の正極と共通電極202との間が電気的に接続される。一方、共通電極スイッチ回路1081の動作によって、第3電源線113と接点1081bとを接続すると、電源1091の負極と共通電極202との間が電気的に接続される。 When the third power supply line 113 and the contact 1081a are connected by the operation of the common electrode switch circuit 1081, the positive electrode of the power supply 1091 and the common electrode 202 are electrically connected. On the other hand, when the third power supply line 113 and the contact 1081b are connected by the operation of the common electrode switch circuit 1081, the negative electrode of the power supply 1091 and the common electrode 202 are electrically connected.

共通電極スイッチ回路1081は、第3電源線113を接点1081aと接続する期間と、第3電源線113を接点1081bと接続する期間と、を交互に切り替えるように動作する。すなわち、共通電極スイッチ回路1081では、第3電源線113が、第1電圧端1092と第2電圧端1093のいずれかに対して、交互に導通する。これにより、共通電極202には、Vの電位(第1電位)と0[V]の電位(第2電位)とが交互に供給されることとなる。 The common electrode switch circuit 1081 operates so as to alternately switch between a period in which the third power supply line 113 is connected to the contact 1081a and a period in which the third power supply line 113 is connected to the contact 1081b. That is, in the common electrode switch circuit 1081, the third power supply line 113 alternately conducts to either the first voltage end 1092 or the second voltage end 1093. As a result, the potential of V (first potential) and the potential of 0 [V] (second potential) are alternately supplied to the common electrode 202.

第3スイッチ回路1082は、1回路1接点型のスイッチを含み、図3に示すように、第1電源線111と電源部109の第1電圧端1092との間を電気的に開閉する。第3スイッチ回路1082の開閉によって、第1スイッチ回路126にVの電位(第1電位)を供給する状態と、第1電源線111が電気的に浮いている状態(フロート状態)と、を切り替えることができる。 The third switch circuit 1082 includes a one-circuit, one-contact type switch, and electrically opens and closes between the first power supply line 111 and the first voltage end 1092 of the power supply unit 109, as shown in FIG. By opening and closing the third switch circuit 1082, the state in which the potential of V (first potential) is supplied to the first switch circuit 126 and the state in which the first power supply line 111 is electrically floating (float state) are switched. be able to.

そして、第3スイッチ回路1082は、共通電極スイッチ回路1081と協調して動作する。具体的には、共通電極スイッチ回路1081において第3電源線113が第2電圧端1093と導通しているときには、第3スイッチ回路1082において第1電源線111と第1電圧端1092との間を導通し、共通電極スイッチ回路1081において第3電源線113が第1電圧端1092と導通しているときには、第3スイッチ回路1082において第1電源線111と第1電圧端1092との間を遮断する。 Then, the third switch circuit 1082 operates in cooperation with the common electrode switch circuit 1081. Specifically, when the third power supply line 113 is conducting with the second voltage end 1093 in the common electrode switch circuit 1081, the third power supply line 111 and the first voltage end 1092 are connected in the third switch circuit 1082. When the third power supply line 113 is conducting with the first voltage end 1092 in the common electrode switch circuit 1081, the third power supply line 111 and the first voltage end 1092 are cut off in the third switch circuit 1082. ..

第4スイッチ回路1083は、1回路1接点型のスイッチを含み、図3に示すように、第2電源線112と電源部109の第2電圧端1093との間を電気的に開閉する。第4スイッチ回路1083の開閉によって、第2スイッチ回路127に0の電位(第2電位)を供給する状態と、第2電源線112が電気的に浮いている状態(フロート状態)と、を切り替えることができる。 The fourth switch circuit 1083 includes a one-circuit, one-contact type switch, and electrically opens and closes between the second power supply line 112 and the second voltage end 1093 of the power supply unit 109, as shown in FIG. By opening and closing the fourth switch circuit 1083, the state of supplying 0 potential (second potential) to the second switch circuit 127 and the state of electrically floating the second power supply line 112 (float state) are switched. be able to.

そして、第4スイッチ回路1083は、共通電極スイッチ回路1081と協調して動作する。具体的には、共通電極スイッチ回路1081において第3電源線113が第1電圧端1092と導通しているときには、第4スイッチ回路1083において第2電源線112と第2電圧端1093との間を導通し、共通電極スイッチ回路1081において第3電源線113が第2電圧端1093と導通しているときには、第4スイッチ回路1083において第2電源線112と第2電圧端1093との間を遮断する。 Then, the fourth switch circuit 1083 operates in cooperation with the common electrode switch circuit 1081. Specifically, when the third power supply line 113 is conducting with the first voltage end 1092 in the common electrode switch circuit 1081, between the second power supply line 112 and the second voltage end 1093 in the fourth switch circuit 1083. When the third power supply line 113 is conducting with the second voltage end 1093 in the common electrode switch circuit 1081, the fourth power supply line 112 and the second voltage end 1093 are cut off in the fourth switch circuit 1083. ..

なお、これらの走査線駆動回路106、データ線駆動回路107および電源変調部108は、それぞれその動作が制御部110によって制御される。具体的には、制御部110は、図示しない外部の上位制御装置から入力される信号に基づいて、走査線駆動回路106、データ線駆動回路107および電源変調部108の動作を制御する。 The operations of the scanning line drive circuit 106, the data line drive circuit 107, and the power supply modulation unit 108 are controlled by the control unit 110, respectively. Specifically, the control unit 110 controls the operations of the scanning line drive circuit 106, the data line drive circuit 107, and the power supply modulation unit 108 based on a signal input from an external higher-level control device (not shown).

また、電源部109は、前述したように、電源1091と、Vの電位(第1電位)を出力する第1電圧端1092と、0[V]の電位(第2電位)を出力する第2電圧端1093と、を備えている。 Further, as described above, the power supply unit 109 outputs the power supply 1091, the first voltage end 1092 that outputs the potential of V (first potential), and the second power supply unit 109 that outputs the potential of 0 [V] (second potential). It includes a voltage end 1093 and.

<表示装置の駆動方法>
次に、本発明の表示装置の駆動方法の第1実施形態について説明する。以下、図1〜3に示す電気泳動表示装置1の駆動方法について説明する。
<How to drive the display device>
Next, the first embodiment of the driving method of the display device of this invention will be described. Hereinafter, the driving method of the electrophoresis display device 1 shown in FIGS. 1 to 3 will be described.

図1〜3に示す電気泳動表示装置1は、電極基板120(基板)と、第1電源線111、第2電源線112および第3電源線113と、電源部109と、画素電極121と、メモリー回路125と、共通電極202と、第1スイッチ回路126と、第2スイッチ回路127と、を有する。 The electrophoresis display device 1 shown in FIGS. 1 to 3 includes an electrode substrate 120 (board), a first power supply line 111, a second power supply line 112, a third power supply line 113, a power supply unit 109, a pixel electrode 121, and the like. It has a memory circuit 125, a common electrode 202, a first switch circuit 126, and a second switch circuit 127.

そして、本実施形態に係る電気泳動表示装置1の駆動方法は、第1電源線111と第3電源線113との間および第2電源線112と第3電源線113との間のいずれかに電位差を印加する第1ステップと、第1電源線111および第2電源線112を電気的に浮いた状態にする第2ステップと、を有する。以下、各ステップについて順次説明する。 The driving method of the electrophoresis display device 1 according to the present embodiment is either between the first power supply line 111 and the third power supply line 113 or between the second power supply line 112 and the third power supply line 113. It has a first step of applying a potential difference and a second step of electrically floating the first power supply line 111 and the second power supply line 112. Hereinafter, each step will be described in sequence.

第1ステップでは、表示の書き換えにあたり、まず、駆動用TFT124をオンにして、データ線105から画像信号を供給する。これにより、メモリー回路125に画像データが保持される。
そして、メモリー回路125に保持された画像データが第1スイッチ回路126および第2スイッチ回路127に入力されると、第1スイッチ回路126および第2スイッチ回路127では互いに異なる挙動を示す。
In the first step, in rewriting the display, first, the driving TFT 124 is turned on and the image signal is supplied from the data line 105. As a result, the image data is held in the memory circuit 125.
Then, when the image data held in the memory circuit 125 is input to the first switch circuit 126 and the second switch circuit 127, the first switch circuit 126 and the second switch circuit 127 behave differently from each other.

例えば、メモリー回路125から共通入力端子P1に対して出力される画像データが「L」である場合、第1スイッチ回路126は導通状態となる。一方、出力される画像データが「H」である場合、第1スイッチ回路126は遮断状態となる。
また、メモリー回路125から共通入力端子P1に対して出力される画像データが「H」である場合、第2スイッチ回路127は導通状態となる。一方、出力される画像データが「L」である場合、第2スイッチ回路127は遮断状態となる。
For example, when the image data output from the memory circuit 125 to the common input terminal P1 is “L”, the first switch circuit 126 is in a conductive state. On the other hand, when the output image data is "H", the first switch circuit 126 is in the cutoff state.
Further, when the image data output from the memory circuit 125 to the common input terminal P1 is "H", the second switch circuit 127 is in a conductive state. On the other hand, when the output image data is "L", the second switch circuit 127 is in the cutoff state.

したがって、以下、画像データが「L」(第1状態)であるか、「H」(第2状態)であるか、に場合を分けて説明する。 Therefore, hereinafter, the case will be described separately depending on whether the image data is “L” (first state) or “H” (second state).

まず、画像データが「L」である場合について説明する。
図4は、画像データが「L」(第1状態)である場合において、図3に示すアクティブマトリクス回路基板100を含む表示装置の駆動方法を示すタイミングチャートである。
First, the case where the image data is "L" will be described.
FIG. 4 is a timing chart showing a driving method of the display device including the active matrix circuit board 100 shown in FIG. 3 when the image data is “L” (first state).

まず、図4に示すように、0[V]とVの2値の電位からなるパルス波形の共通電位信号Vcomを共通電極202に供給する。具体的には、期間T1では0[V]の電位を供給し、期間T2ではVの電位を供給し、期間T3では再び0[V]の電位を供給する。
このような電位の供給パターンは、図3に示す共通電極スイッチ回路1081の動作によって形成される。すなわち、期間T1および期間T3では第3電源線113を接点1081bと接続し、期間T2では第3電源線113を接点1081aと接続する。これにより、図4に示すパルス波形の共通電位信号Vcomが形成される。
First, as shown in FIG. 4, a common potential signal Vcom of a pulse waveform composed of binary potentials of 0 [V] and V is supplied to the common electrode 202. Specifically, the potential of 0 [V] is supplied in the period T1, the potential of V is supplied in the period T2, and the potential of 0 [V] is supplied again in the period T3.
Such a potential supply pattern is formed by the operation of the common electrode switch circuit 1081 shown in FIG. That is, in the period T1 and the period T3, the third power supply line 113 is connected to the contact 1081b, and in the period T2, the third power supply line 113 is connected to the contact 1081a. As a result, the common potential signal Vcom of the pulse waveform shown in FIG. 4 is formed.

画像データが「L」である場合、第2スイッチ回路127は遮断状態になるため、第1スイッチ回路126が導通状態となる。これにより、共通出力端子P2は、第1電源線111と導通することとなる。 When the image data is "L", the second switch circuit 127 is in the cutoff state, so that the first switch circuit 126 is in the conductive state. As a result, the common output terminal P2 becomes conductive with the first power supply line 111.

また、第3スイッチ回路1082は、前述したように、共通電極スイッチ回路1081と協調して動作する。具体的には、共通電極スイッチ回路1081において第3電源線113が第2電圧端1093と導通しているとき、すなわち期間T1にあるとき、第3スイッチ回路1082がオンになり、第1電源線111と第1電圧端1092との間を導通する。 Further, as described above, the third switch circuit 1082 operates in cooperation with the common electrode switch circuit 1081. Specifically, when the third power supply line 113 is conducting with the second voltage end 1093 in the common electrode switch circuit 1081, that is, when the period T1 is reached, the third power supply circuit 1082 is turned on and the first power supply line is turned on. It conducts between 111 and the first voltage end 1092.

その結果、第3スイッチ回路1082、第1電源線111、第1スイッチ回路126および共通出力端子P2を介して、第1電圧端1092から画素電極121に対して、図4に示すように電位Vの駆動信号Vpix(L1)が供給される。 As a result, the potential V is as shown in FIG. 4 from the first voltage end 1092 to the pixel electrode 121 via the third switch circuit 1082, the first power supply line 111, the first switch circuit 126, and the common output terminal P2. Drive signal Vpix (L1) is supplied.

期間T1では、共通電極202の電位は0[V]であるため、画素電極121と共通電極202との間に大きさVの電位差Vpix(L1)−Vcomが印加される(第1ステップ)。この電位差Vpix(L1)−Vcomにより生じた電界に応じて電気泳動物質層7に含まれている粒子71が泳動する。 Since the potential of the common electrode 202 is 0 [V] in the period T1, a potential difference Vpix (L1) -Vcom having a magnitude V is applied between the pixel electrode 121 and the common electrode 202 (first step). The particles 71 contained in the electrophoresis material layer 7 migrate according to the electric field generated by the potential difference Vpix (L1) -Vcom.

一方、画素電極121と共通電極202との間に電気泳動物質層7が介挿されている構成は、電気泳動物質層7を誘電体とするコンデンサーとみなすことができる。このため、期間T1では、画素電極121と共通電極202とを端子として電気泳動物質層7に充電される。換言すれば、第1ステップにおいて、第1電源線111と第3電源線113との間に充電される。 On the other hand, the configuration in which the electrophoretic substance layer 7 is interposed between the pixel electrode 121 and the common electrode 202 can be regarded as a capacitor having the electrophoretic substance layer 7 as a dielectric. Therefore, in the period T1, the electrophoretic substance layer 7 is charged with the pixel electrode 121 and the common electrode 202 as terminals. In other words, in the first step, charging is performed between the first power supply line 111 and the third power supply line 113.

次に、期間T1から期間T2への遷移に伴い、共通電極スイッチ回路1081の接続先を切り替える。これにより、共通電位信号Vcomが0[V]からVへと変化する。 Next, the connection destination of the common electrode switch circuit 1081 is switched with the transition from the period T1 to the period T2. As a result, the common potential signal Vcom changes from 0 [V] to V.

それとともに、第3スイッチ回路1082を、共通電極スイッチ回路1081と協調して動作させる。具体的には、共通電極スイッチ回路1081において第3電源線113が第1電圧端1092と導通しているとき、すなわち期間T2では、第3スイッチ回路1082をオフにして、第1電源線111と第1電圧端1092との間を遮断する。 At the same time, the third switch circuit 1082 is operated in cooperation with the common electrode switch circuit 1081. Specifically, when the third power supply line 113 is conducting with the first voltage end 1092 in the common electrode switch circuit 1081, that is, during the period T2, the third power supply circuit 1082 is turned off and the first power supply line 111 and the like. The circuit with the first voltage end 1092 is cut off.

その結果、第1電源線111は、電気的に浮いた状態(フロート状態)となる(第2ステップ)。このとき、期間T1において電気泳動物質層7に充電されていた電荷が、粒子71の泳動に寄与する。したがって、電源部109から直接的に電圧が印加されていない期間T2においても、第1ステップで充電された電荷の放電により画素電極121と共通電極202との間に電界を生じさせ、粒子71を泳動させる(表示を書き換える)ことができる。このため、期間T2においても泳動させた分、粒子71の泳動距離を従来よりも長くすることができる。すなわち、従来よりも泳動速度(表示の書き換え速度)の高速化を図ることができる。 As a result, the first power supply line 111 is in an electrically floating state (float state) (second step). At this time, the electric charge charged in the electrophoresis material layer 7 in the period T1 contributes to the migration of the particles 71. Therefore, even during the period T2 in which the voltage is not directly applied from the power supply unit 109, an electric field is generated between the pixel electrode 121 and the common electrode 202 by the discharge of the electric charge charged in the first step, and the particles 71 are generated. It can be run (rewrite the display). Therefore, the migration distance of the particles 71 can be made longer than before by the amount of migration during the period T2. That is, it is possible to increase the migration speed (display rewriting speed) as compared with the conventional case.

なお、このときに充放電されるのは、画像データが「L」である画素102に位置する電気泳動物質層7である。したがって、電気泳動物質層7に充電されていた電荷が放電された直後の電圧(図4に示す駆動信号Vpix(L1)の初期電圧α)は、以下の式で求められる。
α=VCall/(Call+Cpra
At this time, the electrophoretic substance layer 7 located in the pixel 102 whose image data is "L" is charged and discharged. Therefore, the voltage immediately after the charge charged in the electrophoresis material layer 7 is discharged (the initial voltage α of the drive signal Vpix (L1) shown in FIG. 4) is obtained by the following equation.
α = VC all / (C all + C pra)

ここで、Callは、画像データが「L」である画素102に位置する電気泳動物質層7の総容量である。また、Cpraは、第1電源線111やそれと等電位にある配線等の寄生容量である。 Here, Call is the total capacity of the electrophoresis material layer 7 located at the pixel 102 whose image data is “L”. Further, C pr is a parasitic capacitance of the first power supply line 111 and wiring at an equipotential potential with the first power supply line 111.

以上の式から明らかなように、画像データが「L」である画素102が多いほど、また、第1電源線111等の寄生容量が小さいほど、初期電圧αが高くなる。駆動信号Vpix(L1)に伴う電位差は、電荷の放電に伴って徐々に低下する。 As is clear from the above equation, the more pixels 102 whose image data is "L" and the smaller the parasitic capacitance of the first power supply line 111 or the like, the higher the initial voltage α. The potential difference associated with the drive signal Vpix (L1) gradually decreases as the electric charge is discharged.

なお、第3スイッチ回路1082は、共通電極スイッチ回路1081と協調して動作するが、このときの協調性は、同時であってもよく、多少のずれがあってもよい。後者の場合、第3電源線113に供給される共通電位信号Vcomが0[V]からVへと変化する直前で第3スイッチ回路1082を遮断するようにすればよい。このときの時間のずれ量は、特に限定されないが、一例として、共通電位信号Vcomのパルス波形の半周期の1000分の1以上10分の1以下程度が挙げられる。 The third switch circuit 1082 operates in cooperation with the common electrode switch circuit 1081, but the cooperation at this time may be simultaneous or may be slightly different. In the latter case, the third switch circuit 1082 may be cut off immediately before the common potential signal Vcom supplied to the third power supply line 113 changes from 0 [V] to V. The amount of time lag at this time is not particularly limited, but as an example, about 1/1000 or more and 1/10 or less of the half cycle of the pulse waveform of the common potential signal Vcom can be mentioned.

次に、期間T3に遷移するが、期間T3では前述した期間T1と同様の挙動になるため、再び、第3スイッチ回路1082がオンになり、第1電源線111と第1電圧端1092との間を導通する。 Next, the transition to the period T3 occurs, but in the period T3, the behavior is the same as that of the period T1 described above. Therefore, the third switch circuit 1082 is turned on again, and the first power supply line 111 and the first voltage end 1092 are connected to each other. Conduct between.

その結果、第3スイッチ回路1082、第1電源線111、第1スイッチ回路126および共通出力端子P2を介して、第1電圧端1092から画素電極121に対して、図4に示すように電位Vの駆動信号Vpix(L1)が供給される。そして、これ以降は、期間T2の挙動と期間T3の挙動とを繰り返すこととなる。 As a result, the potential V is as shown in FIG. 4 from the first voltage end 1092 to the pixel electrode 121 via the third switch circuit 1082, the first power supply line 111, the first switch circuit 126, and the common output terminal P2. Drive signal Vpix (L1) is supplied. After that, the behavior of the period T2 and the behavior of the period T3 are repeated.

以上のような第1ステップおよび第2ステップを経ることによって、より長い期間において粒子71の泳動が滞ることがないため、泳動速度(表示の書き換え速度)の高速化が図られることとなる。 By going through the first step and the second step as described above, the migration of the particles 71 is not delayed for a longer period of time, so that the migration speed (display rewriting speed) can be increased.

続いて、画像データが「H」である場合について説明する。
図5は、画像データが「H」(第2状態)である場合において、図3に示すアクティブマトリクス回路基板100を含む表示装置の駆動方法を示すタイミングチャートである。
Next, a case where the image data is “H” will be described.
FIG. 5 is a timing chart showing a driving method of the display device including the active matrix circuit board 100 shown in FIG. 3 when the image data is “H” (second state).

まず、図5に示すように、0[V]とVの2値の電位からなるパルス波形の共通電位信号Vcomを共通電極202に供給する。具体的には、期間T1ではVの電位を供給し、期間T2では0[V]の電位を供給し、期間T3では再びVの電位を供給する。なお、図5では、説明の都合上、期間T1〜T3と共通電位信号Vcomとの関係を図4に対してパルス波形の半波長分ずらしている。 First, as shown in FIG. 5, a common potential signal Vcom of a pulse waveform composed of binary potentials of 0 [V] and V is supplied to the common electrode 202. Specifically, the potential of V is supplied in the period T1, the potential of 0 [V] is supplied in the period T2, and the potential of V is supplied again in the period T3. In FIG. 5, for convenience of explanation, the relationship between the periods T1 to T3 and the common potential signal Vcom is shifted by half a wavelength of the pulse waveform with respect to FIG.

画像データが「H」である場合、第1スイッチ回路126は遮断状態になるため、第2スイッチ回路127が導通状態となる。これにより、共通出力端子P2は、第2電源線112と導通することとなる。 When the image data is "H", the first switch circuit 126 is in the cutoff state, so that the second switch circuit 127 is in the conductive state. As a result, the common output terminal P2 becomes conductive with the second power supply line 112.

また、第4スイッチ回路1083は、前述したように、共通電極スイッチ回路1081と協調して動作する。具体的には、共通電極スイッチ回路1081において第3電源線113が第1電圧端1092と導通しているとき、すなわち期間T1にあるとき、第4スイッチ回路1083がオンになり、第2電源線112と第2電圧端1093との間を導通する。 Further, the fourth switch circuit 1083 operates in cooperation with the common electrode switch circuit 1081 as described above. Specifically, when the third power supply line 113 is conducting with the first voltage end 1092 in the common electrode switch circuit 1081, that is, when the period T1 is reached, the fourth power supply circuit 1083 is turned on and the second power supply line is turned on. Conducts between 112 and the second voltage end 1093.

その結果、第4スイッチ回路1083、第2電源線112、第2スイッチ回路127および共通出力端子P2を介して、第2電圧端1093から画素電極121に対して、図5に示すように電位0[V]の駆動信号Vpix(L2)が供給される。 As a result, the potential is 0 with respect to the pixel electrode 121 from the second voltage end 1093 via the fourth switch circuit 1083, the second power supply line 112, the second switch circuit 127, and the common output terminal P2, as shown in FIG. The drive signal Vpix (L2) of [V] is supplied.

期間T1では、共通電極202の電位はVであるため、画素電極121の電位は共通電極202の電位に対して−Vとなり、画素電極121と共通電極202との間に大きさVの電位差Vpix(L2)−Vcomが印加される(第1ステップ)。この電位差Vpix(L2)−Vcomにより生じた電界に応じて電気泳動物質層7に含まれている粒子71が泳動する。 In the period T1, since the potential of the common electrode 202 is V, the potential of the pixel electrode 121 is −V with respect to the potential of the common electrode 202, and the potential difference Vpix of magnitude V between the pixel electrode 121 and the common electrode 202. (L2) -Vcom is applied (first step). The particles 71 contained in the electrophoresis material layer 7 migrate according to the electric field generated by the potential difference Vpix (L2) -Vcom.

一方、期間T1では、画素電極121と共通電極202とを端子として電気泳動物質層7に充電される。 On the other hand, in the period T1, the electrophoretic substance layer 7 is charged with the pixel electrode 121 and the common electrode 202 as terminals.

次に、期間T1から期間T2への遷移に伴い、共通電極スイッチ回路1081の接続先を切り替える。これにより、共通電位信号VcomがVから0[V]へと変化する。 Next, the connection destination of the common electrode switch circuit 1081 is switched with the transition from the period T1 to the period T2. As a result, the common potential signal Vcom changes from V to 0 [V].

それとともに、第4スイッチ回路1083を、共通電極スイッチ回路1081と協調して動作させる。具体的には、共通電極スイッチ回路1081において第3電源線113が第2電圧端1093と導通しているとき、すなわち期間T2では、第4スイッチ回路1083をオフにして、第2電源線112と第2電圧端1093との間を遮断する。 At the same time, the fourth switch circuit 1083 is operated in cooperation with the common electrode switch circuit 1081. Specifically, when the third power supply line 113 is conducting with the second voltage end 1093 in the common electrode switch circuit 1081, that is, during the period T2, the fourth power supply circuit 1083 is turned off and the second power supply line 112 is used. The circuit with the second voltage end 1093 is cut off.

その期間、第2電源線112は、電気的に浮いた状態(フロート状態)となる(第2ステップ)。このとき、電気泳動物質層7に充電されていた電荷が、粒子71の泳動に寄与する。したがって、電源部109から直接的に電圧が印加されていない期間T2においても、第1ステップで充電された電荷の放電により画素電極121と共通電極202との間に電界を生じさせ、粒子71を泳動させる(表示を書き換える)ことができる。このため、期間T2においても泳動させた分、粒子71の泳動距離を従来よりも長くすることができる。すなわち、従来よりも泳動速度(表示の書き換え速度)の高速化を図ることができる。 During that period, the second power supply line 112 is in an electrically floating state (float state) (second step). At this time, the electric charge charged in the electrophoresis material layer 7 contributes to the migration of the particles 71. Therefore, even during the period T2 in which the voltage is not directly applied from the power supply unit 109, an electric field is generated between the pixel electrode 121 and the common electrode 202 by the discharge of the electric charge charged in the first step, and the particles 71 are generated. It can be run (rewrite the display). Therefore, the migration distance of the particles 71 can be made longer than before by the amount of migration during the period T2. That is, it is possible to increase the migration speed (display rewriting speed) as compared with the conventional case.

なお、このときに充放電されるのは、画像データが「H」である画素102に位置する電気泳動物質層7である。したがって、電気泳動物質層7に充電されていた電荷が放電された直後の電圧(図5に示す駆動信号Vpix(L2)の初期電圧α)は、画像データが「L」である場合と同様、以下の式で求められる。
α=VCall/(Call+Cpra
At this time, the electrophoretic substance layer 7 located in the pixel 102 whose image data is "H" is charged and discharged. Therefore, the voltage immediately after the charge charged in the electrophoresis material layer 7 is discharged (the initial voltage α of the drive signal Vpix (L2) shown in FIG. 5) is the same as when the image data is “L”. It is calculated by the following formula.
α = VC all / (C all + C pra)

ここで、Callは、画像データが「H」である画素102に位置する電気泳動物質層7の総容量である。また、Cpraは、第2電源線112やそれと等電位にある配線等の寄生容量である。 Here, Call is the total capacity of the electrophoresis material layer 7 located at the pixel 102 whose image data is “H”. Further, C pr is a parasitic capacitance of the second power supply line 112 and wiring equipotential with the second power supply line 112.

以上の式から明らかなように、画像データが「H」である画素102が多いほど、また、第2電源線112等の寄生容量が小さいほど、初期電圧αが高くなる。駆動信号Vpix(L2)に伴う電位差は、電荷の放電に伴って徐々に低下する。 As is clear from the above equation, the more pixels 102 whose image data is "H" and the smaller the parasitic capacitance of the second power supply line 112 or the like, the higher the initial voltage α. The potential difference associated with the drive signal Vpix (L2) gradually decreases as the electric charge is discharged.

なお、第4スイッチ回路1083は、共通電極スイッチ回路1081と協調して動作するが、このときの協調性は、同時であってもよく、多少のずれがあってもよい。後者の場合、第3電源線113に供給される共通電位信号VcomがVから0[V]へと変化する直前で第4スイッチ回路1083を遮断するようにすればよい。このときの時間のずれ量は、特に限定されないが、一例として、共通電位信号Vcomのパルス波形の半周期の1000分の1以上10分の1以下程度が挙げられる。 The fourth switch circuit 1083 operates in cooperation with the common electrode switch circuit 1081, but the cooperation at this time may be simultaneous or may be slightly different. In the latter case, the fourth switch circuit 1083 may be cut off immediately before the common potential signal Vcom supplied to the third power supply line 113 changes from V to 0 [V]. The amount of time lag at this time is not particularly limited, but as an example, about 1/1000 or more and 1/10 or less of the half cycle of the pulse waveform of the common potential signal Vcom can be mentioned.

次に、期間T3に遷移するが、期間T3では前述した期間T1と同様の挙動になるため、再び、第4スイッチ回路1083がオンになり、第2電源線112と第2電圧端1093との間を導通する。 Next, the transition to the period T3 occurs, but in the period T3, the behavior is the same as that of the period T1 described above. Therefore, the fourth switch circuit 1083 is turned on again, and the second power supply line 112 and the second voltage end 1093 are connected to each other. Conduct between.

その結果、第4スイッチ回路1083、第2電源線112、第2スイッチ回路127および共通出力端子P2を介して、第2電圧端1093から画素電極121に対して、図5に示すように電位0[V]の駆動信号Vpix(L2)が供給される。そして、これ以降は、期間T2の挙動と期間T3の挙動とを繰り返すこととなる。 As a result, the potential is 0 with respect to the pixel electrode 121 from the second voltage end 1093 via the fourth switch circuit 1083, the second power supply line 112, the second switch circuit 127, and the common output terminal P2, as shown in FIG. The drive signal Vpix (L2) of [V] is supplied. After that, the behavior of the period T2 and the behavior of the period T3 are repeated.

以上のような第1ステップおよび第2ステップを経ることによって、より長い期間において粒子71の泳動が滞ることがないため、泳動速度(表示の書き換え速度)の高速化が図られることとなる。 By going through the first step and the second step as described above, the migration of the particles 71 is not delayed for a longer period of time, so that the migration speed (display rewriting speed) can be increased.

以上のように、本実施形態によれば、画素電極121と共通電極202との間においてゼロより大きい電位差を維持することができる。これにより、粒子71が泳動しない期間を実質的になくしたり、減らしたりすることができる。その結果、画素電極121と共通電極202との間に印加する電圧を高めなくても粒子71の泳動に要する時間を短縮し、表示の書き換えをより短時間で行い得る(粒子71の泳動速度の高速化が図られた)電気泳動表示装置1が得られる。また、逆に、表示の書き換えに要する時間を長くすることなく、画素電極121と共通電極202との間に印加する電圧を下げることができ、電気泳動表示装置1の消費電力を抑えることができる。 As described above, according to the present embodiment, it is possible to maintain a potential difference larger than zero between the pixel electrode 121 and the common electrode 202. As a result, the period during which the particles 71 do not run can be substantially eliminated or reduced. As a result, the time required for migration of the particles 71 can be shortened without increasing the voltage applied between the pixel electrode 121 and the common electrode 202, and the display can be rewritten in a shorter time (the migration speed of the particles 71). An electrophoresis display device 1 (which has been speeded up) can be obtained. On the contrary, the voltage applied between the pixel electrode 121 and the common electrode 202 can be reduced without lengthening the time required for rewriting the display, and the power consumption of the electrophoresis display device 1 can be suppressed. ..

また、本実施形態によれば、各画素102に共通な第1電源線111、第2電源線112および第3電源線113に対する電位の供給を協調的に変調させるという比較的簡単な構成で、上記のような効果を得ることができる。このため、表示の書き換えの高速化および低消費電力化を図りつつ、アクティブマトリクス回路基板100の低コスト化と高密度化とを両立させることができる。 Further, according to the present embodiment, it is a relatively simple configuration in which the supply of potential to the first power supply line 111, the second power supply line 112, and the third power supply line 113 common to each pixel 102 is modulated in a coordinated manner. The above effects can be obtained. Therefore, it is possible to achieve both low cost and high density of the active matrix circuit board 100 while achieving high speed and low power consumption for display rewriting.

なお、黒粒子71aと白粒子71bのうち、一方の泳動速度は十分に高いのに対し、他方の泳動速度が不十分な場合もある。このような場合には、泳動速度が低い粒子71を表示させるときにのみ、「粒子71が泳動しない期間を実質的になくす」ようにすればよい。 Of the black particles 71a and the white particles 71b, the migration speed of one may be sufficiently high, while the migration speed of the other may be insufficient. In such a case, it is sufficient to "substantially eliminate the period during which the particles 71 do not migrate" only when displaying the particles 71 having a low migration rate.

したがって、上述した第3スイッチ回路1082と第4スイッチ回路1083のうち、いずれか一方を省略するようにしてもよい。例えば、白粒子71bの泳動速度が遅い場合には、白粒子71bを共通電極202側に引き寄せて白色表示をするときにのみ、表示の書き換えの高速化が図られればよい。したがって、その場合には、第4スイッチ回路1083を省略し、第3スイッチ回路1082のみを設けるようにすれば、白粒子71bを共通電極202側へ泳動させるときの泳動速度を、より高速化することができる。その結果、第4スイッチ回路1083を省略したとしても、黒粒子71aと白粒子71bの双方について泳動速度の高速化を図ることができる。したがって、泳動速度の高速化を図りつつ、アクティブマトリクス回路基板100の構造の簡素化を図ることができる。 Therefore, either one of the above-mentioned third switch circuit 1082 and the fourth switch circuit 1083 may be omitted. For example, when the migration speed of the white particles 71b is slow, the speed of rewriting the display may be increased only when the white particles 71b are attracted to the common electrode 202 side to display white. Therefore, in that case, if the fourth switch circuit 1083 is omitted and only the third switch circuit 1082 is provided, the migration speed when the white particles 71b are migrated to the common electrode 202 side can be further increased. be able to. As a result, even if the fourth switch circuit 1083 is omitted, the migration speed of both the black particles 71a and the white particles 71b can be increased. Therefore, the structure of the active matrix circuit board 100 can be simplified while increasing the migration speed.

以上をまとめると、本実施形態に係る電気泳動表示装置1は、画素102を含む画像表示部103を備える電極基板120(基板)と、第1電源線111、第2電源線112および第3電源線113と、画素102に対応して設けられている画素電極121と、画素102に対応して設けられ、画像データとして「L」(第1状態)と「H」(第2状態)のいずれかを保持し出力可能なメモリー回路125と、第3電源線113と接続されている共通電極202と、Vの電位(第1電位)を出力する第1電圧端1092と第1電位とは異なる0[V]の電位(第2電位)を出力する第2電圧端1093とを備える電源部109と、第3電源線113と第1電圧端1092と第2電圧端1093のいずれかとの間を交互に導通する共通電極スイッチ回路1081と、第1電源線111と画素電極121との間に設けられ、メモリー回路125からの出力が「L」であるときには導通し、メモリー回路125からの出力が「H」であるときには遮断する第1スイッチ回路126と、第2電源線112と画素電極121との間に設けられ、メモリー回路125からの出力が「H」であるときには導通し、メモリー回路125からの出力が「L」であるときには遮断する第2スイッチ回路127と、第3電源線113が第2電圧端1093と導通しているときには第1電源線111と第1電圧端1092との間を導通し、第3電源線113が第1電圧端1092と導通しているときには第1電源線111と第1電圧端1092との間を遮断する第3スイッチ回路1082と、を有する。 Summarizing the above, the electrophoresis display device 1 according to the present embodiment includes an electrode substrate 120 (board) including an image display unit 103 including pixels 102, a first power supply line 111, a second power supply line 112, and a third power supply. The line 113, the pixel electrode 121 provided corresponding to the pixel 102, and any of "L" (first state) and "H" (second state) provided as image data corresponding to the pixel 102. The memory circuit 125 that can hold and output the voltage, the common electrode 202 that is connected to the third power supply line 113, and the first voltage end 1092 and the first potential that output the V potential (first potential) are different. Between the power supply unit 109 having the second voltage end 1093 that outputs a potential of 0 [V] (second potential) and any of the third power supply line 113, the first voltage end 1092, and the second voltage end 1093. The common electrode switch circuit 1081 that conducts alternately is provided between the first power supply line 111 and the pixel electrode 121, and when the output from the memory circuit 125 is "L", it conducts and the output from the memory circuit 125 becomes conductive. The first switch circuit 126 that shuts off when it is "H" is provided between the second power supply line 112 and the pixel electrode 121, and when the output from the memory circuit 125 is "H", it conducts and becomes conductive, and the memory circuit 125 Between the second switch circuit 127 that shuts off when the output from is "L" and the first power supply line 111 and the first voltage end 1092 when the third power supply line 113 is conducting with the second voltage end 1093. A third switch circuit 1082 is provided, which cuts off between the first power supply line 111 and the first voltage end 1092 when the third power supply line 113 is conducting with the first voltage end 1092.

そして、本実施形態に係る電気泳動表示装置1は、画素電極121と共通電極202との間に設けられている電気泳動物質層7(電気光学物質層)を有する。 The electrophoresis display device 1 according to the present embodiment has an electrophoresis substance layer 7 (electro-optical substance layer) provided between the pixel electrode 121 and the common electrode 202.

このような本実施形態によれば、前述したように、画素電極121と共通電極202との間に印加する電圧を高めなくても粒子71の泳動に要する時間を短縮し、表示の書き換えをより短時間で行い得る(粒子71の泳動速度の高速化が図られた)電気泳動表示装置1が得られる。また、逆に、表示の書き換えに要する時間を長くすることなく、画素電極121と共通電極202との間に印加する電圧を下げることができ、電気泳動表示装置1の消費電力を抑えることができる。 According to the present embodiment as described above, as described above, the time required for migration of the particles 71 can be shortened without increasing the voltage applied between the pixel electrode 121 and the common electrode 202, and the display can be rewritten more. An electrophoresis display device 1 that can be performed in a short time (the migration speed of the particles 71 is increased) can be obtained. On the contrary, the voltage applied between the pixel electrode 121 and the common electrode 202 can be reduced without lengthening the time required for rewriting the display, and the power consumption of the electrophoresis display device 1 can be suppressed. ..

また、本実施形態に係る電気泳動表示装置1は、第3電源線113が第1電圧端1092と導通しているときには第2電源線112と第2電圧端1093との間を導通し、第3電源線113が第2電圧端1093と導通しているときには第2電源線112と第2電圧端1093との間を遮断する第4スイッチ回路1083をさらに有している。 Further, in the electrophoresis display device 1 according to the present embodiment, when the third power supply line 113 is conducting with the first voltage end 1092, the second power supply line 112 and the second voltage end 1093 are conducted with each other. The third power supply line 113 further includes a fourth switch circuit 1083 that cuts off between the second power supply line 112 and the second voltage end 1093 when the power supply line 113 is conducting with the second voltage end 1093.

これにより、表示内容によらず、上記効果を奏することができる。すなわち、画素電極121と共通電極202との間に印加する電圧を高めなくても粒子71の泳動に要する時間を短縮し、表示の書き換えをより短時間で行い得る(粒子71の泳動速度の高速化が図られた)という効果を表示内容によらず享受することができる電気泳動表示装置1が得られる。 As a result, the above effect can be achieved regardless of the displayed content. That is, the time required for migration of the particles 71 can be shortened and the display can be rewritten in a shorter time without increasing the voltage applied between the pixel electrode 121 and the common electrode 202 (high migration speed of the particles 71). An electrophoresis display device 1 capable of enjoying the effect of (having been achieved) regardless of the display content can be obtained.

(変形例)
ここで、上記実施形態の変形例について説明する。
図6は、図3に示す回路構成の一部を変形させた変形例を示す図である。なお、以下の説明では、説明の便宜上、上記実施形態と同様の構成には同一符号を付してある。
本変形例は、電源回路の構成が異なる以外、上記実施形態と同様である。
(Modification example)
Here, a modified example of the above embodiment will be described.
FIG. 6 is a diagram showing a modified example in which a part of the circuit configuration shown in FIG. 3 is deformed. In the following description, for convenience of explanation, the same reference numerals are given to the same configurations as those in the above embodiment.
This modification is the same as that of the above embodiment except that the configuration of the power supply circuit is different.

上記実施形態では、電源変調部108に含まれる共通電極スイッチ回路1081(SWcom)において、第3電源線113の接続先を第1電圧端1092と第2電圧端1093との間で切り替えるようになっている。すなわち、第1電圧端1092には、第1電源線111と第3電源線113の双方が接続され得るようになっており、一方、第2電圧端1093には、第2電源線112と第3電源線113の双方が接続され得るようになっている。 In the above embodiment, in the common electrode switch circuit 1081 (SWcom) included in the power supply modulation unit 108, the connection destination of the third power supply line 113 is switched between the first voltage end 1092 and the second voltage end 1093. ing. That is, both the first power supply line 111 and the third power supply line 113 can be connected to the first voltage end 1092, while the second power supply line 112 and the second power supply line 112 and the second power supply line 112 can be connected to the second voltage end 1093. Both of the three power supply lines 113 can be connected.

しかしながら、第1電源線111に供給される電位と、第3電源線113に供給される電位とは、必ずしも同じ電圧端から供給される必要はなく、互いに異なる電圧端から供給されるようになっていてもよい。すなわち、上記実施形態では、Vの電位(第1電位)が第1電圧端1092から第1電源線111と第3電源線113の双方に出力され、0[V]の電位(第2電位)が第2電圧端1093から第2電源線112と第3電源線113の双方に出力されるようになっているが、本発明はかかる構成に限定されず、第3電源線113には異なる電圧端から電位が供給されるようになっていてもよい。 However, the potential supplied to the first power supply line 111 and the potential supplied to the third power supply line 113 do not necessarily have to be supplied from the same voltage end, but are supplied from different voltage ends. You may be. That is, in the above embodiment, the potential of V (first potential) is output from the first voltage end 1092 to both the first power supply line 111 and the third power supply line 113, and the potential of 0 [V] (second potential). Is output from the second voltage end 1093 to both the second power supply line 112 and the third power supply line 113, but the present invention is not limited to this configuration, and the third power supply line 113 has a different voltage. The electric potential may be supplied from the end.

すなわち、本変形例に係る電源部109は、電源1091とは異なる別の電源1094も備えている。この電源1094からは、V(第3電位)と0[V](第4電位)の2値の電位からなるパルス波形の共通電位信号Vcomが第3電源線113に供給されるようになっている。換言すれば、電源部109には、第1電位および第2電位を供給する電源1091と、第3電位および第4電位を供給する電源1094と、が個別に用意されている。このような変形例であっても、上記実施形態と同様の効果が得られる。
なお、この場合、第3電位は、第4電位より高電位である。すなわち、第3電位と第4電位との間の高低関係は、第1電位と第2電位との間の高低関係と同じである。
That is, the power supply unit 109 according to this modification also includes another power supply 1094 different from the power supply 1091. From this power supply 1094, a common potential signal Vcom of a pulse waveform composed of two potentials of V (third potential) and 0 [V] (fourth potential) is supplied to the third power supply line 113. There is. In other words, the power supply unit 109 is individually prepared with a power supply 1091 that supplies the first and second potentials and a power supply 1094 that supplies the third and fourth potentials. Even in such a modified example, the same effect as that of the above embodiment can be obtained.
In this case, the third potential is higher than the fourth potential. That is, the high-low relationship between the third potential and the fourth potential is the same as the high-low relationship between the first potential and the second potential.

したがって、本変形例に係る第3スイッチ回路1082は、第3電源線113に第4電位が供給されているときには、第1電源線111と電源部109との間を導通し、第3電源線113に第3電位が供給されているときには、第1電源線111と電源部109との間を遮断するように構成されている。すなわち、本変形例に係る電気泳動表示装置1は、このような第3スイッチ回路1082を有している。 Therefore, the third switch circuit 1082 according to the present modification conducts between the first power supply line 111 and the power supply unit 109 when the fourth potential is supplied to the third power supply line 113, and the third power supply line occurs. When the third potential is supplied to 113, it is configured to cut off between the first power supply line 111 and the power supply unit 109. That is, the electrophoresis display device 1 according to this modification has such a third switch circuit 1082.

以上をまとめると、本変形例に係る電気泳動表示装置は、画素102を含む画像表示部103を備える電極基板120(基板)と、第1電源線111、第2電源線112および第3電源線113と、第1電位と、第1電位とは異なる第2電位と、第1電位および第2電位の間の高低関係と同じ高低関係を有する第3電位および第4電位と、を出力する電源部109と、第1電源線111に第1電位を供給し、第2電源線112に第2電位を供給し、第3電源線113に第3電位および第4電位を交互に供給する電源変調部108と、画素102に対応して設けられている画素電極121と、画素102に対応して設けられ、画像データとして「L」(第1状態)と「H」(第2状態)のいずれかを保持し出力可能なメモリー回路125と、第3電源線113と接続されている共通電極202と、第1電源線111と画素電極121との間に設けられ、メモリー回路125からの出力が第1状態であるときには導通し、メモリー回路125からの出力が第2状態であるときには遮断する第1スイッチ回路126と、第2電源線112と画素電極121との間に設けられ、メモリー回路125からの出力が第2状態であるときには導通し、メモリー回路125からの出力が第1状態であるときには遮断する第2スイッチ回路127と、を有し、電源変調部108は、第3電源線113に第4電位が供給されているときには第1電源線111と電源部109との間を導通し、第3電源線113に第3電位が供給されているときには第1電源線111と電源部109との間を遮断する第3スイッチ回路1082を備えている。 Summarizing the above, the electrophoretic display device according to the present modification includes an electrode substrate 120 (substrate) including an image display unit 103 including pixels 102, and a first power supply line 111, a second power supply line 112, and a third power supply line. A power source that outputs 113, a first potential, a second potential different from the first potential, and a third potential and a fourth potential having the same high-low relationship as the high-low relationship between the first potential and the second potential. Power supply modulation that supplies the first potential to the unit 109 and the first power supply line 111, supplies the second potential to the second power supply line 112, and alternately supplies the third potential and the fourth potential to the third power supply line 113. The unit 108, the pixel electrode 121 provided corresponding to the pixel 102, and any of "L" (first state) and "H" (second state) provided as image data corresponding to the pixel 102. The output from the memory circuit 125 is provided between the memory circuit 125 capable of holding and outputting the voltage, the common electrode 202 connected to the third power supply line 113, and the first power supply line 111 and the pixel electrode 121. The memory circuit 125 is provided between the first switch circuit 126, the second power supply line 112, and the pixel electrode 121, which conducts when in the first state and cuts off when the output from the memory circuit 125 is in the second state. The power supply modulation unit 108 includes a second switch circuit 127 that conducts when the output from the memory circuit 125 is in the second state and shuts off when the output from the memory circuit 125 is in the first state, and the power supply modulation unit 108 has a third power supply line 113. Conducts between the first power supply line 111 and the power supply unit 109 when the fourth potential is supplied to the third power supply line 113, and when the third potential is supplied to the third power supply line 113, the first power supply line 111 and the power supply unit 109 It is provided with a third switch circuit 1082 that cuts off the potential between the two.

これにより、本変形例に係る電気泳動表示装置は、上記実施形態と同様の効果、すなわち、画素電極121と共通電極202との間に印加する電圧を高めなくても粒子71の泳動に要する時間を短縮し、表示の書き換えをより短時間で行い得る(粒子71の泳動速度の高速化が図られた)電気泳動表示装置1が得られるという効果を奏する。 As a result, the electrophoresis display device according to the present modification has the same effect as that of the above embodiment, that is, the time required for the electrophoresis of the particles 71 without increasing the voltage applied between the pixel electrode 121 and the common electrode 202. The effect is that the electrophoresis display device 1 can be obtained in which the display can be rewritten in a shorter time (the migration speed of the particles 71 is increased).

また、第4スイッチ回路1083は、第3電源線113に第3電位が供給されているときには、第2電源線112と電源部109との間を導通し、第3電源線113に第4電位が供給されているときには、第2電源線112と電源部109との間を遮断するように構成されている。すなわち、本変形例に係る電気泳動表示装置は、このような第4スイッチ回路1083を有している。これにより、電気泳動表示装置1は、上記実施形態と同様の効果、すなわち、画素電極121と共通電極202との間に印加する電圧を高めなくても粒子71の泳動に要する時間を短縮し、表示の書き換えをより短時間で行い得る(粒子71の泳動速度の高速化が図られた)電気泳動表示装置1が得られるという効果を奏する。 Further, when the third potential is supplied to the third power supply line 113, the fourth switch circuit 1083 conducts between the second power supply line 112 and the power supply unit 109, and the fourth potential is connected to the third power supply line 113. Is supplied, it is configured to cut off between the second power supply line 112 and the power supply unit 109. That is, the electrophoresis display device according to this modification has such a fourth switch circuit 1083. As a result, the electrophoresis display device 1 has the same effect as that of the above embodiment, that is, the time required for the electrophoresis of the particles 71 is shortened without increasing the voltage applied between the pixel electrode 121 and the common electrode 202. This has the effect of obtaining the electrophoresis display device 1 that can rewrite the display in a shorter time (the migration speed of the particles 71 is increased).

≪第2実施形態≫
次に、本発明の第2実施形態について説明する。
<< Second Embodiment >>
Next, the second embodiment of the present invention will be described.

図7は、本発明の表示装置の第2実施形態に含まれるアクティブマトリクス回路基板のうち1つの画素および共通電極における回路構成を示す図である。 FIG. 7 is a diagram showing a circuit configuration in one pixel and a common electrode of the active matrix circuit board included in the second embodiment of the display device of the present invention.

以下、第2実施形態について説明するが、以下の説明では第1実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。なお、前述した第1実施形態と同様の構成には、同一符号を付してある。 Hereinafter, the second embodiment will be described, but in the following description, the differences from the first embodiment will be mainly described, and the description of the same matters will be omitted. The same reference numerals are given to the same configurations as those of the first embodiment described above.

本実施形態に係るアクティブマトリクス回路基板100は、第1コンデンサー131および第2コンデンサー132を備えること以外、第1実施形態と同様である。 The active matrix circuit board 100 according to the present embodiment is the same as that of the first embodiment except that the first capacitor 131 and the second capacitor 132 are provided.

まず、アクティブマトリクス回路基板100は、第1電源線111と第3電源線113との間に設けられる第1コンデンサー131を有している。 First, the active matrix circuit board 100 has a first capacitor 131 provided between the first power supply line 111 and the third power supply line 113.

このような第1コンデンサー131を設けることにより、第1電源線111と第3電源線113との間に電位差が形成されている間、第1コンデンサー131に充電することができる。このため、電気泳動物質層7の電気容量が大きくない場合であっても、それに代わって十分な電気エネルギーを第1コンデンサー131に蓄えることができる。その結果、電源部109から直接的に電圧が印加されない期間においても、粒子71をより確実に泳動させることができ、かつ、第1実施形態よりも泳動(表示の書き換え)の高速化を図ることができる。 By providing such a first capacitor 131, the first capacitor 131 can be charged while a potential difference is formed between the first power supply line 111 and the third power supply line 113. Therefore, even when the electric capacity of the electrophoretic substance layer 7 is not large, sufficient electric energy can be stored in the first capacitor 131 instead. As a result, the particles 71 can be more reliably migrated even during the period when the voltage is not directly applied from the power supply unit 109, and the migration (rewriting of the display) is faster than that of the first embodiment. Can be done.

一方、アクティブマトリクス回路基板100は、第2電源線112と第3電源線113との間に設けられる第2コンデンサー132を有している。 On the other hand, the active matrix circuit board 100 has a second capacitor 132 provided between the second power supply line 112 and the third power supply line 113.

このような第2コンデンサー132を設けることにより、第2電源線112と第3電源線113との間に電位差が形成されている間、第2コンデンサー132に充電することができる。このため、電気泳動物質層7の電気容量が大きくない場合であっても、それに代わって十分な電気エネルギーを第2コンデンサー132に蓄えることができる。その結果、電源部109から直接的に電圧が印加されない期間においても、粒子71をより確実に泳動させることができ、かつ、第1実施形態よりも泳動(表示の書き換え)の高速化を図ることができる。 By providing such a second capacitor 132, the second capacitor 132 can be charged while a potential difference is formed between the second power supply line 112 and the third power supply line 113. Therefore, even when the electric capacity of the electrophoretic substance layer 7 is not large, sufficient electric energy can be stored in the second capacitor 132 instead. As a result, the particles 71 can be more reliably migrated even during the period when the voltage is not directly applied from the power supply unit 109, and the migration (rewriting of the display) is faster than that of the first embodiment. Can be done.

また、第1実施形態では、電気泳動物質層7に蓄えられる電気エネルギーが、電気泳動表示装置1の表示内容に応じて変化する。これに対し、本実施形態では、第1コンデンサー131や第2コンデンサー132において常に一定の電気エネルギーを蓄えることができる。このため、効果の安定性という観点からも有用である。 Further, in the first embodiment, the electrical energy stored in the electrophoresis material layer 7 changes according to the display content of the electrophoresis display device 1. On the other hand, in the present embodiment, a constant electric energy can always be stored in the first capacitor 131 and the second capacitor 132. Therefore, it is also useful from the viewpoint of the stability of the effect.

次に、図7に示すアクティブマトリクス回路基板100を含む電気泳動表示装置の駆動方法について説明する。 Next, a method of driving the electrophoresis display device including the active matrix circuit board 100 shown in FIG. 7 will be described.

図8、9は、それぞれ図7に示すアクティブマトリクス回路基板を含む表示装置の駆動方法を示すタイミングチャートである。
以下、図7に示すアクティブマトリクス回路基板を含む表示装置の駆動方法について説明するが、以下の説明では第1実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。
8 and 9 are timing charts showing a driving method of the display device including the active matrix circuit board shown in FIG. 7, respectively.
Hereinafter, a method of driving the display device including the active matrix circuit board shown in FIG. 7 will be described, but in the following description, the differences from the first embodiment will be mainly described, and the same matters will be omitted. ..

まず、画像データが「L」である場合について説明する。
図8は、画像データが「L」である場合において、図7に示すアクティブマトリクス回路基板100を含む表示装置の駆動方法を示すタイミングチャートである。
First, the case where the image data is "L" will be described.
FIG. 8 is a timing chart showing a driving method of the display device including the active matrix circuit board 100 shown in FIG. 7 when the image data is “L”.

画像データが「L」である場合、第2スイッチ回路127は遮断状態になるため、第1スイッチ回路126が導通状態となる。これにより、共通出力端子P2は、第1電源線111と導通することとなる。 When the image data is "L", the second switch circuit 127 is in the cutoff state, so that the first switch circuit 126 is in the conductive state. As a result, the common output terminal P2 becomes conductive with the first power supply line 111.

期間T1では、共通電極202の電位は0[V]であるため、画素電極121と共通電極202との間に大きさVの電位差Vpix(L1)−Vcomが生じる。この電位差Vpix(L1)−Vcomにより生じた電界に応じて電気泳動物質層7に含まれている粒子71が泳動する。
一方、期間T1では、第1コンデンサー131に充電される。
In the period T1, since the potential of the common electrode 202 is 0 [V], a potential difference Vpix (L1) -Vcom having a magnitude V is generated between the pixel electrode 121 and the common electrode 202. The particles 71 contained in the electrophoresis material layer 7 migrate according to the electric field generated by the potential difference Vpix (L1) -Vcom.
On the other hand, in the period T1, the first capacitor 131 is charged.

次に、期間T1から期間T2への遷移に伴い、共通電位信号Vcomが0[V]からVへと変化する。 Next, with the transition from the period T1 to the period T2, the common potential signal Vcom changes from 0 [V] to V.

それとともに、期間T2では、第3スイッチ回路1082がオフになり、第1電源線111と第1電圧端1092との間を遮断する。 At the same time, in the period T2, the third switch circuit 1082 is turned off to cut off between the first power supply line 111 and the first voltage end 1092.

その結果、第1電源線111は、電気的に浮いた状態(フロート状態)となる。このとき、期間T1において第1コンデンサー131に充電されていた電荷が、粒子71の泳動に寄与する。したがって、電源部109から直接的に電圧が印加されていない期間T2においても、電気泳動物質層7に電界を発生させ、粒子71を泳動させることができる。このため、期間T2においても泳動させた分、粒子71の泳動距離を従来よりも長くすることができる。すなわち、従来よりも泳動速度の高速化を図ることができる。 As a result, the first power supply line 111 is in an electrically floating state (float state). At this time, the electric charge charged in the first capacitor 131 during the period T1 contributes to the migration of the particles 71. Therefore, even during the period T2 in which the voltage is not directly applied from the power supply unit 109, an electric field can be generated in the electrophoresis material layer 7 to allow the particles 71 to run. Therefore, the migration distance of the particles 71 can be made longer than before by the amount of migration during the period T2. That is, the migration speed can be increased as compared with the conventional case.

なお、このとき充電されるのは、全ての画素102に設けられた第1コンデンサー131である。したがって、この第1コンデンサー131に充電されていた電荷が放電された直後には、図8に示すように画素電極121の駆動信号Vpix(L1)がほぼ2Vとなる。駆動信号Vpix(L1)に伴う電位差は、電荷の放電に伴って徐々に低下する。 At this time, it is the first capacitor 131 provided in all the pixels 102 that is charged. Therefore, immediately after the electric charge charged in the first capacitor 131 is discharged, the drive signal Vpix (L1) of the pixel electrode 121 becomes approximately 2V as shown in FIG. The potential difference associated with the drive signal Vpix (L1) gradually decreases as the electric charge is discharged.

次に、期間T3に遷移するが、期間T3では前述した期間T1と同様の挙動になるため、再び、第3スイッチ回路1082がオンになり、第1電源線111と第1電圧端1092との間を導通する。 Next, the transition to the period T3 occurs, but in the period T3, the behavior is the same as that of the period T1 described above. Therefore, the third switch circuit 1082 is turned on again, and the first power supply line 111 and the first voltage end 1092 are connected to each other. Conduct between.

その結果、第3スイッチ回路1082、第1電源線111、第1スイッチ回路126および共通出力端子P2を介して、第1電圧端1092から画素電極121に対して、図8に示すように電位Vの駆動信号Vpix(L1)が供給される。そして、これ以降は、期間T2の挙動と期間T3の挙動とを繰り返すこととなる。 As a result, the potential V is as shown in FIG. 8 from the first voltage end 1092 to the pixel electrode 121 via the third switch circuit 1082, the first power supply line 111, the first switch circuit 126, and the common output terminal P2. Drive signal Vpix (L1) is supplied. After that, the behavior of the period T2 and the behavior of the period T3 are repeated.

以上のようにすれば、全期間において粒子71の泳動が滞ることがないため、泳動速度の高速化が図られることとなる。 As described above, since the migration of the particles 71 is not delayed during the entire period, the migration speed can be increased.

次に、画像データが「H」である場合について説明する。
図9は、画像データが「H」である場合において、図7に示すアクティブマトリクス回路基板100を含む表示装置の駆動方法を示すタイミングチャートである。なお、図9では、説明の都合上、期間T1〜T3と共通電位信号Vcomとの関係を図8に対してパルス波形の半波長分ずらしている。
Next, the case where the image data is "H" will be described.
FIG. 9 is a timing chart showing a driving method of the display device including the active matrix circuit board 100 shown in FIG. 7 when the image data is “H”. In FIG. 9, for convenience of explanation, the relationship between the periods T1 to T3 and the common potential signal Vcom is shifted by half a wavelength of the pulse waveform with respect to FIG.

画像データが「H」である場合、第1スイッチ回路126は遮断状態になるため、第2スイッチ回路127が導通状態となる。これにより、共通出力端子P2は、第2電源線112と導通することとなる。 When the image data is "H", the first switch circuit 126 is in the cutoff state, so that the second switch circuit 127 is in the conductive state. As a result, the common output terminal P2 becomes conductive with the second power supply line 112.

期間T1では、共通電極202の電位はVであるため、画素電極121と共通電極202との間に大きさVの電位差Vpix(L2)−Vcomが生じる。この電位差Vpix(L2)−Vcomにより生じた電界に応じて電気泳動物質層7に含まれている粒子71が泳動する。
一方、期間T1では、第2コンデンサー132に充電される。
In the period T1, since the potential of the common electrode 202 is V, a potential difference Vpix (L2) -Vcom having a magnitude V is generated between the pixel electrode 121 and the common electrode 202. The particles 71 contained in the electrophoresis material layer 7 migrate according to the electric field generated by the potential difference Vpix (L2) -Vcom.
On the other hand, in the period T1, the second capacitor 132 is charged.

次に、期間T1から期間T2への遷移に伴い、共通電位信号VcomがVから0[V]へと変化する。 Next, with the transition from the period T1 to the period T2, the common potential signal Vcom changes from V to 0 [V].

それとともに、期間T2では、第4スイッチ回路1083がオフになり、第2電源線112と第2電圧端1093との間を遮断する。 At the same time, in the period T2, the fourth switch circuit 1083 is turned off to cut off between the second power supply line 112 and the second voltage end 1093.

その期間、第2電源線112は、電気的に浮いた状態(フロート状態)となる。このとき、期間T1において第2コンデンサー132に充電されていた電荷が、粒子71の泳動に寄与する。したがって、電源部109から直接的に電圧が印加されていない期間T2においても、電気泳動物質層7に電界を発生させ、粒子71を泳動させることができる。このため、期間T2においても泳動させた分、粒子71の泳動距離を従来よりも長くすることができる。すなわち、従来よりも泳動速度の高速化を図ることができる。 During that period, the second power supply line 112 is in an electrically floating state (float state). At this time, the electric charge charged in the second capacitor 132 during the period T1 contributes to the migration of the particles 71. Therefore, even during the period T2 in which the voltage is not directly applied from the power supply unit 109, an electric field can be generated in the electrophoresis material layer 7 to allow the particles 71 to run. Therefore, the migration distance of the particles 71 can be made longer than before by the amount of migration during the period T2. That is, the migration speed can be increased as compared with the conventional case.

なお、このとき充電されるのは、全ての画素102に設けられた第2コンデンサー132である。したがって、この第2コンデンサー132に充電されていた電荷が放電された直後には、図9に示すように画素電極121の駆動信号Vpix(L2)がほぼ−Vとなる。駆動信号Vpix(L2)に伴う電位差は、電荷の放電に伴って徐々に低下する。 At this time, it is the second capacitor 132 provided in all the pixels 102 that is charged. Therefore, immediately after the electric charge charged in the second capacitor 132 is discharged, the drive signal Vpix (L2) of the pixel electrode 121 becomes substantially −V as shown in FIG. The potential difference associated with the drive signal Vpix (L2) gradually decreases as the electric charge is discharged.

次に、期間T3に遷移するが、期間T3では前述した期間T1と同様の挙動になるため、再び、第4スイッチ回路1083がオンになり、第2電源線112と第2電圧端1093との間を導通する。 Next, the transition to the period T3 occurs, but in the period T3, the behavior is the same as that of the period T1 described above. Therefore, the fourth switch circuit 1083 is turned on again, and the second power supply line 112 and the second voltage end 1093 are connected to each other. Conduct between.

その結果、第4スイッチ回路1083、第2電源線112、第2スイッチ回路127および共通出力端子P2を介して、第2電圧端1093から画素電極121に対して、図9に示すように電位0[V]の駆動信号Vpix(L2)が供給される。そして、これ以降は、期間T2の挙動と期間T3の挙動とを繰り返すこととなる。 As a result, the potential is 0 with respect to the pixel electrode 121 from the second voltage end 1093 via the fourth switch circuit 1083, the second power supply line 112, the second switch circuit 127, and the common output terminal P2, as shown in FIG. The drive signal Vpix (L2) of [V] is supplied. After that, the behavior of the period T2 and the behavior of the period T3 are repeated.

以上のようにすれば、全期間において粒子71の泳動が滞ることがないため、泳動速度の高速化が図られることとなる。
このような第2実施形態においても、第1実施形態と同様の効果が得られる。
As described above, since the migration of the particles 71 is not delayed during the entire period, the migration speed can be increased.
In such a second embodiment, the same effect as that of the first embodiment can be obtained.

≪第3実施形態≫
次に、本発明の第3実施形態について説明する。
<< Third Embodiment >>
Next, a third embodiment of the present invention will be described.

図10は、本発明の表示装置の第3実施形態に含まれるアクティブマトリクス回路基板のうち1つの画素および共通電極における回路構成を示す図である。 FIG. 10 is a diagram showing a circuit configuration in one pixel and a common electrode of the active matrix circuit board included in the third embodiment of the display device of the present invention.

以下、第3実施形態について説明するが、以下の説明では第1実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。なお、前述した第1実施形態と同様の構成には、同一符号を付してある。 Hereinafter, the third embodiment will be described, but in the following description, the differences from the first embodiment will be mainly described, and the description of the same matters will be omitted. The same reference numerals are given to the same configurations as those of the first embodiment described above.

第3実施形態は、メモリー回路125、第1スイッチ回路126および第2スイッチ回路127の構成が異なる以外、第1実施形態と同様である。 The third embodiment is the same as the first embodiment except that the configurations of the memory circuit 125, the first switch circuit 126, and the second switch circuit 127 are different.

本実施形態に係るアクティブマトリクス回路基板100は、全ての画素102に共通の配線として、さらに第4電源線114(Vdd)を有している。 The active matrix circuit board 100 according to the present embodiment further has a fourth power supply line 114 (Vdd) as wiring common to all the pixels 102.

第4電源線114は、メモリー回路125に高電位側の電位信号を供給する。一方、第5電源線115は、メモリー回路125に低電位側の電位信号を供給する。これにより、メモリー回路125を動作させることができる。 The fourth power supply line 114 supplies the potential signal on the high potential side to the memory circuit 125. On the other hand, the fifth power supply line 115 supplies the potential signal on the low potential side to the memory circuit 125. As a result, the memory circuit 125 can be operated.

なお、第4電源線114に供給される電位は、特に限定されないが、一般には5V以上20V以下程度とされ、第5電源線115に供給される電位は、特に限定されないが、一般に0[V]とされる。 The potential supplied to the fourth power supply line 114 is not particularly limited, but is generally set to about 5 V or more and 20 V or less, and the potential supplied to the fifth power supply line 115 is not particularly limited, but is generally 0 [V]. ].

本実施形態に係るメモリー回路125は、2つのP型MOSトランジスター1252、1253と、2つのN型MOSトランジスター1254、1255と、を含むC−MOS(Complementary Metal Oxide Semiconductor)型SRAM(Static Random Access Memory)である。 The memory circuit 125 according to the present embodiment is a C-MOS (Complementary Metal Oxide Semiconductor) type SRAM (Static Random Access Memory) including two P-type MOS transistors 1252 and 1253 and two N-type MOS transistors 1254 and 1255. ).

このうち、P型MOSトランジスター1252のソース電極は第4電源線114に接続され、ドレイン電極は駆動用TFT124のドレイン電極ならびに第1スイッチ回路126および第2スイッチ回路127の共通入力端子P1に接続され、ゲート電極はN型MOSトランジスター1254のゲート電極に接続されている。また、P型MOSトランジスター1253のソース電極は第4電源線114に接続され、ドレイン電極は第1スイッチ回路126および第2スイッチ回路127の共通入力端子P1’に接続され、ゲート電極はN型MOSトランジスター1255のゲート電極に接続されている。 Of these, the source electrode of the P-type MOS transistor 1252 is connected to the fourth power supply line 114, and the drain electrode is connected to the drain electrode of the driving TFT 124 and the common input terminal P1 of the first switch circuit 126 and the second switch circuit 127. , The gate electrode is connected to the gate electrode of the N-type MOS transistor 1254. Further, the source electrode of the P-type MOS transistor 1253 is connected to the fourth power supply line 114, the drain electrode is connected to the common input terminal P1'of the first switch circuit 126 and the second switch circuit 127, and the gate electrode is an N-type MOS. It is connected to the gate electrode of transistor 1255.

また、N型MOSトランジスター1254のソース電極は第5電源線115に接続され、ドレイン電極は駆動用TFT124のドレイン電極ならびに第1スイッチ回路126および第2スイッチ回路127の共通入力端子P1に接続され、ゲート電極はP型MOSトランジスター1252のゲート電極に接続されている。また、N型MOSトランジスター1255のソース電極は第5電源線115に接続され、ドレイン電極は第1スイッチ回路126および第2スイッチ回路127の共通入力端子P1’に接続され、ゲート電極はP型MOSトランジスター1253のゲート電極に接続されている。 Further, the source electrode of the N-type MOS transistor 1254 is connected to the fifth power supply line 115, and the drain electrode is connected to the drain electrode of the driving TFT 124 and the common input terminal P1 of the first switch circuit 126 and the second switch circuit 127. The gate electrode is connected to the gate electrode of the P-type MOS transistor 1252. Further, the source electrode of the N-type MOS transistor 1255 is connected to the fifth power supply line 115, the drain electrode is connected to the common input terminal P1'of the first switch circuit 126 and the second switch circuit 127, and the gate electrode is a P-type MOS. It is connected to the gate electrode of transistor 1253.

また、P型MOSトランジスター1252のドレイン電極およびN型MOSトランジスター1254のドレイン電極は、P型MOSトランジスター1253のゲート電極およびN型MOSトランジスター1255のゲート電極に接続されている。 Further, the drain electrode of the P-type MOS transistor 1252 and the drain electrode of the N-type MOS transistor 1254 are connected to the gate electrode of the P-type MOS transistor 1253 and the gate electrode of the N-type MOS transistor 1255.

さらに、P型MOSトランジスター1252のゲート電極およびN型MOSトランジスター1254のゲート電極は、P型MOSトランジスター1253のドレイン電極およびN型MOSトランジスター1255のドレイン電極に接続されている。 Further, the gate electrode of the P-type MOS transistor 1252 and the gate electrode of the N-type MOS transistor 1254 are connected to the drain electrode of the P-type MOS transistor 1253 and the drain electrode of the N-type MOS transistor 1255.

本実施形態に係るメモリー回路125は、1ビットの画像データを保持可能なメモリー回路である。保持された画像データは、駆動用TFT124が遮断状態になっても、メモリー回路125に維持される。そして、保持された画像データは、第1スイッチ回路126および第2スイッチ回路127の共通入力端子P1、P1’に供給される。 The memory circuit 125 according to the present embodiment is a memory circuit capable of holding 1-bit image data. The retained image data is maintained in the memory circuit 125 even when the driving TFT 124 is cut off. Then, the retained image data is supplied to the common input terminals P1 and P1'of the first switch circuit 126 and the second switch circuit 127.

本実施形態に係る第1スイッチ回路126および第2スイッチ回路127は、それぞれトランスファーゲートで構成されている。
具体的には、第1スイッチ回路126は、P型MOSトランジスター126aと、N型MOSトランジスター126bと、を含んでいる。
The first switch circuit 126 and the second switch circuit 127 according to the present embodiment are each composed of a transfer gate.
Specifically, the first switch circuit 126 includes a P-type MOS transistor 126a and an N-type MOS transistor 126b.

このうち、P型MOSトランジスター126aのソース電極は第1電源線111に接続され、ドレイン電極は共通出力端子P2を介して画素電極121に接続され、ゲート電極は駆動用TFT124のドレイン電極ならびに第1スイッチ回路126および第2スイッチ回路127の共通入力端子P1に接続されている。 Of these, the source electrode of the P-type MOS transistor 126a is connected to the first power supply line 111, the drain electrode is connected to the pixel electrode 121 via the common output terminal P2, and the gate electrode is the drain electrode of the driving TFT 124 and the first It is connected to the common input terminal P1 of the switch circuit 126 and the second switch circuit 127.

また、N型MOSトランジスター126bのソース電極は第1電源線111に接続され、ドレイン電極は共通出力端子P2を介して画素電極121に接続され、ゲート電極は共通入力端子P1’に接続されている。 Further, the source electrode of the N-type MOS transistor 126b is connected to the first power supply line 111, the drain electrode is connected to the pixel electrode 121 via the common output terminal P2, and the gate electrode is connected to the common input terminal P1'. ..

一方、第2スイッチ回路127は、N型MOSトランジスター127aと、P型MOSトランジスター127bと、を含んでいる。 On the other hand, the second switch circuit 127 includes an N-type MOS transistor 127a and a P-type MOS transistor 127b.

このうち、N型MOSトランジスター127aのソース電極は第2電源線112に接続され、ドレイン電極は共通出力端子P2を介して画素電極121に接続され、ゲート電極は駆動用TFT124のドレイン電極ならびに第1スイッチ回路126および第2スイッチ回路127の共通入力端子P1に接続されている。 Of these, the source electrode of the N-type MOS transistor 127a is connected to the second power supply line 112, the drain electrode is connected to the pixel electrode 121 via the common output terminal P2, and the gate electrode is the drain electrode of the driving TFT 124 and the first It is connected to the common input terminal P1 of the switch circuit 126 and the second switch circuit 127.

また、P型MOSトランジスター127bのソース電極は第2電源線112に接続され、ドレイン電極は共通出力端子P2を介して画素電極121に接続され、ゲート電極は共通入力端子P1’に接続されている。 Further, the source electrode of the P-type MOS transistor 127b is connected to the second power supply line 112, the drain electrode is connected to the pixel electrode 121 via the common output terminal P2, and the gate electrode is connected to the common input terminal P1'. ..

次に、図10に示すアクティブマトリクス回路基板100を含む電気泳動表示装置の駆動方法について説明するが、かかる駆動方法は、図4、5を用いて説明した駆動方法と同様であるため、基本的な駆動方法の説明については省略する。 Next, a driving method of the electrophoresis display device including the active matrix circuit board 100 shown in FIG. 10 will be described. Since the driving method is the same as the driving method described with reference to FIGS. 4 and 5, it is basic. The description of the driving method will be omitted.

一方、本実施形態では、必要に応じて、第1電源線111から供給される駆動信号と第2電源線112から供給される駆動信号とを定期的に入れ替える駆動方法が採用されてもよい。すなわち、一時的に、第1電源線111に供給する駆動信号をVから0[V]に変更し、かつ、第2電源線112に供給する駆動信号を0[V]からVに変更した「駆動信号の反状態」を経た後、再び元の「駆動信号の正状態」に戻すという「駆動信号の交番」を定期的に行うようにしてもよい。 On the other hand, in the present embodiment, if necessary, a drive method in which the drive signal supplied from the first power supply line 111 and the drive signal supplied from the second power supply line 112 are periodically replaced may be adopted. That is, the drive signal supplied to the first power supply line 111 is temporarily changed from V to 0 [V], and the drive signal supplied to the second power supply line 112 is changed from 0 [V] to V. After passing through the "opposite state of the drive signal", the "alternate state of the drive signal" may be periodically performed to return to the original "normal state of the drive signal".

このように駆動信号を交番させても、本実施形態に係る第1スイッチ回路126および第2スイッチ回路127は互いに相補的に動作するため、上記と同様のオン/オフ制御が可能になる。 Even if the drive signals are alternated in this way, the first switch circuit 126 and the second switch circuit 127 according to the present embodiment operate complementarily to each other, so that the same on / off control as described above is possible.

それに加え、このような駆動信号の交番によれば、画素102に対応する画像データの偏りに伴う不具合、すなわち、例えば黒色表示または白色表示のいずれかに表示内容が偏ってしまい、第1スイッチ回路126および第2スイッチ回路127のうち一方にのみ電圧が印加され続けてしまうことに伴う不具合の発生が防止される。 In addition, according to such alternation of drive signals, a defect due to the bias of the image data corresponding to the pixel 102, that is, the display content is biased to either black display or white display, for example, and the first switch circuit It is possible to prevent the occurrence of a problem caused by the continuous application of the voltage to only one of the 126 and the second switch circuit 127.

仮に、一方のスイッチ回路にのみ電圧が印加される状態が続くと、スイッチ回路に含まれる半導体材料の特性が劣化するといった弊害が懸念される。 If the voltage is continuously applied to only one of the switch circuits, there is a concern that the characteristics of the semiconductor material contained in the switch circuit may be deteriorated.

これに対し、駆動信号の交番を定期的に行うことにより、表示内容が偏ってしまっても一方のスイッチ回路にのみ電圧が印加され続けることが防止される。その結果、半導体材料の特性が劣化するのを抑制することができ、かかる弊害の発生を防止することができる。 On the other hand, by periodically alternating the drive signals, it is possible to prevent the voltage from being continuously applied to only one of the switch circuits even if the displayed contents are biased. As a result, deterioration of the characteristics of the semiconductor material can be suppressed, and the occurrence of such adverse effects can be prevented.

ただし、駆動信号の交番を行うと、「駆動信号の反状態」では、電気泳動物質層7に付与される電界の向きが反対になるため、表示内容も反転してしまうことになる。このような表示内容の反転を避けるためには、駆動信号の交番に同期して、データ線105に供給される画像信号についても反転させるようにすればよい。すなわち、「駆動信号の反状態」にあるときには、それに応じて、本来の表示内容における黒色と白色とを入れ替えた表示内容(諧調を反転させた表示内容)に対応する画像信号をデータ線105に供給するようにすればよい。これにより、電界の向きが反対であっても表示内容は本来意図したものになるため、駆動信号の交番に伴う表示内容への影響を避けることができる。 However, when the drive signals are alternated, in the "opposite state of the drive signal", the direction of the electric field applied to the electrophoretic material layer 7 is opposite, so that the displayed contents are also inverted. In order to avoid such inversion of the display content, the image signal supplied to the data line 105 may also be inverted in synchronization with the alternation of the drive signal. That is, when it is in the "opposite state of the drive signal", the image signal corresponding to the display content (display content in which the gradation is inverted) in which black and white are exchanged in the original display content is transmitted to the data line 105 accordingly. It should be supplied. As a result, even if the directions of the electric fields are opposite, the displayed contents are the originally intended ones, so that it is possible to avoid the influence on the displayed contents due to the alternation of the drive signals.

このような駆動信号の交番は、例えば電源変調部108に含まれた図示しない回路によって行うことができる。例えば、第3スイッチ回路1082の接続先を第1電圧端1092と第2電圧端1093との間で入れ替えるスイッチ回路と、第4スイッチ回路1083の接続先を第2電圧端1093と第1電圧端1092との間で入れ替えるスイッチ回路と、を電源変調部108内に設けるようにすればよい。 Such alternation of drive signals can be performed, for example, by a circuit (not shown) included in the power supply modulation unit 108. For example, a switch circuit in which the connection destination of the third switch circuit 1082 is exchanged between the first voltage end 1092 and the second voltage end 1093, and the connection destination of the fourth switch circuit 1083 are the second voltage end 1093 and the first voltage end. A switch circuit to be replaced with the 1092 may be provided in the power supply modulation unit 108.

また、画像信号の反転についても、制御部110やそれより上位の装置において行うことができる。 Further, the inversion of the image signal can also be performed by the control unit 110 or a device higher than the control unit 110.

なお、上述したような半導体材料の特性劣化の程度は、電圧が印加される時間(電圧印加時間)に依存する。したがって、原則的には、各スイッチ回路における電圧印加時間が折半されるように、駆動信号の交番を行うようにすればよい。 The degree of deterioration of the characteristics of the semiconductor material as described above depends on the time when the voltage is applied (voltage application time). Therefore, in principle, the drive signals may be alternated so that the voltage application time in each switch circuit is split in half.

ところで、上記のような課題は、表示を頻繁に書き換える画素102において顕在化し易いものである。このような画素102では、粒子71を頻繁に泳動させる必要があるため、結局、第1スイッチ回路126や第2スイッチ回路127における電圧印加時間が長くなる。その結果、アクティブマトリクス回路基板100の信頼性が低下し易いという課題を招く。 By the way, the above-mentioned problems are likely to become apparent in the pixels 102 whose display is frequently rewritten. In such a pixel 102, since it is necessary to run the particles 71 frequently, the voltage application time in the first switch circuit 126 and the second switch circuit 127 becomes long after all. As a result, there is a problem that the reliability of the active matrix circuit board 100 tends to decrease.

例えば、黒色と白色とを表示する電気泳動表示装置1において時計を表示する場合、特に秒表示をする場合には、表示の書き換えが頻繁に発生する。具体的には、デジタル時計表示であっても、アナログ時計表示であっても、時計表示を行う画素の一部では、黒色表示と白色表示とが頻繁に書き換えられる。ところが、表示の書き換えパターンは、画素102の配置によってそれぞれ異なるため、複数の画素102に対して共通した頻度での「駆動信号の交番」を行うためには、その頻度の最適化が必要になる。 For example, when the clock is displayed on the electrophoresis display device 1 which displays black and white, especially when the seconds are displayed, the display is frequently rewritten. Specifically, regardless of whether it is a digital clock display or an analog clock display, the black display and the white display are frequently rewritten in some of the pixels that display the clock. However, since the display rewriting pattern differs depending on the arrangement of the pixels 102, it is necessary to optimize the frequency in order to perform "alternation of drive signals" at a common frequency for a plurality of pixels 102. ..

そこで、このような画素102では、駆動信号の交番頻度を、画素102の表示の書き換え10回ごと、または、表示の書き換え60回ごと、のいずれかの頻度とすることが好ましい。 Therefore, in such a pixel 102, it is preferable that the alternation frequency of the drive signal is either every 10 times of rewriting the display of the pixel 102 or every 60 times of rewriting the display.

例えばデジタル時計表示の場合、一の位の秒表示を行う画素102では、黒色表示と白色表示との書き換えパターンが10回(10秒)で一巡する。このため、この10回の書き換えに対応した周期、例えば10回の書き換えごとに駆動信号の正状態と反状態とを入れ替えるような周期で駆動信号を交番させる。これにより、第1スイッチ回路126と第2スイッチ回路127との間で、電圧印加時間を均等に割り振ることができる。 For example, in the case of a digital clock display, in the pixel 102 that displays the first-order seconds, the rewriting pattern between the black display and the white display goes around in 10 times (10 seconds). Therefore, the drive signal is alternated in a cycle corresponding to the 10 rewrites, for example, a cycle in which the positive state and the negative state of the drive signal are exchanged every 10 rewrites. As a result, the voltage application time can be evenly allocated between the first switch circuit 126 and the second switch circuit 127.

また、例えばアナログ時計表示の場合、秒表示を行う画素102では、黒色表示と白色表示との書き換えパターンが60回(60秒)で一巡する。このため、この60回の書き換えに対応した周期、例えば60回の書き換えごとに駆動信号の正状態と反状態とを入れ替えるような周期で駆動信号を交番させることにより、第1スイッチ回路126と第2スイッチ回路127との間で、電圧印加時間を均等に割り振ることができる。 Further, for example, in the case of an analog clock display, in the pixel 102 that performs the second display, the rewriting pattern between the black display and the white display goes around 60 times (60 seconds). Therefore, by alternating the drive signal with a cycle corresponding to the 60 times of rewriting, for example, a cycle in which the positive state and the negative state of the drive signal are exchanged every 60 times of rewriting, the first switch circuit 126 and the first switch circuit 126 are changed. The voltage application time can be evenly allocated to and from the two-switch circuit 127.

以上のような駆動方法を採用することにより、表示内容に影響を与えることなく、アクティブマトリクス回路基板100の信頼性をより高めることができる。
なお、このような第3実施形態においても、第1実施形態と同様の効果が得られる。
By adopting the driving method as described above, the reliability of the active matrix circuit board 100 can be further improved without affecting the displayed contents.
In addition, even in such a third embodiment, the same effect as that of the first embodiment can be obtained.

≪第4実施形態≫
次に、本発明の第4実施形態について説明する。
<< Fourth Embodiment >>
Next, a fourth embodiment of the present invention will be described.

図11は、本発明の表示装置の第4実施形態に含まれるアクティブマトリクス回路基板のうち1つの画素および共通電極における回路構成を示す図である。 FIG. 11 is a diagram showing a circuit configuration in one pixel and a common electrode of the active matrix circuit board included in the fourth embodiment of the display device of the present invention.

以下、第4実施形態について説明するが、以下の説明では第2、第3実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。なお、前述した第2、第3実施形態と同様の構成には、同一符号を付してある。
本実施形態に係るアクティブマトリクス回路基板100は、第1コンデンサー131および第2コンデンサー132を備えること以外、第3実施形態と同様である。
Hereinafter, the fourth embodiment will be described, but in the following description, the differences from the second and third embodiments will be mainly described, and the description of the same matters will be omitted. The same reference numerals are given to the same configurations as those of the second and third embodiments described above.
The active matrix circuit board 100 according to the present embodiment is the same as that of the third embodiment except that the first capacitor 131 and the second capacitor 132 are provided.

第1コンデンサー131は、第2実施形態で前述したように、第1電源線111と第3電源線113との間に設けられている。 As described above in the second embodiment, the first capacitor 131 is provided between the first power supply line 111 and the third power supply line 113.

このような第1コンデンサー131を設けることにより、第1電源線111と第3電源線113との間に電位差が形成されている間、第1コンデンサー131に充電することができる。このため、電気泳動物質層7の電気容量が大きくない場合であっても、それに代わって十分な電気エネルギーを第1コンデンサー131に蓄えることができる。その結果、電源部109から直接的に電圧が印加されない期間においても、粒子71をより確実に泳動させることができ、かつ、第1実施形態よりも泳動の高速化を図ることができる。 By providing such a first capacitor 131, the first capacitor 131 can be charged while a potential difference is formed between the first power supply line 111 and the third power supply line 113. Therefore, even when the electric capacity of the electrophoretic substance layer 7 is not large, sufficient electric energy can be stored in the first capacitor 131 instead. As a result, the particles 71 can be more reliably migrated even during a period in which the voltage is not directly applied from the power supply unit 109, and the migration speed can be increased as compared with the first embodiment.

また、第2コンデンサー132も、第2実施形態で前述したように、第2電源線112と第3電源線113との間に設けられている。 Further, the second capacitor 132 is also provided between the second power supply line 112 and the third power supply line 113 as described above in the second embodiment.

このような第2コンデンサー132を設けることにより、第2電源線112と第3電源線113との間に電位差が形成されている間、第2コンデンサー132に充電することができる。このため、電気泳動物質層7の電気容量が大きくない場合であっても、それに代わって十分な電気エネルギーを第2コンデンサー132に蓄えることができる。その結果、電源部109から直接的に電圧が印加されない期間においても、粒子71をより確実に泳動させることができ、かつ、第1実施形態よりも泳動の高速化を図ることができる。 By providing such a second capacitor 132, the second capacitor 132 can be charged while a potential difference is formed between the second power supply line 112 and the third power supply line 113. Therefore, even when the electric capacity of the electrophoretic substance layer 7 is not large, sufficient electric energy can be stored in the second capacitor 132 instead. As a result, the particles 71 can be more reliably migrated even during a period in which the voltage is not directly applied from the power supply unit 109, and the migration speed can be increased as compared with the first embodiment.

また、第3実施形態では、電気泳動物質層7に蓄えられる電気エネルギーが、電気泳動表示装置1の表示内容に応じて変化する。これに対し、本実施形態では、第1コンデンサー131や第2コンデンサー132において常に一定の電気エネルギーを蓄えることができる。このため、効果の安定性という観点からも有用である。
このような第4実施形態においても、第2実施形態と同様の効果が得られる。
Further, in the third embodiment, the electric energy stored in the electrophoresis material layer 7 changes according to the display content of the electrophoresis display device 1. On the other hand, in the present embodiment, a constant electric energy can always be stored in the first capacitor 131 and the second capacitor 132. Therefore, it is also useful from the viewpoint of the stability of the effect.
In such a fourth embodiment, the same effect as that of the second embodiment can be obtained.

<電子機器>
次に、本発明の電子機器の実施形態について説明する。本実施形態に係る電子機器は、前記実施形態に係る表示装置を備えている。
<Electronic equipment>
Next, an embodiment of the electronic device of the present invention will be described. The electronic device according to the present embodiment includes a display device according to the above embodiment.

図12は、本発明の電子機器の実施形態が適用された腕時計の正面図である。
図12に示す腕時計401(本発明の電子機器の実施形態)は、時計ケース402と、時計ケース402に連結された一対のバンド403と、を備えている。時計ケース402の正面には、電気泳動表示装置405(本発明の表示装置の実施形態)と、秒針421と、分針422と、時針423と、が設けられている。時計ケース402の側面には、操作子としての竜頭410と操作ボタン411とが設けられている。
FIG. 12 is a front view of a wristwatch to which an embodiment of the electronic device of the present invention is applied.
The wristwatch 401 (embodiment of the electronic device of the present invention) shown in FIG. 12 includes a watch case 402 and a pair of bands 403 connected to the watch case 402. An electrophoresis display device 405 (the embodiment of the display device of the present invention), a second hand 421, a minute hand 422, and an hour hand 423 are provided on the front surface of the watch case 402. A crown 410 as an operator and an operation button 411 are provided on the side surface of the watch case 402.

図13は、図12に示す腕時計の側断面図である。
図13に示す時計ケース402の内部には収容部402Aが設けられている。収容部402Aには、ムーブメント404と電気泳動表示装置405とが収容されている。収容部402Aの一端側(時計正面側)には、ガラス製または樹脂製の透明カバー407が設けられている。収容部402Aの他端側(時計裏側)には、パッキン408を介して裏蓋409が螺合され、裏蓋409および透明カバー407により時計ケース402が密封されている。
FIG. 13 is a side sectional view of the wristwatch shown in FIG.
A housing portion 402A is provided inside the watch case 402 shown in FIG. The movement 404 and the electrophoresis display device 405 are housed in the housing portion 402A. A transparent cover 407 made of glass or resin is provided on one end side (front side of the watch) of the accommodating portion 402A. A back cover 409 is screwed onto the other end side (back side of the watch) of the accommodating portion 402A via a packing 408, and the watch case 402 is sealed by the back cover 409 and the transparent cover 407.

ムーブメント404は、秒針421、分針422および時針423からなるアナログ指針が連結された運針機構(図示せず)を有している。この運針機構がアナログ指針を回転駆動し、設定された時刻を表示する時刻表示部として機能する。 The movement 404 has a hand movement mechanism (not shown) to which an analog pointer including a second hand 421, a minute hand 422, and an hour hand 423 is connected. This hand movement mechanism rotates and drives the analog pointer and functions as a time display unit that displays a set time.

電気泳動表示装置405は、ムーブメント404の時計正面側に配置され、腕時計401の表示部を構成する。電気泳動表示装置405の表示面は、ここでは円形状であるが、例えば正八角形状、十六角形状など、他の形状としてもよい。電気泳動表示装置405の中央部には、電気泳動表示装置405の表裏を貫通する貫通孔405Aが形成されている。貫通孔405Aには、ムーブメント404の運針機構(図示せず)の秒車424、二番車425および筒車426の各軸が挿入されている。各軸の先端には秒針421、分針422および時針423がそれぞれ取り付けられている。 The electrophoresis display device 405 is arranged on the front side of the watch of the movement 404 and constitutes the display unit of the wristwatch 401. The display surface of the electrophoresis display device 405 has a circular shape here, but may have other shapes such as a regular octagonal shape and a hexagonal shape. A through hole 405A that penetrates the front and back surfaces of the electrophoresis display device 405 is formed in the central portion of the electrophoresis display device 405. The shafts of the second wheel 424, the second wheel 425, and the cylinder wheel 426 of the hand movement mechanism (not shown) of the movement 404 are inserted into the through hole 405A. A second hand 421, a minute hand 422, and an hour hand 423 are attached to the tip of each shaft.

なお、図12、13に示す電気泳動表示装置405は、例えば文字盤の画像を表示するように構成されているが、文字盤に加え、秒針、分針および時針も表示するように構成されていてもよい。その場合、上述した秒針421、分針422および時針423やムーブメント404等は省略することができる。また、秒針、分針および時針を表示する、いわゆるアナログ表示に代えて、時計のデジタル表示がなされるように構成されていてもよい。 The electrophoresis display device 405 shown in FIGS. 12 and 13 is configured to display, for example, an image of a dial, but is configured to display a second hand, a minute hand, and an hour hand in addition to the dial. May be good. In that case, the second hand 421, the minute hand 422, the hour hand 423, the movement 404, and the like described above can be omitted. Further, instead of the so-called analog display that displays the second hand, the minute hand, and the hour hand, the digital display of the clock may be performed.

本発明の電子機器は、時計以外にも適用される。
図14は、本発明の電子機器の実施形態が適用された電子ペーパーの構成を示す斜視図である。
The electronic device of the present invention is applied to other than watches.
FIG. 14 is a perspective view showing the configuration of an electronic paper to which an embodiment of the electronic device of the present invention is applied.

図14に示す電子ペーパー500は、表示部501(本発明の表示装置の実施形態)を備えている。電子ペーパー500は可撓性を有し、従来の紙と同様の質感および柔軟性を有する書換え可能なシートからなる本体502を備えている。 The electronic paper 500 shown in FIG. 14 includes a display unit 501 (the embodiment of the display device of the present invention). The electronic paper 500 is flexible and includes a body 502 made of a rewritable sheet having the same texture and flexibility as conventional paper.

図15は、本発明の電子機器の実施形態が適用された電子ノートの構成を示す斜視図である。 FIG. 15 is a perspective view showing the configuration of an electronic notebook to which an embodiment of the electronic device of the present invention is applied.

図15に示す電子ノート600は、図14に示す電子ペーパー500が複数枚束ねられ、かつ、カバー601に挟まれてなるものである。カバー601は、例えば外部の装置から送られる表示データを入力する表示データ入力手段(図示せず)を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。 The electronic notebook 600 shown in FIG. 15 is formed by bundling a plurality of electronic papers 500 shown in FIG. 14 and sandwiching them between covers 601. The cover 601 includes display data input means (not shown) for inputting display data sent from, for example, an external device. As a result, the display contents can be changed or updated while the electronic papers are bundled according to the display data.

以上のような腕時計401、電子ペーパー500および電子ノート600等の電子機器は、本発明の表示装置を備えていることで、アクティブマトリクス回路基板100によってもたらされる効果を享受することができるので、表示の切り替え速度が速いものとなる。 Since the electronic devices such as the wristwatch 401, the electronic paper 500, and the electronic notebook 600 as described above are provided with the display device of the present invention, they can enjoy the effects brought about by the active matrix circuit board 100, and thus display. The switching speed of is fast.

以上、本発明の表示装置、表示装置の駆動方法および電子機器について、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではない。 The display device, the driving method of the display device, and the electronic device of the present invention have been described above based on the illustrated embodiments, but the present invention is not limited thereto.

例えば、表示装置および電子機器では、各部の構成は、同様の機能を有する任意の構成のものに置換することができ、また、他の任意の構成を付加することもできる。具体的には、メモリー回路、スイッチ回路、コンデンサー、ダイオード等は、同様の機能を有する回路や素子等で代替可能である。 For example, in a display device and an electronic device, the configuration of each part can be replaced with an arbitrary configuration having the same function, or any other configuration can be added. Specifically, memory circuits, switch circuits, capacitors, diodes and the like can be replaced by circuits and elements having similar functions.

また、表示装置の駆動方法は、前記実施形態に任意の目的の工程が追加されたものであってもよい。 Further, the driving method of the display device may be a method in which a process of an arbitrary purpose is added to the above-described embodiment.

また、表示装置は、電気泳動表示装置に限定されず、電界を利用して表示媒体を駆動して表示を切り替えるその他の表示装置(例えば液晶表示装置等)であってもよい。 Further, the display device is not limited to the electrophoresis display device, and may be another display device (for example, a liquid crystal display device or the like) that drives a display medium by using an electric field to switch the display.

1…電気泳動表示装置、7…電気泳動物質層、10…バックプレーン、20…フロントプレーン、70…分散液、71…粒子、71a…黒粒子、71b…白粒子、72…分散媒、91…隔壁、92…封止部、100…アクティブマトリクス回路基板、102…画素、103…画像表示部、104…走査線、105…データ線、106…走査線駆動回路、107…データ線駆動回路、108…電源変調部、109…電源部、110…制御部、111…第1電源線、112…第2電源線、113…第3電源線、114…第4電源線、115…第5電源線、119…電源回路、120…電極基板、121…画素電極、124…駆動用TFT、125…メモリー回路、126…第1スイッチ回路、126a…P型MOSトランジスター、126b…N型MOSトランジスター、127…第2スイッチ回路、127a…N型MOSトランジスター、127b…P型MOSトランジスター、131…第1コンデンサー、132…第2コンデンサー、201…対向基板、202…共通電極、401…腕時計、402…時計ケース、402A…収容部、403…バンド、404…ムーブメント、405…電気泳動表示装置、405A…貫通孔、407…透明カバー、408…パッキン、409…裏蓋、410…竜頭、411…操作ボタン、421…秒針、422…分針、423…時針、424…秒車、425…二番車、426…筒車、500…電子ペーパー、501…表示部、502…本体、600…電子ノート、601…カバー、1081…共通電極スイッチ回路、1081a…接点、1081b…接点、1082…第3スイッチ回路、1083…第4スイッチ回路、1091…電源、1092…第1電圧端、1093…第2電圧端、1094…電源、1251…コンデンサー、1252…P型MOSトランジスター、1253…P型MOSトランジスター、1254…N型MOSトランジスター、1255…N型MOSトランジスター、1261…P型MOSトランジスター、1271…N型MOSトランジスター、P1…共通入力端子、P1’…共通入力端子、P2…共通出力端子 1 ... Electromagnetic display device, 7 ... Electrolytic material layer, 10 ... Back plane, 20 ... Front plane, 70 ... Dispersion liquid, 71 ... Particles, 71a ... Black particles, 71b ... White particles, 72 ... Dispersion medium, 91 ... Partition, 92 ... Sealing part, 100 ... Active matrix circuit board, 102 ... Pixel, 103 ... Image display part, 104 ... Scan line, 105 ... Data line, 106 ... Scan line drive circuit, 107 ... Data line drive circuit, 108 ... power supply modulation unit, 109 ... power supply unit, 110 ... control unit, 111 ... first power supply line, 112 ... second power supply line, 113 ... third power supply line, 114 ... fourth power supply line, 115 ... fifth power supply line, 119 ... power supply circuit, 120 ... electrode substrate, 121 ... pixel electrode, 124 ... driving TFT, 125 ... memory circuit, 126 ... first switch circuit, 126a ... P-type MOS transistor, 126b ... N-type MOS transistor, 127 ... 2-switch circuit, 127a ... N-type MOS transistor, 127b ... P-type MOS transistor, 131 ... 1st condenser, 132 ... 2nd condenser, 201 ... opposite board, 202 ... common electrode, 401 ... watch, 402 ... watch case, 402A ... Housing, 403 ... Band, 404 ... Movement, 405 ... Electromagnetic display, 405A ... Through hole, 407 ... Transparent cover, 408 ... Packing, 409 ... Back cover, 410 ... Crown, 411 ... Operation button, 421 ... Second hand 422 ... Minute hand, 423 ... Hour hand, 424 ... Second wheel, 425 ... Second wheel, 426 ... Transistor, 500 ... Electronic paper, 501 ... Display, 502 ... Main body, 600 ... Electronic note, 601 ... Cover, 1081 ... Common electrode switch circuit, 1081a ... contact, 1081b ... contact, 1082 ... third switch circuit, 1083 ... fourth switch circuit, 1091 ... power supply, 1092 ... first voltage end, 1093 ... second voltage end, 1094 ... power supply, 1251 ... Condenser, 1252 ... P-type MOS transistor, 1253 ... P-type MOS transistor, 1254 ... N-type MOS transistor, 1255 ... N-type MOS transistor, 1261 ... P-type MOS transistor, 1271 ... N-type MOS transistor, P1 ... Common input terminal , P1'... common input terminal, P2 ... common output terminal

Claims (10)

画素を含む画像表示部を備える基板と、
第1電源線、第2電源線および第3電源線と、
前記画素に対応して設けられている画素電極と、
前記画素に対応して設けられ、第1状態と第2状態のいずれかを保持し出力可能なメモリー回路と、
前記第3電源線と接続されている共通電極と、
第1電位を出力する第1電圧端と、前記第1電位とは異なる第2電位を出力する第2電圧端と、を備える電源部と、
前記第3電源線と、前記第1電圧端と前記第2電圧端のいずれかと、の間を交互に導通する共通電極スイッチ回路と、
前記第1電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第1状態であるときには導通し、前記メモリー回路からの出力が前記第2状態であるときには遮断する第1スイッチ回路と、
前記第2電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第2状態であるときには導通し、前記メモリー回路からの出力が前記第1状態であるときには遮断する第2スイッチ回路と、
前記第3電源線が前記第2電圧端と導通しているときには前記第1電源線と前記第1電圧端との間を導通し、前記第3電源線が前記第1電圧端と導通しているときには前記第1電源線と前記第1電圧端との間を遮断する第3スイッチ回路と、
前記第1電源線と前記第3電源線との間に設けられる第1コンデンサーと
を有することを特徴とする表示装置。
A substrate having an image display unit including pixels,
1st power line, 2nd power line and 3rd power line,
Pixel electrodes provided corresponding to the pixels and
A memory circuit provided corresponding to the pixel and capable of holding and outputting either the first state or the second state, and
The common electrode connected to the third power supply line and
A power supply unit including a first voltage end that outputs a first potential and a second voltage end that outputs a second potential different from the first potential.
A common electrode switch circuit that alternately conducts between the third power supply line and either the first voltage end or the second voltage end.
A second power line provided between the first power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the first state and shuts off when the output from the memory circuit is in the second state. 1 switch circuit and
A second power line provided between the second power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the second state and shuts off when the output from the memory circuit is in the first state. 2 switch circuit and
When the third power supply line is conducting with the second voltage end, it conducts between the first power supply line and the first voltage end, and the third power supply line conducts with the first voltage end. When there is, a third switch circuit that cuts off between the first power supply line and the first voltage end, and
A display device having a first capacitor provided between the first power supply line and the third power supply line.
さらに、前記第3電源線が前記第1電圧端と導通しているときには前記第2電源線と前記第2電圧端との間を導通し、前記第3電源線が前記第2電圧端と導通しているときには前記第2電源線と前記第2電圧端との間を遮断する第4スイッチ回路を有する請求項1に記載の表示装置。 Further, when the third power supply line is conducting with the first voltage end, it conducts between the second power supply line and the second voltage end, and the third power supply line conducts with the second voltage end. The display device according to claim 1, further comprising a fourth switch circuit that cuts off between the second power supply line and the second voltage end. 画素を含む画像表示部を備える基板と、
第1電源線、第2電源線および第3電源線と、
前記画素に対応して設けられている画素電極と、
前記画素に対応して設けられ、第1状態と第2状態のいずれかを保持し出力可能なメモリー回路と、
前記第3電源線と接続されている共通電極と、
第1電位を出力する第1電圧端と、前記第1電位とは異なる第2電位を出力する第2電圧端と、を備える電源部と、
前記第3電源線と、前記第1電圧端と前記第2電圧端のいずれかと、の間を交互に導通する共通電極スイッチ回路と、
前記第1電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第1状態であるときには導通し、前記メモリー回路からの出力が前記第2状態であるときには遮断する第1スイッチ回路と、
前記第2電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第2状態であるときには導通し、前記メモリー回路からの出力が前記第1状態であるときには遮断する第2スイッチ回路と、
前記第3電源線が前記第2電圧端と導通しているときには前記第1電源線と前記第1電圧端との間を導通し、前記第3電源線が前記第1電圧端と導通しているときには前記第1電源線と前記第1電圧端との間を遮断する第3スイッチ回路と、
前記第2電源線と前記第3電源線との間に設けられる第2コンデンサーと
を有することを特徴とする表示装置。
A substrate having an image display unit including pixels,
1st power line, 2nd power line and 3rd power line,
Pixel electrodes provided corresponding to the pixels and
A memory circuit provided corresponding to the pixel and capable of holding and outputting either the first state or the second state, and
The common electrode connected to the third power supply line and
A power supply unit including a first voltage end that outputs a first potential and a second voltage end that outputs a second potential different from the first potential.
A common electrode switch circuit that alternately conducts between the third power supply line and either the first voltage end or the second voltage end.
A second power line provided between the first power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the first state and shuts off when the output from the memory circuit is in the second state. 1 switch circuit and
A second power line provided between the second power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the second state and shuts off when the output from the memory circuit is in the first state. 2 switch circuit and
When the third power supply line is conducting with the second voltage end, it conducts between the first power supply line and the first voltage end, and the third power supply line conducts with the first voltage end. When there is, a third switch circuit that cuts off between the first power supply line and the first voltage end, and
A display device having a second capacitor provided between the second power supply line and the third power supply line.
さらに、前記第3電源線が前記第1電圧端と導通しているときには前記第2電源線と前記第2電圧端との間を導通し、前記第3電源線が前記第2電圧端と導通しているときには前記第2電源線と前記第2電圧端との間を遮断する第4スイッチ回路を有する請求項3に記載の表示装置。Further, when the third power supply line is conducting with the first voltage end, it conducts between the second power supply line and the second voltage end, and the third power supply line conducts with the second voltage end. The display device according to claim 3, further comprising a fourth switch circuit that cuts off between the second power supply line and the second voltage end. さらに、
走査線と、
データ線と、
前記画素に対応して設けられ、前記走査線および前記データ線と前記メモリー回路との
間に設けられている画素スイッチング素子と、
を有する請求項1又は請求項2に記載の表示装置。
further,
Scanning line and
Data line and
A pixel switching element provided corresponding to the pixel and provided between the scanning line and the data line and the memory circuit,
The display device according to claim 1 or 2.
さらに、前記画素電極と前記共通電極との間に設けられている電気光学物質層を有する
請求項1ないし4のいずれか1項に記載の表示装置。
The display device according to any one of claims 1 to 4, further comprising an electro-optical material layer provided between the pixel electrode and the common electrode.
画素を含む画像表示部を備える基板と、
第1電源線、第2電源線および第3電源線と、
第1電位と、前記第1電位とは異なる第2電位と、前記第1電位および前記第2電位の間の高低関係と同じ高低関係を有する第3電位および第4電位と、を出力する電源部と、
前記第1電源線に前記第1電位を供給し、前記第2電源線に前記第2電位を供給し、前記第3電源線に前記第3電位および前記第4電位を交互に供給する電源変調部と、
前記画素に対応して設けられている画素電極と、
前記画素に対応して設けられ、第1状態と第2状態のいずれかを保持し出力可能なメモリー回路と、
前記第3電源線と接続されている共通電極と、
前記第1電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第1状態であるときには導通し、前記メモリー回路からの出力が前記第2状態であるときには遮断する第1スイッチ回路と、
前記第2電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第2状態であるときには導通し、前記メモリー回路からの出力が前記第1状態であるときには遮断する第2スイッチ回路と、
を有し、
前記電源変調部は、前記第3電源線に前記第4電位が供給されているときには前記第1電源線と前記電源部との間を導通し、前記第3電源線に前記第3電位が供給されているときには前記第1電源線と前記電源部との間を遮断する第3スイッチ回路を備えることを特徴とする表示装置。
A substrate having an image display unit including pixels,
1st power line, 2nd power line and 3rd power line,
A power source that outputs a first potential, a second potential different from the first potential, and a third potential and a fourth potential having the same high-low relationship as the high-low relationship between the first potential and the second potential. Department and
Power supply modulation in which the first potential is supplied to the first power supply line, the second potential is supplied to the second power supply line, and the third potential and the fourth potential are alternately supplied to the third power supply line. Department and
Pixel electrodes provided corresponding to the pixels and
A memory circuit provided corresponding to the pixel and capable of holding and outputting either the first state or the second state, and
The common electrode connected to the third power supply line and
A second power line provided between the first power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the first state and shuts off when the output from the memory circuit is in the second state. 1 switch circuit and
A second power line provided between the second power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the second state and shuts off when the output from the memory circuit is in the first state. 2 switch circuit and
Have,
When the fourth potential is supplied to the third power supply line, the power supply modulation unit conducts between the first power supply line and the power supply unit, and the third potential is supplied to the third power supply line. A display device including a third switch circuit that cuts off between the first power supply line and the power supply unit when the display device is used.
前記電源変調部は、さらに、前記第3電源線に前記第3電位が供給されているときには前記第2電源線と前記電源部との間を導通し、前記第3電源線に前記第4電位が供給されているときには前記第2電源線と前記電源部との間を遮断する第4スイッチ回路を備える請求項7に記載の表示装置。 The power supply modulation unit further conducts between the second power supply line and the power supply unit when the third potential is supplied to the third power supply line, and the fourth potential is connected to the third power supply line. The display device according to claim 7, further comprising a fourth switch circuit that cuts off between the second power supply line and the power supply unit when is supplied. 画素を含む画像表示部を備える基板と、
第1電源線、第2電源線および第3電源線と、
前記第1電源線と前記第3電源線との間および前記第2電源線と前記第3電源線との間にそれぞれ電位差を印加する電源部と、
前記画素に対応して設けられている画素電極と、
前記画素に対応して設けられ、第1状態と第2状態のいずれかを保持し出力可能なメモリー回路と、
前記第3電源線と接続されている共通電極と、
前記第1電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第1状態であるときには導通し、前記メモリー回路からの出力が前記第2状態であるときには遮断する第1スイッチ回路と、
前記第2電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第2状態であるときには導通し、前記メモリー回路からの出力が前記第1状態であるときには遮断する第2スイッチ回路と、
を有する表示装置を駆動する方法であって、
前記第1電源線と前記第3電源線との間および前記第2電源線と前記第3電源線との間のいずれかに電位差を印加する第1ステップと、
前記第1ステップにおいて前記第1電源線および前記第2電源線のうち前記第3電源線との間で電位差を形成した電源線を電気的に浮いた状態にする第2ステップと、
を有し、
前記第1ステップにおいて、前記第1電源線と前記第3電源線との間および前記第2電源線と前記第3電源線との間のいずれかに充電し、
前記第2ステップにおいて、前記第1ステップで充電された電荷の放電により前記画素電極と前記共通電極との間に電界を生じさせる、
ことを特徴とする表示装置の駆動方法。
A substrate having an image display unit including pixels,
1st power line, 2nd power line and 3rd power line,
A power supply unit that applies a potential difference between the first power supply line and the third power supply line and between the second power supply line and the third power supply line, respectively.
Pixel electrodes provided corresponding to the pixels and
A memory circuit provided corresponding to the pixel and capable of holding and outputting either the first state or the second state, and
The common electrode connected to the third power supply line and
A second power line provided between the first power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the first state and shuts off when the output from the memory circuit is in the second state. 1 switch circuit and
A second power line provided between the second power supply line and the pixel electrode, which conducts when the output from the memory circuit is in the second state and shuts off when the output from the memory circuit is in the first state. 2 switch circuit and
Is a method of driving a display device having
The first step of applying a potential difference between the first power supply line and the third power supply line and between the second power supply line and the third power supply line, and
In the first step, the second step of electrically floating the power supply line having a potential difference between the first power supply line and the third power supply line among the second power supply lines,
Have a,
In the first step, either the first power supply line and the third power supply line or the second power supply line and the third power supply line are charged.
In the second step, an electric field is generated between the pixel electrode and the common electrode by discharging the electric charge charged in the first step.
A method of driving a display device, which is characterized in that.
請求項1ないし8のいずれか1項に記載の表示装置を備えることを特徴とする電子機器。 An electronic device comprising the display device according to any one of claims 1 to 8.
JP2016251703A 2016-12-26 2016-12-26 Display devices, display device drive methods and electronic devices Active JP6865575B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016251703A JP6865575B2 (en) 2016-12-26 2016-12-26 Display devices, display device drive methods and electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016251703A JP6865575B2 (en) 2016-12-26 2016-12-26 Display devices, display device drive methods and electronic devices

Publications (2)

Publication Number Publication Date
JP2018105991A JP2018105991A (en) 2018-07-05
JP6865575B2 true JP6865575B2 (en) 2021-04-28

Family

ID=62785563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016251703A Active JP6865575B2 (en) 2016-12-26 2016-12-26 Display devices, display device drive methods and electronic devices

Country Status (1)

Country Link
JP (1) JP6865575B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118335023B (en) * 2024-06-12 2024-08-16 惠科股份有限公司 Display panel, preparation method and driving method

Also Published As

Publication number Publication date
JP2018105991A (en) 2018-07-05

Similar Documents

Publication Publication Date Title
KR102061401B1 (en) Electro-optic displays with reduced remnant voltage, and related apparatus and methods
US9176358B2 (en) Electrooptical device, electronic device, and control method for electrooptical device
CN112955817B (en) Electro-optic display
US20090231268A1 (en) Electrophoretic display device, method of driving electrophoretic display device, and electronic apparatus
US9183793B2 (en) Method for driving electrophoretic display apparatus, electrophoretic display apparatus, electronic apparatus, and electronic timepiece
KR101754799B1 (en) Pixel circuit of display panel, display apparatus comprising the same, and controlling method of the display apparatus
CN102486915A (en) Driving method of electrophoretic display device, electrophoretic display device and electronic device
US10283063B2 (en) Display device and shift register circuit
EP2133740A2 (en) Electrophoretic display device, electronic apparatus, and method of driving electrophoretic display device
US20190266956A1 (en) Electro-optic displays, and methods for driving same
US20150206478A1 (en) Electrophoretic display device, drive method of electrophoretic display device, control circuit, and electronic apparatus
JP2009053639A (en) Electrophoretic display device, driving method thereof, and electronic apparatus
US20120262499A1 (en) Control method for electro-optical device, control device for electro-optical device, electro-optical device and electronic apparatus
JP6865575B2 (en) Display devices, display device drive methods and electronic devices
JP6857982B2 (en) Active matrix circuit board, display device, display device drive method and electronic equipment
US11521565B2 (en) Crosstalk reduction for electro-optic displays
JP6923110B2 (en) Active Matrix Circuit Boards, Display Devices and Electronics
JP4945964B2 (en) Liquid crystal display
JP2016188902A (en) Semiconductor devices, electronic equipment
HK40064567A (en) Active matrix circuit board, display device, driving method of display device, and electronic apparatus
US10083661B2 (en) Electrophoretic display control device, electrophoretic display, electronic apparatus, and control method
JP2019095473A (en) Active matrix circuit, display device, and driving method of display device and electronic equipment
US9966017B2 (en) Electrophoretic apparatus and electronic device having a pixel circuit with a plurality of driving transistors and a plurality of selection transistors
HK40026776B (en) Electro-optic displays
JP2011237627A (en) Electrophoresis display device and electronic equipment

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210406

R150 Certificate of patent or registration of utility model

Ref document number: 6865575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250