Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6867905B2 - Manufacturing method for wiring boards, semiconductor devices, and wiring boards - Google Patents
[go: Go Back, main page]

JP6867905B2 - Manufacturing method for wiring boards, semiconductor devices, and wiring boards - Google Patents

Manufacturing method for wiring boards, semiconductor devices, and wiring boards Download PDF

Info

Publication number
JP6867905B2
JP6867905B2 JP2017139174A JP2017139174A JP6867905B2 JP 6867905 B2 JP6867905 B2 JP 6867905B2 JP 2017139174 A JP2017139174 A JP 2017139174A JP 2017139174 A JP2017139174 A JP 2017139174A JP 6867905 B2 JP6867905 B2 JP 6867905B2
Authority
JP
Japan
Prior art keywords
wiring
film
wiring board
copper
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017139174A
Other languages
Japanese (ja)
Other versions
JP2019021771A5 (en
JP2019021771A (en
Inventor
陽子 中林
陽子 中林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017139174A priority Critical patent/JP6867905B2/en
Publication of JP2019021771A publication Critical patent/JP2019021771A/en
Publication of JP2019021771A5 publication Critical patent/JP2019021771A5/ja
Application granted granted Critical
Publication of JP6867905B2 publication Critical patent/JP6867905B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線基板、半導体装置、及び配線基板の製造方法に関する。 The present invention relates to a wiring board, a semiconductor device, and a method for manufacturing a wiring board.

パーソナルコンピュータや携帯電話等の電子機器には様々な配線基板が使用されている。これらの配線基板は、電気伝導率が高くデバイスの高速化に有利な銅配線を基材の上に形成することで作製される。 Various wiring boards are used in electronic devices such as personal computers and mobile phones. These wiring boards are manufactured by forming copper wiring, which has high electrical conductivity and is advantageous for speeding up the device, on the base material.

但し、銅配線は形成するのが容易であるものの、配線基板の製造途中でその表層部分が酸化することがある。その場合には酸化により高抵抗化した銅配線の表層部分を硫酸等でエッチングして除去することになるが、銅配線が微細な場合には銅配線の大部分がエッチングで除去されてしまうため、銅配線の微細化が難しくなってしまう。 However, although copper wiring is easy to form, its surface layer portion may be oxidized during the manufacturing of the wiring board. In that case, the surface layer of the copper wiring whose resistance has been increased by oxidation is removed by etching with sulfuric acid or the like, but if the copper wiring is fine, most of the copper wiring is removed by etching. , It becomes difficult to make copper wiring finer.

更に、製品化された後に使用環境によって銅配線が酸化し、これによりデバイスの性能が損なわれるという問題も発生する。 Further, after commercialization, the copper wiring is oxidized depending on the usage environment, which causes a problem that the performance of the device is impaired.

特開2012−231102号公報Japanese Unexamined Patent Publication No. 2012-23102 特開昭60−223147号公報Japanese Unexamined Patent Publication No. 60-223147

一側面によれば、本発明は、銅を含む配線が酸化するのを抑制することができる配線基板、半導体装置、及び配線基板の製造方法を提供することを目的とする。 According to one aspect, it is an object of the present invention to provide a wiring board, a semiconductor device, and a method for manufacturing a wiring board, which can suppress oxidation of wiring containing copper.

一側面によれば、基材と、前記基材の上に形成され、銅を含む配線と、前記配線の表面に形成され、酸化チタンと酸化ジルコニウムのいずれかの重合体を含む導電性の重合膜とを有する配線基板が提供される。 According to one aspect, a substrate, formed on the substrate, a wiring containing copper, is formed on the surface of the wiring, a conductive polymer, including any of the polymer of titanium oxide, zirconium A wiring substrate with a film is provided.

一側面によれば、酸化チタンと酸化ジルコニウムのいずれかの重合体を含む重合膜が銅に対する酸化防止機能を有するため、重合膜の下の配線が酸化するのを抑制することができる。 According to one aspect, since the polymer film containing a polymer of either titanium oxide or zirconium oxide has an antioxidant function against copper, it is possible to suppress oxidation of the wiring under the polymer film.

図1は、調査で使用したシリコンウエハの断面図である。FIG. 1 is a cross-sectional view of the silicon wafer used in the survey. 図2は、重合膜の形成方法を示すフローチャートである。FIG. 2 is a flowchart showing a method of forming a polymer film. 図3(a)、(b)は、サンプルの製造途中の断面図(その1)である。3 (a) and 3 (b) are cross-sectional views (No. 1) during the production of the sample. 図4は、サンプルの製造途中の断面図(その2)である。FIG. 4 is a cross-sectional view (No. 2) during the production of the sample. 図5は、チタンキレート液、オリゴマー液、及びジルコニウムキレート液の一例を示す図である。FIG. 5 is a diagram showing an example of a titanium chelate solution, an oligomer solution, and a zirconium chelate solution. 図6は、溶液中の各成分の一例と、溶液におけるその成分の濃度とを示す図である。FIG. 6 is a diagram showing an example of each component in the solution and the concentration of the component in the solution. 図7は、熱処理を行った後の銅膜の色彩の観察結果を示す図である。FIG. 7 is a diagram showing an observation result of the color of the copper film after the heat treatment. 図8は、銅膜の色彩と、銅膜に表面に形成された銅の酸化皮膜の厚さとの関係を示す図である。FIG. 8 is a diagram showing the relationship between the color of the copper film and the thickness of the copper oxide film formed on the surface of the copper film. 図9(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図(その1)である。9 (a) and 9 (b) are cross-sectional views (No. 1) of the semiconductor device according to the present embodiment during manufacturing. 図10(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図(その2)である。10 (a) and 10 (b) are cross-sectional views (No. 2) of the semiconductor device according to the present embodiment during manufacturing. 図11(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図(その3)である。11 (a) and 11 (b) are cross-sectional views (No. 3) of the semiconductor device according to the present embodiment during manufacturing. 図12(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図(その4)である。12 (a) and 12 (b) are cross-sectional views (No. 4) of the semiconductor device according to the present embodiment during manufacturing. 図13(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図(その5)である。13 (a) and 13 (b) are cross-sectional views (No. 5) of the semiconductor device according to the present embodiment during manufacturing. 図14(a)、(b)は、本実施形態に係る半導体装置の製造途中の断面図(その6)である。14 (a) and 14 (b) are cross-sectional views (No. 6) of the semiconductor device according to the present embodiment during manufacturing. 図15は、本実施形態に係る半導体装置の製造途中の断面図(その7)である。FIG. 15 is a cross-sectional view (No. 7) of the semiconductor device according to the present embodiment during manufacturing.

本実施形態の説明に先立ち、本願発明者が検討した事項について説明する。 Prior to the description of the present embodiment, the matters examined by the inventor of the present application will be described.

本願発明者は、銅を含む配線の酸化を防ぐ方法を見出すために以下の調査を行った。 The inventor of the present application conducted the following investigation to find a method for preventing oxidation of wiring containing copper.

図1は、その調査で使用したシリコンウエハの断面図である。 FIG. 1 is a cross-sectional view of the silicon wafer used in the investigation.

図1に示すように、この調査においては、配線を模した銅膜2をシリコンウエハ1の表面に500nm程度の厚さに形成した。 As shown in FIG. 1, in this investigation, a copper film 2 imitating wiring was formed on the surface of the silicon wafer 1 to a thickness of about 500 nm.

そして、この銅膜2の表面に以下のようにして酸化チタンの重合膜を形成した。 Then, a titanium oxide polymer film was formed on the surface of the copper film 2 as follows.

図2は、その重合膜の形成方法を示すフローチャートである。また、図3〜図4は、シリコンウエハ1を用いたサンプルの製造途中の断面図である。 FIG. 2 is a flowchart showing a method of forming the polymerized film. Further, FIGS. 3 to 4 are cross-sectional views during manufacturing of a sample using the silicon wafer 1.

まず、図2のステップS1において、液温が40℃〜60℃程度のアルカリ脱脂剤にシリコンウエハ1を浸漬し、その状態を5分程度維持することにより銅膜2をクリーニングする。 First, in step S1 of FIG. 2, the silicon wafer 1 is immersed in an alkaline degreasing agent having a liquid temperature of about 40 ° C. to 60 ° C., and the copper film 2 is cleaned by maintaining the state for about 5 minutes.

その後に、脱脂剤からシリコンウエハ1を引き上げる。 After that, the silicon wafer 1 is pulled up from the degreasing agent.

次いで、ステップS2に移り、室温において純水で20秒〜60秒程度の時間だけ銅膜2を水洗する。 Next, the process proceeds to step S2, and the copper film 2 is washed with pure water at room temperature for about 20 to 60 seconds.

次に、ステップS3に移り、銅膜2の表面をエアーで乾燥させる。 Next, the process proceeds to step S3, and the surface of the copper film 2 is dried with air.

続いて、ステップS4に移り、IPA(Isopropyl Alcohol)中にシリコンウエハ1を浸すことにより、銅膜2の表面に残留している水分をIPAに置換する。 Subsequently, the process proceeds to step S4, and the silicon wafer 1 is immersed in IPA (Isopropyl Alcohol) to replace the water remaining on the surface of the copper film 2 with IPA.

次いで、ステップS5に移り、エアーで銅膜2の表面を乾燥させる。 Then, the process proceeds to step S5, and the surface of the copper film 2 is dried with air.

その後に、ステップS6に移り、有機金属錯体の溶液にシリコンウエハ1を浸漬する。 After that, the process proceeds to step S6, and the silicon wafer 1 is immersed in the solution of the organometallic complex.

図3(a)は、ステップS6について模式的に示す図である。 FIG. 3A is a diagram schematically showing step S6.

図3(a)の例では、容器3にチタンキレートの溶液4を入れ、その溶液4にシリコンウエハ1を浸漬する。なお、溶液4の温度は室温であり、浸漬時間は20秒〜60秒程度である。 In the example of FIG. 3A, the titanium chelate solution 4 is placed in the container 3 and the silicon wafer 1 is immersed in the solution 4. The temperature of the solution 4 is room temperature, and the immersion time is about 20 to 60 seconds.

その溶液4は、市販のチタンキレート液等の有機金属錯体溶液を希釈溶媒で希釈することにより作製される。 The solution 4 is prepared by diluting an organometallic complex solution such as a commercially available titanium chelate solution with a diluting solvent.

図5は、市販のマツモトファインケミカル株式会社製の有機金属錯体溶液の一例を示す図である。 FIG. 5 is a diagram showing an example of a commercially available organometallic complex solution manufactured by Matsumoto Fine Chemicals Co., Ltd.

この例では、図5のいずれかの有機金属錯体溶液を使用する。なお、図5に示すように、有機金属錯体溶液はチタンキレート液に限定されず、チタンオリゴマー液やジルコニウムキレート液を有機金属錯体溶液として使用してもよい。 In this example, one of the organometallic complex solutions of FIG. 5 is used. As shown in FIG. 5, the organic metal complex solution is not limited to the titanium chelate solution, and a titanium oligomer solution or a zirconium chelate solution may be used as the organic metal complex solution.

これらの有機金属錯体溶液は、有機物の溶剤を含む溶剤系と、溶剤が水の水系とに分けられる。このうち、溶剤系の有機金属錯体溶液を使用する場合には、ステップS4で銅膜2の水分をIPAに置換したことにより、銅膜2の表面に均一に有機金属錯体溶液を付着させることができる。 These organometallic complex solutions are divided into a solvent system containing an organic solvent and an aqueous solvent system. Of these, when a solvent-based organic metal complex solution is used, the organic metal complex solution can be uniformly adhered to the surface of the copper film 2 by replacing the water content of the copper film 2 with IPA in step S4. it can.

図6は、溶液4中の各成分の一例と、溶液4におけるその成分の濃度とを示す図である。 FIG. 6 is a diagram showing an example of each component in the solution 4 and the concentration of the component in the solution 4.

図6に示すように、溶液4は、有機金属錯体溶液、希釈溶媒、界面活性剤、及び増粘剤から作製される。 As shown in FIG. 6, the solution 4 is made from an organometallic complex solution, a diluting solvent, a surfactant, and a thickener.

溶液4における有機金属錯体溶液の濃度は0.1vol%〜10vol%であり、界面活性剤の濃度は0.01vol%〜1vol%である。また、溶液4における増粘剤の濃度は0.1wt%〜10wt%である。 The concentration of the organometallic complex solution in Solution 4 is 0.1 vol% to 10 vol%, and the concentration of the surfactant is 0.01 vol% to 1 vol%. The concentration of the thickener in the solution 4 is 0.1 wt% to 10 wt%.

なお、図6では希釈溶媒の一例として複数の材料を挙げているが、これらの材料の少なくとも一つを希釈溶媒として使用すればよい。これについては、界面活性剤と増粘剤についても同様である。 Although a plurality of materials are listed as an example of the diluting solvent in FIG. 6, at least one of these materials may be used as the diluting solvent. The same applies to surfactants and thickeners.

再び図2を参照する。 See FIG. 2 again.

上記のように溶液4にシリコンウエハ1を浸漬した後は、ステップS7に移り、溶液4からシリコンウエハ1を引き上げる。 After immersing the silicon wafer 1 in the solution 4 as described above, the process proceeds to step S7, and the silicon wafer 1 is pulled up from the solution 4.

図3(b)は、このように溶液4から引き上げたときのシリコンウエハ1の断面図である。 FIG. 3B is a cross-sectional view of the silicon wafer 1 when it is pulled up from the solution 4 in this way.

図3(b)に示すように、銅膜2の表面には溶液4の塗膜5が形成される。 As shown in FIG. 3B, the coating film 5 of the solution 4 is formed on the surface of the copper film 2.

このように溶液4にシリコンウエハ1を浸漬することにより塗膜5を形成する方法はディップコーティングと呼ばれる。塗膜5の形成方法はディップコーティングに限定されず、スピンコーティングやゾルゲル法により塗膜5を形成してもよい。 The method of forming the coating film 5 by immersing the silicon wafer 1 in the solution 4 in this way is called dip coating. The method for forming the coating film 5 is not limited to dip coating, and the coating film 5 may be formed by spin coating or a sol-gel method.

この例では前述のように溶液4に増粘剤を添加するため、適度な粘度の溶液4により塗膜5の厚さを均一にすることができる。 In this example, since the thickener is added to the solution 4 as described above, the thickness of the coating film 5 can be made uniform by the solution 4 having an appropriate viscosity.

また、塗膜5の厚さは、溶液4へのシリコンウエハ1の浸漬時間で制御することができ、その浸漬時間を長くするほど厚い塗膜5を得ることができる。 Further, the thickness of the coating film 5 can be controlled by the immersion time of the silicon wafer 1 in the solution 4, and the longer the immersion time, the thicker the coating film 5 can be obtained.

再び図2を参照する。 See FIG. 2 again.

次いで、ステップS8に移り、不図示のオーブンの中で塗膜5を100℃〜300℃程度の温度に加熱し、その状態を30秒程度の時間だけ維持する。 Next, the process proceeds to step S8, in which the coating film 5 is heated to a temperature of about 100 ° C. to 300 ° C. in an oven (not shown), and the state is maintained for about 30 seconds.

これにより、次の式(1)に示すように、塗膜5に含まれるチタンキレート(Ti(OR)4:Rはアルキル基)が加水分解して加水分解生成物(Ti(OR)3OH)が生成されると共に、塗膜5の溶媒が加熱により除去される。 As a result, as shown in the following formula (1), the titanium chelate (Ti (OR) 4 : R is an alkyl group) contained in the coating film 5 is hydrolyzed and the hydrolysis product (Ti (OR) 3 OH) is hydrolyzed. ) Is generated, and the solvent of the coating film 5 is removed by heating.

Figure 0006867905
Figure 0006867905

以下では、このような熱処理をプリベークとも呼ぶ。 Hereinafter, such heat treatment is also referred to as prebaking.

そのプリベークのときに銅膜2の表面が酸化するのを防ぐため、窒素ガス等の不活性雰囲気中で本工程を行うのが好ましい。 In order to prevent the surface of the copper film 2 from being oxidized during the prebaking, it is preferable to carry out this step in an inert atmosphere such as nitrogen gas.

次に、図2のステップS9に移り、不図示のオーブンの中で塗膜5を100℃〜300℃程度の温度に加熱し、その状態を1分〜60分程度の時間だけ維持する。 Next, the process proceeds to step S9 of FIG. 2, in which the coating film 5 is heated to a temperature of about 100 ° C. to 300 ° C. in an oven (not shown), and the state is maintained for a time of about 1 minute to 60 minutes.

図4は、このように加熱をしたときのシリコンウエハ1の断面図である。 FIG. 4 is a cross-sectional view of the silicon wafer 1 when heated in this way.

この加熱により、次の式(2)に示すように、塗膜5に残留しているチタンキレート(Ti(OR)4)と加水分解生成物(Ti(OR)3OH)とが重縮合反応してジアルコキシチタンポリマーが生成される。 By this heating, as shown in the following formula (2), the titanium chelate (Ti (OR) 4 ) remaining in the coating film 5 and the hydrolysis product (Ti (OR) 3 OH) undergo a polycondensation reaction. A dialkoxy titanium polymer is produced.

Figure 0006867905
Figure 0006867905

そして、このジアルコキシチタンポリマーと空気中の水分とが反応することにより酸化チタンの重合体が生成され、塗膜5はその重合体を含む重合膜6となる。 Then, the dialkoxytitanium polymer reacts with the moisture in the air to form a titanium oxide polymer, and the coating film 5 becomes a polymer film 6 containing the polymer.

その重合膜6に含まれる酸化チタンの重合体は、次の式(3)のような三次元網目構造を有する。 The titanium oxide polymer contained in the polymer film 6 has a three-dimensional network structure as shown in the following formula (3).

Figure 0006867905
Figure 0006867905

なお、溶液4(図3(a)参照)に含まれるチタンキレートに代えてジルコニウムキレートを使用する場合には、重合膜6には酸化ジルコニウムの重合体が含まれることになる。 When a zirconium chelate is used instead of the titanium chelate contained in the solution 4 (see FIG. 3A), the polymer film 6 contains a zirconium oxide polymer.

以上により、この調査に使用したサンプルPが完成した。 From the above, the sample P used for this survey was completed.

本願発明者は、銅膜2が酸化するのを防止する機能を重合膜6が有するかどうかを確かめるため、複数のサンプルPに対して大気中で熱処理を行った後に銅膜2の色彩を観察した。 The inventor of the present application observes the color of the copper film 2 after heat-treating a plurality of samples P in the air in order to confirm whether or not the polymerized film 6 has a function of preventing the copper film 2 from being oxidized. did.

その結果を図7に示す。 The result is shown in FIG.

図7は、熱処理を行った後の銅膜2の色彩の観察結果を示す図である。 FIG. 7 is a diagram showing an observation result of the color of the copper film 2 after the heat treatment.

図7に示すように、この調査では有機金属錯体溶液としてチタンキレート液とジルコニウムキレート液を使用し、サンプルPごとに重合膜6の厚さを変えた。なお、重合膜6の厚さは蛍光X線膜厚計で測定した。また、サンプルPごとに熱処理温度と熱処理時間を変えてこの調査を行った。 As shown in FIG. 7, in this investigation, a titanium chelate solution and a zirconium chelate solution were used as the organometallic complex solution, and the thickness of the polymerization film 6 was changed for each sample P. The thickness of the polymerized film 6 was measured with a fluorescent X-ray film thickness meter. In addition, this survey was conducted by changing the heat treatment temperature and heat treatment time for each sample P.

図7の結果より、サンプル番号2を除く全てのサンプルにおいて銅膜2の色彩は銅色となり、銅膜2に銅の酸化皮膜が形成されていないことが確認できた。 From the results of FIG. 7, it was confirmed that the color of the copper film 2 was copper in all the samples except the sample number 2, and the copper oxide film was not formed on the copper film 2.

なお、サンプル番号2においては色彩が暗褐色となった。銅の酸化皮膜の厚さは、色彩に基づいて経験的に図8から求めることができる。 In sample number 2, the color was dark brown. The thickness of the copper oxide film can be empirically determined from FIG. 8 based on the color.

図8は、銅膜2の色彩と、銅膜2に表面に形成された銅の酸化皮膜の厚さとの関係を示す図である。 FIG. 8 is a diagram showing the relationship between the color of the copper film 2 and the thickness of the copper oxide film formed on the surface of the copper film 2.

図8によれば、暗褐色となったときの酸化皮膜の厚さは20nm〜35nm程度である。よって、図7のサンプル番号2においても、銅膜2の酸化がある程度抑制されることが分った。 According to FIG. 8, the thickness of the oxide film when it becomes dark brown is about 20 nm to 35 nm. Therefore, it was found that the oxidation of the copper film 2 was suppressed to some extent also in the sample number 2 of FIG.

以上の結果から、重合膜6には銅の酸化を防止する酸化防止機能があることが明らかとなった。 From the above results, it was clarified that the polymerized film 6 has an antioxidant function for preventing the oxidation of copper.

以下に、本実施形態について説明する。 The present embodiment will be described below.

(本実施形態)
本実施形態では、以下のようにして配線基板の上に半導体素子を搭載することにより半導体装置を製造する。
(The present embodiment)
In the present embodiment, a semiconductor device is manufactured by mounting a semiconductor element on a wiring board as follows.

図9〜図15は、本実施形態に係る半導体装置の製造途中の断面図である。 9 to 15 are cross-sectional views of the semiconductor device according to the present embodiment during manufacturing.

まず、図9(a)に示すように、基材20としてガラス基板を用意する。なお、シリコン基板を基材20として使用してもよい。 First, as shown in FIG. 9A, a glass substrate is prepared as the base material 20. The silicon substrate may be used as the base material 20.

次に、図9(b)に示すように、レーザ加工やエッチング加工により基材20に複数の貫通孔20aを形成する。 Next, as shown in FIG. 9B, a plurality of through holes 20a are formed in the base material 20 by laser processing or etching processing.

なお、基材20としてシリコン基板を使用する場合には、貫通孔20aの両端を絶縁するために、貫通孔20aの内面を含めた基材20の全面を熱酸化して絶縁性の酸化シリコン膜を形成してもよい。 When a silicon substrate is used as the base material 20, in order to insulate both ends of the through hole 20a, the entire surface of the base material 20 including the inner surface of the through hole 20a is thermally oxidized to provide an insulating silicon oxide film. May be formed.

続いて、図10(a)に示すように、スパッタ法や無電解めっき法により、貫通孔20aの内面を含めた基材20の全面にシード層21として銅膜を0.05μm〜1μm程度の厚さに形成する。 Subsequently, as shown in FIG. 10A, a copper film of about 0.05 μm to 1 μm was formed as a seed layer 21 on the entire surface of the base material 20 including the inner surface of the through hole 20a by a sputtering method or an electrolytic plating method. Form to thickness.

次に、図10(b)に示すように、基材20の上側全面と下側全面にフォトレジストを塗布し、それを露光、現像することにより、貫通孔20aに重なる開口22aを備えたレジスト層22を形成する。 Next, as shown in FIG. 10B, a photoresist is applied to the entire upper surface and the lower surface of the base material 20, and by exposing and developing the photoresist, a resist having an opening 22a overlapping the through hole 20a is provided. The layer 22 is formed.

そして、シード層21から給電を行うことにより、開口22a内のシード層21上に配線23として電解銅めっき膜を5μm〜50μm程度の厚さに成長させる。 Then, by supplying power from the seed layer 21, an electrolytic copper plating film is grown as a wiring 23 on the seed layer 21 in the opening 22a to a thickness of about 5 μm to 50 μm.

その後に、図11(a)に示すように、レジスト層22を除去する。 After that, as shown in FIG. 11A, the resist layer 22 is removed.

続いて、図11(b)に示すように、例えば硫酸−過水系のエッチング液をウエットエッチング液として使用しながら、配線23で覆われていない部分のシード層21をウエットエッチングにより除去する。 Subsequently, as shown in FIG. 11B, the seed layer 21 of the portion not covered by the wiring 23 is removed by wet etching while using, for example, a sulfuric acid-overwater etching solution as the wet etching solution.

そして、図12(a)に示すように、図2のフローチャートに従って配線23の表面23aに酸化チタンの重合膜6を形成する。 Then, as shown in FIG. 12A, the titanium oxide polymer film 6 is formed on the surface 23a of the wiring 23 according to the flowchart of FIG.

なお、重合膜6の材料は酸化チタンの重合体に限定されない。例えば、図2のステップS6においてジルコニウムキレートを使用することにより、酸化ジルコニウムの重合体を含む重合膜6を形成してもよい。 The material of the polymer film 6 is not limited to the titanium oxide polymer. For example, by using a zirconium chelate in step S6 of FIG. 2, a polymer film 6 containing a polymer of zirconium oxide may be formed.

その重合膜6を形成する際には、図3(a)に示したように溶液4に基材20を浸漬するが、溶液4から基材20を引き上げると基材20の表面から溶液4が自然に排除されるため、配線23の表面23aのみに選択的に重合膜6を形成することができる。 When forming the polymerized film 6, the base material 20 is immersed in the solution 4 as shown in FIG. 3A, but when the base material 20 is pulled up from the solution 4, the solution 4 is released from the surface of the base material 20. Since it is naturally excluded, the polymerized film 6 can be selectively formed only on the surface 23a of the wiring 23.

また、前述のように重合膜6には銅の酸化防止機能があるため、製造途中に配線23が酸化するのを重合膜6で抑制することができる。 Further, as described above, since the polymerized film 6 has an antioxidant function of copper, the polymerized film 6 can suppress the oxidation of the wiring 23 during the production.

なお、表面23aは上面23xと側面23yとを有し、これらの各々が重合膜6で覆われる。これにより、上面23xだけでなく側面23yも重合膜6で保護することができ、側面23yから配線23が酸化するのを抑制することができる。 The surface 23a has an upper surface 23x and a side surface 23y, each of which is covered with the polymerization film 6. As a result, not only the upper surface 23x but also the side surface 23y can be protected by the polymer film 6, and the wiring 23 can be suppressed from being oxidized from the side surface 23y.

重合膜6の膜厚は特に限定されないが、この例では20nm〜100nmの厚さに重合膜6を形成する。膜厚の下限を20nmとしたのは、これよりも薄いと雰囲気中の酸素が重合膜6を透過し易くなり、配線23が酸化するのを重合膜6で防止するのが難しくなるためである。また、膜厚の上限を100nmとしたのは、重合膜6による配線23の酸化防止効果が100nm程度の膜厚で飽和するためである。 The film thickness of the polymerized film 6 is not particularly limited, but in this example, the polymerized film 6 is formed to a thickness of 20 nm to 100 nm. The reason why the lower limit of the film thickness is set to 20 nm is that if it is thinner than this, oxygen in the atmosphere easily permeates through the polymer film 6, and it becomes difficult for the polymer film 6 to prevent the wiring 23 from being oxidized. .. Further, the upper limit of the film thickness is set to 100 nm because the antioxidant effect of the wiring 23 by the polymer film 6 is saturated at a film thickness of about 100 nm.

次に、図12(b)に示すように、大気中で配線23を100℃〜200℃に加熱する熱処理を10分〜1時間程度の時間だけ行うことにより配線23の応力を緩和させる。 Next, as shown in FIG. 12B, the stress of the wiring 23 is relaxed by performing a heat treatment for heating the wiring 23 to 100 ° C. to 200 ° C. in the atmosphere for a time of about 10 minutes to 1 hour.

このとき、本実施形態では銅の酸化防止機能がある重合膜6で配線23の表面23aを覆っているため、大気に含まれる酸素で配線23が酸化するのを抑制することができる。 At this time, in the present embodiment, since the surface 23a of the wiring 23 is covered with the polymer film 6 having an antioxidant function of copper, it is possible to suppress the oxidation of the wiring 23 by oxygen contained in the atmosphere.

続いて、図13(a)に示すように、基材20の両主面に感光性のソルダレジストを塗布し、それを露光、現像することにより第1のソルダレジスト層25と第2のソルダレジスト層26とを形成する。これらのソルダレジスト層25、26の各々には、配線23に重なる開口25a、26aが形成される。 Subsequently, as shown in FIG. 13A, a photosensitive solder resist is applied to both main surfaces of the base material 20, and the first solder resist layer 25 and the second solder are exposed and developed by exposing and developing the photosensitive solder resist. It forms a resist layer 26. Each of these solder resist layers 25 and 26 is formed with openings 25a and 26a overlapping the wiring 23.

次に、図13(b)に示すように、第1のソルダレジスト層25の開口25aから露出している重合膜6をプラズマ処理で除去し、配線23の表面23aを開口25aから露出させる。 Next, as shown in FIG. 13B, the polymer film 6 exposed from the opening 25a of the first solder resist layer 25 is removed by plasma treatment, and the surface 23a of the wiring 23 is exposed from the opening 25a.

なお、開口25aから露出する配線23の上に、配線23を保護するための保護層を無電解めっきにより形成してもよい。そのような保護層しては、例えば、ニッケルめっき膜と金めっき膜を順に積層した積層膜がある。また、ニッケルめっき膜、パラジウムめっき膜、及び金めっき膜をこの順に積層した積層膜をその保護層として形成してもよい。 A protective layer for protecting the wiring 23 may be formed by electroless plating on the wiring 23 exposed from the opening 25a. As such a protective layer, for example, there is a laminated film in which a nickel plating film and a gold plating film are laminated in order. Further, a laminated film in which a nickel plating film, a palladium plating film, and a gold plating film are laminated in this order may be formed as the protective layer.

更に、第2のソルダレジスト層26の開口26aから露出する重合膜6の上にこれらの保護層を形成してもよい。 Further, these protective layers may be formed on the polymer film 6 exposed from the opening 26a of the second solder resist layer 26.

次に、図14(a)に示すように、切断線Lに沿って基材20と各ソルダレジスト層25、26を切断することにより、本実施形態に係る複数の配線基板30を得る。 Next, as shown in FIG. 14A, the base material 20 and the solder resist layers 25 and 26 are cut along the cutting line L to obtain a plurality of wiring boards 30 according to the present embodiment.

これ以降は、配線基板30に半導体素子を搭載する工程に移る。 After that, the process moves to the process of mounting the semiconductor element on the wiring board 30.

まず、図14(b)に示すように、複数の電極32を備えた半導体素子31を用意し、第1のソルダレジスト層25の開口25aと電極32との位置合わせを行う。 First, as shown in FIG. 14B, a semiconductor element 31 provided with a plurality of electrodes 32 is prepared, and the opening 25a of the first solder resist layer 25 is aligned with the electrodes 32.

そして、はんだバンプ33を介して配線23と電極32とを接続した後、配線基板30と半導体素子31との隙間にアンダーフィル樹脂34を充填し、両者の接続強度を高める。 Then, after connecting the wiring 23 and the electrode 32 via the solder bump 33, the gap between the wiring board 30 and the semiconductor element 31 is filled with the underfill resin 34 to increase the connection strength between the two.

このとき、本実施形態では図13(b)の工程で開口25aから重合膜6を除去しているため、配線23と電極32との間の接続抵抗を極力抑えることができる。なお、接続抵抗を抑える必要がない半導体素子31を用いる場合には、図13(b)の工程を省き、開口25a内に重合膜6を残してもよい。 At this time, in the present embodiment, since the polymer film 6 is removed from the opening 25a in the step of FIG. 13B, the connection resistance between the wiring 23 and the electrode 32 can be suppressed as much as possible. When the semiconductor element 31 that does not need to suppress the connection resistance is used, the step of FIG. 13B may be omitted and the polymer film 6 may be left in the opening 25a.

次いで、図15に示すように、第2のソルダレジスト層26の開口26aから露出している重合膜6の上に外部接続端子36としてはんだバンプを搭載する。 Next, as shown in FIG. 15, a solder bump is mounted as an external connection terminal 36 on the polymer film 6 exposed from the opening 26a of the second solder resist layer 26.

なお、重合膜6によって外部接続端子36と配線23との接続抵抗が上昇するのを抑えるために、本工程の前に予め開口26a内から重合膜6を除去してもよい。 In addition, in order to prevent the connection resistance between the external connection terminal 36 and the wiring 23 from increasing due to the polymer film 6, the polymer film 6 may be removed from the opening 26a in advance before this step.

更に、外部接続端子36が不要な場合には、重合膜6の上に外部接続端子36を搭載しなくてもよい。 Further, when the external connection terminal 36 is unnecessary, it is not necessary to mount the external connection terminal 36 on the polymer film 6.

以上により、本実施形態に係る半導体装置40の基本構造が完成する。 As described above, the basic structure of the semiconductor device 40 according to the present embodiment is completed.

上記した本実施形態によれば、図12(a)の工程で配線23の表面23aに酸化チタンや酸化ジルコニウムの重合膜6を形成する。その重合膜6には銅の酸化を防止する機能があるため、配線基板30の製造途中で配線23が酸化するのを防止することができる。 According to the above-described embodiment, the polymer film 6 of titanium oxide or zirconium oxide is formed on the surface 23a of the wiring 23 in the step of FIG. 12A. Since the polymerized film 6 has a function of preventing the oxidation of copper, it is possible to prevent the wiring 23 from being oxidized during the manufacturing of the wiring board 30.

その結果、配線23の酸化した表層部分を硫酸等で除去する必要がなくなり、配線23を微細化するのが容易となる。 As a result, it is not necessary to remove the oxidized surface layer portion of the wiring 23 with sulfuric acid or the like, and the wiring 23 can be easily miniaturized.

特に、この例では図12(b)の工程で熱処理を大気中で行うため、このように配線23の酸化を重合膜6で防止する実益が特に高い。 In particular, in this example, since the heat treatment is performed in the atmosphere in the step of FIG. 12B, the practical benefit of preventing the oxidation of the wiring 23 by the polymerized film 6 is particularly high.

以上、本実施形態について詳細に説明したが、本実施形態は上記に限定されない。 Although the present embodiment has been described in detail above, the present embodiment is not limited to the above.

例えば、上記ではシリコンやガラスを材料とする基材20の上に配線23を形成したが、エポキシ樹脂やポリイミド樹脂等の樹脂絶縁層の上に配線23を形成し、その配線23の上に重合膜6を形成してもよい。 For example, in the above, the wiring 23 is formed on the base material 20 made of silicon or glass, but the wiring 23 is formed on the resin insulating layer such as epoxy resin or polyimide resin and polymerized on the wiring 23. The film 6 may be formed.

1…シリコンウエハ、2…銅膜、3…容器、4…溶液、5…塗膜、6…重合膜、20…基、20a…貫通孔、21…シード層、22…レジスト層、22a、25a、26a…開口、23…配線、23a…表面、23x…上面、23y…側面、25…第1のソルダレジスト層、26…第2のソルダレジスト層、30…配線基板、31…半導体素子、32…電極、33…はんだバンプ、34…アンダーフィル樹脂、36…外部接続端子、40…半導体装置。 1 ... Silicon wafer, 2 ... Copper film, 3 ... Container, 4 ... Solution, 5 ... Coating film, 6 ... Polymer film, 20 ... Substrate , 20a ... Through hole, 21 ... Seed layer, 22 ... Resist layer, 22a, 25a, 26a ... opening, 23 ... wiring, 23a ... surface, 23x ... top surface, 23y ... side surface, 25 ... first solder resist layer, 26 ... second solder resist layer, 30 ... wiring board, 31 ... semiconductor element, 32 ... Electrode, 33 ... Solder bump, 34 ... Underfill resin, 36 ... External connection terminal, 40 ... Semiconductor device.

Claims (10)

基材と、
前記基材の上に形成された銅を含む配線と、
前記配線の表面に形成された酸化チタンと酸化ジルコニウムのいずれかの重合体を含む導電性の重合膜と、
を有する配線基板。
With the base material
The wiring containing copper formed on the base material and
A conductive polymer film containing a polymer of either titanium oxide or zirconium oxide formed on the surface of the wiring, and
Wiring board with.
前記配線の前記表面は側面と上面とを有し、
前記側面と前記上面の各々に前記重合膜が形成されたことを特徴とする請求項1に記載の配線基板。
The surface of the wiring has a side surface and an upper surface.
The wiring board according to claim 1, wherein the polymerized film is formed on each of the side surface and the upper surface.
前記配線及び前記重合膜の上に形成されたソルダレジスト層を有し、It has a solder resist layer formed on the wiring and the polymerized film, and has.
前記ソルダレジスト層に開口が形成され、An opening is formed in the solder resist layer,
前記開口から前記重合膜が露出していることを特徴とする請求項1又は2に記載の配線基板。The wiring board according to claim 1 or 2, wherein the polymerized film is exposed from the opening.
基材と、前記基材の上に形成された銅を含む配線と、前記配線の表面に形成された酸化チタンと酸化ジルコニウムのいずれかの重合体を含む導電性の重合膜とを有する配線基板と、
前記配線基板に搭載され、前記配線と電気的に接続された半導体素子と、
を有する半導体装置。
A wiring substrate having a base material, a wiring containing copper formed on the base material, and a conductive polymerized film containing a polymer of either titanium oxide or zirconium oxide formed on the surface of the wiring. When,
A semiconductor element mounted on the wiring board and electrically connected to the wiring,
Semiconductor device with.
前記配線基板は、前記配線及び前記重合膜の上に形成されたソルダレジスト層を有し、The wiring board has a solder resist layer formed on the wiring and the polymerized film.
前記ソルダレジスト層に開口が形成され、An opening is formed in the solder resist layer,
前記開口から前記重合膜が露出していることを特徴とする請求項4に記載の半導体装置。The semiconductor device according to claim 4, wherein the polymer film is exposed from the opening.
基材の上に、銅を含む配線を形成する工程と、
前記配線の表面に、酸化チタンと酸化ジルコニウムのいずれかの導電性の重合膜を形成する工程と、
を有する配線基板の製造方法。
The process of forming wiring containing copper on the base material,
A step of forming a conductive polymerized film of either titanium oxide or zirconium oxide on the surface of the wiring, and
A method of manufacturing a wiring board having.
前記重合膜を形成する工程の後に、前記配線に対して熱処理を行う工程を更に有することを特徴とする請求項に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 6 , further comprising a step of heat-treating the wiring after the step of forming the polymerized film. 前記重合膜を形成する工程は、
チタンキレート、チタンオリゴマー、及びジルコニウムキレートのいずれかの溶液の塗膜を前記配線の前記表面に形成する工程と、
前記塗膜を加熱して重合させることにより前記重合膜にする工程とを有することを特徴とする請求項又は請求項に記載の配線基板の製造方法。
The step of forming the polymerized film is
A step of forming a coating film of a solution of a titanium chelate, a titanium oligomer, or a zirconium chelate on the surface of the wiring.
A method for manufacturing a wiring board according to claim 6 or claim 7, characterized in that a step of the polymerization film by polymerizing and heating the coating film.
前記塗膜を加熱する工程は、不活性ガスの雰囲気中で行われることを特徴とする請求項に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 8 , wherein the step of heating the coating film is performed in an atmosphere of an inert gas. 前記配線及び前記重合膜の上にソルダレジスト層を形成する工程と、A step of forming a solder resist layer on the wiring and the polymerized film, and
前記ソルダレジスト層に開口を形成する工程と、The step of forming an opening in the solder resist layer and
を有し、Have,
前記開口から前記重合膜が露出することを特徴とする請求項6乃至9のいずれか1項に記載の配線基板の製造方法。The method for manufacturing a wiring board according to any one of claims 6 to 9, wherein the polymerized film is exposed from the opening.
JP2017139174A 2017-07-18 2017-07-18 Manufacturing method for wiring boards, semiconductor devices, and wiring boards Active JP6867905B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017139174A JP6867905B2 (en) 2017-07-18 2017-07-18 Manufacturing method for wiring boards, semiconductor devices, and wiring boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017139174A JP6867905B2 (en) 2017-07-18 2017-07-18 Manufacturing method for wiring boards, semiconductor devices, and wiring boards

Publications (3)

Publication Number Publication Date
JP2019021771A JP2019021771A (en) 2019-02-07
JP2019021771A5 JP2019021771A5 (en) 2020-04-09
JP6867905B2 true JP6867905B2 (en) 2021-05-12

Family

ID=65353231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017139174A Active JP6867905B2 (en) 2017-07-18 2017-07-18 Manufacturing method for wiring boards, semiconductor devices, and wiring boards

Country Status (1)

Country Link
JP (1) JP6867905B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005120355A (en) * 2003-09-25 2005-05-12 Jsr Corp Film forming composition, film forming method, and silica-based film
JP2005203722A (en) * 2003-12-16 2005-07-28 Kyocera Corp Wiring board
JP4652179B2 (en) * 2005-09-05 2011-03-16 日東電工株式会社 Printed circuit board
JP5296590B2 (en) * 2009-03-30 2013-09-25 新光電気工業株式会社 Manufacturing method of semiconductor package

Also Published As

Publication number Publication date
JP2019021771A (en) 2019-02-07

Similar Documents

Publication Publication Date Title
KR101413380B1 (en) Method for manufacturing semiconductor die and a semiconductor device comprising the semiconductor die obtained thereby
JP4098673B2 (en) Manufacturing method of semiconductor package
TW201444006A (en) Metal bump structure
JPWO2016006660A1 (en) Anisotropic conductive member and multilayer wiring board
CN104600024B (en) Semiconductor device and method of manufacturing the same
JP2008088541A (en) Etching treatment method for copper and wiring board and semiconductor package obtained by using the method
JP2016042536A (en) Semiconductor device and manufacturing method of semiconductor device
JP6398264B2 (en) Interposer structure and method for manufacturing semiconductor device
JP4609074B2 (en) Wiring board and method of manufacturing wiring board
JP6217465B2 (en) Wiring structure manufacturing method, wiring structure, and electronic device using the same
JP2016058535A (en) Structure and method of manufacturing the same
CN103188885A (en) Method for manufacturing of circuit board
JP6867905B2 (en) Manufacturing method for wiring boards, semiconductor devices, and wiring boards
JP2015138222A (en) Method for manufacturing resist pattern, method for manufacturing wiring pattern, and wiring board
JP7632555B2 (en) Wiring structure
KR20110131674A (en) Cap for device protection using photosensitive glass substrate and its manufacturing method
Medgyes et al. Electrochemical migration of copper in pure water used in printed circuit boards
JP2019129172A (en) Circuit board, manufacturing method of circuit board, electronic apparatus and manufacturing method of electronic apparatus
US9230823B1 (en) Method of photoresist strip
JP2018125348A (en) Penetration electrode substrate, method of manufacturing the penetration electrode substrate, and semiconductor device
JP2016004975A (en) Method of manufacturing laminated circuit board
JP2019012771A (en) Circuit board, electronic device, and manufacturing method of circuit board
KR101804837B1 (en) method for manufacturing via electrode
JP2005332936A (en) Semiconductor device and manufacturing method of semiconductor device
KR101167815B1 (en) Manufacturing method and structure of semiconductor package

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210409

R150 Certificate of patent or registration of utility model

Ref document number: 6867905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150