JP6870245B2 - 銅製部材の表面処理方法及び半導体実装用基板の製造方法 - Google Patents
銅製部材の表面処理方法及び半導体実装用基板の製造方法 Download PDFInfo
- Publication number
- JP6870245B2 JP6870245B2 JP2016173854A JP2016173854A JP6870245B2 JP 6870245 B2 JP6870245 B2 JP 6870245B2 JP 2016173854 A JP2016173854 A JP 2016173854A JP 2016173854 A JP2016173854 A JP 2016173854A JP 6870245 B2 JP6870245 B2 JP 6870245B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- lead frame
- same manner
- acid
- roughened
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/656—Fan-in layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- ing And Chemical Polishing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
(1)半導体チップを熱、紫外線等の外的環境から保護することが容易である。
(2)半導体チップの取扱いが容易になり、半導体チップの検査(動作チェック等)及び良品選別が容易になる。
(3)半導体チップの配線ルール(配線幅及び配線間が数十nm〜数百nm)とマザーボードの配線ルール(配線幅及び配線間隔が数十μm〜数百μm)には大きなギャップがあり、半導体チップとマザーボードとの電気的な接続が容易になる。
図3に示されるように、本実施形態に係る銅製部材2の表面処理方法は、硫酸、過酸化水素及び腐食抑制剤を含有する粗化液を銅製部材2の表面の少なくとも一部に接触させて、銅製部材2の表面に第1の粗化領域を形成する第1の工程と(図3の(b))、第1の粗化領域に、銅よりも貴な金属3を離散的に付着させる第2の工程と(図3の(c))、酸化剤を含むアルカリ性溶液を、第1の粗化領域のうち、銅よりも貴な金属3が付着した領域を少なくとも含む部分に接触させて、銅製部材2の表面に酸化銅を含む第2の粗化領域を形成する第3の工程と(図3の(d))、酸性溶液又は銅の錯化剤を含む溶液を、第2の粗化領域のうち、酸化銅を少なくとも含む部分に接触させて、銅製部材の表面に第3の粗化領域を形成する第4の工程と(図3の(e))、を有する。
図3の(a)に示される銅製部材2は、銅を主成分として(例えば、銅製部材2の全質量基準で50質量%以上)含む部材である。銅製部材2の表面(本実施形態に係る表面処理方法による表面処理が行われる面)の少なくとも一部は銅又は銅合金で構成されている。銅製部材2は銅からなっていてよく、銅を主成分として含む銅合金からなっていてもよい。銅合金は、例えば、銅と、クロム、ジルコニウム、亜鉛、鉄、チタン及びリンからなる群より選択される少なくとも一種とを含む合金であってよい。銅製部材2は、銅又は銅合金以外の他の成分を含んでいてもよい。銅製部材2は、例えば、半導体実装用基板を構成する部材であってよい。銅製部材2は、例えば、半導体実装用の配線基板に設けられた配線であってよい。銅製部材2は、例えば、リードフレーム、放熱板等の半導体実装用の導電基板であってよい。なお、本明細書では、銅製部材2からなる配線を「銅配線」と称し、銅製部材2からなるリードフレームを「銅リードフレーム」と称する。
第1の工程は、粗化液(化学粗化液)で第1の粗化領域を形成する工程に関する(図3(b))。ここで、第1の粗化領域とは、銅製部材2の表面の少なくとも一部において、粗化液が接触することにより粗化された領域を指す。第1の粗化領域は、粗化によって形成される凹凸からなる形状(粗化形状)を有している。
第2の工程は、第1の粗化領域に、銅よりも貴な金属3を離散的に付着させる工程に関する(図3の(c))。すなわち、第2の工程では、第1の粗化領域内に銅よりも貴な金属3を含む複数の領域が離散的に形成される。ここで「離散的」とは、複数の集合が互いに散らばった状態であることを意味する。したがって、第2の工程では、例えば、銅よりも貴な金属3が均一に分散した状態で第1の粗化領域に付着され、第1の粗化領域の一部に、銅よりも貴な金属3を含む複数の領域が形成される。また、第2の工程において、第1の粗化領域は、銅よりも貴な金属3によって完全には被覆されない。なお、「離散的」であるか否かは、銅よりも貴な金属3の具体的な付着量によって限定されるものではない。第2の工程では、例えば、銅よりも貴な金属3を含む領域が、パターン状(例えば、ドット状、縞状等)に形成されていてもよい。
第3の工程は、酸化剤を含むアルカリ性溶液(酸化処理液)を、第1の粗化領域のうち、銅よりも貴な金属3が付着した領域を少なくとも含む部分に接触させて、銅製部材2の表面に酸化銅を含む第2の粗化領域を形成する工程に関する(図3の(d))。第3の工程では、第1の粗化領域のうち、銅よりも貴な金属3が付着した領域を少なくとも含む部分に酸化処理を行い、処理面に存在する銅又は銅合金を酸化する。
第4の工程は、酸化銅を溶解及び除去する工程に関する(図3の(e))。第4の工程では、酸性溶液又は銅の錯化剤を含む溶液を、第2の粗化領域のうち、酸化銅を少なくとも含む部分に接触させることにより、第2の粗化領域が有する微細な酸化銅の針状結晶4を溶解及び除去する。これにより、銅製部材の表面の第1の粗化領域内に、緻密且つ均一で微細な凹凸を有する第3の粗化領域を形成することができる。
本実施形態に係る半導体実装用基板の製造方法は、銅製部材2を備える半導体実装用基板を用意する工程と、上述した銅製部材2の表面処理方法により銅製部材2の表面を処理する工程と、を有する。
半導体チップ16を銅リードフレーム11に接着するためのダイボンド材17としては、半導体用のダイボンドペースト又はダイボンドフィルムなどが使用できる。半導体パッケージの信頼性を向上させるためには、半導体チップ16と銅リードフレーム11の接着力が強い、ダイボンドフィルムを使用することが好ましい。ダイボンドフィルムは、熱可塑性と熱硬化性のものがあるが、低温接着可能な熱硬化性のものが好ましい。半導体チップ16の接着は、一般的な接着方法で行えばよい。例えば、所定のサイズのダイボンドフィルムを予め銅リードフレーム11のダイパッド12に仮接着し、その後ダイボンダで半導体チップ16を熱圧着して接着することができる。また、半導体ウエハをダイボンドフィルム付きダイシングテープに貼り付けてダイシングすることで、半導体チップの裏面にダイボンドフィルムを仮接着し、これを銅リードフレーム11に熱圧着する方法もあり、この方法は効率的で好ましい。熱硬化性のダイボンド材17を使用した場合は、半導体チップ16を搭載後にダイボンド材17を加熱硬化するのが一般的であるが、特に熱硬化性のダイボンドフィルムを使用した場合は、封止材19の後加熱時に同時に硬化することもできる。
封止材19としては、半導体を封止できる材料であればよいが、半導体封止用エポキシ系封止材が好ましい。エポキシ系封止材は、エポキシ樹脂、硬化剤、硬化促進剤、無機充填剤、カップリング剤、難燃剤を含有しているものが好ましい。
(工程a)は、図5(a)に示すとおり、銅製部材2である銅リードフレーム11の基材となる銅合金条21を準備する工程である。便宜上、短冊状に図示したが、実際はリール状のものを使用することが好ましい。基材は銅製の基板であってもよい。
(工程b)は、図5(b)に示すとおり、銅合金条21をフレーム形状に加工する工程である。まずリール状の銅合金条21の両端に、図2に示すようなガイド穴20等を形成し、続いてガイド穴20を用いて位置決めして、金型によって所定のパターンにスタンピングし、銅リードフレーム11に加工する。また、微細パターンが必要な場合は、エッチングでフレーム形状に加工することもできる。
(工程c)は、図5(c)に示すとおり、本実施形態に係る銅製部材2の表面処理方法により銅リードフレーム11の表面処理を行う工程である。
(工程b)まで作製した銅リードフレーム11の脱脂処理及び酸洗浄処理を行う。脱脂処理は、酸性脱脂及びアルカリ性脱脂のいずれを用いてもよいが、アルカリ性脱脂が好ましい。酸洗浄処理は、硫酸、塩酸、硝酸等が使用できるが、硫酸が好ましい。
次に、銅リードフレーム11を前述の粗化液に浸漬して、銅リードフレーム11の表面に、有機皮膜付きの粗化形状を有する第1の粗化領域を形成する。第1の工程は、1段階で行っても、複数段階に分けて行ってもよい。
次に、銅リードフレーム11のアルカリ脱脂処理及び硫酸洗浄処理を行うことが望ましい。次に、銅リードフレーム11の第1の粗化領域に、前述の銅よりも貴な金属3、例えば、金、銀、白金、パラジウム、ロジウム、レニウム、ルテニウム、オスミウム及びイリジウムからなる群より選択される少なくとも一種の金属又はこれらの金属を含む合金を、離散的に付着させる。
その後、銅リードフレーム11を、酸化剤を含むアルカリ性溶液に浸漬して、銅リードフレーム11の酸化処理を行い、銅リードフレーム11の表面に、酸化銅を含む第2の粗化領域を形成する(第3の工程)。
最後に、銅リードフレーム11を、酸性溶液又は銅の錯化剤を含む溶液に浸漬して、酸化銅を溶解させることによって除去し、銅リードフレーム11の表面に第3の粗化領域を形成する。これにより、粗化形状が形成された銅リードフレーム11の表面に、更に微細な凹凸が形成された銅リードフレームを得る(第4の工程)。
(工程d)は、図5(d)に示すとおり、めっきを行う工程である。前述のように、ダイパッド12の半導体チップ16が接着される面、及びインナーリード13の先端部である金ワイヤ18の接続部にめっき15を施し、めっき付き銅リードフレーム22を製造する。めっきの材料としては、例えば、銀、錫、ニッケル及び金からなる群より選択される少なくとも一種を使用できる。
(工程e)は、図5(e)に示すとおり、めっき付き銅リードフレーム22に半導体チップ16を搭載する工程である。(工程d)まで作製しためっき付き銅リードフレーム22に、ダイボンド材17を用いて半導体チップ16を接着させる。熱硬化性のダイボンド材17を使用した場合は、さらに加熱硬化することができる。
(工程f)は、図5(f)に示すとおり、めっき付き銅リードフレーム22と半導体チップ16を電気的に接続する工程である。半導体チップ16の電極とめっき付き銅リードフレーム22のインナーリード13のめっき15の形成部分を、ワイヤボンダを用いて金ワイヤ18で電気的に接続する。
(工程g)は、図5(g)に示すとおり、半導体チップ16を封止する工程である。半導体チップ16が搭載されためっき付き銅リードフレーム22を封止用金型に装填し、トランスファーモールドにて封止材19で封止する。その後、封止材19の後加熱を行う。
(工程h)は、図5(h)に示すとおり、めっき付き銅リードフレーム22のアウターリード14部分を外形加工する工程である。複数の半導体パッケージが繋がった状態のめっき付き銅リードフレーム22から、金型を用いてアウターリード14の切断と外形加工を行い、更に、必要に応じてアウターリード14にめっきを行うことにより、本実施形態に係る半導体パッケージ10が製造できる。
以下の手順により、半導体パッケージ(QFP)のサンプルを作製した。
[1]工程a
銅合金条として、幅34.8mm、長さ25m、厚み150μmのリール状MF202材(三菱電機メテックス社製、商品名)を用意した(図5(a)参照)。
リール状の銅合金条の両端に、図5(b)に示すような、ガイド穴等を形成し、続いてガイド穴を用いて位置決めして、金型によってスタンピングし、幅34.8mm、長さ200mm、厚み150μmの銅リードフレームを作製した(図5(b)参照)。
[1]工程c
得られた銅リードフレームの表面に対し、表面処理を行った(図5(c)参照)。銅リードフレームの表面処理は以下のようにして行った。
得られた銅リードフレームの表面を、200ml/Lに調整した酸性脱脂液Z−200(ワールドメタル社製、商品名)に液温50℃で2分間浸漬した後、液温50℃の水に2分間浸漬することにより湯洗し、さらに水洗した。次いで、銅リードフレームを3.6Nの硫酸水溶液に浸漬した後、水洗した。
次に、銅リードフレームを75質量%硫酸水溶液80mL/L、35質量%過酸化水素水60mL/L、5−アミノ−1H−テトラゾール2g/L及び1,2,3−ベンゾトリアゾール3g/Lからなる混合液(粗化液)に液温30℃で30秒間浸漬した後、2分間水洗した。これにより、銅リードフレームの表面に、表面粗さ0.3μmの領域(第1の粗化領域)を形成した。第1の粗化領域には、有機皮膜が付着していることを確認した。
次に、銅リードフレームを水酸化ナトリウム40g/L及びトリエタノールアミン50g/Lからなるアルカリ性溶液に40℃で3分間浸漬した後、水洗した。次いで、銅リードフレームを置換パラジウムめっき液SA−100(日立化成株式会社製、製品名)に30℃で3分間浸漬した。これにより、銅リードフレームの表面の第1の粗化領域に銅よりも貴な金属であるパラジウムめっきを施した。すなわち、銅リードフレームの表面の第1の粗化領域にパラジウムを離散的に付着させた。パラジウムの付着量は1.0μmol/dm2であった。
次に、りん酸三ナトリウム10g/L及び水酸化カリウム25g/Lを含むアルカリ性溶液に亜塩素酸ナトリウム15g/Lを添加し、酸化処理液を調製した。次に、銅リードフレームを1分間水洗した後、当該酸化処理液に45℃で60秒間浸漬した。これにより、銅リードフレームの表面(第1の粗化領域のうち、パラジウムが付着した領域を少なくとも含む部分)に酸化銅の結晶を含む、第2の粗化領域を形成させた。酸化銅の結晶の量は0.07mg/cm2であった。
次に、銅リードフレームを1分間水洗した後、硫酸20g/Lを含む酸性溶液に25℃で30秒浸漬した。これにより、第2の粗化領域の酸化銅の結晶を選択的に除去し、銅リードフレームの表面に微細な凹凸を有する第3の粗化領域を形成させた。第3の粗化領域の表面粗さは0.3μmであった。
次に、銅リードフレームを水洗した後、80℃で30分間乾燥させた。以上の操作により、銅リードフレームの表面処理を行った。
[1]工程d
工程cで得られた表面処理後の銅リードフレームの表面にレジストを形成し、インナーリードの端子部とダイパッドを露出させた。次いで、露出部分に銀めっきを施した後、レジストを剥離した(図5(d)参照)。
次に、銀めっきが施されたダイパッドの表面に、所定のサイズに切断したダイボンド材であるDF−402(日立化成株式会社製、商品名、ダイボンドフィルム)を120℃、15秒で仮接着した。次に、ダイボンダを用いて半導体チップを150℃、15秒でダイパッドに接着した。その後、180℃、60分の加熱処理を行い、ダイボンド材を硬化させた(図5(e)参照)。
次に、半導体チップの電極と、工程eまで作製した銅リードフレームのインナーリードの銀めっきが施された部分とを、ワイヤボンダを用いてφ25μmの金ワイヤで電気的に接続した(図5(f)参照)。
次に、工程fまで作製した銅リードフレームを封止用金型に装填し、トランスファーモールドにて封止材であるCEL−9240HF10(日立化成株式会社製、商品名)を用いて、180℃、90秒の条件で半導体チップを封止した。その後、180℃、5時間の加熱処理を行い、封止材を完全に硬化させた(図5(g)参照)。
次に、複数の半導体パッケージが繋がった状態の銅リードフレームから、アウターリード加工用金型を用いてアウターリードの切断と外形加工を行った。以上の操作により、半導体パッケージを作製した(図5(h)参照)。
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程において、粗化液として、75質量%硫酸水溶液80mL/L、35質量%過酸化水素水60mL/L、5−アミノ−1H−テトラゾール2g/L及び1,2,3−ベンゾトリアゾール3g/Lからなる混合液を用いたこと、及び、第1の工程における浸漬時間を120秒間としたこと以外は、実施例1と同様にして銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さ(第3の粗化領域の表面粗さ)は1.4μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程を以下の手順で実施したこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。
前処理工程後の銅リードフレームを75質量%硫酸水溶液80mL/L、35質量%過酸化水素水60mL/L、5−アミノ−1H−テトラゾール1g/L、1,2,3−ベンゾトリアゾール2g/L、及びプロピレングリコール25mL/Lからなる第1の粗化液に液温30℃で60秒間浸漬した後、2分間水洗した(第1の粗化工程)。続いて、第1の粗化工程後の銅リードフレームを、75質量%硫酸水溶液80mL/L、35質量%過酸化水素水60mL/L、5−アミノ−1H−テトラゾール2g/L、1,2,3−ベンゾトリアゾール3g/L、及びプロピレングリコール25mL/Lからなる第2の粗化液に液温30℃で60秒間浸漬した後、2分間水洗した(第2の粗化工程)。
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程において、粗化液として、75質量%硫酸水溶液80mL/L、35質量%過酸化水素水60mL/L及び5−アミノ−1H−テトラゾール2g/Lからなる混合液を用いたこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さ(第3の粗化領域の表面粗さ)は0.2μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程において、粗化液として、75質量%硫酸水溶液80mL/L、35質量%過酸化水素水60mL/L及び1,2,3−ベンゾトリアゾール3g/Lからなる混合液を用いたこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さ(第3の粗化領域の表面粗さ)は0.3μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
実施例1と同様にして、銅リードフレームを作製した。次いで、工程cにおいて、前処理工程及び乾燥工程のみを実施した(第1の工程、第2の工程、第3の工程及び第4の工程を実施しなかった)こと以外は、実施例1と同様にして、銅リードフレームの処理を行った。処理後の銅リードフレームの表面粗さは0.2μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程及び第2の工程を行わなわなかったこと、第3の工程において、酸化処理液として、リン酸三ナトリウム10g/L及び水酸化カリウム25g/Lを含むアルカリ性溶液に亜塩素酸ナトリウム15g/Lを添加して得られた混合液を用いたこと、並びに、第3の工程における浸漬温度を85℃とし、浸漬時間を180秒間としたこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。第3の工程では、銅リードフレームの表面に、酸化銅の結晶が形成された。酸化銅の結晶の量は0.50mg/cm2であった。表面処理後の銅リードフレームの表面粗さは0.7μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程を以下の手順で実施したこと、並びに、第2の工程、第3の工程及び第4の工程を実施しなかったこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。
前処理工程後の銅リードフレームを、マイクロエッチング剤であるメックエッチボンドCZ8100(メック社製、商品名)に40℃で90秒間浸漬した後、水洗した。次に、常温にて銅リードフレームを3.6Nの硫酸水溶液に浸漬した後、水洗した。
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程において、粗化液として、75質量%硫酸水溶液80mL/L及び35質量%過酸化水素水60mL/Lからなる混合液を用いたこと、及び、第1の工程における浸漬時間を120秒間としたこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さは0.4μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
実施例1と同様にして、銅リードフレームを作製した。次いで、第2の工程、第3の工程及び第4の工程を実施しなかったこと以外は、比較例4と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さは0.4μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
実施例1と同様にして、銅リードフレームを作製した。次いで、第2の工程において、置換パラジウムめっき液への浸漬を行わなかったこと、並びに、第3の工程及び第4の工程を実施しなかったこと以外は、実施例2と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さは1.4μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
実施例1と同様にして、銅リードフレームを作製した。次いで、第2の工程において、置換パラジウムめっき液への浸漬を行わなかったこと、並びに、第3の工程及び第4の工程を実施しなかったこと以外は、実施例3と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さは1.4μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
実施例1と同様にして、銅リードフレームを作製した。次いで、第2の工程において、置換パラジウムめっき液への浸漬を行わなかったこと、並びに、第3の工程及び第4の工程を実施しなかったこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さは0.3μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
実施例1と同様にして、銅リードフレームを作製した。次いで、第1の工程を実施しなかったこと以外は、実施例1と同様にして、銅リードフレームの表面処理を行った。表面処理後の銅リードフレームの表面粗さは0.2μmであった。次いで、実施例1と同様にして、半導体パッケージを作製した。
実施例1〜5及び比較例1〜9で作製した各々22個の半導体パッケージのサンプルを、85℃、85%RHの恒温恒湿槽中に168時間放置して吸湿処理を行った。次いで、到達温度260℃、長さ2mのIRリフロー炉に、0.5m/分の条件で各サンプルを流すことにより、リフロー試験を行った。リフロー試験では、各サンプルについて剥離及びクラックの発生の有無を調べた。いずれかが発生した場合はそのサンプルをNGとした。NGとなる半導体パッケージ数を調べ、「リフロー試験後のNG数」とした。また、各々22個の半導体パッケージのサンプルについて、−65℃、30分〜150℃、30分の条件で温度サイクル試験を行った。サイクル試験では、500サイクル目、1000サイクル目、1500サイクル目及び2000サイクル目に、各サンプルについて剥離及びクラックの発生の有無を調べた。いずれかが発生した場合はそのサンプルをNGとした。NGとなるサンプル数を調べ、「温度サイクル試験後のNG数」とした。結果を表1に示す。
実施例1〜5及び比較例1〜9で作製した各々20枚の銅リードフレームの外観を目視で検査し、キズ及び処理ムラの発生の有無を調べた。いずれかが発生した場合はその銅リードフレームをNGとした。キズ及び処理ムラそれぞれについて、NGとなる銅リードフレーム数を調べた。また、処理後の各銅リードフレームの十点平均表面粗さをJIS B0601 1994に準拠して測定し、20サンプルの平均値を算出した。結果を表1に示す。なお、表1における「キズ」とは、「半導体パッケージの作製」工程における物理的要因(主に、接触、コスレ等)でキズが発生した銅リードフレームの、銅リードフレームの全体の数(20枚)に対する割合である。表1における「処理ムラ」とは、表面処理による粗化の程度が均一でないことにより、表面の色合いに微妙な変化(色ムラ)が生じた銅リードフレームの、銅リードフレームの全体の数(20枚)に対する割合である。
実施例1〜5及び比較例1〜9で作製した銅リードフレームに対し、実施例1の工程e及び工程fと同様にして、半導体チップの搭載及びワイヤボンディングを行った。これにより、ワイヤボンドプル強度の評価サンプルを得た。ボンドテスタBT2400(Dage社製、商品名)を用いて、評価サンプルのワイヤボンドプル強度(初期値)を測定した。結果を表1に示す。なお、測定の条件はプルスピード0.5mm/秒とした。
<被着体の作製>
厚み150μmのリール状の銅合金条であるMF202材(三菱電機メテックス社製、商品名)を9mm角に切り出した。得られた正方形状の銅合金条に対し、実施例1の工程cと同様にして、表面処理を行い、図6に示す被着体30を得た。
被着体30をトランスファーモールド用金型に装填し、封止材であるCEL−9240HF10(日立化成株式会社製、商品名)を用いて180℃、90秒の条件で、円錐台状の成形体を成形した。その後、180℃、5時間の加熱処理を行い、封止材を完全に硬化させた。これにより、被着体30と、被着体30に接着面積は10mm2で接着した円錐台状の硬化体31からなる接着力測定サンプルを得た。
正方形状の銅合金条に対し、実施例2の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
正方形状の銅合金条に対し、実施例3の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
正方形状の銅合金条に対し、実施例4の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
正方形状の銅合金条に対し、実施例5の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
正方形状の銅合金条に対し、比較例1の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
正方形状の銅合金条に対し、比較例2の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
正方形状の銅合金条に対し、比較例3の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
正方形状の銅合金条に対し、比較例4の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
正方形状の銅合金条に対し、比較例5の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
正方形状の銅合金条に対し、比較例6の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
正方形状の銅合金条に対し、比較例7の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
正方形状の銅合金条に対し、比較例8の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
正方形状の銅合金条に対し、比較例9の工程cと同様にして、表面処理を行ったこと以外は、実施例6と同様にして、被着体を作製した。次いで、実施例6と同様にして、接着力測定サンプルを作製した。
実施例6〜10及び比較例10〜18で作製した接着力測定サンプルを、ボンドテスタBT2400(Dage社製、商品名)を用いてシェア強度を測定した。シェア強度の測定は図7に示す方法で行った。すなわち、シェアツール32を被着体30から高さ100μmに固定し、試料台33を測定スピード50μm/秒で水平移動させて、硬化体31と被着体30との接合面が破断されたときの強度を測定した。また、各接着力測定サンプルを220℃で20分間熱処理した後、同様にして、シェア強度を測定した。また、各接着力測定サンプルを260℃で20分間熱処理した後、同様にして、シェア強度を測定した。また、各接着力測定サンプルを130℃、85%RHで300時間吸湿処理した後、同様にして、シェア強度を測定した。また、各接着力測定サンプルを130℃、85%RHで600時間吸湿処理した後、同様にして、シェア強度を測定した。各測定は、各実施例及び比較例について5回行い、平均値を各接着力測定サンプルのシェア強度とした。結果を表2に示す。
Claims (4)
- 硫酸、過酸化水素及び腐食抑制剤を含有する粗化液を銅製部材の表面の少なくとも一部に接触させて、前記銅製部材の表面に第1の粗化領域を形成する第1の工程と、
前記第1の粗化領域に、銅よりも貴な金属を離散的に付着させる第2の工程と、
酸化剤を含むアルカリ性溶液を、前記第1の粗化領域のうち、前記銅よりも貴な金属が付着した領域を少なくとも含む部分に接触させて、前記銅製部材の表面に酸化銅を含む第2の粗化領域を形成する第3の工程と、
酸性溶液又は銅の錯化剤を含む溶液を、前記第2の粗化領域のうち、前記酸化銅を少なくとも含む部分に接触させて、前記銅製部材の表面に第3の粗化領域を形成する第4の工程と、を有し、
前記腐食抑制剤が、1,2,3−ベンゾトリアゾールを含む、銅製部材の表面処理方法。 - 前記腐食抑制剤が、5−アミノ−1H−テトラゾールを更に含む、請求項1に記載の表面処理方法。
- 前記銅製部材が、半導体実装用基板を構成する部材である、請求項1又は2に記載の表面処理方法。
- 銅製部材を備える半導体実装用基板を用意する工程と、
請求項1〜3のいずれか一項に記載の方法により前記銅製部材の表面を処理する工程と、を有する、半導体実装用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016173854A JP6870245B2 (ja) | 2016-09-06 | 2016-09-06 | 銅製部材の表面処理方法及び半導体実装用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016173854A JP6870245B2 (ja) | 2016-09-06 | 2016-09-06 | 銅製部材の表面処理方法及び半導体実装用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018040030A JP2018040030A (ja) | 2018-03-15 |
| JP6870245B2 true JP6870245B2 (ja) | 2021-05-12 |
Family
ID=61625495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016173854A Active JP6870245B2 (ja) | 2016-09-06 | 2016-09-06 | 銅製部材の表面処理方法及び半導体実装用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6870245B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102547075B1 (ko) * | 2022-12-05 | 2023-06-23 | 율촌화학 주식회사 | 내식성이 개선된 셀 타입 전지 파우치용 적층 구조체 및 이를 이용한 파우치형 이차전지 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102161257B1 (ko) * | 2018-11-14 | 2020-09-29 | 켄스코 주식회사 | 구리 및 그 합금의 표면조도용 에칭공정 및 에칭조성물 |
| KR102124328B1 (ko) * | 2019-12-11 | 2020-06-18 | 와이엠티 주식회사 | 구리 금속 표면의 밀착 향상용 미세 조도 형성 조성물 |
| TWI876554B (zh) * | 2023-09-26 | 2025-03-11 | 南亞塑膠工業股份有限公司 | 銅箔的表面處理方法、抗氧化銅箔、及鋰電池的負極 |
| JP7760779B1 (ja) * | 2024-06-27 | 2025-10-27 | 四国化成工業株式会社 | 表面処理液ならびにこれを用いた表面処理方法および接着方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5127819A (en) * | 1974-09-02 | 1976-03-09 | Mitsubishi Gas Chemical Co | Do oyobi dogokinyokagakushorieki |
| GB2106086A (en) * | 1981-09-08 | 1983-04-07 | Dart Ind Inc | Stabilization of hydrogen peroxide solutions |
| GB9425090D0 (en) * | 1994-12-12 | 1995-02-08 | Alpha Metals Ltd | Copper coating |
| JPH1129883A (ja) * | 1997-07-08 | 1999-02-02 | Mec Kk | 銅および銅合金のマイクロエッチング剤 |
| JP3752161B2 (ja) * | 2001-06-13 | 2006-03-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法 |
| JP5402939B2 (ja) * | 2008-10-27 | 2014-01-29 | 日立化成株式会社 | 銅の表面処理方法及び銅 |
| US8512504B2 (en) * | 2009-05-06 | 2013-08-20 | Steven A. Castaldi | Process for improving adhesion of polymeric materials to metal surfaces |
| JP5691527B2 (ja) * | 2010-01-07 | 2015-04-01 | 日立化成株式会社 | 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板 |
| JP2013023766A (ja) * | 2011-07-26 | 2013-02-04 | Hitachi Chemical Co Ltd | テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ |
| JP5692108B2 (ja) * | 2012-02-03 | 2015-04-01 | 日立化成株式会社 | 半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなる導電基材および半導体パッケージ |
| JP6225467B2 (ja) * | 2012-06-06 | 2017-11-08 | 三菱瓦斯化学株式会社 | プリント配線板用銅箔およびその製造方法ならびにその銅箔を用いたプリント配線板 |
| KR20140060767A (ko) * | 2012-11-12 | 2014-05-21 | 삼성전기주식회사 | 회로 기판 및 그 제조 방법 |
| JP6264900B2 (ja) * | 2014-01-24 | 2018-01-24 | 日立化成株式会社 | レジストパターンの製造方法、配線パターンの製造方法及び配線基板 |
-
2016
- 2016-09-06 JP JP2016173854A patent/JP6870245B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102547075B1 (ko) * | 2022-12-05 | 2023-06-23 | 율촌화학 주식회사 | 내식성이 개선된 셀 타입 전지 파우치용 적층 구조체 및 이를 이용한 파우치형 이차전지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018040030A (ja) | 2018-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6870245B2 (ja) | 銅製部材の表面処理方法及び半導体実装用基板の製造方法 | |
| JP5402939B2 (ja) | 銅の表面処理方法及び銅 | |
| KR101121117B1 (ko) | 리드 프레임 및 그 제조 방법 | |
| CN103314651B (zh) | 用于获得对印刷电路板和ic基板上的铜线键合的钯表面修饰的方法 | |
| KR20110073552A (ko) | 은 표면과 수지 재료 사이의 접착력을 향상시키는 방법 | |
| JP5692108B2 (ja) | 半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなる導電基材および半導体パッケージ | |
| JP5026031B2 (ja) | スズ層を有する金属デュプレックスの製造方法 | |
| JP5621799B2 (ja) | 銅表面の処理方法 | |
| US10867895B2 (en) | Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same | |
| CN112530896A (zh) | 一种用于半导体封装的引线框架及其制备方法 | |
| JP5571364B2 (ja) | 半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなる導電基材および半導体パッケージ | |
| KR101503250B1 (ko) | 금속 리드프레임을 위한 접착 촉진 조성물 | |
| JP6264900B2 (ja) | レジストパターンの製造方法、配線パターンの製造方法及び配線基板 | |
| JP2013023766A (ja) | テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ | |
| JP2016119396A (ja) | レジストパターンの製造方法、配線パターンの製造方法及び配線基板 | |
| JP2017210639A (ja) | 銅製部材の表面処理方法及び半導体実装用基板の製造方法 | |
| CN112928020A (zh) | 一种金镍膜层的蚀刻方法及其应用 | |
| US20130045391A1 (en) | Tarnish Inhibiting Composition for Metal Leadframes | |
| EP2887779A1 (en) | Silver wire bonding on printed circuit boards and IC-substrates | |
| JPH04338692A (ja) | 金属ベース回路基板の製造方法 | |
| JP6162986B2 (ja) | 金属−セラミックス回路基板の製造方法 | |
| CN108315725A (zh) | 一种银键合丝表面的杂质的去除方法 | |
| JP2006316355A (ja) | 導体基材及び半導体装置の製造方法 | |
| KR20150014685A (ko) | 반도체 리드프레임의 ppf 도금층 형성용 초박막 금-파라듐합금 도금액 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200714 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210329 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6870245 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S801 | Written request for registration of abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311801 |
|
| ABAN | Cancellation due to abandonment | ||
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |