JP6882503B2 - 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法 - Google Patents
高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法 Download PDFInfo
- Publication number
- JP6882503B2 JP6882503B2 JP2019546957A JP2019546957A JP6882503B2 JP 6882503 B2 JP6882503 B2 JP 6882503B2 JP 2019546957 A JP2019546957 A JP 2019546957A JP 2019546957 A JP2019546957 A JP 2019546957A JP 6882503 B2 JP6882503 B2 JP 6882503B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sublayer
- gallium nitride
- barrier layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
Description
本発明は、半導体技術分野に関し、特に、高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法に関する。
窒化ガリウム（ＧａＮ）は、高温、高周波、高電圧、高出力および耐放射線など現代の電子技術の高性能要件を満たすので、大きな注目を集めている。パワーデバイスとしてのＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ）の使用は、現在国際的に活発に開発されている最先端のホットスポット技術であり、中国のエネルギー開発において緊急に必要とされている重要なパワーエレクトロニクス技術のコア技術でもある。
ＧａＮ系ＨＥＭＴは、非常に高い理論的なブレークダウン電圧値を有するが、現在のところ、パワースイッチングデバイスとしてのＧａＮ系ＨＥＭＴは、その高耐圧性が理論的に計算されたブレークダウン電圧値よりはるかに小さいので、高電圧および高出力の分野における使用が大きく制限されている。研究では、ＧａＮ系ＨＥＭＴが低ブレークダウン電圧を有する主な理由は、ゲート電界集中効果およびバッファ層のリーク、特にゲート電界集中効果にあることが示されている。すなわち、デバイスがオフ状態でソース-ドレイン間の高電圧を受けた後、ドレインに近いゲートの端部は電界ピークを発生し、電界分布を不均一にするため、デバイスの早期破壊を引き起こすことである。
現在、表面電界分布を平滑化してブレークダウン電圧を高めるために、ソース領域、ゲート領域またはドレイン領域に様々な金属層フィールドプレート構造を製造することが多い。フィールドプレート構造に係る方法は、ある程度でブレークダウン電圧を増加させることができるが、金属と窒化ガリウムとの間の格子不整合および熱応力不整合のため、欠陥および界面電荷トラップがさらに導入され、デバイスの品質を低下させ、デバイスの信頼性と安定性に影響を与える。
したがって、ＧａＮ系ＨＥＭＴパワーデバイスのブレークダウン電圧を高める具体的な解決策、また、ＧａＮ系電子パワーデバイスの高電圧および高出力の特性を十分に利用する技術を見つかることは深くて遠くまで及ぶ意義がある。
本発明が解決しようとする技術的課題は、高電子移動度トランジスタのブレークダウン電圧を高めるために、高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法を提供することである。
上記の課題を解決するために、本発明は、高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタを提供し、前記高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタは、基板と、前記基板上の窒化ガリウムチャネル層と、前記窒化ガリウムチャネル層上の第１バリア層と、ソースおよびドレインがゲートの両側にそれぞれ配置される、前記第１バリア層上のゲート、ソースおよびドレインと、二次元正孔ガスを生成するための、その側壁が前記ゲートの一側壁に接続されている、前記ゲートと前記ドレインとの間にある第１バリア層表面上の第２バリア層と、を含む。
任意選択で、前記第２バリア層は、前記第１バリア層の表面上の第１サブ層、前記第１サブ層の表面上の第２サブ層、および前記第２サブ層の表面上の第３サブ層を含み、前記第１サブ層と第２サブ層がヘテロ接合を構成し、前記第３サブ層はｐ型ドープ層である。
任意選択で、前記基板と前記窒化ガリウムチャネル層との間に、核生成層および前記核生成層の表面上のバッファ層をさらに備える。
任意選択で、前記窒化ガリウムチャネル層と前記第１バリア層との間に、挿入層をさらに備える。
任意選択で、前記第１サブ層の材料は窒化アルミニウム、窒化ガリウムまたは窒化アルミニウムガリウムであり、前記第２サブ層の材料は窒化ガリウム、窒化アルミニウムまたは窒化アルミニウムガリウムであり、前記第３サブ層の材料はｐ型窒化ガリウム、ｐ型窒化アルミニウムまたはｐ型窒化アルミニウムガリウムであり、前記核生成層の材料は窒化ガリウム、窒化アルミニウムまたは窒化アルミニウムガリウムであり、前記バッファ層の材料は窒化ガリウムであり、前記挿入層の材料は窒化アルミニウムであり、前記第１バリア層の材料は窒化アルミニウムガリウムまたは窒化アルミニウムインジウムである。
本発明は、また、高電子移動度トランジスタの形成方法を提供する。前記高電子移動度トランジスタの形成方法は、基板を用意することと、前記基板上に窒化ガリウムチャネル層、前記窒化ガリウムチャネル層上に第１バリア層を順次形成することと、前記第１バリア層の表面上に二次元正孔ガスを生成するための第２バリア層を形成することと、第２バリア層をエッチングして第１バリア層の表面の一部を露出させることと、ゲートがソースと第２バリア層との間に位置し、かつ、前記ゲートの一側壁が前記第２バリア層の側壁に接続されるように、第１バリア層の表面上にソース、ドレインおよびゲートをそれぞれ形成することと、を含む。
任意選択で、前記第２バリア層は、前記第１バリア層の表面上の第１サブ層、前記第１サブ層の表面上の第２サブ層、および前記第２サブ層の表面上の第３サブ層を含み、前記第１サブ層と第２サブ層がヘテロ接合を構成し、前記第３サブ層はｐ型ドープ層である。
任意選択で、前記第２バリア層は、反応性イオンエッチングプロセスまたは誘導結合プラズマエッチングプロセスによってエッチングされてなる。
任意選択で、前記高電子移動度トランジスタの形成方法は、さらに、前記基板と前記窒化ガリウムチャネル層との間に、核生成層および前記核生成層の表面上のバッファ層を形成することと、前記窒化ガリウムチャネル層と前記第１バリア層との間に、挿入層を形成することと、を含む。
任意選択で、前記第１サブ層の材料は窒化アルミニウム、窒化ガリウムまたは窒化アルミニウムガリウムであり、前記第２サブ層の材料は窒化ガリウム、窒化アルミニウムまたは窒化アルミニウムガリウムであり、前記第３サブ層の材料はｐ型窒化ガリウム、ｐ型窒化アルミニウムまたはｐ型窒化アルミニウムガリウムであり、前記核生成層の材料は窒化ガリウム、窒化アルミニウムまたは窒化アルミニウムガリウムであり、前記バッファ層の材料は窒化ガリウムであり、前記挿入層の材料は窒化アルミニウムであり、前記第１バリア層の材料は窒化アルミニウムガリウムまたは窒化アルミニウムインジウムである。
本発明の高電子移動度トランジスタは、ゲートとドレインとの間に第２バリア層を備え、第２バリア層は、ゲートおよびドレインドリフト領域のチャネル内の二次元電子ガスを空乏化するために二次元正孔ガスを発生し、チャネルの電界分布を平滑化して、高電子移動度トランジスタのブレークダウン電圧を向上させることができる。
以下、図面を参照して、本発明に係る高ブレークダウン電圧を有する窒化ガリウム系高電子移動度トランジスタおよびその形成方法の特定の実施形態について、詳細に説明する。
図１は、本発明の特定の一実施形態に係る高ブレークダウン電圧を有する窒化ガリウム系高電子移動度トランジスタの形成方法を概略的に示すフローチャートである（図１参照）。
図１は、本発明の特定の一実施形態に係る高ブレークダウン電圧を有する窒化ガリウム系高電子移動度トランジスタの形成方法を概略的に示すフローチャートである（図１参照）。
前記高ブレークダウン電圧を有する窒化ガリウム系高電子移動度トランジスタの形成方法は、基板を用意するステップＳ１０１と、前記基板上に窒化ガリウムチャネル層、前記窒化ガリウムチャネル層上に第１バリア層を順次形成するステップＳ１０２と、前記第１バリア層の表面上に二次元正孔ガスを生成するための第２バリア層を形成するステップＳ１０３と、第２バリア層をエッチングして第１バリア層の表面の一部を露出させるステップＳ１０４と、ゲートがソースと第２バリア層との間に位置し、かつ、前記ゲートの一側壁が前記第２バリア層の側壁に接続されるように、第１バリア層の表面上にソース、ドレインおよびゲートをそれぞれ形成するステップＳ１０５と、を含む。
図２〜６は、本発明の特定の一実施形態に係る高電子移動度トランジスタの形成プロセスにおいての断面構造を概略的に示す断面構造図である（図２〜６参照）。
図２において、基板２００が用意されている（図２参照）。
前記基板２００の材料は、サファイア、炭化ケイ素、ケイ素、酸化亜鉛、アルミン酸リチウム、窒化アルミニウムまたは窒化ガリウムなどであってもよい。
図３を参照すると、前記基板２００上に窒化ガリウムチャネル層３０３、前記窒化ガリウムチャネル層３０３上に第１バリア層３０５が順次形成されている。
前記チャネル層３０３は、二次元電子ガス伝送チャネルとして、前記チャネル内のバックグラウンド濃度を減少させるためにより高い結晶品質を必要とし、それで、散乱を低減させ、二次元電子ガスの移動度を増加させる。前記チャネル層３０３の材料として、例えば、アンドープＧａＮ層のような、アンドープＩＩＩ族金属窒化物を使用することができる。
前記第１バリア層３０５と前記チャネル層３０３がヘテロ接合を形成し、前記ヘテロ接合の界面でのエネルギバンド不連続、圧電分極、および自発分極は、高濃度の二次元電子ガスを発生させることができる。前記第１バリア層３０５は、その材料として、窒化アルミニウムガリウムまたは窒化アルミニウムインジウムが挙げられ、その構造は単層でも多層でもよい。
本発明の特定の実施形態では、前記基板２００と前記チャネル層３０３との間に、核生成層３０１および前記核生成層３０１の表面上のバッファ層３０２を形成することをさらに含む。
前記核生成層３０１の主な機能は、後続のエピタキシャル層の成長に有効な核生成中心を提供するとともに、多数の転位および欠陥を形成することによって核生成層と基板との間のミスマッチ応力を解放させ、前記核生成層３０１上にエピタキシャル成長させたＩＩＩ族金属窒化物層の品質を著しく向上させられることである。前記核生成層３０１の材料として、ＧａＮ、ＡｌＮまたはＡｌＧａＮが挙げられる。
前記バッファ層３０２は、チャネル層３０３内の電子がバッファ層３０２に漏れるのを防ぐために、より高い抵抗率を有する。前記バッファ層３０２は、一般に１０６Ω・ｃｍ以上の抵抗率を有することが必要である。前記バッファ層３０２の材料は窒化ガリウムとすることができ、高抵抗を形成するために、イオン注入によって前記バッファ層に深い準位欠陥が発生し、あるいはｐ型不純物ドープを導入してｎ型とバックグラウンド濃度を相互に補償する。本発明の他の特定の実施形態では、他の方法で高抵抗のバッファ層３０２を得ることもできる。
本発明の特定の実施形態では、前記チャネル層３０３と前記第１バリア層３０５との間に挿入層３０４を形成することをさらに含む。前記挿入層３０４は、前記第１バリア層３０５の結晶品質を向上させるように機能し、前記挿入層３０４の材料は、窒化アルミニウムとすることができる。
上記の核生成層３０１、バッファ層３０２、チャネル層３０３、挿入層３０４、および第１バリア層３０５は、原子層堆積法、有機金属化学気相蒸着法、分子線エピタキシー法、またはハイドライド気相成長法などの堆積プロセスによって形成することができる。
本発明の他の特定の実施形態では、前記核生成層３０１、前記バッファ層３０２、および前記挿入層３０４うちの一部のみを形成することもできる。
図４を参照すると、前記第１バリア層３０５の表面上に第２バリア層４００が形成され、前記第２バリア層４００は、二次元正孔ガスを発生させるように機能する。
前記第２バリア層４００の材料として、二次元正孔ガスを発生させるためのＩＩＩ族金属窒化物、例えば、ｐ型ドープの第ＩＩＩ族金属窒化物、または二次元正孔ガスを発生させることができるヘテロ接合が挙げられる。
本発明の特定の実施形態では、前記第２バリア層４００は、前記第１バリア層３０５の表面上の第１サブ層４０１と、前記第１サブ層４０１の表面上の第２サブ層４０２と、前記第２サブ層４０２の表面上の第３サブ層４０３と、を含み、前記第１サブ層４０１と前記第２サブ層４０２がヘテロ接合を構成し、前記第３サブ層４０３はｐ型ドープ層である。
本発明の特定の一実施形態では、前記第１サブ層４０１の材料は窒化アルミニウム、窒化ガリウムまたは窒化アルミニウムガリウムであり、前記第２サブ層４０２の材料は窒化ガリウム、窒化アルミニウム、または窒化アルミニウムガリウムであり、前記第３サブ層４０３の材料は、ｐ型窒化ガリウム、ｐ型窒化アルミニウム、またはｐ型窒化アルミニウムガリウムである。前記第１サブ層４０１と前記第２サブ層４０２がヘテロ接合を形成し、前記第１サブ層４０１および前記第２サブ層４０２におけるアルミニウム元素および／またはガリウム元素の比率を調整することにとって、前記第１サブ層４０１と前記第２サブ層４０２との界面に二次元正孔ガスを発生させる。
前記第１サブ層４０１の厚さは１ｎｍ〜１００ｎｍ、前記第２サブ層４０２の厚さは１ｎｍ〜１００ｎｍ、前記第３サブ層４０３の厚さは１ｎｍ〜１００ｎｍとすることができる。
本発明の他の特定の実施形態では、前記第２バリア層４００は、自発分極または外部電極の分極の条件下で二次元正孔ガスを発生させることができるように、他の適切な材料を選択して単層または多層構造の第２バリア層４００を形成することができる。
前記第２バリア層４００は、原子層堆積法、有機金属化学気相蒸着法、分子線エピタキシー法、またはハイドライド気相成長法などの堆積プロセスによって形成することもできる。
図５を参照すると、前記第２バリア層４００をエッチングして、前記第１バリア層３０５の表面の一部が露出される。
前記第２バリア層４００は、形成されるＨＥＭＴのゲートとドレインとの間のチャネル領域上に第２バリア層の一部４００ａを保留するようにグラフィックエッチングされる。本発明の特定の一実施形態では、前記第２バリア層４００ａは、前記第１バリア層３０５の表面上の第１サブ層４０１ａと、前記第１サブ層４０１ａの表面上の第２サブ層４０２ａと、前記第２サブ層４０２ａの表面上の第３サブ層４０３ａと、を含む。
前記第２バリア層４００は、ドライエッチングプロセスを用いてエッチングすることができる。さらに、前記第２バリア層４００に大きな損傷を与え、前記第２バリア層４００とその後に形成されるゲートとの界面の品質に影響を及ぼすことを回避するために、低損傷のドライエッチングプロセスを用いて前記第２バリア層４００をエッチングすることができる。本発明の特定の実施形態では、前記第２バリア層４００は反応性イオンエッチングプロセスまたは誘導結合プラズマエッチングプロセスによってエッチングすることができ、エッチングガスとして、Ｃｌ２およびＢＣｌ３が挙げられる。
図６を参照すると、前記第１バリア層３０５の表面上にソース６０１、ドレイン６０２及びゲート６０３がそれぞれ形成され、前記ゲート６０３はソース６０１と第２バリア層４００ａとの間に位置し、前記ゲート６０３の一側壁は、前記第２バリア層４００ａの側壁に接続されている。
前記ソース６０１、ドレイン６０２及びゲート６０３を形成する方法は、前記第１バリア層３０５と前記第２バリア層４００ａを覆う、例えばＴｉ、Ａｌ、Ｃｕ、ＡｕまたはＡｇなどの金属層を形成することと、前記金属層をグラフィックエッチングして、前記第１バリア層３０５の表面上にソース６０１、ドレイン６０２およびゲート６０３を形成し、かつ、前記ゲート６０３を前記ソース６０１と前記第２バリア層４００ａとの間に位置させ、前記ゲート６０３の側壁を前記第２バリア層４００ａの側壁に接続させることによって、ゲート６０３で第２バリア層４００ａを分極させて、二次元正孔ガスを発生させることと、を含む。
前記第２バリア層４００ａは、分極で発生された二次元正孔ガスにより前記高電子移動度トランジスタのブレークダウン電圧を増加させる。本発明の特定の実施形態では、前記第２バリア層４００ａは、ｐ型ドープの第３サブ層４０３ａにおける不純物のイオン化、および第２サブ層４０２ａと第１サブ層４０１ａとの界面における分極電荷で、二次元正孔ガスを発生させることにより、ゲートおよびドレインドリフト領域のチャネル内の二次元電子ガスを空乏化し、チャネルの電界分布を平滑化し、そして、前記高電子移動度トランジスタのブレークダウン電圧を向上させる。
本発明の一実施例として、結晶方位が（１１１）である８インチのシリコンを基板とし、その後、有機金属化学気相蒸着法（ＭＯＣＶＤ）で窒化アルミニウム核生成層、窒化ガリウムバッファ層、窒化ガリウムチャネル層、窒化アルミニウム挿入層、窒化アルミニウムガリウムバリア層、窒化アルミニウム第１サブ層、窒化ガリウム第２サブ層、およびｐ型窒化ガリウム第３サブ層を順次エピタキシャル成長させる。ＭＯＣＶＤシステムは、５つの８インチシリコン基板を放置することができるドイツのＡｉｘｔｒｏｎ遊星反応室Ｇ５＋である。成長温度は１１００〜１１５０℃であり、トリメチルアルミニウム（ＴＭＡｌ）の流量は５０μｍｏｌ／ｍｉｎ〜１８０μｍｏｌ／ｍｉｎであり、トリメチルガリウム（ＴＭＧａ）の流量は８０μｍｏｌ／ｍｉｎ〜２２０μｍｏｌ／ｍｉｎである。アンモニアガスは、第Ｖ族原料で供給され、流量が５ｓｌｍ〜５０ｓｌｍである。水素と窒素はキャリアガスであり、流量が１０ｓｌｍ〜８０ｓｌｍである。窒化アルミニウム第１サブ層の厚さは２０ｎｍであり、窒化ガリウム第２サブ層の厚さは５０ｎｍであり、ｐ型窒化ガリウム第３サブ層の厚さは１００ｎｍである。
次いで、窒化アルミニウム第１サブ層、窒化ガリウム第２サブ層、およびｐ型窒化ガリウム第３サブ層を誘導結合プラズマ（ＩＣＰ）によってエッチングするが、ゲートとドレインの間の領域の一部を保留する。前記ＩＣＰプロセスで使用されるエッチングガスは、三塩化ホウ素（ＢＣｌ３）およびＣｌ２であり、ＢＣｌ３の流量は１００ｓｃｃｍであり、Ｃｌ２の流量は５ｓｃｃｍであり、エッチングの出力は５０Ｗである。その後、ソース、ゲート、ドレインを別々に作製し、電極金属としてＴｉ層とＡｌ層の複合層を電子ビームで堆積する。Ｔｉ層の厚さは２０ｎｍ、Ａｌ層の厚さは２００ｎｍとし、窒素雰囲気中でアニール処理を行い、温度は８５０℃であり、時間は３０秒である。
本発明の特定の実施形態では、また、高ブレークダウン電圧を有する高電子移動度トランジスタを提供する。
図６を参照すると、前記高電子移動度トランジスタは、基板２００と、前記基板２００上のチャネル層３０３と、前記チャネル層３０３上の第１バリア層３０５と、ソース６０１とドレイン６０２がゲート６０３の両側にそれぞれ配置される、前記第１バリア層３０５上の当該ゲート６０３、当該ソース６０１および当該ドレイン６０２と、二次元正孔ガスを生成するための、その側壁が前記ゲート６０３の一側壁に接続されている、前記ゲート６０３と前記ドレイン６０２との間にある第１バリア層３０５の表面上の第２バリア層４００ａと、を含む。
前記基板２００の材料は、サファイア、炭化ケイ素、ケイ素、酸化亜鉛、アルミン酸リチウム、窒化アルミニウムまたは窒化ガリウムなどであってもよい。
前記チャネル層３０３は、二次元電子ガス伝送チャネルとして、前記チャネル内のバックグラウンド濃度を減少させるためにより高い結晶品質を必要とする。これにより、散乱を低減させ、二次元電子ガスの移動度を増加させる。前記チャネル層３０３の材料として、例えば、アンドープＧａＮ層のような、アンドープＩＩＩ族金属窒化物を使用することができる。
前記第１バリア層３０５は、その材料として、窒化アルミニウムガリウムまたは窒化アルミニウムインジウムが挙げられ、その構造は単層でも多層でもよい。第１バリア層３０５は、チャネル層３０３とヘテロ接合を形成して、二次元電子ガスを発生させる。
本発明の特定の一実施形態では、前記基板２００と前記チャネル層３０３との間に、核生成層３０１および前記核生成層３０１の表面上のバッファ層３０２をさらに含む。前記核生成層３０１は、その上にエピタキシャル成長させたＩＩＩ族金属窒化物層の品質を著しく向上させることができる。前記核生成層３０１の材料として、ＧａＮ、ＡｌＮまたはＡｌＧａＮが挙げられる。前記バッファ層３０２は、より高い抵抗率を有し、その材料は窒化ガリウムとすることができる。
本発明の特定の一実施形態では、前記チャネル層３０３と前記第１バリア層３０５との間に挿入層３０４をさらに含み、前記挿入層３０４は、前記第１バリア層３０５の結晶品質を向上させるように機能し、その材料は窒化アルミニウムとすることができる。
本発明の他の特定の実施形態では、前記核生成層３０１、前記バッファ層３０２、および前記挿入層３０４うちの一部のみを備えることもできる。
前記第２バリア層４００ａの材料として、二次元正孔ガスを発生させるためのＩＩＩ族金属窒化物、例えば、ｐ型ドープの第ＩＩＩ族金属窒化物、または二次元正孔ガスを発生させることができるヘテロ接合が挙げられる。当該特定の実施形態では、前記第２バリア層４００ａは、前記第１バリア層３０５の表面上の第１サブ層４０１ａと、前記第１サブ層４０１ａの表面上の第２サブ層４０２ａと、前記第２サブ層４０２ａの表面上の第３サブ層４０３ａと、を含み、前記第１サブ層４０１ａと前記第２サブ層４０２ａがヘテロ接合を構成し、前記第３サブ層４０３ａはｐ型ドープ層である。本発明の特定の一実施形態では、前記第１サブ層４０１ａの材料は窒化アルミニウム、窒化ガリウムまたは窒化アルミニウムガリウムであり、前記第２サブ層４０２ａの材料は窒化ガリウム、窒化アルミニウム、または窒化アルミニウムガリウムであり、前記第３サブ層４０３ａの材料は、ｐ型窒化ガリウム、ｐ型窒化アルミニウム、またはｐ型窒化アルミニウムガリウムである。前記第１サブ層４０１ａと前記第２サブ層４０２ａがヘテロ接合を形成し、前記第１サブ層４０１ａおよび前記第２サブ層４０２ａにおけるアルミニウム元素および／またはガリウム元素の比率を調整することにとって、前記第１サブ層４０１ａと前記第２サブ層４０２ａとの界面に二次元正孔ガスを発生させる。
前記第１サブ層４０１ａの厚さは１ｎｍ〜１００ｎｍ、前記第２サブ層４０２ａの厚さは１ｎｍ〜１００ｎｍ、前記第３サブ層４０３ａの厚さは１ｎｍ〜１００ｎｍとすることができる。本発明の他の特定の実施形態では、前記第２バリア層４００ａは、自発分極または外部電極の分極の条件下で二次元正孔ガスを発生させることができるように、他の適切な材料を選択して単層または多層構造に形成することもできる。
前記ソース６０１、ドレイン６０２及びゲート６０３は、いずれも、例えばＴｉ、Ａｌ、Ｃｕ、ＡｕまたはＡｇなどの金属であり、前記ゲート６０３が前記ソース６０１と前記第２バリア層４００ａとの間に位置し、前記ゲート６０３の一側壁が前記第２バリア層４００ａの側壁に接続されることによって、ゲート６０３で第２バリア層４００ａを分極させて、二次元正孔ガスを発生させる。
前記第２バリア層４００ａは、二次元正孔ガスを発生し、前記高電子移動度トランジスタのブレークダウン電圧を増加させることができる。本発明の特定の実施形態では、前記第２バリア層４００ａは、ｐ型ドープの第３サブ層４０３ａにおける不純物のイオン化、および第２サブ層４０２ａと第１サブ層４０１ａとの界面における分極電荷で、二次元正孔ガスを発生させることにより、ゲートおよびドレインドリフト領域のチャネル内の二次元電子ガスを空乏化し、チャネルの電界分布を平滑化し、そして、前記高電子移動度トランジスタのブレークダウン電圧を向上させる。
上述は本発明の好ましい実施形態であり、なお、当業者にとって、本発明の趣旨から離れない前提で、種々の改良や変更を加えることができ、それらも本発明の保護範囲として考慮されるべきである。
Claims (3)
- 基板を用意することと、
前記基板上に窒化ガリウムチャネル層、前記窒化ガリウムチャネル層上に第１バリア層を順次形成することと、
前記第１バリア層の表面上に二次元正孔ガスを生成するための第２バリア層を形成することと、
第２バリア層をエッチングして第１バリア層の表面の一部を露出させることと、
ゲートがソースと第２バリア層との間に位置し、かつ、前記ゲートの一側壁が前記第２バリア層の側壁に接続されるように、前記第１バリア層の表面上にソース、ドレインおよびゲートをそれぞれ形成することと、
を含み、
前記第２バリア層は、前記第１バリア層の表面上の第１サブ層、前記第１サブ層の表面上の第２サブ層、および前記第２サブ層の表面上の第３サブ層を含み、前記第１サブ層と第２サブ層がヘテロ接合を構成し、前記第３サブ層はｐ型ドープ層であり、
前記第１サブ層の材料は窒化アルミニウムであり、
前記第２サブ層の材料は窒化ガリウムであり、
前記第３サブ層の材料はｐ型窒化ガリウムであり、
前記第２バリア層は、窒化アルミニウムの前記第１サブ層、窒化ガリウムの前記第２サブ層、およびｐ型窒化ガリウムの前記第３サブ層を誘導結合プラズマエッチングプロセスによってエッチングされてなり、
前記誘導結合プラズマエッチングプロセスの後、ソース、ゲート、ドレインを別々に作製し、電極金属としてＴｉ層とＡｌ層の複合層を電子ビームで堆積し、この電子ビームによる堆積において、Ｔｉ層の厚さは２０ｎｍ、Ａｌ層の厚さは２００ｎｍとし、窒素雰囲気中でアニール処理を行い、温度は８５０℃であり、時間は３０秒であり、
前記ゲートは、前記第１サブ層、前記第２サブ層、及び前記第３サブ層の全層の一側壁に、隙間を挟むことなく接続される
ことを特徴とする窒化ガリウム系高電子移動度トランジスタの形成方法。 - 前記基板と前記窒化ガリウムチャネル層との間に、核生成層および前記核生成層の表面上のバッファ層を形成することと、
前記窒化ガリウムチャネル層と前記第１バリア層との間に挿入層を形成することと、
をさらに含むことを特徴とする請求項１に記載の窒化ガリウム系高電子移動度トランジスタの形成方法。 - 前記核生成層の材料は窒化ガリウム、窒化アルミニウムまたは窒化アルミニウムガリウムであり、
前記バッファ層の材料は窒化ガリウムであり、
前記挿入層の材料は窒化アルミニウムであり、
前記第１バリア層の材料は窒化アルミニウムガリウムまたは窒化アルミニウムインジウムである、
ことを特徴とする請求項２に記載の窒化ガリウム系高電子移動度トランジスタの形成方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710122935.0A CN106876443A (zh) | 2017-03-03 | 2017-03-03 | 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法 |
| CN201710122935.0 | 2017-03-03 | ||
| PCT/CN2017/090232 WO2018157523A1 (zh) | 2017-03-03 | 2017-06-27 | 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019534583A JP2019534583A (ja) | 2019-11-28 |
| JP6882503B2 true JP6882503B2 (ja) | 2021-06-02 |
Family
ID=59169848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019546957A Active JP6882503B2 (ja) | 2017-03-03 | 2017-06-27 | 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11158702B2 (ja) |
| EP (1) | EP3591708A4 (ja) |
| JP (1) | JP6882503B2 (ja) |
| CN (1) | CN106876443A (ja) |
| WO (1) | WO2018157523A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876443A (zh) | 2017-03-03 | 2017-06-20 | 上海新傲科技股份有限公司 | 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法 |
| CN108878509B (zh) * | 2018-08-02 | 2024-02-23 | 杭州士兰集成电路有限公司 | 氮化镓晶体管及其制造方法 |
| CN111640671B (zh) * | 2020-06-03 | 2023-04-18 | 上海新傲科技股份有限公司 | 氮化镓基高电子迁移率晶体管及其制备方法 |
| CN216354230U (zh) * | 2020-12-01 | 2022-04-19 | 深圳市晶相技术有限公司 | 一种半导体器件及其应用 |
| CN113284802B (zh) * | 2021-06-28 | 2025-03-07 | 厦门市三安集成电路有限公司 | 一种高电子迁移率晶体管及其制备方法 |
| WO2023010252A1 (en) * | 2021-08-02 | 2023-02-09 | Innoscience (Suzhou) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN115032169B (zh) * | 2022-04-21 | 2026-03-13 | 西安电子科技大学广州研究院 | 一种氮化镓基太赫兹探测器阵列单元、探测器及制备方法 |
| CN115472671B (zh) * | 2022-08-22 | 2025-09-16 | 湖南三安半导体有限责任公司 | 高电子迁移率晶体管及其制备方法 |
| CN115939188A (zh) * | 2022-12-06 | 2023-04-07 | 华南理工大学 | 一种GaN基HEMT及其制备方法和应用 |
| CN117238952B (zh) * | 2023-10-09 | 2026-04-17 | 嘉兴晶丰芯驰半导体材料有限公司 | 具有二维电子气和二维空穴气的SiC外延结构及制备方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070018198A1 (en) * | 2005-07-20 | 2007-01-25 | Brandes George R | High electron mobility electronic device structures comprising native substrates and methods for making the same |
| JP5179023B2 (ja) * | 2006-05-31 | 2013-04-10 | パナソニック株式会社 | 電界効果トランジスタ |
| CN101971308B (zh) * | 2008-03-12 | 2012-12-12 | 日本电气株式会社 | 半导体器件 |
| US20130020584A1 (en) * | 2010-04-22 | 2013-01-24 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing same |
| JP2011233695A (ja) * | 2010-04-27 | 2011-11-17 | Sharp Corp | ノーマリオフ型ＧａＮ系電界効果トランジスタ |
| JP5079143B2 (ja) * | 2010-06-24 | 2012-11-21 | ザ・ユニバーシティ・オブ・シェフィールド | 半導体素子、電界効果トランジスタおよびダイオード |
| CN102130158B (zh) * | 2011-01-05 | 2012-07-25 | 西安电子科技大学 | 阶梯型凹槽栅高电子迁移率晶体管 |
| US9214538B2 (en) * | 2011-05-16 | 2015-12-15 | Eta Semiconductor Inc. | High performance multigate transistor |
| JP5804768B2 (ja) * | 2011-05-17 | 2015-11-04 | 古河電気工業株式会社 | 半導体素子及びその製造方法 |
| US20130105817A1 (en) * | 2011-10-26 | 2013-05-02 | Triquint Semiconductor, Inc. | High electron mobility transistor structure and method |
| US20130320349A1 (en) * | 2012-05-30 | 2013-12-05 | Triquint Semiconductor, Inc. | In-situ barrier oxidation techniques and configurations |
| US8975664B2 (en) * | 2012-06-27 | 2015-03-10 | Triquint Semiconductor, Inc. | Group III-nitride transistor using a regrown structure |
| TWI500157B (zh) * | 2012-08-09 | 2015-09-11 | Univ Nat Central | 場效電晶體裝置及其製造方法 |
| KR101922122B1 (ko) * | 2012-09-28 | 2018-11-26 | 삼성전자주식회사 | 노멀리 오프 고전자이동도 트랜지스터 |
| JP2016167472A (ja) * | 2013-07-09 | 2016-09-15 | シャープ株式会社 | 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ |
| CN104241400B (zh) * | 2014-09-05 | 2017-03-08 | 苏州捷芯威半导体有限公司 | 场效应二极管及其制备方法 |
| CN104377241B (zh) * | 2014-09-30 | 2017-05-03 | 苏州捷芯威半导体有限公司 | 功率半导体器件及其制造方法 |
| JP2016139655A (ja) * | 2015-01-26 | 2016-08-04 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN105118859A (zh) * | 2015-07-29 | 2015-12-02 | 电子科技大学 | 一种隧穿增强型hemt器件 |
| CN105097911B (zh) * | 2015-07-29 | 2017-11-03 | 电子科技大学 | 一种具有结型半导体层的hemt器件 |
| CN105261643B (zh) * | 2015-09-22 | 2018-04-24 | 宁波大学 | 一种高击穿电压氮化镓基高电子迁移率晶体管 |
| WO2017073047A1 (ja) * | 2015-10-27 | 2017-05-04 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| CN105870164B (zh) * | 2016-03-30 | 2019-07-23 | 宁波大学 | 一种氮化镓基高电子迁移率晶体管 |
| CN106876443A (zh) * | 2017-03-03 | 2017-06-20 | 上海新傲科技股份有限公司 | 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法 |
| CN107093628B (zh) * | 2017-04-07 | 2019-12-06 | 电子科技大学 | 一种极化掺杂增强型hemt器件 |
| US10756207B2 (en) * | 2018-10-12 | 2020-08-25 | Transphorm Technology, Inc. | Lateral III-nitride devices including a vertical gate module |
-
2017
- 2017-03-03 CN CN201710122935.0A patent/CN106876443A/zh active Pending
- 2017-06-27 JP JP2019546957A patent/JP6882503B2/ja active Active
- 2017-06-27 EP EP17898726.9A patent/EP3591708A4/en not_active Withdrawn
- 2017-06-27 WO PCT/CN2017/090232 patent/WO2018157523A1/zh not_active Ceased
-
2019
- 2019-09-03 US US16/559,284 patent/US11158702B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019534583A (ja) | 2019-11-28 |
| EP3591708A4 (en) | 2020-12-30 |
| EP3591708A1 (en) | 2020-01-08 |
| WO2018157523A1 (zh) | 2018-09-07 |
| US20190393300A1 (en) | 2019-12-26 |
| CN106876443A (zh) | 2017-06-20 |
| US11158702B2 (en) | 2021-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6882503B2 (ja) | 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法 | |
| US10566450B2 (en) | Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof | |
| CN105655395B (zh) | 一种增强型高电子迁移率晶体管及其制作方法 | |
| CN111900203B (zh) | 一种GaN基高空穴迁移率晶体管及其制备方法 | |
| JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| CN111384171B (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| TWI651854B (zh) | 高電子遷移率電晶體、製造高電子遷移率電晶體的方法和電子系統 | |
| CN116490979B (zh) | 半导体结构及其制作方法 | |
| CN106972058A (zh) | 一种半导体器件及其制备方法 | |
| CN113725297B (zh) | 一种具有盖帽层的常开型氧化镓基hfet器件及其制备方法 | |
| CN114156340A (zh) | 基于复合沟道结构的高电子迁移率晶体管及其制备方法 | |
| JP7007548B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US20230106052A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN106910770B (zh) | 氮化镓基反相器芯片及其形成方法 | |
| CN111326577B (zh) | 功率器件外延结构的制备方法及功率器件外延结构 | |
| JP2009302191A (ja) | 半導体装置及びその製造方法 | |
| CN113192836A (zh) | 射频半导体器件的制备方法及其结构 | |
| JP2014099523A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| CN112768409B (zh) | GaN HEMT集成器件及其制备方法 | |
| TWI760937B (zh) | 半導體結構及其製作方法 | |
| JP6416705B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| CN113826212B (zh) | 一种半导体结构的制备方法 | |
| JP2013149959A (ja) | 窒化物系半導体装置 | |
| US20230053045A1 (en) | Semiconductor structure and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210506 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6882503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |