Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6887082B2 - Rectifier circuit device - Google Patents
[go: Go Back, main page]

JP6887082B2 - Rectifier circuit device - Google Patents

Rectifier circuit device Download PDF

Info

Publication number
JP6887082B2
JP6887082B2 JP2019072763A JP2019072763A JP6887082B2 JP 6887082 B2 JP6887082 B2 JP 6887082B2 JP 2019072763 A JP2019072763 A JP 2019072763A JP 2019072763 A JP2019072763 A JP 2019072763A JP 6887082 B2 JP6887082 B2 JP 6887082B2
Authority
JP
Japan
Prior art keywords
voltage
phase
power supply
current
chopping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019072763A
Other languages
Japanese (ja)
Other versions
JP2020171175A (en
Inventor
吉田 泉
泉 吉田
吉朗 土山
吉朗 土山
貴史 福榮
貴史 福榮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2019072763A priority Critical patent/JP6887082B2/en
Publication of JP2020171175A publication Critical patent/JP2020171175A/en
Application granted granted Critical
Publication of JP6887082B2 publication Critical patent/JP6887082B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)

Description

本開示は、交流電源からの交流を直流に整流する整流回路装置に関する。 The present disclosure relates to a rectifier circuit device that rectifies alternating current from an alternating current power supply to direct current.

一般に、この種の整流回路装置としては種々のものが提案されている。 Generally, various rectifier circuit devices of this type have been proposed.

図15は特許文献1に開示された整流回路装置の構成を示す回路図であり、図16は図15の整流回路装置における制御部の構成を示すブロック図である。 FIG. 15 is a circuit diagram showing the configuration of the rectifier circuit device disclosed in Patent Document 1, and FIG. 16 is a block diagram showing the configuration of the control unit in the rectifier circuit device of FIG.

図15に示した整流回路装置においては、交流電源1の両出力端子を整流ブリッジ2とリアクタ3aを介して半導体スイッチ3cのオン状態により閉回路を生成して、リアクタ3aに電流を充電し、半導体スイッチ3cがオフ状態になったときに、ダイオード3bにより負荷4に電流を供給する構成である。このように構成することにより、図15の整流回路装置は交流電源1の瞬時電圧が低い期間においても電源電流が流れ、電源電流の高調波成分が少なくなり、力率が改善する構成である。 In the rectifier circuit device shown in FIG. 15, a closed circuit is generated by turning on the semiconductor switch 3c via the rectifier bridge 2 and the reactor 3a at both output terminals of the AC power supply 1, and the reactor 3a is charged with a current. When the semiconductor switch 3c is turned off, the diode 3b supplies a current to the load 4. With this configuration, the rectifier circuit device of FIG. 15 has a configuration in which the power supply current flows even during the period when the instantaneous voltage of the AC power supply 1 is low, the harmonic component of the power supply current is reduced, and the power factor is improved.

本特許文献においては、半導体スイッチ3cを、交流電源1の周波数よりも十分に高い周波数で、きめ細かくオン/オフ駆動して、交流電源1の交流電圧をチョッピングする(以下、「半導体スイッチをチョッピング動作させる」又は「半導体スイッチによるチョッピング」という。)とき、半導体スイッチ3cに電流が流れるため、回路の損失が発生するという従来の課題に対し、半導体スイッチ3cを常にチョッピング動作させるのではなく、交流位相の特定の期間だけチョッピング動作させ、残りの期間は休止させる方法が提案されている。 In the present patent document, the semiconductor switch 3c is finely turned on / off at a frequency sufficiently higher than the frequency of the AC power supply 1 to chop the AC voltage of the AC power supply 1 (hereinafter, "semiconductor switch chopping operation"). (It is referred to as "making" or "chopping by a semiconductor switch"), in response to the conventional problem that a circuit loss occurs because a current flows through the semiconductor switch 3c, the semiconductor switch 3c is not always chopped, but an AC phase. A method has been proposed in which the chopping operation is performed only for a specific period of time, and the rest period is paused.

図15に示した整流回路装置においては、交流電源1からの交流電圧を整流ブリッジ2で整流して、脈動を含む直流電圧に変換した後、その電力がリアクタ3a、ダイオード3bを介して、平滑コンデンサ3dおよび負荷4に供給されており、リアクタ3aを介して、整流ブリッジ2からの出力電圧を半導体スイッチ3cで短絡できるように構成することにより、周知の昇圧チョッパ回路3による力率改善機能つきの整流回路装置が構成されている。 In the rectifier circuit device shown in FIG. 15, the AC voltage from the AC power supply 1 is rectified by the rectifier bridge 2, converted into a DC voltage including pulsation, and then the power is smoothed via the reactor 3a and the diode 3b. It is supplied to the capacitor 3d and the load 4, and the output voltage from the rectifying bridge 2 can be short-circuited by the semiconductor switch 3c via the reactor 3a. A rectifier circuit device is configured.

図15に示した整流回路装置においては、昇圧チョッパ回路3が、入力電流検出器6および入力電流検出部10で入力電流を検出し、入力電流の波形が入力電圧検出部11で検出した入力電圧波形(電源電圧波形)と同じ形状になるように半導体スイッチ3cをチョッピング動作させ、かつ、出力電圧が所望の電圧になるように、入力電流の大きさを調整している。 In the rectifying circuit device shown in FIG. 15, the boost chopper circuit 3 detects the input current by the input current detector 6 and the input current detection unit 10, and the waveform of the input current is the input voltage detected by the input voltage detection unit 11. The semiconductor switch 3c is chopped so as to have the same shape as the waveform (power supply voltage waveform), and the magnitude of the input current is adjusted so that the output voltage becomes a desired voltage.

特に、特許文献1では、半導体スイッチを高調波が少なくなるための最低限の区間のみチョッピング動作させることにより、回路の損失を低減させることを提案している。 In particular, Patent Document 1 proposes reducing circuit loss by chopping the semiconductor switch only in the minimum section for reducing harmonics.

図16はその提案のための制御方法をブロック図で示したものである。図16において、電源ゼロクロス検出手段5により、電源電圧の位相を検出し、パルスカウンタ13aにより一定の期間のみ、図15の半導体スイッチ3cのチョッピング動作を許可し、それ以外の期間では、半導体スイッチ3cがオフになるように保持している。この制御方法により、電源高調波をほとんど増加させることなく、かつ低損失となる整流回路装置を実現している。 FIG. 16 shows a block diagram of the control method for the proposal. In FIG. 16, the power supply zero cross detection means 5 detects the phase of the power supply voltage, and the pulse counter 13a permits the chopping operation of the semiconductor switch 3c of FIG. 15 only for a certain period of time, and the semiconductor switch 3c is permitted in other periods. Is held so that it is turned off. By this control method, a rectifier circuit device having low loss is realized with almost no increase in power supply harmonics.

また、特許文献2の整流回路装置の制御方法においては、電源電圧の波形を必要とする構成であるが、電源電圧の波形を使用することなく、予め決めた波形により同様の動作を実現する制御方法も提案されている。さらに、特許文献3では目標となる電流波形を有することなく、同様の効果が発揮されることを目的とする簡便な方法も提案されている。 Further, the control method of the rectifier circuit device of Patent Document 2 has a configuration that requires a waveform of the power supply voltage, but control that realizes the same operation by a predetermined waveform without using the waveform of the power supply voltage. A method has also been proposed. Further, Patent Document 3 proposes a simple method aiming at exhibiting the same effect without having a target current waveform.

なお、図15に示した整流回路装置の場合には、入力電流が一旦整流された後の電流で代用されており、その入力電流の絶対値の情報を得て、この絶対値の大きさを調整する構成である。このように入力電流の絶対値の大きさを調整することは、入力電流の振幅を調整することと等価であることは、広く知られている。 In the case of the rectifier circuit device shown in FIG. 15, the input current is substituted by the current after being rectified once, and the magnitude of this absolute value is determined by obtaining the information on the absolute value of the input current. It is a configuration to be adjusted. It is widely known that adjusting the magnitude of the absolute value of the input current in this way is equivalent to adjusting the amplitude of the input current.

ところで、負荷が決まっている条件では、出力電圧が一定になるように制御され、また、半導体スイッチをチョッピング動作させる期間も固定されているため、検出された出力電圧が誤差を含む場合、電流波形が変化してしまう事となる。 By the way, under the condition that the load is fixed, the output voltage is controlled to be constant, and the period during which the semiconductor switch is chopped is also fixed. Therefore, when the detected output voltage includes an error, the current waveform Will change.

例えば、実効値200Vの交流を整流して約280Vの直流を得る場合に、直流電圧が1V変化するだけで電流波形が大きく変化する。直流電圧の280Vに対して1Vの精度は、0.3%に相当し、抵抗で電圧を分圧して低い電圧を生成する場合には、非常に高い精度の抵抗が必要になってしまう。このため、従来の整流回路装置においては、出力電圧の検出精度を加味して、変化した電流波形でも高調波が少なくなるように、チョッピングする期間をより長く設定する必要があった。したがって、このような特許文献1に代表されるような整流回路装置においては、チョッピングする期間をより長く設定する事で回路の損失が増加するという課題を有している。 For example, when an alternating current having an effective value of 200 V is rectified to obtain a direct current of about 280 V, the current waveform changes significantly even if the direct current voltage changes by 1 V. The accuracy of 1V with respect to the DC voltage of 280V corresponds to 0.3%, and when the voltage is divided by a resistor to generate a low voltage, a resistor with a very high accuracy is required. Therefore, in the conventional rectifier circuit device, it is necessary to set the chopping period longer so that the harmonics are reduced even in the changed current waveform in consideration of the detection accuracy of the output voltage. Therefore, in such a rectifier circuit device represented by Patent Document 1, there is a problem that the loss of the circuit increases by setting the chopping period longer.

加えて、特許文献1に代表されるような整流回路装置は、一般にデジタルコンピュータを用いて実現されるが、高精度な直流電圧の電圧制御を実現しようとすると、直流電圧を高分解能、すなわちビット数の多いアナログ−デジタル変換(以下、「AD変換」という。)器が必要になり、回路負担が大きくなってしまう。この場合においても、実際に制御回路が検出できる検出精度を加味して、変化した電流波形でも高調波が少なくなるように、チョッピングする期間をより長く設定して、回路の損失を少し増加させる必要があるという課題を有している。 In addition, a rectifier circuit device as represented by Patent Document 1 is generally realized by using a digital computer, but when trying to realize high-precision voltage control of a DC voltage, the DC voltage has a high resolution, that is, a bit. A large number of analog-to-digital converters (hereinafter referred to as "AD converters") are required, which increases the circuit load. Even in this case, it is necessary to set a longer chopping period and slightly increase the circuit loss so that the harmonics are reduced even in the changed current waveform, taking into account the detection accuracy that can be actually detected by the control circuit. Has the problem that there is.

さらに、特許文献1から特許文献3に示されるような整流回路装置では、出力電圧が低いほど回路の損失が少なくなるが、電源電圧の瞬時値よりも低い電圧に出力電圧を設定しようとした場合、半導体スイッチをチョッピング動作させる期間の交流電圧が出力電圧より低くても、半導体スイッチをチョッピング動作させる期間に昇圧動作により出力電圧が上昇してしまう現象が発生する。このため、回路の損失がより少なく、より低い出力電圧に設定することが難しいという課題を有している。 Further, in the rectifier circuit device as shown in Patent Documents 1 to 3, the lower the output voltage is, the smaller the circuit loss is, but when the output voltage is set to a voltage lower than the instantaneous value of the power supply voltage. Even if the AC voltage during the chopping operation of the semiconductor switch is lower than the output voltage, a phenomenon occurs in which the output voltage rises due to the boosting operation during the chopping operation of the semiconductor switch. Therefore, there is a problem that the loss of the circuit is smaller and it is difficult to set the output voltage to be lower.

また、特許文献1から特許文献3に示されるような整流回路装置では、チョッピングする期間が一律に設定されており、チョッピングする期間は、想定された最大の入力電力に対して設定されている。このため、このような従来の整流回路装置は、入力電力が小さく電源高調波電流の規制レベルに対して余裕のある状況においても、規定のチョッピング動作を実行しなければならず、その結果、回路の損失を最小に出来ないという課題を有している。 Further, in the rectifier circuit device as shown in Patent Documents 1 to 3, the chopping period is uniformly set, and the chopping period is set with respect to the assumed maximum input power. Therefore, such a conventional rectifier circuit device must execute a specified chopping operation even in a situation where the input power is small and there is a margin for the regulation level of the power supply harmonic current, and as a result, the circuit There is a problem that the loss of the power cannot be minimized.

それらの課題に対し特許文献4では、出力電圧の検出精度によらず、接続されている負荷の状況、或いは外部からの指令に応じて電源高調波電流を電源高調波規制値以下に低減することができ、かつ回路の損失を低減することができる整流回路装置の制御方法として、以下のものが提案されている。 In response to these problems, in Patent Document 4, the power supply harmonic current is reduced to the power supply harmonic regulation value or less according to the condition of the connected load or an external command regardless of the detection accuracy of the output voltage. The following are proposed as a control method of a rectifier circuit device capable of reducing circuit loss.

図17は特許文献4に開示された整流回路装置の構成を示す回路図であり、図18は図17の整流回路装置における制御部の構成を示すブロック図である。 FIG. 17 is a circuit diagram showing the configuration of the rectifier circuit device disclosed in Patent Document 4, and FIG. 18 is a block diagram showing the configuration of the control unit in the rectifier circuit device of FIG.

特許文献4に示す整流回路装置は、半導体スイッチ104a及び104bをチョッピング動作させることにより、単相交流電源1からの交流電圧を、リアクタ102を介して短絡又は開放して、前記単相交流電源1から直流電圧に整流して、負荷に電力を供給する整流回路装置において、交流電圧の波形と同一周波数の目標電流波形を生成する波形生成部(AC電圧位相検出器201、目標電流波形生成器202で構成)と、単相交流電源1から流れる交流電流を検出する交流電流検出器103と、直流電圧を検出する直流電圧検出器110と、検出された交流電流の波形が実質的に目標電流波形となるように半導体スイッチ104a及び104bのチョッピング動作を制御する第1の制御部(乗算器208、減算器209、Iac補償演算器210、PWM変換器211で構成)と、検出された直流電圧が実質的に所定の目標直流電圧となるように目標電流波形の振幅を制御する第2の制御部(減算器206、Vdc補償演算器207で構成)と、前記単相交流電源1の電源半周期に検出される交流電流の最大値と検出されたチョッピング休止位相幅を関連付けて記憶し、電源周期より長い所定の期間内において記憶した中から最も大きな交流電流と関連付けられているチョッピング休止位相幅を抽出し、抽出したチョッピング休止位相幅が実質的に所定の位相幅となる様に前記所定の目標直流電圧を制御する第3の制御部(チョッピング位相幅検出器212、目標位相幅設定器203、減算器204、位相幅補償演算器205で構成)とを備えている。 In the rectifying circuit device shown in Patent Document 4, the AC voltage from the single-phase AC power supply 1 is short-circuited or opened via the reactor 102 by chopping the semiconductor switches 104a and 104b, and the single-phase AC power supply 1 In a rectifying circuit device that rectifies from to a DC voltage and supplies power to the load, a waveform generator (AC voltage phase detector 201, target current waveform generator 202) that generates a target current waveform having the same frequency as the AC voltage waveform. The AC current detector 103 that detects the AC current flowing from the single-phase AC power supply 1, the DC voltage detector 110 that detects the DC voltage, and the detected AC current waveform are substantially the target current waveforms. The first control unit (consisting of the multiplier 208, the subtractor 209, the Iac compensation calculator 210, and the PWM converter 211) that controls the chopping operation of the semiconductor switches 104a and 104b, and the detected DC voltage are A second control unit (composed of a subtractor 206 and a Vdc compensation calculator 207) that controls the amplitude of the target current waveform so as to substantially reach a predetermined target DC voltage, and a power supply half cycle of the single-phase AC power supply 1. The maximum value of the detected alternating current and the detected chopping pause phase width are stored in association with each other, and the chopping pause phase width associated with the largest alternating current stored within a predetermined period longer than the power supply cycle is stored. A third control unit (chopping phase width detector 212, target phase width setter 203,) that controls the predetermined target DC voltage so that the extracted chopping pause phase width becomes substantially a predetermined phase width. It is composed of a subtractor 204 and a phase width compensation calculator 205).

特許文献4によれば、接続された負荷の状況、或いは外部からの指令に応じて所望の位相幅を変化させることが可能であり、大きな電源高調波を含む交流電圧の最大値におけるチョッピング休止位相幅に絞って所望の位相幅と比較し、目標電圧指令を修正することにより、常に回路損失が少なく、かつ電源高調波規制を守りながら整流動作を実現することができる整流回路装置を提供することができるとしている。 According to Patent Document 4, it is possible to change the desired phase width according to the condition of the connected load or an external command, and the chopping pause phase at the maximum value of the AC voltage including a large power supply harmonic. To provide a rectifier circuit device capable of realizing rectification operation while always reducing circuit loss and observing power supply harmonic regulation by narrowing down the width to a desired phase width and modifying the target voltage command. Can be done.

特開2005−253284号公報Japanese Unexamined Patent Publication No. 2005-253284 特開2007−129849号公報Japanese Unexamined Patent Publication No. 2007-129849 特開2000−224858号公報Japanese Unexamined Patent Publication No. 2000-224858 特許6145896号Patent No. 6145896

前記従来技術に係る整流回路装置では、入力電圧のピーク付近を中心にスイッチングの無いチョッピング休止位相幅が発生する。ここで、整流回路装置の負荷を、ロータリー圧縮機等の様に、機械角一回転中で負荷が変動する特性を持つものを対象とした場合、チョッピングの無いところでは、負荷の変動に応じた入力電流が流れる為、電源半周期毎に入力電流の波高値は大きく変動し、入力電流の電源高調波を押し上げる。 In the rectifier circuit device according to the prior art, a chopping pause phase width without switching occurs around the peak of the input voltage. Here, when the load of the rectifier circuit device is targeted for a device having a characteristic that the load fluctuates during one rotation of the machine angle, such as a rotary compressor, the load fluctuates in a place where there is no chopping. Since the input current flows, the peak value of the input current fluctuates greatly every half cycle of the power supply, pushing up the power supply harmonics of the input current.

入力電流が電源半周期毎に変動している状況で、最大チョッピング休止位相幅を決めるための計測時間を、電源周期より長い所定の周期で一律に決めた場合、機械角一回転の負荷の変動を捕らえるためには、最短で最低回転数に基づき設定された周期となる。 When the input current fluctuates every half cycle of the power supply and the measurement time for determining the maximum chopping pause phase width is uniformly determined in a predetermined cycle longer than the power supply cycle, the load fluctuates by one rotation of the machine angle. In order to capture, the cycle is set based on the minimum number of revolutions at the shortest.

従来技術ではチョッピング休止位相幅が所定のオフ幅となる様に電圧指令を変更するため、電圧指令の変更周期はチョッピング休止位相幅の更新周期に影響を受ける事となり、最低回転数に制限されてしまう事となる。このため、圧縮機の回転数の変化や環境の変化により引き起こされる電源高調波の変化に対する電圧指令の追従性が遅れる可能性がある。 In the prior art, since the voltage command is changed so that the chopping pause phase width becomes a predetermined off width, the change cycle of the voltage command is affected by the update cycle of the chopping pause phase width, and is limited to the minimum rotation speed. It will end up. Therefore, the followability of the voltage command to the change in the power supply harmonic caused by the change in the rotation speed of the compressor or the change in the environment may be delayed.

本発明の目的は、上記問題点を解決することであり、入力電流が変動している状況において、チョッピング休止位相幅の更新周期を一律とせず、回転数や負荷の変動に応じた出力を利用することにより、圧縮機の回転数の変化や負荷の変化により引き起こされる電源高調波の変化に対する電圧指令の追従性を改善すると同時に、所望のチョッピング休止位相幅とすべく、入力電圧のピーク値より整流回路装置の出力電圧を低く調整しながら目標直流制御をする事により、次数間の高調波を低減する事ができ、かつ回路損失を低減する事ができる整流回路装置を提供する事にある。 An object of the present invention is to solve the above problems, and in a situation where the input current fluctuates, the update cycle of the chopping pause phase width is not uniform, and the output corresponding to the fluctuation of the rotation speed and the load is used. By doing so, the followability of the voltage command to the change in the power supply harmonics caused by the change in the rotation speed of the compressor and the change in the load is improved, and at the same time, the desired chopping pause phase width is obtained from the peak value of the input voltage. It is an object of the present invention to provide a rectifier circuit device capable of reducing harmonics between orders and reducing circuit loss by controlling a target DC while adjusting the output voltage of the rectifier circuit device to be low.

本発明に係る整流回路装置は、半導体スイッチをチョッピング動作させることにより、単相交流電源からの交流電圧、或いは該交流電圧を整流した脈動電圧を、リアクタを介して短絡又は開放し、前記単相交流電源から直流電圧に整流した後、インバータ装置とモータ電流検出器とモータにより構成された負荷に電力を供給する整流回路装置であって、
前記整流回路装置は、
前記単相交流電圧の波形と同一周波数の目標電流波形を生成する波形生成部と、
前記単相交流電源から流れる交流電流、又は整流後の脈動電流を検出する交流電流検出部と、
前記直流電圧を検出する直流電圧検出部と、
前記検出された交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第1の制御部と、
検出された前記直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第2の制御部と、
前記単相交流電源の電源半周期毎に電源半周期における前記半導体スイッチのチョッピングが連続して停止している期間であるチョッピング休止位相幅を検出し、前記チョッピング休止位相幅を可変LPF器に入力し、前記可変LPF器の出力が実質的に所定の位相幅となる様に前記所定の目標直流電圧を制御する第3の制御部と、
により構成され、
前記可変LPF器は、カットオフ周波数を前記インバータ制御部の出力信号であるモータ回転数或いはモータ回転数指令値とする事により、カットオフ周波数を可変とした低域通過フィルタである事を特徴とするものである。
In the rectifier circuit device according to the present invention, the AC voltage from the single-phase AC power supply or the pulsating voltage obtained by rectifying the AC voltage is short-circuited or opened via the reactor by chopping the semiconductor switch, and the single-phase AC power supply is short-circuited or opened. A rectifier circuit device that supplies power to a load consisting of an inverter device, a motor current detector, and a motor after rectifying from an AC power supply to a DC voltage.
The rectifier circuit device
A waveform generator that generates a target current waveform with the same frequency as the single-phase AC voltage waveform, and
An AC current detector that detects the AC current flowing from the single-phase AC power supply or the pulsating current after rectification,
A DC voltage detector that detects the DC voltage,
A first control unit that controls the chopping operation of the semiconductor switch so that the detected AC current waveform substantially becomes the target current waveform.
A second control unit that controls the amplitude of the target current waveform so that the detected DC voltage becomes substantially a predetermined target DC voltage.
The chopping pause phase width, which is the period during which the chopping of the semiconductor switch is continuously stopped in the power supply half cycle, is detected every half cycle of the power supply of the single-phase AC power supply, and the chopping pause phase width is input to the variable LPF device. A third control unit that controls the predetermined target DC voltage so that the output of the variable LPF device has a substantially predetermined phase width.
Consists of
The variable LPF device is characterized in that it is a low-pass filter having a variable cutoff frequency by setting the cutoff frequency to a motor rotation speed or a motor rotation speed command value which is an output signal of the inverter control unit. To do.

これにより、負荷変動を伴う駆動状況において、第3の制御部で決定する電圧指令の更新周期に影響を与えるチョッピング休止位相幅を、可変LPF器301の出力により得る事としたため、計測時間が圧縮機の最低回転数に影響される事が無くなるため、圧縮機の回転数の変化や環境の変化により引き起こされる電源高調波の変化に対する電圧指令の追従性が改善する。 As a result, the chopping pause phase width that affects the update cycle of the voltage command determined by the third control unit in the driving situation accompanied by load fluctuation is obtained from the output of the variable LPF device 301, so that the measurement time is compressed. Since it is not affected by the minimum rotation speed of the compressor, the followability of the voltage command to the change of the power supply harmonic caused by the change of the rotation speed of the compressor or the change of the environment is improved.

本発明の整流回路装置は、負荷変動を伴う駆動状況において、圧縮機の回転数の変化や環境の変化により引き起こされる電源高調波の変化に対する電圧指令の追従性を改善すると同時に、所望のチョッピング休止位相幅とすべく、入力電圧のピーク値より整流回路装置の出力電圧を低く調整しながら目標直流制御をする事により、電源高調波レベルを抑制しつつ回路損失を低減する事ができる The rectifier circuit device of the present invention improves the followability of the voltage command to the change of the power supply harmonic caused by the change of the rotation speed of the compressor and the change of the environment in the driving situation accompanied by the load fluctuation, and at the same time, the desired chopping pause. The circuit loss can be reduced while suppressing the power supply harmonic level by controlling the target DC while adjusting the output voltage of the rectifier circuit device lower than the peak value of the input voltage in order to obtain the phase width.

本発明に係る実施の形態1の整流回路装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the rectifier circuit apparatus of Embodiment 1 which concerns on this invention. 図1の整流回路装置における整流回路制御部の構成を示すブロック図である。It is a block diagram which shows the structure of the rectifier circuit control part in the rectifier circuit apparatus of FIG. 図2の可変LPF器の周波数特性を示す特性図である。It is a characteristic diagram which shows the frequency characteristic of the variable LPF device of FIG. 本発明に係る実施の形態1の整流回路装置における整流回路制御部内の目標位相幅設定器において利用する、所望のチョッピング休止位相幅と交流電流検出値(Iac)の関係を示した特性図である。FIG. 5 is a characteristic diagram showing a relationship between a desired chopping pause phase width and an AC current detection value (Iac) used in a target phase width setter in a rectifier circuit control unit in the rectifier circuit device according to the first embodiment of the present invention. .. 図1のインバータ制御部の構成を示すブロック図である。It is a block diagram which shows the structure of the inverter control part of FIG. 図1の整流回路装置の第1の動作例に係る制御動作を説明するための図であって、(a)交流電圧(以下、AC電圧という。)と整流後の直流電圧(以下、DC電圧という。)との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後の交流電流(以下、AC電流という。)と、を示す信号波形図である。It is a figure for demonstrating the control operation which concerns on the 1st operation example of the rectifier circuit apparatus of FIG. 1, (a) AC voltage (hereinafter, AC voltage) and DC voltage after rectification (hereinafter, DC voltage). It is a signal waveform diagram showing the relationship with (), (b) the target current waveform to be controlled, and (c) the alternating current (hereinafter referred to as AC current) after the actual control. 図1の整流回路装置の第2の動作例に係る制御動作を説明するための図であって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流と、を示す信号波形図である。It is a figure for demonstrating the control operation which concerns on the 2nd operation example of the rectifier circuit apparatus of FIG. 1, and (a) the relationship between AC voltage and DC voltage after rectification, and (b) the target current to be controlled. It is a signal waveform diagram which shows the waveform and (c) the AC current after the actual control. 本発明に係る実施の形態2の整流回路装置の第3の動作例に係る制御動作を説明するための図であって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流と、を示す信号波形図である。It is a figure for demonstrating the control operation which concerns on the 3rd operation example of the rectifier circuit apparatus of Embodiment 2 which concerns on this invention, (a) the relationship between AC voltage and DC voltage after rectification, and (b). It is a signal waveform diagram which shows (c) the target current waveform to be controlled and (c) the AC current after the actual control. 本発明に係る実施の形態2の整流回路装置の第4の動作例に係る制御動作を説明するための図であって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流と、を示す信号波形図である。It is a figure for demonstrating the control operation which concerns on 4th operation example of the rectifier circuit apparatus of Embodiment 2 which concerns on this invention, (a) the relationship between AC voltage and DC voltage after rectification, and (b). ) A signal waveform diagram showing a target current waveform to be controlled and (c) an AC current after actual control. 本発明に係る実施の形態3の整流回路装置の第5の動作例に係る制御動作を説明するための図であって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流と、を示す信号波形図である。It is a figure for demonstrating the control operation which concerns on 5th operation example of the rectifier circuit apparatus of Embodiment 3 which concerns on this invention, (a) the relationship between AC voltage and DC voltage after rectification, and (b). It is a signal waveform diagram which shows (c) the target current waveform to be controlled and (c) the AC current after the actual control. 本発明に係る実施の形態3の整流回路装置の第6の動作例に係る制御動作を説明するための図であって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流と、を示す信号波形図である。It is a figure for demonstrating the control operation which concerns on the 6th operation example of the rectifier circuit apparatus of Embodiment 3 which concerns on this invention, (a) the relationship between AC voltage and DC voltage after rectification, and (b). ) A signal waveform diagram showing a target current waveform to be controlled and (c) an AC current after actual control. 本発明に係る実施の形態4の整流回路装置の第7の動作例に係る制御動作を説明するための図であって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流と、を示す信号波形図である。It is a figure for demonstrating the control operation which concerns on 7th operation example of the rectifier circuit apparatus of Embodiment 4 which concerns on this invention, (a) the relationship between AC voltage and DC voltage after rectification, and (b). ) A signal waveform diagram showing a target current waveform to be controlled and (c) an AC current after actual control. 本発明に係る実施の形態4の整流回路装置の第8の動作例に係る制御動作を説明するための図であって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流と、を示す信号波形図である。It is a figure for demonstrating the control operation which concerns on 8th operation example of the rectifier circuit apparatus of Embodiment 4 which concerns on this invention, (a) the relationship between AC voltage and DC voltage after rectification, and (b). ) A signal waveform diagram showing a target current waveform to be controlled and (c) an AC current after actual control. 本発明に係る実施の形態5の整流回路装置の第9の動作例に係る制御動作を説明するための図であって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流と、を示す信号波形図である。It is a figure for demonstrating the control operation which concerns on the 9th operation example of the rectifier circuit apparatus of Embodiment 5 which concerns on this invention, (a) the relationship between AC voltage and DC voltage after rectification, and (b). ) A signal waveform diagram showing a target current waveform to be controlled and (c) an AC current after actual control. 本発明に係る実施の形態5の整流回路装置の第10の動作例に係る制御動作を説明するための図であって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流と、を示す信号波形図である。It is a figure for demonstrating the control operation which concerns on the tenth operation example of the rectifier circuit apparatus of Embodiment 5 which concerns on this invention, (a) the relationship between AC voltage and DC voltage after rectification, and (b). It is a signal waveform diagram which shows (c) the target current waveform to be controlled and (c) the AC current after the actual control. 本発明に係る実施の形態5の整流回路装置の変形例であり第11の動作例に係る制御動作を説明するための図であって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流と、を示す信号波形図である。It is a modification of the rectifier circuit device of the fifth embodiment according to the present invention and is a diagram for explaining the control operation according to the eleventh operation example, wherein (a) the relationship between the AC voltage and the DC voltage after rectification. It is a signal waveform diagram which shows (b) the target current waveform to be controlled, and (c) the AC current after the actual control. 本発明に係る実施の形態5の整流回路装置の変形例であり第12の動作例に係る制御動作を説明するための図であって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流と、を示す信号波形図である。It is a modification of the rectifier circuit device of the fifth embodiment according to the present invention and is a diagram for explaining the control operation according to the twelfth operation example, wherein (a) the relationship between the AC voltage and the DC voltage after rectification. It is a signal waveform diagram which shows (b) the target current waveform to be controlled, and (c) the AC current after the actual control. 本発明に係る実施の形態5の整流回路装置の変形例であり第13の動作例に係る制御動作を説明するための図であって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流と、を示す信号波形図である。It is a modification of the rectifier circuit device of the fifth embodiment according to the present invention and is a diagram for explaining the control operation according to the thirteenth operation example, wherein (a) the relationship between the AC voltage and the DC voltage after rectification. It is a signal waveform diagram which shows (b) the target current waveform to be controlled, and (c) the AC current after the actual control. 本発明に係る実施の形態5の整流回路装置の変形例であり第14の動作例に係る制御動作を説明するための図であって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流と、を示す信号波形図である。It is a modification of the rectifier circuit device of the fifth embodiment according to the present invention and is a diagram for explaining the control operation according to the fourteenth operation example, wherein (a) the relationship between the AC voltage and the DC voltage after rectification. It is a signal waveform diagram which shows (b) the target current waveform to be controlled, and (c) the AC current after the actual control. 本発明に係る実施の形態6の整流回路装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the rectifier circuit apparatus of Embodiment 6 which concerns on this invention. 本発明に係る実施の形態7の整流回路装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the rectifier circuit apparatus of Embodiment 7 which concerns on this invention. 本発明に係る実施の形態8の整流回路装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the rectifier circuit apparatus of Embodiment 8 which concerns on this invention. 従来の整流回路装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional rectifier circuit apparatus. 図15の従来の整流回路装置における制御部の詳細構成を示すブロック図である。It is a block diagram which shows the detailed structure of the control part in the conventional rectifier circuit apparatus of FIG. 従来の整流回路装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional rectifier circuit apparatus. 図17の従来の整流回路装置における制御回路の詳細構成を示すブロック図である。It is a block diagram which shows the detailed structure of the control circuit in the conventional rectifier circuit apparatus of FIG.

以下、本発明に係る整流回路装置の制御方法の各態様について説明する。以下の各態様の説明において、括弧内の符号等は後述する各実施の形態における関連する要素の符号等を表すものであるが、本発明を各実施の形態の構成に限定するものではない。 Hereinafter, each aspect of the control method of the rectifier circuit device according to the present invention will be described. In the following description of each embodiment, the reference numerals and the like in parentheses represent the reference numerals and the like of related elements in each embodiment described later, but the present invention is not limited to the configuration of each embodiment.

本発明の第1の態様は、
半導体スイッチをチョッピング動作させることにより、単相交流電源からの交流電圧、或いは該交流電圧を整流した脈動電圧を、リアクタを介して短絡又は開放し、単相交流電源から直流電圧に整流した後、インバータ装置とモータ電流検出器とモータにより構成された負荷に電力を供給する整流回路装置であって、
整流回路装置は、単相交流電圧の波形と同一周波数の目標電流波形を生成する波形生成部220(AC電圧位相検出器201、目標電流波形生成器202で構成)と、単相交流電源から流れる交流電流、又は整流後の脈動電流を検出する交流電流検出部111及び交流電流検出器103と、直流電圧を検出する直流電圧検出部112及び直流電圧検出器110と、検出された交流電流の波形が実質的に前記目標電流波形となるように半導体スイッチのチョッピング動作を制御する第1の制御部221(減算器209、Iac補償演算器210、PWM変換器211で構成)と、検出された直流電圧が実質的に所定の目標直流電圧となるように目標電流波形の振幅を制御する第2の制御部222(減算器206、Vdc補償演算器207、乗算器208で構成)と、
単相交流電源の電源半周期毎の電源半周期における半導体スイッチ(104a、104b)のチョッピングが連続して停止している期間であるチョッピング休止位相幅と、前記チョッピング休止位相幅を、インバータ制御部の出力信号であるモータ回転数をカットオフ周波数とする可変LPF器に入力し、前記可変LPF器の出力が実質的に所定の位相幅となる様に所定の目標直流電圧を制御する第3の制御部223(可変LPF器301、チョッピング位相幅検出器212、目標位相幅設定器203、減算器204、位相幅補償演算器205で構成)と、により構成される事を特徴として有している。
The first aspect of the present invention is
By chopping the semiconductor switch, the AC voltage from the single-phase AC power supply or the pulsating voltage obtained by rectifying the AC voltage is short-circuited or opened via the reactor, rectified from the single-phase AC power supply to the DC voltage, and then. A rectifier circuit device that supplies power to a load consisting of an inverter device, a motor current detector, and a motor.
The rectifying circuit device flows from a waveform generator 220 (composed of an AC voltage phase detector 201 and a target current waveform generator 202) that generates a target current waveform having the same frequency as the single-phase AC voltage waveform, and a single-phase AC power supply. AC current detector 111 and AC current detector 103 that detect AC current or pulsating current after rectification, DC voltage detector 112 and DC voltage detector 110 that detect DC voltage, and waveforms of the detected AC current. The first control unit 221 (consisting of a subtractor 209, an Iac compensation calculator 210, and a PWM converter 211) that controls the chopping operation of the semiconductor switch so that the target current waveform is substantially obtained, and the detected DC A second control unit 222 (consisting of a subtractor 206, a Vdc compensation calculator 207, and a multiplier 208) that controls the amplitude of the target current waveform so that the voltage becomes substantially a predetermined target DC voltage.
The chopping pause phase width, which is the period during which the chopping of the semiconductor switches (104a, 104b) is continuously stopped in the power supply half cycle of the single-phase AC power supply, and the chopping pause phase width are determined by the inverter control unit. A third unit that inputs a motor rotation speed, which is an output signal of the above, to a variable LPF device having a cutoff frequency, and controls a predetermined target DC voltage so that the output of the variable LPF device has a substantially predetermined phase width. It is characterized by being composed of a control unit 223 (composed of a variable LPF device 301, a chopping phase width detector 212, a target phase width setter 203, a subtractor 204, and a phase width compensation calculator 205). ..

これにより、負荷変動を伴う駆動状況において、計測時間が圧縮機の最低回転数に制限される事が無くなるため。回転数に応じた結果を電圧指令に反映する事ができる事から、圧縮機の回転数の変化や環境の変化により引き起こされる電源高調波の変化に対する電圧指令の追従性を改善すると同時に、所望のチョッピング休止位相幅とすべく、入力電圧のピーク値より整流回路装置の出力電圧を低く調整しながら電源高調波レベルを抑制しつつ目標直流制御をする事により、回路損失を低減する事ができる。 As a result, the measurement time is not limited to the minimum rotation speed of the compressor in a driving condition accompanied by load fluctuation. Since the result according to the rotation speed can be reflected in the voltage command, the followability of the voltage command to the change in the power supply harmonic caused by the change in the rotation speed of the compressor and the change in the environment is improved, and at the same time, it is desired. The circuit loss can be reduced by controlling the target DC while suppressing the power supply harmonic level while adjusting the output voltage of the rectifier circuit device to be lower than the peak value of the input voltage in order to obtain the chopping pause phase width.

本発明の第2の態様は、前記第1の態様における前記所定の位相幅が、電源半周期に対して0度から180度の範囲で、負荷の状況、若しくは外部からの指令に応じて変更して設定されるように構成される事により、所望のチョッピング休止位相幅に応じて整流回路で発生する損失が調整できる事となり、状況に応じた電源高調波と整流回路で発生する損失低減の最適な設定が可能となる。 In the second aspect of the present invention, the predetermined phase width in the first aspect is changed in the range of 0 to 180 degrees with respect to the power supply half cycle according to the load condition or an external command. The loss generated in the rectifier circuit can be adjusted according to the desired chopping pause phase width, and the power supply harmonics and the loss generated in the rectifier circuit can be reduced according to the situation. Optimal settings are possible.

本発明の第3の態様は、前記第1の態様から第2の態様の何れかの態様における前記負荷の状況が、前記交流電流の値、前記交流電流に基づいて計算される入力電力、または前記整流回路装置の出力電力、或いは前記モータに対する回転数又は回転数指令値とする事により、負荷の状況を実際の駆動状況から認識する事ができる事となり、負荷に合わせた所望のチョッピング休止位相幅を設定する事で整流回路において発生する損失が調整できる事となり、状況に応じた電源高調波と整流回路で発生する損失低減の最適な設定が可能となる。 A third aspect of the present invention is that the load status in any of the first to second aspects is the value of the alternating current, the input power calculated based on the alternating current, or the input power. By setting the output power of the rectifier circuit device or the rotation speed or rotation speed command value for the motor, the load status can be recognized from the actual drive status, and the desired chopping pause phase according to the load can be recognized. By setting the width, the loss generated in the rectifier circuit can be adjusted, and the power supply harmonics and the loss reduction generated in the rectifier circuit can be optimally set according to the situation.

本発明の第4の態様は、前記第1の態様から前記の第3の態様の何れかの態様における
前記第3の制御部は、前記単相交流電源の電源半周期において、複数の前記チョッピング休止位相幅が存在するときに、当該期間内のいずれかの位相幅、若しくは合計の位相幅を当該の電源半周期におけるチョッピング休止位相幅とするよう構成されている事により負荷が軽いとき等でスイッチングが安定しない時でも安定したチョッピング休止位相幅が得られる事となり、チョッピング休止幅による電圧制御を安定に実施する事ができる。
In a fourth aspect of the present invention, the third control unit in any of the first to third aspects of the present invention has a plurality of choppings in the power supply half cycle of the single-phase AC power supply. When there is a pause phase width, when the load is light because any phase width within the period or the total phase width is configured to be the chopping pause phase width in the power supply half cycle, etc. A stable chopping pause phase width can be obtained even when switching is not stable, and voltage control based on the chopping pause width can be stably performed.

本発明の第5の態様は、前記第1の態様から前記第4の態様のいずれかの態様における前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記単相交流電源の電源半周期において、(a)当該期間の開始点から、所定の中間点までは、時間経過とともに、増加し、若しくは増加し、かつ、一部期間で一定であるように実質的に単調増加し、(b)前記中間点から終了点までは、時間経過とともに、減少し、若しくは減少し、かつ、一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定している事により、入力電源電圧よりも整流回路の出力電圧が低い設定が可能となる事となり、整流回路装置で発生する損失と電源高調波を双方考慮しながら軽減する事が可能となる。 In a fifth aspect of the present invention, the target current waveform in any one of the first to fourth aspects has an instantaneous absolute value of the target current waveform as the power source of the single-phase AC power supply. In a half cycle, (a) from the start point of the period to a predetermined midpoint, it increases or increases with the passage of time, and increases substantially monotonously so as to be constant in a part of the period. (B) From the midpoint to the end point, there is a period in which it decreases or decreases with the passage of time, and after a substantially monotonous decrease so as to be constant in a part of the period, it becomes zero. By setting, the output voltage of the rectifier circuit can be set lower than the input power supply voltage, and it is possible to reduce the loss generated in the rectifier circuit device and the power supply waveform while considering both. ..

本発明の第6の態様は、前記第1の態様から前記第5の態様の何れかの態様における前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記単相交流電源の電源半周期において、(a)当該期間の開始点から、所定の第1の中間点までは、ゼロとなる期間を有し、(b)前記第1の中間点から所定の第2の中間点までは、増加し、若しくは増加し、かつ、一部期間で一定であるように実質的に単調増加し、(c)前記第2の中間点から終了点までは、時間経過とともに、減少し、若しくは減少し、かつ、一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有する様に設定していることにより、入力電源電圧よりも整流回路の出力電圧が低い設定が可能となる事となり、整流回路装置で発生する損失に関し電源高調波を考慮しながら軽減する事が可能となる。 In the sixth aspect of the present invention, the target current waveform in any of the first to fifth aspects has the instantaneous absolute value of the target current waveform as the power source of the single-phase AC power supply. In the half cycle, (a) from the start point of the period to the predetermined first midpoint has a period of zero, and (b) from the first midpoint to the predetermined second midpoint. Increases or increases, and increases substantially monotonously so as to be constant for a part of the period, and (c) decreases or decreases with the passage of time from the second midpoint to the end point. The output voltage of the rectifier circuit is set to be lower than the input power supply voltage by setting it to have a period of zero after it decreases and decreases substantially monotonously so that it is constant for a part of the period. This makes it possible to reduce the loss generated in the rectifier circuit device while considering the power supply harmonics.

以下、本発明の整流回路装置に係る実施の形態について、添付の図面を参照しながら説明する。なお、本発明の整流回路装置は、以下の実施の形態に記載した整流回路装置の構成に限定されるものではなく、以下の実施の形態において説明する技術的思想と同等の技術的思想に基づいて構成されるものを含む。また、以下の各実施の形態において、同様の機能を有する構成要素については同一の符号を付して説明する。 Hereinafter, embodiments of the rectifier circuit device of the present invention will be described with reference to the accompanying drawings. The rectifier circuit device of the present invention is not limited to the configuration of the rectifier circuit device described in the following embodiment, and is based on the same technical idea as the technical idea described in the following embodiment. Including those composed of. Further, in each of the following embodiments, components having the same function will be described with the same reference numerals.

(実施の形態1)
図1は本発明に係る実施の形態1の整流回路装置の構成を示す回路図である。図1において、単相交流電源1の両出力端子を、単相交流電源1の極性に応じてリアクタ102を介して半導体スイッチ104aとダイオード105c或いは半導体スイッチ104bとダイオード105dにより短絡することにより、それぞれ1つのループが構成される。交流電流検出器103は、そのループの電流を検出し、検出された電流値Iacを示す信号を整流回路制御部100に出力する。
(Embodiment 1)
FIG. 1 is a circuit diagram showing a configuration of a rectifier circuit device according to a first embodiment of the present invention. In FIG. 1, both output terminals of the single-phase AC power supply 1 are short-circuited by a semiconductor switch 104a and a diode 105c or a semiconductor switch 104b and a diode 105d via a reactor 102 according to the polarity of the single-phase AC power supply 1, respectively. One loop is constructed. The AC current detector 103 detects the current in the loop and outputs a signal indicating the detected current value Iac to the rectifier circuit control unit 100.

例えば、半導体スイッチ104aと104bが接続される点の電圧よりも、ダイオード105cとダイオード105dが接続される点の電圧が高い場合は、半導体スイッチ104aをオン状態にすると、リアクタ102の電流は、単相交流電源1、交流電流検出器103、ダイオード105c、半導体スイッチ104a、リアクタ102と流れ増加する。 For example, when the voltage at the point where the diode 105c and the diode 105d are connected is higher than the voltage at the point where the semiconductor switches 104a and 104b are connected, when the semiconductor switch 104a is turned on, the current of the reactor 102 becomes simple. The flow increases with the phase AC power supply 1, the AC current detector 103, the diode 105c, the semiconductor switch 104a, and the reactor 102.

この時、半導体スイッチ104aをオフ状態にすると、リアクタ102に流れていた電流はダイオード105cから平滑コンデンサ106および負荷4に流れ、負荷4に電力を供給する。 At this time, when the semiconductor switch 104a is turned off, the current flowing through the reactor 102 flows from the diode 105c to the smoothing capacitor 106 and the load 4, and supplies electric power to the load 4.

一方、半導体スイッチ104aと104bが接続される点の電圧よりも、ダイオード105cとダイオード105dが接続される点の電圧が低い場合は、半導体スイッチ104bをオン状態にすると、リアクタ102の電流は、単相交流電源1、リアクタ102、半導体スイッチ104b、ダイオード105d、交流電流検出器103と流れ増加する。 On the other hand, when the voltage at the point where the diode 105c and the diode 105d are connected is lower than the voltage at the point where the semiconductor switches 104a and 104b are connected, when the semiconductor switch 104b is turned on, the current of the reactor 102 becomes simple. The flow increases with the phase AC power supply 1, the reactor 102, the semiconductor switch 104b, the diode 105d, and the AC current detector 103.

この時、半導体スイッチ104bをオフ状態にすると、リアクタ102に流れていた電流はダイオード105aから平滑コンデンサ106および負荷4に流れ、負荷4に電力を供給する。 At this time, when the semiconductor switch 104b is turned off, the current flowing through the reactor 102 flows from the diode 105a to the smoothing capacitor 106 and the load 4, and supplies electric power to the load 4.

負荷4に印加される平滑コンデンサ106の両端の直流電圧Vdcは、直流電圧検出器110により検出され、直流電圧検出器110は検出された直流電圧Vdcを示す信号を整流回路制御部100に出力する。 The DC voltage Vdc across the smoothing capacitor 106 applied to the load 4 is detected by the DC voltage detector 110, and the DC voltage detector 110 outputs a signal indicating the detected DC voltage Vdc to the rectifying circuit control unit 100. ..

また、単相交流電源1から入力された交流電圧の位相検出部である電圧レベル比較器109は、単相交流電源1のAC電圧レベルを所定のしきい値電圧と比較することにより、当該しきい値電圧以上であるか否かを示す2値信号Scomを発生して整流回路制御部100に出力する。整流回路制御部100は、2値信号Scomの周期および位相に基づいて、単相交流電源1から出力されるAC電圧の位相を検知する。整流回路制御部100は、検知されたAC電圧の位相に基づいて、AC電圧と実質的に同一の周波数であって、AC電圧と相似形状を有する目標電流波形を生成し、交流電流検出器103により検出された電流値Iacが前記生成した目標電流波形の相似形状に漸近するように、単相交流電源1の極性に応じ半導体スイッチ104a又は半導体スイッチ104bをチョッピング動作させるように制御する。 Further, the voltage level comparator 109, which is a phase detector of the AC voltage input from the single-phase AC power supply 1, applies the AC voltage level of the single-phase AC power supply 1 by comparing it with a predetermined threshold voltage. A binary signal Scom indicating whether or not the voltage is equal to or higher than the threshold voltage is generated and output to the rectifier circuit control unit 100. The rectifier circuit control unit 100 detects the phase of the AC voltage output from the single-phase AC power supply 1 based on the period and phase of the binary signal Scom. The rectifying circuit control unit 100 generates a target current waveform having a frequency substantially the same as the AC voltage and a shape similar to the AC voltage based on the phase of the detected AC voltage, and the AC current detector 103. The semiconductor switch 104a or the semiconductor switch 104b is controlled to be chopped according to the polarity of the single-phase AC power supply 1 so that the current value Iac detected by the above-mentioned is gradually close to the similar shape of the generated target current waveform.

さらに、整流回路制御部100は、直流電圧検出器110により検出された直流電圧Vdcが、整流回路制御部100内で設定された所望の直流電圧となる様に、その偏差に応じて、生成する目標電流波形の相似比率を調整する。 Further, the rectifier circuit control unit 100 generates the DC voltage Vdc detected by the DC voltage detector 110 according to the deviation so as to be a desired DC voltage set in the rectifier circuit control unit 100. Adjust the similarity ratio of the target current waveform.

ここで、整流回路制御部100は、実際の直流電圧Vdcが所望の直流電圧より低ければ、目標電流波形の相似比率を増大させて、大きな電流になるように制御し、実際の直流電圧Vdcが所望の直流電圧よりも高ければ、小さな電流になるように制御する。また、整流回路制御部100は、単相交流電源1の極性に応じた半導体スイッチ104a又は半導体スイッチ104bのチョッピング状態からパルス幅変調駆動(以下、「PWM」という。)していないチョッピング休止位相幅を検出し、チョッピング位相幅と所望の値との偏差を検出し、当該偏差に応じて前記所望の直流電圧値を調整する。 Here, if the actual DC voltage Vdc is lower than the desired DC voltage, the rectifying circuit control unit 100 increases the similarity ratio of the target current waveform and controls it so that the current becomes large, and the actual DC voltage Vdc becomes If it is higher than the desired DC voltage, the current is controlled to be small. Further, the rectifier circuit control unit 100 is not driven by pulse width modulation (hereinafter referred to as “PWM”) from the chopping state of the semiconductor switch 104a or the semiconductor switch 104b according to the polarity of the single-phase AC power supply 1. Is detected, the deviation between the chopping phase width and the desired value is detected, and the desired DC voltage value is adjusted according to the deviation.

負荷4は、インバータ装置5とモータ電流検出器113とモータ7で構成されている。インバータ制御部300は、モータ電流検出器113とインバータ装置5により、モータ7を制御する。 The load 4 includes an inverter device 5, a motor current detector 113, and a motor 7. The inverter control unit 300 controls the motor 7 by the motor current detector 113 and the inverter device 5.

図2は図1の整流回路制御部100の詳細構成を示すブロック図である。図2の整流回路制御部100において、当該制御システムとしての最終制御目標は、可変LPF器301が出力した情報を目標位相幅設定器203からの所望の位相幅θωOFF*に制御する事である。 FIG. 2 is a block diagram showing a detailed configuration of the rectifier circuit control unit 100 of FIG. In the rectifying circuit control unit 100 of FIG. 2, the final control target of the control system is to control the information output by the variable LPF device 301 to a desired phase width θωOFF * from the target phase width setter 203.

まず、AC電圧位相検出器201は、単相交流電源1の電圧レベルを所定のしきい値電圧Vthと比較することにより2値化した2値信号Scomに基づいて、AC位相を検出し、検出したAC位相を示す信号を目標電流波形生成器202およびチョッピング位相幅検出器212に出力する。 First, the AC voltage phase detector 201 detects and detects the AC phase based on a binary signal Scom that is binarized by comparing the voltage level of the single-phase AC power supply 1 with a predetermined threshold voltage Vth. The signal indicating the AC phase is output to the target current waveform generator 202 and the chopping phase width detector 212.

次いで、目標電流波形生成器202は、前記AC位相を示す信号Scomに基づいて、所定の目標電流波形を発生して、乗算器208に出力する。 Next, the target current waveform generator 202 generates a predetermined target current waveform based on the signal Scom indicating the AC phase, and outputs the predetermined target current waveform to the multiplier 208.

なお、本発明に係る実施の形態1においては、整流回路制御部100におけるAC電圧位相検出器201と目標電流波形生成器202により、交流電圧の波形と同一周波数の目標電流波形を生成する波形生成部220が構成されている。 In the first embodiment of the present invention, the AC voltage phase detector 201 and the target current waveform generator 202 in the rectifying circuit control unit 100 generate a waveform that generates a target current waveform having the same frequency as the AC voltage waveform. The unit 220 is configured.

チョッピング位相幅検出器212は、Iac補償演算器210からPWM変調器211に出力される半導体スイッチ104a又は半導体スイッチ104bに対するチョッピング駆動信号Schの原信号に基づいて、AC電圧位相検出器201からの信号が示すAC電圧の位相を基準として、交流電圧の半周期毎にチョッピング休止位相幅を検出し、可変LPF器301に出力する。可変LPF器301は、チョッピング位相幅検出器212から出力されたチョッピング位相幅θωOFFを入力とし、インバータ制御部300からの回転数情報Nsをカットオフ周波数とした低域通過フィルタ処理を実施する。可変LPF器301の出力は減算器204に入力される。 The chopping phase width detector 212 is a signal from the AC voltage phase detector 201 based on the original signal of the chopping drive signal Sch for the semiconductor switch 104a or the semiconductor switch 104b output from the Iac compensation calculator 210 to the PWM modulator 211. With reference to the phase of the AC voltage indicated by, the chopping pause phase width is detected every half cycle of the AC voltage and output to the variable LPF device 301. The variable LPF device 301 performs low-pass filter processing using the chopping phase width θωOFF output from the chopping phase width detector 212 as an input and the rotation speed information Ns from the inverter control unit 300 as the cutoff frequency. The output of the variable LPF device 301 is input to the subtractor 204.

目標位相幅設定器203は、交流電流検出器103及び交流電流検出部111により検出された実際の電流値Iacから予め設定された関係に従い所望のチョッピング休止位相幅θωOFF*を示す信号を減算器204に出力する。 The target phase width setter 203 subtracts a signal indicating a desired chopping pause phase width θωOFF * according to a preset relationship from the actual current value Iac detected by the AC current detector 103 and the AC current detector 111. Output to.

図3は、可変LPF器301の特性を示す特性図である。図3は、一例としてカットオフ周波数を30Hz(モータ7の回転数)としたものである。このカットオフ周波数は、インバータ制御部300が出力するモータ7への回転数指令Nsに応じて特性が変化する。 FIG. 3 is a characteristic diagram showing the characteristics of the variable LPF device 301. FIG. 3 shows, as an example, a cutoff frequency of 30 Hz (rotational speed of the motor 7). The characteristic of this cutoff frequency changes according to the rotation speed command Ns to the motor 7 output by the inverter control unit 300.

図4は、目標位相幅設定器203から出力される所望のチョッピング休止位相幅θωOFF*と、目標位相幅設定器203に入力される実際の電流値Iacとの関係の一例を示したものである。 FIG. 4 shows an example of the relationship between the desired chopping pause phase width θωOFF * output from the target phase width setter 203 and the actual current value Iac input to the target phase width setter 203. ..

図4に示すように、実際の電流値Iacの増加に従い所望のチョッピング休止位相幅θωOFF*が減少する特性としている。このような特性とする事により、低入力では高調波電流自体の大きさが小さいため所望のチョッピング休止位相幅θωOFF*を大きくし、損失低減を重視する一方で、高入力では高調波電流の低減を重視し所望のチョッピング休止位相幅θωOFF*を小さくした特性を持たせることができる。その結果、損失低減と高調波電流の抑制を狙った特性を持たせることができる。 As shown in FIG. 4, the desired chopping pause phase width θωOFF * decreases as the actual current value Iac increases. With such characteristics, since the magnitude of the harmonic current itself is small at low input, the desired chopping pause phase width θωOFF * is increased and loss reduction is emphasized, while at high input the harmonic current is reduced. It is possible to give a characteristic that the desired chopping pause phase width θωOFF * is reduced with an emphasis on. As a result, it is possible to have characteristics aimed at reducing loss and suppressing harmonic current.

なお、図4に示す特性では、前後を平坦にし、その間を滑らかな直線で繋いだものとしているが、所望のチョッピング休止位相幅θωOFF*と電流値Iacとの関係を示す特性としては、図4に示した特性に限定されるものではない。 In the characteristic shown in FIG. 4, the front and rear sides are flattened and connected by a smooth straight line. However, as a characteristic showing the relationship between the desired chopping pause phase width θωOFF * and the current value Iac, FIG. It is not limited to the characteristics shown in.

また、図4の特性図において、横軸を実際の電流値Iacとして説明しているが、電流値Iacに基づいて計算される入力電力(図示しない)、若しくは負荷4に流れる電流(図示しない)と直流電圧から得られる整流回路装置の出力電力を用いても同様の結果が得られる。 Further, in the characteristic diagram of FIG. 4, the horizontal axis is described as the actual current value Iac, but the input power calculated based on the current value Iac (not shown) or the current flowing through the load 4 (not shown). The same result can be obtained by using the output power of the rectifier circuit device obtained from the DC voltage.

減算器204は、いわゆる位相比較器であり、可変LPF器301の出力信号AveθωOFFから、所望のチョッピング休止位相幅θωOFF*を減算する事により、その位相幅の偏差を演算して当該偏差を示す信号を位相幅補償演算器205に出力する。 The subtractor 204 is a so-called phase comparator, and is a signal indicating the deviation by calculating the deviation of the phase width by subtracting the desired chopping pause phase width θωOFF * from the output signal AveθωOFF of the variable LPF device 301. Is output to the phase width compensation calculator 205.

位相幅補償演算器205は、PWM駆動状態の位相幅を安定に保つための所定の補償演算を行うことにより、当該整流回路装置により出力すべき直流電圧の指令電圧Vdc*を発生して、当該指令電圧Vdc*を示す信号を減算器206に出力する。 The phase width compensation calculator 205 generates a command voltage Vdc * of the DC voltage to be output by the rectifier circuit device by performing a predetermined compensation calculation for keeping the phase width in the PWM drive state stable. A signal indicating the command voltage Vdc * is output to the subtractor 206.

一方、直流電圧検出器110及び直流電圧検出部112により検出された実際の出力直流電圧Vdcを示す信号は減算器206に入力される。 On the other hand, a signal indicating the actual output DC voltage Vdc detected by the DC voltage detector 110 and the DC voltage detection unit 112 is input to the subtractor 206.

減算器206は、直流電圧の指令電圧Vdc*から実際の出力直流電圧Vdcを減算する事により電圧偏差を演算し、電圧偏差を示す信号を発生してVdc補償演算器207に出力する。 The subtractor 206 calculates the voltage deviation by subtracting the actual output DC voltage Vdc from the command voltage Vdc * of the DC voltage, generates a signal indicating the voltage deviation, and outputs the signal to the Vdc compensation calculator 207.

Vdc補償演算器207は、実際の直流電圧Vdcが指令電圧Vdc*と実質的に一致し、かつ、安定になるための補償演算を実行することにより、補償演算後の電圧偏差を示す信号を乗算器208に出力する。 The Vdc compensation calculator 207 multiplies the signal indicating the voltage deviation after the compensation calculation by executing the compensation calculation for the actual DC voltage Vdc to substantially match the command voltage Vdc * and to be stable. Output to device 208.

乗算器208は、目標電流波形生成器202からの目標電流波形に対して補償演算後の電圧偏差を乗算し、乗算結果である瞬時の電流指令値Iac*を生成して、減算器209に出力する。 The multiplier 208 multiplies the target current waveform from the target current waveform generator 202 by the voltage deviation after the compensation calculation, generates an instantaneous current command value Iac * which is the multiplication result, and outputs it to the subtractor 209. To do.

乗算器208の動作では、実際の直流電圧Vdcが指令電圧Vdc*よりも低いとき、目標電流波形の振幅を増大させる一方、実際の直流電圧Vdcが指令電圧Vdc*よりも高いとき、目標電流波形の振幅を減少させる。 In the operation of the multiplier 208, when the actual DC voltage Vdc is lower than the command voltage Vdc *, the amplitude of the target current waveform is increased, while when the actual DC voltage Vdc is higher than the command voltage Vdc *, the target current waveform. Decrease the amplitude of.

減算器209は、瞬時の電流指令値Iac*から、交流電流検出器103及び交流電流検出部111により検出された実際の電流値Iacを減算することにより、減算結果である電流偏差を示す信号をIac補償演算器210に出力する。Iac補償演算器210は、単相交流電源1から入力される電流が電流指令値Iac*に安定、かつ、速やかに実質的に一致するように所定の補償演算を行って、補償演算後の電流偏差を示す信号をPWM変調器211およびチョッピング位相幅検出器212に出力する。PWM変調器211は、入力される信号が示す補償演算後の電流偏差に対してPWM変調する事により、半導体スイッチ104a又は半導体スイッチ104bをオンオフするためのチョッピング駆動信号Schを生成して、半導体スイッチ104a又は半導体スイッチ104bに出力する。以上により、チョッピング位相幅の制御ループが構成される。 The subtractor 209 subtracts the actual current value Iac detected by the AC current detector 103 and the AC current detector 111 from the instantaneous current command value Iac * to obtain a signal indicating the current deviation which is the subtraction result. Output to the Iac compensation calculator 210. The Iac compensation calculator 210 performs a predetermined compensation calculation so that the current input from the single-phase AC power supply 1 stably and quickly substantially matches the current command value Iac *, and the current after the compensation calculation is performed. A signal indicating the deviation is output to the PWM modulator 211 and the chopping phase width detector 212. The PWM modulator 211 generates a chopping drive signal Sch for turning on / off the semiconductor switch 104a or the semiconductor switch 104b by PWM-modulating the current deviation after the compensation calculation indicated by the input signal, and generates the semiconductor switch. Output to 104a or semiconductor switch 104b. As described above, the control loop of the chopping phase width is configured.

以上のように構成された、半導体スイッチ104a又は半導体スイッチ104bをチョッピング駆動制御する整流回路制御部100においては、図2の減算器204よりも右側のループ(204から205,206,207,208,209,210と,212、301を介して204に戻るループをいう。)において、可変LPF器301の出力が目標位相幅設定器203からの所望の位相幅θωOFF*に実質的に一致するように直流電圧Vdcが制御される。また、図2の減算器206よりも右側のループ(206から207,208,209,210,211,104a,104bと、110及び112を介して206に戻るループをいう。)において、直流電圧検出器110及び直流電圧検出部112により検出された直流電圧Vdcが位相幅補償演算器205により示される所望の直流電圧Vdc*と実質的に一致するように目標電流の振幅が制御されてチョッピング駆動制御される。 In the rectifier circuit control unit 100 that chops and controls the semiconductor switch 104a or the semiconductor switch 104b configured as described above, the loop (204 to 205, 206, 207, 208, on the right side of the subtractor 204 in FIG. 2). 209, 210 and a loop returning to 204 via 212, 301) so that the output of the variable LPF device 301 substantially matches the desired phase width θωOFF * from the target phase width setter 203. The DC voltage Vdc is controlled. Further, the DC voltage is detected in the loop on the right side of the subtractor 206 in FIG. 2 (referring to the loops from 206 to 207, 208, 209, 210, 211, 104a, 104b and returning to 206 via 110 and 112). The chopping drive control is performed by controlling the amplitude of the target current so that the DC voltage Vdc detected by the device 110 and the DC voltage detector 112 substantially matches the desired DC voltage Vdc * indicated by the phase width compensation calculator 205. Will be done.

さらに、図2の減算器209よりも右側のループ(209から210,211,104と,103及び111を介して209に戻るループをいう。)において、交流電流検出器103及び交流電流検出部111により検出された電流Iacが目標電流波形生成器202により生成された目標電流波形に基づいて発生された目標電流Iac*に実質的に一致するようにチョッピング駆動制御される。 Further, in the loop on the right side of the subtractor 209 of FIG. 2 (referring to a loop returning from 209 to 210, 211, 104 and 209 via 103 and 111), the AC current detector 103 and the AC current detector 111 The chopping drive control is performed so that the current Iac detected by the device substantially matches the target current Iac * generated based on the target current waveform generated by the target current waveform generator 202.

図5は、インバータ制御部300のブロック図を示したものである。
インバータ制御部300は、3シャント式電流検出手段のUVW各相に対応した出力信号Iu、Iv、IwがA/D変換手段500に入力され、A/D変換手段500は各相電流に対応した電流信号Iu、Iv、Iwを3相/2相・d/q座標変換手段501に加える。3相/2相・d/q座標変換手段501では、3相電流を2相電流に変換した後、仮想のd−q軸に座標変換し、d軸電流成分Idとq軸電流成分Iqを求め、その出力信号は位置推定演算手段502に加えられ、位置推定演算手段502は、モータパラメータから演算した電流信号と3相/2相・d/q座標変換手段501の出力信号が等しくなるように位置信号θを変更して位置推定演算する。
FIG. 5 shows a block diagram of the inverter control unit 300.
In the inverter control unit 300, the output signals Iu, Iv, and Iw corresponding to each UVW phase of the three-shunt current detecting means are input to the A / D conversion means 500, and the A / D conversion means 500 corresponds to each phase current. The current signals Iu, Iv, and Iw are added to the 3-phase / 2-phase / d / q coordinate conversion means 501. In the three-phase / two-phase / d / q coordinate conversion means 501, after converting the three-phase current into a two-phase current, the coordinates are converted into a virtual d−q axis, and the d-axis current component Id and the q-axis current component Iq are converted. The output signal is obtained and added to the position estimation calculation means 502, so that the position estimation calculation means 502 makes the current signal calculated from the motor parameters equal to the output signal of the three-phase / two-phase / d / q coordinate conversion means 501. The position signal θ is changed to and the position estimation calculation is performed.

位置推定演算手段502から求まったq軸電流Iq、d軸電流Idは電流比較手段503に加えられ、回転数信号Nは回転数比較手段504に加えられる。回転数比較手段504は、回転数制御手段505からの設定信号Nsと回転数信号Nを比較し、その誤差信号ΔNをトルク電流設定手段506に加え、誤差信号ΔNに応じてトルク電流設定値Iqsを演算し電流比較手段503に加える。 The q-axis current Iq and the d-axis current Id obtained from the position estimation calculation means 502 are added to the current comparison means 503, and the rotation speed signal N is added to the rotation speed comparison means 504. The rotation speed comparison means 504 compares the set signal Ns from the rotation speed control means 505 with the rotation speed signal N, adds the error signal ΔN to the torque current setting means 506, and adds the torque current set value Iqs according to the error signal ΔN. Is calculated and added to the current comparison means 503.

電流比較手段503の出力信号は電圧制御手段507に加えられ、q軸電流Iqとd軸電流Idが設定値通りとなるようにq軸電圧Vq、d軸電圧Vdをそれぞれ制御し、座標逆変換手段508により3相電圧制御信号Vu、Vv、Vwを発生させる。 The output signal of the current comparison means 503 is added to the voltage control means 507, and the q-axis voltage Vq and the d-axis voltage Vd are controlled so that the q-axis current Iq and the d-axis current Id are as set values, respectively, and the coordinates are inversely converted. The means 508 generates the three-phase voltage control signals Vu, Vv, and Vw.

d軸電流Idはq軸からの進角値とq軸電流Iqより演算して求め、d軸電圧制御信号Vdを制御する。位置推定演算手段502から求まったIq、Idおよび回転数信号Nは、モータ出力推定手段509に加えられモータ出力Pを推定演算する。モータ回転数をωr、ロータ磁束をΨa、d軸インダクタンスをLd、q軸インダクタンスをLq、d軸電流をId、q軸電流をIqとした場合に、「P=ωr×T=ωr×{Ψa×Iq+(Ld−Lq)×Id×Iq}」の数式を用いて埋め込み磁石モータの出力電力を推定する。 The d-axis current Id is obtained by calculating from the advance angle value from the q-axis and the q-axis current Iq, and controls the d-axis voltage control signal Vd. The IQ, Id, and the rotation speed signal N obtained from the position estimation calculation means 502 are added to the motor output estimation means 509 to estimate the motor output P. When the motor rotation speed is ωr, the rotor magnetic flux is Ψa, the d-axis inductance is Ld, the q-axis inductance is Lq, the d-axis current is Id, and the q-axis current is Iq, then "P = ωr × T = ωr × {Ψa". The output power of the embedded magnet motor is estimated using the formula “× Iq + (Ld−Lq) × Id × Iq}”.

モータ出力推定手段509の出力信号は交流入力制御手段510に加えられ、モータ出力が増加し交流入力電流が所定値以上となると回転数制御手段505にモータ回転数を低下させる信号を加える。交流電源電流は、交流電源電圧が低下するとさらに増加するので、交流入力制御手段510には交流電源電圧に比例した信号を出力する直流電圧検知手段からの出力信号Vdcを加え、交流電流の推定演算精度を高めている。 The output signal of the motor output estimation means 509 is added to the AC input control means 510, and when the motor output increases and the AC input current exceeds a predetermined value, a signal for lowering the motor rotation speed is added to the rotation speed control means 505. Since the AC power supply current increases further as the AC power supply voltage decreases, the AC power supply current estimation calculation is performed by adding the output signal Vdc from the DC voltage detecting means that outputs a signal proportional to the AC power supply voltage to the AC input control means 510. The accuracy is improved.

図6Aは、実施の形態1における整流回路装置の第1の動作例に係る制御動作を説明する為の図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。 FIG. 6A is a diagram for explaining a control operation according to the first operation example of the rectifier circuit device according to the first embodiment, and captures a power supply half cycle with a pulsating input current waveform for the sake of explanation. It is a signal waveform diagram showing (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) the AC current after the actual control. is there.

図6Aで示す第1の動作例は、出力されるDC電圧が比較的低く、可変LPF器301の出力AveθωOFFが所望の位相θωOFF*よりも広くなっている場合である。 The first operation example shown in FIG. 6A is a case where the output DC voltage is relatively low and the output Ave θωOFF of the variable LPF device 301 is wider than the desired phase θωOFF *.

この時、AC電圧がDC電圧より高い位相期間が増加するので、例えば半導体スイッチ104aと104bが接続される点の電圧よりも、ダイオード105cとダイオード105dが接続される点の電圧が低い場合は、単相交流電源1からリアクタ102とダイオード105aを経由してDC側へと流れ込む電流が増加する。このため、AC電流の波形が先鋭になり、AC電流の高調波成分が増加する。 At this time, since the phase period in which the AC voltage is higher than the DC voltage increases, for example, when the voltage at the point where the diode 105c and the diode 105d are connected is lower than the voltage at the point where the semiconductor switches 104a and 104b are connected, The current flowing from the single-phase AC power supply 1 to the DC side via the reactor 102 and the diode 105a increases. Therefore, the waveform of the AC current becomes sharp and the harmonic component of the AC current increases.

図6Bは、実施の形態1における整流回路装置の第2の動作例に係る制御動作を説明する為の図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。 FIG. 6B is a diagram for explaining the control operation according to the second operation example of the rectifier circuit device according to the first embodiment, and captures a power supply half cycle with a pulsating input current waveform for the sake of explanation. It is a signal waveform diagram showing (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) the AC current after the actual control. is there.

図6Bで示す第2の動作例は、出力されるDC電圧が比較的高く、可変LPF器301の出力AveθωOFFが所望の位相幅θωOFF*よりも狭くなっている場合である。 The second operation example shown in FIG. 6B is a case where the output DC voltage is relatively high and the output Ave θωOFF of the variable LPF device 301 is narrower than the desired phase width θωOFF *.

この時、AC電圧がDC電圧より高い位相期間が第1の動作例に比較して減少するので、例えば、半導体スイッチ104aと104bが接続される点の電圧よりも、ダイオード105cとダイオード105dが接続される点の電圧が低い場合は、単相交流電源1からリアクタ102とダイオード105aを経由してDC側へと流れ込む電流も減少し、AC電流の高調波成分が減少する。しかし、図6Bの第2の動作例は、図6Aの第1の動作例での波形に比べて、半導体スイッチ104bに対するチョッピングが行われている期間が増加しているため、回路の損失が増加してしまう。 At this time, the phase period in which the AC voltage is higher than the DC voltage is reduced as compared with the first operation example. Therefore, for example, the diode 105c and the diode 105d are connected to the voltage at the point where the semiconductor switches 104a and 104b are connected. When the voltage at the point is low, the current flowing from the single-phase AC power supply 1 to the DC side via the reactor 102 and the diode 105a also decreases, and the harmonic component of the AC current decreases. However, in the second operation example of FIG. 6B, the period during which the semiconductor switch 104b is chopped is increased as compared with the waveform in the first operation example of FIG. 6A, so that the circuit loss is increased. Resulting in.

ここで、単相交流電源1からのAC電圧にひずみが含まれていると、AC電圧の半周期の間にチョッピングがなされていない区間が複数回数出現することがある。その場合には、チョッピング位相幅検出器212が、単相交流電源の電源半周期にあるそれらを加算して可変LPF器301に出力し、当該チョッピング制御を行ってもよい。 Here, if the AC voltage from the single-phase AC power supply 1 contains distortion, a section in which chopping is not performed may appear a plurality of times during a half cycle of the AC voltage. In that case, the chopping phase width detector 212 may add them in the power supply half cycle of the single-phase AC power supply and output them to the variable LPF device 301 to perform the chopping control.

本発明に係る実施の形態1の構成における整流回路装置は、整流回路制御部100と共に、交流電流を検出する交流電流検出器103と、直流電圧を検出する直流電圧検出器110と、を含むものである。 The rectifier circuit device in the configuration of the first embodiment according to the present invention includes an AC current detector 103 for detecting an AC current and a DC voltage detector 110 for detecting a DC voltage together with a rectifier circuit control unit 100. ..

また、実施の形態1における整流回路制御部100は、波形生成部220と、第1の制御部221、第2の制御部222、第3の制御部223に機能的に分けられる。 Further, the rectifier circuit control unit 100 in the first embodiment is functionally divided into a waveform generation unit 220, a first control unit 221, a second control unit 222, and a third control unit 223.

第1の制御部221は、検出された交流電流Iacの波形が実質的に目標電流波形となるように半導体スイッチ104a又は半導体スイッチ104bのチョッピング動作を制御するものであり、図2に示す実施の形態1の構成においては、減算器209、Iac補償演算器210、およびPWM変調器211により構成される。 The first control unit 221 controls the chopping operation of the semiconductor switch 104a or the semiconductor switch 104b so that the waveform of the detected alternating current Iac becomes substantially the target current waveform. In the configuration of the first embodiment, the subtractor 209, the Iac compensation calculator 210, and the PWM modulator 211 are configured.

第2の制御部222は、検出された直流電圧Vdcが実質的に所定の目標直流電圧Vdc*となるように目標電流波形の振幅を制御するものであり、実施の形態1の構成においては、減算器206、Vdc補償演算器207、乗算器208により構成される。 The second control unit 222 controls the amplitude of the target current waveform so that the detected DC voltage Vdc becomes substantially a predetermined target DC voltage Vdc *. In the configuration of the first embodiment, the second control unit 222 controls the amplitude of the target current waveform. It is composed of a subtractor 206, a Vdc compensation calculator 207, and a multiplier 208.

第3の制御部223は、電源半周期毎にチョッピング位相幅検出器212が出力する半導体スイッチ104a又は半導体スイッチ104bによりチョッピング休止状態であるチョッピング休止位相幅が可変LPF器301に入力され、可変LPF器301によりインバータ制御部300が出力するモータ回転数Nsをカットオフ周波数とした低域通過フィルタ処理が施された出力AveθωOFFが実質的に所定の位相幅となるように所定の目標直流電圧Vdc*を制御するものであり、実施の形態1の構成においては、目標位相幅設定器203、減算器204、位相幅補償演算器205、チョッピング位相幅検出器212、及び可変LPF器301により構成される。 In the third control unit 223, the chopping pause phase width in the chopping pause state is input to the variable LPF device 301 by the semiconductor switch 104a or the semiconductor switch 104b output by the chopping phase width detector 212 every half cycle of the power supply, and the variable LPF. A predetermined target DC voltage Vdc * so that the output AveθωOFF, which has been subjected to low-pass filter processing with the motor rotation speed Ns output by the inverter control unit 300 as the cutoff frequency, has a substantially predetermined phase width. In the configuration of the first embodiment, the target phase width setter 203, the subtractor 204, the phase width compensation calculator 205, the chopping phase width detector 212, and the variable LPF device 301 are configured. ..

なお、実施の形態1において、目標位相幅設定器203は交流電流検出器103及び交流電流検出部111により検出された実際の電流値Iacから予め設定された関係に従い所望のチョッピング休止位相幅θωOFF*を求める構成であるが、他の構成により対応することも可能である。 In the first embodiment, the target phase width setter 203 has a desired chopping pause phase width θωOFF * according to a preset relationship from the actual current value Iac detected by the AC current detector 103 and the AC current detector 111. However, it is possible to deal with other configurations.

例えば、目標位相幅設定器203が、単相交流電源の電源半周期の交流電流検出器103及び交流電流検出部111で得た最大電流(瞬時値)を順次記憶し、予め設定されている回数の中から最も大きな電流を抽出し、位相幅設定用電流Iacpとし、実際の電流Iacの代わりに用いてもよい。または、目標位相幅設定器203においては、予め設定されている回数において記憶した最大電流(瞬時値)を用いた平均値を位相幅設定用電流Iacpとし、実際の電流Iacの代わりに用いてもよい。 For example, the target phase width setter 203 sequentially stores the maximum current (instantaneous value) obtained by the AC current detector 103 and the AC current detector 111 of the single-phase AC power supply for half a cycle, and a preset number of times. The largest current may be extracted from the current to be used as the phase width setting current Iac, and may be used instead of the actual current Iac. Alternatively, in the target phase width setter 203, the average value using the maximum current (instantaneous value) stored in the preset number of times may be set as the phase width setting current Iacp and used instead of the actual current Iac. Good.

或いは、目標位相幅設定器203が、実際の電流Iacではなく、実際の電流Iacに基づいて計算される入力電力、若しくは直流電圧検出器110と負荷4へ流入する電流を検出する電流検出器(図示しない)とより計算される整流回路装置の出力電力を用いてもよい。 Alternatively, the target phase width setter 203 detects the input power calculated based on the actual current Iac instead of the actual current Iac, or the current detector (current flowing into the DC voltage detector 110 and the load 4). The output power of the rectifier circuit device calculated from (not shown) may be used.

或いは、直流電圧検出器110及び直流電圧検出部112で得られた直流電圧Vdcとモータを制御する場合のトルク電流指令から計算される整流回路装置の出力電力を用いてもよい。 Alternatively, the output power of the rectifier circuit device calculated from the DC voltage Vdc obtained by the DC voltage detector 110 and the DC voltage detection unit 112 and the torque current command when controlling the motor may be used.

或いは、モータへの回転数指令により所望のチョッピング休止位相幅θωOFF*が切り換わるように、外部より指示信号(図示しない)を与える方法でもよい。 Alternatively, a method of giving an instruction signal (not shown) from the outside may be used so that the desired chopping pause phase width θωOFF * is switched by the rotation speed command to the motor.

或いは、特定の条件において高力率や高いDC電圧を望むなどの整流回路装置を含むシステム全体の要求から所望のチョッピング休止位相幅θωOFFF*が切り換わる様に、外部より指示信号(図示しない)を与える方法でもよい。
さらに、これらの方法を複合した方法でもよい。
Alternatively, an instruction signal (not shown) is transmitted from the outside so that the desired chopping pause phase width θωOFFF * is switched from the demand of the entire system including the rectifying circuit device such as the desire for a high power factor and a high DC voltage under specific conditions. It may be a method of giving.
Further, a method in which these methods are combined may be used.

以上、実施の形態1におけるチョッピング位相幅検出器212及び可変LPF器301による処理内容を説明した。 The processing contents by the chopping phase width detector 212 and the variable LPF device 301 in the first embodiment have been described above.

なお、可変LPF器301によるモータ回転数をカットオフ周波数とした低域フィルタ処理を実施するのは、負荷4の負荷変動の影響を入れるためである。 The reason why the variable LPF device 301 performs the low-pass filter processing with the motor rotation speed as the cutoff frequency is to take into account the influence of the load fluctuation of the load 4.

(実施の形態2)
以下、本発明に係る実施の形態2の整流回路装置について説明する。
(Embodiment 2)
Hereinafter, the rectifier circuit device of the second embodiment according to the present invention will be described.

本発明に係る実施の形態2の整流回路装置は、前述の実施の形態1の整流回路装置のチョッピング位相幅検出器212が出力するチョッピング休止位相幅θωOFFを別の指標に置き換えたものである。実施の形態2の整流回路装置におけるチョッピング位相幅検出器212は、Iac補償演算器210からPWM変調器211に出力される半導体スイッチ104a又は半導体スイッチ104bに対するチョッピング駆動信号Schの原信号に基づいて、AC電圧位相検出器201からの信号が示すAC電圧の位相を基準として、交流電圧の半周期毎に半周期中の前半のチョッピング位相幅θ1ωONを検出し、可変LPF器301へ出力し、可変LPF器301は入力された前半のチョッピング位相幅θ1ωONにインバータ制御部300が出力するモータ回転数指令Nsをカットオフ周波数とした低域フィルタ処理を実施し、その出力AveθωONを減算器204へ出力する。 The rectifier circuit device of the second embodiment according to the present invention replaces the chopping pause phase width θωOFF output by the chopping phase width detector 212 of the rectifier circuit device of the first embodiment described above with another index. The chopping phase width detector 212 in the rectifying circuit apparatus of the second embodiment is based on the original signal of the chopping drive signal Sch for the semiconductor switch 104a or the semiconductor switch 104b output from the Iac compensation calculator 210 to the PWM modulator 211. With reference to the phase of the AC voltage indicated by the signal from the AC voltage phase detector 201, the chopping phase width θ1ωON in the first half of the half cycle of the AC voltage is detected every half cycle, output to the variable LPF device 301, and the variable LPF. The device 301 performs low-pass filter processing with the motor rotation speed command Ns output by the inverter control unit 300 as the cutoff frequency on the input first half chopping phase width θ1ωON, and outputs the output AveθωON to the subtractor 204.

可変LPF器301の出力であるAveθωONを用いて当該チョッピング制御を行う。 The chopping control is performed using AveθωON, which is the output of the variable LPF device 301.

したがって、本発明に係る実施の形態2の整流回路装置の構成としては、前述の実施の形態1において説明した図1および図2の構成と実質的に同じ構成を有するものであり、実施の形態2においては実施の形態1における符号と同じ符号を用いて説明する。 Therefore, the configuration of the rectifier circuit device of the second embodiment according to the present invention has substantially the same configuration as the configurations of FIGS. 1 and 2 described in the above-described first embodiment, and the embodiment In 2, the same reference numerals as those in the first embodiment will be used for description.

図7Aは、本発明に係る実施の形態2の整流回路装置の第3の動作例に係る制御動作を説明するための図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。また、図8Bは、本発明に係る実施の形態2の整流回路装置の第4の動作例に係る制御動作を説明するための図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。 FIG. 7A is a diagram for explaining a control operation according to a third operation example of the rectifying circuit device according to the second embodiment of the present invention, and is a power supply half having a pulsating input current waveform for the sake of explanation. It captures the period and shows (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) the AC current after the actual control. It is a signal waveform diagram. Further, FIG. 8B is a diagram for explaining a control operation according to a fourth operation example of the rectifying circuit device according to the second embodiment of the present invention, and has a pulsating input current waveform for the sake of explanation. It captures the half cycle of the power supply, and includes (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) the AC current after the actual control. It is a signal waveform diagram which shows.

図7Aの第3の動作例では、出力されるDC電圧が比較的低く、半導体スイッチ104a又は半導体スイッチ104bのチョッピングにより発生するチョッピング位相幅θ1ωONが比較的小さくなっている場合である。 In the third operation example of FIG. 7A, the output DC voltage is relatively low, and the chopping phase width θ1ωON generated by the chopping of the semiconductor switch 104a or the semiconductor switch 104b is relatively small.

一方、図7Bの第4の動作例では、出力されるDC電圧が第3の動作例に比較して高く、半導体スイッチ104a又は半導体スイッチ104bにより発生するチョッピング位相幅θ1ωONが第3の動作例に比較して大きくなっている場合である。 On the other hand, in the fourth operation example of FIG. 7B, the output DC voltage is higher than that of the third operation example, and the chopping phase width θ1ωON generated by the semiconductor switch 104a or the semiconductor switch 104b is the third operation example. This is the case when it is larger than the other.

実施の形態2の整流回路装置では、図7Aおよび図7Bに示した動作例におけるAC電圧の半周期の区間において、前半のチョッピングがなされている位相幅θ1ωONは、前述の図4Aおよび図4Bに示した傾向と同様の傾向があるため、実施の形態1と同様の作用効果を得ることができる。 In the rectifier circuit device of the second embodiment, the phase width θ1ωON in which the first half is chopped in the half-cycle section of the AC voltage in the operation example shown in FIGS. 7A and 7B is shown in FIGS. 4A and 4B described above. Since there is a tendency similar to the tendency shown, it is possible to obtain the same action and effect as in the first embodiment.

(実施の形態3)
以下、本発明に係る実施の形態3の整流回路装置について説明する。
(Embodiment 3)
Hereinafter, the rectifier circuit device according to the third embodiment of the present invention will be described.

本発明に係る実施の形態3の整流回路装置は、前述の実施の形態2の整流回路装置と同様に、実施の形態1の整流回路装置のチョッピング休止位相幅を別の指標に置き換えたものである。 The rectifier circuit device of the third embodiment according to the present invention is the same as the rectifier circuit device of the second embodiment described above, in which the chopping pause phase width of the rectifier circuit device of the first embodiment is replaced with another index. is there.

実施の形態3の整流回路装置におけるチョッピング位相幅検出器212は、Iac補償演算器210からPWM変調器211に出力される半導体スイッチ104a又は半導体スイッチ104bに対するチョッピング駆動信号Schの原信号に基づいて、AC電圧位相検出器201からの信号が示すAC電圧の位相を基準として、交流電圧の半周期毎に半周期中の後半のチョッピング位相幅θ2ωONを検出し、可変LPF器301に出力する。 The chopping phase width detector 212 in the rectifying circuit apparatus of the third embodiment is based on the original signal of the chopping drive signal Sch for the semiconductor switch 104a or the semiconductor switch 104b output from the Iac compensation calculator 210 to the PWM modulator 211. With reference to the phase of the AC voltage indicated by the signal from the AC voltage phase detector 201, the chopping phase width θ2ωON in the latter half of the half cycle of the AC voltage is detected every half cycle of the AC voltage and output to the variable LPF device 301.

可変LPF器301は入力された前半のチョッピング位相幅θ2ωONにインバータ制御部300が出力するモータ回転数指令Nsをカットオフ周波数とした低域フィルタ処理を実施し、その出力AveθωONを減算器204へ出力する。 The variable LPF device 301 performs low-pass filter processing with the motor rotation speed command Ns output by the inverter control unit 300 as the cutoff frequency on the input first half chopping phase width θ2ωON, and outputs the output AveθωON to the subtractor 204. To do.

したがって、本発明に係る実施の形態3の整流回路装置の構成としては、前述の実施の形態1において説明した図1および図2の構成と実質的に同じ構成を有するものであり、実施の形態3においては実施の形態1における符号と同じ符号を用いて説明する。 Therefore, the configuration of the rectifier circuit device of the third embodiment according to the present invention has substantially the same configuration as the configurations of FIGS. 1 and 2 described in the above-described first embodiment, and the embodiment In No. 3, the same reference numerals as those in the first embodiment will be used for description.

図8Aは、本発明に係る実施の形態3の整流回路装置の第5の動作例に係る制御動作を説明するための図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。また、図8Bは、本発明に係る実施の形態3の整流回路装置の第6の動作例に係る制御動作を説明するための図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。 FIG. 8A is a diagram for explaining a control operation according to a fifth operation example of the rectifying circuit device according to the third embodiment of the present invention, and is a power supply half having a pulsating input current waveform for the sake of explanation. It captures the period and shows (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) the AC current after the actual control. It is a signal waveform diagram. Further, FIG. 8B is a diagram for explaining a control operation according to a sixth operation example of the rectifying circuit device according to the third embodiment of the present invention, and has a pulsating input current waveform for the sake of explanation. It captures the half cycle of the power supply, and includes (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) the AC current after the actual control. It is a signal waveform diagram which shows.

図8Aの第5の動作例では、出力されるDC電圧が比較的低く、半導体スイッチ104a又は半導体スイッチ104bのチョッピングにより発生するチョッピング位相幅θ2ωONが比較的小さくなっている場合である。一方、図8Bの第6の動作例では、出力されるDC電圧が第5の動作例に比較して高く、半導体スイッチ104又は半導体スイッチ104bのチョッピングにより発生するチョッピング位相幅θ2ωONが第5の動作例に比較して大きくなっている場合である。 In the fifth operation example of FIG. 8A, the output DC voltage is relatively low, and the chopping phase width θ2ωON generated by the chopping of the semiconductor switch 104a or the semiconductor switch 104b is relatively small. On the other hand, in the sixth operation example of FIG. 8B, the output DC voltage is higher than that of the fifth operation example, and the chopping phase width θ2ωON generated by the chopping of the semiconductor switch 104 or the semiconductor switch 104b is the fifth operation. This is the case when it is larger than the example.

実施の形態3の整流回路装置では、図8Aおよび図8Bに示した動作例における単相交流電源1の半周期の区間において、後半のチョッピングがなされているチョッピング位相幅θ2ωONは、前述の図4Aおよび図4Bに示した傾向と同様の傾向があるため、実施の形態1と同様の作用効果を得ることができる。 In the rectifier circuit device of the third embodiment, the chopping phase width θ2ωON in which the latter half of the chopping is performed in the half-cycle section of the single-phase AC power supply 1 in the operation examples shown in FIGS. 8A and 8B is the above-mentioned FIG. 4A. And since there is a tendency similar to the tendency shown in FIG. 4B, the same action and effect as in the first embodiment can be obtained.

(実施の形態4)
以下、本発明に係る実施の形態4の整流回路装置について説明する。
(Embodiment 4)
Hereinafter, the rectifier circuit device according to the fourth embodiment of the present invention will be described.

本発明に係る実施の形態4の整流回路装置は、前述の実施の形態2の整流回路装置におけるチョッピング位相幅θω1ONと、実施の形態3の整流回路装置におけるチョッピング位相幅θω2ONとの合計の位相幅(θω1ON+θω2ON)をチョッピング位相幅検出器212が検出し、可変LPF部301に出力する。 The rectifier circuit device of the fourth embodiment according to the present invention has a total phase width of the chopping phase width θω1ON in the rectifier circuit device of the second embodiment and the chopping phase width θω2ON in the rectifier circuit device of the third embodiment. (Θω1ON + θω2ON) is detected by the chopping phase width detector 212 and output to the variable LPF unit 301.

可変LPF器301は入力された合計の位相幅(θω1ON+θω2ON)にインバータ制御部300が出力するモータ回転数指令Nsをカットオフ周波数とした低域フィルタ処理を実施し、その出力AveθωONを減算器204へ出力し、これが所望の位相幅になるようにDC電圧を制御する構成である。 The variable LPF device 301 performs low-pass filter processing with the motor rotation speed command Ns output by the inverter control unit 300 as the cutoff frequency for the total phase width (θω1ON + θω2ON) input, and transfers the output Ave θωON to the subtractor 204. It is configured to output and control the DC voltage so that this has a desired phase width.

図9Aは、本発明に係る実施の形態4の整流回路装置の第7の動作例に係る制御動作を説明するための図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。また、図9Bは、本発明に係る実施の形態4の整流回路装置の第8の動作例に係る制御動作を説明するための図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。 FIG. 9A is a diagram for explaining a control operation according to a seventh operation example of the rectifying circuit device according to the fourth embodiment of the present invention, and is a power supply half having a pulsating input current waveform for the sake of explanation. It captures the period and shows (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) the AC current after the actual control. It is a signal waveform diagram. Further, FIG. 9B is a diagram for explaining a control operation according to an eighth operation example of the rectifying circuit device according to the fourth embodiment of the present invention, and has a pulsating input current waveform for the sake of explanation. It captures the half cycle of the power supply, and includes (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) the AC current after the actual control. It is a signal waveform diagram which shows.

図9Aの第7の動作例では、出力されるDC電圧が比較的低く、半導体スイッチ104a又は半導体スイッチ104bがチョッピングされる前半のチョッピング位相幅θ1ωON、および後半のチョッピング位相幅θ2ωONが比較的小さくなっている場合である。一方、図9Bの第8の動作例では、出力されるDC電圧が第7の動作例に比較して高く、半導体スイッチ104a又は半導体スイッチ104bがチョッピングされる前半のチョッピング位相幅θ1ωON、および後半のチョッピング位相幅θ2ωONが第7の動作例に比較して大きくなっている場合である。 In the seventh operation example of FIG. 9A, the output DC voltage is relatively low, and the chopping phase width θ1ωON in the first half and the chopping phase width θ2ωON in the second half where the semiconductor switch 104a or the semiconductor switch 104b is chopped are relatively small. If you are. On the other hand, in the eighth operation example of FIG. 9B, the output DC voltage is higher than that of the seventh operation example, and the chopping phase width θ1ωON in the first half in which the semiconductor switch 104a or the semiconductor switch 104b is chopped, and the latter half This is a case where the chopping phase width θ2ωON is larger than that of the seventh operation example.

実施の形態4の整流回路装置では、図9Aおよび図9Bに示した動作例における単相交流電源1の半周期の区間において、前半のチョッピング位相幅θ1ωON、および後半のチョッピング位相幅θ2ωONは、前述の図4Aおよび図4Bに示した傾向と同様の傾向があるため、実施の形態1と同様の作用効果を得ることができる。 In the rectifier circuit device of the fourth embodiment, in the half-cycle section of the single-phase AC power supply 1 in the operation examples shown in FIGS. 9A and 9B, the chopping phase width θ1ωON in the first half and the chopping phase width θ2ωON in the second half are described above. Since there is a tendency similar to the tendency shown in FIGS. 4A and 4B, the same effect as that of the first embodiment can be obtained.

(実施の形態5)
以下、本発明に係る実施の形態5の整流回路装置について説明する。
(Embodiment 5)
Hereinafter, the rectifier circuit device according to the fifth embodiment of the present invention will be described.

図10Aは、本発明に係る実施の形態5の整流回路装置の第9の動作例に係る制御動作を説明するための図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。また、図10Bは、本発明に係る実施の形態5の整流回路装置の第10の動作例に係る制御動作を説明するための図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。 FIG. 10A is a diagram for explaining a control operation according to a ninth operation example of the rectifying circuit device according to the fifth embodiment of the present invention, and is a power supply half having a pulsating input current waveform for the sake of explanation. It captures the period and shows (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) the AC current after the actual control. It is a signal waveform diagram. Further, FIG. 10B is a diagram for explaining a control operation according to a tenth operation example of the rectifying circuit device according to the fifth embodiment of the present invention, and has a pulsating input current waveform for the sake of explanation. It captures the half cycle of the power supply, and includes (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) the AC current after the actual control. It is a signal waveform diagram which shows.

実施の形態5の整流回路装置は、目標電流波形が正弦波以外の波形であって、例えば三角波とすることにより、さらに回路損失を低減することができることを特徴としている。特に、負荷が軽いときには、波形歪みが増加しても、高調波電流そのものは少ないため、さらに回路損失を低減することが可能である。 The rectifier circuit device of the fifth embodiment is characterized in that the target current waveform is a waveform other than a sine wave, and the circuit loss can be further reduced by using, for example, a triangular wave. In particular, when the load is light, even if the waveform distortion increases, the harmonic current itself is small, so that the circuit loss can be further reduced.

図10Aの第9の動作例は、出力されるDC電圧が比較的低く、半導体スイッチ104a又は半導体スイッチ104bがチョッピングされる位相幅θωONが所望の位相幅θωON*よりも小さくなっている場合である。このときにも、AC電圧がDC電圧より高い位相期間が増加するため、例えば半導体スイッチ104aと半導体スイッチ104bが接続される点の電圧よりも、ダイオード105cとダイオード105dが接続される点の電圧が低い場合は、単相交流電源1からリアクタ102とダイオード105aを経由してDC側へと流れ込む電流が増加する。
このため、AC電流の波形が先鋭になり、AC電流の高調波成分が増加する。
The ninth operation example of FIG. 10A is a case where the output DC voltage is relatively low and the phase width θωON to which the semiconductor switch 104a or the semiconductor switch 104b is chopped is smaller than the desired phase width θωON *. .. Also at this time, since the phase period in which the AC voltage is higher than the DC voltage increases, for example, the voltage at the point where the diode 105c and the diode 105d are connected is higher than the voltage at the point where the semiconductor switch 104a and the semiconductor switch 104b are connected. When it is low, the current flowing from the single-phase AC power supply 1 to the DC side via the reactor 102 and the diode 105a increases.
Therefore, the waveform of the AC current becomes sharp and the harmonic component of the AC current increases.

一方、図10Bの第10の動作例は、出力されるDC電圧が第9の動作例に比較して高く、半導体スイッチ104a又は半導体スイッチ104bがチョッピングされる位相幅θωONが所望の位相幅θωON*よりも大きくなっている場合である。このときには、AC電圧がDC電圧より高い位相期間が減少するため、例えば半導体スイッチ104aと半導体スイッチ104bが接続される点の電圧よりも、ダイオード105cとダイオード105dが接続される点の電圧が低い場合は、単相交流電源1からリアクタ102とダイオード105aを経由してDC側へと流れ込む電流が減少し、AC電流の高調波成分が減少する。しかし、図10Bの第10の動作例では、図4Aおよび図4Bと同様に、図10Aの第9の動作例の波形に比べて、半導体スイッチ104a又は半導体スイッチ104bのチョッピングが行われている期間(位相幅)が増加しているため、回路の損失が増加してしまう。 On the other hand, in the tenth operation example of FIG. 10B, the output DC voltage is higher than that of the ninth operation example, and the phase width θωON in which the semiconductor switch 104a or the semiconductor switch 104b is chopped is the desired phase width θωON *. When it is larger than. At this time, since the phase period in which the AC voltage is higher than the DC voltage decreases, for example, when the voltage at the point where the diode 105c and the diode 105d are connected is lower than the voltage at the point where the semiconductor switch 104a and the semiconductor switch 104b are connected. The current flowing from the single-phase AC power supply 1 to the DC side via the reactor 102 and the diode 105a is reduced, and the harmonic component of the AC current is reduced. However, in the tenth operation example of FIG. 10B, similarly to FIGS. 4A and 4B, the period during which the semiconductor switch 104a or the semiconductor switch 104b is chopped as compared with the waveform of the ninth operation example of FIG. 10A. Since the (phase width) is increasing, the loss of the circuit is increased.

実施の形態5においては、好ましくは、図10Aおよび図10Bに示すように、目標電流波形の瞬時の絶対値は、時間経過とともに、AC電圧の0度(開始点)から180度(終了点)までの期間の前半の期間において、一定の傾きで単調増加した後、所定の中間点(90度よりも小さい角度)から一定の傾きで単調減少し、その後終了点までゼロになる区間を有する三角波形を用いる。
(実施の形態5の変形例)
以下、本発明に係る実施の形態5の整流回路装置の変形例について図11A〜図11Dを参照して説明する。本発明に係る実施の形態5の変形例においては、図10Aおよび図10Bに示した目標電流波形とは異なる別の形状を有するものである。
In the fifth embodiment, preferably, as shown in FIGS. 10A and 10B, the instantaneous absolute value of the target current waveform changes from 0 degree (start point) to 180 degree (end point) of the AC voltage with the passage of time. In the first half of the period up to, a triangle with a section that monotonically increases with a constant slope, then monotonically decreases with a constant slope from a predetermined midpoint (an angle smaller than 90 degrees), and then becomes zero until the end point. Use a waveform.
(Modified Example of Embodiment 5)
Hereinafter, a modified example of the rectifier circuit device according to the fifth embodiment according to the present invention will be described with reference to FIGS. 11A to 11D. In the modified example of the fifth embodiment according to the present invention, the shape is different from the target current waveform shown in FIGS. 10A and 10B.

図11Aは、本発明に係る実施の形態5の変形例における整流回路装置の第11の動作例に係る制御動作を説明するための図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。また、図11Bは、本発明に係る実施の形態5の変形例における整流回路装置の第12の動作例に係る制御動作を説明するための図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。さらに、図11Cは、本発明に係る実施の形態5の変形例における整流回路装置の第13の動作例に係る制御動作を説明するための図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。また、図11Dは、本発明に係る実施の形態5の変形例における整流回路装置の第14の動作例に係る制御動作を説明するための図であり、説明のために脈動している入力電流波形のある電源半周期を捉えたものであって、(a)AC電圧と整流後のDC電圧との関係
と、(b)制御すべき目標電流波形と、(c)実際に制御した後のAC電流とを示す信号波形図である。
FIG. 11A is a diagram for explaining the control operation according to the eleventh operation example of the rectifier circuit device in the modified example of the fifth embodiment according to the present invention, and shows the pulsating input current waveform for the sake of explanation. It captures a certain power supply half cycle, (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) the AC current after actual control. It is a signal waveform diagram which shows. Further, FIG. 11B is a diagram for explaining a control operation according to a twelfth operation example of the rectifier circuit device in the modified example of the fifth embodiment according to the present invention, and is a diagram for explaining a pulsating input current for explanation. It captures a half-cycle of a power supply with a waveform, (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) after the actual control. It is a signal waveform diagram which shows the AC current. Further, FIG. 11C is a diagram for explaining a control operation according to a thirteenth operation example of the rectifier circuit device in the modified example of the fifth embodiment according to the present invention, and is a diagram for explaining a pulsating input current for explanation. It captures a half-cycle of a power supply with a waveform, (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) after the actual control. It is a signal waveform diagram which shows the AC current. Further, FIG. 11D is a diagram for explaining the control operation according to the 14th operation example of the rectifying circuit device in the modified example of the fifth embodiment according to the present invention, and is a diagram for explaining the pulsating input current for the sake of explanation. It captures a half-cycle of a power supply with a waveform, (a) the relationship between the AC voltage and the DC voltage after rectification, (b) the target current waveform to be controlled, and (c) after the actual control. It is a signal waveform diagram which shows the AC current.

図11Aの第11の動作例における目標電流波形は、図10Aの第9の動作例における目標電流波形と比較して、時間経過とともに単調減少する区間の代わりに、後半の90度を超える所定の位相(例えば、110度)の中間点Tmで瞬時にゼロにする区間(ゼロで一定の区間)を有するように構成した三角波形である。 The target current waveform in the eleventh operation example of FIG. 11A is a predetermined value exceeding 90 degrees in the latter half, instead of a section that monotonically decreases with the passage of time, as compared with the target current waveform in the ninth operation example of FIG. 10A. It is a triangular waveform configured to have a section (zero and constant section) that instantly becomes zero at the midpoint Tm of the phase (for example, 110 degrees).

また、図11Bの第12の動作例における目標電流波形は、図11Aの第11の動作例における目標電流波形と比較して、時間経過とともに単調増加する区間を正弦波状に増加させており、後半の90度を超える所定の位相(例えば、110度)の中間点Tmで瞬時にゼロになる区間(ゼロで一定の区間)を有する波形である。 Further, the target current waveform in the twelfth operation example of FIG. 11B increases the monotonously increasing section with the passage of time in a sinusoidal manner as compared with the target current waveform in the eleventh operation example of FIG. 11A, and the latter half. It is a waveform having a section (zero and constant section) that instantly becomes zero at the midpoint Tm of a predetermined phase (for example, 110 degrees) exceeding 90 degrees.

さらに、図11Cの第13の動作例における目標電流波形は、図11Bの第12の動作例における目標電流波形において制約条件を設けて、前半部の正弦波波形において90度より手前の中間点Tmの位相(例えば、70度)で瞬時にゼロにした波形である。 Further, the target current waveform in the thirteenth operation example of FIG. 11C has a constraint condition in the target current waveform in the twelfth operation example of FIG. 11B, and the midpoint Tm before 90 degrees in the sine wave waveform of the first half portion. It is a waveform that is instantly set to zero in the phase of (for example, 70 degrees).

また、図11Dの第14の動作例における目標電流波形は、図11Cの第13の動作例における目標電流波形において、時間経過とともに、0度から第1の中間点Tm1までの所定期間ゼロ(ゼロで一定の区間)とし、その後、第2の中間点Tm2まで単調増加させるように構成した波形である。 Further, the target current waveform in the 14th operation example of FIG. 11D is the target current waveform in the 13th operation example of FIG. 11C, and is zero (zero) for a predetermined period from 0 degree to the first intermediate point Tm1 with the passage of time. It is a waveform configured to be monotonically increased to the second midpoint Tm2 after that.

図11Cおよび図11Dの動作例では、90度よりも手前で目標電流をゼロにしているが、ゼロにする位相よりも手前で半導体スイッチ104a又は半導体スイッチ104bのチョッピング動作から、チョッピングが休止になる期間になるような負荷で使用すればよい。しかも、本動作例は、直流電圧がAC電圧の最高瞬時電圧よりも低いため、90度近傍では、単相交流電源1からリアクタ102とダイオード105a又はダイオード105cを経由して電流が流れ込む。このため、目標電流がゼロになってもAC電流がしばらくは流れ続け、高調波成分の少ない電流が高効率で実現できる。 In the operation examples of FIGS. 11C and 11D, the target current is set to zero before 90 degrees, but the chopping operation of the semiconductor switch 104a or the semiconductor switch 104b is paused before the phase of zeroing. It may be used with a load that will be a period. Moreover, in this operation example, since the DC voltage is lower than the maximum instantaneous voltage of the AC voltage, a current flows from the single-phase AC power supply 1 via the reactor 102 and the diode 105a or the diode 105c in the vicinity of 90 degrees. Therefore, even if the target current becomes zero, the AC current continues to flow for a while, and a current with few harmonic components can be realized with high efficiency.

以上の各実施の形態において、目標電流波形の単調増加又は単調減少において、一定である期間を含んでもよく、すなわち、実質的に単調増加又は実質的に単調減少させてもよい。ここで、「実質的に単調増加」とは、目標電流波形の位相θ1<θ2であるときに、f(θ1)≦f(θ2)の関係にある広義の単調増加をいい、言い換えれば、時間経過とともに、増加し、若しくは増加しかつ一部期間で一定であるように、実質的に単調増加することをいう。また、「実質的に単調減少」とは、目標電流波形の位相θ1<θ2であるときに、f(θ1)≧f(θ2)の関係にある広義の単調減少をいい、言い換えれば、時間経過とともに、減少し、若しくは減少し、かつ一部期間で一定であるように、実質的に単調減少することをいう。 In each of the above embodiments, the monotonous increase or decrease of the target current waveform may include a certain period, that is, a substantially monotonous increase or a substantially monotonous decrease. Here, "substantially monotonous increase" means a monotonous increase in a broad sense in which f (θ1) ≤ f (θ2) when the phase θ1 <θ2 of the target current waveform, in other words, time. It means that it increases or increases with the passage of time and increases substantially monotonously so as to be constant for a part of the period. Further, "substantially monotonous decrease" means a monotonous decrease in a broad sense in which f (θ1) ≥ f (θ2) when the phase θ1 <θ2 of the target current waveform, in other words, the passage of time. At the same time, it means a decrease or decrease, and a substantially monotonous decrease so as to be constant for a part of the period.

(実施の形態6)
以下、本発明に係る実施の形態6の整流回路装置について説明する。
(Embodiment 6)
Hereinafter, the rectifier circuit device according to the sixth embodiment of the present invention will be described.

図12は、本発明に係る実施の形態6の整流回路装置の構成を示す回路図である。実施の形態6の整流回路装置は、単相交流電源1からのAC電圧を、リアクタ602を介して、半導体スイッチ604a、604bおよびダイオード605a、605b、605c、605dで構成されたブリッジ回路で整流して、平滑コンデンサ106を介して負荷4に電力を供給する構成を有する。 FIG. 12 is a circuit diagram showing a configuration of a rectifier circuit device according to a sixth embodiment of the present invention. The rectifier circuit device of the sixth embodiment rectifies the AC voltage from the single-phase AC power supply 1 via the reactor 602 by a bridge circuit composed of semiconductor switches 604a and 604b and diodes 605a, 605b, 605c and 605d. Therefore, the load 4 is supplied with power via the smoothing capacitor 106.

実施の形態6の整流回路装置におけるチョッピング制御方法は、前述の図1に示した実施の形態1の整流回路装置と同様であり、2つの半導体スイッチ604a、604bに対してチョッピング駆動信号Schを用いて同時に駆動する。 The chopping control method in the rectifier circuit device of the sixth embodiment is the same as that of the rectifier circuit device of the first embodiment shown in FIG. 1, and the chopping drive signal Sch is used for the two semiconductor switches 604a and 604b. And drive at the same time.

実施の形態6の整流回路装置におけるチョッピング駆動信号Schについては、前述の実施の形態1において図2を用いて説明した構成と同様の構成により生成することができる。また、実施の形態6の整流回路装置においても、前述の各実施の形態において説明したチョッピング制御を行うことにより、同様の作用効果を奏することができる。 The chopping drive signal Sch in the rectifier circuit device of the sixth embodiment can be generated by the same configuration as that described with reference to FIG. 2 in the first embodiment. Further, also in the rectifier circuit device of the sixth embodiment, the same effect can be obtained by performing the chopping control described in each of the above-described embodiments.

(実施の形態7)
以下、本発明に係る実施の形態7の整流回路装置について説明する。
(Embodiment 7)
Hereinafter, the rectifier circuit device according to the seventh embodiment of the present invention will be described.

図13は本発明に係る実施の形態7の整流回路装置の構成を示す回路図である。実施の形態7の整流回路装置は、単相交流電源1からのAC電圧を、リアクタ702を介して、半導体スイッチ704、およびダイオードブリッジ705で整流して、平滑コンデンサ106を介して負荷4に電力を供給する構成を有する。 FIG. 13 is a circuit diagram showing the configuration of the rectifier circuit device according to the seventh embodiment of the present invention. The commutator circuit device of the seventh embodiment rectifies the AC voltage from the single-phase AC power supply 1 by the semiconductor switch 704 and the diode bridge 705 via the reactor 702, and powers the load 4 via the smoothing capacitor 106. Has a configuration to supply.

実施の形態7の整流回路装置におけるチョッピング制御方法は、単相交流電源1の両出力端子を、リアクタ702を介して半導体スイッチ704により短絡することにより、1つのループが構成される。電流検出器703は、そのループの電流を検出し、検出された電流値Iacを示す信号を制御回路700に出力する。半導体スイッチ704をオン状態にすると、リアクタ702の電流は増加する。一方、半導体スイッチ704をオフ状態にすると、リアクタ102に流れていた電流はダイオードブリッジ回路705にて整流されて、その整流された電流は平滑コンデンサ106および負荷4に流れ、負荷4に電力が供給される。 In the chopping control method in the rectifier circuit device of the seventh embodiment, one loop is formed by short-circuiting both output terminals of the single-phase AC power supply 1 by the semiconductor switch 704 via the reactor 702. The current detector 703 detects the current in the loop and outputs a signal indicating the detected current value Iac to the control circuit 700. When the semiconductor switch 704 is turned on, the current of the reactor 702 increases. On the other hand, when the semiconductor switch 704 is turned off, the current flowing through the reactor 102 is rectified by the diode bridge circuit 705, and the rectified current flows through the smoothing capacitor 106 and the load 4, and power is supplied to the load 4. Will be done.

負荷4に印加される平滑コンデンサ106の両端の直流電圧Vdcは、直流電圧検出器710により検出され、直流電圧検出器710は検出された直流電圧Vdcを示す信号を制御回路700に出力する。 The DC voltage Vdc across the smoothing capacitor 106 applied to the load 4 is detected by the DC voltage detector 710, and the DC voltage detector 710 outputs a signal indicating the detected DC voltage Vdc to the control circuit 700.

また、単相交流電源1から入力された交流電圧の位相検出部である電圧レベル比較器709は、単相交流電源1のAC電圧レベルを所定のしきい値電圧と比較することにより、当該しきい値電圧以上であるか否かを示す2値信号Scomを発生して制御回路700に出力する。制御回路700は、2値信号Scomの周期および位相に基づいて、単相交流電源1から出力されるAC電圧の位相を検知する。制御回路700は、検知されたAC電圧の位相に基づいて、AC電圧と実質的に同一の周波数であって、AC電圧と相似形状を有する目標電流波形を生成し、電流検出器703により検出された電流値Iacが前記生成した目標電流波形の相似形状に漸近するように半導体スイッチ704をチョッピング動作させるように制御する。 Further, the voltage level comparator 709, which is a phase detector of the AC voltage input from the single-phase AC power supply 1, applies the AC voltage level of the single-phase AC power supply 1 by comparing it with a predetermined threshold voltage. A binary signal Scom indicating whether or not the voltage is equal to or higher than the threshold voltage is generated and output to the control circuit 700. The control circuit 700 detects the phase of the AC voltage output from the single-phase AC power supply 1 based on the period and phase of the binary signal Scom. The control circuit 700 generates a target current waveform having a frequency substantially the same as the AC voltage and having a shape similar to the AC voltage based on the phase of the detected AC voltage, and is detected by the current detector 703. The semiconductor switch 704 is controlled to perform a chopping operation so that the current value Iac approaches the similar shape of the generated target current waveform.

さらに、制御回路700は、直流電圧検出器710により検出された直流電圧Vdcが、制御回路700内で設定された所望の電圧になるように、その偏差に応じて、生成する目標電流波形の相似比率を調整する。ここで、制御回路700は、実際の直流電圧Vdcが所望の直流電圧より低ければ、目標電流波形の相似比率を増大させて、大きな電流になるように制御し、実際の直流電圧Vdcが所望の直流電圧よりも高ければ、小さな電流になるように制御する。 Further, the control circuit 700 resembles the target current waveform generated according to the deviation so that the DC voltage Vdc detected by the DC voltage detector 710 becomes a desired voltage set in the control circuit 700. Adjust the ratio. Here, if the actual DC voltage Vdc is lower than the desired DC voltage, the control circuit 700 increases the similarity ratio of the target current waveform and controls it so that the current becomes large, and the actual DC voltage Vdc is desired. If it is higher than the DC voltage, it is controlled so that the current is small.

また、実施の形態7の整流回路装置においても、前述の各実施の形態において説明したチョッピング制御を行うことにより、同様の作用効果を奏することができる。 Further, also in the rectifier circuit device of the seventh embodiment, the same effect can be obtained by performing the chopping control described in each of the above-described embodiments.

(実施の形態8)
以下、本発明に係る実施の形態8の整流回路装置について説明する。
(Embodiment 8)
Hereinafter, the rectifier circuit device of the eighth embodiment according to the present invention will be described.

図14は、本発明に係る実施の形態8の整流回路装置の構成を示す回路図である。
実施の形態8の整流回路装置は、単相交流電源1の両出力端子を整流ブリッジ2とリアクタ3aを介して半導体スイッチ3cがオン状態のとき、リアクタ3aに電流を充電し、半導体スイッチ3cがオフ状態になったときに、ダイオード3bにより平滑用コンデンサ3dと負荷4に電力を供給する構成である。
FIG. 14 is a circuit diagram showing the configuration of the rectifier circuit device according to the eighth embodiment of the present invention.
In the rectifier circuit device of the eighth embodiment, when the semiconductor switch 3c is on through the rectifier bridge 2 and the reactor 3a at both output terminals of the single-phase AC power supply 1, the reactor 3a is charged with a current, and the semiconductor switch 3c charges the current. When the power is turned off, the diode 3b supplies power to the smoothing capacitor 3d and the load 4.

実施の形態8の整流回路装置におけるチョッピング駆動信号Schの原信号については、前述の実施の形態1において図2を用いて説明した構成と同様の構成により成形することができる。 The original signal of the chopping drive signal Sch in the rectifier circuit device of the eighth embodiment can be formed by the same configuration as that described with reference to FIG. 2 in the first embodiment.

また、実施の形態8の整流回路装置においても、前述の各実施の形態において説明したチョッピング制御をそれぞれの半導体スイッチに対して行うことにより、同様の作用効果を奏することができる。 Further, also in the rectifier circuit device of the eighth embodiment, the same effect can be obtained by performing the chopping control described in each of the above-described embodiments for each semiconductor switch.

本発明に係る整流回路装置は、例えば1ピストンロータリー圧縮機等に代表されるような機械角に合わせて変動のある負荷に対しても、高調波電流の抑制と回路損失の低減を両立することが可能となるため、圧縮機により冷媒を圧縮することによりヒートポンプを構成し、冷房、暖房、あるいは食品などの冷凍を行うもの等の各種用途に幅広く適用できる。 The rectifying circuit device according to the present invention can both suppress harmonic currents and reduce circuit loss even for a load that fluctuates according to the mechanical angle, such as a one-piston rotary compressor or the like. Therefore, a heat pump can be configured by compressing the refrigerant with a compressor, and can be widely applied to various applications such as cooling, heating, and freezing foods.

1 単相交流電源
4 負荷
5 インバータ装置
7 モータ
102 リアクタ
111 交流電流検出部
104a、104b 半導体スイッチ
112 直流電圧検出部
113 モータ電流検出器
220 波形生成部
221 第1の制御部
222 第2の制御部
223 第3の制御部
301 可変LPF器
1 Single-phase AC power supply 4 Load 5 Inverter device 7 Motor 102 Reactor 111 AC current detector 104a, 104b Semiconductor switch 112 DC voltage detector 113 Motor current detector 220 Waveform generator 221 First control unit 222 Second control unit 223 Third control unit 301 Variable LPF device

Claims (6)

半導体スイッチをチョッピング動作させることにより、単相交流電源からの交流電圧、或いは該交流電圧を整流した脈動電圧を、リアクタを介して短絡又は開放し、前記単相交流電源から直流電圧に整流した後、インバータ装置とモータ電流検出器とモータにより構成された負荷に電力を供給する整流回路装置であって、前記整流回路装置は、前記単相交流電圧の波形と同一周波数の目標電流波形を生成する波形生成部と、前記単相交流電源から流れる交流電流、又は整流後の脈動電流を検出する交流電流検出部と、前記直流電圧を検出する直流電圧検出部と、前記モータを回転数制御する前記インバータ装置と、前記検出された交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第1の制御部と、検出された前記直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第2の制御部と、前記単相交流電源の電源半周期毎に電源半周期における前記半導体スイッチのチョッピングが連続して停止している期間であるチョッピング休止位相幅を検出し、前記チョッピング休止位相幅を可変LPF器に入力し、前記可変LPF器の出力が実質的に所定の位相幅となる様に前記所定の目標直流電圧を制御する第3の制御部と、により構成され、前記可変LPF器は、カットオフ周波数を前記インバータ装置の出力信号であるモータ回転数或いはモータ回転数指令値とする事により、カットオフ周波数を可変とした低域通過フィルタである事を特徴とする整流回路装置。 By chopping the semiconductor switch, the AC voltage from the single-phase AC power supply or the pulsating voltage obtained by rectifying the AC voltage is short-circuited or opened via the reactor, and then rectified to the DC voltage from the single-phase AC power supply. , A rectifying circuit device that supplies power to a load composed of an inverter device, a motor current detector, and a motor, and the rectifying circuit device generates a target current waveform having the same frequency as the waveform of the single-phase AC voltage. a waveform generator, the AC current flowing from the single-phase AC power source, or an AC current detecting unit for detecting a pulsating current after rectification, a DC voltage detection unit for detecting the DC voltage, the rotating speed controlling said motor The inverter device , the first control unit that controls the chopping operation of the semiconductor switch so that the detected alternating current waveform substantially becomes the target current waveform, and the detected DC voltage substantially. The second control unit that controls the amplitude of the target current waveform so as to reach a predetermined target DC voltage, and the chopping of the semiconductor switch in the power supply half cycle are continuously stopped every power supply half cycle of the single-phase AC power supply. The chopping pause phase width during this period is detected, the chopping pause phase width is input to the variable LPF device, and the predetermined target DC is so that the output of the variable LPF device becomes substantially a predetermined phase width. The variable LPF device is composed of a third control unit that controls the voltage, and the variable LPF device sets the cutoff frequency as the motor rotation speed or the motor rotation speed command value which is the output signal of the inverter device, thereby setting the cutoff frequency. A rectifying circuit device characterized by being a low-pass filter with variable. 前記所定の位相幅は、電源半周期に対して0度から180度の範囲で、負荷の状況、若しくは外部からの指令に応じて変更して設定されるよう構成された請求項1に記載の整流回路装置。 The first aspect of the present invention, wherein the predetermined phase width is changed and set in a range of 0 to 180 degrees with respect to a half cycle of the power supply according to a load condition or an external command. Rectifier circuit device. 前記負荷の状況の指標として、前記交流電流の値、前記交流電流に基づいて計算される入力電力、または前記モータに対する回転数又は回転数指令値を用いる様に構成された請求項1から請求項2の何れか一項に記載の整流回路装置。 Claims 1 to claim 1 configured to use the value of the alternating current, the input power calculated based on the alternating current, or the rotation speed or the rotation speed command value for the motor as an index of the load situation. 2. The rectifier circuit device according to any one of 2. 前記第3の制御部は、前記単相交流電源の電源半周期において、複数の前記チョッピング休止位相幅が存在するときに、当該期間内のいずれかの位相幅、若しくは合計の位相幅を当該の電源半周期におけるチョッピング休止位相幅とする様に構成された請求項1から請求項3のいずれか一項に記載の整流回路装置。 When a plurality of the chopping pause phase widths exist in the power supply half cycle of the single-phase AC power supply, the third control unit sets any phase width within the period or the total phase width. The rectifier circuit device according to any one of claims 1 to 3, which is configured to have a chopping pause phase width in a power supply half cycle. 前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記単相交流電源の電源半周期において、(a)当該期間の開始点から、所定の中間点までは、時間経過と共に、増加し、若しくは増加し、かつ、一部期間で一定であるように実質的に単調増加し、(b)前記中間点から終了点までは、時間経過とともに、減少し、若しくは減少し、かつ、一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定された請求項1から請求項4の何れか一項に記載の整流回路装置。 In the target current waveform, the instantaneous absolute value of the target current waveform increases with the passage of time from (a) the start point of the period to a predetermined intermediate point in the power supply half cycle of the single-phase AC power supply. However, it increases and increases substantially monotonously so as to be constant for a part of the period. (B) From the midpoint to the end point, it decreases or decreases with the passage of time, and one The rectifier circuit device according to any one of claims 1 to 4 , which is set to have a period of zero after a substantially monotonous decrease so as to be constant in a part period. 前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記単相交流電源の電源半周期において、(a)当該期間の開始点から、所定の第1の中間点までは、ゼロとなる期間を有し、(b)前記第1の中間点から所定の第2の中間点までは、増加し、若しくは増加し、かつ、一部期間で一定であるように実質的に単調増加し、(c)前記第2の中間点から終了点までは、時間経過と共に、減少し、若しくは減少し、かつ、一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定された請求項1から請求項5の何れか一項に記載の整流回路装置。 In the target current waveform, the instantaneous absolute value of the target current waveform is zero in the power supply half cycle of the single-phase AC power supply (a) from the start point of the period to the predetermined first intermediate point. (B) From the first midpoint to a predetermined second midpoint, it increases or increases, and increases substantially monotonously so as to be constant for a part of the period. , (C) The period from the second midpoint to the end point decreases or decreases with the passage of time, and after a substantially monotonous decrease so as to be constant in a part of the period, it becomes zero. The rectifier circuit device according to any one of claims 1 to 5 , which is set to have.
JP2019072763A 2019-04-05 2019-04-05 Rectifier circuit device Active JP6887082B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019072763A JP6887082B2 (en) 2019-04-05 2019-04-05 Rectifier circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019072763A JP6887082B2 (en) 2019-04-05 2019-04-05 Rectifier circuit device

Publications (2)

Publication Number Publication Date
JP2020171175A JP2020171175A (en) 2020-10-15
JP6887082B2 true JP6887082B2 (en) 2021-06-16

Family

ID=72746115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019072763A Active JP6887082B2 (en) 2019-04-05 2019-04-05 Rectifier circuit device

Country Status (1)

Country Link
JP (1) JP6887082B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3589086B2 (en) * 1999-05-17 2004-11-17 松下電器産業株式会社 Power supply
JP4609060B2 (en) * 2004-01-08 2011-01-12 株式会社富士通ゼネラル Power supply
JP2019054609A (en) * 2017-09-14 2019-04-04 パナソニックIpマネジメント株式会社 Motor drive device

Also Published As

Publication number Publication date
JP2020171175A (en) 2020-10-15

Similar Documents

Publication Publication Date Title
KR101995864B1 (en) Inverter control apparatus and method thereof
RU2462806C1 (en) Energy conversion device
WO2018061546A1 (en) Control device for power converter
JP5830691B2 (en) Rectifier circuit device
JP7566175B2 (en) Power conversion devices, motor drive devices and refrigeration cycle application devices
CN102959848B (en) Rectification circuit device
CN104604113B (en) The control device and rectification circuit device of rectification circuit device
JP2003061382A (en) Inverter control method and inverter control circuit
JP6890237B2 (en) Rectifier circuit device
JP6906148B2 (en) Rectifier circuit device
JP6887082B2 (en) Rectifier circuit device
KR20130112015A (en) Rectifier device
JP6471357B2 (en) Rectifier circuit device
JP3490600B2 (en) Pulse width modulation method for power converter
TWI420799B (en) Control system of three - phase AC induction motor driver and its field weakening control method
JP2017017918A (en) Control apparatus of rotating machine driving device
JP2019054609A (en) Motor drive device
JP2016154434A (en) Motor drive unit
JP6340591B2 (en) Rectifier circuit device and control circuit for rectifier circuit device
JP7602166B1 (en) Power Conversion Equipment
CN111934532A (en) Voltage-multiplying rectification PFC circuit, control method thereof and variable-frequency air conditioner
CN111371364A (en) Boost-buck driving method and device, air conditioner and computer readable storage medium
JP7515740B2 (en) Power conversion devices, motor drive devices and refrigeration cycle application devices
JP7282984B2 (en) POWER CONVERTER AND CONTROL METHOD THEREOF
BR112020020016A2 (en) DIRECT POWER CONVERSION APPLIANCE

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210405

R151 Written notification of patent or utility model registration

Ref document number: 6887082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151