Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6897141B2 - 半導体装置とその製造方法 - Google Patents
[go: Go Back, main page]

JP6897141B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP6897141B2
JP6897141B2 JP2017026161A JP2017026161A JP6897141B2 JP 6897141 B2 JP6897141 B2 JP 6897141B2 JP 2017026161 A JP2017026161 A JP 2017026161A JP 2017026161 A JP2017026161 A JP 2017026161A JP 6897141 B2 JP6897141 B2 JP 6897141B2
Authority
JP
Japan
Prior art keywords
metal
electrode
metal layer
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017026161A
Other languages
English (en)
Other versions
JP2018133445A (ja
Inventor
直輝 秋山
直輝 秋山
博基 津間
博基 津間
敬史 久野
敬史 久野
金丸 俊隆
俊隆 金丸
健太 橋本
健太 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017026161A priority Critical patent/JP6897141B2/ja
Priority to US15/883,571 priority patent/US10115798B2/en
Publication of JP2018133445A publication Critical patent/JP2018133445A/ja
Application granted granted Critical
Publication of JP6897141B2 publication Critical patent/JP6897141B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/441Vertical IGBTs
    • H10D12/461Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126Top-view geometrical layouts of the regions or the junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/232Emitter electrodes for IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/62Electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • H10W42/121Arrangements for protection of devices protecting against mechanical damage
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/019Manufacture or treatment of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10Containers or parts thereof
    • H10W76/12Containers or parts thereof characterised by their shape
    • H10W76/13Containers comprising a conductive base serving as an interconnection
    • H10W76/138Containers comprising a conductive base serving as an interconnection having another interconnection being formed by a cover plate parallel to the conductive base, e.g. sandwich type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40Fillings or auxiliary members in containers, e.g. centering rings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • H10D30/668Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07351Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07354Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07531Techniques
    • H10W72/07532Compression bonding, e.g. thermocompression bonding
    • H10W72/07533Ultrasonic bonding, e.g. thermosonic bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/341Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347Dispositions of multiple die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/352Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/381Auxiliary members
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/865Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/923Bond pads having multiple stacked layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/926Multiple bond pads having different sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/936Multiple bond pads having different shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9415Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/944Dispositions of multiple bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/981Auxiliary members, e.g. spacers
    • H10W72/983Reinforcing structures, e.g. collars
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Description

本明細書で開示する技術は、半導体装置とその製造方法に関する。
特許文献1に、半導体装置が開示されている。この半導体装置は、半導体基板と、半導体基板の表面上に設けられた電極とを備える。電極は、第1金属層、第2金属層及び第3金属層を有する。第2金属層は、第1金属層と第3金属層との間に位置する中間層であり、第2金属層の金属材料は、第1金属層及び第3金属層の各金属材料よりも引張強さが大きい。そのことから、第2金属層は高強度金属膜と称されている。
特開2011−249491号公報
上記した電極構造によると、電極の強度が高まることから、半導体装置の故障を防ぐことができる。例えば、半導体装置の電極では、半導体装置の熱膨張に起因して高い応力が局所的に生じ、それによって電極に亀裂が生じることがある。電極に微小な亀裂が生じた段階では、半導体装置の特性に大きな影響は生じない。しかしながら、この亀裂が成長して半導体基板まで達すると、半導体基板内に形成された半導体素子が損傷を受けて、半導体装置の特性や動作に大きな支障が生じ得る。この点に関して、電極が高強度の中間層を有していると、電極における亀裂の成長が抑制され、亀裂が半導体基板まで達することを避けることができる。
その一方で、高強度の中間層を有する電極に、ワイヤボンディングを実施すると、電極に負荷される圧力や超音波振動によって、高強度の中間層に亀裂が生じ得ることが判明した。高強度の中間層に亀裂が生じると、そこを起点として、半導体基板まで達する亀裂が生じるおそれがある。即ち、ワイヤボンディングが実施される電極では、高強度な中間層の存在が、かえって半導体装置の故障を招く要因となり得る。このように、高強度な中間層を有する電極構造は、半導体装置の故障を防ぐ対策になり得るとともに、半導体装置の故障を招く要因にもなり得る。
従って、本明細書は、半導体装置の電極に高強度な中間層を適切に採用するための技術を提供する。
本技術の一側面により、半導体装置が開示される。この半導体装置は、半導体基板と、半導体基板の表面上に設けられており、導電性部材へはんだ付けによって接続される第1電極と、半導体基板の表面上に設けられており、導電性部材へワイヤボンディングによって接続される第2電極とを備える。第1電極は、第1金属層、第2金属層及び第3金属層を有し、第2金属層は第1金属層と第3金属層との間に位置する。そして、第2金属層の金属材料は、第1金属層及び第3金属層の各金属材料よりも引張強さが大きい。一方、第2電極は、第1金属層又は第3金属層と同じ金属材料で形成された層を有するとともに、第2金属層と同じ金属材料で形成された層を有さない。
上記した半導体装置は、導電性部材がはんだ付けによって接続される第1電極と、導電性部材がワイヤボンディングによって接続される第2電極とを備える。はんだ付けの対象である第1電極は、中間層として高強度の第2金属層を有する一方で、ワイヤボンディングの対象である第2電極は、第2金属層のような高強度の中間層を有さない。このような構成によると、第1電極では、高強度の第2金属層が存在することによって、例えば熱応力に起因する亀裂の成長が抑制される。一方、第2電極では、高強度の中間層が存在しないことによって、ワイヤボンディングに起因する亀裂の発生が抑制される。このように、本開示による半導体装置では、高強度な中間層を有する電極構造が、複数の電極に対して選択的に採用されており、これによって半導体装置の故障が効果的に抑制される。
本技術の他の一側面により、半導体装置の製造方法が開示される。この製造方法で製造される半導体装置は、半導体基板と、半導体基板の表面上に設けられており、導電性部材へはんだ付けによって接続される第1電極と、半導体基板の表面上に設けられており、導電性部材へワイヤボンディングによって接続される第2電極とを備える。製造方法は、半導体基板の表面上に第1金属膜を形成する工程を備える。第1金属膜は、第1電極が形成される第1範囲と第2電極が形成される第2範囲との両者に形成される。製造方法はさらに、第1金属膜の表面上に第2金属膜を形成する工程を備える。第2金属膜の金属材料は、第1金属膜の金属材料よりも引張強さが大きく、第2金属膜は、第1範囲と第2範囲との両者に形成される。製造方法はさらに、第2金属膜のうち第2範囲に形成された部分を除去する工程と、第2金属膜の表面上に第3金属膜を形成する工程とを備える。第3金属膜の金属材料は、第2金属膜の金属材料よりも引張強さが小さく、第3金属膜は第1範囲と第2範囲との両者に形成される。第2範囲では、第3金属膜が第1金属膜の表面上に直接形成される。
上記した製造方法によると、半導体基板の表面上に、中間層として高強度の第2金属層を有する第1電極と、第2金属層のような高強度の中間層を有さない第2電極とを、並行して形成することができる。これにより、前述したような故障し難い半導体装置を、比較的に容易に製造することができる。
実施例の半導体装置10の平面図を示す。 図1中のII−II線における断面図。 図1中のIII−III線における断面図。 半導体装置10を含む半導体パッケージ50の一例を示す。 実施例における信号用電極16へのワイヤボンディングを模式的に示す。 図5との比較例として、信号用電極16が高強度の中間層44aを有する場合に、ワイヤボンディングによって中間層44aに亀裂が生じる様子を示す図。 半導体装置10の製造方法の流れを示すフローチャート。 第1金属膜42fを形成する工程を模式的に示す(素子領域X)。 第1金属膜42fを形成する工程を模式的に示す(周辺領域Y)。 第2金属膜44fを形成する工程を模式的に示す(素子領域X)。 第2金属膜44fを形成する工程を模式的に示す(周辺領域Y)。 第2金属膜44fを除去する工程を模式的に示す(素子領域X)。 第2金属膜44fを除去する工程を模式的に示す(周辺領域Y)。 第3金属膜46fを形成する工程を模式的に示す(素子領域X)。 第3金属膜46fを形成する工程を模式的に示す(周辺領域Y)。 保護膜20を形成する工程を模式的に示す(素子領域X)。 保護膜20を形成する工程を模式的に示す(周辺領域Y)。
本技術の一実施形態において、前記半導体基板は、少なくとも一つの半導体素子が位置する素子領域と、前記素子領域の周辺に位置する周辺領域とを有してもよい。この場合、第1電極が素子領域上に位置するとともに、第2電極が周辺領域上に位置するとよい。素子領域上に位置する第1電極には、半導体装置の熱膨張に伴って高い応力が生じやすく、それによって亀裂の生じるおそれも高い。この点に関して、第1電極が高強度な第2金属層を有していると、第1電極に亀裂が生じたとしても、その亀裂の成長が抑制される。それにより、半導体装置の故障を防止することができる。
本技術の一実施形態において、第2電極は、第1金属層及び第3金属層と同じ金属材料のみで形成されており、他の金属材料で形成された中間層を有さないことができる。仮に第2電極が他の金属材料で形成された層を有していると、ワイヤボンディングを実施したときに、当該層において亀裂が生じるおそれがあるためである。
本技術の一実施形態において、第1金属層と第3金属層とは、互いに同じ金属材料で形成されていてもよい。この場合、特に限定されないが、第1金属層及び第3金属層の金属材料は、アルミニウム又はアルミニウム合金(例えばAl−Si系合金)であってよい。但し、他の実施形態として、第1金属層及び第3金属層の各金属材料は、互いに異なる金属材料であってもよい。
本技術の一実施形態において、第2金属層の材料は窒化チタン(TiN)であってよい。窒化チタンは、亀裂の成長を抑制する十分な引張り強さを有する金属材料の一つである。なお、第2金属層の材料は、窒化チタンに限定されず、例えばチタン(Ti)、タングステン(W)、モリブデン(Mo)又はそれらの少なくとも一つを含む合金といった、他の金属材料であってもよい。
図面を参照して、実施例の半導体装置10とその製造方法について説明する。本実施例の半導体装置10は、電力供給用の回路に用いられるパワー半導体装置であって、後述するようにIGBT(Insulated Gate Bipolar Transistor)の構造を有する。特に限定されないが、半導体装置10は、例えばハイブリッド車、燃料電池車又は電気自動車といった電動型の自動車において、コンバータやインバータといった電力変換回路のスイッチング素子として用いることができる。以下では、先ず半導体装置10の構造について説明し、次いで半導体装置10の製造方法について説明する。但し、下記する半導体装置10及びその製造方法は一例であり、本明細書で開示する複数の技術要素は、単独又はいくつかの組み合わせによって、他の様々な半導体装置及びその製造方法に適用することができる。
図1、図2、図3に示すように、半導体装置10は、半導体基板12を備える。半導体基板12は、素子領域Xと、素子領域Xの周辺に位置する周辺領域Yとを有する。素子領域Xには、複数の半導体素子38が形成されている。一例ではあるが、本実施例における半導体素子38は、IGBTの構造を有しており、p型のコレクタ領域22、n型のドリフト領域24、p型のボディ領域26、p型のボディコンタクト領域28及びn型のエミッタ領域30を有する。また、半導体素子38は、ゲート電極32を有する。ゲート電極32は、半導体基板12の上面12aに設けられたトレンチ内に位置しており、ゲート絶縁膜34を介してエミッタ領域30及びボディ領域26に対向している。ゲート電極32は、半導体基板12の上面12aにおいて、層間絶縁膜36で覆われている。このようなIGBTの構造は公知のものであり、適宜変更することができる。また、半導体基板12の材料は、各種の半導体材料であってよく、特に限定されないが、例えばシリコン(Si)、炭化シリコン(SiC)、窒化ガリウム(GaN)であってよい。
ここで、半導体素子38の構造は、IGBTに限定されず、他の種類の半導体素子であってもよい。例えば、半導体素子38の構造は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)といった他のスイッチング素子や、ダイオードであってもよい。あるいは、半導体素子38の構造は、IGBTとダイオードとの両者を含む逆導通IGBT(Reverse-Conduction IGBT:RC−IGBT)であってもよい。
半導体基板12の上面12a上には、上側主電極14と複数の信号用電極16が設けられている。また、半導体基板12の下面12b上には、下側主電極18が設けられている。これらの電極14、16、18は、半導体装置10の電気的な接続端子であり、導電性部材で形成されている。半導体装置10は、これらの電極14、16、18を介して、外部の回路と電気的に接続される。
図1、図2に示すように、上側主電極14は、素子領域X上に位置しており、複数の半導体素子38と電気的に接続されている。即ち、上側主電極14は、電力供給回路用の接続端子である。上側主電極14は、本開示技術における第1電極の一例であり、例えばリードといった導電性部材へ、はんだ付けによって接続されるように設計されている。上側主電極14は、第1金属層42、第2金属層44及び第3金属層46を有する。
第1金属層42は、半導体基板12の上面12aに直接的に接触しており、ボディコンタクト領域28及びエミッタ領域30に対してオーミック接触している。その一方で、第1金属層42は、層間絶縁膜36によってゲート電極32からは絶縁されている。第1金属層42の金属材料は、Al−Si系合金(アルミニウムとシリコンとの合金)である。なお、第1金属層42の金属材料は、Al−Si系合金に限定されず、アルミニウム又は他の種類のアルミニウム合金であってもよい。あるいは、第1金属層42の金属材料は、アルミニウムを含まない金属材料であってもよい。
第2金属層44は、第1金属層42と第3金属層46との間に位置している。本実施例における第2金属層44は、第1金属層42と第3金属層46との両者に直接的に接触しているが、他の実施形態では、第1金属層42と第2金属層44との間と、第2金属層44と第3金属層46との間との少なくとも一方に、導電性を有する他の層が介在してもよい。第2金属層44の金属材料は、窒化チタン(TiN)であり、第1金属層42の金属材料よりも引張強さが大きい。なお、第2金属層44の金属材料は、窒化チタンに限られず、第1金属層42の金属材料よりも引張強さが大きいものであればよい。このような金属材料としては、例えば、チタン(Ti)、タングステン(W)、モリブデン(Mo)又はこれらの少なくとも一つを含む合金が挙げられる。
第3金属層46の金属材料は、Al−Si系合金であり、第1金属層42の金属材料と同じである。従って、第3金属層46の金属材料は、第2金属層44の金属材料よりも引張強さが小さい。なお、第3金属層46の金属材料は、第1金属層42と同様に、Al−Si系合金に限定されない。第3金属層46の金属材料は、第2金属層44の金属材料よりも引張強さが小さいものであればよく、例えばアルミニウム又は他の種類のアルミニウム合金であってもよい。他の実施形態として、第3金属層46の金属材料は、第1金属層42の金属材料と異なるものであってもよい。また、上側主電極14は、はんだとの親和性を高めるために、ニッケル又はその他の金属層を第3金属層46上にさらに有してもよい。
図1、図3に示すように、複数の信号用電極16は、周辺領域Y上に位置している。複数の信号用電極16には、例えば、複数のゲート電極32に接続されたゲート信号電極、半導体装置10に設けられた温度センサ(図示省略)に接続された温度センス電極、半導体基板12に流れる主電流(エミッタ電流)に比例する電流検出用の微小電流を出力する電流センス電極が含まれる。各々の信号用電極16は、本開示技術における第2電極の一例であり、例えばリードといった導電性部材へ、ワイヤボンディングによって接続されるように設計されている。
信号用電極16は、上側主電極14の第1金属層42及び第3金属層46の各金属材料と同じ金属材料で形成されている。即ち、本実施例における信号用電極16は、Al−Si系合金によって形成されている。但し、信号用電極16の金属材料は、Al−Si系合金に限られず、例えばアルミニウム又は他の種類のアルミニウム合金であってもよい。図3に示すように、信号用電極16は、上側主電極14における第2金属層44のような、高強度の中間層を有しておらず、この点において上側主電極14の構造とは異なる。また、信号用電極16と半導体基板12との間には、ポリシリコン層17が設けられている。ポリシリコン層17は、ワイヤボンディング時の力や振動が半導体基板12へ伝わることを緩和する。但し、ポリシリコン層17は、半導体装置10において必ずしも必要とされない。
半導体基板12の上面12a上には、保護膜20が設けられている。保護膜20は、ポリイミドによって形成されている。保護膜20は、主に半導体装置10の周縁に沿って設けられており、かつ、上側主電極14及び複数の信号用電極16を取り囲んでいる。保護膜20は、ポリイミドに限定されず、他の種類の絶縁性材料によって形成されてもよい。
下側主電極18は、半導体基板12の下面12bに接しており、コレクタ領域22に対してオーミック接触している。即ち、下側主電極18は、複数の半導体素子38と電気的に接続されており、電力供給回路用の接続端子として機能する。下側主電極18は、上側主電極14と同様に、例えばリードといった導電性部材へ、はんだ付けによって接続されるように設計されている。本実施例の半導体装置10において、下側主電極18の材料及び構成は特に限定されない。
図4は、半導体装置10の一適用例である半導体パッケージ50の構成を模式的に示す。半導体パッケージ50は、半導体装置10と、半導体装置10を封止する封止体52を備える。封止体52は、絶縁性を有する樹脂材料で形成されており、樹脂モールドとも称される。半導体パッケージ50はさらに、上部リード54、スペーサ54a、複数の信号用リード56、下部リード58を備える。これらの部材54、54a、56、58は、銅といった導電性材料によって形成されている。
上部リード54は、スペーサ54aを介して、半導体装置10の上側主電極14へ電気的に接続されている。前述したように、半導体装置10の上側主電極14は、導電性部材へはんだ付けによって接続されるように設計されている。そのことから、上側主電極14は、スペーサ54aへはんだ付けによって接続されており、上側主電極14とスペーサ54aとの間には、はんだ接合層62が形成されている。また、スペーサ54aは、上部リード54へはんだ付けによって接続されており、スペーサ54aと上部リード54との間には、はんだ接合層64が形成されている。同様に、下部リード58は、半導体装置10の下側主電極18へはんだ付けによって接続されており、下側主電極18と下部リード58との間には、はんだ接合層68が形成されている。
複数の信号用リード56は、半導体装置10の複数の信号用電極16へ、それぞれ電気的に接続されている。前述したように、半導体装置10の各々の信号用電極16は、導電性部材へワイヤボンディングによって接続されるように設計されている。そのことから、図5に示すように、各々の信号用電極16は、対応する一つの信号用リード56へ、ボンディングワイヤ66を介して接続されている。ボンディングワイヤ66の材料は特に限定されず、例えばアルミニウムや銅であってよい。また、ワイヤボンディングの具体的な手法も特に限定されず、例えばボールボンディングやウェッジボンディングであってもよい。
本実施例の半導体装置10では、上側主電極14が、中間層として高強度の第2金属層44を有する。このような電極構造によると、上側主電極14の強度が高まることから、半導体装置10の故障を防ぐことができる。例えば、半導体装置10の上側主電極14では、半導体装置10の熱膨張に起因して高い応力が局所的に生じ、それによって上側主電極14に亀裂が生じることがある。このような亀裂は、特に、保護膜20の内周縁20e(図2参照)において生じやすい。上側主電極14に微小な亀裂が生じた段階では、半導体装置10の特性に大きな影響は生じない。しかしながら、この亀裂が成長して半導体基板12まで達すると、半導体基板12内に形成された半導体素子38が損傷を受けることがある。この場合、半導体装置10の特性や動作に大きな支障が生じ得る。この点に関して、上側主電極14が中間層として高強度の第2金属層44を有していると、上側主電極14における亀裂の成長が抑制され、亀裂が半導体基板12まで達することを避けることができる。
その一方で、仮に、信号用電極16が第2金属層44のような高強度の中間層を有していると、次のような問題が生じ得る。即ち、図6に示すように、高強度の中間層44aを有する信号用電極16に、ワイヤボンディングを実施すると、信号用電極16に負荷される圧力や超音波振動によって、高強度の中間層44aに亀裂が生じ得ることが判明した。高強度の中間層44aに亀裂が生じると、そこを起点として、半導体基板12まで達する亀裂が生じるおそれがある。即ち、ワイヤボンディングが実施される信号用電極16では、高強度な中間層44aの存在が、かえって半導体装置10の故障を招く要因となり得る。そのことから、本実施例の半導体装置10では、はんだ付けの対象である上側主電極14が高強度の第2金属層44を有する一方で、ワイヤボンディングの対象である信号用電極16には、そのような高強度の中間層44aが設けられていない。
次に、半導体装置10の製造方法について説明する。なお、以下の説明では、本実施例の半導体装置10に特有の事項を主に説明し、当業者であれば理解し得る一般的な事項については適宜省略する。図7は、半導体装置10の製造方法を示すフローチャートである。ステップS12では、半導体基板12に半導体素子38(図1参照)の構造を形成する。その具体的な手法については公知であるので、ここでは説明を省略する。
次に、ステップS14では、図8A、図8Bに示すように、半導体基板12の上面12a上に、第1金属膜42fが形成される。第1金属膜42fは、素子領域X上と周辺領域Y上との両者に形成される。なお、素子領域Xは、本開示技術において第1電極が形成される第1範囲の一例であり、周辺領域Yは、本開示技術において第2電極が形成される第2範囲の一例である。第1金属膜42fは、上側主電極14の第1金属層42及び信号用電極16の一部となるものであり、第1金属層42の金属材料(例えばAl−Si系合金)によって形成される。第1金属膜42fは、特に限定されないが、スパッタリングによって形成することができる。
次に、ステップS16では、図9A、図9Bに示すように、第1金属膜42fの表面上に、第2金属膜44fが形成される。第2金属膜44fは、上側主電極14の第2金属層44になるものであり、第2金属層44の金属材料(例えば窒化チタン)によって形成される。即ち、第2金属膜44fの金属材料は、第1金属膜42fの金属材料よりも引張強さが小さい。この段階では、第2金属膜44fは、上側主電極14が形成される素子領域X上だけでなく、複数の信号用電極16が形成される周辺領域Y上にも形成される。第2金属膜44fは、特に限定されないが、スパッタリングによって形成することができる。
次に、ステップS18では、図10A、図10Bに示すように、ステップS16で形成された第2金属膜44fのうち、周辺領域Y上に形成された部分のみを除去する。なお、周辺領域Y上の全ての第2金属膜44fを除去する必要はない。少なくとも複数の信号用電極16が形成される範囲のみ、第2金属膜44fを除去すればよい。第2金属膜44fの部分的な除去は、特に限定されないが、適当なマスクを用いたウエットエッチング又はドライエッチングによって実施することができる。
次に、ステップS20では、図11A、図11Bに示すように、第2金属膜44fの表面上に、第3金属膜46fが形成される。第3金属膜46fは、上側主電極14の第3金属層46及び信号用電極16の一部となるものであり、第3金属層46の金属材料(例えばAl−Si系合金)によって形成される。第3金属膜46fは、素子領域X上と周辺領域Y上との両者に形成される。素子領域X上では、第3金属膜46fが第2金属膜44fの表面上に形成されるが、周辺領域Y上(特に、信号用電極16が形成される範囲)では、第3金属膜46fが第1金属膜42fの表面上に直接形成される。第3金属膜46fは、特に限定されないが、スパッタリングによって形成することができる。
次に、ステップS20では、図12A、図12Bに示すように、上側主電極14及び複数の信号用電極16のパターニング後に、半導体基板12の上面12a上に保護膜20が形成される。前述したように、保護膜20は、ポリイミドといった絶縁性材料によって形成される。保護膜20の形成では、特に限定されないが、ポリイミドの膜を全面的に形成した後に、ウエットエッチングによって、上側主電極14及び複数の信号用電極16を露出させることができる。次に、ステップS24では、半導体基板12の下面12b上に、下側主電極18が形成される。下側主電極18は、特に限定されないが、スパッタリングによって形成することができる。
以上により、又は他のいくつかの工程を経て、半導体装置10が製造される。上記した製造方法によると、半導体基板12の上面12a上に、高強度の第2金属層44を有する上側主電極14と、第2金属層44のような中間層を有さない信号用電極16とを、並行して形成することができる。これにより、半導体装置10を、比較的に容易に製造することができる。
以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。また、本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体基板
12a:半導体基板10の上面
12b:半導体基板10の下面
14:上側主電極
16:信号用電極
18:下側主電極
20:保護膜
20e:保護膜の内周縁
38:半導体素子
42:第1金属層
42f:第1金属膜
44:第2金属層
44f:第2金属膜
46:第3金属層
46f:第3金属膜
50:半導体パッケージ
54:上部リード
54a:スペーサ
56:信号用リード
58:下部リード
62、64、68:はんだ接合層
66:ボンディングワイヤ
X:素子領域
Y:周辺領域

Claims (6)

  1. 半導体基板と、
    前記半導体基板の表面上に設けられており、導電性部材へはんだ付けによって接続される第1電極と、
    前記半導体基板の前記表面上に設けられており、導電性部材へワイヤボンディングによって接続される第2電極と、を備え、
    前記第1電極は、第1金属層、第2金属層及び第3金属層を有し、前記第2金属層は前記第1金属層と前記第3金属層との間に位置するとともに、前記第2金属層の金属材料は、前記第1金属層及び前記第3金属層の各金属材料よりも引張強さが大きく、
    前記第2電極は、前記第1金属層又は前記第3金属層と同じ金属材料で形成された層を有するとともに、前記第2金属層と同じ金属材料で形成された層を有さない、
    半導体装置。
  2. 前記半導体基板は、少なくとも一つの半導体素子が形成された素子領域と、前記素子領域の周辺に位置する周辺領域とを有し、
    前記第1電極が前記素子領域上に位置するとともに、前記第2電極が前記周辺領域上に位置する、請求項1に記載の半導体装置。
  3. 前記第2電極は、前記第1金属層及び前記第3金属層と同じ金属材料のみで形成されており、他の金属材料で形成された中間層を有さない、請求項1又は2に記載の半導体装置。
  4. 前記第1金属層と前記第3金属層とは、互いに同じ金属材料で形成されている、請求項1から3のいずれか一項に記載の半導体装置。
  5. 前記第2金属層の材料は、窒化チタンである、請求項1から4のいずれか一項に記載の半導体装置。
  6. 半導体基板と、前記半導体基板の表面上に設けられており、導電性部材へはんだ付けによって接続される第1電極と、前記半導体基板の前記表面上に設けられており、導電性部材へワイヤボンディングによって接続される第2電極とを備える半導体装置の製造方法であって、
    前記半導体基板の前記表面上に第1金属膜を形成する工程であって、前記第1金属膜は、前記第1電極が形成される第1範囲と前記第2電極が形成される第2範囲との両者に形成される、工程と、
    前記第1金属膜の表面上に第2金属膜を形成する工程であって、前記第2金属膜の金属材料は前記第1金属膜の金属材料よりも引張強さが大きく、前記第2金属膜は前記第1範囲と前記第2範囲との両者に形成される、工程と、
    前記第2金属膜のうち、前記第2範囲に形成された部分を除去する工程と、
    前記第2金属膜の表面上に第3金属膜を形成する工程であって、前記第3金属膜の金属材料は前記第2金属膜の金属材料よりも引張強さが小さく、前記第3金属膜は前記第1範囲と前記第2範囲との両者に形成され、前記第2範囲では前記第3金属膜が前記第1金属膜の前記表面上に直接形成される、工程と、
    を備える製造方法。
JP2017026161A 2017-02-15 2017-02-15 半導体装置とその製造方法 Active JP6897141B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017026161A JP6897141B2 (ja) 2017-02-15 2017-02-15 半導体装置とその製造方法
US15/883,571 US10115798B2 (en) 2017-02-15 2018-01-30 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017026161A JP6897141B2 (ja) 2017-02-15 2017-02-15 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2018133445A JP2018133445A (ja) 2018-08-23
JP6897141B2 true JP6897141B2 (ja) 2021-06-30

Family

ID=63105422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017026161A Active JP6897141B2 (ja) 2017-02-15 2017-02-15 半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US10115798B2 (ja)
JP (1) JP6897141B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108496251B (zh) * 2016-01-22 2022-08-12 日本制铁株式会社 微小开关及使用其的电子设备
JP2018121050A (ja) * 2017-01-24 2018-08-02 トヨタ自動車株式会社 半導体装置とその製造方法
JP7013668B2 (ja) * 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
US10804217B2 (en) 2018-08-10 2020-10-13 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
US11355452B2 (en) * 2018-08-10 2022-06-07 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
JP6929254B2 (ja) * 2018-08-23 2021-09-01 三菱電機株式会社 電力用半導体装置
JP7176397B2 (ja) * 2018-12-21 2022-11-22 株式会社デンソー 半導体装置とその製造方法
JP7167881B2 (ja) * 2019-08-27 2022-11-09 株式会社デンソー 半導体装置
JP7170894B2 (ja) * 2019-10-08 2022-11-14 三菱電機株式会社 半導体装置

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987562A (en) * 1987-08-28 1991-01-22 Fujitsu Limited Semiconductor layer structure having an aluminum-silicon alloy layer
JPH06296012A (ja) * 1993-04-08 1994-10-21 Matsushita Electron Corp 半導体装置およびその製造方法
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies
TW401632B (en) * 1998-03-26 2000-08-11 Fujitsu Ltd Resin molded semiconductor device and method of manufacturing semiconductor package
JP2000183104A (ja) * 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US7015072B2 (en) * 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US6458626B1 (en) * 2001-08-03 2002-10-01 Siliconware Precision Industries Co., Ltd. Fabricating method for semiconductor package
TW498516B (en) * 2001-08-08 2002-08-11 Siliconware Precision Industries Co Ltd Manufacturing method for semiconductor package with heat sink
JP2003068740A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6593222B2 (en) * 2001-09-07 2003-07-15 Lattice Corporation Method to improve the reliability of thermosonic gold to aluminum wire bonds
US6750133B2 (en) * 2002-10-24 2004-06-15 Intel Corporation Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
WO2004070790A2 (en) * 2003-02-03 2004-08-19 United Test And Assembly Center Ltd. Molded high density electronic packaging structure for high performance applications
JP3661695B2 (ja) * 2003-07-11 2005-06-15 株式会社デンソー 半導体装置
US6960831B2 (en) * 2003-09-25 2005-11-01 International Business Machines Corporation Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad
US7239016B2 (en) * 2003-10-09 2007-07-03 Denso Corporation Semiconductor device having heat radiation plate and bonding member
DE60326587D1 (de) * 2003-10-13 2009-04-23 Infineon Technologies Ag Halbleitergehäuse mit Wärmeverteiler
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP4604641B2 (ja) * 2004-10-18 2011-01-05 株式会社デンソー 半導体装置
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
US7975377B2 (en) * 2005-04-28 2011-07-12 Stats Chippac Ltd. Wafer scale heat slug system
JP4822155B2 (ja) * 2005-09-26 2011-11-24 Dowaエレクトロニクス株式会社 サブマウント及びその製造方法
JP2007142138A (ja) * 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
US8410594B2 (en) * 2006-01-11 2013-04-02 Stats Chippac Ltd. Inter-stacking module system
JP4596011B2 (ja) * 2008-01-09 2010-12-08 トヨタ自動車株式会社 半導体装置
US8125091B2 (en) * 2008-03-18 2012-02-28 Lsi Corporation Wire bonding over active circuits
US8952553B2 (en) * 2009-02-16 2015-02-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device with stress relaxation during wire-bonding
JP5545000B2 (ja) * 2010-04-14 2014-07-09 富士電機株式会社 半導体装置の製造方法
JP2011249491A (ja) 2010-05-26 2011-12-08 Mitsubishi Electric Corp 電力用半導体装置
JP5677115B2 (ja) 2011-02-07 2015-02-25 セイコーインスツル株式会社 半導体装置
JP5882069B2 (ja) * 2011-03-29 2016-03-09 エスアイアイ・セミコンダクタ株式会社 半導体装置及びその製造方法
US8558229B2 (en) * 2011-12-07 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for packaged chip
US8704341B2 (en) * 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
JP5811110B2 (ja) * 2013-01-31 2015-11-11 トヨタ自動車株式会社 半導体装置の製造方法
JP5975911B2 (ja) * 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2015002234A (ja) 2013-06-14 2015-01-05 サンケン電気株式会社 半導体装置及びその製造方法
JP5983889B2 (ja) * 2013-09-27 2016-09-06 富士電機株式会社 半導体装置の製造方法
JP6037045B2 (ja) * 2013-10-29 2016-11-30 富士電機株式会社 半導体モジュール
JP6066941B2 (ja) 2014-01-31 2017-01-25 三菱電機株式会社 半導体装置
JP2016004877A (ja) * 2014-06-16 2016-01-12 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP2016143804A (ja) * 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置
JP6455335B2 (ja) * 2015-06-23 2019-01-23 三菱電機株式会社 半導体装置
JP6264334B2 (ja) * 2015-07-21 2018-01-24 トヨタ自動車株式会社 半導体装置
JP6278048B2 (ja) * 2016-02-19 2018-02-14 トヨタ自動車株式会社 半導体装置
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
JP6460016B2 (ja) * 2016-03-09 2019-01-30 トヨタ自動車株式会社 スイッチング素子
JP6299789B2 (ja) * 2016-03-09 2018-03-28 トヨタ自動車株式会社 スイッチング素子

Also Published As

Publication number Publication date
JP2018133445A (ja) 2018-08-23
US20180233571A1 (en) 2018-08-16
US10115798B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
JP6897141B2 (ja) 半導体装置とその製造方法
JP6239214B1 (ja) 電力用半導体装置およびその製造方法
JP5605095B2 (ja) 半導体装置
JP6102598B2 (ja) パワーモジュール
JP6347309B2 (ja) 半導体装置および半導体装置の製造方法
JP6111907B2 (ja) 半導体装置の製造方法
JPWO2017183580A1 (ja) 半導体装置、パワーモジュール及びその製造方法
JP2019016738A (ja) 半導体装置
US20180158762A1 (en) Semiconductor device
JP6305176B2 (ja) 半導体装置及び製造方法
JP5192163B2 (ja) 半導体装置
JP2008545279A (ja) サージ能力が向上されたショットキーダイオード
JP2016039215A (ja) 半導体装置及び半導体装置の製造方法
CN107615463A (zh) 半导体装置的制造方法
JP7495225B2 (ja) 半導体装置
JP7170894B2 (ja) 半導体装置
JP2005019798A (ja) モールド型半導体装置及びその製造方法
JP2007201247A (ja) 高耐圧半導体装置
WO2018029801A1 (ja) 半導体装置
JP4604633B2 (ja) 半導体装置とその製造方法
JP2024108671A (ja) 半導体製造装置および半導体製造装置の製造方法
JP7310571B2 (ja) 半導体装置
JP7415413B2 (ja) 半導体装置
JP7570298B2 (ja) 半導体装置
WO2019123931A1 (ja) パワー半導体装置、モジュール及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20201203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20201203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210524

R151 Written notification of patent or utility model registration

Ref document number: 6897141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250