Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6900660B2 - Module with shield layer - Google Patents
[go: Go Back, main page]

JP6900660B2 - Module with shield layer - Google Patents

Module with shield layer Download PDF

Info

Publication number
JP6900660B2
JP6900660B2 JP2016230368A JP2016230368A JP6900660B2 JP 6900660 B2 JP6900660 B2 JP 6900660B2 JP 2016230368 A JP2016230368 A JP 2016230368A JP 2016230368 A JP2016230368 A JP 2016230368A JP 6900660 B2 JP6900660 B2 JP 6900660B2
Authority
JP
Japan
Prior art keywords
shield layer
module
wiring board
electrode
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016230368A
Other languages
Japanese (ja)
Other versions
JP2018088460A (en
Inventor
新 古矢
新 古矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016230368A priority Critical patent/JP6900660B2/en
Publication of JP2018088460A publication Critical patent/JP2018088460A/en
Application granted granted Critical
Publication of JP6900660B2 publication Critical patent/JP6900660B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、配線基板に実装された電子部品に対する不要電磁波を遮蔽するシールド層を有するモジュールに関する。 The present invention relates to a module having a shield layer that shields unnecessary electromagnetic waves from electronic components mounted on a wiring board.

配線基板の実装面に半導体素子等の電子部品が実装されたモジュールでは、電子部品に対する、外部機器が放射する不要電磁波等による悪影響を低減するために、不要電磁波を遮蔽するシールド層を設ける場合がある。この種のモジュールでは、配線基板の実装面に実装された電子部品を封止樹脂層で被覆し、封止樹脂層の上面及び側面と配線基板の側面を被覆するようにシールド層を設けるものがある。このようなモジュールとして、例えば、図11に示すように特許文献1に記載の半導体装置100がある。 In a module in which electronic components such as semiconductor elements are mounted on the mounting surface of a wiring board, a shield layer that shields unnecessary electromagnetic waves may be provided on the electronic components in order to reduce the adverse effects of unnecessary electromagnetic waves radiated by external devices. is there. In this type of module, electronic components mounted on the mounting surface of a wiring board are covered with a sealing resin layer, and a shield layer is provided so as to cover the upper surface and side surfaces of the sealing resin layer and the side surfaces of the wiring board. is there. As such a module, for example, as shown in FIG. 11, there is a semiconductor device 100 described in Patent Document 1.

半導体装置100は、配線基板101と、配線基板101の一方主面上に搭載された半導体チップ102と、半導体チップ102を封止する封止する封止樹脂層103と、封止樹脂層103の上面及び側面並びに配線基板101の側面を覆う導電性シールド層104とを具備する。配線基板101の一方主面には半導体チップ102との電気的な接続部となる内部接続端子105を有する第1の配線層が設けられ、他方主面には外部機器等との電気的な接続部となる外部接続端子106およびグランド端子107を有する第2の配線層が設けられ、第1の配線層および第2の配線層上には、それぞれ絶縁層として第1のソルダレジスト層108および第2のソルダレジスト層109が形成されている。 The semiconductor device 100 includes a wiring board 101, a semiconductor chip 102 mounted on one main surface of the wiring board 101, a sealing resin layer 103 for sealing the semiconductor chip 102, and a sealing resin layer 103. A conductive shield layer 104 that covers the upper surface and the side surface and the side surface of the wiring board 101 is provided. One main surface of the wiring board 101 is provided with a first wiring layer having an internal connection terminal 105 that serves as an electrical connection portion with the semiconductor chip 102, and the other main surface is electrically connected to an external device or the like. A second wiring layer having an external connection terminal 106 and a ground terminal 107 as a portion is provided, and a first solder resist layer 108 and a first solder resist layer 108 and a first solder resist layer 108 as insulating layers are provided on the first wiring layer and the second wiring layer, respectively. The solder resist layer 109 of 2 is formed.

第2のソルダレジスト層109には、外部接続端子106を露出させる開口部110が設けられており、グランド端子107を配線基板101の下方に向けて露出させる開口部110と、この開口部110から連続して設けられ、配線基板101の側面に向けて露出させる開放部111とが設けられている。導電性シールド層104は、開放部111内に設けられた接続部112を介してグランド端子107に接続されている。 The second solder resist layer 109 is provided with an opening 110 for exposing the external connection terminal 106, and the opening 110 for exposing the ground terminal 107 downward of the wiring board 101 and the opening 110. An open portion 111 which is continuously provided and is exposed toward the side surface of the wiring board 101 is provided. The conductive shield layer 104 is connected to the ground terminal 107 via a connecting portion 112 provided in the opening portion 111.

上記した半導体装置100では、導電性シールド層104が封止樹脂層103の上面及び側面並びに配線基板101の側面を覆うように設けられることによって、外部機器から放射される電磁波の半導体チップ102等への到来を防止したり、半導体チップ102等から放射される不要電磁波の外部への漏洩を防止したりする。 In the semiconductor device 100 described above, the conductive shield layer 104 is provided so as to cover the upper surface and the side surface of the sealing resin layer 103 and the side surface of the wiring board 101, so that the semiconductor chip 102 or the like of electromagnetic waves radiated from an external device is provided. And prevent unnecessary electromagnetic waves radiated from the semiconductor chip 102 and the like from leaking to the outside.

特開2015−154032号公報(段落0010〜0012、図2参照)Japanese Unexamined Patent Publication No. 2015-154032 (see paragraphs 0010 to 0012, FIG. 2)

しかしながら、上記した半導体装置100では、配線基板101の他方主面側から内部に電磁波が侵入したり、当該他方主面側から外部へ電磁波が漏洩したりする虞がある。 However, in the semiconductor device 100 described above, there is a risk that electromagnetic waves may enter the inside from the other main surface side of the wiring board 101, or electromagnetic waves may leak to the outside from the other main surface side.

本発明は、上記した課題に鑑みてなされたものであり、シールド層による電子部品に対するシールド特性の向上を図ることができるモジュールを提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a module capable of improving the shielding characteristics of electronic components by a shielding layer.

上記した目的を達成するために、本発明のモジュールは、一方主面と他方主面を有する配線基板と、前記配線基板の一方主面と他方主面のうち、少なくとも一方主面に実装された電子部品と、前記少なくとも一方主面と前記電子部品とを封止する封止樹脂層と、外部端子電極と、前記配線基板および前記封止樹脂層の前記外部端子電極の配置面以外の面を被覆する第1のシールド層と、前記外部端子電極を隔離するよう前記外部端子電極の配置面を被覆する第2のシールド層とを備え、前記外部端子電極の配置面にはグランド電極およびダミー電極がさらに配置されており、前記第2のシールド層は、前記外部端子電極の配置面のうちの前記ダミー電極の配置領域を被覆し、前記グランド電極の配置領域と当該配置領域の周辺領域とを被覆しておらず、前記グランド電極と前記ダミー電極とを電気的に接続する接続導体をさらに備えることを特徴としている
この構成によれば、外部端子電極の配置面を除いて第1のシールド層で被覆するとともに、外部端子電極を隔離するよう外部端子電極の配置面を第2のシールド層で被覆している。このため、外部端子電極を第2のシールド層に電気的に接続しないようにしつつ、第1のシールド層が被覆していない領域からの電磁波の侵入および漏洩を第2のシールド層で軽減することができ、シールド層による電子部品に対するシールド特性の向上を図ることができる。また、ダミー電極の大きさを変えることにより、グランド電極と第2のシールド層との接触面積を調整することができる。
In order to achieve the above object, the module of the present invention is mounted on at least one of a wiring board having one main surface and the other main surface and one main surface and the other main surface of the wiring board. A surface other than the electronic component, the sealing resin layer for sealing the at least one main surface and the electronic component, the external terminal electrode, and the wiring substrate and the surface of the sealing resin layer other than the arrangement surface of the external terminal electrode. A first shield layer to be covered and a second shield layer to cover the arrangement surface of the external terminal electrode so as to isolate the external terminal electrode are provided, and the ground electrode and the dummy electrode are provided on the arrangement surface of the external terminal electrode. Is further arranged, and the second shield layer covers the arrangement region of the dummy electrode in the arrangement surface of the external terminal electrode, and provides the arrangement region of the ground electrode and the peripheral region of the arrangement region. not covered, and further comprising a connection conductor for electrically connecting the dummy electrode and the ground electrode.
According to this configuration, the surface for arranging the external terminal electrodes is covered with the first shield layer except for the surface for arranging the external terminal electrodes, and the surface for arranging the external terminal electrodes is covered with the second shield layer so as to isolate the external terminal electrodes. Therefore, the second shield layer reduces the intrusion and leakage of electromagnetic waves from the region not covered by the first shield layer while preventing the external terminal electrode from being electrically connected to the second shield layer. It is possible to improve the shielding characteristics of electronic components by the shield layer. Further, by changing the size of the dummy electrode, the contact area between the ground electrode and the second shield layer can be adjusted.

本発明によれば、外部端子電極の配置面を除いて第1のシールド層で被覆するとともに、外部端子電極を隔離するよう外部端子電極の配置面を第2のシールド層で被覆している。このため、外部端子電極を第2のシールド層に電気的に接続しないようにしつつ、第1のシールド層が被覆していない領域からの電磁波の侵入および漏洩を第2のシールド層で軽減することができ、シールド層による電子部品に対するシールド特性の向上を図ることができる。 According to the present invention, the surface for arranging the external terminal electrodes is covered with the first shield layer except for the surface for arranging the external terminal electrodes, and the surface for arranging the external terminal electrodes is covered with the second shield layer so as to isolate the external terminal electrodes. Therefore, the second shield layer reduces the intrusion and leakage of electromagnetic waves from the region not covered by the first shield layer while preventing the external terminal electrode from being electrically connected to the second shield layer. It is possible to improve the shielding characteristics of electronic components by the shield layer.

本発明の第1実施形態に係るモジュールの底面図である。It is a bottom view of the module which concerns on 1st Embodiment of this invention. 図1のA−A”断面図である。FIG. 1 is a cross-sectional view taken along the line AA of FIG. 本発明の第2実施形態に係るモジュールのシールド前の底面図である。It is a bottom view before the shield of the module which concerns on 2nd Embodiment of this invention. 本発明の第2実施形態に係るモジュールのシールド後の底面図である。It is a bottom view after the shield of the module which concerns on 2nd Embodiment of this invention. 図4のB−B”断面図である。FIG. 4 is a cross-sectional view taken along the line BB "in FIG. 本発明の第3実施形態に係るモジュールのシールド前の底面図である。It is a bottom view before the shield of the module which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係るモジュールのシールド後の底面図である。It is a bottom view after the shield of the module which concerns on 3rd Embodiment of this invention. 図7のC−C”断面図である。FIG. 7 is a cross-sectional view taken along the line CC ”of FIG. 本発明の第4実施形態に係るモジュールの断面図である。It is sectional drawing of the module which concerns on 4th Embodiment of this invention. 本発明の第5実施形態に係るモジュールの断面図である。It is sectional drawing of the module which concerns on 5th Embodiment of this invention. 従来のモジュールの断面図である。It is sectional drawing of the conventional module.

<第1実施形態>
本発明の第1実施形態に係るモジュール1について、図1および図2を参照して説明する。なお、図1はモジュール1の底面図、図2は図1のA−A”断面図である。
<First Embodiment>
Module 1 according to the first embodiment of the present invention will be described with reference to FIGS. 1 and 2. 1 is a bottom view of the module 1, and FIG. 2 is a cross-sectional view taken along the line AA of FIG.

第1実施形態に係るモジュール1は、図2に示すように、配線基板2と、配線基板2の一方主面(本発明の電子部品が搭載される「一方主面」に相当)2aに実装された複数の電子部品3と、配線基板2の一方主面2aおよびこの一方主面2aに実装された各電子部品3を封止する封止樹脂層4と、封止樹脂層4の上面および側面並びに配線基板2の側面を被覆する第1のシールド層5と、配線基板2の一方主面2aの反対側の面である他方主面(本発明の「外部端子電極の配置面」に相当)2bの一部領域および第1のシールド層5の側面を被覆して設けられた第2のシールド層6とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載されるものである。 As shown in FIG. 2, the module 1 according to the first embodiment is mounted on one main surface of the wiring board 2 and the wiring board 2 (corresponding to the "one main surface" on which the electronic component of the present invention is mounted) 2a. A sealing resin layer 4 for sealing the plurality of electronic components 3 and each of the electronic components 3 mounted on one main surface 2a of the wiring board 2 and the one main surface 2a, the upper surface of the sealing resin layer 4, and the surface of the sealing resin layer 4. The first shield layer 5 that covers the side surface and the side surface of the wiring board 2 and the other main surface that is the opposite surface of one main surface 2a of the wiring board 2 (corresponding to the "arrangement surface of the external terminal electrode" of the present invention). ) A part of 2b and a second shield layer 6 provided by covering the side surface of the first shield layer 5, and are mounted on, for example, a mother substrate of an electronic device in which a high frequency signal is used. Is.

配線基板2は、例えば、低温同時焼成セラミックスやガラスエポキシ樹脂などで形成され、一方主面2aには、各電子部品3が実装される複数のランド電極7が形成されるとともに、他方主面2bには、外部機器と信号を送受信するための複数の外部端子電極8が形成されている。外部端子電極8は、図1に示すように、5行5列のマトリックス状に配置されている。なお、配線基板2の内部には、複数のグランド電極(不図示)、複数種類の配線電極(不図示)、および複数のビア導体(不図示)が形成されている。ここで、各グランド電極は、例えば、配線基板2の側面から露出するように形成されており、第1のシールド層5と電気的に接続されている。 The wiring board 2 is formed of, for example, low-temperature co-fired ceramics or glass epoxy resin, while a plurality of land electrodes 7 on which each electronic component 3 is mounted are formed on one main surface 2a and the other main surface 2b. Is formed with a plurality of external terminal electrodes 8 for transmitting and receiving signals to and from an external device. As shown in FIG. 1, the external terminal electrodes 8 are arranged in a matrix of 5 rows and 5 columns. A plurality of ground electrodes (not shown), a plurality of types of wiring electrodes (not shown), and a plurality of via conductors (not shown) are formed inside the wiring board 2. Here, each ground electrode is formed so as to be exposed from the side surface of the wiring board 2, for example, and is electrically connected to the first shield layer 5.

また、各ランド電極7、各外部端子電極8、各グランド電極、および各配線電極は、それぞれ、CuやAl等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体は、AgやCu等の金属で形成されている。なお、各ランド電極7および各外部端子電極8には、Ni/Auめっきがそれぞれ施されていてもよい。 Further, each land electrode 7, each external terminal electrode 8, each ground electrode, and each wiring electrode are each made of a metal generally used as a wiring electrode such as Cu or Al. Further, each via conductor is made of a metal such as Ag or Cu. The land electrode 7 and the external terminal electrode 8 may be plated with Ni / Au.

各電子部品3としては、SiやGaAs等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品などが挙げられる。 Examples of each electronic component 3 include semiconductor elements made of semiconductors such as Si and GaAs, and chip components such as chip inductors, chip capacitors, and chip resistors.

封止樹脂層4は、配線基板2の一方主面2aと各電子部品3とを被覆するように設けられている。また、封止樹脂層4は、エポキシ樹脂等の、封止樹脂として一般的に採用される樹脂で形成することができる。 The sealing resin layer 4 is provided so as to cover one main surface 2a of the wiring board 2 and each electronic component 3. Further, the sealing resin layer 4 can be formed of a resin generally used as a sealing resin, such as an epoxy resin.

第1のシールド層5は、封止樹脂層4の上面および側面並びに配線基板2の側面を被覆して設けられており、外部機器から放射される不要電磁波がモジュール1の各電子部品3および各配線電極等へ到来することを低減したり、モジュール1の各電子部品3および各配線電極等から放射される不要電磁波が外部へ漏洩することを低減したりするためのものである。また、第1のシールド層5は、例えば、Cu、Ag、Alなどの導電性の材料により形成することができる。なお、封止樹脂層4の上面および側面並びに配線基板2の側面が本発明の「外部端子電極の配置面以外の面」に相当する。 The first shield layer 5 is provided so as to cover the upper surface and the side surface of the sealing resin layer 4 and the side surface of the wiring board 2, and unnecessary electromagnetic waves radiated from an external device are emitted from each electronic component 3 and each of the module 1. The purpose is to reduce the arrival of unnecessary electromagnetic waves to the wiring electrodes and the like, and to reduce the leakage of unnecessary electromagnetic waves radiated from each electronic component 3 of the module 1 and each wiring electrode and the like to the outside. Further, the first shield layer 5 can be formed of, for example, a conductive material such as Cu, Ag, or Al. The upper surface and side surface of the sealing resin layer 4 and the side surface of the wiring board 2 correspond to the "surface other than the arrangement surface of the external terminal electrode" of the present invention.

第2のシールド層6は、配線基板2の他方主面2bの一部領域および第1のシールド層5の側面を被覆して設けられており、外部機器から放射される不要電磁波がモジュール1の各電子部品3および各配線電極等へ到来することを低減したり、モジュール1の各電子部品3および各配線電極等から放射される不要電磁波が外部へ漏洩することを低減したりするためのものである。 The second shield layer 6 is provided so as to cover a part of the other main surface 2b of the wiring board 2 and the side surface of the first shield layer 5, and unnecessary electromagnetic waves radiated from an external device are emitted from the module 1. This is to reduce the arrival of unnecessary electromagnetic waves from each electronic component 3 and each wiring electrode of the module 1 and to reduce the leakage of unnecessary electromagnetic waves radiated from each electronic component 3 and each wiring electrode of the module 1 to the outside. Is.

ここで、第2のシールド層6が被覆する配線基板2の他方主面2bの一部領域について記載する。第2のシールド層6は、図1および図2に示すように、配線基板2の他方主面2bのうちの各外部端子電極8の配置領域と当該配置領域の周辺領域とを含まない被覆領域(他方主面2bの一部領域に相当)を被覆する。言い換えると、第2のシールド層6には、モジュール1の裏面を当該裏面に垂直な方向から見たときに、各外部端子電極8と重なり合う領域がなく、かつ、各外部端子電極8の周囲と重なる周囲がないように各開口9が形成され、図1および図2に示すように、第2のシールド層6と外部端子電極8との間には、配線基板2の他方主面2bが露出している。つまり、第2のシールド層6は外部端子電極8を隔離するよう配線基板2の他方主面2bを被覆する。このように、各外部端子電極8と第2のシールド層6とは電気的に絶縁されている。また、第2のシールド層6は、例えば、Cu、Ag、Alなどの導電性の材料により形成することができる。 Here, a partial region of the other main surface 2b of the wiring board 2 covered by the second shield layer 6 will be described. As shown in FIGS. 1 and 2, the second shield layer 6 is a covering region that does not include an arrangement region of each external terminal electrode 8 in the other main surface 2b of the wiring board 2 and a peripheral region of the arrangement region. (On the other hand, it corresponds to a part of the main surface 2b). In other words, the second shield layer 6 does not have a region that overlaps with each of the external terminal electrodes 8 when the back surface of the module 1 is viewed from a direction perpendicular to the back surface, and is located around each of the external terminal electrodes 8. Each opening 9 is formed so that there is no overlapping periphery, and as shown in FIGS. 1 and 2, the other main surface 2b of the wiring board 2 is exposed between the second shield layer 6 and the external terminal electrode 8. doing. That is, the second shield layer 6 covers the other main surface 2b of the wiring board 2 so as to isolate the external terminal electrode 8. In this way, each external terminal electrode 8 and the second shield layer 6 are electrically insulated from each other. Further, the second shield layer 6 can be formed of, for example, a conductive material such as Cu, Ag, or Al.

第2のシールド層6および後述する第2のシールド層6a,6b,6dは、第1のシールド層5,5c,5dの側面から第1のシールド層5,5c,5dが被覆していない面にかけて連続して設けられている。 The second shield layer 6 and the second shield layers 6a, 6b, 6d described later are surfaces not covered by the first shield layers 5, 5c, 5d from the side surfaces of the first shield layers 5, 5c, 5d. It is provided continuously over.

(モジュールの製造方法)
次に、モジュール1の製造方法について説明する。
(Module manufacturing method)
Next, the manufacturing method of the module 1 will be described.

まず、一方主面2aに複数のランド電極7が形成され、他方主面2bに複数の外部端子電極8が形成されるとともに、内部に複数のグランド電極、複数種類の配線電極、複数のグランド電極および複数のビア導体等が形成された配線基板2を用意する。各ランド電極7、各外部端子電極8、各グランド電極、および各配線電極については、Ag、Cu等の金属を含有する導電性ペーストをスクリーン印刷するなどしてそれぞれ形成することができる。また、各ビア導体については、レーザ等を用いてビアホールを形成した後、周知の方法により形成することができる。 First, a plurality of land electrodes 7 are formed on one main surface 2a, a plurality of external terminal electrodes 8 are formed on the other main surface 2b, and a plurality of ground electrodes, a plurality of types of wiring electrodes, and a plurality of ground electrodes are internally formed. And a wiring board 2 on which a plurality of via conductors and the like are formed is prepared. Each land electrode 7, each external terminal electrode 8, each ground electrode, and each wiring electrode can be formed by screen printing a conductive paste containing a metal such as Ag or Cu. Further, each via conductor can be formed by a well-known method after forming a via hole using a laser or the like.

次に、配線基板2の一方主面2aに、周知の表面実装技術を用いて複数の電子部品3を実装する。次に、配線基板2の一方主面2aおよびこの一方主面2aに実装された各電子部品3を被覆するように、配線基板2の一方主面2aに封止樹脂層4を形成する。封止樹脂層4の形成に、例えば、塗布方式、印刷方式、コンプレッションモールド方式、トランスファモールド方式等を用いることができる。さらに、封止樹脂層4の表面を平坦化するために、封止樹脂層4の表面を研磨または研削する。 Next, a plurality of electronic components 3 are mounted on one main surface 2a of the wiring board 2 by using a well-known surface mounting technique. Next, the sealing resin layer 4 is formed on one main surface 2a of the wiring board 2 so as to cover one main surface 2a of the wiring board 2 and each electronic component 3 mounted on the one main surface 2a. For the formation of the sealing resin layer 4, for example, a coating method, a printing method, a compression molding method, a transfer molding method, or the like can be used. Further, in order to flatten the surface of the sealing resin layer 4, the surface of the sealing resin layer 4 is polished or ground.

次に、封止樹脂層4の上面および側面並びに配線基板2の側面を被覆するように、封止樹脂層4の上面および側面並びに配線基板2の側面に第1のシールド層5を形成する。第1のシールド層5の形成に、例えば、スパッタ方式、蒸着方式、ペースト塗布方式等を用いることができる。 Next, the first shield layer 5 is formed on the upper surface and the side surface of the sealing resin layer 4 and the side surface of the wiring board 2 so as to cover the upper surface and the side surface of the sealing resin layer 4 and the side surface of the wiring board 2. For the formation of the first shield layer 5, for example, a sputtering method, a vapor deposition method, a paste coating method, or the like can be used.

次に、配線基板2の他方主面2bの被覆領域および第1のシールド層5の側面を被覆するように、配線基板2の他方主面2bの被覆領域および第1のシールド層5の側面に第2のシールド層6を形成する。第2のシールド層6の形成に、例えば、スパッタ方式、蒸着方式、ペースト塗布方式等を用いることができる。なお、配線基板2の他方主面2bの被覆領域を除く領域にマスクをかけることにより、第2のシールド層6に各開口9を形成することができる。 Next, the covering region of the other main surface 2b of the wiring board 2 and the side surface of the first shield layer 5 are covered so as to cover the covering region of the other main surface 2b of the wiring board 2 and the side surface of the first shield layer 5. The second shield layer 6 is formed. For the formation of the second shield layer 6, for example, a sputtering method, a vapor deposition method, a paste coating method, or the like can be used. By masking the region of the wiring board 2 other than the covering region of the other main surface 2b, each opening 9 can be formed in the second shield layer 6.

したがって、上述した第1実施形態によれば、封止樹脂層4の上面および側面並びに配線基板2の側面を被覆する第1のシールド層5に加えて、配線基板2の他方主面2bの被覆領域および第1のシールド層5の側面を被覆する第2のシールド層6を備えている。これにより、モジュール1の上面および側面からモジュール1内部に侵入する電磁波およびモジュール1の上面および側面からモジュール1外部へ漏洩する電磁波を低減することができるとともに、モジュール1の下面からモジュール1内部に侵入する電磁波およびモジュール1の下面からモジュール1外部へ漏洩する電磁波を低減することができる。このように、モジュール1では、第1のシールド層5および第2のシールド層6による電子部品に対するシールド特性の向上を図ることができる。 Therefore, according to the first embodiment described above, in addition to the first shield layer 5 that covers the upper surface and the side surface of the sealing resin layer 4 and the side surface of the wiring board 2, the other main surface 2b of the wiring board 2 is covered. It includes a second shield layer 6 that covers the region and the sides of the first shield layer 5. As a result, it is possible to reduce electromagnetic waves that enter the inside of the module 1 from the upper surface and side surfaces of the module 1 and electromagnetic waves that leak to the outside of the module 1 from the upper surface and side surfaces of the module 1, and also enter the inside of the module 1 from the lower surface of the module 1. It is possible to reduce the electromagnetic waves generated and the electromagnetic waves leaking from the lower surface of the module 1 to the outside of the module 1. As described above, in the module 1, it is possible to improve the shielding characteristics of the electronic components by the first shield layer 5 and the second shield layer 6.

また、通常、第1のシールド層5のモジュール1の側面における厚みは上面における厚みより薄くなる傾向があり、第2のシールド層6のモジュール1の側面における厚みは下面における厚みより薄くなる傾向がある。しかしながら、モジュール1では、モジュール1の側面は、第1のシールド層5および第2のシールド層6の2層で被覆されるため、モジュール1の側面のシールド層の厚み(第1のシールド層5と第2のシールド層6とを合わせた厚み)を大きくすることができる。このため、モジュール1は、モジュール1の側面からモジュール1内部に侵入する電磁波およびモジュール1の側面からモジュール1外部へ漏洩する電磁波を効果的に低減することができる。モジュール1の下面側にシールド層(第2のシールド層6)が設けられない場合、モジュール1のシールド層の上面の厚みと側面の厚みの比はほぼ4:1となるが、モジュール1に2つシールド層(第1のシールド層5、第2のシールド層6)を設けることにより、モジュール1のシールド層の上面の厚みと側面の厚みの比はほぼ2:1となる。このように、モジュール1の側面にも十分な厚さのシールド膜を設けることができるため、側面のシールド効果も改善することができる。 Further, usually, the thickness of the first shield layer 5 on the side surface of the module 1 tends to be thinner than the thickness on the upper surface, and the thickness of the second shield layer 6 on the side surface of the module 1 tends to be thinner than the thickness on the lower surface. is there. However, in the module 1, since the side surface of the module 1 is covered with two layers of the first shield layer 5 and the second shield layer 6, the thickness of the shield layer on the side surface of the module 1 (first shield layer 5). And the thickness of the second shield layer 6 combined) can be increased. Therefore, the module 1 can effectively reduce the electromagnetic waves that enter the inside of the module 1 from the side surface of the module 1 and the electromagnetic waves that leak to the outside of the module 1 from the side surface of the module 1. When the shield layer (second shield layer 6) is not provided on the lower surface side of the module 1, the ratio of the thickness of the upper surface to the thickness of the side surface of the shield layer of the module 1 is approximately 4: 1, but 2 for the module 1. By providing one shield layer (first shield layer 5, second shield layer 6), the ratio of the thickness of the upper surface to the thickness of the side surface of the shield layer of the module 1 becomes approximately 2: 1. As described above, since the shield film having a sufficient thickness can be provided on the side surface of the module 1, the shielding effect on the side surface can also be improved.

<第2実施形態>
本発明の第2実施形態に係るモジュールについて、図3ないし図5を参照して説明する。なお、図3はシールド前のモジュール1aの底面図、図4はシールド後のモジュール1aの底面図、図5は図4のB−B”断面図である。
<Second Embodiment>
The module according to the second embodiment of the present invention will be described with reference to FIGS. 3 to 5. 3 is a bottom view of the module 1a before shielding, FIG. 4 is a bottom view of the module 1a after shielding, and FIG. 5 is a cross-sectional view taken along the line BB of FIG.

第2実施形態に係るモジュール1aが、図1及び図2を用いて説明した第1実施形態に係るモジュール1と異なるのは、図3ないし図5に示すように、基板2の他方主面2bに複数の外部端子電極8とともに複数のグランド電極21が形成され、モジュール1aの裏面に垂直な方向から見たときに、各外部端子電極8と重なり合わずかつ接しないように、また、各グランド電極21の一部と重なり合うように第2のシールド層6aが設けられている点において、異なる。なお、配線基板2内の各グランド電極(不図示)は、各グランド電極21を介して第2のシールド層6aに接続される。その他の構成は第1実施形態に係るモジュール1と同様であるため、同一符号を付すことによりその説明を省略する。 The module 1a according to the second embodiment is different from the module 1 according to the first embodiment described with reference to FIGS. 1 and 2, as shown in FIGS. 3 to 5, the other main surface 2b of the substrate 2. A plurality of ground electrodes 21 are formed together with the plurality of external terminal electrodes 8 so that they do not overlap with each external terminal electrode 8 and slightly touch each ground when viewed from the direction perpendicular to the back surface of the module 1a. It differs in that a second shield layer 6a is provided so as to overlap a part of the electrode 21. Each ground electrode (not shown) in the wiring board 2 is connected to the second shield layer 6a via each ground electrode 21. Since other configurations are the same as those of the module 1 according to the first embodiment, the description thereof will be omitted by adding the same reference numerals.

図3および図5に示すように、基板2の他方主面2bには、複数の外部端子電極8と複数のグランド電極21が形成されている。複数の外部端子電極8は、図3に示すように、矩形の辺上に配され、各辺には5個の外部端子電極8が設けられている。また、グランド電極21は複数の外部端子電極8が配される矩形の内側に4個設けられている。各グランド電極21は、CuやAl等の配線電極として一般的に採用される金属で形成されており、各グランド電極21には、Ni/Auめっきが施されていてもよい。 As shown in FIGS. 3 and 5, a plurality of external terminal electrodes 8 and a plurality of ground electrodes 21 are formed on the other main surface 2b of the substrate 2. As shown in FIG. 3, the plurality of external terminal electrodes 8 are arranged on the sides of the rectangle, and five external terminal electrodes 8 are provided on each side. Further, four ground electrodes 21 are provided inside a rectangle in which a plurality of external terminal electrodes 8 are arranged. Each ground electrode 21 is made of a metal generally used as a wiring electrode such as Cu or Al, and each ground electrode 21 may be Ni / Au plated.

第2のシールド層6aは、図4および図5に示すように、配線基板2の他方主面2bの一部領域および第1のシールド層5の側面を被覆して設けられている。 As shown in FIGS. 4 and 5, the second shield layer 6a is provided so as to cover a part of the other main surface 2b of the wiring board 2 and the side surface of the first shield layer 5.

ここで、第2のシールド層6aが被覆する配線基板2の他方主面2bの一部領域について記載する。第2のシールド層6aは、図4および図5に示すように、配線基板2の他方主面2bのうちの、各外部端子電極8の配置領域と当該配置領域の周辺領域とを含まないともに、各グランド電極21の配置領域の一部を含む被覆領域(他方主面2bの一部領域に相当)を被覆する。言い換えると、第2のシールド層6aには、モジュール1aの裏面を当該裏面に垂直な方向から見たときに、各外部端子電極8と重なり合う領域がなく、かつ、各外部端子電極8の周囲と重なる周囲がないように各開口9が形成され、各グランド電極21とはグランド電極21の中央領域を含まない領域でのみ重なり合うように各開口9aが形成され、図4および図5に示すように、第2のシールド層6aと外部端子電極8との間には、配線基板2の他方主面2bが露出している。このように、各外部端子電極8と第2のシールド層6aとは電気的に絶縁され、各グランド電極21と第2のシールド層6aとは電気的に接続されている。 Here, a partial region of the other main surface 2b of the wiring board 2 covered by the second shield layer 6a will be described. As shown in FIGS. 4 and 5, the second shield layer 6a does not include the arrangement region of each external terminal electrode 8 and the peripheral region of the arrangement region in the other main surface 2b of the wiring board 2. , Covers a covering region (corresponding to a part of the other main surface 2b) including a part of the arrangement region of each ground electrode 21. In other words, the second shield layer 6a does not have a region that overlaps with each of the external terminal electrodes 8 when the back surface of the module 1a is viewed from the direction perpendicular to the back surface, and is located around each of the external terminal electrodes 8. Each opening 9 is formed so that there is no overlapping periphery, and each opening 9a is formed so as to overlap with each ground electrode 21 only in a region not including the central region of the ground electrode 21, as shown in FIGS. 4 and 5. The other main surface 2b of the wiring board 2 is exposed between the second shield layer 6a and the external terminal electrode 8. In this way, each external terminal electrode 8 and the second shield layer 6a are electrically insulated, and each ground electrode 21 and the second shield layer 6a are electrically connected.

したがって、上述した第2実施形態によれば、第1実施形態の効果に加え、各グランド電極21の中央領域を除く領域を第2のシールド層6aで覆っているので、各グランド電極21と第2のシールド層6aとの接触面積の増大を図ることができ、各グランド電極21と第2のシールド層6aとの接触不良を低減することができる。また、配線基板2内のグランド電極の面積を減らすことができ、配線基板2内の配線電極等のレイアウトの設計の自由度が増大する。 Therefore, according to the second embodiment described above, in addition to the effect of the first embodiment, the region excluding the central region of each ground electrode 21 is covered with the second shield layer 6a, so that each ground electrode 21 and the first The contact area of the second shield layer 6a can be increased, and poor contact between each ground electrode 21 and the second shield layer 6a can be reduced. Further, the area of the ground electrode in the wiring board 2 can be reduced, and the degree of freedom in designing the layout of the wiring electrodes and the like in the wiring board 2 is increased.

なお、モジュール1aの裏面を当該裏面に垂直な方向から見たときに、各グランド電極21と第2のシールド層6aとはグランド電極21の一部で重なり合うようにしているが、少なくとも一つのグランド電極21と第2のシールド層6aとはグランド電極21の一部で重なり合うようにし、残りのグランド電極21と第2のシールド層6aとはグランド電極21の全部で重なり合うようにしてもよい。この構成によれば、開口9が減るので、よりシールド効果の向上を図ることができる。 When the back surface of the module 1a is viewed from the direction perpendicular to the back surface, each ground electrode 21 and the second shield layer 6a are overlapped with each other by a part of the ground electrode 21, but at least one ground is used. The electrode 21 and the second shield layer 6a may be overlapped with each other at a part of the ground electrode 21, and the remaining ground electrode 21 and the second shield layer 6a may be overlapped with the entire ground electrode 21. According to this configuration, since the opening 9 is reduced, the shielding effect can be further improved.

<第3実施形態>
本発明の第3実施形態に係るモジュールについて、図6ないし図8を参照して説明する。なお、図6はシールド前のモジュール1bの底面図、図7はシールド後のモジュール1bの底面図、図8は図7のC−C”断面図である。
<Third Embodiment>
The module according to the third embodiment of the present invention will be described with reference to FIGS. 6 to 8. 6 is a bottom view of the module 1b before the shield, FIG. 7 is a bottom view of the module 1b after the shield, and FIG. 8 is a cross-sectional view taken along the line CC of FIG.

第3実施形態に係るモジュール1bが、図1および図2を用いて説明した第1実施形態に係るモジュール1と異なるのは、図6ないし図8に示すように、基板2の他方主面2bに複数の外部端子電極8とともに複数のグランド電極21および複数のダミー電極31が形成され、モジュール1bの裏面に垂直な方向から見たときに、各外部端子電極8および各グランド電極21と重なり合わずかつ接しないように、また、各ダミー電極31全体と重なり合うように、第2のシールド層6bが設けられ、各グランド電極21は各ダミー電極31と接続導体32により電気的に接続されている点において、異なる。その他の構成は第1実施形態に係るモジュール1と同様であるため、同一符号を付すことによりその説明を省略する。 As shown in FIGS. 6 to 8, the module 1b according to the third embodiment is different from the module 1 according to the first embodiment described with reference to FIGS. 1 and 2, that the other main surface 2b of the substrate 2 is different. A plurality of ground electrodes 21 and a plurality of dummy electrodes 31 are formed together with the plurality of external terminal electrodes 8 and overlap with each external terminal electrode 8 and each ground electrode 21 when viewed from a direction perpendicular to the back surface of the module 1b. A second shield layer 6b is provided so as not to touch each other slightly and to overlap with the entire dummy electrode 31, and each ground electrode 21 is electrically connected to each dummy electrode 31 by a connecting conductor 32. In that respect, they are different. Since other configurations are the same as those of the module 1 according to the first embodiment, the description thereof will be omitted by adding the same reference numerals.

図6および図8に示すように、基板2の他方主面2bには、複数の外部端子電極8と複数のグランド電極21と複数のダミー電極31が形成されている。複数の外部端子電極8は、図6に示すように、5行5列のマトリックスのうち、第2行第1列、第2行第2列、第2行第4列、第2行第5列、第4行第1列、第4行第2列、第4行第4列、および第4行第5列を除く対応領域に設けられている。また、複数のグランド電極21は、図6に示すように、5行5列のマトリックスのうち、第2行第2列、第2行第4列、第4行第2列、および第4行第4列の対応領域に設けられている。また、複数のダミー電極31は、図6に示すように、5行5列のマトリックスのうち、第2行第1列、第2行第5列、第4行第1列、および第4行第5列の対応領域に設けられている。各ダミー電極31は、CuやAl等の配線電極として一般的に採用される金属で形成されており、各ダミー電極31には、Ni/Auめっきが施されていてもよい。 As shown in FIGS. 6 and 8, a plurality of external terminal electrodes 8, a plurality of ground electrodes 21, and a plurality of dummy electrodes 31 are formed on the other main surface 2b of the substrate 2. As shown in FIG. 6, the plurality of external terminal electrodes 8 are arranged in a matrix of 5 rows and 5 columns, in which the second row and first column, the second row and second column, the second row and fourth column, and the second row and fifth column. It is provided in the corresponding area excluding the columns, the 4th row and the 1st column, the 4th row and the 2nd column, the 4th row and the 4th column, and the 4th row and the 5th column. Further, as shown in FIG. 6, the plurality of ground electrodes 21 are arranged in the second row, the second column, the second row, the fourth column, the fourth row, the second column, and the fourth row in the matrix of 5 rows and 5 columns. It is provided in the corresponding area of the fourth row. Further, as shown in FIG. 6, the plurality of dummy electrodes 31 are arranged in the second row, the first column, the second row, the fifth column, the fourth row, the first column, and the fourth row in the matrix of 5 rows and 5 columns. It is provided in the corresponding area of the fifth column. Each dummy electrode 31 is made of a metal generally used as a wiring electrode such as Cu or Al, and each dummy electrode 31 may be Ni / Au plated.

第2のシールド層6bは、図7および図8に示すように、配線基板2の他方主面2bの一部領域および第1のシールド層5の側面を被覆して設けられている。 As shown in FIGS. 7 and 8, the second shield layer 6b is provided so as to cover a part of the other main surface 2b of the wiring board 2 and the side surface of the first shield layer 5.

ここで、第2のシールド層6bが被覆する配線基板2の他方主面2bの一部領域について記載する。第2のシールド層6bは、図7および図8に示すように、配線基板2の他方主面2bのうちの、各外部端子電極8の配置領域と当該配置領域の周辺領域とを含まないともに、各グランド電極21の配置領域の配置領域と当該配置領域の周辺領域とを含まない被覆領域(他方主面2bの一部領域に相当)を被覆している。言い換えると、第2のシールド層6bには、モジュール1bの裏面を当該裏面に垂直な方向から見たときに、各外部端子電極8と重なり合う領域がなく、かつ、各外部端子電極8の周囲と重なる周囲がないように各開口9が形成され、各グランド電極21と重なり合う領域がなく、かつ、各グランド電極21の周囲と重なる周囲がないように各開口9bが形成されている。なお、被覆領域は各ダミー電極31の配置領域全てを含んでいる。 Here, a partial region of the other main surface 2b of the wiring board 2 covered by the second shield layer 6b will be described. As shown in FIGS. 7 and 8, the second shield layer 6b does not include the arrangement region of each external terminal electrode 8 and the peripheral region of the arrangement region in the other main surface 2b of the wiring board 2. , Covers a covering region (corresponding to a part of the other main surface 2b) that does not include the placement region of the placement region of each ground electrode 21 and the peripheral region of the placement region. In other words, the second shield layer 6b does not have a region that overlaps with each external terminal electrode 8 when the back surface of the module 1b is viewed from a direction perpendicular to the back surface, and is around the outer terminal electrodes 8. Each opening 9 is formed so that there is no overlapping periphery, and each opening 9b is formed so that there is no region that overlaps with each ground electrode 21 and there is no periphery that overlaps with the periphery of each ground electrode 21. The covering region includes the entire arrangement region of each dummy electrode 31.

モジュール1bの配線基板2の内部には、図8に示すように、各グランド電極21を各ダミー電極31に電気的に接続する複数の接続導体32が設けられている。各接続導体32は、AgやCu等の金属で形成されている。 As shown in FIG. 8, a plurality of connecting conductors 32 for electrically connecting each ground electrode 21 to each dummy electrode 31 are provided inside the wiring board 2 of the module 1b. Each connecting conductor 32 is made of a metal such as Ag or Cu.

図8に示すように、各外部端子電極8は第2のシールド層6bと電気的に絶縁され、各グランド電極21は、第2のシールド層6bに電気的に接続された各ダミー電極31に各接続導体32を介して電気的に接続されることによって、第2のシールド層6bに電気的に接続されている。 As shown in FIG. 8, each external terminal electrode 8 is electrically insulated from the second shield layer 6b, and each ground electrode 21 is connected to each dummy electrode 31 electrically connected to the second shield layer 6b. It is electrically connected to the second shield layer 6b by being electrically connected via each connecting conductor 32.

したがって、上述した第3実施形態によれば、第1実施形態の効果に加え、各ダミー電極31の大きさを変えることにより、各グランド電極21と第2のシールド層6bとの接触面積を調整することができる。 Therefore, according to the third embodiment described above, in addition to the effect of the first embodiment, the contact area between each ground electrode 21 and the second shield layer 6b is adjusted by changing the size of each dummy electrode 31. can do.

<第4実施形態>
本発明の第4実施形態に係るモジュールについて、図9を参照して説明する。なお、図9はモジュール1cの断面図である。
<Fourth Embodiment>
The module according to the fourth embodiment of the present invention will be described with reference to FIG. Note that FIG. 9 is a cross-sectional view of the module 1c.

第4実施形態に係るモジュール1cが、図6ないし図8を用いて説明した第3実施形態に係るモジュール1bと異なるのは、図9に示すように、封止樹脂層4aに一の電子部品と他の電子部品との間を仕切るトレンチ41が形成され、配線基板2の側面と封止樹脂層4cを被覆するように第1のシールド層5cが設けられている点において、異なる。その他の構成は第3実施形態に係るモジュール1bと同様であるため、同一符号を付すことによりその説明を省略する。 As shown in FIG. 9, the module 1c according to the fourth embodiment is different from the module 1b according to the third embodiment described with reference to FIGS. 6 to 8, which is one electronic component in the sealing resin layer 4a. It is different in that a trench 41 that partitions the surface and other electronic components is formed, and a first shield layer 5c is provided so as to cover the side surface of the wiring board 2 and the sealing resin layer 4c. Since other configurations are the same as those of the module 1b according to the third embodiment, the description thereof will be omitted by adding the same reference numerals.

封止樹脂層4cは、配線基板2の一方主面2aと一方主面2aに実装された各電子部品3−1,3−2,3−3とを被覆するように設けられている。封止樹脂層4cには、封止樹脂層4c内を電子部品3−1が存在する部分と、電子部品3−2,3−3が存在する部分とを仕切るトレンチ41が、封止樹脂層4cの上面(本発明の「封止樹脂層における、配線基板の少なくとも一方主面と対向する面と反対側の面」に相当)から配線基板2の方向に向かって、配線基板2にまで達しないように形成されている。 The sealing resin layer 4c is provided so as to cover one main surface 2a of the wiring board 2 and each electronic component 3-1, 3-2, 3-3 mounted on the one main surface 2a. In the sealing resin layer 4c, a trench 41 that partitions the portion where the electronic component 3-1 exists and the portion where the electronic component 3-2, 3-3 exists in the sealing resin layer 4c is formed in the sealing resin layer. From the upper surface of 4c (corresponding to "the surface of the sealing resin layer opposite to the surface facing at least one main surface of the wiring board"), it reaches the wiring board 2 in the direction of the wiring board 2. It is formed so as not to.

第1のシールド層5cは、封止樹脂層4cの上面、側面およびトレンチ41並びに配線基板2の側面を被覆して設けられている。 The first shield layer 5c is provided so as to cover the upper surface, the side surface, the trench 41, and the side surface of the wiring board 2 of the sealing resin layer 4c.

したがって、第4実施形態によれば、第3実施形態の効果に加えて、トレンチ41部分の第1のシールド層5cより、トレンチ41で仕切られた電子部品3−1と電子部品3−2,3−3との間の遮蔽を実現することができる。また、トレンチ41を配線基板2にまで達しない構造にすることで、トレンチ41を形成する際のレーザによる配線基板2の損傷を軽減することができる。 Therefore, according to the fourth embodiment, in addition to the effect of the third embodiment, the electronic component 3-1 and the electronic component 3-2 partitioned by the trench 41 from the first shield layer 5c of the trench 41 portion. Shielding between 3 and 3 can be realized. Further, by forming the trench 41 so as not to reach the wiring board 2, it is possible to reduce damage to the wiring board 2 by the laser when forming the trench 41.

なお、トレンチで電子部品と別の電子部品とを仕切る場合、配線基板の電子部品および別の電子部品を搭載する一方主面を基準とし、電子部品の最も高い位置を第1の高さとし、別の電子部品の最も高い位置を第2の高さとしたときに、第1の高さと第2の高さのうち低い方の高さと比べて、トレンチが配線基板側に形成され、かつ、配線基板の一方主面にまで達しないように、封止樹脂層の配線基板の一方主面と対向する面と反対側の面から形成されるようにしてもよい。このようにすれば、トレンチで仕切られた一方の部分にある電子部品と他方の部分にある電子部品との間の遮蔽を効果的に実現することができる。 When partitioning an electronic component from another electronic component by a trench, the highest position of the electronic component is set as the first height based on the main surface on which the electronic component of the wiring board and another electronic component are mounted. When the highest position of the electronic component is set to the second height, a trench is formed on the wiring board side as compared with the lower height of the first height and the second height, and the wiring board. The sealing resin layer may be formed from a surface opposite to one main surface of the wiring board so as not to reach one main surface. In this way, shielding between the electronic component in one portion and the electronic component in the other portion partitioned by the trench can be effectively realized.

<第5実施形態>
本発明の第5実施形態に係るモジュールについて、図10を参照して説明する。なお、図10はモジュール1dの断面図である。
<Fifth Embodiment>
The module according to the fifth embodiment of the present invention will be described with reference to FIG. Note that FIG. 10 is a cross-sectional view of the module 1d.

第5実施形態に係るモジュール1dが、図1および図2を用いて説明した第1実施形態に係るモジュール1と異なるのは、図10に示すように、配線基板2dの一方主面(本発明の電子部品が搭載される「一方主面」に相当)2daに電子部品3が実装されるとともに、他方主面2db(本発明の電子部品が搭載される「他方主面」に相当)にも電子部品3dが実装され、他方主面2dbと電子部品3dを被覆するように封止樹脂層51が設けられ、金属ピラー(本発明の「外部端子電極」に相当)8dの一方面が封止樹脂層51の下面(本発明の「外部端子電極の配置面」に相当)とほぼ同一面上になるように形成され、封止樹脂層4の上面および側面、配線基板2dの側面並びに封止樹脂層51の側面を被覆するように第1のシールド層5dが形成され、第1のシールド層5dの側面および封止樹脂層51の下面の一部を被覆するように第2のシールド層6dが形成されている点において、異なる。その他の構成は第1実施形態に係るモジュール1と同様であるため、同一符号を付すことによりその説明を省略する。 As shown in FIG. 10, the module 1d according to the fifth embodiment is different from the module 1 according to the first embodiment described with reference to FIGS. 1 and 2 on one main surface of the wiring board 2d (the present invention). The electronic component 3 is mounted on 2da (corresponding to the "one main surface" on which the electronic component of the present invention is mounted), and also on the other main surface 2db (corresponding to the "other main surface" on which the electronic component of the present invention is mounted). An electronic component 3d is mounted, a sealing resin layer 51 is provided so as to cover the other main surface 2db and the electronic component 3d, and one surface of a metal pillar (corresponding to the "external terminal electrode" of the present invention) 8d is sealed. It is formed so as to be substantially on the same surface as the lower surface of the resin layer 51 (corresponding to the “arrangement surface of the external terminal electrode” of the present invention), and the upper surface and side surface of the sealing resin layer 4, the side surface of the wiring board 2d, and the sealing. The first shield layer 5d is formed so as to cover the side surface of the resin layer 51, and the second shield layer 6d covers a part of the side surface of the first shield layer 5d and the lower surface of the sealing resin layer 51. Is different in that is formed. Since other configurations are the same as those of the module 1 according to the first embodiment, the description thereof will be omitted by adding the same reference numerals.

配線基板2dの一方主面2daには複数の電子部品3が搭載され、他方主面2dbには電子部品3dが搭載されている。配線基板2dの一方主面2daには、各電子部品3が実装される複数のランド電極7が形成されるとともに、他方主面2dbには、電子部品3dが実装される複数のランド電極7d、複数の金属ピラー8dの他方面が接続される複数の電極52が形成されている。複数の金属ピラー8dは、導電性材料からなり、モジュール1の裏面を当該裏面に垂直な方向から見たときに、配線基板2dの他方主面2dbの内縁に沿って2重に形成されている。各電極52および各金属ピラー8dは外部機器と信号を送受信するためのものである。封止樹脂層51は、配線基板2の他方主面2dbと電子部品3dとを被覆するように設けられ、各金属ピラー8dの一方面は、封止樹脂層5の下面とほぼ同一面上にあり、封止樹脂層51から露出している。 A plurality of electronic components 3 are mounted on one main surface 2da of the wiring board 2d, and electronic components 3d are mounted on the other main surface 2db. A plurality of land electrodes 7 on which each electronic component 3 is mounted are formed on one main surface 2da of the wiring board 2d, and a plurality of land electrodes 7d on which the electronic component 3d is mounted are formed on the other main surface 2db. A plurality of electrodes 52 are formed to which the other surfaces of the plurality of metal pillars 8d are connected. The plurality of metal pillars 8d are made of a conductive material, and are doubly formed along the inner edge of the other main surface 2db of the wiring board 2d when the back surface of the module 1 is viewed from the direction perpendicular to the back surface. .. Each electrode 52 and each metal pillar 8d are for transmitting and receiving signals to and from an external device. The sealing resin layer 51 is provided so as to cover the other main surface 2db of the wiring board 2 and the electronic component 3d, and one surface of each metal pillar 8d is substantially on the same surface as the lower surface of the sealing resin layer 5. Yes, it is exposed from the sealing resin layer 51.

第1のシールド層5dは、封止樹脂層4の上面および側面、配線基板2の側面、並びに封止樹脂層51の側面を被覆して設けられている。 The first shield layer 5d is provided so as to cover the upper surface and side surfaces of the sealing resin layer 4, the side surface of the wiring board 2, and the side surface of the sealing resin layer 51.

第2のシールド層6dは、封止樹脂層51の下面の一部領域および第1のシールド層5dの側面を被覆して設けられている。 The second shield layer 6d is provided so as to cover a part of the lower surface of the sealing resin layer 51 and the side surface of the first shield layer 5d.

ここで、第2のシールド層6dが被覆する封止樹脂層51の下面の一部領域について記載する。第2のシールド層6dは、図10に示すように、封止樹脂層51の下面のうちの各金属ピラー8dの一方面の領域と当該一方面の領域の周辺領域とを含まない被覆領域(封止樹脂層51の下面の一部領域に相当)を被覆する。言い換えると、第2のシールド層6dには、モジュール1dの裏面を当該裏面に垂直な方向から見たときに、各金属ピラー8dの一方面と重なり合う領域がなく、かつ、各金属ピラー8dの一方面の周囲と重なる周囲がないように各開口9dが形成され、図10に示すように、第2のシールド層6dと金属ピラー8dの一方面との間には、封止樹脂層51が露出している。つまり、第2のシールド層6dは金属ピラー8dの一方面を隔離するよう封止樹脂層51の下面を被覆する。このように、各金属ピラー8dと第2のシールド層6dとは電気的に絶縁されている。 Here, a part of the lower surface of the sealing resin layer 51 covered by the second shield layer 6d will be described. As shown in FIG. 10, the second shield layer 6d is a covering region (as shown in FIG. 10) that does not include a region of one surface of each metal pillar 8d on the lower surface of the sealing resin layer 51 and a peripheral region of the region of the one surface. It covers a part of the lower surface of the sealing resin layer 51). In other words, the second shield layer 6d does not have a region that overlaps with one surface of each metal pillar 8d when the back surface of the module 1d is viewed from a direction perpendicular to the back surface, and is one of the metal pillars 8d. Each opening 9d is formed so as not to overlap the periphery of the direction, and as shown in FIG. 10, the sealing resin layer 51 is exposed between the second shield layer 6d and one surface of the metal pillar 8d. doing. That is, the second shield layer 6d covers the lower surface of the sealing resin layer 51 so as to isolate one surface of the metal pillar 8d. In this way, each metal pillar 8d and the second shield layer 6d are electrically insulated from each other.

したがって、上記した第5実施形態によれば、第1実施形態と同様に、モジュール1dでは、第1のシールド層5dおよび第2のシールド層6dにより、電磁波のモジュール1d内への進入およびモジュール1d外への漏洩を抑えることができる。 Therefore, according to the fifth embodiment described above, as in the first embodiment, in the module 1d, the first shield layer 5d and the second shield layer 6d allow the electromagnetic waves to enter the module 1d and the module 1d. Leakage to the outside can be suppressed.

なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行うことができる。例えば、上記した各実施形態の内容を組み合わせてもよい。第5実施形態では、複数の金属ピラー8dは、モジュール1の裏面を当該裏面に垂直な方向から見たときに、配線基板2dの他方主面2dbの内縁に沿って2重に形成されているとしたが、これに限定されるものではなく、複数の金属ピラーは、モジュールの裏面を当該裏面に垂直な方向から見たときに、1重や3重などであってもよく、また、環状でなくてもよい。 The present invention is not limited to each of the above-described embodiments, and various modifications can be made other than those described above as long as the gist of the present invention is not deviated. For example, the contents of each of the above-described embodiments may be combined. In the fifth embodiment, the plurality of metal pillars 8d are doubly formed along the inner edge of the other main surface 2db of the wiring board 2d when the back surface of the module 1 is viewed from the direction perpendicular to the back surface. However, the present invention is not limited to this, and the plurality of metal pillars may be single or triple when the back surface of the module is viewed from a direction perpendicular to the back surface, and may be annular. It does not have to be.

また、本発明は、配線基板に実装された部品と、不要電磁波を遮蔽するシールド層を有するモジュールに適用することができる。 Further, the present invention can be applied to a component mounted on a wiring board and a module having a shield layer that shields unnecessary electromagnetic waves.

1,1a,1b,1c,1d モジュール、 2,2d 配線基板、 3,3d 電子部品、 4,4c,51 封止樹脂層、 5,5d 第1のシールド層、 6,6a,6b,6d 第2のシールド層、 8,8d 外部端子電極、 21 グランド電極、 31 ダミー電極、 32 接続導体、 41 トレンチ 1,1a, 1b, 1c, 1d module, 2,2d wiring board, 3,3d electronic component, 4,4c, 51 sealing resin layer, 5,5d first shield layer, 6,6a, 6b, 6d first 2 shield layers, 8.8d external terminal electrodes, 21 ground electrodes, 31 dummy electrodes, 32 connection conductors, 41 trenches

Claims (1)

一方主面と他方主面を有する配線基板と、
前記配線基板の一方主面と他方主面のうち、少なくとも一方主面に実装された電子部品と、
前記少なくとも一方主面と前記電子部品とを封止する封止樹脂層と、
外部端子電極と、
前記配線基板および前記封止樹脂層の前記外部端子電極の配置面以外の面を被覆する第1のシールド層と、
前記外部端子電極を隔離するよう前記外部端子電極の配置面を被覆する第2のシールド層と
を備え、
前記外部端子電極の配置面にはグランド電極およびダミー電極がさらに配置されており、
前記第2のシールド層は、前記外部端子電極の配置面のうちの前記ダミー電極の配置領域を被覆し、前記グランド電極の配置領域と当該配置領域の周辺領域とを被覆しておらず、
前記グランド電極と前記ダミー電極とを電気的に接続する接続導体をさらに備える
ことを特徴とするモジュール。
A wiring board having one main surface and the other main surface,
Electronic components mounted on at least one of the main surface and the other main surface of the wiring board.
A sealing resin layer that seals at least one of the main surfaces and the electronic component,
With external terminal electrodes
A first shield layer that covers a surface other than the arrangement surface of the external terminal electrode of the wiring board and the sealing resin layer, and
With a second shield layer that covers the arrangement surface of the external terminal electrode so as to isolate the external terminal electrode.
With
A ground electrode and a dummy electrode are further arranged on the arrangement surface of the external terminal electrode.
The second shield layer covers the arrangement region of the dummy electrode in the arrangement surface of the external terminal electrode, and does not cover the arrangement region of the ground electrode and the peripheral region of the arrangement region.
Features and to makes the chromophore at the distal end module further comprises a connection conductor for electrically connecting the dummy electrode and the ground electrode.
JP2016230368A 2016-11-28 2016-11-28 Module with shield layer Active JP6900660B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016230368A JP6900660B2 (en) 2016-11-28 2016-11-28 Module with shield layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016230368A JP6900660B2 (en) 2016-11-28 2016-11-28 Module with shield layer

Publications (2)

Publication Number Publication Date
JP2018088460A JP2018088460A (en) 2018-06-07
JP6900660B2 true JP6900660B2 (en) 2021-07-07

Family

ID=62494654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016230368A Active JP6900660B2 (en) 2016-11-28 2016-11-28 Module with shield layer

Country Status (1)

Country Link
JP (1) JP6900660B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7124795B2 (en) 2019-06-27 2022-08-24 株式会社村田製作所 Electronic component module, electronic component unit, and electronic component module manufacturing method
WO2021049521A1 (en) 2019-09-13 2021-03-18 株式会社村田製作所 Module
CN114424333A (en) 2019-09-19 2022-04-29 株式会社村田制作所 Module
WO2021060164A1 (en) * 2019-09-27 2021-04-01 株式会社村田製作所 Electronic component module
WO2021124806A1 (en) 2019-12-20 2021-06-24 株式会社村田製作所 Electronic component module and method for manufacturing electronic component module
WO2021131775A1 (en) * 2019-12-27 2021-07-01 株式会社村田製作所 Module
CN219395428U (en) 2020-06-16 2023-07-21 株式会社村田制作所 Module
JP7567862B2 (en) * 2022-06-08 2024-10-16 株式会社村田製作所 Circuit board and circuit module
CN118335723A (en) * 2024-06-13 2024-07-12 成都嘉纳海威科技有限责任公司 A packaging structure with high electromagnetic isolation and manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816647B2 (en) * 2005-11-28 2011-11-16 株式会社村田製作所 Circuit module manufacturing method and circuit module
JP2012159935A (en) * 2011-01-31 2012-08-23 Murata Mfg Co Ltd Electronic component module, method for manufacturing electronic component module, and multifunctional card
JP5622906B1 (en) * 2013-08-09 2014-11-12 太陽誘電株式会社 Circuit module manufacturing method
CN107535078B (en) * 2015-05-20 2020-03-31 株式会社村田制作所 High frequency module

Also Published As

Publication number Publication date
JP2018088460A (en) 2018-06-07

Similar Documents

Publication Publication Date Title
JP6900660B2 (en) Module with shield layer
JP6760397B2 (en) module
JP7120295B2 (en) high frequency module
US10667381B2 (en) High frequency module
JP6414637B2 (en) High frequency module
US10312172B2 (en) High-frequency module
US10674648B2 (en) High-frequency module
WO2018101384A1 (en) High-frequency module
US20150235966A1 (en) Wiring board and semiconductor device using the same
JPWO2019167908A1 (en) High frequency module
WO2011086612A1 (en) Semiconductor device
WO2017043621A1 (en) High-frequency module
US9209053B2 (en) Manufacturing method of a conductive shield layer in semiconductor device
CN110610906A (en) Semiconductor electromagnetic shielding structure and manufacturing method thereof
US11291108B2 (en) Radio-frequency module with shield wall
JP7130958B2 (en) module
US20220310317A1 (en) Electronic component module
US12293976B2 (en) Semiconductor EMI shielding component, semiconductor package structure and manufacturing method thereof
US12279374B2 (en) Circuit module and method for manufacturing submodule
JP7131624B2 (en) module
JP6414639B2 (en) High frequency module and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210531

R150 Certificate of patent or registration of utility model

Ref document number: 6900660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150