Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6900798B2 - Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device - Google Patents
[go: Go Back, main page]

JP6900798B2 - Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device - Google Patents

Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device Download PDF

Info

Publication number
JP6900798B2
JP6900798B2 JP2017118344A JP2017118344A JP6900798B2 JP 6900798 B2 JP6900798 B2 JP 6900798B2 JP 2017118344 A JP2017118344 A JP 2017118344A JP 2017118344 A JP2017118344 A JP 2017118344A JP 6900798 B2 JP6900798 B2 JP 6900798B2
Authority
JP
Japan
Prior art keywords
layer
concave portion
semiconductor laser
conductive layer
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017118344A
Other languages
Japanese (ja)
Other versions
JP2019004064A (en
Inventor
裕隆 井上
裕隆 井上
進 反町
進 反町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Original Assignee
Ushio Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK filed Critical Ushio Denki KK
Priority to JP2017118344A priority Critical patent/JP6900798B2/en
Publication of JP2019004064A publication Critical patent/JP2019004064A/en
Application granted granted Critical
Publication of JP6900798B2 publication Critical patent/JP6900798B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Printer (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、マルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置に関する。 The present invention relates to a multi-beam type semiconductor laser device and a multi-beam type semiconductor laser device.

従来、複数のエミッタ(発光点)を有するマルチビーム型半導体レーザ素子(半導体チップ)をジャンクションダウン実装によりサブマウントに接合するマルチビーム型半導体レーザ装置が知られている。このようなマルチビーム型半導体レーザ装置では、多ビームの独立駆動が行われており、複数のエミッタにそれぞれ対応したリッジ部には、各々が電気的にアイソレーションされた電極が形成されている必要がある。
例えば特許文献1には、マルチビーム型半導体レーザ装置において、半導体チップの表面電極の上面に形成された導電層の幅(電極幅)よりも、サブマウント電極の表面に形成された半田の幅(半田幅)を広くする点が開示されている。このように、半田幅を電極幅よりも広くすることで、溶融接合時に余分な半田が発生しても、電極と接触しない半田領域全体に亘って余剰な半田を広げ、局所的なはみ出しを抑制し、半田玉を発生し難くしている。これにより、半田玉が隣接するエミッタの電極と接触しショートしてしまうことを抑制している。
Conventionally, a multi-beam type semiconductor laser device in which a multi-beam type semiconductor laser element (semiconductor chip) having a plurality of emitters (light emitting points) is bonded to a submount by junction down mounting is known. In such a multi-beam type semiconductor laser device, multi-beam independent driving is performed, and electrodes corresponding to each of a plurality of emitters need to be electrically isolated electrodes. There is.
For example, in Patent Document 1, in a multi-beam type semiconductor laser device, the width of solder formed on the surface of a submount electrode (electrode width) is larger than the width of a conductive layer formed on the upper surface of a surface electrode of a semiconductor chip (electrode width). The point of widening the solder width) is disclosed. By making the solder width wider than the electrode width in this way, even if excess solder is generated during melt bonding, the excess solder is spread over the entire solder region that does not come into contact with the electrodes, and local protrusion is suppressed. However, it makes it difficult for solder balls to be generated. This prevents the solder balls from coming into contact with the electrodes of the adjacent emitters and causing a short circuit.

特開2014−22481号公報Japanese Unexamined Patent Publication No. 2014-22481

しかしながら、マルチビーム型半導体レーザ装置では、近年、更なる狭ピッチ化(例えばビームピッチ40μm以下)が求められている。互いに隣接するエミッタ間の距離が近くなるほど、半田幅を電極幅よりも広く取ることが困難となるため、溶融接合時における半田玉の発生を抑制することが困難となる。
そこで、本発明は、狭ピッチで、かつビームの独立駆動を安定して行うことができるマルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置を提供することを課題としている。
However, in recent years, the multi-beam type semiconductor laser apparatus is required to have a narrower pitch (for example, a beam pitch of 40 μm or less). As the distance between the emitters adjacent to each other becomes closer, it becomes difficult to make the solder width wider than the electrode width, so that it becomes difficult to suppress the generation of solder balls at the time of melt bonding.
Therefore, an object of the present invention is to provide a multi-beam type semiconductor laser device and a multi-beam type semiconductor laser device capable of stably driving a beam independently at a narrow pitch.

上記課題を解決するために、本発明に係るマルチビーム型半導体レーザ素子の一態様は、半導体基板上に形成された、第1クラッド層、活性層および第2クラッド層を含む半導体層を具備するマルチビーム型半導体レーザ素子であって、前記第2クラッド層に形成された、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んで形成される複数のリッジ部と、前記複数のリッジ部上にそれぞれ形成された複数の導電層と、前記導電層のサブマウントに接合されるべき面に、前記光の出射方向に沿って形成された凹状部と、を備え、前記凹状部の側面に開口部が形成されている。 In order to solve the above problems, one aspect of the multi-beam type semiconductor laser device according to the present invention includes a semiconductor layer including a first clad layer, an active layer and a second clad layer formed on a semiconductor substrate. A multi-beam type semiconductor laser device, which is formed in the second clad layer and extends from the front end face to the rear end face along the light emission direction, and is arranged in order along the direction orthogonal to the light emission direction. A plurality of ridge portions formed by the above, a plurality of conductive layers formed on the plurality of ridge portions, and a surface to be joined to a submount of the conductive layer, formed along the light emission direction. It includes a concave portion that is, a, that has an opening formed on a side surface of the concave portion.

このように、導電層のサブマウントに接合されるべき面に凹状部が形成されているため、実装時に半田を介して導電層とサブマウントとを接合する場合に、余剰な半田を凹状部に収納させることができる。そのため、余剰な半田が外側に押し出されて半田玉となることを抑制することができる。したがって、形成された半田玉が隣接するエミッタの電極等に接触することを抑制し、互いに隣接するエミッタ間のショートを適切に抑制することができる。その結果、レーザの独立駆動を安定して行うことができる。また、半田幅を広くとらなくても、凹状部によって余剰な半田を収納することができるので、狭ピッチに対応することができる。
また、前記凹状部の側面には開口部が形成されている。ここで、凹状部の側面とは、当該凹状部が延伸する方向に対して直交する方向に対向する面である。このように、凹状部の側面に開口部を形成することで、当該開口部から凹状部内の空気を抜くことができ、半田を凹状部に引きこみやすくなる。
In this way, since the concave portion is formed on the surface to be joined to the submount of the conductive layer, when the conductive layer and the submount are joined via solder at the time of mounting, excess solder is applied to the concave portion. Can be stored. Therefore, it is possible to prevent the excess solder from being extruded to the outside and becoming a solder ball. Therefore, it is possible to prevent the formed solder balls from coming into contact with the electrodes or the like of adjacent emitters, and to appropriately suppress short circuits between the emitters adjacent to each other. As a result, the independent drive of the laser can be stably performed. Further, even if the solder width is not wide, the excess solder can be stored by the concave portion, so that it is possible to cope with a narrow pitch.
Further, an opening is formed on the side surface of the concave portion. Here, the side surface of the concave portion is a surface facing the direction orthogonal to the extending direction of the concave portion. By forming the opening on the side surface of the concave portion in this way, the air in the concave portion can be evacuated from the opening, and the solder can be easily drawn into the concave portion.

また、上記のマルチビーム型半導体レーザ素子において、前記導電層は、第1導電層と、該第1導電層上に形成された第2導電層とを含み、前記凹状部は、前記第2導電層に形成されていてもよい。
このように、導電層を第1導電層と第2導電層との少なくとも2段構造とした場合、第2導電層をリッジ部の上方からずらし、実装時にリッジ部に応力が及び難くすることができる。その結果、上記応力による偏光角回転や偏光角のビーム間相対差を小さくすることが可能となり、光学特性を安定させることができる。また、この場合、第2導電層がリッジ部の上方がずれた位置となるために、第2導電層が隣接するエミッタに近づくことになるが、第2導電層に凹状部が形成されているため、実装時における半田玉の形成を適切に抑制することができ、エミッタ間のショートを適切に抑制することができる。
Further, in the multi-beam type semiconductor laser device, the conductive layer includes a first conductive layer and a second conductive layer formed on the first conductive layer, and the concave portion is the second conductive layer. It may be formed in layers.
In this way, when the conductive layer has at least a two-stage structure of the first conductive layer and the second conductive layer, the second conductive layer can be shifted from above the ridge portion to make it difficult for stress to be applied to the ridge portion at the time of mounting. it can. As a result, it is possible to reduce the rotation of the polarization angle due to the stress and the relative difference between the beams of the polarization angle, and it is possible to stabilize the optical characteristics. Further, in this case, since the second conductive layer is located at a position where the upper part of the ridge portion is displaced, the second conductive layer approaches the adjacent emitter, but a concave portion is formed in the second conductive layer. Therefore, the formation of solder balls at the time of mounting can be appropriately suppressed, and the short circuit between the emitters can be appropriately suppressed.

さらに、上記のマルチビーム型半導体レーザ素子において、前記凹状部は、前記前方端面側および前記後方端面側の少なくとも一方に閉塞部が形成されていてもよい。
この場合、実装時に凹状部に引きこまれた半田が凹状部の端面から押し出されることを防止することができる。これにより、凹状部の端面から押し出された半田がレーザ光の出射面を遮蔽してしまうといった事態を回避することができる。
Further, in the above-mentioned multi-beam type semiconductor laser device, the concave portion may have a closed portion formed on at least one of the front end face side and the rear end face side.
In this case, it is possible to prevent the solder drawn into the concave portion during mounting from being extruded from the end face of the concave portion. As a result, it is possible to avoid a situation in which the solder extruded from the end surface of the concave portion shields the emission surface of the laser beam.

らに、上記のマルチビーム型半導体レーザ素子において、前記開口部は、前記光の出射方向に対して直交する方向に対向する2つの側面のうち、電気的に導通している前記リッジ部に近い側の側面に形成されていてもよい。この場合、凹状部に引きこまれた半田が開口部から押し出されてしまった場合であっても、当該半田は、電気的に導通している電極等に接触することになり、隣接するエミッタ間で電気的にショートすることはない。 Et al is, in the multi-beam semiconductor laser device described above, the opening of the two opposing sides in a direction perpendicular to the emission direction of the light, to the ridge portion are electrically conductive It may be formed on the side surface on the near side. In this case, even if the solder drawn into the concave portion is pushed out from the opening, the solder will come into contact with an electrically conducting electrode or the like, and will be between adjacent emitters. There is no electrical short circuit.

また、上記のマルチビーム型半導体レーザ素子において、前記半導体基板および前記半導体層の少なくとも一方に、前記凹状部に対応する凹部が形成されていてもよい。このように、導電層の下地となる面に凹部が形成されている場合、当該凹部を覆うように導電層を配置することで、導電層の最表面に凹部の形状を反映させた凹状部を形成することができる。
さらに、上記のマルチビーム型半導体レーザ素子において、前記導電層のサブマウントに接合されるべき面における前記凹状部の周囲は、前記凹状部の内表面に対して半田の濡れ性の悪い材料により構成されていてもよい。この場合、凹状部に半田が引きこみ易くなり、より適切に半田玉の形成を抑制することができる。
Further, in the above-mentioned multi-beam type semiconductor laser device, a recess corresponding to the concave portion may be formed on at least one of the semiconductor substrate and the semiconductor layer. In this way, when the concave portion is formed on the surface that is the base of the conductive layer, the concave portion that reflects the shape of the concave portion is formed on the outermost surface of the conductive layer by arranging the conductive layer so as to cover the concave portion. Can be formed.
Further, in the multi-beam type semiconductor laser device, the periphery of the concave portion on the surface to be joined to the submount of the conductive layer is made of a material having poor solder wettability with respect to the inner surface of the concave portion. It may have been done. In this case, the solder is easily drawn into the concave portion, and the formation of solder balls can be suppressed more appropriately.

また、本発明に係るマルチビーム型半導体レーザ装置の一態様は、マルチビーム型半導体レーザ素子と、該マルチビーム型半導体レーザ素子が半田層を介して搭載されたサブマウントと、を備えるマルチビーム型半導体レーザ装置であって、前記マルチビーム型半導体レーザ素子は、半導体基板上に形成された、第1クラッド層、活性層および第2クラッド層を含む半導体層と、前記第2クラッド層に形成された、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んで形成される複数のリッジ部と、前記複数のリッジ部上にそれぞれ形成された複数の導電層と、を備えており、前記サブマウントは、前記複数のリッジ部にそれぞれ対応して形成され、前記半田層を介して前記導電層と接合される複数の電極部を備え、前記導電層の前記半田層と接する面および前記電極部の前記半田層と接する面の少なくとも一方に凹状部が形成されており、前記凹状部の側面に開口部が形成されている。 Further, one aspect of the multi-beam type semiconductor laser device according to the present invention is a multi-beam type including a multi-beam type semiconductor laser element and a submount in which the multi-beam type semiconductor laser element is mounted via a solder layer. A semiconductor laser device, the multi-beam type semiconductor laser device is formed on a semiconductor layer including a first clad layer, an active layer, and a second clad layer formed on a semiconductor substrate, and the second clad layer. Further, a plurality of ridge portions formed along the emission direction of light from the front end face to the rear end surface and arranged in order along the direction orthogonal to the emission direction, and a plurality of ridge portions on the plurality of ridge portions, respectively. A plurality of formed conductive layers are provided, and the submount is formed corresponding to each of the plurality of ridge portions, and a plurality of electrode portions bonded to the conductive layer via the solder layer are provided. A concave portion is formed on at least one of a surface of the conductive layer in contact with the solder layer and a surface of the electrode portion in contact with the solder layer, and an opening is formed on a side surface of the concave portion .

このように、導電層の半田層と接する面および電極部の半田層と接する面の少なくとも一方に凹状部が形成されているため、実装時に半田を介して導電層とサブマウントとを接合する場合に、余剰な半田は凹状部に収納させることができる。そのため、余剰な半田が外側に押し出されて半田玉となることを抑制することができる。したがって、形成された半田玉が隣接するエミッタの電極等に接触することを抑制し、互いに隣接するエミッタ間のショートを適切に抑制することができる。その結果、レーザの独立駆動を安定して行うことができる。また、半田幅を広くとらなくても、凹状部によって余剰な半田を収納することができるので、狭ピッチに対応することができる。
さらに、上記のマルチビーム型半導体レーザ装置において、前記光の出射方向に対して直交する方向において、前記半田層の幅が前記導電層の幅以下であってもよい。これにより、更なる狭ピッチ化に対応することができる。
In this way, since the concave portion is formed on at least one of the surface of the conductive layer in contact with the solder layer and the surface of the electrode portion in contact with the solder layer, when the conductive layer and the submount are joined via solder at the time of mounting. In addition, excess solder can be stored in the concave portion. Therefore, it is possible to prevent the excess solder from being extruded to the outside and becoming a solder ball. Therefore, it is possible to prevent the formed solder balls from coming into contact with the electrodes or the like of adjacent emitters, and to appropriately suppress short circuits between the emitters adjacent to each other. As a result, the independent drive of the laser can be stably performed. Further, even if the solder width is not wide, the excess solder can be stored by the concave portion, so that it is possible to cope with a narrow pitch.
Further, in the above-mentioned multi-beam type semiconductor laser apparatus, the width of the solder layer may be equal to or less than the width of the conductive layer in a direction orthogonal to the light emission direction. As a result, it is possible to cope with further narrowing of the pitch.

また、本発明に係るマルチビーム型半導体レーザ素子の製造方法の一態様は、半導体基板上に形成された、第1クラッド層、活性層および第2クラッド層を含む半導体層を具備するマルチビーム型半導体レーザ素子の製造方法であって、前記第2クラッド層に、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んだ複数のリッジ部を形成する工程と、前記複数のリッジ部上にそれぞれ導電層を形成する工程と、前記導電層のサブマウントに接合されるべき面に、前記光の出射方向に沿って凹状部を形成する工程と、を含み、前記凹状部を形成する工程では、前記凹状部の側面に開口部を形成する
これにより、狭ピッチで、かつビームの独立駆動を安定して行うことができるマルチビーム型半導体レーザ素子を製造することができる。
Further, one aspect of the method for manufacturing a multi-beam type semiconductor laser device according to the present invention is a multi-beam type including a semiconductor layer including a first clad layer, an active layer and a second clad layer formed on a semiconductor substrate. A method for manufacturing a semiconductor laser device, which is a method of manufacturing a plurality of semiconductor laser devices, in which a plurality of semiconductor laser elements are stretched in the second clad layer from a front end face to a rear end face along an emission direction of light, and are arranged in order along a direction orthogonal to the emission direction. A step of forming a ridge portion, a step of forming a conductive layer on each of the plurality of ridge portions, and a concave portion formed along the light emitting direction on a surface to be joined to a submount of the conductive layer. a step of, only including, in the step of forming the concave portion, forming an opening in the side surface of the concave portion.
This makes it possible to manufacture a multi-beam type semiconductor laser device capable of stably driving the beam independently at a narrow pitch.

本発明によれば、互いに隣接するリッジ部の距離が狭い場合であっても、当該リッジ部間における半田玉によるショート不良を抑制することができる。したがって、狭ピッチで、かつビームの独立駆動を安定して行うことができるマルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置を実現することができる。 According to the present invention, even when the distance between the ridge portions adjacent to each other is narrow, it is possible to suppress short-circuit defects due to solder balls between the ridge portions. Therefore, it is possible to realize a multi-beam type semiconductor laser device and a multi-beam type semiconductor laser device capable of stably driving the beam independently at a narrow pitch.

本実施形態におけるマルチビーム型半導体レーザ装置の全体構成図である。It is an overall block diagram of the multi-beam type semiconductor laser apparatus in this embodiment. マルチビーム型半導体レーザ素子の構成を示す断面図である。It is sectional drawing which shows the structure of the multi-beam type semiconductor laser element. 凹状部の一例を示す平面図である。It is a top view which shows an example of the concave part. 凹状部の一例を示す平面図である。It is a top view which shows an example of the concave part. 凹状部の一例を示す側面図である。It is a side view which shows an example of the concave part. 凹状部の概念図である。It is a conceptual diagram of a concave part. 凹状部の概念図である。It is a conceptual diagram of a concave part. 凹状部の製法の一例である。This is an example of a method for manufacturing a concave portion. 隣接するエミッタ間のショート不良を説明するための図である。It is a figure for demonstrating the short circuit defect between adjacent emitters. マルチビーム型半導体レーザ装置の別の例を示す断面図である。It is sectional drawing which shows another example of the multi-beam type semiconductor laser apparatus. マルチビーム型半導体レーザ装置の別の例を示す断面図である。It is sectional drawing which shows another example of the multi-beam type semiconductor laser apparatus.

以下、本発明の実施の形態を図面に基づいて説明する。
なお、以下に説明する実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施形態に限定されるものではない。また、以下に説明する図面において、同一または機能的に同様の構成要素については同一符号を付し、その繰り返しの説明は省略する。さらに、各図面は、以下の説明と併せて参照したときに分かりやすいように示したものであり、必ずしも一定の比率の縮尺で描かれていない。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The embodiment described below is an example as a means for realizing the present invention, and should be appropriately modified or changed depending on the configuration of the device to which the present invention is applied and various conditions. It is not limited to the embodiment. Further, in the drawings described below, the same or functionally similar components are designated by the same reference numerals, and the repeated description thereof will be omitted. Further, each drawing is shown for easy understanding when referred to together with the following description, and is not necessarily drawn at a certain ratio of scale.

図1は、本実施形態におけるマルチビーム型半導体レーザ装置(以下、単に「半導体レーザ装置」という。)100の構成例を示す図である。本実施形態における半導体レーザ装置100は、例えばレーザプリンタや複写機などの画像印刷機器の光源として用いることができる。
半導体レーザ装置100は、サブマウント10と、マルチビーム型半導体レーザ素子(以下、「半導体チップ」という。)20と、を備える。
サブマウント10は、半導体チップ20を支持するための支持基板である。サブマウント10は、例えばAlN、SiC等のセラミックにより構成することができる。半導体チップ20は、ジャンクションダウン方式によりサブマウント10に実装される。
FIG. 1 is a diagram showing a configuration example of a multi-beam type semiconductor laser device (hereinafter, simply referred to as “semiconductor laser device”) 100 according to the present embodiment. The semiconductor laser device 100 in this embodiment can be used as a light source for an image printing device such as a laser printer or a copying machine.
The semiconductor laser device 100 includes a submount 10 and a multi-beam type semiconductor laser element (hereinafter, referred to as “semiconductor chip”) 20.
The submount 10 is a support substrate for supporting the semiconductor chip 20. The submount 10 can be made of, for example, a ceramic such as AlN or SiC. The semiconductor chip 20 is mounted on the submount 10 by a junction down method.

半導体チップ20は、本実施形態では、4個のエミッタ(発光点)を具備する4ビーム半導体レーザ素子であり、基板上に、活性層を含む複数の半導体層が積層された構成を有する。例えば、半導体チップ20は、n型半導体基板上に、少なくともn型クラッド層(第1クラッド層)、活性層、p型クラッド層(第2クラッド層)およびp型コンタクト層が、この順に積層された構成を有することができる。半導体チップ20の具体的構成については後述する。半導体チップ20は、所定の注入電流が供給されることで、その両端面(図1では上下端面)から所定の発振波長を有するレーザ光を出射する。なお、半導体チップ20が発するレーザ光の発振波長は特に限定されない。 In the present embodiment, the semiconductor chip 20 is a 4-beam semiconductor laser device including four emitters (light emitting points), and has a configuration in which a plurality of semiconductor layers including an active layer are laminated on a substrate. For example, in the semiconductor chip 20, at least an n-type clad layer (first clad layer), an active layer, a p-type clad layer (second clad layer), and a p-type contact layer are laminated in this order on an n-type semiconductor substrate. Can have a different configuration. The specific configuration of the semiconductor chip 20 will be described later. When a predetermined injection current is supplied, the semiconductor chip 20 emits laser light having a predetermined oscillation wavelength from both end faces (upper and lower end faces in FIG. 1). The oscillation wavelength of the laser beam emitted by the semiconductor chip 20 is not particularly limited.

半導体チップ20が載置されたサブマウント10は、ヒートシンク部40に接合されている。ヒートシンク部40は、円盤状のステム41の円形状の表面の中央部近傍に設けられている。本実施形態では、サブマウント10は、半導体チップ20から出射されるレーザ光の出射方向が、ステム41の円形状の表面に対して垂直な方向に一致するよう、ヒートシンク部40に接合されている。また、このときサブマウント10は、半導体チップ20の発光点がステム41の円形状の表面の略中央に位置するよう、ヒートシンク部40に接合されていてもよい。 The submount 10 on which the semiconductor chip 20 is mounted is joined to the heat sink portion 40. The heat sink portion 40 is provided near the central portion of the circular surface of the disk-shaped stem 41. In the present embodiment, the submount 10 is joined to the heat sink portion 40 so that the emission direction of the laser beam emitted from the semiconductor chip 20 coincides with the direction perpendicular to the circular surface of the stem 41. .. Further, at this time, the submount 10 may be joined to the heat sink portion 40 so that the light emitting point of the semiconductor chip 20 is located substantially at the center of the circular surface of the stem 41.

そして、サブマウント10、半導体チップ20およびヒートシンク部40は、周辺のリードピンやワイヤと共に円筒状のキャップ42によって覆われている。このキャップ42は、半導体チップ20やワイヤ等を保護することを目的として装着される。キャップ42上面の中央部に形成された開口部には、光取出し窓43が設けられており、半導体チップ20の上端面から出射されたレーザ光は、光取出し窓43を透過して半導体レーザ装置100の外部に出射される。
ヒートシンク部40は、高放熱金属材料(例えはCuなど)により構成されており、発光時に半導体チップ20が発する熱は、サブマウント10を介してヒートシンク部40に伝達され、放熱される。
The submount 10, the semiconductor chip 20, and the heat sink portion 40 are covered with a cylindrical cap 42 together with peripheral lead pins and wires. The cap 42 is attached for the purpose of protecting the semiconductor chip 20, the wire, and the like. A light extraction window 43 is provided in the opening formed in the central portion of the upper surface of the cap 42, and the laser light emitted from the upper end surface of the semiconductor chip 20 passes through the light extraction window 43 and is a semiconductor laser device. It is emitted to the outside of 100.
The heat sink portion 40 is made of a highly heat-dissipating metal material (for example, Cu), and the heat generated by the semiconductor chip 20 at the time of light emission is transferred to the heat sink portion 40 via the submount 10 and dissipated.

次に、半導体チップ20の具体的構成について説明する。
図2は、半導体チップ20の具体的構成を示す要部断面図である。この図2に示すように、半導体チップ20は、半導体基板21と、半導体基板21の主面上に積層された複数の半導体層とを備える。ここで、半導体基板21は、例えばGaAs基板とすることができる。また、半導体層は、例えば有機金属気相成長(Metal Organic Chemical Vapor Deposition:MOCVD)法によって堆積されたn型クラッド層22、活性層23、p型第1クラッド層24、p型第2クラッド層25およびp型コンタクト層26を含む。ここで、n型クラッド層22が第1クラッド層に対応し、p型第1クラッド層24およびp型第2クラッド層25が第2クラッド層に対応している。
n型クラッド層22は、例えばAlGaInPにより構成されている。活性層23は、例えばAlGaInPからなる障壁層とGaInP層からなる井戸層とを交互に積層した多重量子井戸( Multi Quantum Well:MQW)構造により構成されている。p型第1クラッド層24およびp型第2クラッド層25は、それぞれ例えばAlGaInPにより構成され、p型コンタクト層26は、例えばGaAsにより構成されている。
Next, a specific configuration of the semiconductor chip 20 will be described.
FIG. 2 is a cross-sectional view of a main part showing a specific configuration of the semiconductor chip 20. As shown in FIG. 2, the semiconductor chip 20 includes a semiconductor substrate 21 and a plurality of semiconductor layers laminated on the main surface of the semiconductor substrate 21. Here, the semiconductor substrate 21 can be, for example, a GaAs substrate. Further, the semiconductor layer includes, for example, an n-type clad layer 22, an active layer 23, a p-type first clad layer 24, and a p-type second clad layer deposited by a metal organic chemical vapor deposition (MOCVD) method. 25 and p-type contact layer 26 are included. Here, the n-type clad layer 22 corresponds to the first clad layer, and the p-type first clad layer 24 and the p-type second clad layer 25 correspond to the second clad layer.
The n-type clad layer 22 is made of, for example, AlGaInP. The active layer 23 is composed of, for example, a multi-quantum well (MQW) structure in which barrier layers made of AlGaInP and well layers made of GaInP layers are alternately laminated. The p-type first clad layer 24 and the p-type second clad layer 25 are each made of, for example, AlGaInP, and the p-type contact layer 26 is made of, for example, GaAs.

p型第2クラッド層25には、凸形の断面形状を有し、互いに平行に延在する複数のリッジ部(メサストライプ)27が形成されている。本実施形態では、半導体チップ20は4ビーム半導体レーザ素子であるため、p型第2クラッド層25には4本のリッジ部27が形成されている。なお、図2では、4本のリッジ部27のうち、2本のリッジ部27が示されている。これら複数のリッジ部27は、各々が一つのエミッタに対応している。
リッジ部27は、前方端面から後方端面に亘り光の出射方向(共振器方向)に沿って延伸するとともに、p型第2クラッド層25上の平面内において、上記光の出射方向(共振器方向)に直交する方向に沿って順に並んで形成されている。
p型コンタクト層26は、リッジ部27を構成するp型第2クラッド層25のそれぞれの上部に形成されている。すなわち、リッジ部27は、p型第2クラッド層25とp型コンタクト層26との2層構造になっている。
The p-type second clad layer 25 has a convex cross-sectional shape, and a plurality of ridge portions (mesa stripes) 27 extending in parallel with each other are formed. In the present embodiment, since the semiconductor chip 20 is a 4-beam semiconductor laser device, four ridge portions 27 are formed on the p-type second clad layer 25. In FIG. 2, two ridge portions 27 out of the four ridge portions 27 are shown. Each of these plurality of ridge portions 27 corresponds to one emitter.
The ridge portion 27 extends from the front end face to the rear end face along the light emission direction (resonator direction), and in the plane on the p-type second clad layer 25, the light emission direction (resonator direction). ) Are arranged in order along the direction orthogonal to).
The p-type contact layer 26 is formed on each upper portion of the p-type second clad layer 25 constituting the ridge portion 27. That is, the ridge portion 27 has a two-layer structure of a p-type second clad layer 25 and a p-type contact layer 26.

p型第2クラッド層25の表面およびリッジ部27には、例えば酸化シリコンからなるパッシベーション膜(絶縁酸化膜)28が形成されている。ただし、リッジ部27の頂部(図2では下面)となる領域には、パッシベーション膜28は形成されておらず、当該頂部においてはp型コンタクト層26が露出している。そして、p型コンタクト層26の表面上およびパッシベーション膜28の表面上には、p型コンタクト層26にオーミック接続されたp型の表面電極29が形成されている。表面電極29は、Ti、Cr、Mo、W、Ni、Pt、Cu、Ag、Auのうち少なくとも1つを含んで構成されている。例えば、表面電極29は、Ti膜、Pt膜およびAu膜を半導体基板21に近い方から順次積層した多層金属膜とすることができる。 A passivation film (insulating oxide film) 28 made of, for example, silicon oxide is formed on the surface of the p-type second clad layer 25 and the ridge portion 27. However, the passivation film 28 is not formed in the region that becomes the top (lower surface in FIG. 2) of the ridge portion 27, and the p-type contact layer 26 is exposed at the top. A p-type surface electrode 29 ohmic-connected to the p-type contact layer 26 is formed on the surface of the p-type contact layer 26 and on the surface of the passivation film 28. The surface electrode 29 is configured to contain at least one of Ti, Cr, Mo, W, Ni, Pt, Cu, Ag, and Au. For example, the surface electrode 29 can be a multilayer metal film in which a Ti film, a Pt film, and an Au film are sequentially laminated from the side closest to the semiconductor substrate 21.

表面電極29上には、導電層が形成されている。本実施形態では、当該導電層は、表面電極29上に形成された第1導電層(1段目厚膜電極)30と、第1導電層30上の一部に形成された、第1導電層30よりも面積の小さい第2導電層(2段目厚膜電極)31とからなる。第1導電層30および第2導電層31は、例えばメッキ法によって形成される金(Au)の層である。また、第2導電層31のサブマウント10に接合されるべき面(図2では下面)には、凹状部32が形成されている。さらに、半導体基板21の裏面(図2では上面)には、n型の裏面電極33が形成されている。裏面電極33は、上述した表面電極29と同様の構成とすることができる。 A conductive layer is formed on the surface electrode 29. In the present embodiment, the conductive layer is a first conductive layer (first-stage thick film electrode) 30 formed on the surface electrode 29 and a first conductive layer formed on a part of the first conductive layer 30. It is composed of a second conductive layer (second-stage thick film electrode) 31 having a smaller area than the layer 30. The first conductive layer 30 and the second conductive layer 31 are layers of gold (Au) formed by, for example, a plating method. Further, a concave portion 32 is formed on the surface (lower surface in FIG. 2) to be joined to the submount 10 of the second conductive layer 31. Further, an n-type back surface electrode 33 is formed on the back surface (upper surface in FIG. 2) of the semiconductor substrate 21. The back surface electrode 33 can have the same configuration as the front surface electrode 29 described above.

半導体チップ20は、表面電極29と裏面電極33とに所定の電流が注入されたとき、4個のリッジ部27のそれぞれの下部の活性層23が発光点となり、例えば650nmの発振波長を有する赤色レーザビームを発振する。そして、その赤色レーザビームは、リッジ部27の延在方向に直交する面である半導体チップ20の両端面(共振器端面)からそれぞれ出射され、そのうちの前方光が図1に示すキャップ42の光取出し窓43を通じてCANパッケージの外部に出射される。 In the semiconductor chip 20, when a predetermined current is injected into the front electrode 29 and the back electrode 33, the active layer 23 below each of the four ridge portions 27 becomes a light emitting point, and the semiconductor chip 20 has a red color having an oscillation wavelength of, for example, 650 nm. Oscillate a laser beam. Then, the red laser beam is emitted from both end faces (resonator end faces) of the semiconductor chip 20 which is a plane orthogonal to the extending direction of the ridge portion 27, and the front light thereof is the light of the cap 42 shown in FIG. It is emitted to the outside of the CAN package through the take-out window 43.

一方、サブマウント10のチップ実装面(図2の上面)には、例えばTi膜の上にPt膜およびAu膜を順次積層した多層金属膜からなる4個のサブマウント電極(電極部)12が形成されている。これら4個のサブマウント電極12は、半導体チップ20をサブマウント10に実装したときに、半導体チップ20のリッジ部27にそれぞれ対応して配置されている。具体的には、各サブマウント電極12は、各第2導電層31に対向するように配置されている。 On the other hand, on the chip mounting surface (upper surface of FIG. 2) of the submount 10, four submount electrodes (electrode portions) 12 composed of, for example, a multilayer metal film in which a Pt film and an Au film are sequentially laminated on a Ti film are formed. It is formed. These four submount electrodes 12 are arranged corresponding to the ridge portions 27 of the semiconductor chip 20 when the semiconductor chip 20 is mounted on the submount 10. Specifically, each submount electrode 12 is arranged so as to face each second conductive layer 31.

また、サブマウント電極12のそれぞれの表面には、例えばAuSn等からなる半田層13が形成されている。ここで、複数のリッジ部27の配列方向(p型第2クラッド層25上の平面内において、共振器方向に直交する方向)において、サブマウント電極12の表面に形成された半田層13の幅は、第2導電層31の幅と同等かそれ以下となっている。つまり、第2導電層31の幅をW、半田層13の幅をLとしたとき、W≧Lの関係が成り立つ。
半導体チップ20の表面電極29と、サブマウント10のサブマウント電極12とは、半田層13と第2導電層31とを溶融接合することによって電気的に接続される。
Further, a solder layer 13 made of, for example, AuSn or the like is formed on each surface of the submount electrode 12. Here, the width of the solder layer 13 formed on the surface of the submount electrode 12 in the arrangement direction of the plurality of ridge portions 27 (the direction orthogonal to the resonator direction in the plane on the p-type second clad layer 25). Is equal to or less than the width of the second conductive layer 31. That is, when the width of the second conductive layer 31 is W and the width of the solder layer 13 is L, the relationship of W ≧ L is established.
The surface electrode 29 of the semiconductor chip 20 and the submount electrode 12 of the submount 10 are electrically connected by melt-bonding the solder layer 13 and the second conductive layer 31.

上述したように、本実施形態では、第2導電層31のサブマウント10と接合されるべき面(接合面)に凹状部32が形成されている。したがって、溶融接合時に発生し得る半田層13の余剰な半田は、凹状部32に収納され、第2導電層31の外側に押し出されることが抑制される。つまり、半田玉の形成を抑制することができる。これにより、半田玉が隣接するエミッタの電極等(例えば、第1導電層30)に接触することを抑制し、互いに隣接するエミッタ間で電気的にショートすることを抑制することができる。その結果、各ビームの独立駆動を安定して行うことができる。また、組み立て歩留りの低下も抑制することができる。 As described above, in the present embodiment, the concave portion 32 is formed on the surface (bonding surface) to be bonded to the submount 10 of the second conductive layer 31. Therefore, the excess solder of the solder layer 13 that may be generated at the time of melt bonding is stored in the concave portion 32 and is suppressed from being pushed out to the outside of the second conductive layer 31. That is, the formation of solder balls can be suppressed. As a result, it is possible to prevent the solder balls from coming into contact with the electrodes or the like of the adjacent emitters (for example, the first conductive layer 30), and to prevent electrical short circuits between the emitters adjacent to each other. As a result, the independent drive of each beam can be stably performed. In addition, a decrease in assembly yield can be suppressed.

図3は、凹状部32の一例を示す平面図である。この図3は、図2の上方から第2導電層31を見た図である。この図3に示すように、凹状部32は、光の出射方向(共振器方向)に沿って形成され、その両端が閉じた構成とすることができる。このように、凹状部32の共振器方向における両端に閉塞部が形成されていることにより、溶融接合時に凹状部32に引きこまれた半田が共振器端面側から押し出されることを防止することができる。これにより、共振器端面側から押し出された半田がレーザ出射面を遮蔽してしまうといった事態を回避することができる。なお、上記閉塞部は、前方端面側および後方端面側のいずれか一方にのみ形成されていてもよい。 FIG. 3 is a plan view showing an example of the concave portion 32. FIG. 3 is a view of the second conductive layer 31 viewed from above in FIG. As shown in FIG. 3, the concave portion 32 is formed along the light emission direction (resonator direction), and both ends thereof can be closed. By forming the closed portions at both ends of the concave portion 32 in the resonator direction in this way, it is possible to prevent the solder drawn into the concave portion 32 from being extruded from the resonator end face side at the time of melt joining. it can. As a result, it is possible to avoid a situation in which the solder extruded from the end face side of the resonator shields the laser emitting surface. The closed portion may be formed only on either the front end face side or the rear end face side.

また、凹状部32には、図4に示すように、その側面に空気抜きのための開口部32aが形成されていてもよい。ここで、凹状部32の側面とは、凹状部32が延伸する方向に対して直交する方向に対向する面である。このように、凹状部32に開口部32aを設けることで、凹状部32が半田を内包し易くなり、より適切に半田玉の形成を抑制することができる。なお、開口部32aの位置および大きさは、図4に示す位置および大きさに限定されるものではなく、任意の位置および大きさとすることができる。図4では、開口部32aは、共振器方向における略中央位置に1つだけ設けられているが、開口部32aは複数設けられていてもよい。
ただし、開口部32aは、図5に示すように、共振器方向に直交する方向に対向する2つの側面のうち、第2導電層31が電気的に導通しているリッジ部27に近い側の側面に形成されていることが好ましい。この場合、開口部32aから空気とともに半田が押し出された場合であっても、ショート不良の問題は発生しない。このように、開口部32aを、第2導電層31が電気的に導通しているリッジ部27に近い側の側面に形成する場合、共振器方向の両端が閉じていれば、例えば、上記側面の全面が開口していてもよい。
Further, as shown in FIG. 4, the concave portion 32 may be formed with an opening 32a for venting air on the side surface thereof. Here, the side surface of the concave portion 32 is a surface facing the concave portion 32 in a direction orthogonal to the extending direction. By providing the opening 32a in the concave portion 32 in this way, the concave portion 32 can easily contain the solder, and the formation of the solder ball can be suppressed more appropriately. The position and size of the opening 32a are not limited to the position and size shown in FIG. 4, and may be any position and size. In FIG. 4, only one opening 32a is provided at a substantially central position in the resonator direction, but a plurality of openings 32a may be provided.
However, as shown in FIG. 5, the opening 32a is located on the side of the two side surfaces facing in the direction orthogonal to the resonator direction, which is closer to the ridge portion 27 in which the second conductive layer 31 is electrically conductive. It is preferably formed on the side surface. In this case, even when the solder is extruded from the opening 32a together with the air, the problem of short circuit failure does not occur. In this way, when the opening 32a is formed on the side surface on the side close to the ridge portion 27 in which the second conductive layer 31 is electrically conductive, if both ends in the resonator direction are closed, for example, the above side surface. The entire surface of the may be open.

また、凹状部32は、任意の製法で形成することができる。例えば、凹状部32は、多段メッキにより形成することができる。すなわち、フォトリソグラフィ工程とレジストの開口部にのみメッキを成膜する工程とを繰り返し、上層にいくほどレジスト開口部の面積を狭くする製法により、凹状部32を形成することができる。ここで、図2に示すように、凹状部32の共振器方向に直交する断面形状を半月状とする場合には、多段メッキ後、段を滑らかにするためのエッチングを行ってもよい。なお、凹状部32の製法は上記に限定されるものではなく、例えば、エッチングストップ層を設けてウェットエッチングする方法や、厚膜の導電層を成膜した後、フォトリソグラフィ工程で凹状部になるべき範囲を開口させ、その後、ドライエッチング(イオンミリング等)やウェットエッチングを行い、レジスト開口部の導電層を凹ませる方法などを用いることもできる。 Further, the concave portion 32 can be formed by any manufacturing method. For example, the concave portion 32 can be formed by multi-stage plating. That is, the concave portion 32 can be formed by a manufacturing method in which the photolithography step and the step of forming a plating film only on the opening of the resist are repeated and the area of the resist opening is narrowed toward the upper layer. Here, as shown in FIG. 2, when the cross-sectional shape of the concave portion 32 orthogonal to the resonator direction is a half-moon shape, etching may be performed to smooth the stages after multi-stage plating. The method for producing the concave portion 32 is not limited to the above. For example, a method of providing an etching stop layer for wet etching or a method of forming a thick conductive layer and then forming the concave portion in a photolithography step. It is also possible to use a method of opening the power range and then performing dry etching (ion milling or the like) or wet etching to dent the conductive layer of the resist opening.

さらに、凹状部32は、別の製法により形成することもできる。例えば、第2導電層31が成膜される面にくぼみ(凹部)を形成しておき、その上に第2導電層31を成膜することで、上記くぼみの形状を反映した凹状部32を有する第2導電層31を形成するようにしてもよい。
図6は、p型第2クラッド層25にくぼみ25aを形成して凹状部32を形成する場合の概念図である。この図6に示すように、くぼみ25aが形成されたp型第2クラッド層25上に第1導電層30を成膜することで、第1導電層30に、くぼみ25aを反映したくぼみ30aを形成する。そして、くぼみ30aが形成された第1導電層30上に第2導電層31を成膜することで、第2導電層31に、くぼみ30aを反映した凹状部32を形成するようにしてもよい。
Further, the concave portion 32 can be formed by another manufacturing method. For example, by forming a recess (recess) on the surface on which the second conductive layer 31 is formed and forming the second conductive layer 31 on the recess, the concave portion 32 reflecting the shape of the recess can be formed. The second conductive layer 31 to have may be formed.
FIG. 6 is a conceptual diagram in the case where the recess 25a is formed in the p-type second clad layer 25 to form the concave portion 32. As shown in FIG. 6, by forming the first conductive layer 30 on the p-type second clad layer 25 on which the recess 25a is formed, the recess 30a reflecting the recess 25a is formed in the first conductive layer 30. Form. Then, by forming the second conductive layer 31 on the first conductive layer 30 in which the recess 30a is formed, the concave portion 32 reflecting the recess 30a may be formed in the second conductive layer 31. ..

なお、p型第2クラッド層25にくぼみ25aを形成するのではなく、図7に示すように、第1導電層30を断続的に成膜することでくぼみ30aを形成したり、第1導電層30に凹状のくぼみ30aを形成したりすることでも、同様に凹状部32を形成することができる。また、図6では、p型第2クラッド層25にくぼみ25aを形成する場合について説明したが、半導体基板21やp型第2クラッド層25よりも半導体基板21に近い半導体層にくぼみを形成し、そのくぼみを維持したまま最表面である第2導電層31の表面に凹状部32を形成するようにしてもよい。
このように、凹状部32の共振器方向に直交する断面形状は、図2に示すような半月状に限定されるものではなく、図6および図7に示すような矩形状または略矩形状であってもよい。なお、当該断面形状は上記に限定されるものではなく、任意の形状であってよい。
In addition, instead of forming the recess 25a in the p-type second clad layer 25, as shown in FIG. 7, the recess 30a is formed by intermittently forming the first conductive layer 30, or the first conductive layer 30 is formed. The concave portion 32 can also be formed in the same manner by forming the concave recess 30a in the layer 30. Further, in FIG. 6, the case where the recess 25a is formed in the p-type second clad layer 25 has been described, but the recess is formed in the semiconductor layer closer to the semiconductor substrate 21 than the semiconductor substrate 21 or the p-type second clad layer 25. The concave portion 32 may be formed on the surface of the second conductive layer 31, which is the outermost surface, while maintaining the recess.
As described above, the cross-sectional shape of the concave portion 32 orthogonal to the resonator direction is not limited to the crescent shape as shown in FIG. 2, but is a rectangular shape or a substantially rectangular shape as shown in FIGS. 6 and 7. There may be. The cross-sectional shape is not limited to the above, and may be any shape.

また、第2導電層31の半田層13との接合面における凹状部32の周囲は、凹状部32の内表面に対して半田の濡れ性の悪い材料により構成されていることが好ましい。ここで、凹状部32の周囲とは、第2導電層31の表面のうち凹状部32以外の領域である。
この場合、例えば図8(a)に示すように、まず、第2導電層31上に、第2導電層31を構成する材料(例えばAu)よりも濡れ性の悪い材料31a(例えば、Pt、Ti、Niなど)を成膜し、凹状部32の形成領域以外をレジストRで覆い、エッチングにより凹状部32を形成する。そして、レジストRを除去すれば、図8(b)に示すように、上記接合面における凹状部32の周囲に濡れ性の悪い材料31aが配置された構成とすることができる。
また、さらにフォトリソグラフィとエッチングとを行い、図8(c)に示すように、第2導電層31の底面部の濡れ性の悪い材料31aを除去してもよい。
Further, it is preferable that the periphery of the concave portion 32 on the joint surface of the second conductive layer 31 with the solder layer 13 is made of a material having poor solder wettability with respect to the inner surface of the concave portion 32. Here, the periphery of the concave portion 32 is a region other than the concave portion 32 on the surface of the second conductive layer 31.
In this case, for example, as shown in FIG. 8A, first, on the second conductive layer 31, a material 31a (for example, Pt, which has a lower wettability than the material (for example, Au) constituting the second conductive layer 31). (Ti, Ni, etc.) is formed, the region other than the concave portion 32 forming region is covered with the resist R, and the concave portion 32 is formed by etching. Then, if the resist R is removed, as shown in FIG. 8B, a material 31a having poor wettability can be arranged around the concave portion 32 on the joint surface.
Further, photolithography and etching may be further performed to remove the material 31a having poor wettability on the bottom surface of the second conductive layer 31, as shown in FIG. 8C.

これにより、より凹状部32に半田を引きこみ易くすることができる。なお、凹状部32の周囲に濡れ性の悪い材料を配置するのではなく、凹状部32の内表面を、凹状部32の周囲に対して濡れ性の良い材料で被覆してもよい。また、凹状部32に半田を引きこみ易くするための製法は、上記に限定されるものではない。例えば、プラズマクリーニングやエキシマレーザ照射等により凹状部32の内表面の表面改質を行うこともできる。 This makes it easier to draw the solder into the concave portion 32. Instead of arranging a material having poor wettability around the concave portion 32, the inner surface of the concave portion 32 may be covered with a material having good wettability with respect to the periphery of the concave portion 32. Further, the manufacturing method for facilitating the drawing of solder into the concave portion 32 is not limited to the above. For example, the inner surface of the concave portion 32 can be modified by plasma cleaning, excimer laser irradiation, or the like.

以下、本実施形態における半導体レーザ装置100の製造方法について説明する。
はじめに、半導体チップ20の製造方法について説明する。半導体チップ20の製造に際しては、まずMOCVDやLPE(Liquid Phase Epitaxy)法などを用い、半導体基板21上にn型クラッド層22、活性層23、p型第1クラッド層24、p型第2クラッド層25およびp型コンタクト層26を順次積層成膜する。
次に、p型コンタクト層26上に酸化膜を成膜し、フォトリソグラフィとエッチングのプロセスを用いて酸化膜をパターン化し、そのパターンに沿ってp型第2クラッド層25およびp型コンタクト層26をエッチングする。これにより、複数(本実施形態では4個)のリッジ部27が形成される。
Hereinafter, a method for manufacturing the semiconductor laser device 100 according to the present embodiment will be described.
First, a method for manufacturing the semiconductor chip 20 will be described. In manufacturing the semiconductor chip 20, first, the MOCVD or LPE (Liquid Phase Epitaxy) method is used to form an n-type clad layer 22, an active layer 23, a p-type first clad layer 24, and a p-type second clad on a semiconductor substrate 21. The layer 25 and the p-type contact layer 26 are sequentially laminated and formed.
Next, an oxide film is formed on the p-type contact layer 26, the oxide film is patterned using a photolithography and etching process, and the p-type second clad layer 25 and the p-type contact layer 26 are formed along the pattern. Etch. As a result, a plurality of (4 in this embodiment) ridge portions 27 are formed.

次に、パッシベーション膜28をウェハ全面に成膜し、フォトリソグラフィとエッチングとにより、各リッジ部27の上面となる領域に形成されたパッシベーション膜28を取り除き、かかる領域のp型コンタクト層26を露出させる。そして、その上に、表面電極29をウェハ全面に成膜し、所定の形状に形成する。続いて、表面電極29上に、第1導電層30および第2導電層31を、例えば金メッキ法によりそれぞれ所定の形状に成膜する。また、このとき、第2導電層31の成膜後もしくは同時に、凹状部32を形成する。これにより、p側のプロセスが完了する。 Next, the passivation film 28 is formed on the entire surface of the wafer, and the passivation film 28 formed in the region to be the upper surface of each ridge portion 27 is removed by photolithography and etching to expose the p-type contact layer 26 in such a region. Let me. Then, a surface electrode 29 is formed on the entire surface of the wafer to form a predetermined shape. Subsequently, the first conductive layer 30 and the second conductive layer 31 are formed on the surface electrode 29 in a predetermined shape by, for example, a gold plating method. At this time, the concave portion 32 is formed after or at the same time as the film formation of the second conductive layer 31. As a result, the process on the p side is completed.

次に、n側のプロセスについて説明する。まずウェハを、デバイス面(本実施形態ではp側)を下に向けた状態で固定し、半導体基板21の裏面(本実施形態ではn側)を所望の厚さとなるように研磨する。そして、研磨した面に裏面電極33を形成する。
最後に、ウェハをチップ化することで本実施形態に係る半導体チップ20が完成する。
なお、裏面電極33の形成後、裏面電極33上にも導電層(厚膜電極)を形成してもよい。このように、裏面電極33上にも導電層を形成することで、デバイス面側が極端に多層かつ厚膜構造となることに起因するウェハやチップの反りを低減する効果が得られる。
Next, the process on the n side will be described. First, the wafer is fixed with the device surface (p side in this embodiment) facing downward, and the back surface (n side in this embodiment) of the semiconductor substrate 21 is polished to a desired thickness. Then, the back surface electrode 33 is formed on the polished surface.
Finally, the semiconductor chip 20 according to the present embodiment is completed by converting the wafer into chips.
After forming the back surface electrode 33, a conductive layer (thick film electrode) may be formed on the back surface electrode 33 as well. By forming the conductive layer on the back surface electrode 33 in this way, it is possible to obtain the effect of reducing the warpage of the wafer or chip due to the extremely multi-layered and thick film structure on the device surface side.

次に、半導体レーザ装置100の製造方法について説明する。
まず、サブマウント10のサブマウント電極12上に、半田層13を所定の形状に形成する。このとき、半田層13の幅Lは、第2導電層31の幅Wと同等またはそれ以下とする。
サブマウント10に半導体チップ20を実装する際には、CCDカメラ等を用いてサブマウント10に形成された認識パターンと半導体チップ20に形成された認識パターンとを認識する。そして、認識した両者の認識パターンの位置合わせを行って、半導体チップ20をジャンクションダウン方式でサブマウント10に実装する。サブマウント10のサブマウント電極12は、半導体チップ20の第2導電層31に対向する位置にそれぞれ形成されており、これら第2導電層31がサブマウント電極12上に形成された半田層13に接合されることで、半導体チップ20の表面電極29とサブマウント電極12とが電気的に接続される。
Next, a method of manufacturing the semiconductor laser device 100 will be described.
First, the solder layer 13 is formed into a predetermined shape on the submount electrode 12 of the submount 10. At this time, the width L of the solder layer 13 is equal to or less than the width W of the second conductive layer 31.
When the semiconductor chip 20 is mounted on the submount 10, a recognition pattern formed on the submount 10 and a recognition pattern formed on the semiconductor chip 20 are recognized by using a CCD camera or the like. Then, the recognition patterns of the two recognized patterns are aligned, and the semiconductor chip 20 is mounted on the submount 10 by a junction-down method. The submount electrodes 12 of the submount 10 are formed at positions facing the second conductive layer 31 of the semiconductor chip 20, and these second conductive layers 31 are formed on the solder layer 13 formed on the submount electrode 12. By joining, the surface electrode 29 of the semiconductor chip 20 and the submount electrode 12 are electrically connected.

半導体チップ20がサブマウント10に接合された後は、半導体チップ20をサブマウント10と共に半導体レーザ装置100を構成する円盤状のステム41に接合する。具体的には、半導体チップ20が接合されたサブマウント10は、半田等を介してステム41に設けられたヒートシンク40に接合される。次に、ワイヤボンディングにより半導体チップ20の表面電極29および裏面電極33への通電を可能とし、最後に、ステム41の円盤状の表面に円筒状のキャップ42を装着し、溶接などにより気密封止する。以上の工程により、半導体レーザ装置100が完成する。 After the semiconductor chip 20 is bonded to the submount 10, the semiconductor chip 20 is bonded together with the submount 10 to the disk-shaped stem 41 constituting the semiconductor laser device 100. Specifically, the submount 10 to which the semiconductor chip 20 is bonded is bonded to the heat sink 40 provided on the stem 41 via solder or the like. Next, the front electrode 29 and the back electrode 33 of the semiconductor chip 20 can be energized by wire bonding, and finally, a cylindrical cap 42 is attached to the disk-shaped surface of the stem 41 and airtightly sealed by welding or the like. To do. Through the above steps, the semiconductor laser device 100 is completed.

以上のように、本実施形態におけるマルチビーム型半導体レーザ素子(半導体チップ)20は、半導体基板21上に形成された、n型クラッド層22、活性層23、p型第1クラッド層24およびp型第2クラッド層25を含む半導体層と、複数のエミッタにそれぞれ対応してp型第2クラッド層25に形成された、共振器方向に延在する複数のリッジ部27と、複数のリッジ部27上にそれぞれ形成された複数の表面電極29と、複数の表面電極29上にそれぞれ形成された複数の導電層と、を備える。ここで、導電層は、表面電極29上に形成された第1導電層30と、第1導電層30上に形成された第2導電層31とを含んで構成することができる。そして、第2導電層31のサブマウントに接合されるべき面には、凹状部32が設けられている。 As described above, the multi-beam type semiconductor laser device (semiconductor chip) 20 in the present embodiment includes the n-type clad layer 22, the active layer 23, the p-type first clad layer 24 and p formed on the semiconductor substrate 21. A semiconductor layer including the type second clad layer 25, a plurality of ridge portions 27 extending in the resonator direction, and a plurality of ridge portions formed on the p-type second clad layer 25 corresponding to the plurality of emitters, respectively. A plurality of surface electrodes 29 formed on the 27 and a plurality of conductive layers each formed on the plurality of surface electrodes 29 are provided. Here, the conductive layer can be configured to include a first conductive layer 30 formed on the surface electrode 29 and a second conductive layer 31 formed on the first conductive layer 30. A concave portion 32 is provided on the surface of the second conductive layer 31 to be joined to the submount.

このように、第2導電層31のサブマウントに接合されるべき面に凹状部32が形成されているため、実装時に半田層13を介して第2導電層31とサブマウント10のサブマウント電極12とを接合する場合に、半田層13の余剰な半田を凹状部32に収納させることができる。そのため、余剰な半田が外側に押し出されて半田玉となることを抑制することができる。したがって、形成された半田玉が隣接するエミッタの電極等に接触することを抑制し、互いに隣接するエミッタ間のショートを適切に抑制することができる。その結果、レーザの独立駆動を安定して行うことができる。また、半田幅を広くとらなくても、凹状部32によって余剰な半田を収納することができるので、狭ピッチに対応することができる。 In this way, since the concave portion 32 is formed on the surface to be joined to the submount of the second conductive layer 31, the submount electrodes of the second conductive layer 31 and the submount 10 are formed via the solder layer 13 at the time of mounting. When joining with 12, the excess solder of the solder layer 13 can be stored in the concave portion 32. Therefore, it is possible to prevent the excess solder from being extruded to the outside and becoming a solder ball. Therefore, it is possible to prevent the formed solder balls from coming into contact with the electrodes or the like of the adjacent emitters, and to appropriately suppress short circuits between the emitters adjacent to each other. As a result, the independent drive of the laser can be stably performed. Further, since the excess solder can be stored by the concave portion 32 without widening the solder width, it is possible to cope with a narrow pitch.

ところで、半田玉の発生を抑制するために、半田幅を、半導体チップの表面電極上に形成される導電層の幅よりも広くすることが考えられている。この場合、溶融接合時に発生する余剰な半田は、外側に押し出されるが、半田幅が電極幅よりも広いため、電極と接触しない半田領域全体に亘って余剰な半田が広がり、半田の局所的なはみ出しが抑制され、半田玉が発生し難い。しかしながら、市場からの要求としては、更なる狭ピッチ化が求められており、このような狭ピッチの半導体レーザ装置では、半田幅を電極幅よりも広く取ることが困難である。そのため、半田玉の形成を適切に抑制することが困難となる。
つまり、図9に示すように、狭ピッチの半導体レーザ装置において、本実施形態のような凹状部32が形成されていない第2導電層131を用いた場合、余剰な半田が半田玉となって隣接するエミッタの電極等(図9では第1導電層30)と接触しショートしてしまう。
By the way, in order to suppress the generation of solder balls, it is considered to make the solder width wider than the width of the conductive layer formed on the surface electrode of the semiconductor chip. In this case, the excess solder generated during melt bonding is extruded to the outside, but since the solder width is wider than the electrode width, the excess solder spreads over the entire solder region that does not come into contact with the electrodes, and the solder is localized. The protrusion is suppressed and solder balls are less likely to occur. However, as a demand from the market, further narrowing of the pitch is required, and it is difficult to make the solder width wider than the electrode width in such a narrow pitch semiconductor laser apparatus. Therefore, it becomes difficult to appropriately suppress the formation of solder balls.
That is, as shown in FIG. 9, when the second conductive layer 131 in which the concave portion 32 is not formed as in the present embodiment is used in the narrow pitch semiconductor laser apparatus, the excess solder becomes a solder ball. It comes into contact with the electrodes of adjacent emitters (first conductive layer 30 in FIG. 9) and short-circuits.

これに対して、本実施形態では、第2導電層31のサブマウント10との接合面に凹状部32を設け、第2導電層31自身が余剰な半田を収納する構成とした。したがって、適切に半田玉の形成を抑制することができる。また、半田幅を広くとらなくても、凹状部32によって余剰な半田を収納できるので、半導体レーザ装置の狭ピッチ化を実現可能である。例えば、半田層13の幅Lが第2導電層の幅W以下であっても、適切に半田玉の形成を抑制することができる。
このように、狭ピッチ化とビームの安定した独立駆動とを実現することができる。本実施形態において、互いに隣接するリッジ部27間の距離であるビームピッチは、20μm〜50μmとすることができる。ここで、キャビティ長は300μm〜600μm、第2導電層の幅Wは7μm〜10μm、凹状部の幅は5μm程度である。
また、第1導電層30の厚さは2μm程度、第2導電層31の厚さは5μm程度、パッシベーション膜28の厚さは0.5μm程度、表面電極29の厚みは0.5μm程度、半田層13の厚みは3μm程度である。
On the other hand, in the present embodiment, the concave portion 32 is provided on the joint surface of the second conductive layer 31 with the sub mount 10, and the second conductive layer 31 itself is configured to store excess solder. Therefore, the formation of solder balls can be appropriately suppressed. Further, since the excess solder can be stored by the concave portion 32 without widening the solder width, it is possible to realize a narrow pitch of the semiconductor laser device. For example, even if the width L of the solder layer 13 is equal to or less than the width W of the second conductive layer, the formation of solder balls can be appropriately suppressed.
In this way, it is possible to realize a narrow pitch and a stable independent drive of the beam. In the present embodiment, the beam pitch, which is the distance between the ridge portions 27 adjacent to each other, can be 20 μm to 50 μm. Here, the cavity length is 300 μm to 600 μm, the width W of the second conductive layer is 7 μm to 10 μm, and the width of the concave portion is about 5 μm.
The thickness of the first conductive layer 30 is about 2 μm, the thickness of the second conductive layer 31 is about 5 μm, the thickness of the passivation film 28 is about 0.5 μm, the thickness of the surface electrode 29 is about 0.5 μm, and solder. The thickness of the layer 13 is about 3 μm.

また、本実施形態では、表面電極29上に形成される導電層を第1導電層30と第2導電層31との2段構造とし、第2導電層31をリッジ部27と平面的に重ならない位置に形成している。つまり、リッジ部27と半田層13とは、平面的に重なり合っておらず、リッジ部27とサブマウント10との間に隙間がある構造としている。これにより、半導体チップ20とサブマウント10との組み立て時に、リッジ部27に応力が及び難くすることができる。その結果、上記応力による偏光角回転や偏光角のビーム間相対差を小さくすることが可能となり、光学特性を安定させることができる。
また、この場合、第2導電層31がリッジ部27の上方からずれた位置となるために、第2導電層31が隣接するエミッタに近づくことになる。しかし、第2導電層31に凹状部32が形成されているため、実装時における半田玉の形成を適切に抑制することができ、エミッタ間のショートを適切に抑制することができる。つまり、導電層を2段構造とし、第2導電層31が隣接するエミッタに近いほど凹状部32の必要性は大きい。
Further, in the present embodiment, the conductive layer formed on the surface electrode 29 has a two-stage structure of the first conductive layer 30 and the second conductive layer 31, and the second conductive layer 31 is planarly overlapped with the ridge portion 27. It is formed in a position where it does not become. That is, the ridge portion 27 and the solder layer 13 do not overlap in a plane, and have a structure in which there is a gap between the ridge portion 27 and the submount 10. As a result, stress can be less likely to be applied to the ridge portion 27 when the semiconductor chip 20 and the submount 10 are assembled. As a result, it is possible to reduce the rotation of the polarization angle due to the stress and the relative difference between the beams of the polarization angle, and it is possible to stabilize the optical characteristics.
Further, in this case, since the second conductive layer 31 is located at a position deviated from above the ridge portion 27, the second conductive layer 31 approaches the adjacent emitter. However, since the concave portion 32 is formed in the second conductive layer 31, the formation of solder balls at the time of mounting can be appropriately suppressed, and the short circuit between the emitters can be appropriately suppressed. That is, the conductive layer has a two-stage structure, and the closer the second conductive layer 31 is to the adjacent emitter, the greater the need for the concave portion 32.

以上のように、本実施形態における半導体チップ20は、半導体チップ20とサブマウント10とを半田を介して接合する場合に発生し得る余剰な半田を収納可能な凹状部32を備える。したがって、適切に半田玉の形成を抑制することができ、狭ピッチで、かつビームの独立駆動を安定して行うことができるマルチビーム型半導体レーザ素子およびマルチビーム型半導体レーザ装置を実現することができる。 As described above, the semiconductor chip 20 in the present embodiment includes a concave portion 32 capable of accommodating excess solder that may be generated when the semiconductor chip 20 and the submount 10 are joined via solder. Therefore, it is possible to realize a multi-beam type semiconductor laser device and a multi-beam type semiconductor laser device that can appropriately suppress the formation of solder balls, can stably drive the beam independently at a narrow pitch, and can be performed. it can.

(変形例)
なお、上記実施形態においては、導電層が第1導電層30と第2導電層31との2段構造である場合について説明したが、サブマウント10と接合されるべき面に、余剰な半田を収納可能な凹状部が形成されていればよく、導電層は1段構造であってもよい。
(Modification example)
In the above embodiment, the case where the conductive layer has a two-stage structure of the first conductive layer 30 and the second conductive layer 31 has been described, but excess solder is applied to the surface to be joined to the submount 10. The concave portion that can be stored may be formed, and the conductive layer may have a one-stage structure.

また、上記実施形態においては、第2導電層32に凹状部32を形成する場合について説明したが、接合時に発生し得る余剰な半田を収納可能な凹状部は、必ずしも半導体チップ20側に形成されている必要はない。例えば、図10に示すように、サブマウント10側に凹状部が形成されていてもよい。
図10では、サブマウント10のサブマウント電極12における半田層13と接する面に、凹状部14が形成されている例を示している。この場合にも、上述した実施形態と同様の効果が得られる。つまり、接合時に発生し得る余剰な半田を収納可能な凹状部は、半導体チップ20の第2導電層31の半田層13と接する面、およびサブマウント10のサブマウント電極12の半田層13と接する面の少なくとも一方に形成されていればよい。
なお、サブマウント電極12に凹状部14を形成する場合、図11に示すように、くぼみ10aが形成されたサブマウント10上にサブマウント電極12を成膜することで、サブマウント電極12に、くぼみ10aを反映した凹状部14を形成するようにしてもよい。
Further, in the above embodiment, the case where the concave portion 32 is formed on the second conductive layer 32 has been described, but the concave portion capable of accommodating the excess solder that may be generated at the time of joining is not necessarily formed on the semiconductor chip 20 side. You don't have to. For example, as shown in FIG. 10, a concave portion may be formed on the submount 10 side.
FIG. 10 shows an example in which the concave portion 14 is formed on the surface of the submount electrode 12 of the submount 10 in contact with the solder layer 13. Also in this case, the same effect as that of the above-described embodiment can be obtained. That is, the concave portion capable of accommodating excess solder that may be generated at the time of joining is in contact with the surface of the semiconductor chip 20 in contact with the solder layer 13 of the second conductive layer 31 and the surface of the submount 10 in contact with the solder layer 13 of the submount electrode 12. It suffices if it is formed on at least one of the surfaces.
When the concave portion 14 is formed on the submount electrode 12, as shown in FIG. 11, the submount electrode 12 is formed on the submount 10 in which the recess 10a is formed, so that the submount electrode 12 is formed. The concave portion 14 reflecting the recess 10a may be formed.

10…サブマウント(支持基板)、12…サブマウント電極(電極部)、13…半田層、20…マルチビーム型半導体レーザ素子(半導体チップ)、21…半導体基板、22…n型クラッド層、23…活性層、24…p型第1クラッド層、25…p型第2クラッド層、26…p型コンタクト層、27…リッジ部、28…パッシベーション膜、29…表面電極、30…第1導電層、31…第2導電層、32…凹状部、33…裏面電極、100…マルチビーム型半導体レーザ装置 10 ... Submount (support substrate), 12 ... Submount electrode (electrode portion), 13 ... Solder layer, 20 ... Multi-beam type semiconductor laser element (semiconductor chip), 21 ... Semiconductor substrate, 22 ... n-type clad layer, 23 ... active layer, 24 ... p-type first clad layer, 25 ... p-type second clad layer, 26 ... p-type contact layer, 27 ... ridge portion, 28 ... passion film, 29 ... surface electrode, 30 ... first conductive layer , 31 ... Second conductive layer, 32 ... Concave portion, 33 ... Back electrode, 100 ... Multi-beam type semiconductor laser device

Claims (9)

半導体基板上に形成された、第1クラッド層、活性層および第2クラッド層を含む半導体層を具備するマルチビーム型半導体レーザ素子であって、
前記第2クラッド層に形成された、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んで形成される複数のリッジ部と、
前記複数のリッジ部上にそれぞれ形成された複数の導電層と、
前記導電層のサブマウントに接合されるべき面に、前記光の出射方向に沿って形成された凹状部と、を備え
前記凹状部の側面に開口部が形成されていることを特徴とするマルチビーム型半導体レーザ素子。
A multi-beam type semiconductor laser device having a semiconductor layer including a first clad layer, an active layer, and a second clad layer formed on a semiconductor substrate.
A plurality of ridge portions formed in the second clad layer, which extend from the front end face to the rear end face along the light emission direction and are formed in order along the direction orthogonal to the emission direction.
A plurality of conductive layers each formed on the plurality of ridge portions, and
The surface to be joined to the submount of the conductive layer is provided with a concave portion formed along the light emitting direction .
A multi-beam type semiconductor laser device characterized in that an opening is formed on a side surface of the concave portion.
前記導電層は、第1導電層と、該第1導電層上に形成された第2導電層とを含み、
前記凹状部は、前記第2導電層に形成されていることを特徴とする請求項1に記載のマルチビーム型半導体レーザ素子。
The conductive layer includes a first conductive layer and a second conductive layer formed on the first conductive layer.
The multi-beam type semiconductor laser device according to claim 1, wherein the concave portion is formed in the second conductive layer.
前記凹状部は、前記前方端面側および前記後方端面側の少なくとも一方に閉塞部が形成されていることを特徴とする請求項1または2に記載のマルチビーム型半導体レーザ素子。 The multi-beam type semiconductor laser device according to claim 1 or 2, wherein the concave portion has a closed portion formed on at least one of the front end surface side and the rear end surface side. 前記開口部は、前記光の出射方向に対して直交する方向に対向する2つの側面のうち、電気的に導通している前記リッジ部に近い側の側面に形成されていることを特徴とする請求項1から3のいずれか1項に記載のマルチビーム型半導体レーザ素子。 The opening is characterized in that it is formed on the side surface of the two side surfaces facing in a direction orthogonal to the light emission direction, which is closer to the electrically conductive ridge portion. The multi-beam type semiconductor laser device according to any one of claims 1 to 3. 前記半導体基板および前記半導体層の少なくとも一方に、前記凹状部に対応する凹部が形成されていることを特徴とする請求項1からのいずれか1項に記載のマルチビーム型半導体レーザ素子。 The multi-beam type semiconductor laser device according to any one of claims 1 to 4 , wherein a recess corresponding to the concave portion is formed on at least one of the semiconductor substrate and the semiconductor layer. 前記導電層のサブマウントに接合されるべき面における前記凹状部の周囲は、前記凹状部の内表面に対して半田の濡れ性の悪い材料により構成されていることを特徴とする請求項1からのいずれか1項に記載のマルチビーム型半導体レーザ素子。 From claim 1, the periphery of the concave portion on the surface to be joined to the submount of the conductive layer is made of a material having poor solder wettability with respect to the inner surface of the concave portion. 5. The multi-beam type semiconductor laser device according to any one of 5. マルチビーム型半導体レーザ素子と、該マルチビーム型半導体レーザ素子が半田層を介して搭載されたサブマウントと、を備えるマルチビーム型半導体レーザ装置であって、
前記マルチビーム型半導体レーザ素子は、
半導体基板上に形成された、第1クラッド層、活性層および第2クラッド層を含む半導体層と、
前記第2クラッド層に形成された、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んで形成される複数のリッジ部と、
前記複数のリッジ部上にそれぞれ形成された複数の導電層と、を備えており、
前記サブマウントは、
前記複数のリッジ部にそれぞれ対応して形成され、前記半田層を介して前記導電層と接合される複数の電極部を備え、
前記導電層の前記半田層と接する面および前記電極部の前記半田層と接する面の少なくとも一方に凹状部が形成されており、
前記凹状部の側面に開口部が形成されていることを特徴とするマルチビーム型半導体レーザ装置。
A multi-beam type semiconductor laser device including a multi-beam type semiconductor laser element and a submount in which the multi-beam type semiconductor laser element is mounted via a solder layer.
The multi-beam type semiconductor laser element is
A semiconductor layer including a first clad layer, an active layer and a second clad layer formed on a semiconductor substrate,
A plurality of ridge portions formed in the second clad layer, which extend from the front end face to the rear end face along the light emission direction and are formed in order along the direction orthogonal to the emission direction.
It is provided with a plurality of conductive layers, each of which is formed on the plurality of ridge portions.
The submount
A plurality of electrode portions formed corresponding to the plurality of ridge portions and bonded to the conductive layer via the solder layer are provided.
A concave portion is formed on at least one of the surface of the conductive layer in contact with the solder layer and the surface of the electrode portion in contact with the solder layer .
A multi-beam type semiconductor laser device characterized in that an opening is formed on a side surface of the concave portion.
前記光の出射方向に対して直交する方向において、前記半田層の幅が前記導電層の幅以下であることを特徴とする請求項に記載のマルチビーム型半導体レーザ装置。 The multi-beam type semiconductor laser device according to claim 7 , wherein the width of the solder layer is equal to or less than the width of the conductive layer in a direction orthogonal to the light emission direction. 半導体基板上に形成された、第1クラッド層、活性層および第2クラッド層を含む半導体層を具備するマルチビーム型半導体レーザ素子の製造方法であって、
前記第2クラッド層に、前方端面から後方端面に亘り光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って順に並んだ複数のリッジ部を形成する工程と、
前記複数のリッジ部上にそれぞれ導電層を形成する工程と、
前記導電層のサブマウントに接合されるべき面に、前記光の出射方向に沿って凹状部を形成する工程と、を含み、
前記凹状部を形成する工程では、前記凹状部の側面に開口部を形成することを特徴とするマルチビーム型半導体レーザ素子の製造方法。
A method for manufacturing a multi-beam type semiconductor laser device having a semiconductor layer including a first clad layer, an active layer, and a second clad layer formed on a semiconductor substrate.
A step of extending the second clad layer from the front end face to the rear end face along the light emission direction and forming a plurality of ridge portions arranged in order along the direction orthogonal to the emission direction.
A step of forming a conductive layer on each of the plurality of ridge portions, and
To the surface to be bonded to a submount of the conductive layer, viewed including the steps of forming a concave portion, a along the emitting direction of the light,
A method for manufacturing a multi-beam type semiconductor laser device , which comprises forming an opening on a side surface of the concave portion in the step of forming the concave portion.
JP2017118344A 2017-06-16 2017-06-16 Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device Active JP6900798B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017118344A JP6900798B2 (en) 2017-06-16 2017-06-16 Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017118344A JP6900798B2 (en) 2017-06-16 2017-06-16 Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device

Publications (2)

Publication Number Publication Date
JP2019004064A JP2019004064A (en) 2019-01-10
JP6900798B2 true JP6900798B2 (en) 2021-07-07

Family

ID=65006870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017118344A Active JP6900798B2 (en) 2017-06-16 2017-06-16 Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device

Country Status (1)

Country Link
JP (1) JP6900798B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6818946B1 (en) * 2019-12-04 2021-01-27 三菱電機株式会社 Semiconductor laser element and its manufacturing method, semiconductor laser device
JP7680711B2 (en) * 2021-06-10 2025-05-21 ウシオ電機株式会社 Semiconductor laser device and its manufacturing method
JP7753689B2 (en) * 2021-06-14 2025-10-15 ウシオ電機株式会社 Semiconductor laser device and manufacturing method thereof
TWI840230B (en) 2023-05-23 2024-04-21 緯創資通股份有限公司 Optical transceiver system and laser diode device thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648647A (en) * 1987-07-01 1989-01-12 Toshiba Corp Manufacture of semiconductor device
JPH0590329A (en) * 1991-09-27 1993-04-09 Nec Corp Semiconductor optical element
JP4583058B2 (en) * 2003-03-31 2010-11-17 三洋電機株式会社 Semiconductor laser element
KR100975521B1 (en) * 2003-10-04 2010-08-12 삼성전자주식회사 Light emitting device assembly
KR100754407B1 (en) * 2006-06-08 2007-08-31 삼성전자주식회사 Submount and Multi Beam Laser Diode Module Having Same
JP6125166B2 (en) * 2012-07-17 2017-05-10 ウシオオプトセミコンダクター株式会社 Multi-beam semiconductor laser device
JP6173994B2 (en) * 2014-10-16 2017-08-02 ウシオオプトセミコンダクター株式会社 Optical semiconductor device
JP6660687B2 (en) * 2015-07-30 2020-03-11 シチズン電子株式会社 Semiconductor element and light emitting device

Also Published As

Publication number Publication date
JP2019004064A (en) 2019-01-10

Similar Documents

Publication Publication Date Title
JP5465514B2 (en) Optical semiconductor device
CN104040809B (en) Semiconductor laser apparatus and method for manufacturing same
CN106505410A (en) Vertical cavity surface emitting laser array and its manufacturing method
JP6900798B2 (en) Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device
JP5959484B2 (en) Semiconductor laser device and semiconductor laser device
US20160043528A1 (en) Surface-emitting laser apparatus and manufacturing method thereof
JP2013239614A (en) Method of manufacturing light-emitting device
JP2009065086A (en) Surface emitting semiconductor laser, surface emitting semiconductor laser array, and laser printer
JP6723723B2 (en) Vertical cavity light emitting device and method of manufacturing the same
KR101679852B1 (en) Light-emitting device and method of manufacturing the same
TWI517509B (en) Multi - beam semiconductor laser device
JP7332623B2 (en) Semiconductor laser device
CN119856350A (en) Light emitting chip assembly and laser package assembly
JPH11266058A (en) Gallium nitride based compound semiconductor laser diode
JP2002344061A (en) Semiconductor laser device
JP2010010509A (en) Semiconductor laser device
JP4877471B2 (en) Manufacturing method of surface emitting semiconductor laser
JP2001284731A (en) Semiconductor laser device
JP2012054474A (en) Semiconductor laser device
JP2024092493A (en) Light emitting device and method for manufacturing the same
JP2005217255A (en) Semiconductor laser and manufacturing method thereof
JP6140101B2 (en) Semiconductor optical device
JP2010171047A (en) Semiconductor laser device
JP2007317686A (en) Optical element chip, optical module and manufacturing method thereof
JP6334772B2 (en) Multi-beam semiconductor laser device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200306

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20200915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210531

R151 Written notification of patent or utility model registration

Ref document number: 6900798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531