JP6900799B2 - Through Silicon Via, Through Silicon Via Manufacturing Method and Mechanical Sensor - Google Patents
Through Silicon Via, Through Silicon Via Manufacturing Method and Mechanical Sensor Download PDFInfo
- Publication number
- JP6900799B2 JP6900799B2 JP2017121348A JP2017121348A JP6900799B2 JP 6900799 B2 JP6900799 B2 JP 6900799B2 JP 2017121348 A JP2017121348 A JP 2017121348A JP 2017121348 A JP2017121348 A JP 2017121348A JP 6900799 B2 JP6900799 B2 JP 6900799B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- film
- inorganic
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本開示は、貫通電極基板、貫通電極基板の製造方法および力学量センサに関する。 The present disclosure relates to a through electrode substrate, a method for manufacturing a through electrode substrate, and a dynamic quantity sensor.
電子機器の中には、外気と完全に遮断する構造(中空気密構造)を必要とするものがあり、その外気と完全に遮断する構造をハーメチックシールという。例えば、電子部品を空気中の湿気や埃、熱などの環境条件から保護するためには、気密構造を持つ必要がある。さらに、気密化した電子部品を電力供給やなんらかのセンシングした結果の出力信号を取り出すためには電極端子が必要となる。上記電子部品として、特に、時々刻々と変化する外力(液圧、気圧、真空度)の絶対値を検知する力学量センサは、多くの産業分野において、装置を精密に制御するために広く用いられている。例えば、隔膜(ダイヤフラム)を用いた力学量センサにおいては、小型の力学量センサも開発されている。特許文献1には、ダイヤフラムと、これに対向して設けられた検出電極との間で生じる静電容量の値から圧力を測定する技術が開示されている。上記技術において、検出電極には貫通電極基板が用いられる。
Some electronic devices require a structure that completely shuts off the outside air (medium airtight structure), and the structure that completely shuts off the outside air is called a hermetic seal. For example, in order to protect electronic components from environmental conditions such as humidity, dust, and heat in the air, it is necessary to have an airtight structure. Further, an electrode terminal is required to take out an output signal as a result of power supply or some sensing of the airtight electronic component. As the above electronic components, in particular, a mechanical quantity sensor that detects the absolute value of an external force (hydraulic pressure, atmospheric pressure, degree of vacuum) that changes from moment to moment is widely used in many industrial fields for precise control of a device. ing. For example, in the mechanical quantity sensor using a diaphragm, a small mechanical quantity sensor has also been developed.
上記力学量センサにおいては、センサ内部の圧力は、一定である必要がある。つまり、力学量センサの内部は高い気密性を有する必要がある。しかしながら、貫通電極の形状または製造方法によっては、貫通電極基板における貫通電極−基板間の気密性が十分ではなく、力学量センサが正常にその機能を発揮できない恐れがある。力学量センサの例としては、加速度センサ、角速度センサ(ジャイロ、ヨーレート)、圧力センサ、においセンサ、あるいはCMOS/CCDイメージセンサ等があり、いずれも高い気密性が必要である。 In the above-mentioned mechanical quantity sensor, the pressure inside the sensor needs to be constant. That is, the inside of the dynamic quantity sensor needs to have high airtightness. However, depending on the shape of the through electrode or the manufacturing method, the airtightness between the through electrode and the substrate in the through electrode substrate may not be sufficient, and the dynamic quantity sensor may not normally perform its function. Examples of the dynamic quantity sensor include an acceleration sensor, an angular velocity sensor (gyro, yaw rate), a pressure sensor, an odor sensor, a CMOS / CCD image sensor, and the like, all of which require high airtightness.
このような課題に鑑み、本開示の実施形態における目的は、気密性の高い貫通電極基板を提供することである。 In view of these issues, an object of the embodiments of the present disclosure is to provide a through silicon via substrate with high airtightness.
本開示の一実施形態によると、第1面、第1面の反対側の第2面および貫通孔を備えた基板と、貫通孔に充填された貫通電極と、貫通電極の側面と貫通孔の側壁との間に配置されたスリットと、基板の第1面側において、貫通電極の端部およびスリットを覆い、貫通電極の上面の一部および基板の第1面と接し、貫通電極上に第1開孔部を有する第1無機材と、基板の第2面側において、貫通電極の端部およびスリットを覆い、貫通電極の上面の一部および基板の第2面と接し、貫通電極上に第2開孔部を有する第2無機材と、を含む、貫通電極基板が提供される。 According to one embodiment of the present disclosure, a substrate having a first surface, a second surface on the opposite side of the first surface, and a through hole, a through electrode filled in the through hole, and a side surface and a through hole of the through electrode. The slit arranged between the side wall and the first surface side of the substrate covers the end and the slit of the through electrode, contacts a part of the upper surface of the through electrode and the first surface of the substrate, and is on the through electrode. On the through electrode, the first inorganic material having one perforation, the end of the through electrode and the slit on the second surface side of the substrate are covered, and a part of the upper surface of the through electrode and the second surface of the substrate are in contact with each other. A through electrode substrate comprising a second inorganic material having a second perforation is provided.
上記貫通電極基板において、無機材は、貫通孔の側壁と接することを特徴とする。 In the through electrode substrate, the inorganic material is characterized in that it is in contact with the side wall of the through hole.
また、上記貫通電極基板において、貫通電極の上面は、皿状の凹形状を有することを特徴とする。 Further, in the through electrode substrate, the upper surface of the through electrode has a dish-shaped concave shape.
本開示の一実施形態によると、第1面、第1面の反対側の第2面および貫通孔を備えた基板と、基板の第1面、第2面および貫通孔の側壁に設けられた下地層と、下地層上に設けられた貫通電極と、基板の第1面側において、貫通電極と下地層との境界部および貫通孔を覆い、貫通電極の上面および基板の第1面と接し、貫通電極上に開孔部を有する第1無機材と、を含む、貫通電極基板が提供される。 According to one embodiment of the present disclosure, a substrate having a first surface, a second surface opposite the first surface and a through hole, and a first surface, a second surface of the substrate, and a side wall of the through hole are provided. On the first surface side of the base layer, the through electrode provided on the base layer, and the through hole, the boundary between the through electrode and the base layer is covered, and the upper surface of the through electrode and the first surface of the substrate are in contact with each other. , A through silicon via substrate comprising a first inorganic material having a perforation on the through electrode.
上記貫通電極基板において、貫通孔の孔径は、第1無機材の厚さに対して、1倍以上4倍以下であることを特徴とする。 The through silicon via substrate is characterized in that the hole diameter of the through hole is 1 time or more and 4 times or less with respect to the thickness of the first inorganic material.
また、上記貫通電極基板において、第1無機材は、第1無機膜と、第2無機膜とがこの順で積層された膜であり、第2無機膜の厚さは、第1無機膜の厚さの1倍以上30倍以下であることを特徴とする。 Further, in the through electrode substrate, the first inorganic material is a film in which a first inorganic film and a second inorganic film are laminated in this order, and the thickness of the second inorganic film is that of the first inorganic film. It is characterized in that it is 1 times or more and 30 times or less the thickness.
また、上記貫通電極基板において、第1無機膜は、窒化シリコン膜であり、第2無機膜は、酸化シリコン膜であることを特徴とする。 Further, in the through silicon via substrate, the first inorganic film is a silicon nitride film, and the second inorganic film is a silicon oxide film.
また、上記貫通電極基板において、第1無機材は、焼結体であることを特徴とする。 Further, in the through silicon via substrate, the first inorganic material is a sintered body.
また、上記貫通電極基板において、貫通孔に設けられ、貫通電極と側面で接する充填材をさらに含むことを特徴とする。 Further, the through silicon via substrate is characterized by further including a filler provided in the through hole and in contact with the through electrode on the side surface.
また、上記貫通電極基板において、基板の第1面、貫通電極のうち第1面側の上面および第1無機材と接する導電層をさらに含むことを特徴とする。 Further, the through electrode substrate further includes a first surface of the substrate, an upper surface of the through electrode on the first surface side, and a conductive layer in contact with the first inorganic material.
本開示の一実施形態によると、基板の第1面、第1面の反対側の第2面および貫通孔の側壁に下地層を形成し、下地層と接するように、貫通電極を形成し、基板の第1面側において、貫通電極と下地層との境界部および貫通孔を覆い、貫通電極の上面および下地層と接するように無機材を形成し、無機材に対して貫通電極上に開孔部を形成すること、を含む、貫通電極基板の製造方法が提供される。 According to one embodiment of the present disclosure, a base layer is formed on the first surface of the substrate, the second surface on the opposite side of the first surface, and the side wall of the through hole, and the through electrode is formed so as to be in contact with the base layer. On the first surface side of the substrate, the boundary between the through electrode and the base layer and the through hole are covered, an inorganic material is formed so as to be in contact with the upper surface of the through electrode and the base layer, and the inorganic material is opened on the through electrode. A method of manufacturing a through silicon via substrate, including forming a hole, is provided.
上記貫通電極基板の製造方法において、貫通孔の孔径は、無機材の厚さに対して、1倍以上4倍以下であることを特徴とする。 In the method for manufacturing a through electrode substrate, the hole diameter of the through hole is 1 to 4 times or less with respect to the thickness of the inorganic material.
また、上記貫通電極基板の製造方法において、無機材は、第1無機膜と、第2無機膜とがこの順で積層された膜であり、第2無機膜の厚さは、第1無機膜の厚さの1倍以上30倍以下であることを特徴とする。 Further, in the method for manufacturing the through electrode substrate, the inorganic material is a film in which a first inorganic film and a second inorganic film are laminated in this order, and the thickness of the second inorganic film is the first inorganic film. It is characterized in that it is 1 times or more and 30 times or less the thickness of.
また、上記貫通電極基板の製造方法において、無機材の第1無機膜は、窒化シリコン膜であり、無機材の第2無機膜は、酸化シリコン膜であることを特徴とする。 Further, in the method for manufacturing a through silicon via substrate, the first inorganic film of the inorganic material is a silicon nitride film, and the second inorganic film of the inorganic material is a silicon oxide film.
また、上記貫通電極基板の製造方法において、無機材は、プラズマCVD法により形成されることを特徴とする。 Further, in the method for manufacturing a through electrode substrate, the inorganic material is characterized by being formed by a plasma CVD method.
また、上記貫通電極基板の製造方法において、貫通電極の側面と接するように充填材を形成することを含むことを特徴とする。 Further, the method for manufacturing a through electrode substrate is characterized in that a filler is formed so as to be in contact with the side surface of the through electrode.
また、上記貫通電極基板の製造方法において、貫通孔において貫通電極の側面と接するように充填材を形成することを含むことを特徴とする。 Further, the method for manufacturing a through electrode substrate is characterized in that a filler is formed so as to be in contact with the side surface of the through electrode in the through hole.
また、上記貫通電極基板の製造方法において、下地層は、浸漬法により形成されることを特徴とする。 Further, in the method for manufacturing the through silicon via substrate, the base layer is formed by a dipping method.
本開示の一実施形態によると、上記貫通電極基板を含む、力学量センサが提供される。 According to one embodiment of the present disclosure, a mechanical quantity sensor including the through silicon via substrate is provided.
本開示の一実施形態によると、気密性の高い貫通電極を有する貫通電極基板を提供することができる。 According to one embodiment of the present disclosure, it is possible to provide a through electrode substrate having a through electrode having high airtightness.
以下、本開示の各実施形態に係る貫通電極基板、力学量センサ等について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号(xxx−1、xxx−2等を付しただけの符号)を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。 Hereinafter, the through silicon via substrate, the dynamic quantity sensor, and the like according to each embodiment of the present disclosure will be described in detail with reference to the drawings. It should be noted that each of the embodiments shown below is an example of the embodiments of the present disclosure, and the present disclosure is not construed as being limited to these embodiments. In the drawings referred to in the present embodiment, the same parts or parts having similar functions are designated by the same reference numerals or similar reference numerals (reference numerals that are simply added with xxx-1, xxx-2, etc.). The repeated description may be omitted. In addition, the dimensional ratio of the drawing may differ from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.
なお、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。 In addition, in this specification, words and phrases indicating arrangements such as "above" and "below" are used for convenience in order to explain the positional relationship between configurations with reference to the drawings. Further, the positional relationship between the configurations changes as appropriate according to the direction in which each configuration is depicted. Therefore, it is not limited to the words and phrases explained in the specification, and can be appropriately paraphrased according to the situation.
<第1実施形態>
(1−1.力学量センサの構成)
図1に力学量センサ10の断面図を示す。図1に示すように、力学量センサ10は、貫通電極基板100、基板210、絶縁層220、導電層230、薄膜235を有する。
<First Embodiment>
(1-1. Configuration of dynamic quantity sensor)
FIG. 1 shows a cross-sectional view of the
基板210には、シリコン基板が用いられる。絶縁層220には、酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウムなどが用いられる。導電層230には、半導体材料が用いられるが、金属材料などが用いられてもよい。例えば、導電層230にシリコン(Si)が用いられる場合、シリコン中にホウ素(B)、アルミニウム(Al)、リン(P)、ヒ素(As)などを多く(例えば1018〜1020atoms/cm3程度)含むことにより、導電性を有することができる。基板210および絶縁層220は、開孔部215を有する。
A silicon substrate is used for the
薄膜235は、導電層230の領域250に相当する部分として設けられる。薄膜235の膜厚は適宜設定すればよく、好ましくは1μm以上100μm以下であることが望ましい。薄膜235は、可撓性を有する。薄膜235は、少なくとも第1面235A(上面)において導電性を有する。
The
力学量センサ10は、閉じられた空間300を有し、外力(例えば、圧力)に応じて、薄膜235の形状が変わる。例えば、外力が大きい場合には、薄膜235は下側(第1面235A側)に大きく撓む。また、外力が小さい場合には、薄膜235は下側(第1面235A側)への撓みが小さくなる。この薄膜235の形状変化の違いにより、薄膜235と貫通電極基板100に設けられた電極140との間の距離が変わる。これにより、薄膜235と電極140との間の静電容量が変わるため、これを電気信号としてとらえ、外力に応じた電気信号が得られる。貫通電極基板100の構成については、以下に詳述する。
The
(1−2.貫通電極基板の構成)
図2(A)は、貫通電極基板100のA1−A2間の上面図であり、図2(B)は、貫通電極基板100のA1−A2間の断面図である。図2(B)に示すように、貫通電極基板100は、基板110、貫通孔115、貫通電極120、無機材130、電極140、無機材150および電極160を含む。
(1-2. Structure of through silicon via substrate)
FIG. 2A is a top view of the through silicon via
基板110は、第1面110Aおよび第1面110Aの反対側の第2面110Bを有する。また、基板110には、貫通孔115が設けられる。図2(B)に示すように、上面から見たときの貫通孔115は、円形状を有してもよい。貫通孔115の孔径は、適宜設定すればよいが、好ましくは10μm以上100μm以下の範囲で設定することが望ましい。
The
基板110には、高抵抗な材料が用いられる。例えば、基板110には、石英ガラス基板、ソーダガラス基板、ホウ珪酸ガラス基板、無アルカリガラス基板などのガラス基板が用いられる。基板110の板厚は、適宜設定すればよく、好ましくは200μm以上700μm以下の範囲で設定すればよい。
A high resistance material is used for the
なお、基板110は、ガラス基板に限定されず、サファイア基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミニウム(AlN)基板、ジルコニア(ZrO2)基板、アクリルまたはポリカーボネートなどを含む樹脂基板、またはこれらの基板が積層されたものが用いられてもよい。
The
貫通電極120は、貫通孔115に充填される。貫通電極120には、低抵抗の材料が用いられる。例えば、貫通電極120には、銅(Cu)が用いられる。なお、これに限定されず、金(Au)、銀(Ag)、ニッケル(Ni)または錫(Sn)を含む材料が用いられてもよい。
The through
貫通電極120の側面120Eと貫通孔115の側壁115Aとの間には、スリット125が設けられる。スリット125には、貫通電極基板形成時に生じたガスが滞留する場合がある。
A
無機材130は、基板110の第1面110Aおよび貫通電極120の上面120Aの一部と接して設けられる。このとき、無機材130は、図2(A)および図2(B)に示すように、貫通電極120の端部120Cおよびスリット125を覆っている。これにより、貫通電極120と基板110との間に存在するガスなどの流体物の移動を抑えることができる。
The non-equipment 130 is provided in contact with a part of the
また、無機材130は、貫通孔115の側壁115Aと接しても(つまり、スリット125内に無機材130が設けられても)よい。これにより、より貫通電極120の端部120Cにおける応力分散を図ることができる。また、無機材130は、貫通電極120の上面120Aにおいて、開孔部135を有する。
Further, the
また、無機材130の側面130Aは、テーパー形状を有してもよい。これにより、無機材130の膜厚が大きくても、電極140の断線が防止される。
Further, the
無機材130には、無機絶縁材料が用いられる。例えば、無機材130には酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜などの単膜または積層膜が用いられる。窒化シリコン膜は、緻密性が高いために望ましい。また、無機材130は、積層膜とすることにより、気密性を高めることができる。なお、無機材130は、上記に限定されず、無機樹脂材料が用いられてもよい。
An inorganic insulating material is used for the non-equipment 130. For example, as the
なお、無機材130と貫通孔115との間において、貫通孔115の孔径は、適宜設定すればよいが、好ましくは無機材130の厚さに対して1倍以上4倍以下であることが望ましい。これにより、無機材が十分な厚さを有することができ、スリット125に滞留するガスに対して十分な気密性を有することができる。
The hole diameter of the through
電極140は、基板110の第1面110A、貫通電極120の上面120Aおよび無機材130と接する。なお、電極140は、必ずしも基板110の第1面110Aと接しなくてもよい。
The
無機材150は、基板110の第2面110Bおよび貫通電極120の上面120Bの一部と接して設けられる。また、無機材150は、無機材130と同様に貫通電極120の端部120Dおよびスリット125を覆っている。また、無機材150は、貫通電極120の上面120Bにおいて、開孔部155を有する。(なお、図2では、スリット125をわかりやすくするために、図面上大きく記載している。)
The non-equipment 150 is provided in contact with the
電極160は、貫通電極120の上面120Bおよび無機材150と接する。なお、電極160は、基板110の第2面110Bと接してもよい。
The
(1−3.貫通電極基板の製造方法)
次に、図2に示した貫通電極基板100の製造方法を図3〜図8を用いて説明する。
(1-3. Manufacturing method of through silicon via substrate)
Next, the manufacturing method of the through silicon via
まず、図3に示すように、第1面110Aおよび第1面110Aの反対側の第2面110Bを有する基板110を用いる。例えば、基板110には、ソーダガラス基板、無アルカリガラス基板またはシリコン基板が用いられる。
First, as shown in FIG. 3, a
次に、図4に示すように、基板110に貫通孔115を形成する。貫通孔115は、例えば、基板110に対してレーザー照射法(レーザーアブレーション法と呼ぶことができる)を用いることにより形成される。レーザーには、エキシマレーザー、ネオジウム:ヤグレーザー(Nd:YAG)レーザー、フェムト秒レーザー等が用いられる。エキシマレーザーを用いる場合、紫外領域の光が照射される。例えば、エキシマレーザーにおいて塩化キセノンを用いる場合、波長が308nmの光が照射される。貫通孔115の孔径は、レーザの照射を制御することにより適宜設定すればよいが、好ましくは10μm以上100μm以下の範囲であることが望ましい。上記方法を用いることにより、上面から見たときに貫通孔115は円形状を有する。また、貫通孔115は、複数設けられてもよい。
Next, as shown in FIG. 4, a through
なお、貫通孔115の形成は、レーザー照射法に限定されず、反応性イオンエッチング法、深堀り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法を用いてもよいし、レーザー照射法とウェットエッチング法を組み合わせて用いてもよい。ウェットエッチング法のためのエッチング液としては、フッ酸(HF)、硝酸(HNO3)およびアルカリ溶液のいずれかを用いてもよい。例えば、ガラス基板をウェットエッチングする場合、フッ酸が用いられる。また、シリコン基板をエッチングする場合、アルカリ溶液または硝酸およびフッ酸が用いられる。貫通孔115は、断面視において矩形状でもよいし、テーパー形状でもよい。
The formation of the through
次に、図5に示すように、貫通孔115に対して、貫通電極120を形成する。貫通電極120には、銅(Cu)の他、ニッケル(Ni)、金(Au)、銀(Ag)、錫(Sn)などが用いられる。
Next, as shown in FIG. 5, a through
貫通電極120は、以下の方法により形成される。まず、基板110の第2面110Bにスパッタリング法により、銅(Cu)の薄膜を形成する。次に、銅(Cu)の薄膜をシード層として、電解めっき法により銅(Cu)膜を形成する。このとき、銅(Cu)膜は、エピタキシャル方向だけではなく横方向にも成長するため、貫通孔115の底部115B(図4参照)が覆われることになる。(この膜をふためっき膜117と呼ぶ場合がある。図5参照)。
The through
次に、図6に示すように、ふためっき膜117をシード層として、貫通孔115内に電解めっき法により銅(Cu)膜を充填形成することにより、貫通電極120を形成する。最後に、貫通電極120の上面120Aの基板110の第1面110Aから露出した部分およびふためっき膜117を化学機械研磨(CMP:Chemical Mechanical Polishing)法により除去する。
Next, as shown in FIG. 6, a through
なお、貫通電極120形成の段階では、基板110と貫通電極120との間の密着力は小さい。そのため、例えば、熱処理を行ったときに、熱膨張率の違い、応力の変化などにより、貫通電極120の端部120Cと貫通孔115の側壁115Aとの間にスリット125が生じる。(図6では、スリット125をわかりやすくするために、大きく記載している。)
At the stage of forming the through
次に、図7に示すように、無機材130を形成する。無機材130は、CVD(Chemical Vapor Deposition)法または、スパッタリング法、または蒸着法により形成される。例えば、無機材130には、形成された酸化シリコン、窒化シリコン等の無機膜の単膜または積層膜が用いられる。
Next, as shown in FIG. 7, the
なお、無機材130には、シリカを含む有機無機ハイブリッド樹脂を用いてもよい。また、無機材130は、フォトリソグラフィ法、エッチング法などを組み合わせて所定の形状に加工される。このとき、無機材130に対して貫通電極120上に開孔部135が形成される。なお、無機材130は、加工することにより基板110の第1面110Aの一部を覆うことになる。これにより、無機材130の応力集中を緩和することができる。
An organic-inorganic hybrid resin containing silica may be used as the
なお、無機材130と貫通孔115との間において、貫通孔115の孔径は、適宜設定すればよいが、好ましくは無機材130の厚さに対して1倍以上4倍以下であることが望ましい。これにより、無機材が十分な厚さを有することができ、スリット125に滞留するガスに対して十分な気密性を有することができる。無機材130は、側面においてテーパー形状を有するように形成してもよい。これにより、その後の電極140を形成する際に、断線を防止することができる。
The hole diameter of the through
次に、図8に示すように、基板110の第1面110A、貫通電極120の上面120Aおよび絶縁層140上に140を形成する。電極140は、めっき法、スパッタリング法、蒸着法、印刷法およびエッチング法などを用いて形成される。電極140は、銅(Cu)ニッケル(Ni)、金(Au)、銀(Ag)、錫(Sn)、アルミニウム(Al)、タングステン(W)、チタン(Ti)またはモリブデン(Mo)が用いられる。例えば、電極140は、めっき法により形成された銅(Cu)膜が用いられる。
Next, as shown in FIG. 8, 140 is formed on the
次に、無機材150および電極160を基板110の第2面110Bに形成する。無機材150は、無機材130と同様に形成される。電極160は、電極140と同様に形成される。以上の方法により、貫通電極基板100が製造される。
Next, the
貫通電極基板100は、上述した構造および方法により製造されることにより、スリット125にガスが滞留していたとしても、高い気密性を有することができる。このため、図1に示した力学量センサ10の内部の空間300の圧力を一定させることができる。したがって、貫通電極基板100を用いた力学量センサは安定してその機能を発揮することができる。また、貫通孔115の端部において貫通電極120、無機材130および基板110がこの順で配置される。これにより、貫通電極基板形成時(特に熱処理時)に無機材130のうち貫通孔115の端部近傍にかかる応力が分散され、無機材130の欠陥(クラック)または無機材130の膜剥がれが防止される。
Since the through silicon via
図9(A)は、貫通電極基板100−1のA1−A2間の上面図であり、図9(B)は貫通電極基板100−1のA1−A2間の断面図である。 FIG. 9A is a top view of the through silicon via substrate 100-1 between A1 and A2, and FIG. 9B is a cross-sectional view of the through silicon via substrate 100-1 between A1 and A2.
図9(B)では、貫通電極120のうち基板110の第1面110A側の上面120A−1および第2面110B側の上面120B−1は、それぞれ皿状の凹形状を有する。この形状は、貫通電極120をCMP法により金属膜(例えば銅(Cu)膜)を研磨する際に生じるディッシングによるものである。このとき、貫通電極120には、強い圧力が加わる結果、スリット125−1の幅が貫通電極基板100のスリット125の幅に比べて大きくなる場合がある。このような場合には、ガスの流動を容易にしてしまう場合がある。しかしながら、貫通電極基板100−1は、無機材130および無機材150を有することにより、貫通電極120の端部120Cおよびスリット125−1を十分に覆うことができる。このため、貫通電極基板100−1は、高い気密性を有するうえで、さらにその効果を有することができる。したがって、力学量センサ10の内部の空間300の圧力を一定させることができることにより、力学量センサ10の機能を安定して発揮させることができる。
In FIG. 9B, of the through
<第2実施形態>
(2−1.貫通電極基板の構成)
次に、構造の異なる貫通電極基板について説明する。なお、第1実施形態において示した構造、材料および方法については、その説明を援用する。
<Second Embodiment>
(2-1. Structure of through silicon via substrate)
Next, a through electrode substrate having a different structure will be described. The description of the structure, material and method shown in the first embodiment will be incorporated.
図10(A)に貫通電極基板100−2のA1−A2間の上面図を示す。図10(B)に貫通電極基板100−2のA1−A2間の断面図を示す。 FIG. 10A shows a top view of the through silicon via substrate 100-2 between A1 and A2. FIG. 10B shows a cross-sectional view of the through silicon via substrate 100-2 between A1 and A2.
図10(B)に示すように、貫通電極基板100は、基板110、貫通孔115、貫通電極120、無機材130−2、電極140、無機材150−2および電極160を含む。
As shown in FIG. 10B, the through
貫通電極基板100−2において、貫通電極120の側面120Eと貫通孔115の側壁115Aとの間には、スリットが完全に設けられない、またはわずかに設けられてもよい(図2(B)ではスリット125−2として記載)。この場合でも形成時のガスが滞留する場合がある。
In the through electrode substrate 100-2, a slit may not be completely provided or may be provided slightly between the
無機材130−2は、基板110の第1面110Aおよび貫通電極120の上面120Aと接して設けられる。このとき、無機材130−2は、貫通電極120の端部120C(およびスリット125−2)を覆っている。
The non-equipment 130-2 is provided in contact with the
無機材130−2には、無機絶縁材料が用いられる。この例では、無機材130として無機膜131および無機膜133を積層した膜が用いられる。このとき、無機膜131には窒化シリコン膜が用いられる。また、無機膜133には、酸化シリコン膜が用いられる。このとき、無機膜133の厚さは、無機膜131の厚さの1倍以上30倍以下、より好ましくは2倍以上20倍以下であることが望ましい。これは、窒化シリコン膜の応力が酸化シリコン膜の応力に比べて大きいことに起因する。
An inorganic insulating material is used for the non-equipment 130-2. In this example, as the
無機膜131に用いられる窒化シリコン膜は、プラズマCVD法によりSiH4ガスおよびNH3ガスなどを用いて形成される。無機膜133に用いられる酸化シリコン膜は、プラズマCVD法によりSiH4ガスおよびN2Oガスなどを用いて形成される。
The silicon nitride film used for the
無機材150−2は、基板110の第2面110Bおよび貫通電極120の上面120Bと接して設けられる。また、無機材150−2は、無機材130と同様に貫通電極120の端部120Dおよびスリット125を覆っている。
The non-equipment 150-2 is provided in contact with the
無機材150−2には、無機絶縁材料が用いられる。この例では、無機材150−2として、無機材130−2と同様に、無機膜151および無機膜153を積層した膜が用いられる。このとき、無機膜151には窒化シリコン膜が用いられる。また、無機膜153には、酸化シリコン膜が用いられる。
An inorganic insulating material is used for the non-equipment 150-2. In this example, as the inorganic material 150-2, a film in which an
無機膜131および無機膜151として用いられる窒化シリコン膜は、緻密性が高いため、ガスの流動が防止される。つまり、貫通電極の気密性を高めることができる。
Since the silicon nitride film used as the
一方で、特に基板110と接する、または近接する場合、基板110の熱膨張率と貫通電極120の熱膨張率との間の違いにより、貫通電極120の端部120Cおよび端部120Dには応力が集中しやすく、無機材130および無機材150が破損する場合がある。このとき、図10(B)に示すように、無機材130および無機材150は、積層膜であることにより、応力の緩和(制御)を行うことができる。これにより、気密性を確保しつつ、無機材130および無機材150の破損が防止される。
On the other hand, especially when in contact with or close to the
<第3実施形態>
(3−1.貫通電極基板の構成)
次に、構造の異なる貫通電極基板100−3について説明する。なお、第1実施形態および第2実施形態において示した構造、材料および方法については、その説明を適宜援用する。
<Third Embodiment>
(3-1. Structure of through silicon via substrate)
Next, the through silicon via substrates 100-3 having different structures will be described. The explanations of the structures, materials and methods shown in the first embodiment and the second embodiment will be appropriately incorporated.
図11は、貫通電極基板100−3のA1−A2間の断面図である。図11に示すように、貫通電極基板100−3は、基板110、貫通孔115、貫通電極121および無機材130−3を含む。
FIG. 11 is a cross-sectional view between A1 and A2 of the through silicon via substrate 100-3. As shown in FIG. 11, the through electrode substrate 100-3 includes a
下地層113は、基板110の第1面110A、第2面110Bおよび貫通孔115の側壁115Aに設けられる。下地層113は、金属酸化物を含む。例えば、金属酸化物には酸化亜鉛が用いられる。下地層113は、基板110と第3電極140との密着性を向上させる機能を有する。
The
貫通電極121は、下地層113上に設けられる。貫通電極121にはシード層122が含まれる。
The through
無機材130−3は、基板110の第1面110A側の下地層113Aおよび貫通電極121の上面121Aと接して設けられる。このとき、無機材130は、貫通孔115および貫通電極121と下地層113との境界部121Eを覆っている。
The non-equipment 130-3 is provided in contact with the base layer 113A on the
なお、無機材130−3と貫通孔115との間において、貫通孔115の孔径は、適宜設定すればよいが、好ましくは無機材130−3の厚さに対して、1倍以上4倍以下であることが望ましい。このとき、無機材130−3は、貫通電極121と下地層113との境界部121Eを覆うのに十分な厚さを有する。
The hole diameter of the through
無機材130−3の膜厚が大きい場合、基板110の第1面110A側において、無機材130−3は、上記のように貫通孔115を覆うことができる。また、無機材130−3は、貫通電極120の上面120Aにおいて、開孔部135を有する。
When the film thickness of the non-equipment 130-3 is large, the inorganic material 130-3 can cover the through
無機材130−3には、無機絶縁材料が用いられる。この例では、無機材130−3として無機膜131および無機膜133をこの順で積層した膜が用いられる。このとき、無機膜131には窒化シリコン膜が用いられる。また、無機膜133には、酸化シリコン膜が用いられる。このとき、無機膜133の厚さは、無機膜131の厚さの1倍以上30倍以下、好ましくは2倍以上20倍以下であることが望ましい。
An inorganic insulating material is used for the non-equipment 130-3. In this example, as the inorganic material 130-3, a film in which an
上記構造とすることにより、貫通電極121と基板110との間に存在する気体などの流体物の移動を抑えることができ、力学量センサ10内部の圧力を一定とすることができる。
With the above structure, the movement of a fluid such as a gas existing between the through
(3−2.貫通電極基板の製造方法)
次に、貫通電極基板100−3の製造方法を図12〜図17に示す。
(3-2. Manufacturing method of through silicon via substrate)
Next, the manufacturing method of the through electrode substrate 100-3 is shown in FIGS. 12 to 17.
まず、図12に示すように、貫通孔115の側壁、基板110の第1面110Aおよび第2面110Bに下地層113を形成する。下地層113は、浸漬法により形成される。下地層113には、金属酸化物が含まれる。例えば、金属酸化物には、酸化亜鉛が用いられる。具体的には、基板110を酢酸亜鉛二水和物が含まれた溶液に浸漬することにより、下地層113が形成される。下地層113形成後、熱処理が行われてもよい。
First, as shown in FIG. 12, the
次に、図13に示すように、基板110の第1面110A、第2面110Bおよび貫通孔115にシード層122を形成する。シード層122は、無電解めっき法により形成される。シード層122には、銅(Cu)が含まれる。なお、シード層122には、銅以外の材料として、ニッケル(Ni)や金(Au)が用いられてもよい。
Next, as shown in FIG. 13, the
無電解めっき法について、以下に説明する。無電解めっきを行う場合、コンディショナー、アクチベーター、金属塩、還元剤、錯化剤などが用いられる。コンディショナーは、前処理剤として用いられる。コンディショナーは、下地層113の表面にPd触媒が付着しやすくするために用いられる。アクチベーターは、Pd触媒を表面に形成するために用いられる。金属塩は、金属を析出させるための材料である。例えば、銅めっきを行う場合には、硫酸銅が用いられる。還元剤は、金属塩を還元処理するために用いられる。還元剤には、ジメチルアミノボラン(DMAB)、ホルムアルデヒド、塩酸ヒドラジン、硫酸ヒドラジンなどが用いられる。錯化剤には、金属膜の析出速度を制御するために用いられる。錯化剤には、エチレンジアミン4酢酸(EDTA)、ロシェル塩(L−酒石酸カリウムナトリウム四水和物)、クエン酸イオンなどが用いられる。また、無電解めっきを行う前に、脱脂処理を行ってもよい。また、無電解めっき処理後に熱処理を行ってもよい。
The electroless plating method will be described below. When electroless plating is performed, a conditioner, an activator, a metal salt, a reducing agent, a complexing agent and the like are used. Conditioner is used as a pretreatment agent. The conditioner is used to facilitate the adhesion of the Pd catalyst to the surface of the
次に、図14に示すように、シード層122上にレジスト膜127を形成する。レジスト膜127は、塗布形成したものを用いてもよいし、ドライフィルムレジストでもよい。レジスト膜127は、フォトリソグラフィ法により、所定の形状に加工される。
Next, as shown in FIG. 14, a resist
次に、図15に示すように、露出したシード層125上に貫通電極121を形成する。貫通電極121は、電解めっき法により形成される。なお、貫通電極121にはコンフォーマルめっきがなされる。貫通電極121には銅(Cu)膜が用いられる。上記貫通電極の形成方法は、セミアディティブ法と呼ばれる。貫通電極121形成後、レジスト膜127を除去する。レジスト膜127は、薬液によりに除去してもよいし、ドライエッチング法により除去してもよい。
Next, as shown in FIG. 15, a through
次に、図16に示すように、レジスト膜127下に設けられていたシード層122を除去する。このとき、シード層122はウェットエッチング法により除去される。上記方法は、セミアディティブ法と呼ばれる。上記方法を用いることにより、貫通電極121を厚く形成することができる。
Next, as shown in FIG. 16, the
次に、図17に示すように、基板110の第1面110A側において、無機材130を下地層113および貫通電極121の上面121Aと接するように形成する。このとき、無機材130は、貫通孔115および貫通電極121と下地層113との境界部121Eを覆う。
Next, as shown in FIG. 17, the
無機材130−3には、無機絶縁材料が用いられる。この例では、無機材130−3として無機膜131および無機膜133を積層した膜が用いられる。無機膜131には窒化シリコン膜が用いられる。無機膜133には、酸化シリコン膜が用いられる。このとき、無機膜133の厚さは、無機膜131の厚さの1倍以上30倍以下、より好ましくは2倍以上20倍以下であることが望ましい。これは、窒化シリコン膜の応力が酸化シリコン膜の応力に比べて大きいことに起因する。
An inorganic insulating material is used for the non-equipment 130-3. In this example, a film obtained by laminating an
無機材130−3は、この例ではプラズマCVD法により形成される。無機膜131に用いられる窒化シリコン膜は、SiH4ガスおよびNH3ガスを用いて形成される。無機膜133に用いられる酸化シリコン膜は、SiH4ガスおよびN2Oガスを用いて形成される。なお、無機膜131および無機膜133はスパッタリング法、蒸着法、印刷法により形成されてもよい。
The non-equipment 130-3 is formed by the plasma CVD method in this example. The silicon nitride film used for the
なお、無機材130−3と貫通孔115との間において、貫通孔115の孔径は、適宜設定すればよいが、無機材130−3の厚さに対して、好ましくは1倍以上4倍以下であることが望ましい。このとき、無機材130−3は、十分な厚さを有する。これにより、上述した基板110の第1面110A側において、無機材130−3は、エピタキシャル方向だけではなく、横方向にも成長する。これにより、無機材130−3は、貫通孔115を覆うことができる。
The hole diameter of the through
無機材130−3は、フォトリソグラフィ法およびエッチング法を組み合わせて、所定の形状に加工される。このとき、無機材130−3に対して、貫通電極121上に開孔部135を形成する。
The non-equipment 130-3 is processed into a predetermined shape by combining a photolithography method and an etching method. At this time, an
上記方法により、図11に示す貫通電極基板100−3が製造される。 By the above method, the through silicon via substrate 100-3 shown in FIG. 11 is manufactured.
上記方法により製造された貫通電極基板100−3において、下地層113と貫通電極121との間(特に下地層113と、シード層122との間)においては、熱処理が行われることで、金属と金属酸化物との間で熱膨張率の差が生じる場合がある。これにより、ひずみ(応力集中)が生じ、貫通電極と下地層との間の密着性が十分ではなくなる場合がある。(例えば、一方が引っ張り応力で、他方が圧縮応力の場合がある。)このため、下地層113と貫通電極121との間の境界(界面)において、間隙が生じて、ガスなどの流体物が移動可能となる恐れがある。しかしながら、貫通電極基板100−3に設けられた無機材130−3のうちの無機膜131として用いられる窒化シリコン膜は高い緻密性を有する。また、無機材130−3は十分に大きい厚さを有する。このため、下地層113と貫通電極121との間の境界(界面)におけるガスの流動が防止される。
In the through electrode substrate 100-3 manufactured by the above method, a heat treatment is performed between the
また、貫通孔115は、無機材130−3により完全に覆われる。つまり、無機材130−3を有することにより、貫通電極基板の気密性を高めることができる。
Further, the through
なお、無機材130は、積層膜であることにより、応力の緩和(制御)を行うことができる。たとえば、無機膜131の窒化シリコン膜に引っ張り応力を持たせ、酸化シリコン膜には圧縮応力を持たせる。このように応力を制御することにより、無機材130−3における欠陥の発生(クラック、膜剥がれなど)が抑制される。
Since the
<第4実施形態>
(4−1.貫通電極基板の構成)
次に、構造の異なる貫通電極基板100−4について説明する。なお、第1〜第3実施形態において示した構造、材料および方法については、その説明を適宜援用する。
<Fourth Embodiment>
(4-1. Structure of through silicon via substrate)
Next, the through silicon via substrates 100-4 having different structures will be described. The explanations of the structures, materials and methods shown in the first to third embodiments will be appropriately incorporated.
図18は、貫通電極基板100−4のA1−A2間の断面図である。図18に示すように、貫通電極基板100−4は、基板110、貫通孔115、貫通電極120、無機材130、および充填材170を含む。
FIG. 18 is a cross-sectional view between A1 and A2 of the through silicon via substrate 100-4. As shown in FIG. 18, the through electrode substrate 100-4 includes a
充填材170は、貫通孔115に設けられる。また、充填材170は、貫通電極120の側面と接する。充填材170には、無機樹脂材料が含まれる。また、充填材170には、無機粒子が含まれてもよい。無機粒子は例えば数10nm以上数10μm以下の大きさを有する。上記無機粒子には、シリカ、アルミナなどが含まれる。
The
充填材170は、貫通孔115において、貫通電極121の側面と接するように充填形成される。充填材170は、ゾルゲル法、インクジェット法、浸漬法により形成される。充填材170を形成後、適宜熱処理を行ってもよい。これにより、充填材をより緻密にすることができる。
The
(変形例1)
なお、第3実施形態で無機材130−3には、窒化シリコン膜および酸化シリコン膜の積層膜を用いる例を示したが、これに限定されない。無機材130−3には、焼結体が用いられてもよい。例えば、焼結体として、無機焼結体(セラミックス)が用いられてもよい。
(Modification example 1)
In the third embodiment, an example in which a laminated film of a silicon nitride film and a silicon oxide film is used for the inorganic material 130-3 is shown, but the present invention is not limited to this. A sintered body may be used for the non-equipment 130-3. For example, an inorganic sintered body (ceramics) may be used as the sintered body.
(変形例2)
第1実施形態において、貫通電極120の上面が凹形状を有する例を示したが、これに限定されない。例えば、有底形状である基板(穴ガラス基板という場合がある)に充填めっきを行い、有底形状ではない面側(第2面側)から、該充填めっきされた金属材料が露出するまで基板を研磨することにより貫通電極120を形成する場合がある。その場合、有底構造の穴形状が、矩形構造ではなく、先が尖った形状となる。すると充填めっき形状も先が尖った(凸形状)形状となる。このとき、貫通電極の上面は、凸形状でもよい。
(Modification 2)
In the first embodiment, an example in which the upper surface of the through
10・・・力学量センサ、100・・・貫通電極基板、110・・・基板、113・・・下地層、115・・・貫通孔、117・・・ふためっき膜、120・・・貫通電極、121・・・貫通電極、122・・・シード層、125・・・スリット、127・・・レジスト膜、130・・・無機材、131・・・無機膜、133・・・無機膜、135・・・開孔部、140・・・電極、150・・・無機材、151・・・無機膜、153・・・無機膜、155・・・開孔部、160・・・電極、170・・・充填材、210・・・基板、215・・・開孔部、220・・・絶縁層、230・・・導電層、235・・・薄膜、250・・・領域、300・・・空間 10 ... Mechanical quantity sensor, 100 ... Through electrode substrate, 110 ... Substrate, 113 ... Underlayer, 115 ... Through hole, 117 ... Lid plating film, 120 ... Through electrode , 121 ... through electrode, 122 ... seed layer, 125 ... slit, 127 ... resist film, 130 ... inorganic material, 131 ... inorganic film, 133 ... inorganic film, 135 ... Opening part, 140 ... Electrode, 150 ... Inorganic material, 151 ... Inorganic film, 153 ... Inorganic film, 155 ... Opening part, 160 ... Electrode, 170. .. Filler, 210 ... Substrate, 215 ... Perforated part, 220 ... Insulation layer, 230 ... Conductive layer, 235 ... Thin film, 250 ... Region, 300 ... Space
Claims (17)
前記貫通孔に充填された貫通電極と、
前記貫通電極のうち前記第1面側の側面と、前記貫通孔のうち第1面側の側壁との間に配置された第1スリットと、
前記貫通電極のうち前記第2面側の側面と、前記貫通孔のうち第2面側の側壁との間に配置された第2スリットと、
前記基板の前記第1面側において、前記貫通電極の端部および前記第1スリットを覆い、前記貫通電極の上面の一部および前記基板の前記第1面と接し、前記貫通電極上に第1開孔部を有する第1無機材と、
前記基板の前記第2面側において、前記貫通電極の端部および前記第2スリットを覆い、前記貫通電極の上面の一部および前記基板の前記第2面と接し、前記貫通電極上に第2開孔部を有する第2無機材と、を含み、
前記第1無機材および前記第2無機材は、第1無機膜と、第2無機膜とがこの順で積層された膜であり、
前記第1無機膜は、窒化シリコン膜であり、
前記第2無機膜は、酸化シリコン膜であり、
前記第2無機膜の厚さは、前記第1無機膜の厚さよりも大きい、
貫通電極基板。 A substrate having a first surface, a second surface opposite to the first surface, and a through hole,
Through electrodes filled in the through holes and
A first slit arranged between the side surface of the through electrode on the first surface side and the side wall of the through hole on the first surface side.
A second slit arranged between the side surface of the through electrode on the second surface side and the side wall of the through hole on the second surface side.
On the first surface side of the substrate, the end portion of the through electrode and the first slit are covered, and a part of the upper surface of the through electrode and the first surface of the substrate are in contact with each other, and the first surface is placed on the through electrode. A first inorganic material having a perforated portion and
On the second surface side of the substrate, the end portion of the through electrode and the second slit are covered, and a part of the upper surface of the through electrode and the second surface of the substrate are in contact with each other, and the second surface is placed on the through electrode. and a second inorganic material having an opening, only including,
The first inorganic material and the second inorganic material are films in which a first inorganic film and a second inorganic film are laminated in this order.
The first inorganic film is a silicon nitride film, and the first inorganic film is a silicon nitride film.
The second inorganic film is a silicon oxide film, and is
The thickness of the second inorganic film is larger than the thickness of the first inorganic film.
Through electrode substrate.
請求項1に記載の貫通電極基板。 The first inorganic material and the second inorganic material are in contact with the side wall of the through hole.
The through silicon via substrate according to claim 1.
請求項1または2に記載の貫通電極基板。 The upper surface of the through electrode has a dish-shaped concave shape.
The through silicon via substrate according to claim 1 or 2.
前記基板の第1面、第2面および貫通孔の側壁に設けられた下地層と、
前記下地層上に設けられた貫通電極と、
前記基板の前記第1面側において、前記貫通孔および貫通電極と下地層との境界部を覆い、前記貫通電極の上面および前記基板の前記第1面と接し、前記貫通電極上に開孔部を有する第1無機材と、を含み、
前記第1無機材は、第1無機膜と、第2無機膜とがこの順で積層された膜であり、
前記第1無機膜は、窒化シリコン膜であり、
前記第2無機膜は、酸化シリコン膜であり、
前記第2無機膜の厚さは、前記第1無機膜の厚さよりも大きい、
貫通電極基板。 A substrate having a first surface, a second surface opposite to the first surface, and a through hole,
The base layer provided on the first surface, the second surface, and the side wall of the through hole of the substrate, and
Through electrodes provided on the base layer and
On the first surface side of the substrate, the through hole and the boundary between the through electrode and the base layer are covered, and the upper surface of the through electrode and the first surface of the substrate are in contact with each other, and a hole is opened on the through electrode. a first inorganic material with, only including,
The first inorganic material is a film in which a first inorganic film and a second inorganic film are laminated in this order.
The first inorganic film is a silicon nitride film, and the first inorganic film is a silicon nitride film.
The second inorganic film is a silicon oxide film, and is
The thickness of the second inorganic film is larger than the thickness of the first inorganic film.
Through electrode substrate.
請求項4に記載の貫通電極基板。 The hole diameter of the through hole is 1 to 4 times or less with respect to the thickness of the first inorganic material.
The through silicon via substrate according to claim 4.
請求項1乃至5のいずれか一に記載の貫通電極基板。 The thickness of the second inorganic film is 2 times or more and 30 times or less the thickness of the first inorganic film.
The through silicon via substrate according to any one of claims 1 to 5.
請求項4に記載の貫通電極基板。 The first inorganic material is a sintered body.
The through silicon via substrate according to claim 4.
請求項4乃至7のいずれか一に記載の貫通電極基板。 Further includes a filler provided in the through hole and in contact with the through electrode on the side surface.
The through silicon via substrate according to any one of claims 4 to 7.
請求項1乃至7のいずれか一に記載の貫通電極基板。 The first surface of the substrate, the upper surface of the through electrode on the first surface side, and the conductive layer in contact with the first inorganic material are further included.
The through silicon via substrate according to any one of claims 1 to 7.
前記下地層と接するように、貫通電極を形成し、
前記基板の前記第1面側において、前記貫通孔および前記貫通電極と前記下地層との境界部を覆い、前記貫通電極の上面および前記下地層と接するように無機材を形成し、
前記無機材に対して、前記貫通電極上に開孔部を形成すること、
を含み、
前記無機材は、第1無機膜と、第2無機膜とがこの順で積層された膜であり、
前記第1無機膜は、窒化シリコン膜であり、
前記第2無機膜は、酸化シリコン膜であり、
前記第2無機膜の厚さは、前記第1無機膜の厚さよりも大きい、
貫通電極基板の製造方法。 A base layer is formed on the first surface of the substrate, the second surface on the opposite side of the first surface, and the side wall of the through hole.
A through electrode is formed so as to be in contact with the base layer.
In the first surface side of the substrate, covering the boundary between the base layer and the through-hole and the through-electrode, forms a inorganic in contact with the upper surface and the underlying layer of the through electrode,
To form an opening on the through electrode with respect to the inorganic material.
Only including,
The inorganic material is a film in which a first inorganic film and a second inorganic film are laminated in this order.
The first inorganic film is a silicon nitride film, and the first inorganic film is a silicon nitride film.
The second inorganic film is a silicon oxide film, and is
The thickness of the second inorganic film is larger than the thickness of the first inorganic film.
Manufacturing method of through silicon via substrate.
請求項10に記載の貫通電極基板の製造方法。 The hole diameter of the through hole is 1 to 4 times or less with respect to the thickness of the inorganic material.
The method for manufacturing a through silicon via substrate according to claim 10.
請求項11に記載の貫通電極基板の製造方法。 The thickness of the second inorganic film is 2 times or more and 20 times or less the thickness of the first inorganic film.
The method for manufacturing a through silicon via substrate according to claim 11.
請求項10に記載の貫通電極基板の製造方法。 The inorganic material is formed by a plasma CVD method.
The method for manufacturing a through silicon via substrate according to claim 10.
請求項10に記載の貫通電極基板の製造方法。 The inorganic material is a sintered body.
The method for manufacturing a through silicon via substrate according to claim 10.
請求項10乃至14のいずれか一に記載の貫通電極基板の製造方法。 In the through hole, including forming a filler so as to be in contact with the side surface of the through electrode.
The method for manufacturing a through silicon via substrate according to any one of claims 10 to 14.
請求項10乃至15のいずれか一に記載の貫通電極基板の製造方法。 The base layer is formed by a dipping method.
The method for manufacturing a through silicon via substrate according to any one of claims 10 to 15.
力学量センサ。 The through silicon via substrate according to any one of claims 1 to 9 is included.
Mechanics sensor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017121348A JP6900799B2 (en) | 2017-06-21 | 2017-06-21 | Through Silicon Via, Through Silicon Via Manufacturing Method and Mechanical Sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017121348A JP6900799B2 (en) | 2017-06-21 | 2017-06-21 | Through Silicon Via, Through Silicon Via Manufacturing Method and Mechanical Sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019007760A JP2019007760A (en) | 2019-01-17 |
| JP6900799B2 true JP6900799B2 (en) | 2021-07-07 |
Family
ID=65026713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017121348A Active JP6900799B2 (en) | 2017-06-21 | 2017-06-21 | Through Silicon Via, Through Silicon Via Manufacturing Method and Mechanical Sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6900799B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011049341A (en) * | 2009-08-27 | 2011-03-10 | Kyocera Corp | Wiring substrate, and method of manufacturing the same |
| US8487445B1 (en) * | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
| JP6201663B2 (en) * | 2013-11-13 | 2017-09-27 | 大日本印刷株式会社 | Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device |
| JP6557953B2 (en) * | 2014-09-09 | 2019-08-14 | 大日本印刷株式会社 | Structure and manufacturing method thereof |
| JP6596906B2 (en) * | 2015-04-30 | 2019-10-30 | 大日本印刷株式会社 | Penetration electrode substrate, interposer and semiconductor device using penetration electrode substrate |
-
2017
- 2017-06-21 JP JP2017121348A patent/JP6900799B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019007760A (en) | 2019-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6441025B2 (en) | Manufacturing method of semiconductor chip | |
| TWI807259B (en) | Through electrode substrate and mounting substrate | |
| JP6462747B2 (en) | Semiconductor chip and semiconductor device | |
| CN104733288B (en) | Method for processing semiconductor devices | |
| CN101239699A (en) | Manufacturing method of semiconductor device | |
| CN113371675B (en) | Atomic gas chamber and method for manufacturing the same | |
| EP3109893B1 (en) | Composite substrate | |
| CN104600024A (en) | Semiconductor device and method of producing semiconductor device | |
| US10854494B2 (en) | Method for producing an interface intended to assemble temporarily a microelectronic support and a manipulation handle, and temporary assembly interface | |
| JP4271751B2 (en) | Electronic device and method for forming a membrane for an electronic device | |
| JP6900799B2 (en) | Through Silicon Via, Through Silicon Via Manufacturing Method and Mechanical Sensor | |
| CN105374855B (en) | Device and method for manufacturing device | |
| CN105984841B (en) | Method for producing a porous structure in a layer structure of a semiconductor component and MEMS component having said porous structure element | |
| JP5108579B2 (en) | Electronic component package manufacturing method and electronic component package | |
| US11130671B2 (en) | MEMS device and fabrication method thereof | |
| JP2011228511A (en) | Glass substrate for semiconductor device through electrode and method for manufacturing the same | |
| KR20120054994A (en) | Method for manufacturing semiconductor device | |
| JP2014216516A (en) | Sample holder | |
| JP2008153340A (en) | Semiconductor device and manufacturing method thereof | |
| JP2000244274A (en) | Piezoelectric vibrator | |
| JP7591201B2 (en) | Through-hole electrode substrate and its manufacturing method | |
| CN107924954B (en) | Trench capacitor and method for making trench capacitor | |
| JP2008091417A (en) | Vacuum package and electronic device, and method of manufacturing the vacuum package | |
| JP2008055268A (en) | Photosensitive agent coating method, piezoelectric vibrating piece manufacturing method, piezoelectric device manufacturing method, piezoelectric vibrating piece, and piezoelectric device | |
| JP5143688B2 (en) | Method for manufacturing piezoelectric device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210531 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6900799 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |