JP6902167B2 - ナノ秒パルスを使用する任意波形の発生 - Google Patents

Description

この発明は、ナノ秒パルスを使用する任意波形の発生に関する。

急速な立ち上がり時間及び／又は急速な立ち下がり時間を持つ高電圧パルスの生成は、難題である。例を挙げると、高電圧パルス（例：約５ｋＶより高い）について急速な立ち上がり時間及び／又は急速な立ち下がり時間（例：約５０ｎｓ未満）を達成する為には、パルス立ち上がり及び／又は立ち下がりの勾配は非常に急でなければならない（例：１０^１１Ｖ／ｓより大きい）。このように急な立ち上がり時間及び／又は立ち下がり時間は、高いキャパシタンスを持つ負荷を駆動する回路では特に、生成が非常に困難である。標準的な電気部品を使用してこのようなパルスを生成するのは特に困難である、及び／又は、パルス幅、電圧、反復率が可変のパルスを用いて生成される、及び／又は、例えばプラズマのような容量性負荷を有する用途で生成される。

本発明は、上記従来技術における課題を解決するためになされたものである。

幾つかの実施形態は、発生器インダクタと、発生器インダクタと電気及び／又は誘導結合される高電圧ナノ秒パルサであって、複数の第１高電圧パルスであり各々がパルス幅を有する複数の第１パルスを包含する第１パルスバーストであって第１バースト周期を有する第１パルスバーストと、複数の第２高電圧パルスであって各々がパルス幅を有する複数の第２パルスを包含する第２パルスバーストであって第２バースト周期を有する第２パルスバーストとを発生器インダクタにチャージするように構成される高電圧ナノ秒パルサと、ナノ秒パルサ及び発生器インダクタと電気結合されるプラズマであって、第１出力パルス幅と第１出力電圧とを有する第１プラズマパルスであって第１出力パルス幅が第１バースト周期と実質的に等しく第１出力電圧が複数の第１パルスの各パルスのパルス幅に実質的に比例する第１プラズマパルスと、第２出力パルス幅と第２出力電圧とを有する第２プラズマパルスであって第２出力パルス幅が第２バースト周期と実質的に等しく第２出力電圧が複数の第２パルスの各パルスのパルス幅に実質的に比例する第２プラズマパルスとに従って電圧が変化するプラズマとを包含する高電圧波形発生器を含む。

幾つかの実施形態において、第１パルスバーストと第２パルスバーストのいずれか又は両方は５００Ｖより大きい振幅を有する。幾つかの実施形態において、第１プラズマパルスと第２プラズマパルスのいずれか又は両方は５００Ｖより大きい振幅を有する。

幾つかの実施形態において、第２パルスバーストは第１パルスバーストの振幅と異なる振幅を有する。幾つかの実施形態において、複数の第１高電圧パルスのうち一つ以上の振幅は複数の第１高電圧パルスのうち他の一つ以上の振幅と異なっている。幾つかの実施形態において、第１プラズマパルスの電圧は第２プラズマパルスの電圧と異なっている。

幾つかの実施形態において、高電圧波形発生器は、発生器インダクタ及び高電圧ナノ秒パルサと電気及び／又は誘導結合されるプルダウンレジスタを含み得る。幾つかの実施形態において、高電圧波形発生器は変圧器を含み得る。

幾つかの実施形態において、第１バースト周期及び／又は第２バースト周期は約５０ｍｓより短い。幾つかの実施形態において、第１プラズマパルスと第２プラズマパルスのいずれか又は両方はプラズマ内で電位を確立する。

幾つかの実施形態において、第１プラズマパルスと第２プラズマパルスのいずれか又は両方はプラズマ内でイオンを加速させる。幾つかの実施形態において、複数の第１パルス及び／又は複数の第２パルスのいずれか又は両方は約５０ｋＨｚより高い周波数を有する。幾つかの実施形態において、複数の第１パルスのうち少なくとも一つのパルスはパルス幅を有する、及び／又は、複数の第２パルスのうち少なくとも一つのパルスは５００ｎｓより短いパルス幅を有する。

幾つかの実施形態において、発生器インダクタは漂遊インダクタンスを包含する。幾つかの実施形態において、発生器インダクタは約２０μＨより低いインダクタンスを有する。幾つかの実施形態において、ピーク出力パワーは１０ｋＷより大きい。幾つかの実施形態において、プラズマの性質は実質的に容量性である。

幾つかの実施形態は、発生器インダクタと、発生器インダクタと電気及び／又は誘導結合される発生器キャパシタと、発生器インダクタ及び発生器キャパシタと電気又は誘導結合される高電圧ナノ秒パルサであって、第１パルスバーストと第２パルスバーストとを発生器インダクタにチャージするように構成される高電圧ナノ秒パルサと、ナノ秒パルサと発生器インダクタと発生器キャパシタとに電気及び／又は誘導結合される負荷であって第１負荷パルス及び／又は第２負荷パルスに従って電圧が変化する負荷とを包含する高電圧波形発生器を含み得る。幾つかの実施形態において、第１パルスバーストは複数の高電圧パルスを包含し、複数のパルスの各パルスは第１パルス幅と５００Ｖより高い電圧とを有して第１パルスバーストは第１バースト周期を有する、及び／又は、第２パルスバーストは複数の高電圧パルスを包含し、複数のパルスの各パルスが第２パルス幅と５００Ｖより高い電圧とを有して第２パルスバーストが第２バースト周期を有する。幾つかの実施形態において、第１負荷パルスは第１出力パルス幅と第１出力電圧とを有して、第１出力パルス幅が第１バースト周期と実質的に等しく第１出力電圧が第１パルス幅に比例し、第２負荷パルスは第２出力パルス幅と第２出力電圧とを有して、第２出力パルス幅が第２バースト周期と実質的に等しく第２出力電圧が第２パルス幅に比例する。

幾つかの実施形態において、第１パルス出力電圧は５００Ｖより高く、第２パルス出力電圧は５００Ｖより高い。幾つかの実施形態において、第１パルス出力電圧は第２パルス出力電圧より高い。幾つかの実施形態において、負荷はプラズマを包含する。

幾つかの実施形態において、高電圧波形発生器は、発生器インダクタ及び高電圧ナノ秒パルサと電気及び／又は誘導結合されるプルダウンレジスタを含み得る。幾つかの実施形態において、高電圧波形発生器は変圧器を含み得る。幾つかの実施形態において、第１バースト周期は約１マイクロ秒より短く、第１パルス幅は約２００ナノ秒より短く、第２パルス幅は約２００ナノ秒より短い。

本発明の幾つかの実施形態は、高電圧波形を発生させる為の方法を含む。幾つかの実施形態において、この方法は、複数の高電圧パルスを包含する第１パルスバーストを発生させることであって、複数のパルスの各パルスが第１パルス幅と５００Ｖより高い電圧とを有し、第１パルスバーストが第１バースト周期を有することと、第１パルスバーストを発生器インダクタにチャージすることと、第１出力パルス幅と第１出力電圧とを有する第１出力パルスを出力することであって、第１出力パルス幅が第１バースト周期と実質的に等しく第１出力電圧が第１パルス幅に比例することと、複数の高電圧パルスを包含する第２パルスバーストを発生させることであって、複数のパルスの各パルスが第２パルス幅と５００Ｖより高い電圧とを有し、第２パルスバーストが第２バースト周期を有することと、第２パルスバーストを発生器インダクタにチャージすることと、第１出力パルス幅と第２出力パルス電圧とを有する第２出力パルスを出力することであって、第２出力パルス幅が第２バースト周期と実質的に等しく第２出力電圧が第２パルス幅に比例することとを含み得る。

幾つかの実施形態において、第１パルス出力電圧は５００Ｖより高く、第２パルス出力電圧は５００Ｖより高い。幾つかの実施形態において、第１パルス出力電圧は第２パルス出力電圧より高い。幾つかの実施形態では、第１出力パルスと第２出力パルスとがプラズマに提供される。幾つかの実施形態において、第１バースト周期は約１０ｍｓより短く、第２バースト周期は約１０ｍｓより短く、第１パルス幅は２００ナノ秒より短く、第２パルス幅は２００ナノ秒より短い。

本発明の幾つかの実施形態は、発生器インダクタと、発生器インダクタと電気及び／又は誘導結合される発生器キャパシタと、発生器インダクタ及び発生器キャパシタと電気及び／又は誘導結合される高電圧ナノ秒パルサであって第１パルスバースト及び／又は第２パルスバーストを発生器インダクタにチャージするように構成される高電圧ナノ秒パルサと、ナノ秒パルサと発生器インダクタと発生器キャパシタと電気及び／又は誘導結合される負荷であって第１負荷パルス及び第２負荷パルスに従って電圧が変化する負荷とを包含する高電圧波形発生器を含み得る。

幾つかの実施形態において、第１パルスバーストは、第１電圧を有する複数の高電圧パルスを包含し、複数のパルスの各パルスは第１パルス幅と５００Ｖより高い電圧とを有し、第１パルスバーストは第１バースト周期を有する。幾つかの実施形態において、第２パルスバーストは、第２電圧を有する複数の高電圧パルスを包含し、複数のパルスの各パルスは第２パルス幅と５００Ｖより高い電圧とを有し、第２パルスバーストは第２バースト周期を有する。

幾つかの実施形態において、第１負荷パルスは第１出力パルス幅と第１出力電圧とを有し、第１出力パルス幅は第１バースト周期と実質的に等しく、第１出力電圧は第１パルス幅及び／又は第１電圧と相関している。幾つかの実施形態において、第２負荷パルスは第２出力パルス幅と第２出力電圧とを有し、第２出力パルス幅は第２バースト周期と実質的に等しく、第２出力電圧は第２パルス幅及び／又は第２電圧と相関している。

幾つかの実施形態において、負荷はプラズマを包含する。幾つかの実施形態において、第１バースト周期は約１０ｍｓより短く、第２バースト周期は約１０ｍｓより短く、第１パルス幅は２００ナノ秒より短く、第２パルス幅は２００ナノ秒より短い。

本発明の幾つかの実施形態は、発生器インダクタと、発生器インダクタと電気及び／又は誘導結合される発生器キャパシタと、発生器インダクタ及び発生器キャパシタと電気及び／又は誘導結合される一つ以上のソリッドステートスイッチを有する高電圧ナノ秒パルサであって、バースト周期を有するパルスバーストを生成するように構成される高電圧ナノ秒パルサであり、パルスバーストが異なるパルス幅を有する複数のパルスを包含する、高電圧ナノ秒パルサと、高電圧ナノ秒パルサと発生器インダクタと発生器キャパシタと電気及び／又は誘導結合される負荷であって、バースト周期と実質的に等しいパルス幅を持つ出力パルスを電圧が有する負荷であり、複数のパルスのパルス幅に実質的に比例するように電圧が変化する負荷とを包含する高電圧波形発生器を含む。

幾つかの実施形態において、負荷はプラズマを包含する。幾つかの実施形態において、複数のパルスの少なくとも部分集合が徐々に幅の大きくなるパルス幅を有し、負荷の電圧の絶対値は増加する。幾つかの実施形態において、パルスバーストは約５００Ｖより大きい振幅を有する。

本開示の以上及び他の特徴、態様、利点は、添付図面を参照して以下の開示を読むことでより理解される。
幾つかの実施形態による高電圧波形発生器の一例のブロック図である。 幾つかの実施形態による高電圧波形発生器の一例のブロック図である。 乃至 幾つかの実施形態による高電圧波形発生器の一例のブロック図である。 乃至 幾つかの実施形態による高電圧波形発生器の一例のブロック図である。 乃至 幾つかの実施形態による高電圧波形発生器の一例のブロック図である。 幾つかの実施形態による高電圧波形発生器の一例のブロック図である。 幾つかの実施形態による高電圧波形発生器の一例の回路図である。 幾つかの実施形態によるパルサ波形の一例と高電圧波形発生器出力波形の一例とを図示する。 幾つかの実施形態によるパルサ波形の一例と高電圧波形発生器出力波形の一例とを図示する。 幾つかの実施形態によるパルサ波形の一例と高電圧波形発生器出力波形の一例とを図示する。 幾つかの実施形態によるパルサ波形の一例と高電圧波形発生器出力波形の一例とを図示する。 幾つかの実施形態による高電圧波形発生器の様々な回路要素内での波形の一例を図示する。 幾つかの実施形態による高電圧波形発生器の様々な回路要素内での波形の一例を図示する。 幾つかの実施形態による高電圧波形発生器の様々な回路要素内での波形の一例を図示する。 幾つかの実施形態によるパルサ波形の一例と高電圧波形発生器出力波形の一例とを図示する。

任意のパルス幅、電圧、及び／又は形状を持つ高電圧波形を発生させるシステム及び方法が開示される。幾つかの実施形態において、高電圧波形発生器は、パルサ（例：ナノ秒パルサ）と発生器回路とを含み得る。例えば、ナノ秒パルサは、バースト周期Ｔ_ｂｒを有する高電圧パルスのバーストを生成し、パルスのバーストの各パルスはパルス幅Ｔ_ｐを有する。発生器回路は高電圧パルスの入力バーストから出力パルスを生成し得る。出力パルスは例えば、バースト周期Ｔ_ｂｒとほぼ同じパルス幅を有し得る。出力パルスは、例えば、パルスのバーストの各パルスのパルス幅Ｔ_ｐと相関する（例：に比例する）電圧を有し得る。出力パルスは、例えば、入力パルスの電圧Ｖ_ｐ又は入力パルスの周波数ｆ_ｐと相関する（例：に比例する）電圧を有し得る。

幾つかの実施形態で、出力パルスのピークパワーは、１ｋＷ，１０ｋＷ，１００ｋＷ，１，０００ｋＷ，１０，０００ｋＷ等より大きい。

幾つかの実施形態において、パルサはバースト列を生成し得る。各バースト列は、例えば複数のバーストを含み、複数のバーストの各々は複数のパルスを含み得る。複数のバースト（例：Ｎ個のバースト）の各バーストはバースト周期（例：Ｔ_ｂｒ１，Ｔ_ｂｒ２，Ｔ_ｂｒ３，．．．Ｔ_ｂｒＮ）を有し得る。その結果としての高電圧波形発生器の出力は、各バースト周期に比例する（例：概ね等しい）複数のパルス幅（例：ＰＷ_ｂｒ１，ＰＷ_ｂｒ２，ＰＷ_ｂｒ３，．．．ＰＷ_ｂｒＮ）を含み得る。幾つかの実施形態では、バースト周期が変化して結果的に出力パルス幅が可変と成り得る。幾つかの実施形態において、出力電圧振幅がバースト内の各パルスのパルス幅に比例し得る。各出力パルスの電圧も入力パルスバーストの電圧及び周波数に比例し得る。

図１は、幾つかの実施形態による高電圧波形発生器１００の一例のブロック図である。高電圧波形発生器１００は、ナノ秒パルサ１０５と負荷１１０とを含み得る。ナノ秒パルサ１０５は、ダイオード１２５、発生器インダクタ１１５、及び／又は発生器キャパシタ１２０を介して負荷１１０と電気及び／又は誘導結合され得る。追加インダクタ１１６が含まれてもよい。負荷１１０における波形の形状は、ナノ秒パルサ１０５のパルス幅、及び／又は、ナノ秒パルサ１０５のパルス周波数（又はバースト周期）、及び／又は、ナノ秒パルサ１０５のパルス電圧により設定され得る。

幾つかの実施形態では、追加インダクタ１１６が含まれなくてもよい。幾つかの実施形態では、追加インダクタ１１６と発生器インダクタ１１５とが含まれなくてもよい。

ナノ秒パルサ１０５は、例えば、５００Ｖより大きいパルス、１０Ａｍｐｓより高いピーク電流、及び／又は、約１０，０００ｎｓ，１，０００ｎｓ，１００ｎｓ，１０ｎｓ等より短いパルス幅を生成できる何らかの装置を含み得る。別の例として、ナノ秒パルサ１０５は、１ｋＶ，５ｋＶ，１０ｋＶ，５０ｋＶ，２００ｋＶ等より大きい振幅を持つパルスを生成し得る。別の例として、ナノ秒パルサ１０５は、５ｎｓ，５０ｎｓ，３００ｎｓ等より立ち上がり時間が短いパルスも生成し得る。

ナノ秒パルサ１０５は、例えば、すべての目的で本開示に全体が取り入れられる「高電圧ナノ秒パルサ(HIGH VOLTAGE NANOSECOND PULSER)」の名称の米国特許出願第１４／５４２，４８７号に記載のパルサを含み得る。

ナノ秒パルサ１０５は、例えば、すべての目的で本開示に全体が取り入れられる「効率的ＩＧＢＴスイッチング(EFFICIENT IGBT SWITCHING)」の名称の米国特許第９，６０１，２８３号に記載のパルサを含み得る。

ナノ秒パルサ１０５は、例えば、すべての目的で本開示に全体が取り入れられる「高電圧変圧器(HIGH VOLTAGE TRANSFORMER)」の名称の米国特許出願第１５／３６５，０９４号に記載のパルサを含み得る。

ナノ秒パルサ１０５は、例えば、高電圧スイッチを含み得る。例えば、ナノ秒パルサ１０５は、例えば、すべての目的で本開示に全体が取り入れられる「出力隔離の高電圧スイッチ (HIGH VOLTAGE SWITCH WITH ISOLATED POWER)」の名称で２０１８年８月１０日に出願された米国特許出願番号第６２／７１７，６３７号に記載のスイッチを含み得る。

幾つかの実施形態において、ナノ秒パルサ１０５は、例えば、ＩＧＢＴ，ＭＯＳＦＥＴ，ＳｉＣ ＭＯＳＦＥＴ，ＳｉＣ接合トランジスタ，ＦＥＴ，ＳｉＣスイッチ、ＧａＮスイッチ、光導電スイッチ等のような一つ以上のソリッドステートスイッチを含み得る。

幾つかの実施形態において、発生器インダクタ１１５は、例えば、約３μＨより低いインダクタンスを有するインダクタを含み得る。幾つかの実施形態において、発生器インダクタ１１５は、例えばナノ秒パルサから回路の他の部品までの導線あるいは他の回路部品のように回路内で漂遊インダクタンスを表し得る。幾つかの実施形態において、発生器インダクタ１１５は、１μＨ，０．１μＨ，１０ｎＨ，１μＨ，１０μＨ，５０μＨ等より低いインダクタンスを有し得る。

幾つかの実施形態において、追加インダクタ１１６は、例えば、約３μＨより低いインダクタンスを有するインダクタを含み得る。幾つかの実施形態において、追加インダクタ１１６は、例えば、ナノ秒パルサから回路の他の部品までの導線、又は他の回路部品のように回路内で漂遊インダクタンスを表し得る。幾つかの実施形態において、追加インダクタ１１６は１μＨ，０．１μＨ，１０ｎＨ，１μＨ，１０μＨ，５０μＨ等より低いインダクタンスを有し得る。

発生器キャパシタ１２０は、例えば、約１μＦより低いキャパシタンスを有するキャパシタを含み得る。例えば、発生器キャパシタ１２０は、１μＦ，１０μＦ，１００ｎＦ，１００ｐＦ等より低いキャパシタンスを有し得る。発生器キャパシタ１２０は、例えば導線内、又は他の発生器回路部品の間のように回路内で漂遊キャパシタンスを表し得るか、負荷１１０に内含されるキャパシタンスを表し得る。

この例で、ナノ秒パルサ１０５が作動して高電圧パルス（例：約５００Ｖ，５ｋＶ，１０ｋＶ，１５ｋＶ等より高いパルス）を生成すると、パルスからのエネルギーが発生器インダクタ１１５へ注入される。そして発生器インダクタ１１５からのエネルギーは、発生器キャパシタ１２０をチャージする。ナノ秒パルサ１０５が停止すると、発生器インダクタ１１５のエネルギーは発生器キャパシタ１２０をチャージし続ける。高電圧パルスのパルス幅が発生器キャパシタ１２０を完全にチャージするのに充分な長さである場合には、発生器キャパシタ１２０における電圧は高電圧パルスの電圧の２倍になり得る。高電圧パルスのパルス幅、周波数、及び／又は電圧を変化させることにより、発生器キャパシタ１２０における電圧が変化し得る。例えば、図８Ａ，８Ｂ，８Ｃ，８Ｄに見られる波形により示されるように、発生器キャパシタ１２０における電圧は、ナノ秒パルサ１０５からの高電圧パルスのパルス幅、周波数、及び／又は電圧に比例し得る。

幾つかの実施形態において、「インダクタをチャージする」の語句は、エネルギーがインダクタを通過する、及び／又は、エネルギーがインダクタ内に蓄積されることを記すのに使用され得る。

幾つかの実施形態において、発生器インダクタ１１５は、どれだけのエネルギーが発生器キャパシタ１２０をチャージするかを調整するのには使用されない。ナノ秒パルサ１０５からのエネルギーの一部は発生器インダクタ１１５を終点とするが、エネルギーの多くは発生器インダクタ１１５は通過するのみで発生器キャパシタ１２０に達する。ゆえに、幾つかの実施形態では、発生器インダクタ１１５及び／又は追加インダクタ１１６が含まれなくてもよい。

図２は、幾つかの実施形態による高電圧波形発生器２００の一例のブロック図である。この例で、負荷はプラズマ１１１である。インダクタ１１５及び／又は１１６は存在しなくてもよく、又は漂遊回路インダクタンスのみで構成されてもよい。キャパシタンス１２０はプラズマのキャパシタンスの一部であり得る。プラズマは、例えば、キャパシタンス、電子移動度、電子移動度と異なるイオン移動度のような幾つかの独自の特徴を有し得る。この例で、電圧可変の出力パルスがプラズマ１１１に印加され得る。プラズマ１１１は、荷電イオン及び／又は荷電基を含み得るタイプのプラズマを含み得る。幾つかの実施形態では、半導体製造プロセスでプラズマが使用され得る。幾つかの用途では、プラズマイオンのエネルギーを制御するのに出力パルス振幅が使用され得る。幾つかの用途では、様々な材料にエッチングするのにイオンが使用され得る。これらの材料は、半導体の製造に使用されるウェハを含み得る。幾つかの実施形態において、高電圧波形発生器２００は、プラズマ１１１又はプラズマシースに印加される電圧を制御するのに使用され得る。

図３Ａは、幾つかの実施形態による高電圧波形発生器３００の一例のブロック図である。この例で、高電圧波形発生器３００は、例えば同軸ケーブル又はツインリードケーブルのような駆動ケーブル１２４を含み得る。

幾つかの実施形態では、図３Ｂの回路３５０で示されているように、発生器キャパシタ１２０が例えば負荷１１０と直列であってもよい。

図４Ａは、幾つかの実施形態による高電圧波形発生器４００の一例のブロック図である。この例で、高電圧波形発生器４００はナノ秒パルサ１０５と負荷１１０との間に変圧器１２１を含む。例えば、発生器Ｌ及び又はＣが存在する、及び／又は、例えばＣが負荷１１０と直列であってもよい。幾つかの実施形態において、パルス発生器１０５は、パルサ出力をその入力から電気的に絶縁し得る変圧器も内含し得る。

幾つかの実施形態では、図４Ｂに図示されている回路４５０に示されているように、発生器キャパシタ１２０が負荷１１０と直列であってもよい。

図５Ａは、幾つかの実施形態による高電圧波形発生器５００の一例のブロック図である。この例で、高電圧波形発生器５００はプルダウンレジスタ１３０を含む。プルダウンレジスタ１３０と直列にスイッチが含まれてもよい。プルダウンレジスタ１３０は、例えば、すべての目的で本開示に全体が取り入れられる「高電圧受動出力段回路(HIGH VOLTAGE PASSIVE OUTPUT STAGE CIRCUIT)」の名称の米国特許出願第１５／９４１，７３１号に記載の実施形態を含み得る。

幾つかの実施形態では、図５Ｂの回路５５０に示されているように発生器キャパシタ１２０は負荷１１０と直列であり得る。幾つかの実施形態において、発生器キャパシタ１２０は負荷１１０の一部である、及び／又は、負荷１１０のキャパシタンスのすべて又は一部を含み得る。幾つかの実施形態において、プルダウンレジスタ１３０は、発生器キャパシタ１２０、有効負荷キャパシタンス１１５、及び／又はダイオード１２５の前に設置され得る、つまり発生器１０５の近くに設置され得る。

図６は、幾つかの実施形態による高電圧波形発生器６００の一例のブロック図である。この例で、高電圧波形発生器６００は、有効負荷キャパシタンス１１５を有する負荷、有効負荷電流発生器１４０、及び／又は、有効負荷ダイオード１４２及び有効システムインダクタンス１１５を含み得る。プラズマは例えば、有効電流発生器１４０と有効負荷ダイオード１４２と有効負荷キャパシタンス１４３とにより具現され得る。幾つかの実施形態において、有効電流発生器１４０はプラズマイオン電流を表し得る。幾つかの実施形態において、イオンプラズマ電流は、ほぼ出力パルスの期間にわたって入力パルスの間でかなり安定的に流れる。幾つかの実施形態において、有効負荷キャパシタンス１４３は、プラズマで形成されるキャパシタンスを表し得る。幾つかの実施形態において、有効負荷キャパシタンス１１５は、プラズマにより処理される材料／物品／部品、例えばエッチングされる半導体ウェハにおけるキャパシタンスを表し得る。幾つかの実施形態において、有効負荷ダイオード１４２は、プラズマ内での電子移動度、及び／又は、ほぼ入力パルスバーストの期間にわたって起こる入力ナノ秒パルスにより駆動されるプラズマでの電流の流れを表し得る。

図７は、幾つかの実施形態による高電圧波形発生器７００の別の例を示す。高電圧波形発生器７００は、五つの段にまとめられ得る（これらの段は他の段に分割されるか、より少ない段にまとめられ得る）。高電圧波形発生器７００は、パルス生成・変圧器段７０６と抵抗出力段７０７と導線段７１０と阻止キャパシタ・ＤＣバイアス電源段７１１と負荷段１１０とを含む。

この例で、負荷段１１０は、プラズマ蒸着システム、プラズマエッチングシステム、又はプラズマスパッタリングシステムの為の有効回路を表し得る。幾つかの実施形態において、キャパシタＣ１及び／又はキャパシタＣ１２のキャパシタンスは約５０μＦ，１０μＦ，１μＦ，１００ｎＦ等より低い。キャパシタＣ２は、ウェハが所在する誘電材料のキャパシタンスを表し得る。幾つかの実施形態において、キャパシタＣ２は約５０μＦ，１０μＦ，１μＦ，１００ｎＦ等より低い。キャパシタＣ３は、ウェハへのプラズマのシースキャパシタンスを表し得る。幾つかの実施形態において、キャパシタＣ３は約５０μＦ，１０μＦ，１μＦ，１０ｎＦ等より低い。キャパシタＣ９は、室壁とウェハの上面との間のプラズマ内でのキャパシタンスを表し得る。電流源Ｉ２及び電流源Ｉ１はシースにおけるイオン電流を表し得る。

この例で、抵抗出力段７０７は、インダクタＬ１及び／又はインダクタＬ５により表される一つ以上の誘導要素を含み得る。インダクタＬ５は、例えば、抵抗出力段７０７での導線の漂遊インダクタンスを表し得る。インダクタＬ１は、パルサ・変圧器段７０６からレジスタＲ１へ直接流れる電力を最小にするように設定され得る。幾つかの実施形態において、レジスタＲ１の抵抗は約２，０００オーム、２００オーム、２０オーム、２オーム等より低い。

幾つかの実施形態において、インダクタＬ２、インダクタＬ５、及び／又はインダクタＬ６は、約１００μＨ，１０μＨ，１μＨ，１０ｎＨ等より低いインダクタンスを有し得る。

幾つかの実施形態において、レジスタＲ１は例えば高速の時間尺度（例：１ｎｓ，１０ｎｓ，１００ｎｓ，２５０ｎｓ，５００ｎｓ，１，０００ｎｓ等の時間尺度）で負荷１１０から電荷を散逸させ得る。レジスタＲ１の抵抗は、負荷１１０におけるパルスが急速な立ち下がり時間ｔ_ｆを確実に有するように低い。

幾つかの実施形態において、レジスタＲ１は、直列及び／又は並列に配置される複数のレジスタを含み得る。キャパシタＣ１１は、直列及び／又は並列配置のレジスタのキャパシタンスを含むレジスタＲ１の漂遊キャパシタンスを表し得る。漂遊キャパシタンスＣ１１のキャパシタンスは例えば、２０００ｐＦ，５００ｐＦ，２５０ｐＦ，１００ｐＦ，５０ｐＦ，１０ｐＦ，１ｐＦ等より低い。例えば漂遊キャパシタンスＣ１１のキャパシタンスは、負荷キャパシタンスより低く、例えばＣ２，Ｃ３及び／又はＣ９のキャパシタンスより低い。

幾つかの実施形態において、複数のパルサ・変圧器段７０６が並列にまとめられ、インダクタＬ１及び／又はレジスタＲ１を経て抵抗出力段７０７に結合され得る。複数のパルサ・変圧器段７０６の各々はダイオードＤ１及び／又はダイオードＤ６も含み得る。幾つかの実施形態において、インダクタＬ１のインダクタンスは約１，０００μＨ，１００μＨ，１０μＨ等より低い。

幾つかの実施形態において、キャパシタＣ８は阻止ダイオードＤ１の漂遊キャパシタンスを表し得る。幾つかの実施形態で、キャパシタＣ４はダイオードＤ６の漂遊キャパシタンスを表し得る。

幾つかの実施形態においてＤＣバイアス電源段７１１は、出力電圧に正と負のいずれかのバイアスを与えるのに使用され得るＤＣ電圧源Ｖ１を含み得る。幾つかの実施形態において、キャパシタＣ１２は、抵抗出力段及び他の回路要素からのＤＣバイアス電圧を隔離／分離する。キャパシタＣ１２は、阻止キャパシタ及び／又はバイアスキャパシタのいずれかとして言及され得る。幾つかの実施形態において、キャパシタＣ１２は、単一の容量性要素か、組み合わされた幾つかの容量性要素を包含し得る。幾つかの実施形態で、キャパシタＣ１２は回路の一部分から別の部分への電位シフトを可能にする。幾つかの実施形態において、キャパシタＣ１２が確立する電位シフトは、静電力を使用してウェハを所定箇所に保持するのに使用され得る。幾つかの実施形態において、キャパシタＣ１２のキャパシタンスは約１０００μＦ，１００μＦ，１０μＦ，１μＦ等より低い。

抵抗Ｒ２は、パルサ・変圧器段７０６からパルス出力される高電圧から、ＤＣバイアス源を保護／隔離し得る。幾つかの実施形態において、例えばすべての目的で本開示に全体が取り入れられる「ナノ秒パルサバイアス補償(NANOSECOND PULSER BIAS COMPENSATION)」の名称で２０１８年８月１０日に出願された米国特許出願番号第６２／７１１，４０６号のように、ＤＣバイアス電源段は、出力パルスサイクルのオン及びオフの際にウェハを所定箇所に保持する静電力を時間的にかなり一定に保つのに役立つスイッチ、ダイオード、キャパシタのような追加要素を内含し得る。

幾つかの実施形態において、パルサ・変圧器段７０６は、複数のスイッチと複数の信号発生器とを含み得る。複数のスイッチは、例えば、高周波数パルスをナノ秒パルサに生成させ得る。

幾つかの実施形態において、電圧源Ｖ２は、スイッチＳ１によりスイッチングされる一定のＤＣ電圧を提供する。スイッチＳ１は、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ、ＳｉＣ ＭＯＳＦＥＴ、ＳｉＣ接合トランジスタ、ＦＥＴ、ＳｉＣスイッチ、ＧａＮスイッチ、光電導スイッチ等のような一つ以上のソリッドステートスイッチを含み得る。スイッチＳ１は非常に高速でスイッチングするので、スイッチングされた電圧が全電圧になることは決してない。例えば、電圧源Ｖ２が５００ＶのＤＣ電圧を提供する場合には、スイッチＳ１が非常に急速に作動又は停止するので、スイッチの電圧は５００Ｖより低い。幾つかの実施形態において、スイッチＳ１と結合されたゲートレジスタは短い作動パルスで設定され得る。

図８Ａは、幾つかの実施形態によるパルサ波形の一例を図示し、図８Ｂは高電圧波形発生器出力波形の一例を図示する。この例では、パルサにより生成される波形は二つのバースト、つまり各パルスがパルス幅Ｔ_１を有するバースト周期Ｂ_１の第１バーストと、各パルスがパルス幅Ｔ_２を有するバースト周期Ｂ_２の第２バーストとを含む。波形出力は、パルサにより生成される波形に基づく波形発生器の出力である。この例で、波形発生器は、二つのパルス、つまりパルス幅ＰＷ_１と電圧Ｖ_１とを有する第１パルスと、パルス幅ＰＷ_２と電圧Ｖ_２とを有する第２パルスとを出力する。この例で、ＰＷ_１は１０％以内でバースト周期Ｂ_１と同じ長さであり、第１パルス電圧Ｖ_１はパルス幅Ｔ_１と相関する（例：に比例する）。加えて、ＰＷ_２は１０％以内でバースト周期Ｂ_２と同じ長さであり、第１パルス電圧Ｖ_２はパルス幅Ｔ_２と相関する（例：に比例する）。ＰＷ_１及びＰＷ_２は、回路位相遅延と様々な回路要素の充電及び放電により、Ｂ_１及びＢ_２から逸脱する幅を有し得る。しかしながら、入力及び出力の長さは強い関連性を持ち、入力バースト長は出力パルス長を制御するのに使用される。負荷特性も、入力バースト幅と出力パルス幅との間の正確な相関性に影響する。出力パルスの平坦度も、選択された回路要素に基づいて変化し得る、及び／又は、バーストを包含する入力パルスに対する自然振動／反応を示し得る。

幾つかの実施形態において、パルス間の時間はいかなる値も取り得る。幾つかの実施形態で、パルス間の時間は個々のパルスのパルス幅程度であり得る。

幾つかの実施形態では、各バースト内のパルスの周波数は１ｋＨｚ，１０ｋＨｚ，１００ｋＨｚ，１，０００ｋＨｚ等より高い。

図８Ｃは、幾つかの実施形態によるパルサ波形の一例を図示し、図８Ｄは高電圧波形発生器出力波形の一例を図示する。この例では、入力波形は図８Ａに示されたものと比較して反転しており、その結果、図８Ｄに示されている反転した出力波形となる。この例で、出力パルスＰＷ_１及びＰＷ_２のパルス幅はバースト周期Ｂ_１及びＢ_２に実質的に類似している。図９，１０，１１に示されている波形も同様に反転し得る。出力パルスの平坦度も、選択される回路要素に基づいて変化し得る、及び／又は、バーストを包含する入力パルスに対する自然振動／反応を示し得る。

図９Ａは、幾つかの実施形態によるパルサに生成される波形の一例を図示し、図９Ｂは高電圧波形発生器出力波形の一例を図示する。この例では、図９Ａに示されているようにパルサ出力の第１バーストの最初の二つのパルスはバースト内の他のパルスより短い。この結果、図９Ｂに示されているように出力パルスがＶ_２又はＶ_１まで緩やかに上昇することになる。これは、パルサからのピーク出力電流及び／又はエネルギーを制限する為に行われる。

図８Ｂ，８Ｄ，９Ｂに示されている出力波形は「バイレベル」制御の形と言及されてもよく、その意図は、異なる電圧の一つ以上の連続出力パルスと交互する或る電圧の一つ以上の連続出力パルスを印加することである。例えば、こうして高エネルギーイオンが表面／材料と相互作用を行い、その後で低エネルギーイオンが表面／材料と相互作用を行う。

図１０Ａは、幾つかの実施形態によるパルサに生成される波形の一例を図示し、図１０Ｂは高電圧波形発生器出力波形の一例を図示する。この例で、バースト内の各パルスのパルス幅は図１０Ａに示されているように線形増加し、その結果、図１０Ｂに示されているように出力波形電圧も同様に線形減少することになる。

図１１Ａは、幾つかの実施形態によるパルサに生成される波形の一例を図示し、図１１Ｂは高電圧波形発生器出力波形の一例を図示する。この例では、図１１Ａに示されているように三つのバーストは三つの異なるバースト幅を有し、各バースト内のパルスは異なるパルス幅を有する。その結果、図１１Ｂに示されているように、三つの異なるパルス幅と異なる電圧とを持つ三つの出力パルスが得られる。

出力波形の形状は、バースト内の各パルスのパルス幅及び／又はバースト幅により規定され得る。出力波形の形状は、これらのパラメータを変化させることにより生成され得る。このような形状は反復されて他の出力パルス形状の集合と交互配置され、反復的にこれが行われる。幾つかの実施形態において、出力波形の形状は個々のパルスの電圧を変化させることにより制御／設定され得る。パルス幅の変化によりパルス電圧も変化させ得る。

幾つかの実施形態において、多数のナノ秒パルサが一緒の位相を持ち得る。例えば、ナノ秒パルサ１０５は、並列の位相を持つ一つ以上のパルサを含み得る。こうして、例えば、波形発生器から高周波数の出力パルスを発生させ得る。

図１２は、幾つかの実施形態による高電圧波形発生器の様々な回路要素内の波形の一例を図示している。図１２に示されている波形は図７に示されている部品と関連している。

図１３及び図１４は、幾つかの実施形態による高電圧波形発生器の様々な回路要素内の波形の一例を図示している。図１２に示されている波形は、図７に示されている部品と関連している。

幾つかの実施形態において、高電圧波形発生器は実時間フィードバックを使用して出力波形の出力電圧を調節し得る。例えば、出力波形の電圧が予想より低いと回路が判断すると、これに応じて所望の出力パルスを生成するようにナノ秒パルサのパルス幅が調節され得る。代替的に、バースト内のパルスの数が調節され得る、及び／又は、その周波数が調節され得る。

幾つかの実施形態において、高電圧波形発生器７５０で複数のパルサが使用され得る。例えば、一つ以上のスイッチで第１パルサと第２パルサとが一緒の位相になり得る。これらのパルスの結合が行われると、負荷に提供されるパルスの周波数が上昇する。幾つかの実施形態では、パルサの各々は異なる駆動電圧を生成し得る。

幾つかの実施形態では、バイレベル動作での高レベルと低レベルとの間の作用範囲を可能にするように、パルサ内の一つ以上のＭＯＳＦＥＴのゲートのレジスタが選択され得る。幾つかの実施形態において、一つ以上のＭＯＳＦＥＴのゲートのレジスタは短絡保護を提供し得る。幾つかの実施形態では、パルサ内の一つ以上のＭＯＳＦＥＴに異なるゲート電圧が印加され得る。

幾つかの実施形態において、ナノ秒パルサ１０５内の一つ以上のスイッチの作動時間は、パルス幅が立ち上がり時間より短い時にパルサからの出力電圧が低くなるという結果を生じる。これは図１５Ｃに図示されている。Ｖ_３は例えば５ｋＶ以上であり、Ｖ_４は例えば２００ボルトより大きい。

ソリッドステートスイッチ又はゲート電圧を制御する為に、パルサは高電圧ＤＣ入力と低電圧ＤＣ波形とを含み得る。図１５Ａに示されている波形は、各々がバースト周期Ｂ_１，Ｂ_２を有する二つのバーストを持つゲート電圧を示し、各バースト内のパルスは異なるパルス幅を有する。図１５Ｂの波形は、パルサにより生成されるパルスの一例を示す（例：図７のＲ１での電圧）。第１バースト内のパルスの電圧はＶ_１であり、第２バースト内のパルスはＶ_２である。ゲート電圧パルス幅が短くなるので、第２バーストのパルス電圧は低い。具体的には、ゲート電圧パルスが充分に短いので、ゲート入力パルスによりパルススイッチが再び停止する前にパルサスイッチが完全に作動する（例：そのピーク出力電圧に達する）時間はない。図１５Ｄの波形は、パルサのスイッチ（例：図７のスイッチＳ１）における電圧である。スイッチは充分に短い周期でゲートオンするので、充分に作動して完全通電状態にあるスイッチについて通常見られるような低レベルまでスイッチの電圧が低下することは決してない。その結果として図１５Ｃに示されている出力波形は、二つの電圧レベルを有する。第２電圧レベルはゲート電圧波形（図１５Ａ）のパルス幅と相関する。第２パルスのパルス幅がスイッチ立ち上がり時間、又はスイッチ作動時間、又は完全通電状態に達するのに必要なスイッチ時間より短いので、パルサにより低電圧パルスが生成される。図１５Ｃの第２電圧レベルは、図１５Ｂに示されているパルサにより生成されるパルス幅及び電圧と相関する。パルサの一つ以上のスイッチのゲート抵抗は、パルサにより提供されるパルスの立ち上がり時間及び電圧を決定し得る。

幾つかの実施形態において、図１５Ｃに示されている出力電圧は図１５Ａに示されている単一パルスと相関している。幾つかの実施形態では、出力電圧を制御するスイッチを使用して出力電圧制御が行われる。幾つかの実施形態は、バイレベル電圧出力において非常に急速でナノ秒時間尺度の出力電圧変調を可能にする。これは例えば急速な電圧変調（例：１ＭＨｚより大きい）を可能にする。

クレーム記載の主題が充分に理解されるように、幾つかの具体的詳細が提示されている。しかしながら、これらの具体的詳細を伴わずにクレーム記載の主題が実施され得ることを当業者は理解するだろう。クレーム記載の主題を不明瞭にしないように、当業者にとって周知の他の事例、方法、機器、又はシステムは詳しく記載されていない。

コンピュータメモリのようなコンピューティングシステムメモリに記憶されるデータビット又はバイナリデジタル信号に対する動作のアルゴリズム又は記号表現に関して、一部分が提示されている。これらのアルゴリズム記載又は表現は、作業の実態を他の当業者に伝えるのにデータ処理分野の当業者により使用される技術の一例である。アルゴリズムは、所望の結果につながる動作又は類似の処理の首尾一貫的なシーケンスである。この状況において、動作又は処理は物理的な量についての物理的な操作を伴う。一般的に、必須ではないが、このような量は、記憶、伝送、結合、比較、又は他の形で操作され得る電気又は磁気信号の形を取り得る。このような信号を、ビット、データ、値、要素、記号、文字、語句、数字、数詞その他として言及することは、共通使用を主な理由として時には好都合であることが分かっている。しかしながら、以上及び類似の語句すべてが当該の物理量と関連しており好都合なラベルに過ぎないことが理解されるべきである。具体的に他の記載をされない限り、本明細書を通して「処理」、「コンピュータ処理」、「計算」、「決定」、「特定」その他のような語句を利用した記載は、コンピューティングプラットフォームのメモリ、レジスタ、又は他の情報記憶装置、送信装置、若しくはディスプレイ装置において物理的な電子又は磁気量として表されるデータを操作又は変換する１台以上のコンピュータ又は類似の単数又は複数の電子コンピューティング装置のようなコンピューティング装置の動作又はプロセスを指す。

本願に記される単数又は複数のシステムは、特定のハードウェアアーキテクチャ又は構成に限定されない。コンピューティング装置は、一つ以上の入力に調整結果を提供する適当な部品構成を含み得る。適当なコンピューティング装置は、本主題の一つ以上の実施形態を実施する汎用コンピューティング機器から専用コンピューティング機器までのコンピューティングシステムのプログラミング又は設定を行う記憶済みソフトウェアにアクセスする多目的マイクロプロセッサベースコンピュータシステムを含む。適当なプログラミング、スクリプト作成、あるいは他のタイプの言語又は言語の組み合わせが、コンピューティング装置のプログラミング又は設定に使用されるソフトウェアに内含される教示を実施するのに使用され得る。

本願に開示される方法の実施形態はこのようなコンピューティング装置の動作において実施され得る。上の例で提示されたブロックの順序は変化し得る―例えばブロックの順序変更、組み合わせ、及び／又は下位ブロックへの分割が可能である。或るブロック又はプロセスが並行して実施されてもよい。

本願での「ように改変される」、「ように構成される」の使用は、追加のタスク又はステップを実施するように改変又は構成される装置を除外しない開放的かつ包括的な言語を意味する。付加的に、「に基づく」の使用は、一つ以上の記載の条件又は値「に基づく」プロセス、ステップ、計算、又は他の動作が、実際には、これらの記載を超える付加的な条件又は値に基づくという点で、開放的かつ包括的であることを意味する。本願に含まれる見出し、リスト、ナンバリングは、説明の簡易化のみを目的とし、限定の意図はない。

「第１」及び「第２」の語は必ずしも、物品の順序の絶対的な第１又は第２、あるいは第１又は第２そのものを特定する為に使用されるわけではない。むしろ、これらの語が特定の順序又は絶対的な位置の指定を意味することが明白でなければ、使用されるこれらの語は或る物品と異なる又は次の物品にラベルを付ける為のみに使用されている。「第１」及び「第２」というラベルが付けられた物品の順序は絶対的な順序でなくてもよい、及び／又は、その間に他の物品を含み得る。

本主題がその具体的実施形態に関して詳しく記載されたが、上記の理解に達すれば、当業者はこのような実施形態の代替例、変形例、及び同等物を容易に考案し得ることが認識されるだろう。したがって、当業者には容易に明白となるように、本開示は限定ではなく例を目的として提示され、本主題のこのような修正、変形、及び／又は追加を含めることを除外するものではないと理解されるはずである。

１００，２００，３００，４００，５００，６００，７００ 高電圧波形発生器
１０５ ナノ秒パルサ
１１０ 負荷
１１１ プラズマ
１１５，１１６ インダクタ
１２０ キャパシタ
１２５ ダイオード
１３０ プルダウンレジスタ
１４０ 有効負荷電流発生器
１４２ 有効負荷ダイオード
１４３ 有効負荷キャパシタ
３５０，４５０，５５０ 回路
７０６ パルサ・変圧器段
７０７ 抵抗出力段
７１０ 導線段
７１１ 阻止キャパシタ・ＤＣバイアス電源段

Claims (28)

1. 高電圧波形発生器であって、
   発生器インダクタと、
   前記発生器インダクタと電気及び／又は誘導結合される高電圧ナノ秒パルサであって、
   複数の第１高電圧パルスを包含する第１パルスバーストであって、前記複数の第１高電圧パルスの各パルスがパルス幅を有し、第１バースト周期を有する第１パルスバーストと、
   複数の第２高電圧パルスを包含する第２パルスバーストであって、前記複数の第２高電圧パルスの各パルスがパルス幅を有し、第２バースト周期を有する第２パルスバーストと、
   を前記発生器インダクタにチャージするように構成される高電圧ナノ秒パルサと、
   前記高電圧ナノ秒パルサ及び前記発生器インダクタと結合されるプラズマであって、プラズマにおける電圧が、
   第１出力パルス幅と第１出力電圧とを有する第１プラズマパルスであって、前記第１出力パルス幅が前記第１バースト周期と実質的に等しく前記第１出力電圧が前記複数の第１高電圧パルスの各パルスのパルス幅に実質的に比例する、第１プラズマパルスと、
   第２出力パルス幅と第２出力電圧とを有する第２プラズマパルスであって、前記第２出力パルス幅が前記第２バースト周期と実質的に等しく、前記第２出力電圧が前記複数の第２高電圧パルスの各パルスのパルス幅に実質的に比例する、第２プラズマパルスと、
   に従って変化する、プラズマと、
   を包含する高電圧波形発生器。
2. 前記第１パルスバーストと前記第２パルスバーストのいずれか又は両方が５００Ｖより大きい振幅を有する、請求項１に記載の高電圧波形発生器。
3. 前記第１プラズマパルスと前記第２プラズマパルスのいずれか又は両方が５００Ｖより大きい振幅を有する、請求項１に記載の高電圧波形発生器。
4. 前記第２パルスバーストが前記第１パルスバーストの振幅と異なる振幅を有する、請求項１に記載の高電圧波形発生器。
5. 前記複数の第１高電圧パルスのうち一つ以上の振幅が前記複数の第１高電圧パルスのうち他の一つ以上の振幅と異なっている、請求項１に記載の高電圧波形発生器。
6. 前記第１プラズマパルスの電圧が前記第２プラズマパルスの電圧と異なっている、請求項１に記載の高電圧波形発生器。
7. 前記発生器インダクタ及び前記高電圧ナノ秒パルサと電気及び／又は誘導結合されるプルダウンレジスタをさらに包含する、請求項１に記載の高電圧波形発生器。
8. 変圧器をさらに包含する、請求項１に記載の高電圧波形発生器。
9. 前記第１バースト周期及び／又は前記第２バースト周期が約５０ｍｓより短い、請求項１に記載の高電圧波形発生器。
10. 前記第１プラズマパルスと前記第２プラズマパルスのいずれか又は両方が前記プラズマ内で電位を確立する、請求項１に記載の高電圧波形発生器。
11. 前記第１プラズマパルスと前記第２プラズマパルスのいずれか又は両方が前記プラズマ内でイオンを加速させる、請求項１に記載の高電圧波形発生器。
12. 前記複数の第１高電圧パルス及び／又は前記複数の第２高電圧パルスのいずれか又は両方が約５０ｋＨｚより高い周波数を有する、請求項１に記載の高電圧波形発生器。
13. 前記複数の第１高電圧パルスのうち少なくとも一つのパルスがパルス幅を有する、及び／又は、前記複数の第２高電圧パルスのうち少なくとも一つのパルスが５００ｎｓより短いパルス幅を有する、請求項１に記載の高電圧波形発生器。
14. 前記発生器インダクタが漂遊インダクタンスを包含する、請求項１に記載の高電圧波形発生器。
15. 前記発生器インダクタが約２０μＨより低いインダクタンスを有する、請求項１に記載の高電圧波形発生器。
16. 前記高電圧波形発生器は、１０ｋＷ以上のピーク出力パワーを発生させる、請求項１に記載の高電圧波形発生器。
17. 前記プラズマの性質が実質的に容量性である、請求項１に記載の高電圧波形発生器。
18. プラズマ内に高電圧波形を発生させる為の方法であって、
    複数の第１高電圧パルスを包含する第１パルスバーストを発生させることであって、前記複数の第１高電圧パルスの各パルスがパルス幅と５００Ｖより高い電圧とを有し、前記第１パルスバーストが第１バースト周期を有することと、
    前記第１パルスバーストを発生器インダクタにチャージすることと、
    第１出力パルス幅と第１出力電圧とを有する第１出力パルスを出力することであって、前記第１出力パルス幅が前記第１バースト周期と実質的に等しく、前記第１出力電圧が前記複数の第１高電圧パルスの各々の前記パルス幅に実質的に比例することと、
    複数の第２高電圧パルスを包含する第２パルスバーストを発生させることであって、前記複数の第２高電圧パルスの各パルスがパルス幅を有し、前記第２パルスバーストが第２バースト周期を有することと、
    前記第２パルスバーストを発生器インダクタにチャージすることと、
    第１出力パルス幅と第２出力電圧とを有する第２出力パルスを出力することであって、第２出力パルス幅が前記第２バースト周期と実質的に等しく、前記第２出力電圧が前記複数の第２高電圧パルスの各々の前記パルス幅に実質的に比例することと、
    を包含する方法。
19. 前記第１出力パルスと前記第２出力パルスとがプラズマに印加される、請求項１８に記載の方法。
20. 前記第１出力パルスと前記第２出力パルスとがプラズマ内でイオンを加速させる、請求項１８に記載の方法。
21. 前記発生器インダクタのチャージが前記発生器インダクタにエネルギーを通過させることを包含する、請求項１８に記載の方法。
22. 前記複数の第１高電圧パルスのうち少なくとも一つのパルスがパルス幅を有する、及び／又は、前記複数の第２高電圧パルスのうち少なくとも一つのパルスが５００ｎｓより短いパルス幅を有する、請求項１８に記載の方法。
23. 前記複数の第１高電圧パルスのうち少なくとも一つのパルスが異なるパルス幅を有する、及び／又は、前記複数の第２高電圧パルスのうち少なくとも一つのパルスが異なるパルス幅を有する、請求項１８に記載の方法。
24. 前記複数の第１高電圧パルスのうち一つ以上の振幅が前記複数の第１高電圧パルスのうち他の一つ以上の振幅と異なっている、請求項１８に記載の方法。
25. 高電圧波形発生器であって、
    発生器インダクタと、
    前記発生器インダクタと電気結合される一つ以上のソリッドステートスイッチを有する高電圧ナノ秒パルサであって、バースト周期を有するパルスバーストを生成するように構成される高電圧ナノ秒パルサであり、前記パルスバーストが異なるパルス幅を有する複数のパルスを包含する、高電圧ナノ秒パルサと、
    前記高電圧ナノ秒パルサ及び前記発生器インダクタと電気結合されるプラズマであって、プラズマにおける電圧が、前記バースト周期と実質的に等しいパルス幅を持つ出力パルスを有し、プラズマにおける電圧が、前記複数のパルスの前記パルス幅に実質的に比例するように変化する、プラズマと、
    を包含する高電圧波形発生器。
26. 前記複数のパルスの少なくとも部分集合がパルス幅を有してパルス幅が徐々に大きくなり、前記プラズマにおける電圧の絶対値が増加する、請求項２５に記載の高電圧波形発生器。
27. 前記複数のパルスの少なくとも部分集合がパルス幅を有してパルス幅が徐々に小さくなり、前記プラズマにおける電圧の絶対値が減少する、請求項２５に記載の高電圧波形発生器。
28. 前記プラズマにおける電圧が前記プラズマ内でイオンを加速させる、請求項２５に記載の高電圧波形発生器。

Images