Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6909629B2 - Semiconductor device - Google Patents
[go: Go Back, main page]

JP6909629B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6909629B2
JP6909629B2 JP2017093698A JP2017093698A JP6909629B2 JP 6909629 B2 JP6909629 B2 JP 6909629B2 JP 2017093698 A JP2017093698 A JP 2017093698A JP 2017093698 A JP2017093698 A JP 2017093698A JP 6909629 B2 JP6909629 B2 JP 6909629B2
Authority
JP
Japan
Prior art keywords
terminal
pad
semiconductor device
back surface
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017093698A
Other languages
Japanese (ja)
Other versions
JP2018190875A (en
Inventor
池田 真人
真人 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2017093698A priority Critical patent/JP6909629B2/en
Publication of JP2018190875A publication Critical patent/JP2018190875A/en
Application granted granted Critical
Publication of JP6909629B2 publication Critical patent/JP6909629B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • H10W72/5473Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、パッケージ形式がQFNである半導体装置に関する。 The present invention relates to a semiconductor device having a package format of QFN.

複数の端子(リード)の基となるリードフレームの一部であるダイパッドに半導体素子を搭載し、これらを封止樹脂で覆った半導体装置には、様々な種類のパッケージ形式が存在する。これらのパッケージ形式のうち、QFN(Quad Flat No-leads)は、封止樹脂から複数の端子が側方に全く突出しない形式である。QFNは、回路基板に対する実装範囲を縮小することができるため、電子機器の小型化に寄与する。 There are various types of package types in a semiconductor device in which a semiconductor element is mounted on a die pad which is a part of a lead frame which is a base of a plurality of terminals (leads) and the semiconductor elements are covered with a sealing resin. Among these package types, QFN (Quad Flat No-leads) is a type in which a plurality of terminals do not protrude laterally from the sealing resin at all. Since the QFN can reduce the mounting range on the circuit board, it contributes to the miniaturization of electronic devices.

特許文献1には、パッケージ形式がQFNである半導体装置の一例が開示されている。当該半導体装置は、半導体素子(半導体チップ)が搭載されるダイパッドと、ダイパッドの周囲に配置された複数の端子(リード)と、これらを覆う封止樹脂(封止体)とを備える。当該半導体装置では、ダイパッドの裏面が封止樹脂から露出し、かつ平面視におけるダイパッドの面積が装置面積の大半を占める構成となっている。このため、当該半導体装置では、半導体素子から発生した熱をダイパッドから効率よく外部に放出することができる。ただし、ダイパッドの体積が比較的大きいため、当該半導体装置の使用にかかる温度サイクルなどによってダイパッドに熱膨張が生じる。そして、当該熱膨張に起因した熱応力が封止樹脂に作用する。封止樹脂に作用する熱応力の集中が顕著になると、封止樹脂に亀裂が発生するおそれがある。当該亀裂に水分などが進入すると、当該半導体装置に不具合が発生することが懸念される。こうした理由から、封止樹脂に作用する熱応力の集中を緩和するためダイパッドの大きさを縮小させた場合、封止樹脂から露出するダイパッドの表面積が減少する。この場合においては、半導体素子から発生した熱にかかる放熱性の低下が課題となる。 Patent Document 1 discloses an example of a semiconductor device having a package format of QFN. The semiconductor device includes a die pad on which a semiconductor element (semiconductor chip) is mounted, a plurality of terminals (leads) arranged around the die pad, and a sealing resin (sealing body) that covers them. In the semiconductor device, the back surface of the die pad is exposed from the sealing resin, and the area of the die pad in a plan view occupies most of the device area. Therefore, in the semiconductor device, the heat generated from the semiconductor element can be efficiently discharged to the outside from the die pad. However, since the volume of the die pad is relatively large, thermal expansion occurs in the die pad due to the temperature cycle required for using the semiconductor device or the like. Then, the thermal stress caused by the thermal expansion acts on the sealing resin. If the concentration of thermal stress acting on the sealing resin becomes remarkable, cracks may occur in the sealing resin. If moisture or the like enters the crack, there is a concern that a defect may occur in the semiconductor device. For this reason, when the size of the die pad is reduced in order to alleviate the concentration of thermal stress acting on the sealing resin, the surface area of the die pad exposed from the sealing resin is reduced. In this case, a problem is a decrease in heat dissipation due to heat generated from the semiconductor element.

特開2013−16624号公報Japanese Unexamined Patent Publication No. 2013-16624

本発明は上記事情に鑑み、封止樹脂に作用する熱応力の集中を緩和しつつ、放熱性を確保することが可能な半導体装置を提供することをその課題とする。 In view of the above circumstances, it is an object of the present invention to provide a semiconductor device capable of ensuring heat dissipation while relaxing the concentration of thermal stress acting on the sealing resin.

本発明によって提供される半導体装置は、厚さ方向において互いに反対側を向く搭載面およびパッド裏面を有するダイパッドと、前記搭載面に搭載された半導体素子と各々が前記パッド裏面と同方向を向く端子裏面を有するとともに、前記ダイパッドの厚さ方向視において前記ダイパッドを囲むように配置され、かつ前記半導体素子に導通する複数の端子と、前記パッド裏面と同方向を向く樹脂裏面を有し、かつ前記半導体素子と、前記ダイパッドおよび複数の前記端子のそれぞれ一部ずつとを覆う封止樹脂と、を備える半導体装置であって、前記パッド裏面および前記端子裏面は、ともに前記樹脂裏面から露出し、前記ダイパッドには、前記パッド裏面から凹むパッド凹部が形成されていることを特徴としている。 The semiconductor device provided by the present invention includes a die pad having a mounting surface and a back surface of a pad facing opposite sides in the thickness direction, and a semiconductor element mounted on the mounting surface and terminals each facing the same direction as the back surface of the pad. It has a back surface, has a plurality of terminals arranged so as to surround the die pad in the thickness direction of the die pad, and conducts to the semiconductor element, and has a resin back surface facing in the same direction as the back surface of the pad, and said. A semiconductor device including a semiconductor element and a sealing resin that covers a portion of each of the die pad and the plurality of terminals, wherein the back surface of the pad and the back surface of the terminal are both exposed from the back surface of the resin, and the said. The die pad is characterized in that a pad recess is formed which is recessed from the back surface of the pad.

本発明の実施において好ましくは、前記パッド凹部は、前記樹脂裏面から露出している。 In the practice of the present invention, the pad recess is preferably exposed from the back surface of the resin.

本発明の実施において好ましくは、前記パッド凹部は、前記パッド裏面の中央を囲む複数の環状溝から構成され、前記パッド裏面において各々の前記環状溝によって囲まれた領域の中心位置は、いずれも同一である。 In the practice of the present invention, the pad recess is preferably composed of a plurality of annular grooves surrounding the center of the back surface of the pad, and the central positions of the regions surrounded by the annular grooves on the back surface of the pad are the same. Is.

本発明の実施において好ましくは、前記パッド凹部は、前記厚さ方向に対して直角である方向に沿って延びる複数の溝から構成される。 In the practice of the present invention, the pad recess is preferably composed of a plurality of grooves extending along a direction perpendicular to the thickness direction.

本発明の実施において好ましくは、前記ダイパッドは、前記パッド裏面に交差し、かつ複数の前記端子に対向するパッド側面をさらに有し、前記ダイパッドには、前記搭載面と面一であり、かつ前記パッド側面から複数の前記端子に向けて突出するパッド突出部が形成されている。 In the practice of the present invention, preferably, the die pad further has a pad side surface that intersects the back surface of the pad and faces the plurality of terminals, and the die pad is flush with the mounting surface and said. A pad protruding portion is formed so as to project from the side surface of the pad toward the plurality of terminals.

本発明の実施において好ましくは、前記パッド凹部には、前記封止樹脂が充填され、前記パッド裏面は、パッド中央部と、前記パッド中央部の周囲に位置するパッド外周部と、を有し、前記パッド中央部および前記パッド外周部は、前記厚さ方向視において前記パッド凹部により互いに隔てられている。 In the practice of the present invention, the pad recess is preferably filled with the sealing resin, and the back surface of the pad has a pad central portion and a pad outer peripheral portion located around the pad central portion. The central portion of the pad and the outer peripheral portion of the pad are separated from each other by the pad recess in the thickness direction.

本発明の実施において好ましくは、前記パッド外周部は、前記厚さ方向に対して直角である一方向において互いに離間した一対の第1領域を有する。 In the practice of the present invention, the outer peripheral portion of the pad preferably has a pair of first regions separated from each other in one direction perpendicular to the thickness direction.

本発明の実施において好ましくは、前記パッド外周部は、前記厚さ方向および前記一方向の双方に対して直角である方向において互いに離間した一対の第2領域を有する。 In the practice of the present invention, the outer peripheral portion of the pad preferably has a pair of second regions separated from each other in a direction perpendicular to both the thickness direction and the one direction.

本発明の実施において好ましくは、前記搭載面の端縁には、前記厚さ方向視において前記搭載面の四隅から前記ダイパッドの内側に向かって凹む搭載面凹部が形成され、前記厚さ方向視において前記半導体素子の一部が前記搭載面凹部に重なっている。 In the practice of the present invention, preferably, the edge of the mounting surface is formed with mounting surface recesses that are recessed from the four corners of the mounting surface toward the inside of the die pad in the thickness direction view, and is formed in the thickness direction view. A part of the semiconductor element overlaps the mounting surface recess.

本発明の実施において好ましくは、前記厚さ方向視において前記半導体素子の一部が前記パッド外周部に重なっている。 In the practice of the present invention, preferably, a part of the semiconductor element overlaps the outer peripheral portion of the pad in the thickness direction view.

本発明の実施において好ましくは、前記厚さ方向において、前記パッド外周部の位置は、前記パッド中央部の位置に等しい。 In the practice of the present invention, the position of the outer peripheral portion of the pad is preferably equal to the position of the central portion of the pad in the thickness direction.

本発明の実施において好ましくは、前記端子は、前記搭載面と同方向を向く端子主面をさらに有し、前記半導体素子と前記端子主面とを接続するワイヤをさらに備える。 Preferably, in the practice of the present invention, the terminal further has a terminal main surface facing in the same direction as the mounting surface, and further includes a wire connecting the semiconductor element and the terminal main surface.

本発明の実施において好ましくは、前記ダイパッドおよび前記端子には、前記搭載面および前記端子主面のいずれか一方に接する内装めっき層が設けられている。 In the practice of the present invention, the die pad and the terminal are preferably provided with an interior plating layer in contact with either the mounting surface or the terminal main surface.

本発明の実施において好ましくは、前記端子は、前記端子主面および前記端子裏面の双方に交差し、かつ外側を向く端子外側面をさらに有し、前記封止樹脂は、前記樹脂裏面に交差する樹脂側面をさらに有し、前記端子外側面は、前記樹脂側面から露出している。 In the practice of the present invention, preferably, the terminal intersects both the main surface of the terminal and the back surface of the terminal, and further has an outer surface of the terminal facing outward, and the sealing resin intersects the back surface of the resin. It further has a resin side surface, and the terminal outer surface is exposed from the resin side surface.

本発明の実施において好ましくは、前記端子は、前記端子裏面に交差し、かつ前記端子外側面とは反対側を向く端子内側面をさらに有し、前記端子には、前記端子主面と面一であり、かつ前記端子内側面から前記ダイパッドに向けて突出する端子突出部が形成されている。 In the practice of the present invention, preferably, the terminal further has an inner side surface of the terminal that intersects the back surface of the terminal and faces the side opposite to the outer surface of the terminal, and the terminal is flush with the main surface of the terminal. A terminal protruding portion is formed so as to project from the inner surface of the terminal toward the die pad.

本発明の実施において好ましくは、複数の前記端子は、前記厚さ方向に対して直角である第1方向に沿って配列された複数の第1端子と、前記厚さ方向および前記第1方向の双方に対して直角である第2方向に沿って配列された複数の第2端子と、を含み、前記端子外側面は、前記樹脂側面と面一である。 In the practice of the present invention, preferably, the plurality of the terminals are the plurality of first terminals arranged along the first direction perpendicular to the thickness direction, and the plurality of first terminals in the thickness direction and the first direction. A plurality of second terminals arranged along a second direction perpendicular to both are included, and the outer surface of the terminal is flush with the resin side surface.

本発明にかかる半導体装置によれば、封止樹脂に作用する熱応力の集中を緩和しつつ、放熱性を確保することが可能となる。 According to the semiconductor device according to the present invention, it is possible to secure heat dissipation while relaxing the concentration of thermal stress acting on the sealing resin.

本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent with the detailed description given below based on the accompanying drawings.

本発明の第1実施形態にかかる半導体装置の斜視図である。It is a perspective view of the semiconductor device which concerns on 1st Embodiment of this invention. 図1に示す半導体装置の底面図である。It is a bottom view of the semiconductor device shown in FIG. 図1に示す半導体装置の平面図(封止樹脂を透過)である。It is a top view (permeating the sealing resin) of the semiconductor device shown in FIG. 図1に示す半導体装置の正面図である。It is a front view of the semiconductor device shown in FIG. 図1に示す半導体装置の右側面図である。It is a right side view of the semiconductor device shown in FIG. 図3のVI−VI線に沿う断面図である。It is sectional drawing which follows the VI-VI line of FIG. 図3のVII−VII線に沿う断面図である。FIG. 3 is a cross-sectional view taken along the line VII-VII of FIG. 図6の部分拡大図である。It is a partially enlarged view of FIG. 図6の部分拡大図である。It is a partially enlarged view of FIG. 本発明の第1実施形態の変形例にかかる半導体装置の底面図である。It is a bottom view of the semiconductor device which concerns on the modification of 1st Embodiment of this invention. 図10のXI−XI線に沿う断面図である。It is sectional drawing which follows the XI-XI line of FIG. 本発明の第2実施形態にかかる半導体装置の底面図である。It is a bottom view of the semiconductor device which concerns on 2nd Embodiment of this invention. 図12に示す半導体装置の底面図(封止樹脂を透過、ワイヤを省略)である。It is a bottom view of the semiconductor device shown in FIG. 12 (permeating the sealing resin, omitting the wire). 図12に示す半導体装置の平面図(封止樹脂を透過)である。It is a top view (permeating the sealing resin) of the semiconductor device shown in FIG. 図14のXV−XV線に沿う断面図である。It is sectional drawing which follows the XV-XV line of FIG. 図15の部分拡大図である。It is a partially enlarged view of FIG. 本発明の第3実施形態にかかる半導体装置の底面図である。It is a bottom view of the semiconductor device which concerns on 3rd Embodiment of this invention. 図17に示す半導体装置の平面図(封止樹脂を透過)である。It is a top view (permeating the sealing resin) of the semiconductor device shown in FIG. 図17に示す半導体装置の正面図である。It is a front view of the semiconductor device shown in FIG. 図18のXX−XX線に沿う断面図である。FIG. 3 is a cross-sectional view taken along the line XX-XX of FIG. 図20の部分拡大図である。It is a partially enlarged view of FIG. 図17に示す半導体装置の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the semiconductor device shown in FIG.

本発明を実施するための形態(以下「実施形態」という。)について、添付図面に基づいて説明する。 An embodiment for carrying out the present invention (hereinafter referred to as “embodiment”) will be described with reference to the accompanying drawings.

〔第1実施形態〕
図1〜図11に基づき、本発明の第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、ダイパッド1、半導体素子2、複数の端子3および封止樹脂5を備える。本実施形態では、半導体装置A10は、ワイヤ4をさらに備える。
[First Embodiment]
The semiconductor device A10 according to the first embodiment of the present invention will be described with reference to FIGS. 1 to 11. The semiconductor device A10 includes a die pad 1, a semiconductor element 2, a plurality of terminals 3, and a sealing resin 5. In this embodiment, the semiconductor device A10 further includes a wire 4.

図3は、理解の便宜上、封止樹脂5を透過している。図3において透過した封止樹脂5を想像線(二点鎖線)で示している。図8は、図6に示す端子3付近を拡大している。図9は、図6に示すダイパッド1付近を拡大している。 FIG. 3 is transparent to the sealing resin 5 for convenience of understanding. The transparent sealing resin 5 in FIG. 3 is shown by an imaginary line (dashed-dotted line). FIG. 8 is an enlargement of the vicinity of the terminal 3 shown in FIG. FIG. 9 is an enlargement of the vicinity of the die pad 1 shown in FIG.

半導体装置A10は、様々な電子機器の回路基板に表面実装される。半導体装置A10は、パッケージ形式がQFNである。図1などに示すように、ダイパッド1の厚さ方向z視(以下「平面視」と呼ぶ。)における半導体装置A10は、矩形状である。ここで、説明の便宜上、ダイパッド1の厚さ方向z(以下、単に「厚さ方向z」と呼ぶ。)に対して直角である方向(図2における横方向)を第1方向xと呼ぶ。また、ダイパッド1の厚さ方向zおよび第1方向xの双方に対して直角である方向(図2における縦方向)を第2方向yと呼ぶ。 The semiconductor device A10 is surface-mounted on circuit boards of various electronic devices. The package type of the semiconductor device A10 is QFN. As shown in FIG. 1 and the like, the semiconductor device A10 in the thickness direction z-view (hereinafter referred to as “planar view”) of the die pad 1 has a rectangular shape. Here, for convenience of explanation, the direction (horizontal direction in FIG. 2) perpendicular to the thickness direction z of the die pad 1 (hereinafter, simply referred to as “thickness direction z”) is referred to as the first direction x. Further, a direction (vertical direction in FIG. 2) perpendicular to both the thickness direction z and the first direction x of the die pad 1 is referred to as a second direction y.

ダイパッド1は、図3および図6に示すように、半導体素子2が搭載される部材である。ダイパッド1は、金属材料から構成され、当該金属材料は、たとえばCuである。ダイパッド1は、当該金属材料を加工したリードフレームをその由来としている。ダイパッド1は、搭載面11、パッド裏面12、パッド側面13およびパッド斜材16を有する。 As shown in FIGS. 3 and 6, the die pad 1 is a member on which the semiconductor element 2 is mounted. The die pad 1 is made of a metal material, and the metal material is, for example, Cu. The die pad 1 is derived from a lead frame obtained by processing the metal material. The die pad 1 has a mounting surface 11, a pad back surface 12, a pad side surface 13, and a pad diagonal member 16.

図6および図9に示すように、搭載面11は、厚さ方向zを向く。図3に示すように、搭載面11は、矩形状である。搭載面11に半導体素子2が搭載されている。搭載面11において、半導体素子2が搭載されない部分は、封止樹脂5に覆われている。 As shown in FIGS. 6 and 9, the mounting surface 11 faces the thickness direction z. As shown in FIG. 3, the mounting surface 11 has a rectangular shape. The semiconductor element 2 is mounted on the mounting surface 11. The portion of the mounting surface 11 on which the semiconductor element 2 is not mounted is covered with the sealing resin 5.

図6および図9に示すように、パッド裏面12は、厚さ方向zにおいて搭載面11とは反対側を向く。図2に示すように、パッド裏面12は、矩形状であり、その面積は搭載面11よりも小に設定されている。本実施形態では、パッド裏面12は、封止樹脂5から露出している。 As shown in FIGS. 6 and 9, the pad back surface 12 faces the side opposite to the mounting surface 11 in the thickness direction z. As shown in FIG. 2, the back surface 12 of the pad has a rectangular shape, and its area is set smaller than that of the mounting surface 11. In this embodiment, the back surface 12 of the pad is exposed from the sealing resin 5.

図3および図9に示すように、パッド側面13は、パッド裏面12に交差し、かつ複数の端子3に対向している。パッド側面13は、4つの面から構成されており、各々のパッド側面13は、第1方向xおよび第2方向yのいずれか一方を向く。厚さ方向zにおいて、搭載面11とパッド裏面12との間に位置するパッド側面13の上端は、第1方向xおよび第2方向yのいずれか一方に向けて屈曲している。パッド側面13は、封止樹脂5に覆われている。 As shown in FIGS. 3 and 9, the pad side surface 13 intersects the pad back surface 12 and faces the plurality of terminals 3. The pad side surface 13 is composed of four surfaces, and each pad side surface 13 faces either the first direction x or the second direction y. In the thickness direction z, the upper end of the pad side surface 13 located between the mounting surface 11 and the pad back surface 12 is bent toward either the first direction x or the second direction y. The pad side surface 13 is covered with the sealing resin 5.

図2、図6および図9に示すように、ダイパッド1には、パッド裏面12から凹むパッド凹部14が形成されている。本実施形態では、パッド凹部14は、パッド裏面12とともに封止樹脂5から露出している。また、本実施形態では、パッド凹部14は、パッド裏面12から凹み、かつパッド裏面12の中央を囲む複数の環状溝141から構成される。図2に示すように、パッド裏面12において各々の環状溝141によって囲まれた領域の中心位置Cは、いずれも同一である。本実施形態では、各々の環状溝141によって囲まれた領域がいずれも矩形であり、中心位置Cは、当該領域の対角線の交点を指す。ここで、パッド裏面12の中央は、中心位置Cと同一である。なお、各々の環状溝141によって囲まれた領域は、たとえば円形であってもよい。パッド凹部14は、たとえばエッチングによりダイパッド1に形成することができる。 As shown in FIGS. 2, 6 and 9, the die pad 1 is formed with a pad recess 14 recessed from the back surface 12 of the pad. In the present embodiment, the pad recess 14 is exposed from the sealing resin 5 together with the pad back surface 12. Further, in the present embodiment, the pad recess 14 is composed of a plurality of annular grooves 141 that are recessed from the back surface 12 of the pad and surround the center of the back surface 12 of the pad. As shown in FIG. 2, the center position C of the region surrounded by each annular groove 141 on the back surface 12 of the pad is the same. In the present embodiment, the regions surrounded by the annular grooves 141 are all rectangular, and the center position C points to the intersection of the diagonal lines of the regions. Here, the center of the pad back surface 12 is the same as the center position C. The region surrounded by each annular groove 141 may be circular, for example. The pad recess 14 can be formed in the die pad 1 by etching, for example.

図10および図11は、半導体装置A10の変形例である半導体装置A11を示している。パッド凹部14は、半導体装置A10のような複数の環状溝141以外に、本変形例のように複数の溝142から構成される形態であってもよい。各々の溝142は、厚さ方向zに対して直角である方向に沿って延びている。本変形例では、複数の溝142は、パッド裏面12から凹み、かつ第1方向xに沿って配列されている。各々の溝142は、第2方向yに沿って延びている。なお、複数の溝142は、第2方向yに沿って配列され、かつ各々の溝142が第1方向xに沿って延びる構成であってもよい。また、各々の溝142は、第1方向xおよび第2方向yの双方に対して斜め方向に沿って延びる構成であってもよい。 10 and 11 show a semiconductor device A11 which is a modification of the semiconductor device A10. The pad recess 14 may be formed of a plurality of grooves 142 as in the present modification, in addition to the plurality of annular grooves 141 such as the semiconductor device A10. Each groove 142 extends along a direction perpendicular to the thickness direction z. In this modification, the plurality of grooves 142 are recessed from the back surface 12 of the pad and are arranged along the first direction x. Each groove 142 extends along the second direction y. The plurality of grooves 142 may be arranged along the second direction y, and each groove 142 may extend along the first direction x. Further, each groove 142 may be configured to extend along an oblique direction with respect to both the first direction x and the second direction y.

図3、図6および図9に示すように、ダイパッド1には、搭載面11と面一であり、かつパッド側面13から複数の端子3に向けて突出する庇状のパッド突出部15が形成されている。パッド突出部15は、ダイパッド1において4箇所形成されており、各々のパッド突出部15は、第1方向xおよび第2方向yのいずれか一方に向けて突出している。パッド突出部15は、パッド端面151およびパッド中間面152を有する。パッド端面151は、厚さ方向zに沿っており、かつ第1方向xおよび第2方向yのいずれか一方を向く。パッド中間面152は、パッド裏面12と同方向を向き、かつパッド端面151に交差している。パッド中間面152は、ダイパッド1の内側においてパッド側面13につながっている。厚さ方向zにおいて、搭載面11からパッド中間面152までの距離は、搭載面11からパッド裏面12までの距離の約半分である。パッド突出部15は、封止樹脂5に覆われている。 As shown in FIGS. 3, 6 and 9, the die pad 1 is formed with eaves-shaped pad protrusions 15 that are flush with the mounting surface 11 and project from the pad side surfaces 13 toward the plurality of terminals 3. Has been done. The pad protrusions 15 are formed at four positions on the die pad 1, and each pad protrusion 15 projects in either the first direction x or the second direction y. The pad protrusion 15 has a pad end surface 151 and a pad intermediate surface 152. The pad end face 151 is along the thickness direction z and faces either the first direction x or the second direction y. The pad intermediate surface 152 faces in the same direction as the pad back surface 12 and intersects the pad end surface 151. The pad intermediate surface 152 is connected to the pad side surface 13 inside the die pad 1. In the thickness direction z, the distance from the mounting surface 11 to the pad intermediate surface 152 is about half the distance from the mounting surface 11 to the pad back surface 12. The pad protrusion 15 is covered with the sealing resin 5.

図3および図7に示すように、パッド斜材16は、2つのパッド端面151が交差する部分から第1方向xおよび第2方向yの双方に対して斜めに延びている。パッド斜材16は、4本から構成され、かつ平面視においてダイパッド1の四隅から放射状に延びている。パッド斜材16は、斜材上面161、斜材下面162および斜材端面163を有する。斜材上面161は、搭載面11と同方向を向き、かつ搭載面11に面一である。斜材下面162は、パッド裏面12と同方向を向く。パッド斜材16が延びる方向において、斜材下面162の一端は、パッド中間面152につながっている。また、厚さ方向zにおいて、斜材上面161から斜材下面162までの距離は、搭載面11からパッド中間面152までの距離に略等しい。斜材端面163は、パッド斜材16が延びる方向においてパッド斜材16の先端に位置し、かつ斜材上面161および斜材下面162の双方に交差している。斜材端面163は、L形状であり、かつ封止樹脂5から外部に露出している。なお、パッド斜材16において、斜材端面163を除く部分は、全て封止樹脂5に覆われている。 As shown in FIGS. 3 and 7, the pad diagonal member 16 extends obliquely from the intersection of the two pad end faces 151 with respect to both the first direction x and the second direction y. The pad diagonal member 16 is composed of four lumbers and extends radially from the four corners of the die pad 1 in a plan view. The pad slanted lumber 16 has a slanted lumber upper surface 161, a slanted lumber lower surface 162, and a slanted lumber end surface 163. The slanted lumber upper surface 161 faces the same direction as the mounting surface 11 and is flush with the mounting surface 11. The slanted lumber lower surface 162 faces in the same direction as the pad back surface 12. In the direction in which the pad diagonal member 16 extends, one end of the diagonal member lower surface 162 is connected to the pad intermediate surface 152. Further, in the thickness direction z, the distance from the diagonal member upper surface 161 to the diagonal member lower surface 162 is substantially equal to the distance from the mounting surface 11 to the pad intermediate surface 152. The slanted lumber end surface 163 is located at the tip of the pad slanted lumber 16 in the direction in which the pad slanted lumber 16 extends, and intersects both the slanted lumber upper surface 161 and the slanted lumber lower surface 162. The slanted lumber end face 163 has an L shape and is exposed to the outside from the sealing resin 5. In addition, in the pad diagonal member 16, all the portions except the diagonal member end face 163 are covered with the sealing resin 5.

半導体素子2は、図3および図6に示すように、ダイパッド1の搭載面11に搭載されている。本実施形態では、半導体素子2は、LEDなどの光源を点灯するための駆動回路が組み込まれた集積回路(IC)である。半導体素子2は、素子主面21および素子裏面22を有する。 As shown in FIGS. 3 and 6, the semiconductor element 2 is mounted on the mounting surface 11 of the die pad 1. In the present embodiment, the semiconductor element 2 is an integrated circuit (IC) in which a drive circuit for lighting a light source such as an LED is incorporated. The semiconductor element 2 has an element main surface 21 and an element back surface 22.

図6および図9に示すように、素子主面21は、ダイパッド1の搭載面11と同方向を向く。素子主面21には、複数の電極パッド211が設けられている。各々の電極パッド211は、半導体素子2の内部に組み込まれた回路に導通している。電極パッド211は、たとえばAlから構成される。本実施形態では、各々の電極パッド211にワイヤ4が接続されている。また、図6および図9に示すように、素子裏面22は、厚さ方向zにおいて搭載面11とは反対側を向く。素子裏面22は、搭載面11に対向している。 As shown in FIGS. 6 and 9, the element main surface 21 faces in the same direction as the mounting surface 11 of the die pad 1. A plurality of electrode pads 211 are provided on the element main surface 21. Each electrode pad 211 conducts to a circuit incorporated inside the semiconductor element 2. The electrode pad 211 is made of, for example, Al. In this embodiment, the wire 4 is connected to each electrode pad 211. Further, as shown in FIGS. 6 and 9, the back surface 22 of the element faces the side opposite to the mounting surface 11 in the thickness direction z. The back surface 22 of the element faces the mounting surface 11.

接合層29は、図6および図9に示すように、ダイパッド1の搭載面11と半導体素子2の素子裏面22との間に介在する。接合層29は、たとえばAgを含むエポキシ樹脂を主剤とした合成樹脂(いわゆるAgペースト)から構成される。半導体素子2は、接合層29を介して搭載面11に搭載されている。 As shown in FIGS. 6 and 9, the bonding layer 29 is interposed between the mounting surface 11 of the die pad 1 and the element back surface 22 of the semiconductor element 2. The bonding layer 29 is composed of, for example, a synthetic resin (so-called Ag paste) containing an epoxy resin containing Ag as a main component. The semiconductor element 2 is mounted on the mounting surface 11 via the bonding layer 29.

複数の端子3は、図3に示すように、平面視においてダイパッド1を囲むように配置され、かつ半導体素子2に導通している。複数の端子3は、いずれもダイパッド1が由来とするリードフレームから構成される。複数の端子3は、第1方向xに沿って配列された複数の第1端子3aと、第2方向yに沿って配列された複数の第2端子3bとを含む。本実施形態では、複数の第1端子3aは、平面視かつ第2方向yにおいて互いに離間した半導体装置A10の二辺において、それぞれ7つ配列されている。また、複数の第2端子3bは、平面視かつ第1方向xにおいて互いに離間した半導体装置A10の二辺において、それぞれ7つ配列されている。なお、半導体装置A10における複数の第1端子3aおよび第2端子3bの配列数は、本実施形態に限定されない。複数の端子3は、いずれも同一形状である。本実施形態では、端子3は、端子主面31、端子裏面32、端子外側面33および端子内側面34を有する。 As shown in FIG. 3, the plurality of terminals 3 are arranged so as to surround the die pad 1 in a plan view, and are electrically connected to the semiconductor element 2. Each of the plurality of terminals 3 is composed of a lead frame derived from the die pad 1. The plurality of terminals 3 include a plurality of first terminals 3a arranged along the first direction x and a plurality of second terminals 3b arranged along the second direction y. In the present embodiment, seven of the plurality of first terminals 3a are arranged on two sides of the semiconductor device A10 which is separated from each other in the second direction y in a plan view. Further, seven of the plurality of second terminals 3b are arranged on two sides of the semiconductor device A10 which is separated from each other in the first direction x in a plan view. The number of arrays of the plurality of first terminals 3a and second terminals 3b in the semiconductor device A10 is not limited to this embodiment. The plurality of terminals 3 all have the same shape. In the present embodiment, the terminal 3 has a terminal main surface 31, a terminal back surface 32, a terminal outer surface 33, and a terminal inner surface 34.

図3および図8に示すように、端子主面31は、ダイパッド1の搭載面11と同方向を向き、かつ形状が帯状である。端子主面31は、封止樹脂5に覆われている。端子主面31には、ワイヤ4が接続されており、端子3は、ワイヤ4を介して半導体素子2に導通している。 As shown in FIGS. 3 and 8, the terminal main surface 31 faces in the same direction as the mounting surface 11 of the die pad 1 and has a band shape. The terminal main surface 31 is covered with the sealing resin 5. A wire 4 is connected to the terminal main surface 31, and the terminal 3 is conductive to the semiconductor element 2 via the wire 4.

図2および図8に示すように、端子裏面32は、ダイパッド1のパッド裏面12と同方向を向き、かつ封止樹脂5から露出している。複数の第1端子3aおよび第2端子3bにおける端子裏面32は、いずれも平面視における半導体装置A10の各辺に接して配列されている。 As shown in FIGS. 2 and 8, the terminal back surface 32 faces in the same direction as the pad back surface 12 of the die pad 1 and is exposed from the sealing resin 5. The terminal back surfaces 32 of the plurality of first terminals 3a and second terminals 3b are all arranged in contact with each side of the semiconductor device A10 in a plan view.

図2〜図6および図8に示すように、端子外側面33は、端子主面31および端子裏面32の双方に交差し、かつ外側を向く。本実施形態では、端子外側面33は、厚さ方向zに沿って端子裏面32から端子主面31に向けて起立している。端子外側面33は、封止樹脂5から露出し、かつ第1方向xおよび第2方向yのいずれか一方を向く。端子外側面33は、平坦面である。 As shown in FIGS. 2 to 6 and 8, the terminal outer surface 33 intersects both the terminal main surface 31 and the terminal back surface 32 and faces outward. In the present embodiment, the terminal outer surface 33 stands up from the terminal back surface 32 toward the terminal main surface 31 along the thickness direction z. The terminal outer surface 33 is exposed from the sealing resin 5 and faces either the first direction x or the second direction y. The terminal outer surface 33 is a flat surface.

図3および図8に示すように、端子内側面34は、端子裏面32に交差し、かつ端子外側面33とは反対側を向く。厚さ方向zにおいて、端子主面31と端子裏面32との間に位置する端子内側面34の上端は、第1方向xおよび第2方向yのいずれか一方に向けて屈曲している。端子内側面34は、封止樹脂5に覆われている。 As shown in FIGS. 3 and 8, the terminal inner side surface 34 intersects the terminal back surface 32 and faces the side opposite to the terminal outer surface 33. In the thickness direction z, the upper end of the terminal inner side surface 34 located between the terminal main surface 31 and the terminal back surface 32 is bent toward either the first direction x or the second direction y. The inner side surface 34 of the terminal is covered with the sealing resin 5.

図3、図6および図8に示すように、端子3には、端子主面31と面一であり、かつ端子内側面34からダイパッド1に向けて突出する庇状の端子突出部35が形成されている。端子突出部35は、端子端面351および端子中間面352を有する。端子端面351は、厚さ方向zに沿っており、かつ第1方向xおよび第2方向yのいずれか一方を向く。端子端面351は、ダイパッド1のパッド突出部15のパッド端面151に対向している。端子中間面352は、端子裏面32と同方向を向き、かつ端子端面351に交差している。端子中間面352は、端子3の内部において端子内側面34につながっている。厚さ方向zにおいて、端子主面31から端子中間面352までの距離は、端子主面31から端子裏面32までの距離の約半分である。端子突出部35は、封止樹脂5に覆われている。 As shown in FIGS. 3, 6 and 8, the terminal 3 is formed with an eaves-shaped terminal projecting portion 35 that is flush with the terminal main surface 31 and projects from the terminal inner surface 34 toward the die pad 1. Has been done. The terminal protrusion 35 has a terminal end surface 351 and a terminal intermediate surface 352. The terminal end face 351 is along the thickness direction z and faces either the first direction x or the second direction y. The terminal end surface 351 faces the pad end surface 151 of the pad protrusion 15 of the die pad 1. The terminal intermediate surface 352 faces in the same direction as the terminal back surface 32 and intersects the terminal end surface 351. The terminal intermediate surface 352 is connected to the terminal inner side surface 34 inside the terminal 3. In the thickness direction z, the distance from the terminal main surface 31 to the terminal intermediate surface 352 is about half the distance from the terminal main surface 31 to the terminal back surface 32. The terminal protrusion 35 is covered with the sealing resin 5.

ワイヤ4は、図3、図6、図8および図9に示すように、半導体素子2の電極パッド211と端子3の端子主面31とを接続している。ワイヤ4によって、複数の端子3は、半導体素子2に導通している。ワイヤ4は、たとえばAuなどの金属材料から構成される。 As shown in FIGS. 3, 6, 8 and 9, the wire 4 connects the electrode pad 211 of the semiconductor element 2 and the terminal main surface 31 of the terminal 3. The wires 4 conduct the plurality of terminals 3 to the semiconductor element 2. The wire 4 is made of a metal material such as Au.

封止樹脂5は、図6に示すように、半導体素子2と、ダイパッド1および複数の端子3のそれぞれ一部ずつとを覆う。封止樹脂5は、電気絶縁性を有する合成樹脂であり、たとえば黒色のエポキシ樹脂である。封止樹脂5は、樹脂主面51、樹脂裏面52および樹脂側面53を有する。 As shown in FIG. 6, the sealing resin 5 covers the semiconductor element 2, the die pad 1, and a part of each of the plurality of terminals 3. The sealing resin 5 is a synthetic resin having electrical insulation, for example, a black epoxy resin. The sealing resin 5 has a resin main surface 51, a resin back surface 52, and a resin side surface 53.

図6に示すように、樹脂主面51は、ダイパッド1の搭載面11と同方向を向く。樹脂主面51は、矩形状でかつ平坦面である。図6に示すように、樹脂裏面52は、ダイパッド1のパッド裏面12と同方向を向く。このため、厚さ方向zにおいて樹脂主面51および樹脂裏面52は、互いに反対側を向く。図2に示すように、樹脂裏面52から、ダイパッド1のパッド裏面12およびパッド凹部14と、端子3の端子裏面32とが露出している。図4、図5および図8に示すように、樹脂側面53は、樹脂主面51および樹脂裏面52の双方に交差している。本実施形態では、樹脂側面53は、4つの面から構成されており、各々の樹脂側面53は、第1方向xおよび第2方向yのいずれか一方を向く。各々の樹脂側面53から、ダイパッド1のパッド斜材16の斜材端面163と、端子3の端子外側面33とが露出している。本実施形態では、端子外側面33は、樹脂側面53と面一である。 As shown in FIG. 6, the resin main surface 51 faces in the same direction as the mounting surface 11 of the die pad 1. The resin main surface 51 is rectangular and flat. As shown in FIG. 6, the resin back surface 52 faces in the same direction as the pad back surface 12 of the die pad 1. Therefore, the resin main surface 51 and the resin back surface 52 face opposite to each other in the thickness direction z. As shown in FIG. 2, the pad back surface 12 and the pad recess 14 of the die pad 1 and the terminal back surface 32 of the terminal 3 are exposed from the resin back surface 52. As shown in FIGS. 4, 5 and 8, the resin side surface 53 intersects both the resin main surface 51 and the resin back surface 52. In the present embodiment, the resin side surface 53 is composed of four surfaces, and each resin side surface 53 faces either the first direction x or the second direction y. From each of the resin side surfaces 53, the diagonal member end surface 163 of the pad diagonal member 16 of the die pad 1 and the terminal outer surface 33 of the terminal 3 are exposed. In this embodiment, the terminal outer surface 33 is flush with the resin side surface 53.

内装めっき層61は、図8および図9に示すように、ダイパッド1の搭載面11と、端子3の端子主面31とを覆うように設けられている。内装めっき層61は、搭載面11および端子主面31のいずれか一方に接している。また、接合層29およびワイヤ4の一端は、内装めっき層61に接している。内装めっき層61は、たとえばAgから構成される。 As shown in FIGS. 8 and 9, the interior plating layer 61 is provided so as to cover the mounting surface 11 of the die pad 1 and the terminal main surface 31 of the terminal 3. The interior plating layer 61 is in contact with either the mounting surface 11 or the terminal main surface 31. Further, one end of the bonding layer 29 and the wire 4 is in contact with the interior plating layer 61. The interior plating layer 61 is composed of, for example, Ag.

外装めっき層62は、図8および図9に示すように、ダイパッド1のパッド裏面12と、端子3の端子裏面32とを覆うように設けられている。外装めっき層62は、パッド裏面12および端子裏面32のいずれか一方に接している。外装めっき層62は、たとえばSnから構成される。 As shown in FIGS. 8 and 9, the exterior plating layer 62 is provided so as to cover the pad back surface 12 of the die pad 1 and the terminal back surface 32 of the terminal 3. The exterior plating layer 62 is in contact with either the back surface 12 of the pad or the back surface 32 of the terminal. The exterior plating layer 62 is composed of, for example, Sn.

次に、半導体装置A10の作用効果について説明する。 Next, the action and effect of the semiconductor device A10 will be described.

半導体装置A10では、ダイパッド1には、パッド裏面12から凹むパッド凹部14が形成されている。パッド裏面12およびパッド凹部14は、ともに封止樹脂5の樹脂裏面52から露出している。このような構成をとることによって、封止樹脂5に作用する熱応力の集中を緩和するためにダイパッド1の大きさを縮小した場合であっても、パッド凹部14により封止樹脂5から露出するダイパッド1の表面積について、所定の大きさを確保することができる。したがって、半導体装置A10によれば、封止樹脂5に作用する熱応力の集中を緩和しつつ、放熱性を確保することが可能である。 In the semiconductor device A10, the die pad 1 is formed with a pad recess 14 recessed from the back surface 12 of the pad. Both the pad back surface 12 and the pad recess 14 are exposed from the resin back surface 52 of the sealing resin 5. With such a configuration, even when the size of the die pad 1 is reduced in order to alleviate the concentration of thermal stress acting on the sealing resin 5, the pad recess 14 exposes the die pad 1 from the sealing resin 5. A predetermined size can be secured for the surface area of the die pad 1. Therefore, according to the semiconductor device A10, it is possible to secure heat dissipation while relaxing the concentration of thermal stress acting on the sealing resin 5.

パッド凹部14の構成は、半導体装置A10のように複数の環状溝141や、半導体装置A11のように複数の溝142とすることができる。パッド凹部14は、エッチングによりパッド裏面12に容易に形成することができる。 The pad recess 14 may be configured to have a plurality of annular grooves 141 such as the semiconductor device A10 or a plurality of grooves 142 such as the semiconductor device A11. The pad recess 14 can be easily formed on the back surface 12 of the pad by etching.

半導体装置A10では、ダイパッド1には、搭載面11と面一であり、かつパッド側面13から複数の端子3に向けて突出するパッド突出部15が形成されている。このような構成をとることによって、パッド側面13とパッド突出部15のパッド中間面152とが、ともに封止樹脂5に覆われ、パッド突出部15によりダイパッド1が封止樹脂5に支持された状態となる。このため、パッド突出部15によって、封止樹脂5からダイパッド1が脱落することを防止できる。 In the semiconductor device A10, the die pad 1 is formed with a pad projecting portion 15 that is flush with the mounting surface 11 and projects from the pad side surface 13 toward the plurality of terminals 3. By adopting such a configuration, both the pad side surface 13 and the pad intermediate surface 152 of the pad protrusion 15 are covered with the sealing resin 5, and the die pad 1 is supported by the sealing resin 5 by the pad protrusion 15. It becomes a state. Therefore, the pad protrusion 15 can prevent the die pad 1 from falling off from the sealing resin 5.

端子3は、封止樹脂5の樹脂側面53から露出する端子外側面33を有する。本実施形態では、端子外側面33は、樹脂側面53と面一である。このような構成をとることによって、半導体装置A10を回路基板に実装する際、端子外側面33がはんだフィレットの形成を促すため、回路基板に対する半導体装置A10の接合強度を向上させることができる。 The terminal 3 has a terminal outer surface 33 exposed from the resin side surface 53 of the sealing resin 5. In this embodiment, the terminal outer surface 33 is flush with the resin side surface 53. With such a configuration, when the semiconductor device A10 is mounted on the circuit board, the terminal outer surface 33 promotes the formation of solder fillets, so that the bonding strength of the semiconductor device A10 to the circuit board can be improved.

端子3には、端子主面31と面一であり、かつ端子内側面34からダイパッド1に向けて突出する端子突出部35が形成されている。このような構成をとることによって、端子内側面34と端子突出部35の端子中間面352とが、ともに封止樹脂5に覆われ、端子突出部35により端子3が封止樹脂5に支持された状態となる。このため、端子突出部35によって、封止樹脂5から端子3が脱落することを防止できる。 The terminal 3 is formed with a terminal projecting portion 35 that is flush with the terminal main surface 31 and projects from the terminal inner surface 34 toward the die pad 1. By adopting such a configuration, both the inner side surface 34 of the terminal and the terminal intermediate surface 352 of the terminal protrusion 35 are covered with the sealing resin 5, and the terminal 3 is supported by the sealing resin 5 by the terminal protrusion 35. It will be in a state of being. Therefore, the terminal protrusion 35 can prevent the terminal 3 from falling off from the sealing resin 5.

ダイパッド1および端子3には、搭載面11および端子主面31のいずれか一方に接する内装めっき層61が設けられている。内装めっき層61によって、半導体素子2をダイパッド1に搭載する際、熱衝撃などからダイパッド1を保護することができる。これに加えて、ワイヤ4を端子3に接続する際、熱衝撃などから端子3を保護することができる。 The die pad 1 and the terminal 3 are provided with an interior plating layer 61 in contact with either the mounting surface 11 or the terminal main surface 31. The interior plating layer 61 can protect the die pad 1 from thermal shock and the like when the semiconductor element 2 is mounted on the die pad 1. In addition to this, when the wire 4 is connected to the terminal 3, the terminal 3 can be protected from thermal shock and the like.

〔第2実施形態〕
図12〜図16に基づき、本発明の第2実施形態にかかる半導体装置A20について説明する。これらの図において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
[Second Embodiment]
The semiconductor device A20 according to the second embodiment of the present invention will be described with reference to FIGS. 12 to 16. In these figures, the same or similar elements as the above-mentioned semiconductor device A10 are designated by the same reference numerals, and duplicate description will be omitted.

本実施形態にかかる半導体装置A20は、ダイパッド1の構成が先述した半導体装置A10と異なる。ここで、図13および図14は、理解の便宜上、封止樹脂5を透過している。図13および図14において透過した封止樹脂5を想像線で示している。また、図13は、理解の便宜上、ワイヤ4を省略している。図16は、図15に示すダイパッド1付近を拡大している。 The semiconductor device A20 according to the present embodiment is different from the semiconductor device A10 described above in the configuration of the die pad 1. Here, FIGS. 13 and 14 are transparent to the sealing resin 5 for convenience of understanding. The permeated sealing resin 5 in FIGS. 13 and 14 is shown by an imaginary line. Further, in FIG. 13, the wire 4 is omitted for convenience of understanding. FIG. 16 is an enlargement of the vicinity of the die pad 1 shown in FIG.

図12、図13および図16に示すように、本実施形態では、ダイパッド1のパッド凹部14には封止樹脂5が充填されている。なお、本実施形態では、パッド凹部14は先述した半導体装置A11と同じく複数の溝142から構成される。各々の溝142は、第1方向xおよび第2方向yのいずれか一方に沿って延びている。各々の溝142の両端は、他の溝142に交差している。 As shown in FIGS. 12, 13 and 16, in the present embodiment, the pad recess 14 of the die pad 1 is filled with the sealing resin 5. In the present embodiment, the pad recess 14 is composed of a plurality of grooves 142 like the semiconductor device A11 described above. Each groove 142 extends along either the first direction x or the second direction y. Both ends of each groove 142 intersect the other groove 142.

図12〜図16に示すように、本実施形態では、ダイパッド1のパッド裏面12は、パッド中央部121およびパッド外周部122を有する。パッド中央部121は、平面視において半導体装置A20の中央に位置する矩形状の部分である。パッド中央部121の外縁に沿って、パッド凹部14が形成されている。パッド外周部122は、パッド中央部121の周囲に位置する部分である。パッド中央部121およびパッド外周部122は、平面視においてパッド凹部14により隔てられている。本実施形態では、パッド外周部122は、第1方向xにおいて互いに離間した一対の第1領域122aと、第2方向yにおいて互いに離間した一対の第2領域122bとを有する。本発明にかかる特許請求の範囲に記載の「一方向」は、第1方向xまたは第2方向yのいずれかを指す。なお、パッド外周部122は、一対の第1領域122aおよび一対の第2領域122bのいずれか一方のみからなる構成であってもよい。各々の第1領域122aは、第2方向yに沿って延びる帯状である。各々の第2領域122bは、第1方向xに沿って延びる帯状である。 As shown in FIGS. 12 to 16, in the present embodiment, the pad back surface 12 of the die pad 1 has a pad central portion 121 and a pad outer peripheral portion 122. The pad central portion 121 is a rectangular portion located at the center of the semiconductor device A20 in a plan view. A pad recess 14 is formed along the outer edge of the pad central portion 121. The pad outer peripheral portion 122 is a portion located around the pad central portion 121. The pad central portion 121 and the pad outer peripheral portion 122 are separated by a pad recess 14 in a plan view. In the present embodiment, the pad outer peripheral portion 122 has a pair of first regions 122a separated from each other in the first direction x and a pair of second regions 122b separated from each other in the second direction y. The "one direction" described in the claims of the present invention refers to either the first direction x or the second direction y. The pad outer peripheral portion 122 may be configured to include only one of a pair of first regions 122a and a pair of second regions 122b. Each first region 122a has a band shape extending along the second direction y. Each second region 122b has a strip shape extending along the first direction x.

図15および図16に示すように、厚さ方向zにおいて、パッド外周部122の位置は、パッド中央部121の位置に等しい。また、図13〜図16に示すように、本実施形態では、平面視において半導体素子2の一部がパッド外周部122に重なっている。 As shown in FIGS. 15 and 16, the position of the pad outer peripheral portion 122 is equal to the position of the pad central portion 121 in the thickness direction z. Further, as shown in FIGS. 13 to 16, in the present embodiment, a part of the semiconductor element 2 overlaps the pad outer peripheral portion 122 in a plan view.

図13および図14に示すように、本実施形態では、ダイパッド1の搭載面11の端縁には、搭載面凹部111が形成されている。搭載面凹部111は、平面視において搭載面11の四隅からダイパッド1の内側に向かって凹んでいる。本実施形態では、平面視において半導体素子2の一部が搭載面凹部111に重なっている。 As shown in FIGS. 13 and 14, in the present embodiment, a mounting surface recess 111 is formed on the edge of the mounting surface 11 of the die pad 1. The mounting surface recess 111 is recessed from the four corners of the mounting surface 11 toward the inside of the die pad 1 in a plan view. In the present embodiment, a part of the semiconductor element 2 overlaps the mounting surface recess 111 in a plan view.

なお、図16に示すように、本実施形態では、ダイパッド1には、パッド突出部15が形成されていない。また、図13〜図16に示すように、本実施形態では、ダイパッド1のパッド側面13は、搭載面11およびパッド裏面12の双方に交差している。本実施形態では、パッド側面13は、厚さ方向zに沿ってパッド裏面12から搭載面11に向けて起立している。パッド側面13は、平坦面であり、かつ第1方向xおよび第2方向yのいずれか一方を向く。 As shown in FIG. 16, in the present embodiment, the pad protrusion 15 is not formed on the die pad 1. Further, as shown in FIGS. 13 to 16, in the present embodiment, the pad side surface 13 of the die pad 1 intersects both the mounting surface 11 and the pad back surface 12. In the present embodiment, the pad side surface 13 stands up from the pad back surface 12 toward the mounting surface 11 along the thickness direction z. The pad side surface 13 is a flat surface and faces either the first direction x or the second direction y.

次に、半導体装置A20の作用効果について説明する。 Next, the action and effect of the semiconductor device A20 will be described.

半導体装置A20では、ダイパッド1には、パッド裏面12から凹むパッド凹部14が形成されている。パッド凹部14には、封止樹脂5が充填されている。パッド裏面12は、パッド中央部121およびパッド外周部122を有し、これらは封止樹脂5の樹脂裏面52から露出している。パッド中央部121およびパッド外周部122は、パッド凹部14により互いに隔てられている。このような構成をとることによって、厚さ方向zにおいて搭載面11からパッド裏面12までに至るダイパッド1の領域が複数に分割された状態となる。このため、ダイパッド1の熱膨張に起因した封止樹脂5のひずみが全体に分散され、封止樹脂5に作用する熱応力の集中が緩和される。この場合において、パッド中央部121およびパッド外周部122によりにより封止樹脂5から露出するダイパッド1の表面積について、所定の大きさを確保することができる。したがって、半導体装置A20によっても、封止樹脂5に作用する熱応力の集中を緩和しつつ、放熱性を確保することが可能である。 In the semiconductor device A20, the die pad 1 is formed with a pad recess 14 recessed from the back surface 12 of the pad. The pad recess 14 is filled with a sealing resin 5. The pad back surface 12 has a pad central portion 121 and a pad outer peripheral portion 122, which are exposed from the resin back surface 52 of the sealing resin 5. The pad central portion 121 and the pad outer peripheral portion 122 are separated from each other by the pad recess 14. By adopting such a configuration, the region of the die pad 1 from the mounting surface 11 to the pad back surface 12 is divided into a plurality of regions in the thickness direction z. Therefore, the strain of the sealing resin 5 due to the thermal expansion of the die pad 1 is dispersed throughout, and the concentration of thermal stress acting on the sealing resin 5 is relaxed. In this case, a predetermined size can be secured for the surface area of the die pad 1 exposed from the sealing resin 5 by the pad central portion 121 and the pad outer peripheral portion 122. Therefore, the semiconductor device A20 can also secure heat dissipation while relaxing the concentration of thermal stress acting on the sealing resin 5.

半導体装置A20では、ダイパッド1に形成されたパッド凹部14に封止樹脂5が充填されている。このような構成をとることによって、ダイパッド1が封止樹脂5に支持された状態となるため、封止樹脂5からダイパッド1が脱落することを防止できる。 In the semiconductor device A20, the pad recess 14 formed in the die pad 1 is filled with the sealing resin 5. By adopting such a configuration, since the die pad 1 is in a state of being supported by the sealing resin 5, it is possible to prevent the die pad 1 from falling off from the sealing resin 5.

半導体装置A20では、ダイパッド1の搭載面11の端縁には、搭載面凹部111が形成されている。平面視において半導体素子2の一部が搭載面凹部111に重なっている。さらに、平面視において半導体素子2の一部がパッド外周部122に重なっている。このような構成をとることによって、平面視において、半導体素子2の面積をパッド裏面12よりも大きく確保できるため、半導体素子2に配置された電極パッド211と端子3との距離が短縮される。このため、電極パッド211と端子3とを接続するワイヤ4の長さを短くできるため、半導体装置A20のコスト縮減に寄与する。 In the semiconductor device A20, a mounting surface recess 111 is formed at the edge of the mounting surface 11 of the die pad 1. In a plan view, a part of the semiconductor element 2 overlaps the mounting surface recess 111. Further, in a plan view, a part of the semiconductor element 2 overlaps the outer peripheral portion 122 of the pad. By adopting such a configuration, the area of the semiconductor element 2 can be secured larger than that of the back surface 12 of the pad in a plan view, so that the distance between the electrode pad 211 arranged on the semiconductor element 2 and the terminal 3 is shortened. Therefore, the length of the wire 4 connecting the electrode pad 211 and the terminal 3 can be shortened, which contributes to cost reduction of the semiconductor device A20.

また、この場合において、厚さ方向zにおいてパッド外周部122の位置をパッド中央部121の位置に等しくすることによって、パッド中央部121およびパッド外周部122が作業台などに対する支持面となる。このため、半導体素子2をダイパッド1に搭載する際、コレット(図示略)などにより半導体素子2をダイパッド1に押し当てたとき、半導体素子2が搭載面11から一様に反力を受ける。したがって、ダイパッド1に対する半導体素子2の接合強度を確保することができる。 Further, in this case, by making the position of the pad outer peripheral portion 122 equal to the position of the pad central portion 121 in the thickness direction z, the pad central portion 121 and the pad outer peripheral portion 122 become support surfaces for the work table and the like. Therefore, when the semiconductor element 2 is mounted on the die pad 1, when the semiconductor element 2 is pressed against the die pad 1 by a collet (not shown) or the like, the semiconductor element 2 receives a reaction force uniformly from the mounting surface 11. Therefore, the bonding strength of the semiconductor element 2 with respect to the die pad 1 can be ensured.

〔第3実施形態〕
図17〜図22に基づき、本発明の第3実施形態にかかる半導体装置A30について説明する。これらの図において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
[Third Embodiment]
The semiconductor device A30 according to the third embodiment of the present invention will be described with reference to FIGS. 17 to 22. In these figures, the same or similar elements as the above-mentioned semiconductor device A10 are designated by the same reference numerals, and duplicate description will be omitted.

本実施形態にかかる半導体装置A30は、複数の端子3および封止樹脂5の構成が先述した半導体装置A10と異なる。また、半導体装置A30は、ワイヤ4に替えて、外部ワイヤ41および内部ワイヤ42を備える。ここで、図18は、理解の便宜上、封止樹脂5を透過している。図18において透過した封止樹脂5を想像線で示している。図21は、図20に示す端子3付近を拡大している。図22の断面位置は、図20の断面位置と同一である。 The semiconductor device A30 according to the present embodiment is different from the semiconductor device A10 described above in the configurations of the plurality of terminals 3 and the sealing resin 5. Further, the semiconductor device A30 includes an outer wire 41 and an inner wire 42 instead of the wire 4. Here, FIG. 18 is transparent to the sealing resin 5 for convenience of understanding. In FIG. 18, the permeated sealing resin 5 is shown by an imaginary line. FIG. 21 is an enlargement of the vicinity of the terminal 3 shown in FIG. The cross-sectional position of FIG. 22 is the same as the cross-sectional position of FIG.

図17および図19〜図21に示すように、本実施形態では、封止樹脂5には、樹脂裏面52から凹み、かつ各々の端子3を貫通する溝部54が形成されている。本実施形態では、溝部54は、4箇所形成されており、各々の溝部54は、第1方向xおよび第2方向yのいずれか一方に沿っている。 As shown in FIGS. 17 and 19 to 21, in the present embodiment, the sealing resin 5 is formed with a groove portion 54 recessed from the resin back surface 52 and penetrating each terminal 3. In the present embodiment, the groove portions 54 are formed at four positions, and each of the groove portions 54 is along either the first direction x or the second direction y.

図17および図20に示すように、本実施形態では、各々の端子3は、溝部54に対して外側に位置する外部端子301と、溝部54に対して内側(ダイパッド1側)に位置する内部端子302とを含む。外部端子301および内部端子302は、溝部54によって互いに隔てられている。外部端子301および内部端子302が、各々の第1端子3aおよび第2端子3bを構成している。 As shown in FIGS. 17 and 20, in the present embodiment, each terminal 3 has an external terminal 301 located outside the groove 54 and an inside (die pad 1 side) located inside the groove 54. Includes terminal 302. The external terminal 301 and the internal terminal 302 are separated from each other by a groove 54. The external terminal 301 and the internal terminal 302 constitute the first terminal 3a and the second terminal 3b, respectively.

図17〜図21に示すように、外部端子301は、端子第1主面311、端子第1裏面321、外部端子外側面331および外部端子内側面341を有する。 As shown in FIGS. 17 to 21, the external terminal 301 has a terminal first main surface 311 and a terminal first back surface 321, an external terminal outer surface 331, and an external terminal inner side surface 341.

図18、図20および図21に示すように、端子第1主面311は、ダイパッド1の搭載面11と同方向を向く。端子第1主面311には、外部ワイヤ41が接続されている。外部ワイヤ41は、半導体素子2の電極パッド211と端子第1主面311とを接続している。外部ワイヤ41は、たとえばAuなどの金属材料から構成される。また、端子第1主面311には、これに接する内装めっき層61が設けられている。外部ワイヤ41は、内装めっき層61に接している。 As shown in FIGS. 18, 20, and 21, the terminal first main surface 311 faces the same direction as the mounting surface 11 of the die pad 1. An external wire 41 is connected to the terminal first main surface 311. The external wire 41 connects the electrode pad 211 of the semiconductor element 2 and the terminal first main surface 311. The outer wire 41 is made of a metal material such as Au. Further, the terminal first main surface 311 is provided with an interior plating layer 61 in contact with the terminal first main surface 311. The outer wire 41 is in contact with the interior plating layer 61.

図17、図20および図21に示すように、端子第1裏面321は、ダイパッド1のパッド裏面12と同方向を向き、かつ封止樹脂5から露出している。複数の第1端子3aおよび第2端子3bにおける端子第1裏面321は、いずれも平面視における半導体装置A10の各辺に接して配列されている。また、端子第1裏面321には、これに接する外装めっき層62が設けられている。 As shown in FIGS. 17, 20, and 21, the terminal first back surface 321 faces in the same direction as the pad back surface 12 of the die pad 1 and is exposed from the sealing resin 5. The terminal first back surface 321 of the plurality of first terminals 3a and the second terminal 3b are all arranged in contact with each side of the semiconductor device A10 in a plan view. Further, the terminal first back surface 321 is provided with an exterior plating layer 62 in contact with the terminal first back surface 321.

図14および図19〜図21に示すように、外部端子外側面331は、端子第1主面311および端子第1裏面321の双方に交差している。本実施形態では、外部端子外側面331は、厚さ方向zに沿って端子第1裏面321から端子第1主面311に向けて起立している。外部端子外側面331は、封止樹脂5の樹脂側面53から露出し、かつ第1方向xおよび第2方向yのいずれか一方を向く。外部端子外側面331は、平坦面であり、かつ樹脂側面53と面一である。 As shown in FIGS. 14 and 19-21, the outer terminal outer surface 331 intersects both the terminal first main surface 311 and the terminal first back surface 321. In the present embodiment, the outer terminal outer surface 331 stands up from the terminal first back surface 321 toward the terminal first main surface 311 along the thickness direction z. The outer terminal outer surface 331 is exposed from the resin side surface 53 of the sealing resin 5 and faces either the first direction x or the second direction y. The outer terminal outer surface 331 is a flat surface and is flush with the resin side surface 53.

図21に示すように、外部端子内側面341は、端子第1裏面321に交差し、かつ外部端子外側面331とは反対側を向く。厚さ方向zにおいて、端子第1主面311と端子第1裏面321との間に位置する外部端子内側面341の上端は、第1方向xおよび第2方向yのいずれか一方に向けて屈曲している。外部端子内側面341は、封止樹脂5に覆われている。 As shown in FIG. 21, the outer terminal inner side surface 341 intersects the terminal first back surface 321 and faces the side opposite to the outer terminal outer surface 331. In the thickness direction z, the upper end of the outer terminal inner surface 341 located between the terminal first main surface 311 and the terminal first back surface 321 is bent toward either the first direction x or the second direction y. is doing. The inner side surface 341 of the outer terminal is covered with the sealing resin 5.

図21に示すように、外部端子301には、端子第1主面311と面一であり、かつ外部端子内側面341から封止樹脂5の溝部54に向けて突出する庇状の外部端子突出部36が形成されている。外部端子突出部36は、外部端子端面361および外部端子中間面362を有する。外部端子端面361は、厚さ方向zに沿っており、かつ第1方向xおよび第2方向yのいずれか一方を向く。外部端子端面361は、溝部54から露出している。外部端子中間面362は、端子第1裏面321と同方向を向き、かつ外部端子端面361に交差している。外部端子中間面362は、外部端子301の内側において外部端子内側面341につながっている。厚さ方向zにおいて、端子第1主面311から外部端子中間面362までの距離は、端子第1主面311から端子第1裏面321までの距離の約半分である。外部端子突出部36は、外部端子端面361を除いて封止樹脂5に覆われている。 As shown in FIG. 21, the external terminal 301 is flush with the first main surface of the terminal 311 and protrudes from the inner side surface 341 of the external terminal toward the groove 54 of the sealing resin 5. The portion 36 is formed. The external terminal protrusion 36 has an external terminal end surface 361 and an external terminal intermediate surface 362. The external terminal end surface 361 is along the thickness direction z and faces either the first direction x or the second direction y. The external terminal end surface 361 is exposed from the groove portion 54. The external terminal intermediate surface 362 faces in the same direction as the terminal first back surface 321 and intersects the external terminal end surface 361. The external terminal intermediate surface 362 is connected to the external terminal inner side surface 341 inside the external terminal 301. In the thickness direction z, the distance from the terminal first main surface 311 to the external terminal intermediate surface 362 is about half the distance from the terminal first main surface 311 to the terminal first back surface 321. The external terminal protrusion 36 is covered with the sealing resin 5 except for the external terminal end surface 361.

図18に示すように、平面視における半導体装置A10の一辺に配列された複数の第1端子3aの一部を構成する複数の外部端子301において、中央に位置する外部端子301の外部端子突出部36は、第2方向yに沿った状態で形成されている。中央に位置する外部端子301から第1方向xに離間して配列された外部端子301の外部端子突出部36は、第2方向yに対して傾斜した状態で形成されている。外部端子301の外部端子突出部36は、中央に位置する外部端子301から第1方向xに遠ざかるほど、第2方向yに対する傾斜が大きくなるように設定されている。また、図18に示すように、平面視における半導体装置A10の一辺に配列された複数の第2端子3bの一部を構成する複数の外部端子301において、中央に位置する外部端子301の外部端子突出部36は、第1方向xに沿った状態で形成されている。中央に位置する外部端子301から第2方向yに離間して配列された外部端子301の外部端子突出部36は、第1方向xに対して傾斜した状態で形成されている。外部端子301の外部端子突出部36は、中央に位置する外部端子301から第2方向yに遠ざかるほど、第1方向xに対する傾斜が大きくなるように設定されている。 As shown in FIG. 18, in a plurality of external terminals 301 forming a part of a plurality of first terminals 3a arranged on one side of the semiconductor device A10 in a plan view, an external terminal protrusion of the external terminal 301 located at the center thereof. 36 is formed in a state along the second direction y. The external terminal protrusions 36 of the external terminals 301 arranged apart from the external terminal 301 located at the center in the first direction x are formed in a state of being inclined with respect to the second direction y. The external terminal protrusion 36 of the external terminal 301 is set so that the inclination with respect to the second direction y increases as the distance from the centrally located external terminal 301 in the first direction x increases. Further, as shown in FIG. 18, in the plurality of external terminals 301 forming a part of the plurality of second terminals 3b arranged on one side of the semiconductor device A10 in a plan view, the external terminals of the external terminals 301 located at the center thereof. The protruding portion 36 is formed in a state along the first direction x. The external terminal protrusions 36 of the external terminals 301 arranged apart from the external terminal 301 located at the center in the second direction y are formed in a state of being inclined with respect to the first direction x. The external terminal protrusion 36 of the external terminal 301 is set so that the inclination with respect to the first direction x increases as the distance from the centrally located external terminal 301 in the second direction y increases.

図17、図18、図20および図21に示すように、内部端子302は、端子第2主面312、端子第2裏面322および内部端子内側面342を有する。 As shown in FIGS. 17, 18, 20, and 21, the internal terminal 302 has a terminal second main surface 312, a terminal second back surface 322, and an internal terminal inner side surface 342.

図18、図20および図21に示すように、端子第2主面312は、ダイパッド1の搭載面11と同方向を向く。端子第2主面312には、内部ワイヤ42が接続されている。内部ワイヤ42は、半導体素子2の電極パッド211と端子第2主面312とを接続している。内部ワイヤ42は、たとえばAuなどの金属材料から構成される。また、端子第2主面312には、これに接する内装めっき層61が設けられている。内部ワイヤ42は、内装めっき層61に接している。 As shown in FIGS. 18, 20, and 21, the terminal second main surface 312 faces in the same direction as the mounting surface 11 of the die pad 1. An internal wire 42 is connected to the terminal second main surface 312. The internal wire 42 connects the electrode pad 211 of the semiconductor element 2 and the terminal second main surface 312. The inner wire 42 is made of a metal material such as Au. Further, the terminal second main surface 312 is provided with an interior plating layer 61 in contact with the terminal second main surface 312. The internal wire 42 is in contact with the interior plating layer 61.

図17、図20および図21に示すように、端子第2裏面322は、端子第1裏面321と同じくダイパッド1のパッド裏面12と同方向を向き、かつ封止樹脂5から露出している。各々の端子3における端子第2裏面322は、平面視において端子第1裏面321とパッド裏面12との間に位置する。また、複数の第1端子3aおよび第2端子3bにおいて、隣り合う端子第2裏面322どうしの間隔は、隣り合う端子第1裏面321どうしの間隔よりも短く設定されている。 As shown in FIGS. 17, 20, and 21, the terminal second back surface 322 faces the same direction as the pad back surface 12 of the die pad 1 like the terminal first back surface 321 and is exposed from the sealing resin 5. The terminal second back surface 322 at each terminal 3 is located between the terminal first back surface 321 and the pad back surface 12 in a plan view. Further, in the plurality of first terminals 3a and the second terminal 3b, the distance between the adjacent terminal second back surfaces 322 is set shorter than the distance between the adjacent terminal first back surfaces 321.

図21に示すように、内部端子内側面342は、端子第2裏面322に交差し、かつ外部端子内側面341に対向している。厚さ方向zにおいて、端子第2主面312と端子第2裏面322との間に位置する内部端子内側面342の上端は、第1方向xおよび第2方向yのいずれか一方に向けて屈曲している。内部端子内側面342は、封止樹脂5に覆われている。 As shown in FIG. 21, the inner terminal inner side surface 342 intersects the terminal second back surface 322 and faces the outer terminal inner side surface 341. In the thickness direction z, the upper end of the inner terminal inner surface 342 located between the terminal second main surface 312 and the terminal second back surface 322 is bent toward either the first direction x or the second direction y. is doing. The inner side surface 342 of the internal terminal is covered with the sealing resin 5.

図21に示すように、内部端子302には、端子第2主面312と面一であり、かつ内部端子内側面342から封止樹脂5の溝部54に向けて突出する庇状の内部端子突出部37が形成されている。内部端子突出部37は、内部端子端面371および内部端子中間面372を有する。内部端子端面371は、厚さ方向zに沿っており、かつ第1方向xおよび第2方向yのいずれか一方を向く。内部端子端面371は、溝部54から露出し、かつ外部端子突出部36の外部端子端面361に対向している。内部端子中間面372は、端子第2裏面322と同方向を向き、かつ内部端子端面371に交差している。内部端子中間面372は、内部端子302の内側において内部端子内側面342につながっている。厚さ方向zにおいて、端子第2主面312から内部端子中間面372までの距離は、端子第2主面312から端子第2裏面322までの距離の半分である。内部端子突出部37は、内部端子端面371を除いて封止樹脂5に覆われている。 As shown in FIG. 21, the internal terminal 302 has an eaves-shaped internal terminal protrusion that is flush with the second main surface 312 of the terminal and protrudes from the inner side surface 342 of the internal terminal toward the groove 54 of the sealing resin 5. The portion 37 is formed. The internal terminal protrusion 37 has an internal terminal end surface 371 and an internal terminal intermediate surface 372. The internal terminal end surface 371 is along the thickness direction z and faces either the first direction x or the second direction y. The internal terminal end surface 371 is exposed from the groove 54 and faces the external terminal end surface 361 of the external terminal protrusion 36. The internal terminal intermediate surface 372 faces in the same direction as the terminal second back surface 322 and intersects the internal terminal end surface 371. The internal terminal intermediate surface 372 is connected to the internal terminal inner side surface 342 inside the internal terminal 302. In the thickness direction z, the distance from the terminal second main surface 312 to the internal terminal intermediate surface 372 is half the distance from the terminal second main surface 312 to the terminal second back surface 322. The internal terminal protrusion 37 is covered with the sealing resin 5 except for the internal terminal end surface 371.

図18に示すように、平面視における半導体装置A10の一辺に配列された複数の第1端子3aの一部を構成する複数の内部端子302において、中央に位置する内部端子302の内部端子突出部37は、第2方向yに沿った状態で形成されている。中央に位置する内部端子302から第1方向xに離間して配列された内部端子302の内部端子突出部37は、第2方向yに対して傾斜した状態で形成されている。内部端子302の内部端子突出部37は、中央に位置する内部端子302から第1方向xに遠ざかるほど、第2方向yに対する傾斜が大きくなるように設定されている。また、図18に示すように、平面視における半導体装置A10の一辺に配列された複数の第2端子3bの一部を構成する複数の内部端子302において、中央に位置する内部端子302の内部端子突出部37は、第1方向xに沿った状態で形成されている。中央に位置する内部端子302から第2方向yに離間して配列された内部端子302の内部端子突出部37は、第1方向xに対して傾斜した状態で形成されている。内部端子302の内部端子突出部37は、中央に位置する内部端子302から第2方向yに遠ざかるほど、第1方向xに対する傾斜が大きくなるように設定されている。 As shown in FIG. 18, in the plurality of internal terminals 302 forming a part of the plurality of first terminals 3a arranged on one side of the semiconductor device A10 in a plan view, the internal terminal protrusions of the internal terminals 302 located at the center thereof. 37 is formed in a state along the second direction y. The internal terminal protrusions 37 of the internal terminals 302 arranged apart from the centrally located internal terminal 302 in the first direction x are formed in a state of being inclined with respect to the second direction y. The internal terminal protrusion 37 of the internal terminal 302 is set so that the inclination with respect to the second direction y increases as the distance from the centrally located internal terminal 302 in the first direction x increases. Further, as shown in FIG. 18, in the plurality of internal terminals 302 forming a part of the plurality of second terminals 3b arranged on one side of the semiconductor device A10 in a plan view, the internal terminals of the internal terminals 302 located at the center thereof. The protruding portion 37 is formed in a state along the first direction x. The internal terminal protrusions 37 of the internal terminals 302 arranged so as to be separated from the central internal terminal 302 in the second direction y are formed in a state of being inclined with respect to the first direction x. The internal terminal protrusion 37 of the internal terminal 302 is set so that the inclination with respect to the first direction x increases as the distance from the centrally located internal terminal 302 in the second direction y increases.

図19〜図21に示すように、封止樹脂5の溝部54には、外部端子突出部36の外部端子端面361と内部端子突出部37の内部端子端面371との間に介在する絶縁体55が注入されている。絶縁体55は、たとえばアンダーフィルに用いられる流動性を有する合成樹脂から構成される。 As shown in FIGS. 19 to 21, the groove portion 54 of the sealing resin 5 has an insulator 55 interposed between the external terminal end surface 361 of the external terminal protrusion 36 and the internal terminal end surface 371 of the internal terminal protrusion 37. Has been injected. The insulator 55 is composed of a fluid synthetic resin used for underfilling, for example.

半導体装置A30は、図22に示すように、封止樹脂5を形成した後に樹脂裏面52から刃81を挿入することによって、溝部54と、外部端子301および内部端子302とを同時に形成することができる。 As shown in FIG. 22, the semiconductor device A30 can simultaneously form the groove portion 54, the external terminal 301, and the internal terminal 302 by inserting the blade 81 from the resin back surface 52 after forming the sealing resin 5. can.

次に、半導体装置A30の作用効果について説明する。 Next, the action and effect of the semiconductor device A30 will be described.

半導体装置A30では、先述した半導体装置A10と同様に、ダイパッド1には、パッド裏面12から凹むパッド凹部14が形成されている。パッド裏面12およびパッド凹部14は、ともに封止樹脂5の樹脂裏面52から露出している。したがって、半導体装置A30によっても、封止樹脂5に作用する熱応力の集中を緩和しつつ、放熱性を確保することが可能である。 In the semiconductor device A30, similarly to the semiconductor device A10 described above, the die pad 1 is formed with a pad recess 14 recessed from the back surface 12 of the pad. Both the pad back surface 12 and the pad recess 14 are exposed from the resin back surface 52 of the sealing resin 5. Therefore, the semiconductor device A30 can also secure heat dissipation while relaxing the concentration of thermal stress acting on the sealing resin 5.

半導体装置A30では、封止樹脂5には、樹脂裏面52から凹み、かつ各々の端子3を貫通する溝部54が形成されている。また、各々の端子3は、溝部54に対して外側に位置し、かつ端子第1裏面321を有する外部端子301と、溝部54に対して内側に位置し、かつ端子第2裏面322を有する内部端子302とを含む。このような構成をとることによって、外部端子301と内部端子302とは電気絶縁された状態となり、各々を独立した端子3とすることができる。外部端子301は、端子第1主面311を有し、端子第1主面311には外部ワイヤ41が接続されている。内部端子302は、端子第2主面312を有し、端子第2主面312には内部ワイヤ42が接続されている。外部ワイヤ41と内部ワイヤ42には、それぞれ異なる電気信号を流すことができる。このため、半導体装置A20では、端子3の増加を図ることができるとともに、より稠密な回路が集積された半導体素子2を備えることができる。 In the semiconductor device A30, the sealing resin 5 is formed with a groove portion 54 that is recessed from the resin back surface 52 and penetrates each terminal 3. Further, each terminal 3 is located outside the groove 54 and has the terminal first back surface 321 and is located inside the groove 54 and has the terminal second back surface 322. Includes terminal 302. By adopting such a configuration, the external terminal 301 and the internal terminal 302 are in a state of being electrically insulated, and each of them can be an independent terminal 3. The external terminal 301 has a terminal first main surface 311 and an external wire 41 is connected to the terminal first main surface 311. The internal terminal 302 has a terminal second main surface 312, and an internal wire 42 is connected to the terminal second main surface 312. Different electric signals can be passed through the outer wire 41 and the inner wire 42. Therefore, in the semiconductor device A20, the number of terminals 3 can be increased, and the semiconductor element 2 in which a denser circuit is integrated can be provided.

外部端子301は、封止樹脂5の樹脂側面53から露出する外部端子外側面331を有する。本実施形態では、外部端子外側面331は、樹脂側面53と面一である。このような構成をとることによって、半導体装置A30を回路基板に実装する際、外部端子外側面331がはんだフィレットの形成を促すため、回路基板に対する半導体装置A30の接合強度を向上させることができる。 The external terminal 301 has an external terminal outer surface 331 exposed from the resin side surface 53 of the sealing resin 5. In the present embodiment, the outer terminal outer surface 331 is flush with the resin side surface 53. With such a configuration, when the semiconductor device A30 is mounted on the circuit board, the outer terminal outer surface 331 promotes the formation of solder fillets, so that the bonding strength of the semiconductor device A30 to the circuit board can be improved.

外部端子301には、端子第1主面311と面一であり、かつ外部端子内側面341から封止樹脂5の溝部54に向けて突出する外部端子突出部36が形成されている。このような構成をとることによって、外部端子内側面341と外部端子突出部36の外部端子中間面362とが、ともに封止樹脂5に覆われ、外部端子突出部36により外部端子301が封止樹脂5に支持された状態となる。このため、外部端子突出部36によって、封止樹脂5から外部端子301が脱落することを防止できる。 The external terminal 301 is formed with an external terminal protruding portion 36 that is flush with the first main surface of the terminal 311 and projects from the inner side surface 341 of the external terminal toward the groove 54 of the sealing resin 5. By adopting such a configuration, both the outer terminal inner surface 341 and the outer terminal intermediate surface 362 of the outer terminal protrusion 36 are covered with the sealing resin 5, and the outer terminal 301 is sealed by the outer terminal protrusion 36. It is in a state of being supported by the resin 5. Therefore, the external terminal protrusion 36 can prevent the external terminal 301 from falling off from the sealing resin 5.

また、内部端子302には、端子第2主面312と面一であり、かつ内部端子内側面342から封止樹脂5の溝部54に向けて突出する内部端子突出部37が形成されている。このような構成をとることによって、内部端子内側面342と内部端子突出部37の内部端子中間面372とが、ともに封止樹脂5に覆われ、内部端子突出部37により内部端子302が封止樹脂5に支持された状態となる。このため、内部端子突出部37によって、封止樹脂5から内部端子302が脱落することを防止できる。 Further, the internal terminal 302 is formed with an internal terminal protruding portion 37 that is flush with the second main surface 312 of the terminal and protrudes from the inner side surface 342 of the internal terminal toward the groove portion 54 of the sealing resin 5. By adopting such a configuration, both the inner terminal inner surface 342 and the inner terminal intermediate surface 372 of the inner terminal protrusion 37 are covered with the sealing resin 5, and the inner terminal 302 is sealed by the inner terminal protrusion 37. It is in a state of being supported by the resin 5. Therefore, the internal terminal protrusion 37 can prevent the internal terminal 302 from falling off from the sealing resin 5.

外部端子突出部36の外部端子端面361と、内部端子突出部37の内部端子端面371は、ともに封止樹脂5の溝部54から露出している。溝部54には、外部端子端面361と内部端子端面371との間に介在する絶縁体55が注入されている。このような構成をとることによって、外部端子301と内部端子302との電気絶縁を適切に確保することができる。 Both the external terminal end surface 361 of the external terminal protrusion 36 and the internal terminal end surface 371 of the internal terminal protrusion 37 are exposed from the groove 54 of the sealing resin 5. An insulator 55 interposed between the outer terminal end surface 361 and the inner terminal end surface 371 is injected into the groove portion 54. By adopting such a configuration, it is possible to appropriately secure the electrical insulation between the external terminal 301 and the internal terminal 302.

本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。 The present invention is not limited to the embodiments described above. The specific configuration of each part of the present invention can be freely redesigned.

A10,A11,A20,A30:半導体装置
1:ダイパッド
11:搭載面
111:搭載面凹部
12:パッド裏面
121:パッド中央部
122:パッド外周部
122a:第1領域
122b:第2領域
13:パッド側面
14:パッド凹部
141:環状溝
142:溝
15:パッド突出部
151:パッド端面
152:パッド中間面
16:パッド斜材
161:斜材上面
162:斜材下面
163:斜材端面
2:半導体素子
21:素子主面
211:電極パッド
22:素子裏面
29:接合層
3:端子
3a:第1端子
3b:第2端子
301:外部端子
302:内部端子
31:端子主面
311:端子第1主面
312:端子第2主面
32:端子裏面
321:端子第1裏面
322:端子第2裏面
33:端子外側面
331:外部端子外側面
34:端子内側面
341:外部端子内側面
342:内部端子内側面
35:端子突出部
351:端子端面
352:端子中間面
36:外部端子突出部
361:外部端子端面
362:外部端子中間面
37:内部端子突出部
371:内部端子端面
372:内部端子中間面
4:ワイヤ
41:外部ワイヤ
42:内部ワイヤ
5:封止樹脂
51:樹脂主面
52:樹脂裏面
53:樹脂側面
54:溝部
55:絶縁体
61:内装めっき層
62:外装めっき層
81:刃
C:中心位置
z:厚さ方向
x:第1方向
y:第2方向
A10, A11, A20, A30: Semiconductor device 1: Die pad 11: Mounting surface 111: Mounting surface recess 12: Pad back surface 121: Pad central part 122: Pad outer peripheral part 122a: First area 122b: Second area 13: Pad side surface 14: Pad recess 141: Circular groove 142: Groove 15: Pad protrusion 151: Pad end face 152: Pad intermediate surface 16: Pad diagonal member 161: Slanting material upper surface 162: Slanting material lower surface 163: Slanting material end surface 2: Semiconductor element 21 : Element main surface 211: Electrode pad 22: Element back surface 29: Bonding layer 3: Terminal 3a: First terminal 3b: Second terminal 301: External terminal 302: Internal terminal 31: Terminal main surface 311: Terminal first main surface 312 : Terminal 2nd main surface 32: Terminal back surface 321: Terminal 1st back surface 322: Terminal 2nd back surface 33: Terminal outer surface 331: External terminal outer surface 34: Terminal inner surface 341: External terminal inner surface 342: Internal terminal inner surface 35: Terminal protrusion 351: Terminal end surface 352: Terminal intermediate surface 36: External terminal protrusion 361: External terminal end surface 362: External terminal intermediate surface 37: Internal terminal protrusion 371: Internal terminal end surface 372: Internal terminal intermediate surface 4: Wire 41: External wire 42: Internal wire 5: Encapsulating resin 51: Resin main surface 52: Resin back surface 53: Resin side surface 54: Groove 55: Insulator 61: Interior plating layer 62: Exterior plating layer 81: Blade C: Center Position z: Thickness direction x: First direction y: Second direction

Claims (12)

厚さ方向において互いに反対側を向く搭載面およびパッド裏面を有するダイパッドと、
前記搭載面に搭載された半導体素子と、
各々が前記パッド裏面と同方向を向く端子裏面を有するとともに、前記ダイパッドの厚さ方向視において前記ダイパッドを囲むように配置され、かつ前記半導体素子に導通する複数の端子と、
前記パッド裏面と同方向を向く樹脂裏面を有し、かつ前記半導体素子と、前記ダイパッドおよび複数の前記端子のそれぞれ一部ずつとを覆う封止樹脂と、を備える半導体装置であって、
前記パッド裏面および前記端子裏面は、ともに前記樹脂裏面から露出し、
前記ダイパッドには、前記パッド裏面から凹むパッド凹部が形成されており、
前記パッド凹部には、前記封止樹脂が充填されている、半導体装置。
A die pad having a mounting surface and a pad back surface that face each other in the thickness direction,
The semiconductor element mounted on the mounting surface and
Each has a terminal back surface facing in the same direction as the pad back surface, and a plurality of terminals arranged so as to surround the die pad in the thickness direction of the die pad and conducting conduction to the semiconductor element.
A semiconductor device having a resin back surface facing in the same direction as the pad back surface, and comprising the semiconductor element and a sealing resin that covers a part of each of the die pad and the plurality of terminals.
Both the back surface of the pad and the back surface of the terminal are exposed from the back surface of the resin.
The die pad is formed with a pad recess that is recessed from the back surface of the pad .
A semiconductor device in which the pad recess is filled with the sealing resin.
前記パッド裏面は、パッド中央部と、前記パッド中央部の周囲に位置するパッド外周部と、を有し、
前記パッド中央部および前記パッド外周部は、前記厚さ方向視において前記パッド凹部により互いに隔てられている、請求項1に記載の半導体装置。
The back surface of the pad has a pad central portion and a pad outer peripheral portion located around the pad central portion.
The semiconductor device according to claim 1, wherein the central portion of the pad and the outer peripheral portion of the pad are separated from each other by the pad recess in the thickness direction.
前記パッド外周部は、前記厚さ方向に対して直角である一方向において互いに離間した一対の第1領域を有する、請求項2に記載の半導体装置。 The semiconductor device according to claim 2 , wherein the outer peripheral portion of the pad has a pair of first regions separated from each other in one direction perpendicular to the thickness direction. 記パッド外周部は、前記厚さ方向および前記一方向の双方に対して直角である方向において互いに離間した一対の第2領域を有する、請求項に記載の半導体装置。 Prior Symbol pad peripheral portion, a pair of second regions spaced apart from each other in a direction which is perpendicular to both the thickness direction and the one direction, the semiconductor device according to claim 3. 前記搭載面の端縁には、前記厚さ方向視において前記搭載面の四隅から前記ダイパッドの内側に向かって凹む搭載面凹部が形成され、
前記厚さ方向視において前記半導体素子の一部が前記搭載面凹部に重なっている、請求項2ないし4のいずれかに記載の半導体装置。
The edge of the mounting surface is formed with recesses on the mounting surface that are recessed from the four corners of the mounting surface toward the inside of the die pad in the thickness direction.
The semiconductor device according to any one of claims 2 to 4, wherein a part of the semiconductor element overlaps the mounting surface recess in the thickness direction.
前記厚さ方向視において前記半導体素子の一部が前記パッド外周部に重なっている、請求項に記載の半導体装置。 The semiconductor device according to claim 5 , wherein a part of the semiconductor element overlaps the outer peripheral portion of the pad in the thickness direction. 前記厚さ方向において、前記パッド外周部の位置は、前記パッド中央部の位置に等しい、請求項6に記載の半導体装置。 The semiconductor device according to claim 6 , wherein the position of the outer peripheral portion of the pad is equal to the position of the central portion of the pad in the thickness direction. 前記端子は、前記搭載面と同方向を向く端子主面をさらに有し、
前記半導体素子と前記端子主面とを接続するワイヤをさらに備える、請求項1ないし7のいずれかに記載の半導体装置。
The terminal further has a terminal main surface that faces in the same direction as the mounting surface.
The semiconductor device according to any one of claims 1 to 7, further comprising a wire connecting the semiconductor element and the terminal main surface .
前記ダイパッドおよび前記端子には、前記搭載面および前記端子主面のいずれか一方に接する内装めっき層が設けられている、請求項に記載の半導体装置。 The semiconductor device according to claim 8 , wherein the die pad and the terminal are provided with an interior plating layer in contact with either the mounting surface or the terminal main surface. 前記端子は、前記端子主面および前記端子裏面の双方に交差し、かつ外側を向く端子外側面をさらに有し、
前記封止樹脂は、前記樹脂裏面に交差する樹脂側面をさらに有し、
前記端子外側面は、前記樹脂側面から露出している、請求項8または9に記載の半導体装置。
The terminal further has a terminal outer surface that intersects both the terminal main surface and the terminal back surface and faces outward.
The sealing resin further has a resin side surface that intersects the resin back surface.
The semiconductor device according to claim 8 or 9 , wherein the terminal outer surface is exposed from the resin side surface.
前記端子は、前記端子裏面に交差し、かつ前記端子外側面とは反対側を向く端子内側面をさらに有し、
前記端子には、前記端子主面と面一であり、かつ前記端子内側面から前記ダイパッドに向けて突出する端子突出部が形成されている、請求項10に記載の半導体装置。
The terminal further has a terminal inner surface that intersects the terminal back surface and faces the side opposite to the terminal outer surface.
The semiconductor device according to claim 10, wherein the terminal is formed with a terminal protruding portion that is flush with the main surface of the terminal and projects from the inner surface of the terminal toward the die pad.
複数の前記端子は、前記厚さ方向に対して直角である第1方向に沿って配列された複数の第1端子と、前記厚さ方向および前記第1方向の双方に対して直角である第2方向に沿って配列された複数の第2端子と、を含み、
前記端子外側面は、前記樹脂側面と面一である、請求項10または11に記載の半導体装置。
The plurality of terminals are a plurality of first terminals arranged along a first direction that is perpendicular to the thickness direction, and a first terminal that is perpendicular to both the thickness direction and the first direction. Includes a plurality of second terminals arranged along two directions,
The semiconductor device according to claim 10 or 11 , wherein the terminal outer surface is flush with the resin side surface.
JP2017093698A 2017-05-10 2017-05-10 Semiconductor device Expired - Fee Related JP6909629B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017093698A JP6909629B2 (en) 2017-05-10 2017-05-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017093698A JP6909629B2 (en) 2017-05-10 2017-05-10 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2018190875A JP2018190875A (en) 2018-11-29
JP6909629B2 true JP6909629B2 (en) 2021-07-28

Family

ID=64478892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017093698A Expired - Fee Related JP6909629B2 (en) 2017-05-10 2017-05-10 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6909629B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7235878B2 (en) * 2019-09-11 2023-03-08 Ngkエレクトロデバイス株式会社 Terminal structure, package, and method of manufacturing terminal structure
DE112022005438T5 (en) 2021-12-13 2024-08-29 Rohm Co., Ltd. Semiconductor device and method for producing the semiconductor device
JPWO2024247739A1 (en) * 2023-05-29 2024-12-05

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204460A (en) * 1988-02-10 1989-08-17 Hitachi Ltd Lead frame for semiconductor device
JP2001077278A (en) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc Semiconductor package, lead frame therefor, method of manufacturing semiconductor package, and mold therefor
US6924548B2 (en) * 2001-01-31 2005-08-02 Hitachi, Ltd. Semiconductor device and its manufacturing method with leads that have an inverted trapezoid-like section
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
JP2009071154A (en) * 2007-09-14 2009-04-02 Renesas Technology Corp Semiconductor device
JP2011091145A (en) * 2009-10-21 2011-05-06 Sanyo Electric Co Ltd Semiconductor device and method of manufacturing the same
JP2013239740A (en) * 2013-08-02 2013-11-28 Rohm Co Ltd Semiconductor device
JP6505540B2 (en) * 2015-07-27 2019-04-24 新光電気工業株式会社 Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2018190875A (en) 2018-11-29

Similar Documents

Publication Publication Date Title
JP5122835B2 (en) Semiconductor device, lead frame, and manufacturing method of semiconductor device
KR101555300B1 (en) A semiconductor power module package having an outer bonding region
US20100270665A1 (en) Leadframe
JP6909630B2 (en) Semiconductor device
CN100541748C (en) Lead frame, semiconductor chip package, and method for manufacturing the package
JP6909629B2 (en) Semiconductor device
US9401318B2 (en) Quad flat no-lead package and manufacturing method thereof
WO2015080000A1 (en) Semiconductor device and method for producing semiconductor device
JP2008130701A (en) WIRING BOARD, SEMICONDUCTOR DEVICE USING SAME, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
JP2006294809A (en) Semiconductor device
KR100825784B1 (en) Semiconductor package and method for manufacturing the same to suppress bending and wire breakage
JP4566799B2 (en) Resin-encapsulated electronic component built-in semiconductor device and electronic component built-in lead frame
KR20210000777U (en) Semiconductor package
JP2005311099A (en) Semiconductor device and manufacturing method thereof
JP4366472B2 (en) Semiconductor device
JP2006186282A (en) Semiconductor device and manufacturing method thereof
JP4845097B2 (en) Semiconductor device
JP4435074B2 (en) Semiconductor device and manufacturing method thereof
JP2011192817A (en) Surface mounted semiconductor device and method of manufacturing the same
KR100668932B1 (en) Lead frame and semiconductor package using same
JP4994883B2 (en) Resin-sealed semiconductor device
JP2005150693A (en) Chip package structure
KR200328474Y1 (en) Ball Grid Array Package
KR20230102923A (en) Lead frame and semiconductor package including same
KR100265568B1 (en) Multi Chip Module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210705

R150 Certificate of patent or registration of utility model

Ref document number: 6909629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees