JP6909764B2 - 流量センサ - Google Patents

Description

本発明は、流量センサに関し、特に、内燃機関に供給される空気流量などを測定する流量センサにおける断線検出に有効な技術に関する。

流量センサは、自動車のエンジンをはじめとした化石燃料を用いる内燃機関への空気流入量を制御するために広く普及している。これは、特に、自動車への燃費改善の要求から、効率的な燃焼を実現するため空気とガソリンとの混合比を最適に保つことが要求されるからである。

自動車のエンジンに要求される性能は様々な指標があり、地球規模で見ても、地域によって必要とされる性能には違いがある。例えば日本の場合、市街地を走る場合には、信号によるストップアンドゴーが多発すること、渋滞が頻繁に発生すること、といった特有の事情がある。この場合、エンジン出力が小さなときにも効率的な燃焼をする必要があるため、微小な空気流量の変化を精度よく検出することが流量センサに求められる。

流量センサの検出方式としては、例えば抵抗ブリッジ回路を用いたものが知られている。空気の流れによって抵抗ブリッジ回路に用いられた抵抗値が変化することを検出して空気の流量に変換する。

抵抗ブリッジ回路が検出したアナログ信号は、Ａ／Ｄ（Analog/Digital）変換器によってデジタル信号に変換される。Ａ／Ｄ変換器は様々なタイプが知られているが、大別するとスイッチトキャパシタを用いたサンプリングアンドホールド型と抵抗を用いた連続型とに分けられる。スイッチトキャパシタ型は、高精度化が可能であり、消費電力が小さく、環境温度の変動による特性変動が小さいことから広く用いられている。

しかし、スイッチトキャパシタ型Ａ／Ｄ変換器は、Ａ／Ｄ変換器の入力部とブリッジ回路の出力部との間が断線した場合にＡ／Ｄ変換器の入力部がフローティングとなってしまい、正常にブリッジ回路が接続された状態との差異が判断しづらい。

この結果、エンジンの混合気の調整および制御が正常に働かなくなり、燃費が悪化すると共に、環境ガスの排出の懸念が高まってしまう。

ブリッジ回路とＡ／Ｄ変換器との間の断線を考慮した技術としては、例えばＡ／Ｄ変換器の入力部に断線検知回路を設けることにより、ブリッジ回路とＡ／Ｄ変換器との間の断線を検出するものがある(特許文献１参照）。

特開２０１２−８０１４号公報

上述した特許文献１による断線検出技術では、Ａ／Ｄ変換器の入力部に直流電流源から微小電流を流し続けて、断線が起こった際に電流源の電流が流れなくなることを利用して断線を検知する断線検知回路が示されている。

しかし、この断線検出技術では、常に検知電流が流れ続けてしまうため、該検知電流の電流値の変動あるいはブリッジ回路に用いられる抵抗値の変動などに伴うＡ／Ｄ変換器の変換精度の劣化に対する配慮が欠けている。

よって、流量が小さく微小な信号をデジタル信号に変換するＡ／Ｄ変換器を備えた流量センサにおいては、その変換精度が損なわれてしまい、エンジンの不調や燃費の悪化などが顕著化する恐れが生じてしまうという問題がある。

本発明の目的は、気体流量の検出精度を低下させることなく、配線の断線を検出することのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、代表的な流量センサは、センサ部、Ａ／Ｄ変換器、および断線検出回路を備える。センサ部は、気体の流量の変化を検出する。Ａ／Ｄ変換器は、スイッチトキャパシタ型からなり、センサ部から出力されるアナログ信号をデジタル信号に変換する。

断線検出回路は、第１のキャパシタおよび検出部を有する。第１のキャパシタは、一方の接続部がＡ／Ｄ変換器の入力ノードに接続される、検出部は、配線の断線を検出する。この検出部は、Ａ／Ｄ変換器の作動入力部にそれぞれ接続される入力キャパシタの静電容量と、第１キャパシタの静電容量との比に基づいた電位から配線の断線を検出する。

また、断線検出回路は、一方の接続部がＡ／Ｄ変換器の入力ノードに接続され、第１のキャパシタにおける電位の電荷を保持する第２のキャパシタ（保持容量１４４）を有する。検出部は、第２のキャパシタの電位変化から配線の断線を検出する。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

（１）気体の流量検出の精度を低下させることなく、配線の断線を検出することができる。

（２）上記（１）により、流量センサの信頼性を向上させることができる。

実施の形態による流量センサにおける構成の一例を示す説明図である。 図１の流量センサが有する電源生成部における構成の一例を示す説明図である。 図１の流量センサが有するアナログスイッチにおける構成の一例を示す説明図である。 図１の電流センサが有する検知部における各部信号のタイミングを模式的に示したタイミングチャートである。 図１の電流センサが有するＮ側入力容量および検知容量の容量比と電位変動および基準電位の電圧比との関係を示した説明図である。 図１の電流センサが有する検知容量の依存性を示す説明図である。 図１の電流センサが有する検知容量と保持容量との静電容量の和により生じる信号特性の一例を示した説明図である。 図１の流量センサが有する断線検出回路における回路動作における動作ウインドウの一例を示す説明図である。 図１の流量センサが有する断線検出回路における回路動作における動作ウインドウの他の例を示す説明図である。 図１の流量センサを備えた制御システムにおける構成の一例を示す説明図である。 実施の形態２による流量センサにおける構成の一例を示す説明図である。 図１１の流量センサが有する検知部におけるクロックと内部波形を模式的に示したタイミグチャートである。

実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
以下、実施の形態を詳細に説明する。
〈流量センサの構成例および動作〉

図１は、本実施の形態による流量センサ１０における構成の一例を示す説明図である。

流量センサ１０は、空気などの流量を計測するセンサであり、自動車などに備えられるエンジンなどの内燃機関に用いられる。

流量センサ１０は、図１に示すように、抵抗ブリッジ１００および制御回路１１０を有する。これら抵抗ブリッジ１００および制御回路１１０は、例えば半導体チップなどに形成されている。

センサ部である抵抗ブリッジ１００は、４つの抵抗１０２〜１０５によって構成されており、気体の流量の変化を検出する。抵抗１０２および抵抗１０３は、直列接続されている。同様に、抵抗１０２および抵抗１０３も直列接続されている。

また、抵抗１０２の一方の接続部および抵抗１０４の一方の接続部は、それぞれ共通接続されており、抵抗１０３の他方の接続部および抵抗１０５の他方の接続部についても、それぞれ共通接続されている。

抵抗１０２の一方の接続部と抵抗１０４の一方の接続部とが接続されるノードには、第１の電位１０１が供給されている。抵抗１０３の他方の接続部と抵抗１０５の他方の接続部とが接続されるノードには、第２の電位１０６が供給されている。

第１の電位１０１および第２の電位１０６は、それぞれ流量センサ１０の外部から供給される。あるいは、第１の電位１０１および第２の電位１０６は、制御回路１１０に設けられる図示しない電源回路または後述する電源生成部２００などから供給される構成であってもよい。いずれの場合であっても、第１の電位１０１および第２の電位１０６は、静電容量などを用いて安定化された電源であることが望ましい。

抵抗ブリッジ１００は、出力部ＥＬＥＭＯＰおよび出力部ＥＬＥＭＯＭを有する。直列接続される抵抗１０２と抵抗１０３との接続部が出力部ＥＬＥＭＯＰとなり、直列接続される抵抗１０４と抵抗１０５との接続部が出力部ＥＬＥＭＯＭとなる。

抵抗ブリッジ１００の出力部ＥＬＥＭＯＰは、制御回路１１０が有する入力部ＶＩＮＰにボンディングワイヤ１６４によって接続されている。抵抗ブリッジ１００の出力部ＥＬＥＭＯＭは、制御回路１１０が有する入力部ＶＩＮＭにボンディングワイヤ１６５によって接続されている。以下、断線とは、上述したボンディングワイヤ１６４あるいはボンディングワイヤ１６５が断線したことを指すものとする。

制御回路１１０は、入力処理部１１１、差動Ａ／Ｄ変換器１２２、断線検出回路１３０、クロック生成回路１７０、ロジック部１８０、および電源生成部２００を有する。

入力処理部１１１は、アナログスイッチ１１２〜１１５，１１８〜１２１、Ｐ側入力容量１１６、およびＮ側入力容量１１７から構成されている。第１のスッチであるアナログスイッチ１１２および第３のスイッチであるアナログスイッチ１１４の一方の接続部は、入力部ＶＩＮＰにそれぞれ接続されている。第２のスイッチであるアナログスイッチ１１３および第４のスイッチであるアナログスイッチ１１４の一方の接続部は、入力部ＶＩＮＭにそれぞれ接続されている。

また、アナログスイッチ１１２，１１３の他方の接続部は、Ｐ側入力容量１１６の一方の接続部に接続されている。このアナログスイッチ１１２，１１３とＰ側入力容量１１６との接続部をノードＣＰＩとする。

アナログスイッチ１１４，１１５の他方の接続部は、Ｎ側入力容量１１７の一方の接続部に接続されている。このアナログスイッチ１１４，１１５とＮ側入力容量１１７との接続部をノードＣＭＩとする。

入力キャパシタであるＰ側入力容量１１６の他方の接続部には、アナログスイッチ１１８，１１９の一方の接続部がそれぞれ接続されている。入力キャパシタであるＮ側入力容量１１７の他方の接続部には、アナログスイッチ１２０，１２１の一方の接続部がそれぞれ接続されている。

アナログスイッチ１１９の他方の接続部には、アナログスイッチ１２０の他方の接続部が接続されている。このアナログスイッチ１１９とアナログスイッチ１２０との接続部には、差動Ａ／Ｄ変換器１２２の電源入力部が接続されている。この電源入力部には、アナログスイッチ１１９とアナログスイッチ１２０との接続部から基準電位ＶＢが入力される。

アナログスイッチ１１８の他方の接続部には、差動Ａ／Ｄ変換器１２２のＰ側入力部ＡＤＩＮＰが接続されており、アナログスイッチ１２１の他方の接続部には、差動Ａ／Ｄ変換器１２２のＮ側入力部ＡＤＩＮＭが接続されている。

差動Ａ／Ｄ変換器１２２の出力部からは、出力信号ＡＤＯＵＴが出力される。この出力信号ＡＤＯＵＴは、ロジック部１８０に入力される。ロジック部１８０は、出力信号ＡＤＯＵＴに対して例えば温度補正、脈動補正、あるいは湿度補正などの補正演算を行い、例えばエンジンの制御を司るエンジンＥＣＵ（Electronic Control Unit）などの上位システムに流量情報を送信する。

差動Ａ／Ｄ変換器１２２の制御端子には、ロジック部１８０から出力される制御信号ＡＤＣＴＲＬが入力されるように接続されている。差動Ａ／Ｄ変換器１２２は、例えばサンプリングホールド型の差動入力Ａ／Ｄ変換器である。

クロック生成回路１７０は、クロックＰ１，Ｐ１Ｂ，Ｐ２，Ｐ２Ｂのクロック信号を生成して出力する。クロックＰ１Ｂは、クロックＰ１の反転クロックであり、クロックＰ２Ｂは、クロックＰ２の反転クロックである。クロックＰ１，Ｐ１Ｂは、第１の制御クロックであり、クロックＰ２，Ｐ２Ｂは、第２の制御クロックである。

図１の白抜きにて示すアナログスイッチ１１２，１１５，１１８，１２１は、クロック生成回路１７０が生成するクロックＰ１およびクロックＰ１Ｂによってオン、オフの動作が制御される。

図１の黒塗りにて示すアナログスイッチ１１３，１１４，１１９，１２０は、クロック生成回路１７０が生成したクロックＰ２およびクロックＰ２Ｂによってオン、オフの動作が制御される。また、クロックＰ１，Ｐ２は、差動Ａ／Ｄ変換器１２２がＡ／Ｄ変換動作を制御する制御クロックとしても用いられる。

ここで、クロックＰ１＝ＨＩＧＨのときをＰｈａｓｅ１、クロックＰ２＝ＨＩＧＨのときをＰｈａｓｅ２としたとき、Ｐｈａｓｅ２では、制御回路１１０の入力部ＶＩＮＰ、Ｐ側入力容量１１６、および差動Ａ／Ｄ変換器１２２のＰ側入力部ＡＤＩＮＰが直列接続される。

その際、制御回路１１０の入力部ＶＩＮＭ、Ｎ側入力容量１１７、および差動Ａ／Ｄ変換器１２２のＮ側入力部ＡＤＩＮＭが直列接続されて、差動Ａ／Ｄ変換器１２２による信号の取り込み動作が行われる。

一方でＰｈａｓｅ１では、制御回路１１０の入力部ＶＩＮＰ、Ｎ側入力容量１１７、および差動Ａ／Ｄ変換器１２２の電源入力部が直列接続される。その際、制御回路１１０の入力部ＶＩＮＭ、Ｐ側入力容量１１６、および差動Ａ／Ｄ変換器１２２の電源入力部が直列接続されて、Ｐ側入力容量１１６およびＮ側入力容量１１７における信号のサンプリングが行われる。

Ｐｈａｓｅ１（またはＰｈａｓｅ２）からＰｈａｓｅ２（Ｐｈａｓｅ１）に遷移する場合、ノードＣＰＩに接続される電位がＰ側からＮ側に替わり、ノードＣＭＩに接続される電位がＮ側からＰ側に替わるため、差動Ａ／Ｄ変換器１２２の入力時に抵抗ブリッジ１００の出力のコモンモードが除去された状態が実現する。これにより、差動Ａ／Ｄ変換器１２２のダイナミックレンジを大きくすることができ、その結果、高精度なＡ／Ｄ変換を実現することができる。

断線検出回路１３０は、断線検出部１３１、断線検出部１３２、および判定部１３３から構成されている。断線検出部１３１は、配線であるボンディングワイヤ１６４の断線を検出する。断線検出部１３２は、配線であるボンディングワイヤ１６５の断線を検出する。

断線判定部である判定部１３３は、断線検出部１３１から出力される判定信号ＤＩＡＧＭおよび断線検出部１３２から出力される判定信号ＤＩＡＧＰに基づいて、ボンディングワイヤ１６４，１６５の断線があるか否かを判定する。そして、ボンディングワイヤ１６４またはボンディングワイヤ１６５のいずれかに断線があると判定した際に断線検出信号ＤＩＡＧＯＵＴをロジック部１８０に出力する。

断線検出部１３１は、アナログスイッチ１４０，１４２，１４３、検知容量１４１、保持容量１４４、および比較器１４５から構成されている。

第５のスイッチであるアナログスイッチ１４０の一方の接続部は、制御回路１１０の入力部ＶＩＮＭに接続されており、該アナログスイッチ１４０の他方の接続部には、検知容量１４１の一方の接続部、アナログスイッチ１４２，１４３の一方の接続部がそれぞれ接続されている。これらアナログスイッチ１４０、検知容量１４１、およびアナログスイッチ１４２，１４３の接続部をノードＶＭとする。

第１のキャパシタである検知容量１４１の他方の接続部には、第６のスイッチであるアナログスイッチ１４２の他方の接続部が接続されている。これら検知容量１４１およびアナログスイッチ１４２の接続部には、第１の検知用基準電圧である検知用基準電位Ｖ１が入力されるように接続されている。

第７のスイッチであるアナログスイッチ１４３の他方の接続部には、保持容量１４４の一方の接続部および比較器１４５の一方の入力部がそれぞれ接続されている。これらアナログスイッチ１４３、保持容量１４４および比較器１４５の接続部を検知ノードＶＤＥＴＭとする。

第２のキャパシタである保持容量１４４の他方の接続部には、検知用基準電位Ｖ２が入力されるように接続されており、比較器１４５の他方の入力部には、検知用基準電位Ｖ３が入力されるように接続されている。第２音検知用基準電位である検知用基準電位Ｖ２は、検知用基準電位Ｖ１と異なる電位である。

電源生成部２００は、検知用基準電位Ｖ３および基準電位ＶＢを生成する。また、検知用基準電位Ｖ３および基準電位ＶＢは、流量センサ１０の外部から供給される構成であってもよい。

同様に、検知用基準電位Ｖ１，Ｖ２についても、流量センサ１０の外部から供給される構成であってもよい。あるいは電源生成部２００が生成するもしくは新たな電源生成部を流量センサ１０に設けて生成するようにしてもよい。

比較器１４５の出力部からは、比較結果として比較信号ＤＩＡＧＭが出力される。この比較信号ＤＩＡＧＭは、判定部１３３の他方の入力部に入力されるように接続されている。

ここで、断線検出部１３２の構成についても、断線検出部１３１と同様の構成からなり、断線検出部１３２のアナログスイッチ１４０の一方の接続部が、制御回路１１０の入力部ＶＩＮＭに接続されており、比較器１４５の出力部からは比較結果である比較信号ＤＩＡＧＰが判定部１３３の他方の入力部にされる点が異なっているだけである。

続いて、断線検出部１３１における動作について説明する。

ここでは、断線検出部１３１と断線検出部１３２との構成が上述したように同じであるので、説明は、断線検出部１３１について行うものとする。

アナログスイッチ１４２は、クロック生成回路１７０が生成するクロックＰ２にて動作し、アナログスイッチ１４０，１４３は、クロック生成回路１７０が生成するクロックＰ１にて動作する。

検出部である比較器１４５は、検知容量１４１および保持容量１４４に基づく電位である検知ノードＶＤＥＴＭ、および検知用基準電位Ｖ３における電位の大小関係を比較して、その比較結果として出力部から比較信号ＤＩＡＧＭを出力する。

アナログスイッチ１４２は、上述したＰｈａｓｅ２にて検知容量１４１を放電する役割を持つ。断線検出部１３１は、Ｐｈａｓｅ１の時に制御回路１１０の入力部ＶＩＮＭに接続され、その際にボンディングワイヤ１６５の断線検知動作を行う。また、Ｐｈａｓｅ２では、入力部ＶＩＮＭと切り離される。

差動Ａ／Ｄ変換器１２２は、Ｐｈａｓｅ２において制御回路１１０の入力部ＶＩＮＭと接続され、Ｐｈａｓｅ１では切り離される。よって、断線検出部１３１は、差動Ａ／Ｄ変換器１２２の信号の取り込み動作時には、差動Ａ／Ｄ変換器１２２の入力ノードから切り離される。

このため、差動Ａ／Ｄ変換器１２２の信号取り込み時に断線検出回路１３０が発生する雑音を遮断することができ、高精度なＡ／Ｄ変換を実現することができる。

検知ノードＶＤＥＴＰの電位は、Ｐ側入力容量１１６の静電容量値ＣＩＮ、検知容量１４１の静電容量値Ｃ１、および保持容量１４４の静電容量値Ｃ２の比にて決定され、ＶＤＥＴＭ＝（ＶＢ−Ｖ１）×ＣＩＮ／（ＣＩＮ＋Ｃ１＋Ｃ２）となる。

静電容量値Ｃ２は、保持だけの目的で設けられるものであり、検知ノードＶＤＥＴＭの電位を保持できれば配線の寄生容量や比較器１４５が有する入力トランジスタのゲート容量などを活用してもよく、非常に小さな静電容量でもあってもよい。

この場合、流量センサ１０が形成される半導体チップの回路レイアウト上には、明らかな容量素子は確認されないが、静電容量値Ｃ２が提供する電荷の保持機能は有することになり、回路面積を削減できる点で好ましい。

また、上記の式は、静電容量値Ｃ１が静電容量値Ｃ２に比較して支配的になることから、ＶＤＥＴＭ＝（ＶＢ−Ｖ１）×ＣＩＮ／（ＣＩＮ＋Ｃ１）と簡略化される。

ここで、静電容量の比で検知ＶＤＥＴＭの電位が決定されることは、以下の点で有利となる。

集積回路においては、容量の製造ばらつきが小さいため、検知ノードＶＤＥＴＭにおける電位のばらつきを小さくすることができる。さらに、容量の比を取ることにより、ばらつきがキャンセルされる効果も期待される。

検知ノードＶＤＥＴＭにおける電位のばらつきが小さくなると、検知用基準電位Ｖ３の設定に尤度が増すため、回路設計が簡略化できる。また、検知用基準電位Ｖ１を基準となる電位であるＧＮＤ(グランド）電位よりも低い電位に設定することによって、検知ノードＶＤＥＴＭの電位変動（ＤＶＤＥＴ）を大きくすることができる。それにより、比較器１４５の設計および検知用基準電位Ｖ３の電位設定を容易化することができる。

検知用基準電位Ｖ１の電位は、基準電位ＶＢより低くてもよいし、高くてもよい。例えば流量センサ１０を構成する半導体チップ上に既に昇圧電源などが用意されている場合には、検知用基準電位Ｖ１を基準電位ＶＢよりも高く設定するのがよい。

これは、ＧＮＤ電位よりも低いマイナス電源ではなく、アナログ回路の動作電源よりも高い昇圧電源を用いることが一般的であるからである。検知用基準電位Ｖ２の電圧は、基本的にはＧＮＤ電位でよいが、回路動作上都合のよい任意の電位に設計可能である。

判定部１３３は、例えば論理和回路から構成されており、断線検出部１３１から出力される判定信号ＤＩＡＧＭと断線検出部１３２から出力される判定信号ＤＩＡＧＰとのＯＲ(論理和）を取る。

入力部ＶＩＮＰ側のボンディングワイヤ１６４の断線、あるいは入力部ＶＩＮＭ側のボンディングワイヤ１６５の断線のいずれかが発生した時点にて制御回路１１０が正常の動作ができなくなる。

そこで、ボンディングワイヤ１６４あるいはボンディングワイヤ１６５のいずれかが断線した際に流量センサ１０の出力であるロジック部１８０から出力されるセンサ信号ＳＥＮＯＵＴに断線情報を含めて図１０に示すコントローラ３５３などの上位システムに通知する。

また、制御回路１１０が正常に動作できない状態にて差動Ａ／Ｄ変換器１２２を動作させるのは消費電力の観点から好ましくないため、ボンディングワイヤ１６４あるいはボンディングワイヤ１６５の断線を検知した時点で即座にフィードバックをかけて、差動Ａ／Ｄ変換器１２２の動作を停止するのがよい。

この場合、ロジック部１８０は、判定部１３３から断線検出信号ＤＩＡＧＯＵＴが出力された際に制御信号ＡＤＣＴＲＬを差動Ａ／Ｄ変換器１２２の制御端子に出力する。差動Ａ／Ｄ変換器１２２は、制御信号ＡＤＣＴＲＬが入力されると動作を停止する。
〈電源生成部の構成例〉

図２は、図１の流量センサ１０が有する電源生成部２００における構成の一例を示す説明図である。

電源生成部２００は、複数の抵抗２０２および安定化容量２０４，２０５から構成されており、上述した検知用基準電位Ｖ３および基準電位ＶＢを生成する。

複数の抵抗２０２は、アナログの基準電位２０１と基準電位２０３との間にて直列接続された、いわゆる抵抗ストリングによって検知用基準電位Ｖ３および基準電位ＶＢを生成する。

基準電位ＶＢの変動は、検知ノードＶＤＥＴＰおよび検知ノードＶＤＥＴＭの電位に影響を及ぼす。そのため、該検知ノードＶＤＥＴＰ，ＶＤＥＴＭの電位を検知用基準電位Ｖ３を基準として図１の比較器１４５にて判定する際には、基準電位ＶＢと検知用基準電位Ｖ３とが同じ程度の変動となることが好ましい。

基準電位ＶＢと検知用基準電位Ｖ３とが同じ程度の変動となるためには、図２に示すように基準電位ＶＢと検知用基準電位Ｖ３とを同じ抵抗ストリングから生成するのが好ましい。

抵抗ストリングにおいて、検知用基準電位Ｖ３および基準電位ＶＢを出力するノードには、安定化容量２０４および安定化容量２０５がそれぞれ接続されている。これにより、検知用基準電位Ｖ３および基準電位ＶＢの電位を安定化させる。

ただし、安定化容量２０４，２０５は、チップ面積を増大させて、結果としてチップコストの増大につながることから、その容量値は必要最小限に留めることが好ましい。
〈アナログスイッチの構成例〉

図３は、図１の流量センサ１０が有するアナログスイッチ１１２における構成の一例を示す説明図である。

アナログスイッチ１１２は、図３に示すように、ＰチャネルＭＯＳ（Metal Oxide Semiconductor）のトランジスタ３０１およびＮチャネルＭＯＳのトランジスタ３０２から構成されている。なお、図３では、アナログスイッチ１１２の構成例を示したが、他のアナログスイッチについても図３と同様の構成からなる。

トランジスタ３０１のゲートには、クロックＰ１Ｂが入力されており、トランジスタ３０２のゲートには、クロックＰ１が入力されている。トランジスタ３０１とトランジスタ３０２との並列接続の構造をとることにより、ＧＮＤ電位から電源電圧までの電位をロスなく伝達することが可能となる。
〈検出部の信号タイミング例〉

図４は、図１の流量センサ１０が有する断線検出部１３１における各部信号のタイミングを模式的に示したタイミングチャートである。

図４において、上方から下方にかけては、クロックＰ１、クロックＰ１Ｂ、クロックＰ２、クロックＰ２Ｂ、ノードＶＭ、制御回路１１０の入力部ＶＩＮＭ、および検知ノードＶＤＥＴＭにおける信号タイミングをそれぞれ示している。

この図４では、図１の出力部ＥＬＥＭＯＭと入力部ＶＩＮＭとの間が導通から非導通となった状態、具体的には、ボンディングワイヤ１６５の断線の前（図４のConnected）および断線の後（図４のDisconnected）におけるノードＶＭ、および検知ノードＶＤＥＴＭの電位状態の変化を示している。

図４のクロックＰ１，Ｐ２の１周期の期間である期間ｔ０において、クロックＰ１がＨＩＧＨ状態である期間ｔ１とクロックＰ２がＨＩＧＨ状態である期間ｔ２とは、立ち上がりおよび立ち下がりエッジが重なることがないように、オーバラップの期間ｔ３および期間ｔ４がそれぞれ設けられる。これにより、アナログスイッチの動作時に誘起されるクロックフィードスルーの影響を小さくすることができる。

ノードＶＭは、断線していない時、Ｐ１＝ＨＩＧＨの期間ｔ１とオーバラップ期間ｔ３との期間は、抵抗ブリッジ１００の出力レベルである電位ＶＳＩＧのレベルになる。それに続くクロックＰ２＝ＨＩＧＨの期間ｔ２とオーバラップ期間ｔ４との期間は、検知用基準電位Ｖ１のレベルになる。これはアナログスイッチ１４２によって検知容量１４１の両端電圧が短絡されるためである。

図４の例では、検知用基準電位Ｖ１＝ＧＮＤの場合を示している。ボンディングワイヤ１６５が断線すると、期間ｔ１と期間ｔ３との期間は、入力部ＶＩＮＭが基準電位ＶＢ−電位変動ＤＶＤＥＴのレベルになるように動作が変わる。

これは、図１において、｜ＶＢ−Ｖ１｜をノードＣＭＩの電位と検知容量１４１の電位とで分圧した電位である｜ＶＢ−Ｖ１｜＊ＣＩＮ／（ＣＩＮ＋Ｃ１）の電位になるように変化するためである。

電位変動ＤＶＤＥＴは、検知ノードＶＤＥＴの基準電位ＶＢに対する変化であるから、検知用基準電位Ｖ１＝０の時には、ＤＶＤＥＴ＝ＶＢ−ＶＢ＊ＣＩＮ／（ＣＩＮ＋Ｃ１）＝ＶＢ＊Ｃ１／（ＣＩＮ＋Ｃ１）となる。

入力部ＶＩＮＭの電位は、差動Ａ／Ｄ変換器１２２のＮ側入力部ＡＤＩＮＭに入力される電位である。よって、ボンディングワイヤ１６５が断線していない場合には、抵抗ブリッジ１００から出力される信号レベルＶＳＩＧの状態を保つ。

ボンディングワイヤ１６５に断線が発生すると、期間ｔ１および期間ｔ３の間は、断線検出部１３１が制御回路１１０の入力部ＶＩＮＭに接続されるため、該入力部ＶＩＮＭとノードＶＭとは同じ電位である｜ＶＢ−Ｖ１｜＊ＣＩＮ／（ＣＩＮ＋Ｃ１）になる。

検知ノードＶＤＥＴＭにおける断線検出電位は、断線が発生したタイミングにて変動するのではなく、断線後の最初の期間ｔ１において始めて変動する。この時、検知ノードＶＤＥＴＭの電位が検知用基準電位Ｖ３より低下すると、断線検出部１３１は、ボンディングワイヤ１６５が断線したと判断する。
〈検知容量の設定〉

図５は、図１の流量センサ１０が有するＮ側入力容量１１７および検知容量１４１の容量比と電位変動ＤＶＤＥＴおよび基準電位ＶＢの電圧比との関係を示した説明図である。

この図５は、例えば検知用基準電位Ｖ１＝０とした時のＣ１／ＣＩＮ（検知容量１４１の静電容量値Ｃ１とＮ側入力容量１１７の静電容量値ＣＩＮとの容量比）とＤＶＤＥＴ／ＶＢ（電位変動ＤＶＤＥＴおよび基準電位ＶＢの電圧比）との関係を示している。検知ノードの電位変化ＤＶＤＥＴの信号強度が大きくなるほど断線検知が容易になるため、ＤＶＤＥＴ／ＶＢが１に近づくほどよい。

そのためには、検知容量１４１の静電容量値Ｃ１を大きくする必要があるが、該検知容量１４１の静電容量値を大きくすると、回路面積が大きくなる。これを考慮すると、検知容量１４１の静電容量値Ｃ１の設計においては、Ｃ１／ＣＩＮ＝０．５〜１．０程度において効果が大きく、好ましいといえる。

図６は、図１の流量センサ１０が有する検知容量１４１の依存性を示す説明図である。

この図６では、検知用基準電位Ｖ１＝０とした時、Ｎ側入力容量１１７の静電量値ＣＩＮが１ｐＦ程度〜４ｐＦ程度までの間における電位変動ＤＶＤＥＴおよび基準電位ＶＢの電圧比における該検知容量１４１の依存性を示している。

図示するように、Ｎ側入力容量１１７の静電容量値が小さい場合には、検知容量１４１の静電容量値Ｃ１が２ｐＦ以下と小さくとも、電位変動ＤＶＤＥＴの信号強度は比較的大きく得られる。しかし、Ｎ側入力容量１１７の静電容量値が大きくなった場合、検知容量１４１の静電容量値Ｃ１をより大きく設定しないと同じ信号強度の電位変動ＤＶＤＥＴが得られなくなることが分かる。

差動Ａ／Ｄ変換器１２２の雑音性能を向上するためには、入力容量１１６，１１７の静電容量値を大きくする必要があるが、この場合、検知容量１４１の静電容量値も同時に大きくしなくてはならないことを意味している。

続いて、検知容量１４１および保持容量１４４の静電容量値がどの程度の大きさまで許容されるかについて説明する。

図７は、図１の流量センサ１０が有する検知容量１４１と保持容量１４４との静電容量の和により生じる信号特性の一例を示した説明図である。

図７(ａ）は、検知容量１４１と保持容量１４４との容量和により生じる信号伝達の遅延時間の関係を示してたものであり、検知容量１４１と保持容量１４４との静電容量の和が大きくなるにつれてＡ／Ｄ変換器１２２の回路動作の遅延が大きくなる様子を模式的に示したものである。

図５および図６では、検知容量１４１の静電容量値が大きくなるほど大きな信号強度の電位変動ＤＶＤＥＴが得られることを示したが、該検知容量１４１の静電容量値を大きくしすぎると上述したチップ面積の増加だけでなく、信号遅延が大きくなって許容される遅延時間である許容遅延時間ＤｅｌａｙＬｉｍを超えてしまう。

ここで、許容遅延時間ＤｅｌａｙＬｉｍは、サンプリングアンドホールド型である差動Ａ／Ｄ変換器１２２における動作周波数にて決定される。差動Ａ／Ｄ変換器１２２がオーバサンプリング方式の場合には、動作周波数が高いほど高精度になるが、この時には、許容遅延時間ＤｅｌａｙＬｉｍの値が小さくなり、許容される検知容量１４１と保持容量１４４との容量和の値は小さくなる。

遅延許容時間ＤｅｌａｙＬｉｍの値は、差動Ａ／Ｄ変換器１２２の入力ノードの電位が静定するのに必要な時間ともいえることから、断線検知に必要な信号強度を仕様により決した場合には、そのときの遅延許容時間ＤｅｌａｙＬｉｍに応じて、差動Ａ／Ｄ変換器１２２のサンプリング周波数を決定することが必要になる。

以上のように、検知容量１４１および保持容量１４４の静電容量値を決定する場合には、差動Ａ／Ｄ変換器１２２の動作周波数を考慮しなくてはならないから、検知容量１４１の静電容量値を差動Ａ／Ｄ変換器１２２のサンプリング周波数との関連から決定することができる。

図７（ｂ）は、検知容量１４１および保持容量１４４の静電容量の和と差動Ａ／Ｄ変換器１２２入力インピーダンスとの関係を示したものである。

抵抗ブリッジ１００と接続される差動Ａ／Ｄ変換器１２２は、アナログの抵抗値をデジタル値に変換するため、入力インピーダンスが大きいほうが高精度の動作を行うことができる。一方で検知容量１４１および保持容量１４４の静電容量の和を大きくすると、入力インピーダンスが小さくなり、流量センサ１０としての性能が劣化してしまう。

検知容量１４１および保持容量１４４の容量和は、抵抗ブリッジ１００を構成する抵抗値の大きさによって決まる許容インピーダンス値ＩｍｐｅｄａｎｃｅＬｉｍよりも入力インピーダンスが大きくなるように設定する必要がある。

以上のように、検知容量１４１および保持容量１４４の静電容量値は、差動Ａ／Ｄ変換器１２２の回路動作遅延の仕様である許容遅延時間ＤｅｌａｙＬｉｍと、入力インピーダンス仕様である許容インピーダンス値ＩｍｐｅｄａｎｃｅＬｉｍとの両方の条件を同時に満たす値に適切に設定されている必要がある。このように、検知容量１４１および保持容量１４４の静電容量の値を決定する。
〈断線検出回路の動作範囲〉

図８は、図１の流量センサ１０が有する断線検出回路１３０における回路動作における動作ウインドウの一例を示す説明図である。

この図８では、図１における検知用基準電位Ｖ１が基準電位ＶＢよりも小さい時の電圧の関係を模式的に示している。

抵抗ブリッジ１００のコモンモード電圧は、抵抗値の製造ばらつきなどにより、図８のコモンモード電圧変動量ＤＶＣＯＭのようにある範囲にて変動する。この下限から抵抗ブリッジ１００からの信号の最大値ＳＩＧＭＡＸが出力された場合、検知ノードＶＤＥＴの電位は、電位ＮｏｒｍａｌＬｉｍまで低下する。

検知ノードＶＤＥＴの電位は、断線していなくても電位ＮｏｒｍａｌＬｉｍまで低下するため、比較器１４５に入力される検知用基準電位Ｖ３は、電位ＮｏｒｍａｌＬｉｍよりも低い必要がある。

一方で電位変動ＤＶＤＥＴは、入力容量１１６（あるいは入力容量１１７）の静電容量値と検知容量１４１の静電容量値との比で設計されるため、断線時の電位変動ＤＶＤＥＴは、電位ＶｄｅｔＬｉｍまでしか下がらない。

つまり、電位ＮｏｒｍａｌＬｉｍと電位ＶｄｅｔＬｉｍとの間が動作ウインドウＤＩＡＧＷＩＮとなる。検知用基準電位Ｖ３は、この動作ウインドウＤＩＡＧＷＩＮ内に、比較器１４５のばらつきや環境温度変化などを考慮しながら設定する必要がある。

この場合、電位ＶｄｅｔＬｉｍのばらつきが小さいことを考慮すると、Ｖ３＜（ＮｏｒｍａｌＬｉｍ−ＶｄｅｔＬｉｍ）／２を満たすように設定するのがよい。

図９は、図１の流量センサ１０が有する断線検出回路１３０における回路動作におけるウインドウの他の例を示す説明図である。

この図９は、検知用基準電位Ｖ１を基準電位ＶＢよりも大きく設定した時の断線検出回路１３０における動作ウインドウを示したものである。

図９においても図８と同様に、Ｖ３＞（ＶｄｅｔＬｉｍ−ＮｏｒｍａｌＬｉｍ）／２を満たすように検知用基準電位Ｖ３を設定するのがよい。

図１０は、図１の流量センサ１０を備えた制御システム３５０における構成の一例を示す説明図である。

この図１０における制御システムは、例えばエンジンの制御をマネージメントするエンジン制御システムである。このエンジン制御システムが制御するエンジンは、内燃機関であり、例えば自動車や発電機などに用いられるエンジンである。

制御システム３５０は、図１０に示すように、空気流量制御モジュール３５１、制御モジュール３５２、およびコントローラ３５３から構成されている。空気流量制御モジュール３５１は、エンジンに供給される空気量を調整するモジュールであり、流量センサ１０および流量コントローラ３５５から構成されている。

流量コントローラ３５５は、流量センサ１０から出力されるセンサ信号ＳＥＮＯＵＴに結果に基づいて、エンジンに供給する空気量の制御を行う。制御モジュール３５２は、スロットルコントローラやインジェクタコントローラなどのエンジン制御を行う様々なコントローラからなる。

スロットルコントローラは、スロットルの開度、すなわちエンジンの供給する燃料量などを制御する。インジェクタコントローラは、エンジンの吸気ポートなどに燃料を噴射するインジェクタの動作制御を行う。

コントローラ３５３は、制御システム３５０における全体の制御を司る。具体的には、空気流量制御モジュール３５１から入出力される入出力信号ＦＬＯＷＣＴＲＬおよび制御モジュール３５２から入出力される入出力信号ＭＯＤＵＬＥＣＴＲＬに基づいて、制御システム３５０全体の制御を行う。

なお、ここでは、流量センサ１０が自動車などのエンジンに用いられる例について説明したが、抵抗ブリッジを検出原理に用いるセンサは、他にも圧力や歪を計測するセンサなど、様々なセンサに応用可能である。

以上により、差動Ａ／Ｄ変換器１２２の入力ノードの電位を該差動Ａ／Ｄ変換器１２２のサンプリング時のみ検出することによって、低雑音でのボンディングワイヤ１６４，１６５の断線検出を行うことができる。

これにより、信頼性の高い流量センサ１０を実現することができる。また、流量センサ１０を制御システム３５０に搭載することによって、エンジン制御の信頼性を向上させることができる。
(実施の形態２）
〈流量センサの構成例および動作〉

図１１は、本実施の形態２による流量センサ１０における構成の一例を示す説明図である。

図１１の流量センサ１０が、前記実施の形態１の図１の流量センサ１０と異なるところは、断線検出部１３１，１３２が有するアナログスイッチ１４０，１４２，１４３の動作およびクロック生成回路１７０が生成するクロックの種類である。流量センサ１０の構成については、図１の流量センサ１０と同様であるので説明は省略する。

クロック生成回路１７０は、図１に示すクロック生成回路１７０が生成するクロックＰ１、Ｐ１Ｂ、Ｐ２，Ｐ２Ｂに加えて、クロックＰＤ１，ＰＤ１Ｂ，ＰＤ２，ＰＤ２Ｂを生成する。クロックＰＤ１Ｂは、クロックＰＤ１Ｂの反転信号であり、クロックＰＤ２Ｂは、クロックＰＤ２の飯店信号である。

アナログスイッチ１４２は、クロックＰＤ２，ＰＤ２Ｂにて動作する。アナログスイッチ１４０，１４３は、クロックＰＤ１，ＰＤ１Ｂにてそれぞれ動作する。クロックＰＤ１，ＰＤ１Ｂ，ＰＤ２，ＰＤ２Ｂは、クロックＰ１、Ｐ１Ｂ、Ｐ２，Ｐ２Ｂとは異なるクロックである。

上述したように、クロックＰＤ１，ＰＤ１Ｂ，ＰＤ２，ＰＤ２Ｂは、差動Ａ／Ｄ変換器１２２の動作クロックであるクロックＰ１，Ｐ２とは異なるクロックであるため、断線検出回路１３０と差動Ａ／Ｄ変換器１２２とは異なる制御クロックにより動作する点が前記実施の形態１と異なる。
〈検出部の信号タイミング例〉

図１２は、図１１の流量センサ１０が有する断線検出部１３１におけるクロックと内部波形を模式的に示したタイミングチャートである。

図１２において、上方から下方にかけては、クロックＰ１、クロックＰ２、クロックＰＤ１、クロックＰＤ２、断線検出部１３１のノードＶＭ、制御回路１１０の入力部ＶＩＮＭ、および検知ノードＶＤＥＴＭにおける信号タイミングをそれぞれ示している。

クロックＰ１，Ｐ２は、前記実施の形態１にて述べたように差動Ａ／Ｄ変換器１２２の制御クロックであるので、図４と同様である。

期間ｔ１において、クロックＰ１Ｄは、ＨＩＧＨ期間がクロックＰ１と同じであるが、ＬＯＷ期間は、クロックＰ１の数周期分と長い点が異なる。同様に、期間ｔ２では、クロックＰ２ＤのＨＩＧＨ期間がクロックＰ２と同じであるが、ＬＯＷ期間がクロックＰ２の数周期分と長いなっている。

このようにすることによって、断線検出回路１３０の動作頻度を前記実施の形態１と比較して１／４程度に下げることができる。これによって、差動Ａ／Ｄ変換器１２２に重畳される断線検出回路１３０からの雑音を低減することが可能となる。

加えて、動作頻度が下げることにより、断線検出回路１３０の動作に伴う電力消費を低減することができる。

以上により、より高精度の断線検出を低い消費電力にて行う流量センサ１０を提供することができる。

なお、図１２では、断線検出回路１３０の動作頻度を差動Ａ／Ｄ変換器１２２の動作に比較して１／４程度に下げた例を示したが、該断線検出回路１３０の動作頻度を差動Ａ／Ｄ変換器１２２のサンプリングよりも少なくするのであれば、１／４にこだわるものではない。

また、差動Ａ／Ｄ変換器１２２の動作クロックは、オーバサンプリングの考え方により数百ｋＨｚと高速であることが多い。一方、断線検知の頻度は、数百Ｈｚでよい場合もあり、断線検出回路１３０の動作頻度を差動Ａ／Ｄ変換器１２２の１／１０００程度に減らすことも可能である。

断線検出回路１３０の動作頻度をどの程度まで減らすかは、流量センサ１０に求められる応答性などから適切に設計されることが望ましい。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。

また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。

１０ 流量センサ
１００ 抵抗ブリッジ
１０２ 抵抗
１０３ 抵抗
１０４ 抵抗
１０５ 抵抗
１１０ 制御回路
１１１ 入力処理部
１１２ アナログスイッチ
１１３ アナログスイッチ
１１４ アナログスイッチ
１１６ Ｐ側入力容量
１１７ Ｎ側入力容量
１１８ アナログスイッチ
１１９ アナログスイッチ
１２０ アナログスイッチ
１２１ アナログスイッチ
１２２ 差動Ａ／Ｄ変換器
１３０ 断線検出回路
１３１ 断線検出部
１３２ 断線検出部
１３３ 判定部
１４０ アナログスイッチ
１４１ 検知容量
１４２ アナログスイッチ
１４３ アナログスイッチ
１４４ 保持容量
１４５ 比較器
１６４ ボンディングワイヤ
１６５ ボンディングワイヤ
１７０ クロック生成回路
１８０ ロジック部
２００ 電源生成部
２０２ 抵抗
２０４ 安定化容量
２０５ 安定化容量
３０１ トランジスタ
３０２ トランジスタ
３５０ 制御システム
３５１ 空気流量制御モジュール
３５２ 制御モジュール
３５３ コントローラ
３５５ 流量コントローラ

Claims (15)

1. 気体の流量の変化を検出するセンサ部と、
   前記センサ部から出力されるアナログ信号をデジタル信号に変換するスイッチトキャパシタ型のＡ／Ｄ変換器と、
   前記Ａ／Ｄ変換器と前記センサ部とを接続する配線の断線を検出する断線検出回路と、
   を備え、
   前記断線検出回路は、
   一方の接続部が前記Ａ／Ｄ変換器の入力ノードに接続される第１のキャパシタと、
   前記配線の断線を検出する検出部と、
   を有し、
   前記検出部は、前記Ａ／Ｄ変換器の作動入力部にそれぞれ接続される入力キャパシタの静電容量と、前記第１のキャパシタの静電容量との比に基づいた電位から前記配線の断線を検出する、流量センサ。
2. 請求項１記載の流量センサにおいて、
   前記断線検出回路は、
   一方の接続部が前記Ａ／Ｄ変換器の入力ノードに接続され、前記第１のキャパシタにおける電位の電荷を保持する第２のキャパシタを有し、
   前記検出部は、前記第２のキャパシタの電位変化から前記配線の断線を検出する、流量センサ。
3. 請求項２記載の流量センサにおいて、
   前記第２のキャパシタは、前記入力キャパシタの静電容量と前記第１のキャパシタの静電容量との比に基づいた電位によって電荷を蓄積する、流量センサ。
4. 請求項２記載の流量センサにおいて、
   前記第２のキャパシタは、前記Ａ／Ｄ変換器が前記アナログ信号を取り込む際に電荷を蓄積し、前記入力キャパシタが信号のサンプリングを行う期間は前記配線と切り離される、流量センサ。
5. 請求項２記載の流量センサにおいて、
   前記第１のキャパシタは、他方の接続部に第１の検知用基準電位が供給され、
   前記第２のキャパシタは、他方の接続部に前記第１の検知用基準電位と異なる電位の第２の検知用基準電位が供給される、流量センサ。
6. 請求項２記載の流量センサにおいて、
   前記検出部は、比較器からなり、前記入力キャパシタの静電容量と前記第１のキャパシタの静電容量との比に基づいた電位と、予め設定される基準電位とを比較して、前記入力キャパシタの静電容量と前記第１のキャパシタの静電容量との比に基づいた前記電位が前記基準電位よりも低くなった際に前記配線が断線したことを検出する、流量センサ。
7. 請求項６記載の流量センサにおいて、
   前記第２のキャパシタは、前記比較器を構成する入力トランジスタのゲート容量である、流量センサ。
8. 請求項６記載の流量センサにおいて、
   前記第２のキャパシタは、前記比較器の入力部に接続される配線の寄生容量である、流量センサ。
9. 請求項１記載の流量センサにおいて、
   前記第１のキャパシタは、前記Ａ／Ｄ変換器の動作周波数から許容される回路動作の遅延時間と、許容される前記Ａ／Ｄ変換器の入力インピーダンスとを満たすように静電容量値が設定される、流量センサ。
10. 請求項１記載の流量センサにおいて、
    前記第１のキャパシタの静電容量値は、前記Ａ／Ｄ変換器に接続される前記入力キャパシタの静電容量値よりも小さい、流量センサ。
11. 請求項１記載の流量センサにおいて、
    前記Ａ／Ｄ変換器の動作周波数は、前記Ａ／Ｄ変換器に接続される前記入力キャパシタと前記第１のキャパシタの静電容量とから決定される前記Ａ／Ｄ変換器の回路動作遅延に基づいて設定される、流量センサ。
12. 気体の流量の変化を検出するセンサ部と、
    第１の制御クロックおよび第２の制御クロックを生成するクロック生成回路と、
    前記第１の制御クロックに基づいて動作し、前記センサ部から出力される差動アナログ信号をデジタル信号に変換する差動入力スイッチトキャパシタ型のＡ／Ｄ変換器と、
    前記Ａ／Ｄ変換器と前記センサ部とを接続する配線の断線を検出する断線検出回路と、
    前記センサ部の一方の出力部と前記Ａ／Ｄ変換器の一方の入力部との間に接続される第１の入力キャパシタと、
    前記クロック生成回路が生成する前記第１の制御クロックに基づいて、前記Ａ／Ｄ変換器の一方の入力部と前記第１の入力キャパシタとの接続を切り替える第１のスイッチと、
    前記第２の制御クロックに基づいて、前記Ａ／Ｄ変換器の他方の入力部と前記第１の入力キャパシタとの接続を切り替える第２のスイッチと、
    前記センサ部の他方の出力部と前記Ａ／Ｄ変換器の他方の入力部との間に接続される第２の入力キャパシタと、
    前記第２の制御クロックに基づいて、前記Ａ／Ｄ変換器の一方の入力部と前記第２の入力キャパシタとの接続を切り替える第３のスイッチと、
    前記第１の制御クロックに基づいて、前記Ａ／Ｄ変換器の他方の入力部と前記第２の入力キャパシタとの接続を切り替える第４のスイッチと、
    を備え、
    前記断線検出回路は、
    前記センサ部に接続される一方の前記配線の断線を検出する第１の断線検出部と、
    前記センサ部に接続される他方の前記配線の断線を検出する第２の断線検出部と、
    前記第１の断線検出部および前記第２の断線検出部の検出結果に基づいて、前記配線が断線しているか否かを判定する断線判定部と、
    有し、
    前記第１の断線検出部は、
    一方の前記配線と第１の基準電圧との間に接続される第１のキャパシタと、
    前記第２の制御クロックに基づいて、一方の前記配線と前記第１のキャパシタとの接続を切り替える第５のスイッチと、
    前記第１の制御クロックに基づいて、前記第１のキャパシタを放電する第６のスイッチと、
    一方の前記配線と第２の基準電圧との間に接続される第２のキャパシタと、
    前記第２の制御クロックに基づいて、前記第１のキャパシタと前記第２のキャパシタとの接続を切り替える第７のスイッチと、
    前記配線の断線を検出する第１の検出部と、
    を具備し、
    前記第２の断線検出部は、
    他方の前記配線と第１の基準電圧との間に接続される第３のキャパシタと、
    前記第２の制御クロックに基づいて、他方の前記配線と前記第３のキャパシタとの接続を切り替える第８のスイッチと、
    前記第１の制御クロックに基づいて、前記第３のキャパシタを放電する第９のスイッチと、
    他方の前記配線と第２の基準電圧との間に接続される第４のキャパシタと、
    前記第２の制御クロックに基づいて、前記第３のキャパシタと前記第４のキャパシタとの接続を切り替える第１０のスイッチと、
    前記配線の断線を検出する第２の検出部と、
    を具備し、
    前記第２のスイッチ、前記第３のスイッチ、前記第５のスイッチ、前記第７のスイッチ、前記第８のスイッチ、および前記第１０のスイッチは、前記Ａ／Ｄ変換器のサンプリング動作の際に前記Ａ／Ｄ変換器の各々の入力ノードの電位が前記第１の断線検出部および前記第２の断線検出部にそれぞれ入力されるように接続が切り替わり、
    前記第１の検出部および前記第２の検出部は、前記Ａ／Ｄ変換器のサンプリング動作の際に入力される前記Ａ／Ｄ変換器の入力ノードの電位から前記配線の断線を検出する、流量センサ。
13. 請求項１２記載の流量センサにおいて、
    前記断線判定部は、前記第１の断線検出部または前記第２の断線検出部のいずれかが断線を検出した際に前記配線が断線していると判定して、断線検出信号を出力する、流量センサ。
14. 請求項１２記載の流量センサにおいて、
    前記クロック生成回路が生成する前記第２の制御クロックは、前記第１の制御クロックと異なる周波数のクロックである、流量センサ。
15. 請求項１２記載の流量センサにおいて、
    前記クロック生成回路が生成する前記第２の制御クロックは、前記第１の制御クロックの周期よりも長い周期である、流量センサ。

Images