JP6910345B2 - n型電極、該n型電極の製造方法、及び該n型電極をn型III族窒化物単結晶層上に備えたn型積層構造体 - Google Patents
n型電極、該n型電極の製造方法、及び該n型電極をn型III族窒化物単結晶層上に備えたn型積層構造体 Download PDFInfo
- Publication number
- JP6910345B2 JP6910345B2 JP2018508606A JP2018508606A JP6910345B2 JP 6910345 B2 JP6910345 B2 JP 6910345B2 JP 2018508606 A JP2018508606 A JP 2018508606A JP 2018508606 A JP2018508606 A JP 2018508606A JP 6910345 B2 JP6910345 B2 JP 6910345B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- electrode
- forming
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0116—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group III-V semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/832—Electrodes characterised by their material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3416—Nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/20—Cleaning during device manufacture
- H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/40—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections
- H10P95/408—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections of Group III-V semiconductors, e.g. to render them semi-insulating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
- H10P95/904—Thermal treatments, e.g. annealing or sintering of Group III-V semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/032—Manufacture or treatment of electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/822—Materials of the light-emitting regions
- H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
- H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
Landscapes
- Electrodes Of Semiconductors (AREA)
- Led Devices (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
Description
加えて、本発明者等は、Alを含むn型III族窒化物単結晶層上のn型電極の形成方法について提案している。波長が300nm以下の深紫外領域で発光し、しかも光出力の高い発光ダイオード、及びレーザーダイオードを実現するためには、Alを含むIII族窒化物からなるn型半導体層(n型III族窒化物単結晶層)が必要となる。本発明者等は、このようなAlを含むn型III族窒化物単結晶層上に形成されるn型電極において、仮説ではあるが、Alの酸化を防止して接触抵抗の低いn型電極の形成方法を提案している。具体的には、n型窒化物単結晶層上にTiからなる層を形成した後、所定の温度で熱処理を行い、該熱処理後に、さらに第二電極層としてAlからなる層を形成してから、再度熱処理を行うことにより、n電極を起因とした電圧を小さくできることを報告している(特許文献2参照)。
該n型電極となる金属層を形成する工程が、
該n型III族窒化物単結晶層上に第一金属層を形成する工程、
該第一金属層を形成した後、酸素ガス、及び不活性ガスを含む混合ガス雰囲気中で熱処理を行い、第一電極層を形成する工程、並びに
該第一電極層上に第二電極層を形成する工程を含むことを特徴とするn型電極の形成方法である。
本発明において、n型III族窒化物単結晶層は、公知の方法で製造することができる。なお、本発明においてIII族窒化物とは、一般式AlAInBGa1−A−BN(ただし、A、B、Cは、0≦A≦1.0、0≦B≦1.0、0≦A+B≦1.0を満足する。)で示される組成を満足するものを意味する。なお、III族窒化物をn型とするためには、シリコン(Si)、ゲルマニウム(Ge)のようなn型不純物(ドナー)を通常1×1017〜5×1020(原子/cm3)、好ましくは1×1018〜5×1019(原子/cm3)ドープする必要があるが、上記組成式においては、これら不純物濃度は考慮していない。不純物の濃度を上記範囲とすることで、n型III族窒化物単結晶層の結晶性およびコンタクト特性が向上する。このようなn型III族窒化物単結晶層は、MOCVD法により製造できる。n型III族窒化物単結晶層は、上記の組成範囲内の単一の層であってもよいし、組成の異なる複数の層から形成されていてもよく、組成が連続的に変化する傾斜層であってもよい。
本発明は、前記n型III族窒化物単結晶層2上に形成されるn型電極5に関するものである。そして、該n型電極5は、第一電極層3b、及び該第一電極層3b上に形成される第二電極層4bを有し、少なくとも該第一電極層3bが窒素原子、及び酸素原子を含有する。そして、該第一電極層3bにおいては、窒素原子に対する酸素原子の原子数比([O]/[N])が0.2以上2.0以下でなければならない。第一電極層3bが酸素原子を含むことにより、推定ではあるが、n型電極が形成する際の熱処理時に、n型III族窒化物単結晶層2から原子が脱離するのを抑制することができ、ダメージ層2bを厚くならないようにできるものと考えられる。その結果、ダメージ層2bが薄く、接触抵抗値の低いn型積層構造体(図1の(e))が製造できるものと考えられる。なお、第一電極層3bにおける窒素原子に対する酸素原子の原子数比は、下記の実施例で説明する方法により算出した値である。
n型電極5の構成は、酸素原子が上記範囲で含まれれば、公知の構成とすることができる。中でも、前記n型電極が、前記n型III族窒化物単結晶層上に形成される第一電極層3b、及び該第一電極層3b上に形成される第二電極層4bを有し、少なくとも該第一電極層が酸素原子を含有する構成とする(図1参照)。すなわち、第一電極層3bが前記n型III族窒化物単結晶層2と密着性のよい構成とし、かつこの第一電極層3bが酸素原子を前記範囲(窒素原子に対する酸素原子の原子数比が0.2以上2以下となる範囲)で含むことにより、効率よく、該n型III族窒化物単結晶層2のダメージ層2bを薄くすることができ、接触抵抗値を低減することができる。
この第一電極層3bは、Ti、VおよびTaからなる群より選択される少なくとも1種の金属の窒化物であることが好ましい。この窒化物層は[O]/[N]が前記範囲にあり、いわゆる酸窒化物ともいえる。上記金属は、Alを含有するIII族窒化物に対して活性を有し、高温で反応して窒化物を形成するという共通の性質を有する。このため、下記に詳述する熱処理によって、第一電極層3bは、n型III族窒化物単結晶層2(ダメージ層2bが存在する場合には、ダメージ層2b)との界面において、窒化チタン(TiN)、窒化バナジウム(VN)、窒化タンタル(TaN)といった前記金属の窒化物或いは前記金属とAlの複合窒化物からなる層(反応層)が形成される。そして、この反応層を有することにより、電子空乏層を薄くし(ショットキーバリアの幅を狭くし)、トンネル効果が発現するような界面状態となり、接触抵抗値を低減できるものと考えられる。
本発明において、前記第一電極層3b上に形成される前記第二電極層4bは、仕事関数が4.0eV〜4.8eVであり、かつ比抵抗が1.5×10−6Ω・cm〜4.0×10−6Ω・cmである金属(以下、単に「高導電性金属」とする場合もある)を含むことが好ましい。一般に、金属の仕事関数は、測定方法及び出典により若干数値が異なることがあるが、本発明ではJOURNAL OF APPLIED PHYSICS,48,4729(1977)に記載された仕事関数を指すこととする。第二電極層5bが高導電性金属を含むことにより、ショットキーバリアを増大させることなく、接触抵抗を低くすることができる。第二電極層4bは、窒素原子、及び酸素原子を含むこともできる。ただし、接触抵抗値をより低減するためには、第二電極層4bは、窒素原子、及び酸素原子を含まないことが好ましい。
第一電極層3bと接合金属とが混在した層/
高導電性金属が拡散移動して形成された、ほぼ高導電性金属からなる層/
貴金属が拡散移動して形成された貴金属、高導電性金属、接合金属を含む層
が形成されるようになる。
次に、本発明のn型電極5、n型積層構造体(図1の(e))の製造方法について説明する。
n型III族単結晶層2は、前記の方法で製造できる。そして、通常、その上にn型電極5を形成する場合には、以下のような表面処理を行うことが好ましい。III族窒化物半導体素子を製造する場合には、n型電極を形成するn型III族窒化物単結晶層2上に、さらにp型半導体層を積層する。そして、このp型半導体層の一部をエッチング処理(例えば、塩素原子を含む塩素系ガス、フッ素原子を含むフッ素系ガス等のハロゲン系ガスによるドライエッチング処理)により除去し、残ったp型半導体層上にp型コンタクト電極を形成し、エッチング処理により露出させたn型III族窒化物単結晶層2上にn型電極5を形成する。本発明の方法は、このような方法により露出したn型III族窒化物単結晶層2上に、n型電極を形成する場合にも有効に適用できる。さらには、上記ドライエッチング処理した後、酸溶液、あるいはアルカリ溶液による表面処理を行ったn型III族窒化物単結晶層上に、n型電極を形成する場合にも有効に適用できる。当然のことながら、本発明の方法は、ドライエッチング処理を行わず、酸溶液、或いはアルカリ溶液による表面処理を行っただけのn型III族窒化物単結晶層上に、n型電極を形成する場合にも有効に適用できる。なお、上記ではいわゆる横型デバイスを例示したが、本発明は縦型デバイスにも適用できる。該表面処理により、n型III族窒化物単結晶層2表面の酸化膜、水酸化膜、または、ドライエッチング、機械研磨等の処理によって受けたn型III族窒化物単結晶層2の劣化層を除去することができる。次に、この表面処理について説明する。
n型電極の製造方法は、第一電極層3bが窒素原子、及び酸素原子を含み、該窒素原子に対する該酸素原子の原子数比が0.2以上2.0以下となるように製造すれば、特に制限されるものではない。ただし、効率よく、第一電極層3bに上記範囲の窒素原子、及び酸素原子を含ませるためには、以下の方法を採用することが好ましい。すなわち、該n型電極となる金属層をn型III族窒化物単結晶層上に形成した後、酸素ガス、及び不活性ガスを含む混合ガス雰囲気中で熱処理を行う工程を含む方法を採用することが好ましい。この方法について説明する。先ず、n型III族窒化物単結晶層上に、n型電極となる金属層を積層する。そして、該n型電極となる金属層を形成する工程が、該n型III族窒化物単結晶層上に第一金属層を形成する工程、該第一金属層を形成した後、酸素ガス、及び不活性ガスを含む混合ガス雰囲気中で熱処理を行い、第一電極層を形成する工程、並びに該第一電極層上に第二電極層を形成する工程を含むことが好ましい。
熱処理の条件は、特に制限されるものではないが、酸素ガスの割合が0.1〜10体積%である、酸素ガス、及び不活性ガス(ただし、酸素ガスと不活性ガスとの合計体積を100体積%とする)を含む混合ガス雰囲気中、800℃以上1200℃以下の温度で処理(静置)することが好ましい。不活性ガスは、特に制限されるものではないが、アルゴンガス、ヘリウムガス、窒素ガスが挙げられ、特に窒素ガスであることが好ましい。なお、酸素ガスの体積割合は、25℃における状態である。以下、同じである。
(第一金属層3を形成する工程 図1(a)から(b))
本発明においては、先ず、n型III族窒化物単結晶層2上に、Ti、VおよびTaからなる群より選択される少なくとも1種の金属からなる第一金属層3を形成することが好ましい。
本発明においては、n型III族窒化物単結晶層2上に第一金属層3を積層した後、酸素ガス、及び窒素ガスを含む混合ガス雰囲気中で熱処理を行うことにより、第一金属層3を第一電極層3bに変換する際に、該第一電極層3bに酸素原子、及び窒素原子を含ませることが容易となる。
本発明において、第二電極層4bは、酸素原子を含んでもよい。ただし、上記の通り、より高性能なn型積層構造体とするためには、第二電極層4bは、酸素原子を含まない方が好ましい。
本発明においては、前記方法で形成した第一電極層3b上に、仕事関数が4.0eV〜4.8eVであり、かつ比抵抗が1.5×10−6Ω・cm〜4.0×10−6Ω・cmである金属からなる高導電性金属層を形成することが好ましい。
本発明において、第二熱処理の温度は、700℃以上1000℃以下であることが好ましい。この温度範囲を満足することにより、より接触抵抗値を低下させることができる。第一電極層3bと第二電極層4bとの密着性、第一電極層3bとn型III族窒化物単結晶層2との密着性を考慮すると、第二熱処理の温度は、700℃以上850℃以下とすることがより好ましい。また、この第二熱処理温度は、前記表面処理したn型III族窒化物単結晶層上にn型電極を形成する場合には、表面処理の態様により、その温度を変えることが好ましい。この理由は、明らかではないが、表面処理の態様の違いにより、n型III族窒化物単結晶層2の表面状態が異なることに起因しているものと考えられる。具体的な温度条件を説明すると、n型III族窒化物単結晶層2を酸溶液により表面処理した場合には、第二熱処理の温度は、740℃以上850℃以下とすることが好ましく、さらに、750℃以上840℃以下とすることが好ましい。一方、アルカリ溶液により表面処理した場合には、第二熱処理の温度は、700℃以上850℃以下とすることが好ましく、さらに、725℃以上800℃以下とすることが好ましい。
本発明においては、上記方法でn型電極、およびn型積層構造体を製造することができる。ただし、より高性能なn型電極、およびn型積層構造体とするためには、第二金属層を以下の多層構造とし、その後、第二熱処理を実施することが好ましい(図1参照)。
仕事関数が4.0eV〜4.8eVであり、かつ比抵抗が1.5×10−6Ω・cm〜4.0×10−6Ω・cmである金属からなる高導電性金属層42を該接合金属層41上に形成する工程、並びに
AuおよびPtからなる群より選択される少なくとも1種の貴金属からなる貴金属層43を該高導電性金属層42上に形成する工程を含むことが好ましい。
上記方法によれば、n型III族窒化物単結晶層上にオーミック特性が良好なn型電極を形成できる。そうして得られたIII族窒化物半導体は、低電圧での駆動が可能となり、そのため、LEDデバイス等、省エネルギーが必要不可欠なデバイスに使用することができる。
(n型III族窒化物単結晶層の準備)
MOCVD法を用いて、C面AlN基板(一辺7mm角、厚さ500μm)上に、Siを1.0×1019 [cm−3]ドープしたAl0.7Ga0.3N層(1 μm)をn型半導体層として形成した。
(第一金属層の形成)
n型III族窒化物単結晶層表面を、塩素系ガスを用いてドライエッチングした。その後、該基板を濃度37wt%の塩酸に40℃の温度で15分間浸漬させて、Al0.7Ga0.3N層の表面処理を行った。次に、真空蒸着によってn型III族窒化物単結晶層上にTi(10nm)層を形成した。
第一金属層を形成したn型III族窒化物単結晶層を、3体積%の酸素ガス/97体積%の窒素ガスの混合ガス雰囲気中において、1000℃で1分間熱処理することで第一電極層を形成した。
(第二金属層の形成;接合金属層/高導電性金属層/貴金属層の形成)
真空蒸着によって、第一電極層上にTi(10nm)/Al(200nm)/Au(5nm)層をこの順で形成した。
その後、窒素ガス雰囲気中において、825℃で1分間熱処理することでn型電極(n型積層構造体)を形成した。
得られたn型電極、n型積層構造体の特性を以下のように評価した。
TEM(透過型電子顕微鏡)用の薄片試料を得るために、n型電極(n型積層構造体)を、FIB装置(SII製SMI3050)を用いて加工した。先ず、FIB装置にて観察される2次イオン顕微鏡(SIM)像により、n型電極の形成領域を確認し、フェナントレンガスを用いてカーボン保護膜を該領域に形成した。その後、FIB装置に装備されているマイクロプロ―ビングシステムを用いて、n電極形成領域の一片を抽出した。抽出した一片をTEM観察用ナノメッシュ(SIIナノテクノロジー社製)に固定し、薄片加工を行った。薄片加工はFIB装置を用い、加速電圧30kVのGaイオンを照射して行った。試料に対するダメージを抑えるため、ビーム電流値は3nAを超えないよう対物絞りを調整し、切片厚みがおおよそ100nmになるまで薄くした。こうすることによりn型電極(n型積層構造体)の薄片試料を作製した。得られた薄片試料に対し、TEM装置(FEI社製Tecnai F20)に搭載されているSTEM機能によりHAADF像観察を行いダメージ層の厚みを測定し、併せてTEM装置に搭載されているEDS(エネルギー分散型X線分光)分析機能により、第一電極層の酸素原子、窒素原子の確認を行った。
実施例1において、第一熱処理時の酸素濃度を変化させて、10体積%酸素ガス、90体積%窒素ガスの混合ガス雰囲気中で熱処理した以外は、実施例1と同様の方法でn型電極、n型積層構造体を製造した。また、得られたn型電極、n型積層構造体を実施例1と同様の方法で評価した。図2に示すように、ダメージ層は16.0nmと非常に薄くなった。
実施例1において、第一熱処理時の酸素濃度を変化させて、窒素ガス雰囲気中で熱処理した以外は、実施例1と同様の方法でn型電極、n型積層構造体を製造した。また、得られたn型電極、n型積層構造体を実施例1と同様の方法で評価した。図3に示すように、ダメージ層は26.8nmと厚くなり、電気的特性の悪化が生じた。
2 n型III族窒化物単結晶層
2b ダメージ層
3 第一金属層
3b 第一電極層
4 第二金属層
41 接合金属層
42 高導電性金属層
43 貴金属層
4b 第二電極層
5 n型電極
Claims (9)
- n型III族窒化物単結晶層上に形成されるn型電極であって、
該n型電極が、該n型III族窒化物単結晶層上に形成される第一電極層、及び該第一電極層上に形成される第二電極層を有し、
少なくとも該第一電極層が、窒素原子、及び酸素原子を含み、該窒素原子に対する該酸素原子の原子数比が0.2以上2.0以下となることを特徴とするn型電極。 - 前記第一電極層が、Ti、VおよびTaからなる群より選択される少なくとも1種の金属の窒化物であり、
前記第二電極層が、仕事関数が4.0eV〜4.8eVであり、かつ比抵抗が1.5×10−6Ω・cm〜4.0×10−6Ω・cmである金属を含んでなることを特徴とする請求項1に記載のn型電極。 - 前記第二電極層が、さらに、Ti、VおよびTaからなる群より選択される少なくとも1種の金属、並びに、AuおよびPtからなる群より選択される少なくとも1種の貴金属を含んでなることを特徴とする請求項2に記載のn型電極。
- n型窒化物単結晶層上に、請求項1〜3の何れかに記載のn型電極を有するn型積層構造体。
- 前記n型窒化物単結晶層が、AlxInyGazN(x、y、zは、0<x≦1.0、0≦y≦0.1、0≦z<1.0を満たす有理数とし、x+y+z=1.0である)で示される組成を満足するIII族窒化物単結晶からなることを特徴とする請求項4に記載のn型積層構造体。
- n型III族窒化物単結晶層上にn型電極を形成する方法において、
該n型電極となる金属層を形成する工程が、
該n型III族窒化物単結晶層上に第一金属層を形成する工程、
該第一金属層を形成した後、酸素ガスの割合が0.1〜10体積%であり、不活性ガスを含む混合ガス雰囲気中で800℃以上1200℃以下の温度で熱処理する第一熱処理工程を行い、第一電極層を形成する工程、並びに
該第一電極層上に第二電極層を形成する工程を含むことを特徴とするn型電極の形成方法。 - 前記第一金属層を形成する工程が、
Ti、VおよびTaからなる群より選択される少なくとも1種の金属からなる第一金属層を前記n型III族窒化物単結晶層上に形成する工程である請求項6に記載のn型電極の形成方法。 - 前記第二電極層を形成する工程が、
仕事関数が4.0eV〜4.8eVであり、かつ比抵抗が1.5×10−6Ω・cm〜4.0×10−6Ω・cmである金属からなる高導電性金属層を含む第二金属層を前記第一電極層上に形成する工程、及び
該第二金属層を形成した後、700℃以上1000℃以下の温度で熱処理する第二熱処理工程を含むことを特徴とする請求項6または7に記載のn型電極の形成方法。 - 前記第二金属層を前記第一電極層上に形成する工程が、
Ti、VおよびTaからなる群より選択される少なくとも1種の金属からなる接合金属層を前記第一電極層上に形成する工程、
仕事関数が4.0eV〜4.8eVであり、かつ比抵抗が1.5×10−6Ω・cm〜4.0×10−6Ω・cmである金属からなる高導電性金属層を該接合金属層上に形成する工程、及び
AuおよびPtからなる群より選択される少なくとも1種の貴金属からなる貴金属層を該高導電性金属層上に形成する工程を含むことを特徴とする請求項8に記載のn型電極の形成方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016068866 | 2016-03-30 | ||
| JP2016068866 | 2016-03-30 | ||
| PCT/JP2017/006854 WO2017169364A1 (ja) | 2016-03-30 | 2017-02-23 | n型電極、該n型電極の製造方法、及び該n型電極をn型III族窒化物単結晶層上に備えたn型積層構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017169364A1 JPWO2017169364A1 (ja) | 2019-02-07 |
| JP6910345B2 true JP6910345B2 (ja) | 2021-07-28 |
Family
ID=59964240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018508606A Active JP6910345B2 (ja) | 2016-03-30 | 2017-02-23 | n型電極、該n型電極の製造方法、及び該n型電極をn型III族窒化物単結晶層上に備えたn型積層構造体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20190140065A1 (ja) |
| EP (1) | EP3439019B1 (ja) |
| JP (1) | JP6910345B2 (ja) |
| WO (1) | WO2017169364A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6832620B2 (ja) | 2015-07-17 | 2021-02-24 | スタンレー電気株式会社 | 窒化物半導体発光素子 |
| US12408488B2 (en) * | 2023-03-13 | 2025-09-02 | Mikro Mesa Technology Co., Ltd. | Micro light-emitting diode device |
| WO2025120805A1 (ja) * | 2023-12-07 | 2025-06-12 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378660A (en) * | 1993-02-12 | 1995-01-03 | Applied Materials, Inc. | Barrier layers and aluminum contacts |
| JP2967743B2 (ja) * | 1997-01-14 | 1999-10-25 | 日本電気株式会社 | n型窒化ガリウム系半導体のコンタクト電極及びその形成方法 |
| JPH11195753A (ja) * | 1997-10-27 | 1999-07-21 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US6338880B1 (en) * | 1998-09-04 | 2002-01-15 | Micron Technology, Inc. | Chemical vapor deposition process for depositing titanium nitride films from an organometallic compound |
| JP4023121B2 (ja) * | 2001-09-06 | 2007-12-19 | 豊田合成株式会社 | n型電極、III族窒化物系化合物半導体素子、n型電極の製造方法、及びIII族窒化物系化合物半導体素子の製造方法 |
| US6958494B2 (en) * | 2003-08-14 | 2005-10-25 | Dicon Fiberoptics, Inc. | Light emitting diodes with current spreading layer |
| GB2424312B (en) * | 2005-03-14 | 2010-03-03 | Denso Corp | Method of forming an ohmic contact in wide band semiconductor |
| KR100784384B1 (ko) * | 2005-12-27 | 2007-12-11 | 삼성전자주식회사 | 광학 소자 및 그 제조방법 |
| JP5303948B2 (ja) * | 2008-02-06 | 2013-10-02 | 豊田合成株式会社 | オーミック電極形成方法、および電界効果トランジスタの製造方法 |
| US20100006873A1 (en) * | 2008-06-25 | 2010-01-14 | Soraa, Inc. | HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN |
| KR101782081B1 (ko) * | 2010-08-30 | 2017-09-26 | 엘지이노텍 주식회사 | 발광 소자 |
| JP4940363B1 (ja) * | 2011-02-28 | 2012-05-30 | 株式会社東芝 | 半導体発光素子及び半導体発光装置 |
| US9136180B2 (en) * | 2011-06-01 | 2015-09-15 | Asm Ip Holding B.V. | Process for depositing electrode with high effective work function |
-
2017
- 2017-02-23 WO PCT/JP2017/006854 patent/WO2017169364A1/ja not_active Ceased
- 2017-02-23 EP EP17773909.1A patent/EP3439019B1/en active Active
- 2017-02-23 JP JP2018508606A patent/JP6910345B2/ja active Active
- 2017-02-23 US US16/088,480 patent/US20190140065A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP3439019B1 (en) | 2022-07-06 |
| EP3439019A1 (en) | 2019-02-06 |
| EP3439019A4 (en) | 2019-10-02 |
| WO2017169364A1 (ja) | 2017-10-05 |
| US20190140065A1 (en) | 2019-05-09 |
| JPWO2017169364A1 (ja) | 2019-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8865591B2 (en) | N-type contact electrode formed on an N-type semiconductor layer and method of forming same using a second metal electrode layer heat-treated after being formed on a first, heat-treated metal electrode layer | |
| CN1675774A (zh) | 电气结面中解除钉止半导体费米能阶的方法及结合该结面的设备 | |
| JP6165602B2 (ja) | n型負電極の形成方法、およびIII族窒化物半導体発光素子 | |
| JPWO2020121794A1 (ja) | 窒化物系半導体発光素子及びその製造方法、並びに、窒化物系半導体結晶の製造方法 | |
| JP6910345B2 (ja) | n型電極、該n型電極の製造方法、及び該n型電極をn型III族窒化物単結晶層上に備えたn型積層構造体 | |
| US7678597B2 (en) | Method of manufacturing semiconductor device including gallium-nitride semiconductor structure and a palladium contact | |
| EP2528118A1 (en) | Semiconductor element and process for producing semiconductor element | |
| JPWO2008081566A1 (ja) | 電極構造、半導体素子、およびそれらの製造方法 | |
| KR100822771B1 (ko) | 질화갈륨계 화합물 반도체 발광소자 및 그 음극 | |
| WO2002099901A1 (en) | Method for manufacturing group-iii nitride compound semiconductor device | |
| TWI225311B (en) | Method for producing group III nitride compound semiconductor device | |
| KR100831957B1 (ko) | 질화갈륨계 화합물 반도체 발광소자 | |
| CN100524860C (zh) | 半导体元件及其制造方法 | |
| JP2011146639A (ja) | Iii族窒化物系半導体素子 | |
| JP6039026B1 (ja) | n型オーミック電極の製造方法、ならびにn型オーミック電極、n型電極およびIII族窒化物半導体発光素子 | |
| US20130207076A1 (en) | Method for fabricating group iii nitride semiconductor light emitting device, and group iii nitride semiconductor light emitting device | |
| JP4999278B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| CN104916666A (zh) | 半导体装置及其制造方法 | |
| JP2005197670A (ja) | 窒化ガリウム系化合物半導体発光素子およびその負極 | |
| US10749313B2 (en) | Method for manufacturing a semiconductor element | |
| KR100574101B1 (ko) | 질화물계 발광소자 및 그 제조방법 | |
| JP2016174070A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP2005123600A (ja) | 窒化ガリウム系化合物半導体発光素子用電極および窒化ガリウム系化合物半導体発光素子 | |
| JP2007311375A (ja) | p型III−V族化合物半導体の作製方法及び発光素子の作製方法。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210706 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6910345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |