JP6911373B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等において、活性部とエッジ部（終端構造部）とを備える半導体装置が知られている（例えば、特許文献１参照）。
特許文献１ 国際公開第２０１４／０４１６５２号

半導体装置において、活性部における耐圧と、エッジ部における耐圧は、適切に調整されることが好ましい。

本発明の一つの態様においては、半導体基板を備える半導体装置を提供する。半導体基板は、第１導電型のドリフト領域を有してよい。半導体装置は、半導体基板に形成された活性部およびエッジ部を備えてよい。活性部における半導体基板は、ドリフト領域の下方に形成された第２導電型のコレクタ領域を有してよい。活性部における半導体基板は、少なくとも一部のドリフト領域の下方で、且つ、コレクタ領域の上方に形成され、ドリフト領域よりもドーピング濃度の高い第１導電型の第１バッファ領域を有してよい。エッジ部における半導体基板は、少なくとも一部のドリフト領域の下方に形成され、ドリフト領域よりもドーピング濃度の高い第１導電型の第２バッファ領域を有してよい。第１バッファ領域が、第２バッファ領域よりも、半導体基板の深さ方向において厚く形成されていてよい。

活性部における半導体基板は、半導体基板の上面に形成され、ドリフト領域まで達するトレンチ部を有してよい。エッジ部における半導体基板は、半導体基板の上面とドリフト領域との間に形成された第２導電型のウェル領域を有してよい。第１バッファ領域の上端から、トレンチ部の下端までのドリフト領域の厚みが、第２バッファ領域の上端から、ウェル領域の下端までのドリフト領域の厚みよりも小さくてよい。

トレンチ部の下端と、ウェル領域の下端との深さ方向の位置の差分よりも、第１バッファ領域と第２バッファ領域の厚みの差分の方が大きくてよい。半導体基板は、活性部とエッジ部とで同一の厚みを有してよい。第１バッファ領域の上端が、第２バッファ領域の上端よりも半導体基板の上面側に設けられていてよい。

第１バッファ領域および第２バッファ領域のそれぞれは、半導体基板の深さ方向において１つ以上設けられてよい。深さ方向に設けられた第１バッファ領域の個数は、深さ方向に設けられた第２バッファ領域の個数よりも多くてよい。

活性部における半導体基板は、第１バッファ領域よりも半導体基板の下面側に設けられた第２導電型のコレクタ領域を有してよい。第１バッファ領域は、コレクタ領域よりも、エッジ部側まで形成されていてよい。

エッジ部における半導体基板は、半導体基板の上面とドリフト領域との間に形成された第２導電型のウェル領域を１つ以上有してよい。半導体基板は、第１バッファ領域と第２バッファ領域との間において厚みが徐々に変化し、且つ、ドリフト領域よりもドーピング濃度が高い第１導電型の接続バッファ領域を有してよい。コレクタ領域のエッジ部側の端部と対向する位置から、最も活性部側に設けられたウェル領域のエッジ部側の端部に対向する位置の間に、接続バッファ領域が配置されていてよい。

最も活性部側に設けられたウェル領域の活性部側の端部に対向する位置に、第２バッファ領域または接続バッファ領域が設けられていてよい。半導体基板は、最も活性部側のウェル領域に設けられたトレンチ部を有してよい。トレンチ部に対向する位置に、第２バッファ領域または接続バッファ領域が設けられていてよい。

活性部は、半導体基板の上面において複数の直線部と、複数のコーナー部を有する領域内に形成されてよい。活性部の外周に沿ってウェル領域が形成されていてよい。直線部においては、第１バッファ領域がウェル領域と対向する位置には形成されていなくてよい。コーナー部においては、第１バッファ領域がウェル領域と対向する位置まで形成されていてよい。

上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。

本発明の一つの実施形態に係る半導体装置１００の一例を示す断面図である。 エッジ部７０および活性部８０の境界近傍を拡大した断面図である。 アバランシェ降伏時においてエッジ部７０に伸びる空乏層の概略を示す図である。 半導体装置１００の断面の他の例を示す図である。 複数の第１バッファ領域２０を備える半導体装置１００の一例を示す断面図である。 複数の第１バッファ領域２０を備える半導体装置１００の他の例を示す断面図である。 複数の第１バッファ領域２０を備える半導体装置１００の他の例を示す断面図である。 複数の第１バッファ領域２０を備える半導体装置１００の他の例を示す断面図である。 半導体装置１００の他の例を示す断面図である。 半導体装置１００の他の例を示す断面図である。 半導体基板１０の上面における、ウェル領域４２と、第１バッファ領域２０との位置関係の一例を示す図である。 半導体装置１００の製造方法の一例を示す図である。 半導体装置１００の製造方法の他の例を示す図である。 半導体装置１００の製造方法の他の例を示す図である。 半導体装置１００の製造方法の他の例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向を指すものではない。

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と−Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および−Ｚ軸に平行な方向を意味する。

各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。

図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す断面図である。半導体装置１００は、活性部８０およびエッジ部７０が形成された半導体基板１０を備える。本例では、半導体基板１０の上面と平行な面をＸＹ面とし、半導体基板１０の深さ方向をＺ軸とする。図１は、活性部８０の一部分と、活性部８０の当該部分および半導体基板１０の端部の間のエッジ部７０とを含む部分的な断面図を示している。一例として活性部８０は、Ｘ軸方向およびＹ軸方向においてエッジ部７０よりも大きな幅を有しており、且つ、ＸＹ面においてエッジ部７０に囲まれている。

半導体基板１０は、シリコン、炭化シリコンまたは窒化ガリウム等の半導体材料で形成された基板である。半導体基板１０は、エピタキシャル成長等により形成された部分を含んでよい。半導体基板１０は、第１導電型（本例ではＮ−型）のドリフト領域１８を有する。

本例の活性部８０には、ＩＧＢＴが形成されている。半導体基板１０において、ベース領域１４が形成されている領域を活性部８０としてよく、トレンチ部３０が周期的に形成されている領域を活性部８０としてもよい。また、ウェル領域４２よりも半導体基板１０の中心側の領域を活性部８０としてもよい。図１の例では、ウェル領域４２の端部とベース領域１４との境界を、活性部８０とエッジ部７０との境界としている。

活性部８０における半導体基板１０には、第２導電型（本例ではＰ−型）のベース領域１４、第２導電型（本例ではＰ＋型）のコレクタ領域２８、ドリフト領域１８よりもドーピング濃度の高い第１導電型（本例ではＮ＋型）の第１バッファ領域２０、および、１つ以上のトレンチ部３０が形成されている。それぞれのトレンチ部３０は、Ｙ軸方向に延伸して形成されている。ベース領域１４は、ドリフト領域１８の上方に形成されている。ベース領域１４は、少なくとも一部が半導体基板１０の上面に露出してよい。また、ドリフト領域１８の上方には、Ｎ＋型のエミッタ領域も形成されるが、図１の断面にはあらわれていない。ベース領域１４は、エミッタ領域とドリフト領域１８との間に形成された部分を有する。

コレクタ領域２８は、ドリフト領域１８の下方に形成されている。本例のコレクタ領域２８は、少なくとも一部が半導体基板１０の下面に露出する。本例では、半導体基板１０の主面のうち、ベース領域１４側の面を上面とし、コレクタ領域２８側の面を下面とする。

図１の例では、コレクタ領域２８は、半導体基板１０の下面と隣接する領域全体に形成されている。他の例では、コレクタ領域２８は、半導体基板１０の下面と隣接する領域に選択的に形成されてよい。例えばエッジ部７０の少なくとも一部の領域には、コレクタ領域２８が形成されていなくともよい。

トレンチ部３０は、半導体基板１０の上面からドリフト領域１８に達する深さまで形成されている。トレンチ部３０の側壁は、エミッタ領域およびベース領域１４に接している。少なくとも一部のトレンチ部３０の内部には、熱酸化膜等の絶縁膜を介して、ゲート電圧が印加されるゲート電極が形成されている。ゲート電極は、一例として不純物がドープされたポリシリコンである。所定のゲート電圧をトレンチ部３０に印加することで、エミッタ領域およびドリフト領域１８との間のベース領域１４における、トレンチ部３０との界面近傍にチャネルが形成される。

活性部８０における半導体基板１０の上面には、エミッタ電極５２が形成される。エミッタ電極５２は、ベース領域１４およびエミッタ領域に接触する。ベース領域１４の上面近傍には、ベース領域１４よりも高濃度のＰ＋型であり、エミッタ電極５２と接触するコンタクト領域が更に形成されていてもよい。

半導体基板１０の上面には、エミッタ電極５２とトレンチ部３０とを絶縁する層間絶縁膜５３が設けられる。なお、トレンチ部３０の一部は、エミッタ電極５２と電気的に接続されていてもよい。

半導体基板１０の下面には、コレクタ電極５４が設けられる。エミッタ電極５２およびコレクタ電極５４は、アルミニウム等の金属材料で形成される。コレクタ電極５４は、コレクタ領域２８と接触している。コレクタ電極５４は、エッジ部７０にも設けられてよい。

第１バッファ領域２０は、少なくともドリフト領域１８の一部よりも下方であって、且つ、コレクタ領域２８の上方に形成される。第１バッファ領域２０は、ベース領域１４から広がる空乏層が、コレクタ領域２８に到達することを防ぐフィールドストップ領域として機能してよい。第１バッファ領域２０は、ベース領域１４とは離れて形成されている。また、後述するトレンチ部３０の下端、および、ウェル領域４２の下端のいずれよりも下方に形成される。一例として第１バッファ領域２０は、半導体基板１０の上面からみて、半導体基板１０の厚みの１／４以上深い位置に形成されてよく、半導体基板１０の厚みの１／２以上深い位置に形成されてよく、３／４以上深い位置に形成されてよい。図１の例の第１バッファ領域２０は、上端がドリフト領域１８に接し、下端がコレクタ領域２８に接する連続した領域である。

エッジ部７０は、半導体基板１０の上面と平行な面において、活性部８０を囲んで形成される。エッジ部７０は、活性部８０と、半導体基板１０の端部との間の領域を指してよい。エッジ部７０の半導体基板１０には、１つ以上のウェル領域４２が設けられる。ウェル領域４２は、第２導電型の領域である。ウェル領域４２は、半導体基板１０の上面から見て、ベース領域１４の下端よりも深い位置まで形成されていてよい。ウェル領域４２は、トレンチ部３０の下端よりも深い位置まで形成されていてもよい。ウェル領域４２は、ベース領域１４よりもドーピング濃度が高くてよい。

ウェル領域４２は、半導体基板１０の上面と平行な面において、活性部８０を囲んで形成されている。複数のウェル領域４２が、互いに離間して設けられてよい。少なくとも一つのウェル領域４２は、活性部８０から離れた位置で空乏層を終端させるガードリングとして機能してよい。上述したように、複数のウェル領域４２のうち、最も活性部８０側のウェル領域４２−１の、活性部８０側の端部（ウェル領域４２−１とベース領域１４との境界）を、活性部８０とエッジ部７０との境界の位置Ｘ１とする。ウェル領域４２−１とベース領域１４は離れているよりも接していてよい。ウェル領域４２−１またはベース領域１４とドリフト領域１８とのｐｎ接合から、ドリフト領域１８に広がる空乏層の端面の形状が、凸凹が小さく平坦に近いことが良い。

エッジ部７０における半導体基板１０は、ドリフト領域１８の下方に形成され、ドリフト領域１８よりもドーピング濃度の高いＮ＋型の第２バッファ領域２２を有する。第２バッファ領域２２は、後述するトレンチ部３０の下端、および、ウェル領域４２の下端のいずれよりも下方に形成される。一例として第１バッファ領域２０は、半導体基板１０の上面からみて、半導体基板１０の厚みの１／４以上深い位置に形成されてよく、半導体基板１０の厚みの１／２以上深い位置に形成されてよく、３／４以上深い位置に形成されてよい。第２バッファ領域２２は、第１バッファ領域２０の一部と同一の深さ位置に形成されてよい。本例の第２バッファ領域２２は、上端がドリフト領域１８に接し、下端がコレクタ領域２８に接する連続した領域である。

半導体基板１０の深さ方向において、第１バッファ領域２０の厚さＴ１は、第２バッファ領域２２の厚さＴ２よりも大きい。各バッファ領域の厚さとは、上述した所定の深さ範囲において、ドリフト領域１８よりもドーピング濃度の高いＮ＋型の領域の厚みである。また、ドリフト領域１８とバッファ領域との境界が不明瞭な場合には、ドリフト領域１８の平均のドーピング濃度に対して、２倍のドーピング濃度となる点をバッファ領域の端点としてよく、５倍のドーピング濃度となる点をバッファ領域の端点としてもよい。また、バッファ領域が深さ方向において離散的に複数設けられている場合、バッファ領域の厚さは、深さ方向に離散的に設けられた複数のバッファ領域の厚みの総和となる。

第１バッファ領域２０の厚みＴ１は、ＸＹ面における活性部８０の中央における第１バッファ領域２０の厚みを用いてよい。また、第１バッファ領域２０は、ＸＹ面において均一な厚みを有してよい。

第２バッファ領域２２の厚みＴ２は、活性部８０とエッジ部７０との境界の位置Ｘ１から、半導体基板１０の端部までの間の中央位置における厚みを用いてよい。また、第２バッファ領域２２は、ＸＹ面において均一な厚みを有してよい。

第１バッファ領域２０が、第２バッファ領域２２よりも厚く形成されることで、活性部８０における耐圧を下げることができる。ここで耐圧とは、半導体装置がオフ状態のときに、ベース領域１４とドリフト領域１８とのｐｎ接合に対して逆バイアスとなる電圧を半導体装置に印加した状態で、ｐｎ接合がアバランシェ降伏を起こすときの電圧値を意味する。これにより、エッジ部７０よりも先に活性部８０をアバランシェ降伏させることができる。活性部８０には、エミッタ電極５２と接触するベース領域１４またはＰ＋型のコンタクト領域が全体的に形成されている。このため、アバランシェ降伏時のホール電流を活性部８０の広い面積に均一に引き抜くことができるので、エッジ部７０よりも活性部８０でアバランシェ降伏させれば、アバランシェ耐量を維持しやすくなるここでエッジ部７０でアバランシェ降伏させると、発生するホール電流をエミッタ電極５２を有するエミッタ領域の引き抜き部に集中しやすくなり、その結果アバランシェ耐量が低下する。第１バッファ領域２０の厚みＴ１は、第２バッファ領域２２の厚みＴ２の１．５倍以上であってよく、２倍以上であってよく、３倍以上であってもよい。

特に、半導体装置１００を微細化して、トレンチ部３０のピッチを小さくすると、活性部８０の耐圧が上昇する。この場合、相対的にコスト低下によりエッジ部７０の面積を小さくする、もしくは、特性を上げるために、半導体基板１０の厚みを薄くする等を行うと、エッジ部７０の耐圧が低くなるので、エッジ部７０でアバランシェ降伏が生じやすくなり、半導体装置１００のアバランシェ耐量が低下する。これに対して、図１の半導体装置１００では、半導体基板１０の厚みを薄くする、および、エッジ部７０の面積を小さくしても活性部８０の耐圧が低くなることから、アバランシェ耐量を向上させることができる。ここでアバランシェ耐量とは、アバランシェ降伏を生じたときのアバランシェ電流、及びアバランシェ降伏時の半導体装置１００に流れる電流が所定電流（例えば定格電流以上、あるいは飽和電流）まで流れたときに、半導体装置が破壊する直前までのエネルギー値（印加電圧と電流の積）を意味する。

第１バッファ領域２０のエッジ部７０側の端部の位置Ｘ２は、ウェル領域４２−１の端部の位置Ｘ１よりも活性部８０側に設けられることが好ましい。つまり、第１バッファ領域２０は、エッジ部７０には設けられていないことが好ましい。これにより、エッジ部７０が先にアバランシェ降伏することを抑制できる。第１バッファ領域２０の端部の位置Ｘ２は、例えばバッファ領域を活性部８０からエッジ部７０に向けて観察した場合に、厚みが減少し始める点であってよい。

エッジ部７０における半導体基板１０の上面には、１つ以上の金属膜５８が形成されている。金属膜５８は、ウェル領域４２の上方に設けられてよい。少なくとも一つの金属膜５８はフィールドプレートとして機能してよい。

金属膜５８と半導体基板１０との間には、ポリシリコン等で形成された接続部４４が設けられてよい。接続部４４は、絶縁膜４６により覆われてよい。絶縁膜４６には、金属膜５８と接続部４４とを接続するためのコンタクトホールが設けられる。

半導体基板１０の端部には、チャネルストッパ４８が形成されてよい。チャネルストッパ４８は、Ｎ＋型またはＰ＋型の領域である。チャネルストッパ４８の上方には、絶縁膜４６を介して金属膜５８が形成されてよい。金属膜５８は、絶縁膜４６に設けられたコンタクトホールを介してチャネルストッパ４８と接触する。

また、半導体基板１０の上方には、金属膜５８、絶縁膜４６およびエミッタ電極５２を覆う保護膜５６が設けられてよい。エミッタ電極５２の一部の領域は、ワイヤ等と接続するべく、保護膜５６から露出していてよい。

図２は、エッジ部７０および活性部８０の境界近傍を拡大した断面図である。第１バッファ領域２０の上面側の端（上端）が、第２バッファ領域２２の上端よりも半導体基板１０の上面側に設けられていてよい。本例では、第１バッファ領域２０の上端から、トレンチ部３０の下端までのドリフト領域１８の厚みＴ３は、第２バッファ領域２２の上端から、ウェル領域４２−１の下端までのドリフト領域１８の厚みよりも小さい。このような構造により、活性部８０の耐圧をエッジ部７０の耐圧よりも小さくして、アバランシェ耐量を向上させることができる。

トレンチ部３０の下端と、ウェル領域４２−１の下端との深さ方向における位置の差分をＤ１とする。また、第１バッファ領域２０の厚みと、第２バッファ領域２２の厚みとの差分をＤ２とする。差分Ｄ１よりも差分Ｄ２の方が大きくてよい。これにより、活性部８０の耐圧をエッジ部７０の耐圧よりも小さくすることが容易となる。

半導体基板１０は、活性部８０とエッジ部７０とで同一の厚みを有してよい。他の例では、活性部８０における半導体基板１０の厚みが、エッジ部７０における半導体基板１０の厚みよりも小さくてよい。これにより、活性部８０の耐圧を更に調整することができる。また、活性部８０における半導体基板１０の厚みが、エッジ部７０における半導体基板１０の厚みよりも大きくてもよい。この場合、厚みＴ３が厚みＴ４よりも十分小さくなるように、バッファ領域の厚みの差分Ｄ２を、活性部８０およびエッジ部７０における半導体基板１０の厚みの差分よりも大きくする。

図３は、アバランシェ降伏時においてエッジ部７０に伸びる空乏層の概略を示す図である。点線９０は、第１バッファ領域２０の厚みを、第２バッファ領域２２よりも大きくした場合の空乏層の端部を示しており、鎖線９２は、第１バッファ領域２０の厚みを第２バッファ領域２２と同一にした場合の空乏層の端部を示している。

図３に示すように、第１バッファ領域２０の厚みを大きくすることで、空乏層のＸ軸方向における広がりを抑制するが、エッジ部７０の下の第２バッファ領域２２と同一の厚みにすることで、Ｘ軸方向における空乏層を伸ばすことができる。このため、エッジ部７０の耐圧を上げることができる。

図４は、半導体装置１００の断面の他の例を示す図である。本例においては、活性部８０に近いウェル領域４２ほど、Ｘ軸方向において大きな幅を有している。例えば、ウェル領域４２−２の幅Ｗ１は、ウェル領域４２−２よりも外側に配置されたウェル領域４２−３の幅Ｗ２よりも大きい。一部のウェル領域４２は、同一の幅を有していてもよい。最も活性部８０に近いウェル領域４２−１が、最も大きい幅を有してよい。

図５Ａは、複数の第１バッファ領域２０を備える半導体装置１００の一例を示す断面図である。半導体基板１０は、活性部８０において深さ方向において離間して設けられた２つ以上の複数の第１バッファ領域２０を備える。それぞれの第１バッファ領域２０は、深さ方向のドーピング濃度分布が、ガウス分布等のようにピークを有してよい。それぞれの第１バッファ領域２０のエッジ部７０側の端は、図５Ａの点線で示すように下面側に湾曲していてよい。

それぞれの第１バッファ領域２０の間には、ドリフト領域１８が設けられてよい。つまり、それぞれの第１バッファ領域２０の各ピーク間には、ドリフト領域１８と同一のドーピング濃度の領域が存在する。他の例では、それぞれの第１バッファ領域２０が連続して設けられてもよい。つまり、それぞれの第１バッファ領域２０の各ピーク間の領域は、ドリフト領域１８よりもドーピング濃度の高い領域であってよい。

本例の複数の第１バッファ領域２０は、ベース領域１４の下端と、コレクタ領域２８の上端との間に配置されてよい。複数の第１バッファ領域２０は、トレンチ部３０の下端およびウェル領域４２の下端のいずれよりも下側に設けられることが好ましい。複数の第１バッファ領域２０は、半導体基板１０の深さ方向における中央と、半導体基板１０の下面との間に配置されてもよい。それぞれの第１バッファ領域２０のドーピング濃度は、同一であってよく、異なっていてもよい。一例として、半導体基板１０の下面に近い第１バッファ領域２０ほど、ドーピング濃度のピーク値が高くてよい。

半導体基板１０は、エッジ部７０においても１つまたは複数の第２バッファ領域２２を備えてよい。ただし、深さ方向に設けられた第１バッファ領域２０の個数は、深さ方向に設けられた第２バッファ領域２２の個数よりも多い。これにより、第１バッファ領域２０の総厚みを、第２バッファ領域２２の総厚みよりも容易に大きくできる。

図５Ａの例では、第２バッファ領域２２の個数は一つである。第２バッファ領域２２は、複数の第１バッファ領域２０のうち、半導体基板１０の下面に最も近い第１バッファ領域２０と同一の深さ位置に設けられてよい。他の例では、第２バッファ領域２２は、半導体基板１０の下面に最も近い第１バッファ領域２０以外の第１バッファ領域２０と同一の深さ位置に設けられてもよい。第２バッファ領域２２は、半導体基板１０の上面に最も近い第１バッファ領域２０以外の第１バッファ領域２０と同一の深さ位置に設けられてよい。第２バッファ領域２２は、深さ位置が同一の第１バッファ領域２０と同一のドーピング濃度を有してよい。

図５Ｂは、複数の第１バッファ領域２０を備える半導体装置１００の他の一例を示す断面図である。図５Ａに示した半導体装置１００との相違点は、１つ以上の第３バッファ領域２４を更に備える点である。他の構造は、図５Ａに示した半導体装置１００と同一である。図５Ｂに示した半導体装置１００は、第３バッファ領域２４−３および第３バッファ領域２４−４を備える。

第３バッファ領域２４−３および２４−４は、第１バッファ領域２０よりも半導体基板１０の外周側に設けられる。それぞれの第３バッファ領域２４の少なくとも一部分は、エッジ部７０に設けられる。また、第３バッファ領域２４−３は第１バッファ領域２０−３と連続して形成され、第３バッファ領域２４−４は第１バッファ領域２０−４と連続して設けられる。第３バッファ領域２４−３は、対応する第１バッファ領域２０−３よりも浅く形成されており、第３バッファ領域２４−４は、対応する第１バッファ領域２０−４よりも浅く形成されている。

例えばプロトンを半導体基板１０に注入して第１バッファ領域２０を形成するときに、第３バッファ領域２４に対応する領域を覆うレジストマスクの厚さを図５Ａの例よりも所定量だけ厚くすることでプロトンのエネルギーを吸収し、プロトンの濃度分布のピーク位置を浅くする。これにより、第１バッファ領域２０よりも浅い位置に第３バッファ領域２４を形成できる。本例では、第１バッファ領域２０−２に相当する第３バッファ領域２４は形成されていない。プロトンが、第３バッファ領域２４を覆うレジストマスク内に停止することで半導体基板１０の内部にプロトンが入らない。

特に、プロトンの加速エネルギーに対するレジストマスクの遮蔽効果を奏する厚さは、加速エネルギーに依存する。そのため、レジスト端部のだれにより、最も深い第１バッファ領域２０−４と第３バッファ領域２４−４との境界部分は、これより浅い第１バッファ領域２０−３と第３バッファ領域２４−３との境界部分よりも、レジストマスク側（チップの外周側、Ｘ軸方向の負の向き）に位置してよい。また、レジストマスクの端部のだれ方によって、第１バッファ領域２０と第３バッファ領域２４との境界部分は、浅い第３バッファ領域２４の方で角部を有する場合と、深い第１バッファ領域２０の方で滑らかな湾曲状である場合と、の少なくともどちらか一方であってよい。第３バッファ領域２４の深さ方向の個数を第１バッファ領域２０より増減させることは、適宜行えばよい。これにより、図５Ａの構成と同様の効果を奏する。

図６Ａは、複数の第１バッファ領域２０を備える半導体装置１００の他の例を示す断面図である。本例では、隣接する第１バッファ領域２０の深さ方向における間隔のうち、いずれか１つ以上の間隔が、他の間隔よりも大きい。当該いずれか１つ以上の間隔は、他の間隔の５倍以上であってよく、１０倍以上であってもよい。

図６Ａの例では、最もコレクタ領域２８に近い第１バッファ領域２０−１と、次の第１バッファ領域２０−２との間隔Ｐ１が、第１バッファ領域２０−２と、次の第１バッファ領域２０−３との間隔Ｐ２より大きい。間隔Ｐ１が、間隔Ｐ２の５倍以上であってよく、１０倍以上であってもよい。バッファ領域の間隔とは、各バッファ領域における深さ方向のドーピング濃度分布のピーク位置の間隔であってよい。このような構造により、活性部８０の耐圧をより低下させることができる。

図６Ｂは、複数の第１バッファ領域２０を備える半導体装置１００の他の一例を示す断面図である。図６Ａに示した半導体装置１００との相違点は、１つ以上の第３バッファ領域２４を更に備える点である。他の構造は、図６Ａに示した半導体装置１００と同一である。図６Ｂに示した半導体装置１００は、第３バッファ領域２４−２、第３バッファ領域２４−３および第３バッファ領域２４−４を備える。

第３バッファ領域２４−２、第３バッファ領域２４−３および２４−４は、第１バッファ領域２０よりも半導体基板１０の外周側に設けられる。それぞれの第３バッファ領域２４の少なくとも一部分は、エッジ部７０に設けられる。また、第３バッファ領域２４−２は第１バッファ領域２０−２と連続して形成され、第３バッファ領域２４−３は第１バッファ領域２０−３と連続して形成され、第３バッファ領域２４−４は第１バッファ領域２０−４と連続して設けられる。第３バッファ領域２４−２は、対応する第１バッファ領域２０−２よりも浅く形成されており、第３バッファ領域２４−３は、対応する第１バッファ領域２０−３よりも浅く形成されており、第３バッファ領域２４−４は、対応する第１バッファ領域２０−４よりも浅く形成されている。

例えばプロトンを半導体基板１０に注入して第１バッファ領域２０を形成するときに、第３バッファ領域２４に対応する領域を覆うレジストマスクの厚さを図６Ａの例よりも所定量だけ厚くすることでプロトンのエネルギーを吸収し、プロトンの濃度分布のピーク位置を浅くする。これにより、第１バッファ領域２０よりも浅い位置に第３バッファ領域２４を形成できる。

また、レジスト端部のだれの影響により、最も深い第１バッファ領域２０−４と第３バッファ領域２４−４との境界部分は、これより浅い第１バッファ領域２０−３と第３バッファ領域２４−３との境界部分よりも、レジストマスク側（チップの外周側、Ｘ軸方向の負の向き）に位置してよい。また、レジストマスクの端部のだれ方によって、第１バッファ領域２０と第３バッファ領域２４との境界部分は、浅い第３バッファ領域２４の方で角部を有する場合と、深い第１バッファ領域２０の方で滑らかな湾曲状である場合と、の少なくともどちらか一方であってよい。第３バッファ領域２４の深さ方向の個数を第１バッファ領域２０より増減させることは、適宜行えばよい。これにより、図６Ａの構成と同様の効果を奏する。

図７は、半導体装置１００の他の例を示す断面図である。本例の半導体装置１００は、ベース領域１４の下方に、ドリフト領域１８よりもドーピング濃度の高いＮ＋型の蓄積領域１６を有する。また、ベース領域１４の上方に、ドリフト領域１８よりもドーピング濃度の高いＮ＋型のエミッタ領域１２を有する。エミッタ領域１２および蓄積領域１６は、トレンチ部３０に挟まれた領域において、トレンチ部３０の下端よりも上側に設けられる。エミッタ領域１２および蓄積領域１６以外の構造は、図１から図６Ｂにおいて説明したいずれかの態様の半導体装置１００と同一である。

蓄積領域１６を設けることで、蓄積領域１６の下方におけるキャリア濃度を上昇させて、オン電圧を低下させることができる。また、蓄積領域１６を設けることで、活性部８０の耐圧がさらに下がっても良い。Ｘ軸方向において、第１バッファ領域２０の端部は、蓄積領域１６の端部と同一位置に設けられてよく、エッジ部７０側に設けられてよく、活性部８０の中央側に設けられてもよい。第１バッファ領域２０は、図５Ａ、図５Ｂ、図６Ａおよび図６Ｂの例と同様に、複数個形成されていてよい。

図８は、半導体装置１００の他の例を示す断面図である。本例の半導体装置１００は、図１から図７において説明したいずれかの態様の半導体装置１００の構造において、コレクタ領域２８の一部に代えて、Ｎ＋型の高濃度領域２９を有する。高濃度領域２９は、エッジ部７０の全体に形成されてよい。高濃度領域２９は、活性部８０の一部にも設けられてよい。図８の例では、高濃度領域２９は、活性部８０のうち、エッジ部７０に隣接する領域にも設けられている。

第１バッファ領域２０は、コレクタ領域２８よりもエッジ部７０側まで形成されている。Ｘ軸方向における、高濃度領域２９と、コレクタ領域２８との境界の位置をＸ３とすると、第１バッファ領域２０の端部の位置Ｘ２は、位置Ｘ３よりもエッジ部７０側に配置されている。この高濃度領域２９を形成することにより、エッジ部７０で発生する相対的なホール電流を抑制することができるため、エミッタ領域１２への電流集中を防ぐことができる。その結果、アバランシェ耐量をさらに高めることができる。

また、第１バッファ領域２０および第２バッファ領域２２の間には、厚みが徐々に変化し、且つ、ドリフト領域１８よりもドーピング濃度が高い接続バッファ領域２１が設けられている。接続バッファ領域２１のドーピング濃度は、第１バッファ領域２０および第２バッファ領域２２の少なくとも一方と同一であってよい。

コレクタ領域２８のエッジ部７０側の端部と対向する位置Ｘ３から、最も活性部８０側に設けられたウェル領域４２−１のエッジ部７０側の端部に対向する位置Ｘ６までの間に、接続バッファ領域２１が配置されてよい。つまり、接続バッファ領域２１と第１バッファ領域２０との境界位置Ｘ２と、接続バッファ領域２１と第２バッファ領域２２との境界位置Ｘ４の双方が、位置Ｘ３から位置Ｘ６の間に配置されている。

また、最も活性部８０側のウェル領域４２−１の、活性部８０側の端部に対向する位置Ｘ１に、第２バッファ領域２２または接続バッファ領域２１が設けられていてよい。つまり、位置Ｘ１には、第１バッファ領域２０よりも厚みの小さいバッファ領域が設けられていてよい。これにより、ウェル領域４２−１と、バッファ領域との距離を保ち、エッジ部７０において耐圧を上昇させることができ、先に活性部８０でアバランシェ降伏しやすくなるため、アバランシェ耐量を維持することができる。

ウェル領域４２−１の当該端部に対向する位置Ｘ１には、接続バッファ領域２１が設けられておらず、第２バッファ領域２２が設けられていてよい。つまり、第２バッファ領域２２と接続バッファ領域２１との境界の位置Ｘ４は、ウェル領域４２−１の端部の位置Ｘ１よりも活性部８０側に配置されることが好ましい。

また、当該断面において、少なくとも一つのトレンチ部３０は、最も活性部８０側のウェル領域４２−１の内部に設けられてよい。当該トレンチ部３０と対向する位置Ｘ５に、第２バッファ領域２２または接続バッファ領域２１が設けられてよい。図８の例では、位置Ｘ５には第２バッファ領域２２が設けられている。このような構造によっても、エッジ部７０におけるアバランシェ降伏を抑制できる。

接続バッファ領域２１は、Ｘ軸方向において、活性部８０からエッジ部７０にまたがって形成されていてもよい。つまり、ウェル領域４２−１の端部と対向する位置Ｘ１には、接続バッファ領域２１が設けられていてもよい。接続バッファ領域２１のＸ軸方向における幅は、ウェル領域４２−１の幅の半分より大きくてよく、ウェル領域４２−１の幅より大きくてもよい。接続バッファ領域２１を広範囲に設けることで、バッファ領域の厚みの変動を緩やかにできる。なお、接続バッファ領域２１の形状は、第１バッファ領域２０を形成するべく不純物を注入する際に用いるマスクの形状で調整できる。当該マスクは、端部において厚みが徐々に減少する形状を有する。半導体基板１０に注入される不純物の飛程は、マスクの厚みにより変化するので、マスクの端部部分の形状を調整することで、接続バッファ領域２１の形状を調整できる。

なお、高濃度領域２９の上面全体が、いずれかのバッファ領域で覆われていることが好ましい。これにより、半導体基板１０の下面側に傷等が生じても、当該傷をバッファ領域で覆うことができる。これにより、空乏層がコレクタ電極５４に達することを抑制できる。

図９は、半導体基板１０の上面における、ウェル領域４２と、第１バッファ領域２０との位置関係の一例を示す図である。図９においては、半導体基板１０の上面の一部における、ウェル領域４２および第１バッファ領域２０を示している。

上述したように、最も活性部８０型のウェル領域４２−１は、活性部８０を囲んで設けられる。一例として活性部８０は複数の直線部９３と、複数のコーナー部９４とを有する矩形形状である。コーナー部９４は、曲線状であってよい。図９では、１つのコーナー部９４と、当該コーナー部９４に接続される２つの直線部９３を部分的に示している。

図９では、第１バッファ領域２０のエッジ部７０側の端部の位置Ｘ２を点線で示している。直線部９３においては、第１バッファ領域２０は、ウェル領域４２−１と対向する位置には設けられていない。直線部９３においては、第１バッファ領域２０の端部の位置Ｘ２は、ウェル領域４２−１の端部と平行に配置されてよい。

一方で、コーナー部９４においては、第１バッファ領域２０は、ウェル領域４２−１と対向する位置まで形成されている。コーナー部９４における第１バッファ領域２０の端部の位置Ｘ２は、直線部９３における直線状の位置Ｘ２を延長した線よりも、半導体基板１０の端部側に突出している。

第１バッファ領域２０は、コーナー部９４のウェル領域４２−１の曲線部分のうち、半分以上の長さに渡って、ウェル領域４２−１と重なるように形成されてよく、３／４以上の長さに渡って、ウェル領域４２−１と重なるように形成されてよい。ウェル領域４２−１の長さとは、ウェル領域４２−１の活性部８０側の端部の長さを指してよい。このような構造により、電界が比較的に集中しやすいコーナー部９４を保護することができる。このため、半導体装置１００の耐量を向上させることができる。

図１０は、半導体装置１００の製造方法の一例を示す図である。まず、ステップＳ２００において、半導体基板１０の下面に、レジストマスク１１０を形成する。レジストマスク１１０は、エッジ部７０となる領域を覆ってよい。そして、レジストマスク１１０に覆われていない領域に、半導体基板１０の下面側から不純物を注入する。図１０から図１３においては、注入された不純物の位置を×印で模式的に示す場合がある。当該不純物は、例えばＳｅ（セレン）である。当該不純物は、第２バッファ領域２２が形成される領域よりも深い位置に注入される。不純物の注入後、レジストマスク１１０を除去する。

次に、ステップＳ２０２において、半導体基板１０の下面側から不純物を注入する。当該不純物は、例えばＰ（リン）またはＨ＋（プロトン）である。当該不純物は、エッジ部７０および活性部８０の両方において、第２バッファ領域２２が形成される領域と同程度の深さに注入される。また、コレクタ領域２８を形成すべき領域に、Ｂ（ボロン）等の不純物を注入する。

次に、ステップＳ２０４において、熱処理を行い、それぞれの不純物を拡散させる。これにより、第１バッファ領域２０、第２バッファ領域２２およびコレクタ領域２８を形成できる。

また、ステップＳ２００の後に、９００℃程度の熱処理を行ってもよい。これにより、第１バッファ領域２０のうち、比較的に深い領域を形成する。そして、コレクタ領域２８を形成すべき領域に、Ｂ（ボロン）等の不純物を注入して、レーザー等によりアニールする。これにより、コレクタ領域２８が形成できる。更に、半導体基板１０の下面全体に対して、第２バッファ領域２２が形成される領域と同程度の深さにプロトンを注入する。そして、３００℃〜５００℃程度で熱処理を行うことで、第１バッファ領域２０の浅い部分と、第２バッファ領域２２とが形成できる。

図１１は、半導体装置１００の製造方法の他の例を示す図である。本例では、図６Ａに示したように、深さ方向において複数の第１バッファ領域２０を形成する。まず、ステップＳ２１０において、半導体基板１０の下面にメタルマスク１２０を形成する。メタルマスク１２０は、エッジ部７０となる領域を覆ってよい。そして、メタルマスク１２０に覆われていない領域に、半導体基板１０の下面側から不純物を注入する。当該不純物は、例えばプロトンである。当該不純物は、飛程を変更して複数回注入される。当該不純物は、複数の第１バッファ領域２０のうち、最もコレクタ領域２８に近い第１バッファ領域２０−１以外の第１バッファ領域２０に対応する深さ位置に注入されてよい。不純物の注入後、メタルマスク１２０を除去する。メタルマスク１２０を、レジストマスクとしてもよい。レジストマスクの場合、端の形状が点線のように厚さが薄くなる場合がある。この場合、エッジ部７０側にも不純物が注入され、かつ飛程が浅くなってよい。

次に、ステップＳ２１２において、半導体基板１０の下面側からボロン等の不純物を注入してレーザーアニールすることで、コレクタ領域２８を形成する。そして、半導体基板１０の下面側からプロトン等の不純物を注入する。当該不純物は、エッジ部７０および活性部８０の両方において、第２バッファ領域２２が形成される領域と同程度の深さに注入される。

次に、ステップＳ２１４において、３００℃〜５００℃程度で熱処理を行い、プロトン等の不純物を拡散させる。これにより、第１バッファ領域２０および第２バッファ領域２２を形成できる。

図１２は、半導体装置１００の製造方法の他の例を示す図である。本例では、図７に示したように、半導体基板１０の比較的に深い位置に、１つ以上の第１バッファ領域２０を形成する。まず、ステップＳ２２０において、半導体基板１０の下面にメタルマスク１２０を形成する。メタルマスク１２０は、エッジ部７０となる領域を覆ってよい。そして、メタルマスク１２０に覆われていない領域に、半導体基板１０の下面側から不純物を注入する。当該不純物は、例えばプロトンである。当該不純物は、飛程を変更して複数回注入される。当該不純物は、複数の第１バッファ領域２０のうち、最もコレクタ領域２８に近い第１バッファ領域２０−１以外の第１バッファ領域２０に対応する深さ位置に注入されてよい。不純物の注入後、メタルマスク１２０を除去する。

次に、ステップＳ２１２およびステップＳ２１４と同様の、ステップＳ２２２およびステップＳ２２４を行う。これにより、コレクタ領域２８、第１バッファ領域２０および第２バッファ領域２２を形成できる。メタルマスク１２０を、レジストマスクとしてもよい。レジストマスクの場合、端の形状が点線のように厚さが薄くなる場合がある。この場合、エッジ部７０側にも不純物が注入され、かつ飛程が浅くなってよい。

図１３は、半導体装置１００の製造方法の他の例を示す図である。まずステップＳ２３０において、仮基板１３１の上面にＮ−型のエピタキシャル層１１を形成する。仮基板１３１およびエピタキシャル層１１は、半導体基板１０と同一の材料で形成されてよい。そして、エピタキシャル層１１の上面に、レジストマスク１３０を形成する。レジストマスク１３０は、エッジ部７０となる領域を覆ってよい。そして、レジストマスク１３０に覆われていない領域に、エピタキシャル層１１の上面側からリン等の不純物を注入する。不純物を注入した後に、９００℃程度の熱処理を行うことで、第１バッファ領域２０の一部の領域が形成される。不純物を注入した後、レジストマスク１３０を除去する。

次に、ステップＳ２３２において、エピタキシャル層１１の上面に更にエピタキシャル層を形成して、ドリフト領域１８を形成する。ドリフト領域１８を形成した後に、仮基板１３１の下面側を研磨する。仮基板１３１を研磨する前に、トレンチ部３０等の上面側の構造をドリフト領域１８に形成してよい。

次に、ステップＳ２３４において、研磨された仮基板１３１の下面側から、エッジ部７０および活性部８０の両方に対して、ボロン等の不純物を注入して熱処理を行う。これによりコレクタ領域２８を形成する。また、エッジ部７０および活性部８０の両方に対して、リンまたはプロトン等の不純物を注入して熱処理を行う。これにより、第１バッファ領域２０および第２バッファ領域２２を形成する。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

１０・・・半導体基板、１１・・・エピタキシャル層、１２・・・エミッタ領域、１４・・・ベース領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・第１バッファ領域、２１・・・接続バッファ領域、２２・・・第２バッファ領域、２４・・・第３バッファ領域、２８・・・コレクタ領域、２９・・・高濃度領域、３０・・・トレンチ部、４２・・ウェル領域、４４・・・接続部、４６・・・絶縁膜、４８・・・チャネルストッパ、５２・・・エミッタ電極、５３・・・層間絶縁膜、５４・・・コレクタ電極、５６・・・保護膜、５８・・・金属膜、７０・・・エッジ部、８０・・・活性部、９０・・・点線、９２・・・鎖線、９３・・・直線部、９４・・・コーナー部、１００・・・半導体装置、１１０・・・レジストマスク、１２０・・・メタルマスク、１３０・・・レジストマスク、１３１・・・仮基板

Claims (14)

1. 第１導電型のドリフト領域を有する半導体基板に形成された活性部およびエッジ部を備える半導体装置であって、
   前記活性部における前記半導体基板は、
   前記ドリフト領域の下方に形成された第２導電型のコレクタ領域と、
   前記ドリフト領域の上方に形成された第２導電型のベース領域と、
   少なくとも一部の前記ドリフト領域の下方で、且つ、前記コレクタ領域の上方に形成され、前記ドリフト領域よりもドーピング濃度の高い第１導電型の第１バッファ領域と
   を有し、
   前記エッジ部における前記半導体基板は、
   少なくとも一部の前記ドリフト領域の下方に形成され、前記ドリフト領域よりもドーピング濃度の高い第１導電型の第２バッファ領域と、
   前記半導体基板の上面と前記ドリフト領域との間に形成され、前記ベース領域よりもドーピング濃度の高い第２導電型のウェル領域と
   を有し、
   前記第１バッファ領域が、前記第２バッファ領域よりも、前記半導体基板の深さ方向において厚く形成されていて、
   前記第１バッファ領域の前記エッジ部側の端部は、前記ウェル領域の前記活性部側の端部よりも前記活性部側に位置する半導体装置。
2. 前記活性部における前記半導体基板は、前記半導体基板の上面に形成され、前記ドリフト領域まで達するトレンチ部を有し、
   前記第１バッファ領域の上端から、前記トレンチ部の下端までの前記ドリフト領域の厚みが、前記第２バッファ領域の上端から、前記ウェル領域の下端までの前記ドリフト領域の厚みよりも小さい
   請求項１に記載の半導体装置。
3. 前記トレンチ部の下端と、前記ウェル領域の下端との深さ方向の位置の差分よりも、前記第１バッファ領域と前記第２バッファ領域の厚みの差分の方が大きい
   請求項２に記載の半導体装置。
4. 前記半導体基板は、前記活性部と前記エッジ部とで同一の厚みを有する
   請求項１から３のいずれか一項に記載の半導体装置。
5. 前記第１バッファ領域の上端が、前記第２バッファ領域の上端よりも前記半導体基板の上面側に設けられている
   請求項４に記載の半導体装置。
6. 前記第１バッファ領域および前記第２バッファ領域のそれぞれは、前記半導体基板の深さ方向において１つ以上設けられ、
   深さ方向に設けられた前記第１バッファ領域の個数は、深さ方向に設けられた前記第２バッファ領域の個数よりも多い
   請求項１から５のいずれか一項に記載の半導体装置。
7. 前記第１バッファ領域は、前記コレクタ領域よりも、前記エッジ部側まで形成されている
   請求項１から６のいずれか一項に記載の半導体装置。
8. 前記半導体基板は、前記第１バッファ領域と前記第２バッファ領域との間において傾斜を有し、且つ、前記ドリフト領域よりもドーピング濃度が高い第１導電型の接続バッファ領域を有し、
   前記コレクタ領域の前記エッジ部側の端部と対向する位置から、最も前記活性部側に設けられた前記ウェル領域の前記エッジ部側の端部に対向する位置の間に、前記接続バッファ領域が配置されている
   請求項７に記載の半導体装置。
9. 最も前記活性部側に設けられた前記ウェル領域の前記活性部側の端部に対向する位置に、前記第２バッファ領域または前記接続バッファ領域が設けられている
   請求項８に記載の半導体装置。
10. 前記半導体基板は、最も前記活性部側の前記ウェル領域に設けられたトレンチ部を有し、
    前記トレンチ部に対向する位置に、前記第２バッファ領域または前記接続バッファ領域が設けられている
    請求項８に記載の半導体装置。
11. 前記半導体基板は、最も前記活性部側の前記ウェル領域に設けられたトレンチ部を有し、
    前記トレンチ部の延伸方向に垂直であり且つ前記トレンチ部が複数配列される水平方向における前記接続バッファ領域の幅は、前記水平方向における前記ウェル領域の幅の半分より大きい
    請求項８に記載の半導体装置。
12. 前記上面にエミッタ電極を更に備え、
    前記活性部における前記半導体基板は、前記ベース領域の上方に形成され、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域を有し、
    前記ベース領域または前記コンタクト領域は、前記エミッタ電極に接触し、
    前記ウェル領域は、前記エミッタ電極に接触する
    請求項１から１１のいずれか一項に記載の半導体装置。
13. 第１導電型のドリフト領域を有する半導体基板に形成された活性部およびエッジ部を備える半導体装置であって、
    前記活性部における前記半導体基板は、
    前記ドリフト領域の下方に形成された第２導電型のコレクタ領域と、
    少なくとも一部の前記ドリフト領域の下方で、且つ、前記コレクタ領域の上方に形成され、前記ドリフト領域よりもドーピング濃度の高い第１導電型の第１バッファ領域と
    を有し、
    前記エッジ部における前記半導体基板は、少なくとも一部の前記ドリフト領域の下方に形成され、前記ドリフト領域よりもドーピング濃度の高い第１導電型の第２バッファ領域を有し、
    前記第１バッファ領域が、前記第２バッファ領域よりも、前記半導体基板の深さ方向において厚く形成されていて、
    前記第１バッファ領域は、前記コレクタ領域よりも、前記エッジ部側まで形成されている半導体装置。
14. 第１導電型のドリフト領域を有する半導体基板に形成された活性部およびエッジ部を備える半導体装置であって、
    前記活性部における前記半導体基板は、
    前記ドリフト領域の下方に形成された第２導電型のコレクタ領域と、
    少なくとも一部の前記ドリフト領域の下方で、且つ、前記コレクタ領域の上方に形成され、前記ドリフト領域よりもドーピング濃度の高い第１導電型の第１バッファ領域と、
    前記半導体基板の上面に形成され、前記ドリフト領域まで達するトレンチ部と
    を有し、
    前記エッジ部における前記半導体基板は、
    少なくとも一部の前記ドリフト領域の下方に形成され、前記ドリフト領域よりもドーピング濃度の高い第１導電型の第２バッファ領域と、
    前記半導体基板の上面と前記ドリフト領域との間に形成された第２導電型のウェル領域と
    を有し、
    前記第１バッファ領域が、前記第２バッファ領域よりも、前記半導体基板の深さ方向において厚く形成されていて、
    前記第１バッファ領域の上端から、前記トレンチ部の下端までの前記ドリフト領域の厚みが、前記第２バッファ領域の上端から、前記ウェル領域の下端までの前記ドリフト領域の厚みよりも小さく、 前記活性部は、前記半導体基板の上面において複数の直線部と、複数のコーナー部を有する領域内に形成され、
    前記活性部の外周に沿って前記ウェル領域が形成されており、
    前記複数の直線部においては、前記第１バッファ領域が前記ウェル領域と対向する位置には形成されておらず、
    前記複数のコーナー部においては、前記第１バッファ領域が前記ウェル領域と対向する位置まで形成されている半導体装置。

Images