JP6918094B2 - Flexible circuit board - Google Patents
Flexible circuit board Download PDFInfo
- Publication number
- JP6918094B2 JP6918094B2 JP2019503656A JP2019503656A JP6918094B2 JP 6918094 B2 JP6918094 B2 JP 6918094B2 JP 2019503656 A JP2019503656 A JP 2019503656A JP 2019503656 A JP2019503656 A JP 2019503656A JP 6918094 B2 JP6918094 B2 JP 6918094B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- pattern
- connection pad
- flexible circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、フレキシブル回路基板に関する。 The present invention relates to a flexible circuit board.
最近、電子機器が小型化するにつれて、フレキシブル回路基板を用いたチップオンフィルム(Chip On Film:COF)パッケージ技術が用いられている。フレキシブル回路基板及びこれを用いたCOFパッケージ技術は、例えば、液晶表示装置(Liquid Crystal Display;LCD)、有機発光ダイオード(Organic Light Emitting Diode)ディスプレイ装置などのフラットパネルディスプレイ(Flat Panel Display;FPD)に利用される。 Recently, as electronic devices have become smaller, chip-on-film (COF) packaging technology using a flexible circuit board has been used. Flexible circuit boards and COF packaging technology using them have been applied to flat panel displays (Flat Panel Display; FPD) such as liquid crystal displays (LCD) and organic light equity display devices. It will be used.
フレキシブル回路基板上には、電気的信号を伝達するための導電配線パターンが形成できる。このような導電配線の開放/短絡有無などを判別するために、基板上の別途のテストパッドまたはビア(via)を取り囲むビアランド(via land)と電気的に接触するプローブを用いることができる。 A conductive wiring pattern for transmitting an electrical signal can be formed on the flexible circuit board. In order to determine whether or not the conductive wiring is open / short-circuited, a separate test pad on the substrate or a probe that electrically contacts the via land surrounding the via can be used.
ところが、別個のテストパッドを形成する場合、基板上に余分なスペースが必要とされて電子装置の小型化のニーズに合致しない面があり、ビアランドをプローブと直接接触して検査する場合に接触による異物及び端子不良が発生するという問題がある。 However, when forming a separate test pad, extra space is required on the substrate, which does not meet the needs for miniaturization of electronic devices. There is a problem that foreign matter and terminal defects occur.
本発明が解決しようとする技術的課題は、ビアランドに端子不良を発生させることなく、短絡/開放有無を検査することができるフレキシブル回路基板を提供することにある。 A technical problem to be solved by the present invention is to provide a flexible circuit board capable of inspecting the presence or absence of a short circuit / opening without causing a terminal defect in the via land.
本発明の技術的課題は、上述した技術的課題に制限されず、上述していない別の技術的課題は、以降の記載から当業者に明確に理解できるだろう。 The technical problem of the present invention is not limited to the above-mentioned technical problem, and other technical problems not mentioned above will be clearly understood by those skilled in the art from the following description.
上記技術的課題を達成するための本発明の一実施形態に係るフレキシブル回路基板は、一面上にテスト領域が定義されたベース基板、前記ベース基板の前記一面上に形成された第1配線パターンとそれぞれ電気的に接続される少なくとも一つの第1接続パッド、前記ベース基板の前記一面上に配置され、前記ベース基板の前記一面の反対面である他面に形成された第2配線パターンとそれぞれ電気的に接続される少なくとも一つの第2接続パッド、及び前記第2接続パッドから前記テスト領域上に延びたテストパターンを含む。 The flexible circuit board according to the embodiment of the present invention for achieving the above technical problems includes a base board in which a test area is defined on one surface, and a first wiring pattern formed on the one surface of the base board. At least one first connection pad, which is electrically connected to each other, and a second wiring pattern arranged on the one surface of the base substrate and formed on the other surface opposite to the one surface of the base substrate, respectively, are electrically connected. Includes at least one second connection pad that is specifically connected and a test pattern that extends from the second connection pad onto the test area.
本発明の幾つかの実施形態において、前記テストパターンは、前記第1接続パッドから前記テスト領域上に延びた第1テストパターン、および前記第2接続パッドから前記テスト領域上に延びた第2テストパターンを含むことができる。 In some embodiments of the present invention, the test pattern is a first test pattern extending from the first connection pad onto the test area, and a second test extending from the second connection pad onto the test area. Can include patterns.
本発明の幾つかの実施形態において、前記第1テストパターンと前記第2テストパターンは、前記テスト領域内で交差して配置できる。 In some embodiments of the invention, the first test pattern and the second test pattern can be arranged intersecting within the test area.
本発明の幾つかの実施形態において、前記テスト領域は、前記第1テストパターンが配置される第1テスト領域、および前記第2テストパターンが配置される第2テスト領域を含むことができる。 In some embodiments of the present invention, the test area may include a first test area in which the first test pattern is located and a second test area in which the second test pattern is arranged.
本発明の幾つかの実施形態において、前記第1テスト領域または前記第2テスト領域は、前記第1接続パッドと前記第2接続パッドとの間に配置できる。 In some embodiments of the present invention, the first test area or the second test area can be arranged between the first connection pad and the second connection pad.
本発明の幾つかの実施形態において、第1テスト領域または前記第2テスト領域は、フレキシブル回路基板の端部と前記第1接続パッドまたは前記第2接続パッドとの間に配置できる。 In some embodiments of the invention, the first test area or the second test area can be located between the end of the flexible circuit board and the first connection pad or the second connection pad.
本発明の幾つかの実施形態において、前記テストパターンは、プローブスキャニング進行方向に対して45度乃至135度をなすことができる。 In some embodiments of the invention, the test pattern can be 45 to 135 degrees with respect to the probe scanning traveling direction.
本発明の幾つかの実施形態において、前記第2接続パッドは、前記第2配線パターンと電気的に接続され、前記ベース基板を貫通するビアと垂直に(vertically)オーバーラップすることができる。 In some embodiments of the invention, the second connection pad is electrically connected to the second wiring pattern and can vertically overlap with vias penetrating the base substrate.
本発明の実施形態に係るフレキシブル回路基板によれば、配線パターンに短絡/開放不良有無をテストするために別個のテストパッドを備えないため、基板の小型化に有利な効果を持つことができる。 According to the flexible circuit board according to the embodiment of the present invention, since the wiring pattern is not provided with a separate test pad for testing the presence or absence of a short circuit / opening defect, it is possible to have an advantageous effect on the miniaturization of the board.
また、プローブを用いた接触検査の際に、プローブがビアランドではなくテストパターンと接触しながら、接触によるビアランドの異物及び端子不良の発生を減少させることができる。 Further, in the contact inspection using the probe, it is possible to reduce the occurrence of foreign matter and terminal defects in the vialand due to the contact while the probe is in contact with the test pattern instead of the vialand.
本発明の効果は上述した効果に限定されず、上述していない別の効果は請求の範囲の記載から当業者に明確に理解できるだろう。 The effects of the present invention are not limited to those described above, and other effects not described above will be clearly understood by those skilled in the art from the claims.
本発明の利点、特徴、及びそれらを達成する方法は、添付図面と共に詳細に後述されている実施形態を参照すると明確になるだろう。しかし、本発明は、以下で開示する実施形態に限定されるものではなく、互いに異なる多様な形態で実現される。但し、本実施形態は、単に本発明の開示を完全たるものにし、本発明の属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。本発明は、請求項の範疇によってのみ定義される。図示された構成要素の大きさおよび相対的な大きさは、説明の明瞭性のために誇張したものであることもある。明細書全体にわたって、同一の参照符号は同一の構成要素を指し示し、「および/または」は記載されたアイテムのそれぞれおよび一つ以上の全ての組み合わせを含む。 The advantages, features, and methods of achieving them of the present invention will become clear with reference to the embodiments described in detail below with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, and is realized in various forms different from each other. However, the present embodiment is provided merely to complete the disclosure of the present invention and to fully inform a person having ordinary knowledge in the technical field to which the present invention belongs the scope of the invention. The present invention is defined only by the claims. The size and relative size of the components shown may be exaggerated for clarity of explanation. Throughout the specification, the same reference numerals refer to the same components, and "and / or" includes each and all combinations of one or more of the items described.
素子(elements)または層が他の素子または層の「上(on)」にあると記載された場合は、他の素子または層の真上に存在する場合だけでなく、それらの間に別の層または別の素子が介在している場合も含む。これに対し、素子が「直接上(directly on)」または「真上」にあると記載された場合は、それらの間に別の素子または層が介在していないことを示す。 When an element or layer is described as being "on" of another element or layer, it is not only when it is directly above the other element or layer, but also between them. It also includes the case where a layer or another element is interposed. On the other hand, when an element is described as "directly on" or "directly above", it indicates that no other element or layer is interposed between them.
空間的に相対的な用語である「下(below)」、「下(beneath)」、「下部(lower)」、「上(above)」、「上部(upper)」などは、図示されているように、一つの素子または構成要素と他の素子または構成要素との相関関係を容易に記述するために使用できる。空間的に相対的な用語は、図示されている方向に加えて、使用時または動作時に素子の互いに異なる方向を含む用語として理解されるべきである。例えば、図示されている素子を覆す場合、他の素子の「下(below)」または「下(beneath)」と記述された素子は、他の素子の「上(above)」に配置できる。よって、例示的な用語である「下」は、下方向と上方向をすべて含むことができる。素子は他の方向にも配向できる。これにより、空間的に相対的な用語は配向に応じて解釈できる。 Spatically relative terms such as "lower", "beneath", "lower", "above", "upper", etc. are illustrated. As such, it can be used to easily describe the correlation between one element or component and another element or component. Spatial relative terms should be understood as terms that include different directions of the elements during use or operation, in addition to the directions shown. For example, when overturning the illustrated element, the element described as "below" or "beneath" of the other element can be placed "above" of the other element. Therefore, the exemplary term "down" can include all downwards and upwards. The device can be oriented in other directions as well. This allows spatially relative terms to be interpreted according to orientation.
本明細書で使用された用語は、実施形態を説明するためのもので、本発明を限定するものではない。本明細書において、単数型は文言で特に言及しない限り複数型も含み、「含む(comprises)」および/または「含む(comprising)」は、言及された構成要素の他に、一つ以上の別の構成要素の存在または追加を排除しない。 The terms used herein are for purposes of describing embodiments and are not intended to limit the invention. In the present specification, the singular type also includes the plural type unless otherwise specified in the wording, and "comprises" and / or "comprising" are one or more other than the components mentioned. Does not preclude the existence or addition of components of.
たとえ「第1」、「第2」などの用語は様々な素子または構成要素を叙述するために使用されるが、これらの素子または構成要素はこれらの用語によって限定されないのは勿論である。これらの用語は、単に一つの素子または構成要素を他の素子または構成要素と区別するために使用するのである。よって、以下で言及される第1素子または構成要素は本発明の技術的思想内で第2素子または構成要素であることもある。 Although terms such as "first" and "second" are used to describe various elements or components, it goes without saying that these elements or components are not limited by these terms. These terms are used solely to distinguish one element or component from another. Therefore, the first element or component referred to below may be the second element or component within the technical idea of the present invention.
別途の定義がない限り、本発明で使用されるすべての用語(技術および科学的用語を含む)は、本発明の属する技術分野における通常の知識を有する者に共通に理解できる意味で使用できるのである。また、一般に使用される辞書に定義されている用語は、明白に特別に定義されていない限り、理想的または過度に解釈されない。 Unless otherwise defined, all terms used in the present invention (including technical and scientific terms) may be used in a way that is commonly understood by those with ordinary knowledge in the technical field to which the present invention belongs. be. Also, terms defined in commonly used dictionaries are not ideally or over-interpreted unless explicitly specifically defined.
図1は本発明の一実施形態に係るフレキシブル回路基板を示す図、図2は図1のA−A’線に沿った断面図である。 FIG. 1 is a view showing a flexible circuit board according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line AA'of FIG.
図1および図2を参照すると、本発明の一実施形態に係るフレキシブル回路基板1は、ベース基板10、ベース基板上の一面上に形成された第1配線パターン15、第1接続パッド50、第2接続パッド30、第1テストパターン40、第2テストパターン20、およびベース基板の他面上に形成された第2配線パターン16を含む。
Referring to FIGS. 1 and 2, the
ベース基板10は、柔軟性のある材質で形成でき、フレキシブル回路基板1に基材として含まれ、フレキシブル回路基板1が曲がったり折れたりするようにすることができる。ベース基板10は、例えば、ポリイミドフィルムであり得る。これとは異なり、ベース基板10は、PETフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム、または絶縁金属箔であってもよい。本発明の一実施形態に係る電子装置1において、ベース基板10はポリイミドフィルムであると説明する。
The
第1配線パターン15はベース基板10の一面上に形成できる。説明の便宜のために、第1配線パターン15と第1テストパターン40などが配置されるベース基板10上の面を一面とし、第2配線パターン16が配置されるベース基板10の面に他面とする。第1配線パターン15は、図1に示すように、一定の幅と間隔をもって互いに離隔して配置された複数の配線パターンであり得る。
The
第1配線パターン15は、例えば、銅などの導電性物質を含むことができるが、本発明はこれに限定されるものではない。具体的には、第1配線パターン15は、金、アルミニウムなど、電気伝導性を有する物質からなり得る。
The
第1配線パターン15は、少なくとも一つのサブパターン15_1、15_2を含むことができる。
The
第1配線パターン15は、第1接続パッド50にそれぞれ接続され、第1接続パッド50に電気的信号を伝達することができる。具体的には、第1サブパターン15_1は第1サブパッド50_1に接続され、第2サブパターン15_2は第2サブパッド50_2に接続され得る。
The
また、第1配線パターン15は、第1接続パッド50を介して第1テストパターン40と電気的に接続できる。具体的には、第1サブパターン15_1は、第1サブパッド50_1を介して第1サブテストパターン40_1と電気的に接続でき、第2サブパターン15_2は、第2サブパッド50_2を介して第2サブテストパターン40_2と電気的に接続できる。第1配線パターン15の一端は第1接続パッド50に接続され、第1配線パターンの他端(図示せず)は別のパッドまたは接続端子に接続され得る。
Further, the
ここで、第1接続パッド50は、例えば、フレキシブル回路基板1に接続される外部装置と連結するためのアウターリードであり、第1配線パターン15の他端に接続される別のパッドは、駆動素子が実装されるインナーリードであり得る。
Here, the
本発明の一実施形態に係るフレキシブル回路基板1において、プローブスキャニングを用いた短絡/開放テストは、テスト領域25、35上のテストパターン20、40上で行われるので、第1配線パターン15は、露出せずに保護層で覆われていてもよい。第1配線パターン15は、例えば、少なくとも一部が半田レジストで覆われていてもよい。
In the
図1に示すように、第1配線パターン15を構成する第1サブパターン15_1と第2サブパターン15_2は、第3方向d3に延び、第1方向d1に互いに離隔するように配置できるが、本発明はこれに限定されるものではない。すなわち、このような配置は、一つの実施形態に過ぎず、第1サブパターン15_1と第2サブパターン15_2は、それぞれ第1方向d1に延び、第3方向d3に互いに離隔するように配置されてもよい。
As shown in FIG. 1, the first sub-pattern 15_1 and the second sub-pattern 15_2 constituting the
第1接続パッド50は、ベース基板10の一面上に形成できる。第1接続パッド50は、第1配線パターン15に接続され、第1配線パターン15の幅が拡張された形状であり得る。
The
第1接続パッド50は、少なくとも一つのサブパッドを含むことができる。図1に示すように、第1サブパッド50_1と第2サブパッド50_2を含むことができる。第1サブパッド50_1は、第1サブパターン15_1と第1サブテストパターン40_1とを電気的に接続させることができ、第2サブパッド50_2は、第2サブパターン15_2と第2サブテストパターン40_2とを電気的に接続させることができる。
The
複数の第1接続パッド50は、互いに一定の間隔を置いて離隔して配置され、第1接続パッドグループ51を形成することができる。複数の第1接続パッド50は、例えば、図1に示すように、第2方向d2に並んで配置できる。一方、第2方向d2に並んで配列された第1接続パッド50は、第1方向d1には重畳せず、第3方向d3には少なくとも一部が重畳するように配置できる。
The plurality of
このような配置は、第1配線パターン15と第1テストパターン40がそれぞれ第3方向d3に延びるように配置された場合に、第1接続パッド50の配置に必要な面積を最小化させるための第1接続パッド50の配置の例示であり得るが、本発明はこれに限定されるものではない。
Such an arrangement is for minimizing the area required for the arrangement of the
すなわち、第1配線パターン15と第1テストパターン40が第1方向d1に延びるように配置された場合、第1接続パッド50は、第1方向d1には少なくとも一部が重畳し、第3方向d3には重畳しないように配置されてもよい。
That is, when the
第1接続パッド50は、第1配線パターン15と同様に、銅、金、またはこれらの合金など、電気伝導性を有する物質を含むことができる。
Similar to the
第2配線パターン16はベース基板10の他面上に形成できる。すなわち、第2配線パターン16は、第1配線パターン15とベース基板10上の反対面に形成できる。第2配線パターン16は、第1配線パターン15と同様に、ベース基板10の他面上で一定の幅と間隔をもって互いに離隔して配置された複数の配線パターンであり得る。
The
第2配線パターン16は第2接続パッド30と電気的に接続できる。すなわち、図2に示すように、第2配線パターン16は、ベース基板10の他面上で延び、第2接続パッド30に接続できる。第2配線パターン16は、第2接続パッド30を介して、第2テストパターン20と電気的に接続できる。第2配線パターン16は、第1配線パターン15と同様に、銅、金、アルミニウムなど、電気伝導性を有する物質からなり得る。
The
第2接続パッド30は、上部パッド36と下部パッド37を含むことができる。上部パッド36は、ベース基板10の一面上に形成される第2テストパターン20に接続され、下部パッド37は、ベース基板10の他面上に形成される第2配線パターン16に接続され得る。
The
上部パッド36の少なくとも一部は、下部パッド37と垂直に重畳(overlap)することができる。一方、上部パッド36と下部パッド37とはビア41を介して接続できる。第2接続パッド30は、ビア41と垂直に重畳するように配置できる。第2方向d2に互いに離隔して配置される複数の第2接続パッド30毎に、それぞれベース基板10を貫通するビア41が複数の第2接続パッド30とそれぞれ重畳するように配置できる。
At least a portion of the
ビア41は、ベース基板10を貫通するビアホール45を埋め、上部パッド36と下部パッド37とを電気的に接続させることができる。たとえ、図2にはビアホール45を埋めるビア41が単層で構成されたことが示されているが、ビア41は、ビアホール45の内側壁上に金属箔層が形成された2層以上の多層構造で形成されてもよい。
The via 41 fills the via
複数の第2接続パッド30は、ベース基板10の一面上に互いに一定の間隔をおいて隔設され、第2接続パッドグループ31を形成することができる。複数の第2接続パッド30は、例えば、第2方向d2に並んで配置できる。複数の第2接続パッド30は、第1方向d1には重畳せず、第3方向d3には少なくとも一部が重畳するように配置できる。
The plurality of
このような配置は、第2テストパターン20が第3方向d3に延びるように配置された場合に、第2接続パッド30の配置に必要な面積を最小化させるための第2接続パッド30の配置の例示であり得るが、本発明は限定されるものではない。
In such an arrangement, when the
上述したのと同様に、第2テストパターン20が第1方向d1に延びるように配置された場合に、第2接続パッド30は、配置面積を最適化するために、第1方向d1には少なくとも一部が重畳し、第3方向d3には重畳しないように配置できる。
Similar to the above, when the
第2接続パッド30は、第1接続パッド50と同様に、銅、金またはこれらの合金など、電気伝導性を有する物質を含むことができる。
Like the
第2接続パッド30は、ベース基板10の他面上の第2配線パターン16を一面上の第2テストパターン20と接続して、ベース基板10の他面の第2配線パターン16に接続された回路素子を第2テストパターン20と電気的に接続させることができる。よって、第2テストパターン20を用いてベース基板10の他面に配置された回路素子または第2配線パターン16の開放/短絡テストを行うことができる。
The
第1テストパターン40は、ベース基板10の一面上の第1テスト領域35上に延びることができる。第1テストパターン40は、第1接続パッド50と第2接続パッド30との間に延びることができる。
The
図3は本発明の一実施形態に係るフレキシブル回路基板のテスト領域内のテストパターンの配置を示す図である。 FIG. 3 is a diagram showing the arrangement of test patterns in the test area of the flexible circuit board according to the embodiment of the present invention.
第1テスト領域35内において、第1テストパターン40は、第1テスト領域35の延長方向d1と所定の角度を成して延びることができる。
Within the
例えば、第1テストパターン40は、第1テスト領域35の延長方向d1に対して45度乃至135度の角度を成すことができる。図3において、第1テスト領域35は、第1テスト領域35の延長方向d1と45度をなす部分40_1aと、90度をなす部分40_1bに区分できる。
For example, the
すなわち、本発明の実施形態に係るフレキシブル回路基板1において、第1テスト領域35または第2テスト領域25は、回路素子または配線パターンの開放/短絡テストを行うためにプローブスキャニングが行われる領域であり、第1テスト領域35または第2テスト領域25の延長方向d1は、開放/短絡テストでプローブが進行する方向であり得る。よって、第1または第2テストパターン40、20が第1または第2テスト領域35、25の延長方向d1と所定の角度をなす場合には、第1または第2テストパターン40、20に対して前記角度を成してプローブスキャニングが行われ得る。
That is, in the
このとき、第1または第2テスト領域35、25の延長方向d1と第1または第2テストパターン40、20とがなす角度が45度よりも小さい場合には、プローブと第1または第2テストパターン40、20とが交差する角度が45度より小さいため、開放/短絡テストが正しく行われないことがある。
At this time, if the angle formed by the extension direction d1 of the first or
一方、本発明の幾つかの実施形態において、第1または第2テスト領域35、25の幅wは100μm以上であり得る。すなわち、テスト領域の延長方向(図3のd1)の幅wは100μm以上であり得る。これは、第1または第2テストパターン40、20に対する開放/短絡テストでプローブスキャニングが100μm以上の広いマージンをもって行われることを意味する。
On the other hand, in some embodiments of the present invention, the width w of the first or
本発明の一実施形態に係るフレキシブル回路基板1において、第1テスト領域35は、第1接続パッド50と第2接続パッド30との間に配置でき、第2テスト領域25は、ベース基板10の端部と第2接続パッド30との間に配置できる。
In the
本発明の他の実施形態として、ベース基板10の端部には、ロール・ツー・ロール工程でベース基板10を巻き取るためのスプロケットホールが設けられ、第2テスト領域25は、スプロケットホール(図示せず)と第2接続パッド30との間に配置され得る。
As another embodiment of the present invention, a sprocket hole for winding the
本発明の一実施形態に係るフレキシブル回路基板1は、ベース基板10上に形成された配線パターン15、16の短絡/開放有無を確認するためのテストパッドを含まない。
The
よって、別のテストパッドの代わりに、プローブスキャニングテストが行われるベース基板10のテスト領域25、35上に延びたテストパターン20、40が備えられるので、ベース基板10の面積を減少させてフレキシブル回路基板1に有利であり得る。
Therefore, instead of another test pad,
また、ベース基板10の両面上の配線パターン15、16を電気的に接続するためのテストパターン20、40によって、ベース基板10の両面上の配線パターン15、16のプローブに対するプローブスキャニングテストが同時に行われ得る。
Further, the probe scanning tests for the probes of the
図4は本発明の別の実施形態に係るフレキシブル回路基板の図である。以下、先立っての実施形態と重複する構成は省略し、相違点を中心に説明する。 FIG. 4 is a diagram of a flexible circuit board according to another embodiment of the present invention. Hereinafter, the configuration overlapping with the previous embodiment will be omitted, and the differences will be mainly described.
図4を参照すると、本発明の別の実施形態に係るフレキシブル回路基板2では、第1テスト領域35と第2テスト領域25とが隣接して配置され得る。
Referring to FIG. 4, in the
先立って図1を用いて説明したフレキシブル回路基板1は、第2テストパターン20がベース基板10の端部に向かった方向、すなわちベース基板10の外側方向に延びたが、これに対し、本実施形態に係るフレキシブル回路基板2は、ベース基板10の内側方向に延びた第2テストパターン20を含むことができる。
In the
第1テストパターン40と第2テストパターンは、第1接続パッド50と第2接続パッド30との間に延びることができる。よって、第1および第2テスト領域35、25も、第1接続パッド50と第2接続パッド30との間に、所定の間隔を置いて互いに離隔して配置できる。
The
本発明の別の実施形態として、前記第1及び第2テスト領域35、25を一つのテスト領域に統合し、前記統合テスト領域内で前記第1及び第2テストパターン40、20がプローブスキャニング方向に対して交差して配置されることにより、テスト領域の面積が減少することも可能である。
As another embodiment of the present invention, the first and
図5は本発明の別の実施形態に係るフレキシブル回路基板の上面図である。 FIG. 5 is a top view of a flexible circuit board according to another embodiment of the present invention.
図5を参照すると、本発明の別の実施形態に係るフレキシブル回路基板3は、互いに隣接して配置された第1接続パッド50と第2接続パッド30とを含むことができる。すなわち、複数の第1接続パッドが第2方向d2に配置されて構成された第1接続パッドグループ51と、複数の第2接続パッド30が第2方向d2に配置されて構成された第2接続パッドグループ31とが互いに隣接して配置できる。
Referring to FIG. 5, the flexible circuit board 3 according to another embodiment of the present invention can include a
図5に示すように、複数の第1接続パッド50を含む第1接続パッドグループ51と、複数の第2接続パッド30を含む第2接続パッドグループ31は、第2方向d2に並んで配置できるが、本発明はこれに限定されるものではない。すなわち、第1テスト領域35と第2テスト領域25との間に第1接続パッドグループ51と第2接続パッドグループ31が配置され、第1および第2接続パッドグループ51、31が第1方向d1に並んで配置されるようにする実施形態もいくらでも可能である。
As shown in FIG. 5, the first
本発明の別の実施形態として、第1接続パッド50は、第1テストパターン40を備えなくてもよい。この場合、第1テストパターン40に接続された第1配線パターン15から一部の領域を選択して第1テスト領域35として設定し、プローブスキャニングテストを行うことができる。こうなると、第1テストパターン40の領域を減らすことができるため、製品のサイズを減らすという効果がある。
As another embodiment of the present invention, the
1、2、3 フレキシブル回路基板
10 ベース基板
20、40 テストパターン
30、50 接続パッド
25、35 テスト領域
45 ビア
150 レジスト層
160 保護フィルム
1, 2, 3
Claims (5)
前記ベース基板の前記一面上に形成された第1配線パターンとそれぞれ電気的に接続される少なくとも一つの第1接続パッド、
前記ベース基板の前記一面上に配置され、前記ベース基板の前記一面の反対面である他面に形成された第2配線パターンとそれぞれ電気的に接続される少なくとも一つの第2接続パッド、を含み、
前記第1接続パッドから前記テスト領域上に延びた第1テストパターン、および前記第2接続パッドから前記テスト領域上に延びた第2テストパターンを含み、
前記テスト領域は、前記第1テストパターンが配置される第1テスト領域、および前記第2テストパターンが配置される第2テスト領域を含み、
前記第1テスト領域が前記第1接続パッドと前記第2接続パッドとの間に配置され、前記第2テスト領域が前記ベース基板の端部と前記第2接続パッドとの間に配置される、フレキシブル回路基板。 A base board with a test area defined on one side ,
Before SL based at least one first connection pad first is the wiring pattern electrically connected respectively formed on said one surface of the substrate,
Includes at least one second connection pad that is disposed on the one surface of the base substrate and is electrically connected to a second wiring pattern formed on the other surface that is the opposite surface of the one surface of the base substrate. ,
The first test pattern extending from the front Symbol first connection pads on the test area, and includes a second test pattern which extends over the test area from the second connecting pad,
The test area includes a first test area in which the first test pattern is arranged and a second test area in which the second test pattern is arranged.
Wherein the first test region is disposed between the second connecting pad and the first connection pads, are pre-Symbol second test region is disposed between the end portion and the front Stories second connection pads of the base substrate Flexible circuit board.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2016-0104709 | 2016-08-18 | ||
| KR1020160104709A KR101896224B1 (en) | 2016-08-18 | 2016-08-18 | Flexible printed circuit boards |
| PCT/KR2017/008991 WO2018034525A1 (en) | 2016-08-18 | 2017-08-17 | Flexible circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019522378A JP2019522378A (en) | 2019-08-08 |
| JP6918094B2 true JP6918094B2 (en) | 2021-08-11 |
Family
ID=61196861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019503656A Active JP6918094B2 (en) | 2016-08-18 | 2017-08-17 | Flexible circuit board |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP6918094B2 (en) |
| KR (1) | KR101896224B1 (en) |
| CN (1) | CN109644550B (en) |
| TW (1) | TWI659680B (en) |
| WO (1) | WO2018034525A1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI744805B (en) * | 2020-02-24 | 2021-11-01 | 頎邦科技股份有限公司 | Circuit board |
| KR20220076177A (en) | 2020-11-30 | 2022-06-08 | 삼성전자주식회사 | Film for package substrate and semiconductor package comprising the same |
| CN112954888B (en) | 2021-02-19 | 2022-10-28 | 合肥京东方卓印科技有限公司 | Chip on film, chip on film group and display device |
| TWI776631B (en) * | 2021-08-09 | 2022-09-01 | 頎邦科技股份有限公司 | Double-sided flexible printed circuit board |
| CN116525547A (en) * | 2022-01-20 | 2023-08-01 | 瑞昱半导体股份有限公司 | Die package structure and method for manufacturing the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09230005A (en) * | 1996-02-22 | 1997-09-05 | Hioki Ee Corp | Circuit board inspection equipment |
| JPH1167845A (en) * | 1997-08-11 | 1999-03-09 | Oki Electric Ind Co Ltd | Tape carrier |
| JP3645172B2 (en) * | 2000-10-27 | 2005-05-11 | シャープ株式会社 | Semiconductor integrated circuit device mounting substrate |
| JP2006228761A (en) * | 2005-02-15 | 2006-08-31 | Matsushita Electric Ind Co Ltd | TAB tape and TAB tape manufacturing method |
| JP2006300665A (en) * | 2005-04-19 | 2006-11-02 | Oht Inc | Inspection device, and conductive pattern inspection method |
| JP2008187074A (en) * | 2007-01-31 | 2008-08-14 | Nitto Denko Corp | Wiring circuit board and manufacturing method thereof |
| KR101445117B1 (en) * | 2008-06-25 | 2014-10-01 | 삼성전자주식회사 | A test pad structure, a pad structure for inspecting a semiconductor chip, and a wiring board for a tape package including the pad structure |
| JP2013217841A (en) * | 2012-04-11 | 2013-10-24 | Union Arrow Technologies Inc | Conductive pattern inspection device |
| KR101405328B1 (en) * | 2012-11-27 | 2014-06-10 | 스템코 주식회사 | Flexible printed circuit board |
| KR101726262B1 (en) * | 2015-01-02 | 2017-04-13 | 삼성전자주식회사 | Film for package substrate, semiconductor package using the same and display device inclduing the semiconductor package |
| CN204578898U (en) * | 2015-05-06 | 2015-08-19 | 深圳市奔强电路有限公司 | Printed circuit board (PCB) |
-
2016
- 2016-08-18 KR KR1020160104709A patent/KR101896224B1/en active Active
-
2017
- 2017-08-17 JP JP2019503656A patent/JP6918094B2/en active Active
- 2017-08-17 WO PCT/KR2017/008991 patent/WO2018034525A1/en not_active Ceased
- 2017-08-17 CN CN201780050410.9A patent/CN109644550B/en active Active
- 2017-08-18 TW TW106128046A patent/TWI659680B/en active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109644550B (en) | 2022-03-15 |
| JP2019522378A (en) | 2019-08-08 |
| KR101896224B1 (en) | 2018-09-11 |
| TWI659680B (en) | 2019-05-11 |
| WO2018034525A1 (en) | 2018-02-22 |
| TW201808068A (en) | 2018-03-01 |
| CN109644550A (en) | 2019-04-16 |
| KR20180020430A (en) | 2018-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6918094B2 (en) | Flexible circuit board | |
| JP7080912B2 (en) | Flexible printed wiring board, electronic device including it, and method of manufacturing flexible printed wiring board | |
| KR101951956B1 (en) | Flexible printed circuit board for packaging semiconductor device | |
| KR20190050171A (en) | Flexible circuit board and chip pakage comprising the same, and electronic device comprising the same | |
| KR20190071488A (en) | Semiconductor package and semiconductor module including the same | |
| JP7209743B2 (en) | Flexible circuit board and electronic device containing same | |
| JP7607693B2 (en) | Flexible Circuit Board | |
| KR101112175B1 (en) | Flexible circuit board and method for fabricating the board, semiconductor package comprising the board and method for fabricating the package | |
| KR102123813B1 (en) | Flexible printed circuit boards and fabricating method of the same | |
| KR100891531B1 (en) | Pattern misalignment detection device | |
| KR102059477B1 (en) | Flexible printed circuit boards | |
| KR101753685B1 (en) | Flexible printed circuit boards | |
| KR101915946B1 (en) | Flexible printed circuit boards | |
| JP2014192259A (en) | Double-sided wiring flexible substrate and inspection method thereof | |
| JP4438940B2 (en) | Wiring board, semiconductor device, electronic device and electronic equipment | |
| KR20180027685A (en) | Chip-On-Film Typed Driving Circuit, Circuit Film and Display Device having the same | |
| JP2005340292A (en) | WIRING BOARD AND ITS MANUFACTURING METHOD, SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, ELECTRONIC DEVICE, AND ELECTRONIC DEVICE | |
| JP2009194355A (en) | Semiconductor device and display device | |
| TW200845338A (en) | Mounting board and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191226 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210720 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6918094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |