JP6926970B2 - Manufacturing method of semiconductor devices - Google Patents
Manufacturing method of semiconductor devices Download PDFInfo
- Publication number
- JP6926970B2 JP6926970B2 JP2017216242A JP2017216242A JP6926970B2 JP 6926970 B2 JP6926970 B2 JP 6926970B2 JP 2017216242 A JP2017216242 A JP 2017216242A JP 2017216242 A JP2017216242 A JP 2017216242A JP 6926970 B2 JP6926970 B2 JP 6926970B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- signal pin
- manufacturing
- semiconductor device
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/341—Dispositions of die-attach connectors, e.g. layouts
- H10W72/347—Dispositions of multiple die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
たとえば、IGBT(Insulated Gate Bipolar Transistor)等の半導体素子とリードフレームとをはんだ付けした半導体装置が知られている。この半導体装置では、コネクタに挿入するための信号ピンをリードフレームの一部に形成する場合がある。 For example, a semiconductor device in which a semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) and a lead frame are soldered is known. In this semiconductor device, a signal pin for insertion into a connector may be formed as a part of a lead frame.
このような半導体装置の製造方法として、特許文献1には、あらかじめ信号ピンが形成されたリードフレームと半導体素子とをはんだ付けすることにより半導体装置を製造する方法が開示されている。
As a method for manufacturing such a semiconductor device,
しかしながら、特許文献1に記載の半導体装置の製造方法では、はんだ付けする際の加熱が起因してリードフレームが軟化する。これにより、あらかじめリードフレームに形成された信号ピンの機械的強度が低下するため、コネクタに信号ピンを挿入する際に、信号ピンが想定外に変形するおそれがある。
However, in the method for manufacturing a semiconductor device described in
本発明は上記点に鑑みてなされたものであり、本発明では、コネクタに挿入する際に信号ピンの機械的強度を確保することができる半導体装置の製造方法を提供する。 The present invention has been made in view of the above points, and the present invention provides a method for manufacturing a semiconductor device capable of ensuring the mechanical strength of a signal pin when it is inserted into a connector.
上記課題を解決するために、本発明は、コネクタに挿入するための信号ピンおよびリードフレーム本体を有するリードフレームと、前記リードフレーム本体にはんだ付けされた半導体素子と、を備えた半導体装置の製造方法であって、前記信号ピンが形成されていない前記リードフレームに相当する基材を準備する準備工程と、準備した前記基材のうち、前記リードフレーム本体に対応する部分と前記半導体素子とをはんだ付けするはんだ付け工程と、前記はんだ付け工程後に、前記基材に対してプレス加工により前記信号ピンを成形する成形工程と、を少なくとも含むことを特徴とする。 In order to solve the above problems, the present invention manufactures a semiconductor device including a lead frame having a signal pin for inserting into a connector and a lead frame main body, and a semiconductor element soldered to the lead frame main body. The method is a preparatory step of preparing a base material corresponding to the lead frame on which the signal pin is not formed, and a portion of the prepared base material corresponding to the lead frame main body and the semiconductor element. It is characterized by including at least a soldering step of soldering and a molding step of forming the signal pin by pressing on the base material after the soldering step.
本発明によれば、基材のうち、リードフレーム本体に相当する部分と半導体素子とをはんだ付けした後、半導体素子がはんだ付けされた基材に対してプレス加工により信号ピンを成形する。このため、はんだ付け時の加熱に起因して、信号ピンに対応する部分の金属材料が軟化しても、はんだ付け後のプレス加工により、成形された信号ピンの金属材料は加工硬化し、その機械的強度を確保することができる。この結果、コネクタに挿入する際に、信号ピンの機械的強度を確保することができる。 According to the present invention, after soldering a portion of the base material corresponding to the lead frame body and the semiconductor element, a signal pin is formed by press working on the base material to which the semiconductor element is soldered. Therefore, even if the metal material of the portion corresponding to the signal pin softens due to heating during soldering, the metal material of the molded signal pin is work-hardened by the press working after soldering. Mechanical strength can be ensured. As a result, the mechanical strength of the signal pin can be ensured when it is inserted into the connector.
図1〜4を参照しながら本発明に係る実施形態について説明する An embodiment according to the present invention will be described with reference to FIGS. 1 to 4.
まず、図1を参照して、本実施形態の半導体装置1の概略的な構成を説明し、次に、図2、図3を参照して本実施形態の半導体装置1の製造方法について説明する。図1(a)は、本実施形態の製造方法により製造された半導体装置1の模式的斜視図であり、(b)は、(a)の半導体装置1のA−A線に沿った矢視断面図である。
First, a schematic configuration of the
本実施形態に係る半導体装置1は、両面冷却型半導体装置として利用されるものである。図1(a)および(b)に示すように半導体装置1は、複数の信号ピン32およびリードフレーム本体31が形成されたリードフレーム3と、リードフレーム本体31にはんだ層21を介して接合された半導体素子4と、を少なくとも備えている。本実施形態の半導体装置1は、ブロック6、リードフレーム7、および封止樹脂体5をさらに備えている。リードフレーム3およびリードフレーム7は、それぞれ半導体素子4のコレクタ側およびエミッタ側に接合されている。
The
半導体素子4には、ブロック6と、リードフレーム7とが順に配置されており、半導体素子4とブロック6とは、はんだ層22を介して接合され、ブロック6とリードフレーム7とは、はんだ層23を介して接合されている。封止樹脂体5は、これらの周りを覆っている。
A block 6 and a lead frame 7 are arranged in order on the
複数の信号ピン32は、リードフレーム3の一端部に形成され、封止樹脂体5から露出している。本実施形態では、信号ピン32は、例えば、電子機器等に設けられたコネクタ(不図示)に挿入される。半導体素子4としては、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal oxide semiconductor Field Effect Transistor)、又はFWD(Free Wheeling Diode)等を挙げることができる。リードフレーム3、7は、アルミニウム、銅、またはこれらの合金で構成されており、これらの表面にめっき層等が形成されていてもよい。
The plurality of
はんだ層21〜23は、Pb系はんだ、Pbフリーはんだのいずれであってもよいが、Pbフリーはんだであることが好ましい。このようなPbフリーはんだとしては、Sn−Ag系はんだ、Sn−Cu系はんだ、Sn−Ag−Cu系はんだ、Sn−Zn系はんだ、または、Sn−Sb系はんだなどを挙げることができる。なお、ブロック6は、半導体装置1の高さを調整するものであり、材料としては、例えば、Cuなどを挙げることができる。
The
封止樹脂体5は、半導体素子4を封止するものであり、封止樹脂体5の材料としてはエポキシ系熱硬化性樹脂が挙げられる。エポキシ系熱硬化性樹脂の中には、シリカ、アルミナ、窒化ホウ素、窒化ケイ素、炭化ケイ素、または酸化マグネシウム等の無機フィラーが含有されていてもよい。
The sealing
次に、本実施形態に係る半導体装置1の製造方法を図2に示す各工程に沿って説明する。図2は、本実施形態に係る半導体装置1の製造方法の工程を説明するフロー図である。図3は、図2に示すプレス加工工程S5を説明するための模式的斜視図である。
Next, the manufacturing method of the
<準備工程S1>
この工程では、信号ピン32が形成されていないリードフレームに相当する基材3Aを準備する(例えば図3の左図参照)。基材3Aの表面に、はんだとの濡れ性を良好にするために、Auめっき層を形成してもよい。あるいは、基材3Aの表面に、銅など金属の酸化を防止するために、酸化防止剤を塗布してもよい。
<Preparation step S1>
In this step, the
基材3Aは、リードフレーム本体31に対応する部分と信号ピン32に対応する部分32Aとで構成されている。後述するプレス加工工程S5において、信号ピン32を形成するため、本実施形態では、従来とは異なり、信号ピン32があらかじめ形成されておらず、信号ピン32に対応する部分32Aは、略板状に形成されている(例えば図3の左図参照)。
The
<はんだ付け工程S2>
準備工程S1の次にはんだ付け工程S2を行う。この工程では、準備した基材3Aのうち、リードフレーム本体31に対応する部分と半導体素子4とをはんだ付けする。具体的には、リードフレーム本体31に対応する部分に、はんだ層21となるはんだを介して半導体素子4を積層する。さらに、半導体素子4の上にはんだ層22となるはんだを介してブロック6を積層し、ブロック6の上にはんだ層23となるはんだを介してリードフレーム7を積層する。次いで、これらを所定の熱履歴(温度プロファイル)で加熱し、リフローはんだ付けによりこれらを接合する。これにより、各部材の間には、上述したはんだ層21〜23が形成される。なお、本実施形態ではリフローはんだ付けにより、これらを接合したが、たとえば、これらを個別に溶融したはんだで接合してもよい。
<Soldering process S2>
After the preparation step S1, the soldering step S2 is performed. In this step, the portion of the prepared
<ワイヤーボンディング工程S3>
はんだ付け工程S2に、次いでワイヤーボンディング工程S3を行う。この工程では、たとえば、超音波を利用して、半導体素子4と基板3Aとをワイヤ(不図示)を介して接続する。
<Wire bonding process S3>
The soldering step S2 is followed by the wire bonding step S3. In this step, for example, ultrasonic waves are used to connect the
<樹脂成形工程S4>
ワイヤーボンディング工程S3の次に樹脂成形工程S4を行う。この工程では、図1(a)および図1(b)に示すように、信号ピン32に相当する部分32A等が露出するように、半導体素子4を含む部分を封止樹脂体5で覆う。エポキシ樹脂などの未硬化の熱硬化性樹脂をポッティングし、これを加熱することにより硬化させる。
<Resin molding process S4>
After the wire bonding step S3, the resin molding step S4 is performed. In this step, as shown in FIGS. 1A and 1B, the portion including the
<プレス加工工程S5>
この工程では、樹脂成形工程S4後の基材3Aに対してプレス加工により複数の信号ピン32を成形する。具体的には、図3の左図に示すように、基材3Aのうち信号ピン32に対応する部分32Aに冷間プレス加工を行う。これにより、図3の右図に示すような半導体装置1を得ることができる。冷間プレス加工は、たとえば、80t〜200tのプレス機を使用して、25℃で、部分32Aの圧下率(圧縮変形量)50%以上で実施することが好ましい。
<Pressing process S5>
In this step, a plurality of signal pins 32 are molded by press working on the
このようなプレス加工により、信号ピン32が成形されるとともに、信号ピン32の金属材料には、塑性ひずみが導入され、その金属材料は加工硬化する。この加工硬化により、リフローはんだ付け時の加熱に起因して、信号ピン32に対応する部分32Aが軟化したとしても、信号ピン32の機械的強度を向上させることができる。
By such press working, the
特に、本実施形態では、樹脂成形工程S4において、封止樹脂体5の熱硬化性樹脂を硬化させる熱により、信号ピン32に対応する部分32Aの金属材料が軟化した場合であっても、その後に、プレス加工工程S5を行うので、信号ピン32の機械的強度を向上させることができる。
In particular, in the present embodiment, even when the metal material of the
このようにして、得られた半導体装置1の信号ピン32は、コネクタへの挿入時の変形に耐え得る機械的強度となる。また、信号ピン32の表面に無電解Ni−Pめっきなどの表面処理を行う必要がないため、コストを抑えることができ、信号ピン32に酸化防止剤を塗布することで、信号ピン32の酸化を抑えることができる。
The
さらに、本実施形態によれば、プレス加工により、リードフレーム3に信号ピン32を成形したので、信号ピンのみを別部品として準備し、これを接合する必要がない。これにより、部品点数の増加および作業工程の増加を抑えることができる。
Further, according to the present embodiment, since the
上述した製造方法では、樹脂成形工程S4後にプレス加工工程S5を行ったが、はんだ付け工程S2以降であれば、ワイヤーボンディング工程S3の前にプレス加工工程S5を行ってもよく、ワイヤーボンディング工程S3後、樹脂成形工程S4前にプレス加工工程S5を行ってもよい。はんだ付け工程S2以降に、プレス加工工程S5を行えば、はんだ付け時の熱による信号ピン32の強度低下を抑えることができる。
In the above-mentioned manufacturing method, the press working step S5 is performed after the resin molding step S4, but if it is the soldering step S2 or later, the press working step S5 may be performed before the wire bonding step S3, and the wire bonding step S3 After that, the press working step S5 may be performed before the resin molding step S4. If the press working step S5 is performed after the soldering step S2, it is possible to suppress a decrease in the strength of the
ここで、発明者は、信号ピンに相当する材料(銅合金)からなる試験体を準備し、引張試験を行った。具体的には、リフロー前の試験体1、リフロー後・プレス加工なしの試験体2、および、リフロー後・プレス加工ありの試験体3を準備し、これらの引張強度を測定した。この結果を図4に示す。なお、試験体1では、プレス加工を行っていない。
Here, the inventor prepared a test piece made of a material (copper alloy) corresponding to a signal pin and conducted a tensile test. Specifically, a
なお、ここでいう「リフロー後」とは、実際にリフローはんだ付け時と同等の熱履歴を、試験体に付与した場合であり、「プレス加工あり」とは、プレス加工時に付与される塑性ひずみと同様の塑性ひずみを試験体に付与した場合である。 In addition, "after reflow" here means that the same thermal history as that at the time of reflow soldering is actually applied to the test piece, and "with press working" means the plastic strain given at the time of pressing. This is the case where the same plastic strain as in the above is applied to the test piece.
図4に示すように、リフロー後・プレス加工なしの試験体2の引張強度は、リフロー前・プレス加工なしの試験体1のものよりも低く、リフロー後・プレス加工ありの試験体3の引張強度は、リフロー後・プレス加工なしの試験体2のものよりも高かった。このことから、リフローはんだ付けにより、信号ピンの金属材料は軟化するが、その後、プレス加工により、軟化した金属材料は加工硬化することがわかる。
As shown in FIG. 4, the tensile strength of the
以上、本発明の一実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。 Although one embodiment of the present invention has been described in detail above, the present invention is not limited to the above-described embodiment, and various types are described within the scope of the claims as long as the spirit of the present invention is not deviated. It is possible to make design changes.
1:半導体装置、3:リードフレーム、31:リードフレーム本体、32:信号ピン、4:半導体素子、S1:準備工程、S2:はんだ付け工程、S5:プレス加工工程 1: Semiconductor device 3: Lead frame, 31: Lead frame body, 32: Signal pin, 4: Semiconductor element, S1: Preparation process, S2: Soldering process, S5: Pressing process
Claims (1)
前記製造方法は、前記リードフレームに加工される基材に対して、前記基材に形成された平板状の部分をプレス加工することにより、前記平板状の部分から前記複数の信号ピンの成形を行うものであり、
前記製造方法は、前記基材を準備する準備工程と、
準備した前記基材のうち、前記リードフレーム本体に対応する部分に前記半導体素子をはんだ付けするはんだ付け工程と、
前記はんだ付け工程後に、前記基材の前記平板状の部分が露出するように、前記封止樹脂体を成形する樹脂成形工程と、を含み、
前記樹脂成形工程後に、前記封止樹脂体から露出した前記平板状の部分を前記プレス加工することにより、前記平板状の部分から前記複数の信号ピンの前記成形を行うことを特徴とする半導体装置の製造方法。 A lead frame having a plurality of signal pins and a lead frame body for insertion into a connector, a semiconductor element soldered to the lead frame body, and the lead frame body are covered so that the plurality of signal pins are exposed. A method for manufacturing a semiconductor device including a sealing resin body for sealing the semiconductor element.
In the manufacturing method, the plurality of signal pins are formed from the flat plate-shaped portion by pressing the flat plate-shaped portion formed on the base material with respect to the base material to be processed into the lead frame. To do,
The manufacturing method includes a preparatory step for preparing the base material and
A soldering step of soldering the semiconductor element to a portion of the prepared base material corresponding to the lead frame body,
After the soldering step, a resin molding step of molding the sealing resin body so that the flat plate-shaped portion of the base material is exposed is included.
A semiconductor device characterized in that, after the resin molding step, the flat plate-shaped portion exposed from the sealing resin body is press-processed to form the plurality of signal pins from the flat plate-shaped portion. Manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017216242A JP6926970B2 (en) | 2017-11-09 | 2017-11-09 | Manufacturing method of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017216242A JP6926970B2 (en) | 2017-11-09 | 2017-11-09 | Manufacturing method of semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019087686A JP2019087686A (en) | 2019-06-06 |
| JP6926970B2 true JP6926970B2 (en) | 2021-08-25 |
Family
ID=66763398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017216242A Active JP6926970B2 (en) | 2017-11-09 | 2017-11-09 | Manufacturing method of semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6926970B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116313897B (en) * | 2022-12-28 | 2023-11-24 | 津上智造智能科技江苏有限公司 | An IGBT pin insertion machine |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6384270B2 (en) * | 2014-03-26 | 2018-09-05 | 株式会社デンソー | Semiconductor module |
| JP6237919B2 (en) * | 2014-10-03 | 2017-11-29 | 三菱電機株式会社 | Lead frame and semiconductor device manufacturing method |
| JP2017037911A (en) * | 2015-08-07 | 2017-02-16 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method of the same |
-
2017
- 2017-11-09 JP JP2017216242A patent/JP6926970B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019087686A (en) | 2019-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107004653B (en) | Semiconductor device and method of manufacturing the same | |
| JP7000545B2 (en) | Manufacturing method of semiconductor module | |
| US10490491B2 (en) | Semiconductor device | |
| CN102714198B (en) | Power module manufacturing method and power module manufactured therefrom | |
| CN107615464A (en) | The manufacture method and power semiconductor device of power semiconductor device | |
| WO2012137685A1 (en) | Semiconductor device and method for manufacturing same | |
| JP6692299B2 (en) | Silicon nitride circuit board and electronic component module using the same | |
| JP2015176871A (en) | Semiconductor device and manufacturing method thereof | |
| HK1249276A1 (en) | Semiconductor device | |
| JP6973730B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| JP6926970B2 (en) | Manufacturing method of semiconductor devices | |
| CN111433910B (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP5613100B2 (en) | Manufacturing method of semiconductor device | |
| JP6874645B2 (en) | Manufacturing method of semiconductor devices | |
| CN114284226B (en) | Semiconductor device, method for manufacturing semiconductor device, and power conversion device | |
| CN106356308A (en) | Die bonding to a board | |
| JP5939185B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6417898B2 (en) | Manufacturing method of semiconductor device | |
| CN112997308B (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US11430744B2 (en) | Die-attach method to compensate for thermal expansion | |
| JP7550980B2 (en) | Semiconductor Manufacturing Equipment | |
| JP6089595B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP6874628B2 (en) | Semiconductor device | |
| JP6981192B2 (en) | Manufacturing method of semiconductor device | |
| CN204558454U (en) | Semiconductor device and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210719 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6926970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |