JP6934322B2

JP6934322B2 - 電子部品

Info

Publication number: JP6934322B2
Application number: JP2017104118A
Authority: JP
Inventors: 秀太郎中澤; 松田　隆志; 隆志松田
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2017-05-26
Filing date: 2017-05-26
Publication date: 2021-09-15
Anticipated expiration: 2037-05-26
Also published as: JP2018201083A

Description

本発明は、電子部品に関し、例えば基板上に機能素子を有する基板が実装された電子部品に関する。

圧電薄膜共振器（ＦＢＡＲ：Film Bulk Acoustic Resonator）または弾性表面波（ＳＡＷ：Surface Acoustic Wave）共振器等の弾性波素子は、携帯電話に代表される４５ＭＨｚから４ＧＨｚの周波数帯の無線信号を処理する各種回路におけるバンドパスフィルタ等に用いられる。このような弾性波素子等の機能素子の実装方法として、基板上に下面に機能素子を有するチップをフリップチップ実装することが知られている（例えば特許文献１および２）。

特開２０１０−２４５７３９号公報特開２００６−２０３１４９号公報

例えば弾性波素子等を有する電子部品は、携帯電話やスマートフォン等の多機能化に伴い、小型化が求められている。一方、電波を送信するためのパワーアンプのハイパワー化に伴い、高耐電力化が求められている。電子部品の小型化かつ高耐電力化のため、機能素子からの放熱性を高めることが考えられる。しかしながら、機能素子が空隙を介し基板の上面に対向していると、機能素子の下面から放熱することができない。

本発明は、上記課題に鑑みなされたものであり、機能素子からの放熱性を向上させることを目的とする。

本発明は、第１面を有する第１基板と、１または複数の第１機能素子が設けられた第２面を有し、前記１または複数の第１機能素子が前記第１面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、前記第１面と前記第２面との間に設けられ、前記第１基板と前記第２基板とを接続する接続端子と、前記第１面および前記第２面のいずれか一方に設けられ、平面視において前記１または複数の第１機能素子のうち少なくとも１つの第１機能素子を囲み、前記少なくとも１つの第１機能素子との距離が前記接続端子と前記少なくとも１つの第１機能素子との距離より小さく、少なくとも一部が前記空隙を挟み前記第１面および前記第２面の他方と対向する第３面を有する絶縁膜と、を具備し、前記第１面と前記第２面との間において、前記第１面および前記第２面の両方に接触し前記第１機能素子を前記空隙に封止する封止部は設けられていない電子部品である。

上記構成において、前記１または複数の第１機能素子は複数の第１機能素子であり、平面視において前記絶縁膜は前記複数の第１機能素子を各々囲む構成とすることができる。

本発明は、第１面を有する第１基板と、１または複数の第１機能素子が設けられた第２面を有し、前記１または複数の第１機能素子が前記第１面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、前記第１面と前記第２面との間に設けられ、前記第１基板と前記第２基板とを接続する接続端子と、前記第１面および前記第２面のいずれか一方に設けられ、平面視において前記１または複数の第１機能素子のうち少なくとも１つの第１機能素子を囲み、前記少なくとも１つの第１機能素子との距離が前記接続端子と前記少なくとも１つの第１機能素子との距離より小さく、少なくとも一部が前記空隙を挟み前記第１面および前記第２面の他方と対向する第３面を有する絶縁膜と、を具備し、前記１または複数の第１機能素子は複数の第１機能素子であり、平面視において、前記絶縁膜は、前記複数の第１機能素子のうち一部の第１機能素子を各々囲み、他の第１機能素子を囲まない電子部品である。

上記構成において、前記絶縁膜の厚さは、前記第１面と前記第２面との距離の１／２以上である構成とすることができる。

上記構成において、前記第３面は前記第１面および前記第２面の他方と接触しない構成とすることができる。

上記構成において、前記１または複数の第１機能素子は各々弾性波素子である構成とすることができる。

本発明は、第１面を有する第１基板と、複数の弾性波素子が設けられた第２面を有し、前記複数の弾性波素子が前記第１面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、前記第１面と前記第２面との間に設けられ、前記第１基板と前記第２基板とを接続する接続端子と、前記第１面および前記第２面のいずれか一方に設けられ、平面視において前記複数の弾性波素子のうち少なくとも１つの弾性波素子を囲み、前記少なくとも１つの弾性波素子との距離が前記接続端子と前記少なくとも１つの弾性波素子との距離より小さく、少なくとも一部が前記空隙を挟み前記第１面および前記第２面の他方と対向する第３面を有する絶縁膜と、入力端子と出力端子との間に直列に接続され前記複数の弾性波素子のうち一部である１または複数の直列共振器と、前記入力端子と前記出力端子との間に並列に接続され前記複数の弾性波素子の別の一部である１または複数の並列共振器と、を具備し、平面視において前記絶縁膜は前記１または複数の直列共振器の少なくとも１つを囲み、前記１または複数の直列共振器および前記１または複数の並列共振器のうち他の共振器の少なくとも一部を囲まない電子部品である。

上記構成において、平面視において前記絶縁膜は前記１または複数の直列共振器のうち両側に直列共振器が接続された直列共振器を囲み、前記１または複数の直列共振器および前記１または複数の並列共振器のうち他の共振器の少なくとも一部を囲まない構成とすることができる。

本発明は、第１面を有する第１基板と、１または複数の第１機能素子が設けられた第２面を有し、前記１または複数の第１機能素子が前記第１面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、前記第１面と前記第２面との間に設けられ、前記第１基板と前記第２基板とを接続する接続端子と、前記第１面および前記第２面のいずれか一方に設けられ、平面視において前記１または複数の第１機能素子のうち少なくとも１つの第１機能素子を囲み、前記少なくとも１つの第１機能素子との距離が前記接続端子と前記少なくとも１つの第１機能素子との距離より小さく、少なくとも一部が前記空隙を挟み前記第１面および前記第２面の他方と対向する第３面を有する絶縁膜と、１または複数の第２機能素子が設けられた第４面を有し、前記１または複数の第２機能素子が前記第１面と空隙を挟み対向するように、前記第１基板上に実装された第３基板を具備し、前記絶縁膜は前記第１面と前記第４面との間に設けられていない電子部品である。

上記構成において、前記弾性波素子を含むフィルタを具備する構成とすることができる。

上記構成において、前記フィルタを含むマルチプレクサを具備する構成とすることができる。

本発明によれば、機能素子からの放熱性を向上させることができる。

図１（ａ）は、実施例１に係る電子部品の断面図、図１（ｂ）は、図１（ａ）の領域Ａの拡大図、図１（ｃ）は、実施例１の変形例１に係る電子部品の断面図、図１（ｄ）は、図１（ｃ）の領域Ａの拡大図である。図２（ａ）は、実施例１における機能素子を示す平面図、図２（ｂ）は、実施例１の変形例１における機能素子を示す断面図である。図３（ａ）および図３（ｂ）は、それぞれ実施例１の変形例２および３に係る電子部品の断面図である。図４（ａ）は、実施例１の変形例４に係る電子部品の断面図、図４（ｂ）は、図４（ａ）の領域Ａの拡大図、図４（ｃ）は、実施例１の変形例５に係る電子部品の断面図、図４（ｄ）は、図４（ｃ）の領域Ａの拡大図である。図５（ａ）および図５（ｂ）は、それぞれ実施例１の変形例６および７に係る電子部品の断面図である。図６（ａ）および図６（ｂ）は、それぞれ実施例１の変形例８および９に係る電子部品の断面図である。図７（ａ）から図７（ｃ）は、それぞれ実施例２、実施例２の変形例１および比較例１に係るデュプレクサの断面図である。図８（ａ）は、実施例２およびその変形例１並びに比較例１に係るデュプレクサの回路図、図８（ｂ）は、送信フィルタの回路図である。図９は、実施例２およびその変形例１並びに比較例１におけるデバイスチップの平面図である。図１０（ａ）は、実施例２およびその変形例１における基板の平面図、図１０（ｂ）は、比較例１における基板の平面図である。図１１（ａ）は、実施例２およびその変形例１並びに比較例１および２における印加電力に対する最高温度を示す図、図１１（ｂ）は、印加電力に対する温度降下量を示す図である。図１２は、実施例２の変形例１における膜厚Ｔ１に対する温度降下量の割合を示す図である。図１３は、実施例２の変形例２における基板の平面図である。図１４は、実施例２の変形例３における基板の平面図である。図１５は、実施例２の変形例４における基板の平面図である。図１６は、実施例２の変形例５における基板の平面図である。

以下図面を参照し実施例について説明する。

［実施例１および実施例１の変形例１］
図１（ａ）は、実施例１に係る電子部品の断面図、図１（ｂ）は、図１（ａ）の領域Ａの拡大図、図１（ｃ）は、実施例１の変形例１に係る電子部品の断面図、図１（ｄ）は、図１（ｃ）の領域Ａの拡大図である。

図１（ａ）および図１（ｃ）に示すように、基板２０の上面に、基板１０が実装されている。基板２０は、絶縁基板であり、例えばＨＴＣＣ（High Temperature Co-fired Ceramic）またはＬＴＣＣ（Low Temperature Co-fired Ceramic）等のセラミックス基板または樹脂基板である。基板２０は積層された複数の絶縁層２０ａおよび２０ｂを有する。絶縁層２０ａおよび２０ｂの上面にそれぞれ金属層２８および２６ｃが形成されている。絶縁層２０ｂの下面に金属層２４が形成されている。絶縁層２０ａおよび２０ｂを貫通するビア配線２６ａおよび２６ｂが形成されている。ビア配線２６ａは、金属層２８と２６ｃとを電気的に接続し、ビア配線２６ｂは、金属層２６ｃと２４とを電気的に接続する。

基板２０の上面に設けられた金属層２８は例えばバンプ１６が接合するパッドおよび配線である。金属層２４は、例えば外部と電気的に接続するための外部端子であり、例えばフットパッドである。ビア配線２６ａ、２６ｂおよび金属層２６ｃは、金属層２４と２８とを接続する内部配線２６を形成する。金属層２４、２８および内部配線２６は、銅層、金層またはアルミニウム層等の金属層である。基板２０の上面に絶縁膜２２が設けられている。絶縁膜２２は例えば樹脂等の有機絶縁体または酸化シリコン等の無機絶縁体である。絶縁膜２２が樹脂膜の場合、絶縁膜２２は例えば基板２０上に印刷法により形成され、加熱処理することにより乾燥される。

デバイスチップ１１は、基板１０、機能素子１２および金属層１８を有する。機能素子１２および金属層１８は基板１０の下面に設けられている。機能素子１２は図１（ａ）および図１（ｂ）では弾性表面波素子であり、図１（ｃ）および図１（ｄ）では圧電薄膜共振器である。金属層１８は、バンプ１６が接合するパッドおよび配線である。

デバイスチップ１１はバンプ１６を介し基板２０上にフリップチップ（フェースダウン）実装されている。機能素子１２は空隙１４を挟み基板２０の上面に対向している。機能素子１２が空隙１４に露出されているため、機能素子１２の振動等が抑制されない。バンプ１６は、例えば銅バンプ、金バンプまたは半田バンプである。絶縁膜２２は、平面視において機能素子１２を囲むように設けられ、機能素子１２とは重ならない。絶縁膜２２と基板１０の下面との間には空隙１４が設けられている。

図１（ｂ）および図１（ｄ）に示すように、基板２０の上面と基板１０の下面の距離をＬ１、絶縁膜２２の上面と基板１０の下面との距離をＬ２、絶縁膜２２の膜厚をＴ１、機能素子１２と絶縁膜２２との距離をＬ３とする。距離Ｌ３は距離Ｌ１より小さい。また、例えば、Ｌ１＞Ｔ１≧Ｌ１／２であり、Ｔ１≧Ｌ２である。これにより、機能素子１２において発生した熱を絶縁膜２２を介し放出することができる。

図２（ａ）は、実施例１における機能素子を示す平面図、図２（ｂ）は、実施例１の変形例１における機能素子を示す断面図である。図２（ａ）に示すように、基板１０上にＩＤＴ（Interdigital Transducer）４０と反射器４２が形成されている。ＩＤＴ４０は、互いに対向する１対の櫛型電極４０ａを有する。櫛型電極４０ａは、複数の電極指４０ｂと複数の電極指４０ｂを接続するバスバー４０ｃとを有する。反射器４２は、ＩＤＴ４０の両側に設けられている。ＩＤＴ４０が基板１０に弾性表面波を励振する。基板１０は、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板等の圧電基板である。ＩＤＴ４０および反射器４２は例えばアルミニウム膜または銅膜により形成される。基板１０は、サファイア基板、アルミナ基板、スピネル基板またはシリコン基板等の支持基板の下面に接合されていてもよい。ＩＤＴ４０および反射器４２を覆う保護膜または温度補償膜が設けられていてもよい。この場合、保護膜または温度補償膜を含め機能素子１２として機能する。

図２（ｂ）に示すように、基板１０上に圧電膜４６が設けられている。圧電膜４６を挟むように下部電極４４および上部電極４８が設けられている。下部電極４４と基板１０との間に空隙４５が形成されている。下部電極４４および上部電極４８は圧電膜４６内に、厚み縦振動モードの弾性波を励振する。下部電極４４および上部電極４８は例えばルテニウム膜等の金属膜である。圧電膜４６は例えば窒化アルミニウム膜である。基板１０は例えばシリコン基板もしくは砒化ガリウム等の半導体基板、またはサファイア基板、アルミナ基板、スピネル基板またはガラス基板等の絶縁基板である。図２（ａ）および図２（ｂ）のように、機能素子１２は弾性波を励振する電極を含む。このため、弾性波を規制しないように、機能素子１２は空隙１４に覆われている。

［実施例１の変形例２および３］
図３（ａ）および図３（ｂ）は、それぞれ実施例１の変形例２および３に係る電子部品の断面図である。図３（ａ）および図３（ｂ）に示すように、平面視において基板１０を囲むように封止部３０が設けられている。封止部３０は基板２０の上面に接合されている。封止部３０および基板１０上にリッド３２が設けられている。封止部３０は半田等の金属または樹脂等の絶縁体である。リッド３２は金属板または絶縁板である。封止部３０により、機能素子１２が空隙１４に気密封止される。その他の構成は実施例１およびその変形例１と同じであり説明を省略する。

［実施例１の変形例４および５］
図４（ａ）は、実施例１の変形例４に係る電子部品の断面図、図４（ｂ）は、図４（ａ）の領域Ａの拡大図、図４（ｃ）は、実施例１の変形例５に係る電子部品の断面図、図４（ｄ）は、図４（ｃ）の領域Ａの拡大図である。

図４（ａ）および図４（ｃ）に示すように、絶縁膜２２は基板１０の下面に設けられ、絶縁膜２２の下面と基板２０の上面との間に空隙１４が設けられている。

図４（ｂ）および図４（ｄ）に示すように、基板２０の上面と機能素子１２の下面の距離をＬ１、絶縁膜２２の下面と基板２０の上面との距離をＬ２、絶縁膜２２の膜厚をＴ１、機能素子１２と絶縁膜２２との距離をＬ３とする。距離Ｌ３は距離Ｌ１より十分小さい。また、例えば、Ｌ１＞Ｔ１≧Ｌ１／２であり、Ｔ１≧Ｌ２である。これにより、機能素子１２において発生した熱を絶縁膜２２を介し放出することができる。その他の構成は、実施例１およびその変形例１と同じであり説明を省略する。

［実施例１の変形例６および７］
図５（ａ）および図５（ｂ）は、それぞれ実施例１の変形例６および７に係る電子部品の断面図である。図５（ａ）および図５（ｂ）に示すように、実施例１の変形例２および３と同様に、平面視において基板１０を囲むように封止部３０が設けられている。その他の構成は実施例１の変形例２および３と同じであり説明を省略する。

［実施例１の変形例８および９］
図６（ａ）および図６（ｂ）は、それぞれ実施例１の変形例８および９に係る電子部品の断面図である。図６（ａ）に示すように、絶縁膜２２の上面の一部は領域５０において基板１０の下面に設けられた金属層１８の下面に接触している。その他の構成は実施例１と同じであり説明を省略する。

図６（ｂ）に示すように、絶縁膜２２の下面の一部は領域５０において基板２０の上面に接触している。その他の構成は実施例１の変形例４と同じであり説明を省略する。実施例１の変形例８および９のように、絶縁膜２２の上面の一部が基板１０の下面に接触していてもよいし、絶縁膜２２の下面の一部が基板２０の上面に接触していてもよい。

［実施例２、実施例２の変形例１および比較例１］
実施例２およびその変形例は、デュプレクサの例である。図７（ａ）から図７（ｃ）は、それぞれ実施例２、実施例２の変形例１および比較例１に係るデュプレクサの断面図である。図７（ａ）に示すように、実施例２では、基板２０上にデバイスチップ１１ａおよび１１ｂがフリップチップ実装されている。デバイスチップ１１ａおよび１１ｂにおいて、それぞれ基板１０ａおよび１０ｂの下面に機能素子１２ａおよび１２ｂが設けられている。基板２０の上面にはデバイスチップ１１ａおよび１１ｂを囲むように環状金属層２９が設けられている。

デバイスチップ１１ａおよび１１ｂを囲むように封止部３０が設けられている。封止部３０は半田であり、環状金属層２９に接合されている。封止部３０、デバイスチップ１１ａおよび１１ｂの上面にリッド３２が設けられている。絶縁膜２２は、基板２０の上面に設けられ、平面視において機能素子１２ａおよびバンプ１６を囲む。デバイスチップ１１ｂに対応する領域に絶縁膜２２は設けられていない。その他の構成は実施例１と同じであり説明を省略する。

図７（ｂ）に示すように、実施例２の変形例１では、絶縁膜２２には、基板１０ａの下面に設けられている。その他の構成は実施例２と同じであり説明を省略する。

図７（ｃ）に示すように、比較例１では、絶縁膜２２は基板２０の上面に設けられている。絶縁膜２２は、平面視において機能素子１２ａに重なる。その他の構成は実施例２と同じであり説明を省略する。

図８（ａ）は、実施例２およびその変形例１並びに比較例１に係るデュプレクサの回路図、図８（ｂ）は、送信フィルタの回路図である。図８（ａ）に示すように、共通端子Ａｎｔと送信端子Ｔｘとの間に送信フィルタ６０が設けられている。共通端子Ａｎｔと受信端子Ｒｘとの間に受信フィルタ６２が設けられている。送信フィルタ６０は、送信端子Ｔｘから入力した高周波信号のうち送信信号を共通端子Ａｎｔに通過させ他の周波数の信号を抑圧する。受信フィルタ６２は、共通端子Ａｎｔから入力した高周波信号のうち受信信号を受信端子Ｒｘに通過させ他の周波数の信号を抑圧する。送信フィルタ６０は、デバイスチップ１１ａに形成されており、機能素子１２ａを含む。受信フィルタ６２は、デバイスチップ１１ｂに形成されており、機能素子１２ｂを含む。

図８（ｂ）に示すように、送信フィルタ６０は直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ３を有する。直列共振器Ｓ１からＳ４は、送信端子Ｔｘと共通端子Ａｎｔの間に直列に接続されている。並列共振器Ｐ１からＰ３は送信端子Ｔｘと共通端子Ａｎｔの間に並列に接続されている。

図９は、実施例２およびその変形例１並びに比較例１におけるデバイスチップの平面図である。デバイスチップ１１ａの下面を上から透視した平面図である。図９に示すように、基板１０ａの下面に、複数の機能素子１２ａおよび金属層１８が設けられている。機能素子１２ａは図２（ａ）に示した弾性表面波共振器である。複数の機能素子１２ａは直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ３を含む。金属層１８は配線およびパッドである。配線は複数の機能素子１２ａ間を接続する。パッドは機能素子１２ａに接続されている。パッドにはバンプ１６が設けられている。バンプ１６は、共通端子Ａｎｔ、送信端子Ｔｘおよびグランド端子Ｇｎｄに対応する。

図１０（ａ）は、実施例２およびその変形例１における基板の平面図である。絶縁膜２２を太破線、デバイスチップ１１ａおよび１１ｂを破線、およびデバイスチップ１１ａ内の共振器を細破線で図示する。図１０（ａ）に示すように、実施例２およびその変形例１では、基板２０の上面には金属層２８および環状金属層２９が設けられている。環状金属層２９は、基板２０の上面の周縁に設けられている。金属層２８は配線およびパッドである。配線はパッド間を接続する。パッドにはバンプ１６が設けられている。バンプ１６は、共通端子Ａｎｔ、送信端子Ｔｘ、受信端子Ｒｘおよびグランド端子Ｇｎｄに対応する。

絶縁膜２２は、平面視においてデバイスチップ１１ａと重なり、デバイスチップ１１ｂとは重なっていない。絶縁膜２２は、直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ３と重ならず、これらの共振器を囲む。

図１０（ｂ）は、比較例１における基板の平面図である。図１０（ｂ）に示すように、比較例１では、絶縁膜２２は、平面視においてバンプ１６以外のデバイスチップ１１ａと重なり、直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ３とも重なっている。

基板１０ａ内の温度をシミュレーションした。シミュレーション条件は以下である。基板１０ａおよび１０ｂを厚さ１５０μｍの４２°回転ＹカットＸ伝搬タンタル酸リチウム基板とした。基板２０を厚さが１６６μｍのＬＴＣＣ基板とした。封止部３０はＡｇＳｎ半田とした。基板２０上面と基板１０ａの下面の距離Ｌ１を２０μｍとした。機能素子１２ａである弾性表面波共振器の電極指の厚さは１μｍ未満である。リッド３２は、膜厚が６０μｍのコバール板とした。絶縁膜２２は、熱伝導率が約０．２５Ｗ／ｍ・Ｋの樹脂膜とした。絶縁膜２２の膜厚Ｔ１は、実施例１およびその変形例では１９μｍ、比較例１では１５μｍとした。平面視における機能素子１２ａと絶縁膜２２との距離Ｌ３を５μｍとした。

送信フィルタ６０および受信フィルタ６２は、Ｅ−ＵＴＲＡ（Evolved Universal Terrestrial Radio Access） Operating Bandのバンド８（送信帯域：８８０−９１５ＭＨｚ、受信帯域：９２５−９６０ＭＨｚ）の送信フィルタおよび受信フィルタとした。送信端子Ｔｘにバンド８の送信信号を入力した。印加電力を２８ｄＢｍ、３０ｄＢｍおよび３２ｄＢｍとした。共通端子Ａｎｔおよび受信端子Ｒｘは５０Ωに終端した。基板１０ａ内の下面の最高温度をシミュレーションした。

比較例２として、絶縁膜２２を設けていない場合もシミュレーションした。

図１１（ａ）は、実施例２およびその変形例１並びに比較例１および２における印加電力に対する最高温度を示す図、図１１（ｂ）は、印加電力に対する温度降下量を示す図である。温度降下量は、比較例２（絶縁膜２２なし）の温度から実施例２およびその変形例１並びに比較例１の温度を引いた温度である。

図１１（ａ）および図１１（ｂ）に示すように、実施例２、実施例２の変形例１および比較例２では、比較例２に比べ同程度に温度が下がる。なお、基板１０ａの下面のうち最高温度となる箇所は図９の直列共振器Ｓ２に対応する箇所である。

実施例２の変形例１において、絶縁膜２２の膜厚Ｔ１を変え、温度をシミュレーションした。図１２は、実施例２の変形例１における膜厚Ｔ１に対する温度降下量の割合を示す図である。絶縁膜２２の膜厚Ｔ１を２０μｍとして、絶縁膜２２の下面の全面が基板２０の上面に接触している比較例３を基準とした。絶縁膜２２のない比較例２に対する比較例３の温度降下量を１とし、温度降下量を規格化したものが温度降下量の割合である。印加電力は２８ｄＢｍとした。

図１２に示すように、膜厚Ｔ１が大きくなると温度降下量の割合が大きくなる。膜厚Ｔ１が１０μｍを超えると、温度降下量の割合は急激に増加し、膜厚Ｔ１が１５μｍ以上では温度降下量の割合は０．４以上であり、膜厚Ｔ１が１８μｍ以上では温度降下量の割合は０．６以上である。

実施例１、２およびその変形例並びに比較例２によれば、基板１０もしくは１０ａ（第２基板）の下面（第２面）に１または複数の機能素子１２もしくは１２ａ（第１機能素子）が設けられている。機能素子１２または１２ａが基板２０（第１基板）の上面（第１面）と空隙１４を挟み対向するように、基板１０または１０ａが基板２０上に実装されている。バンプ１６（接続端子）は、基板２０の上面と基板１０または１０ａとの間に設けられ、基板２０と基板１０または１０ａとを接続する。

このような電子部品では、比較例２のように、空隙１４により機能素子１２ａにおいて発生した熱の放出が妨げられる。そこで、比較例１のように、機能素子１２ａに対向するように絶縁膜２２を設ける。これにより、機能素子１２ａにおいて発生した熱は、絶縁膜２２に輻射および対流により伝わり、絶縁膜２２を介し基板２０に伝導する。よって、図１１（ａ）および図１１（ｂ）のように、比較例２に比べ基板１０ａの温度の上昇を抑制できる。

比較例１において、放熱性を高めるためには、絶縁膜２２を厚くすることが好ましい。しかしながら、バンプ１６の高さは製造ばらつきが大きい。絶縁膜２２の上面が機能素子１２ａに接触すると、空隙１４を設ける意味がなくなってしまう。このため、バンプ１６が低くなったときを想定し、製造マージンを確保しようとすると、絶縁膜２２を厚くできない。また、機能素子１２ａに絶縁膜２２が対向すると、機能素子１２ａの特性（例えば高周波特性）が劣化する。

実施例１、２およびその変形例では、絶縁膜２２は、基板２０の上面および基板１０または１０ａの下面のいずれか一方に設けられており、平面視において１または複数の機能素子１２または１２ａを囲む。これにより、バンプ１６が低くなっても絶縁膜２２が機能素子１２または１２ａに接触することを抑制できる。また、絶縁膜２２による特性の劣化を抑制できる。絶縁膜２２と機能素子１２または１２ａとの最小の距離Ｌ３をバンプ１６と機能素子１２または１２ａとの最小の距離より近くする。これにより、機能素子１２または１２ａにおいて発生した熱が効率よく絶縁膜２２に伝わる。よって、機能素子１２または１２ａからの放熱性を向上させることができる。

絶縁膜２２が基板２０の上面に設けられている場合、絶縁膜２２の上面の全てが基板１０または１０ａの下面に接触すると、絶縁膜２２の膜厚Ｔ１により、バンプ１６の高さが制限される。絶縁膜２２が基板１０または１０ａの下面に設けられている場合、絶縁膜２２の下面の全てが基板２０の上面に接触すると、絶縁膜２２の膜厚Ｔ１により、バンプ１６の高さが制限される。これにより、バンプ１６と基板１０ａおよび／または基板２０との接合強度が小さくなる可能性がある。また、基板１０ａの下面または基板２０の上面上の高周波信号が伝搬する配線に絶縁膜２２が接触する可能性がある。これにより、特性が劣化する可能性がある。

そこで、絶縁膜２２が基板２０の上面に設けられている場合、絶縁膜２２の上面（第３面）の少なくとも一部が空隙１４を挟み基板１０または１０ａの下面と対向する。絶縁膜２２が基板１０または１０ａの下面に設けられている場合、絶縁膜２２の下面（第３面）の少なくとも一部が空隙１４を挟み基板２０の上面と対向する。これにより、バンプ１６の接合強度を大きくできる、および／または特性劣化を抑制できる。絶縁膜２２の代わりに金属膜を用いると、機能素子１２ａの近くに金属膜が設けられる。このため機能素子１２ａの特性が劣化する。

機能素子１２または１２ａから効率的に放熱するため、絶縁膜２２の膜厚Ｔ１は、距離Ｌ１の１／２以上であることが好ましい。Ｔ１はＬ１の７５％以上が好ましく、９０％以上がより好ましい。また、機能素子１２または１２ａの下面と絶縁膜２２の上面との距離Ｌ２は、Ｔ１以下が好ましく、Ｔ１／２以下がより好ましく、Ｔ１／４以下がさらに好ましい。

機能素子１２または１２ａから効率的に放熱するため、距離Ｌ３は、バンプ１６と機能素子１２ａとの距離の１／２以下が好ましく、１／４以下がより好ましい。または、距離Ｌ３は、距離Ｌ１の１／２以下が好ましく、１／４以下がより好ましい。

絶縁膜２２の熱伝導率は、空気の熱伝導率である０．０２５Ｗ／ｍ・Ｋより大きければよいが、より放熱効果を高めるため、空気の熱伝導率の５倍以上が好ましく、１０倍以上がより好ましい。熱伝導率の大きな絶縁膜２２として、エポキシ樹脂、ポリイミド樹脂、シリコーン、ソルダーレジスト、窒化ホウ素、窒化アルミニウム、酸化亜鉛または酸化シリコン等を用いることができる。放熱性向上のため絶縁膜２２は基板２０の上面に直接接触していることが好ましい。

絶縁膜２２は、平面視において機能素子１２または１２ａを完全に囲んでもよいが、一部を囲んでもよい。例えば、機能素子１２または１２ａの平面形状が４角形の場合、絶縁膜２２は、機能素子１２ａまたは１２ａの４辺のうち３辺を囲んでもよい。

実施例２およびその変形例１のように、絶縁膜２２は、平面視において複数の機能素子１２ａを各々囲むことが好ましい。これにより、放熱性を高めることができる。

実施例１の変形例８のように、絶縁膜２２の上面の一部が基板１０の下面（金属層１８の下面）に接触してもよい。実施例１の変形例９のように、絶縁膜２２の下面の一部が基板２０の上面に接触してもよい。しかし、バンプ１６の接合強度等の観点から、絶縁膜２２が基板２０の上面に設けられている場合、絶縁膜２２の上面は基板１０または１０ａの下面に接触しないことが好ましい。絶縁膜２２が基板１０または１０ａの下面に設けられている場合、絶縁膜２２の下面は基板２０の上面に接触しないことが好ましい。

［実施例２の変形例２］
図１３は、実施例２の変形例２における基板の平面図である。図１３に示すように、絶縁膜２２は、基板２０の上面の共通端子Ａｎｔおよび送信端子Ｔｘに接続された金属層２８には重なっていない。絶縁膜２２が基板２０の上面に設けられた高周波信号が伝搬する金属層２８と重なると、高周波特性が劣化する。そこで、実施例２の変形例２のように、絶縁膜２２は金属層２８と重ならない。これにより、特性の劣化を抑制できる。その他の構成は実施例２およびその変形例１と同じであり、説明を省略する。

［実施例２の変形例３］
図１４は、実施例２の変形例３における基板の平面図である。図１４に示すように、絶縁膜２２は、金属層２８の全てと重なっていない。絶縁膜２２が金属層２８と重なる領域では、絶縁膜２２の上面が機能素子１２ａおよび／または金属層１８と接触する可能性がある。これにより、機能素子１２ａの特性が劣化する可能性がある。そこで、実施例２の変形例２のように、絶縁膜２２は全ての金属層２８と重ならない。これにより、特性の劣化を抑制できる。その他の構成は実施例２およびその変形例１と同じであり説明を省略する。

実施例２の変形例２および３では、絶縁膜２２が金属層２８と重ならない例を説明したが、絶縁膜２２は基板１０ａの下面に設けられた高周波信号が伝搬する金属層１８と重ならなくてもよい。また、絶縁膜２２は基板１０ａの下面に設けられた全ての金属層１８と重ならなくてもよい。

［実施例２の変形例４］
図１５は、実施例２の変形例４における基板の平面図である。最高温度となる共振器は直列共振器Ｓ２である。そこで、図１５に示すように、絶縁膜２２を、平面視において直列共振器Ｓ２に隣接する直列共振器Ｓ１からＳ３および並列共振器Ｐ１およびＰ２を囲むように設け、直列共振器Ｓ２に隣接しない直列共振器Ｓ４および並列共振器Ｐ３を囲むようには設けない。これにより、直列共振器Ｓ２から効率的に放熱し、かつ絶縁膜２２が共振器に近接することによる特性の劣化を抑制できる。その他の構成は実施例２およびその変形例１と同じであり説明を省略する。

［実施例２の変形例５］
図１６は、実施例２の変形例５における基板の平面図である。図１６に示すように、絶縁膜２２を、平面視において直列共振器Ｓ２を囲み直列共振器Ｓ１、Ｓ３、Ｓ４および並列共振器Ｐ１からＰ３を囲まないように設ける。これにより、直列共振器Ｓ２から効率的に放熱し、かつ絶縁膜２２が共振器に近接することによる特性の劣化を抑制できる。その他の構成は実施例２およびその変形例１と同じであり説明を省略する。

実施例２の変形例４および５のように、絶縁膜２２を平面視において複数の機能素子１２ａの一部を各々囲み複数の機能素子１２ａの他を囲まないように設ける。これにより、放熱性を高めかつ特性の劣化を抑制できる。

ラダー型フィルタでは、直列共振器が並列共振器より発熱しやすい。そこで、絶縁膜２２を平面視において１または複数の直列共振器Ｓ１からＳ４の少なくとも１つを各々囲み、１または複数の直列共振器Ｓ１からＳ４および１または複数の並列共振器Ｐ１からＰ３のうち他の共振器の少なくとも一部を囲まないようにする。これにより、放熱性を高めかつ特性の劣化を抑制できる。

また、直列共振器Ｓ１からＳ４のうち両側に直列共振器が接続された共振器は発熱しやすい。そこで、絶縁膜２２を１または複数の直列共振器Ｓ１からＳ４のうち両側に直列共振器Ｓ１およびＳ３が接続された直列共振器Ｓ２を囲み、１または複数の直列共振器Ｓ１からＳＳ４および１または複数の並列共振器Ｐ１からＰ３のうち他の共振器の少なくとも一部と囲まないようにする。これにより、放熱性を高めかつ特性の劣化を抑制できる。

実施例２およびその変形例において、発熱するデバイスチップ１１ａは送信フィルタ６０が設けられているチップである。そこで、絶縁膜２２を、基板２０の上面と、受信フィルタ６２が設けられた基板１０ｂ（第３基板）の下面（第４面）との間に設けない。これにより、特性の劣化を抑制しかつ放熱性を高めることができる。

実施例２およびその変形例として、機能素子１２ａおよび１２ｂが弾性表面波共振器の例を説明したが、機能素子１２ａおよび１２ｂは圧電薄膜共振器でもよい。ラダー型フィルタの直列共振器および並列共振器の数は任意に設定できる。フィルタとしてラダー型フィルタを例に説明したが、フィルタは多重モードフィルタでもよい。マルチプレクサとしてデュプレクサの例を説明したが、トリプレクサまたはクワッドプレクサでもよい。

実施例１、２およびその変形例において、機能素子１２または１２ａは、アンプおよび／またはスイッチのような能動素子でもよい。また、機能素子１２または１２ａは、インダクタおよび／またはキャパシタ等の受動素子でもよい。さらに、機能素子１２または１２ｂはＭＥＭＳ（Micro Electro Mechanical Systems）素子でもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０、１０ａ、１０ｂ、２０基板
１１，１１ａ、１１ｂデバイスチップ
１２、１２ａ、１２ｂ機能素子
１４空隙
１６バンプ
１８、２８金属層
２２絶縁膜
６０送信フィルタ
６２受信フィルタ

Claims

第１面を有する第１基板と、
１または複数の第１機能素子が設けられた第２面を有し、前記１または複数の第１機能素子が前記第１面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、
前記第１面と前記第２面との間に設けられ、前記第１基板と前記第２基板とを接続する接続端子と、
前記第１面および前記第２面のいずれか一方に設けられ、平面視において前記１または複数の第１機能素子のうち少なくとも１つの第１機能素子を囲み、前記少なくとも１つの第１機能素子との距離が前記接続端子と前記少なくとも１つの第１機能素子との距離より小さく、少なくとも一部が前記空隙を挟み前記第１面および前記第２面の他方と対向する第３面を有する絶縁膜と、
を具備し、
前記第１面と前記第２面との間において、前記第１面および前記第２面の両方に接触し前記第１機能素子を前記空隙に封止する封止部は設けられていない電子部品。
前記１または複数の第１機能素子は複数の第１機能素子であり、
平面視において前記絶縁膜は前記複数の第１機能素子を各々囲む請求項１記載の電子部品。
第１面を有する第１基板と、
１または複数の第１機能素子が設けられた第２面を有し、前記１または複数の第１機能素子が前記第１面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、
前記第１面と前記第２面との間に設けられ、前記第１基板と前記第２基板とを接続する接続端子と、
前記第１面および前記第２面のいずれか一方に設けられ、平面視において前記１または複数の第１機能素子のうち少なくとも１つの第１機能素子を囲み、前記少なくとも１つの第１機能素子との距離が前記接続端子と前記少なくとも１つの第１機能素子との距離より小さく、少なくとも一部が前記空隙を挟み前記第１面および前記第２面の他方と対向する第３面を有する絶縁膜と、
を具備し、
前記１または複数の第１機能素子は複数の第１機能素子であり、
平面視において、前記絶縁膜は、前記複数の第１機能素子のうち一部の第１機能素子を各々囲み、他の第１機能素子を囲まない電子部品。
第１面を有する第１基板と、
複数の弾性波素子が設けられた第２面を有し、前記複数の弾性波素子が前記第１面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、
前記第１面と前記第２面との間に設けられ、前記第１基板と前記第２基板とを接続する接続端子と、
前記第１面および前記第２面のいずれか一方に設けられ、平面視において前記複数の弾性波素子のうち少なくとも１つの弾性波素子を囲み、前記少なくとも１つの弾性波素子との距離が前記接続端子と前記少なくとも１つの弾性波素子との距離より小さく、少なくとも一部が前記空隙を挟み前記第１面および前記第２面の他方と対向する第３面を有する絶縁膜と、
入力端子と出力端子との間に直列に接続され前記複数の弾性波素子のうち一部である１または複数の直列共振器と、
前記入力端子と前記出力端子との間に並列に接続され前記複数の弾性波素子の別の一部である１または複数の並列共振器と、
を具備し、
平面視において前記絶縁膜は前記１または複数の直列共振器の少なくとも１つを囲み、前記１または複数の直列共振器および前記１または複数の並列共振器のうち他の共振器の少なくとも一部を囲まない電子部品。
平面視において前記絶縁膜は前記１または複数の直列共振器のうち両側に直列共振器が接続された直列共振器を囲み、前記１または複数の直列共振器および前記１または複数の並列共振器のうち他の共振器の少なくとも一部を囲まない請求項４記載の電子部品。
第１面を有する第１基板と、
１または複数の第１機能素子が設けられた第２面を有し、前記１または複数の第１機能素子が前記第１面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、
前記第１面と前記第２面との間に設けられ、前記第１基板と前記第２基板とを接続する接続端子と、
前記第１面および前記第２面のいずれか一方に設けられ、平面視において前記１または複数の第１機能素子のうち少なくとも１つの第１機能素子を囲み、前記少なくとも１つの第１機能素子との距離が前記接続端子と前記少なくとも１つの第１機能素子との距離より小さく、少なくとも一部が前記空隙を挟み前記第１面および前記第２面の他方と対向する第３面を有する絶縁膜と、
１または複数の第２機能素子が設けられた第４面を有し、前記１または複数の第２機能素子が前記第１面と空隙を挟み対向するように、前記第１基板上に実装された第３基板を具備し、
前記絶縁膜は前記第１面と前記第４面との間に設けられていない電子部品。
前記１または複数の第１機能素子は各々弾性波素子である請求項１から３および６のいずれか一項記載の電子部品。
前記絶縁膜の厚さは、前記第１面と前記第２面との距離の１／２以上である請求項１から７のいずれか一項記載の電子部品。
前記第３面は前記第１面および前記第２面の他方と接触しない請求項１から８のいずれか一項記載の電子部品。
前記弾性波素子を含むフィルタを具備する請求項７記載の電子部品。
前記フィルタを含むマルチプレクサを具備する請求項１０記載の電子部品。