Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6934673B2 - 磁気トンネル接合素子および磁気メモリ - Google Patents
[go: Go Back, main page]

JP6934673B2 - 磁気トンネル接合素子および磁気メモリ - Google Patents

磁気トンネル接合素子および磁気メモリ Download PDF

Info

Publication number
JP6934673B2
JP6934673B2 JP2018522400A JP2018522400A JP6934673B2 JP 6934673 B2 JP6934673 B2 JP 6934673B2 JP 2018522400 A JP2018522400 A JP 2018522400A JP 2018522400 A JP2018522400 A JP 2018522400A JP 6934673 B2 JP6934673 B2 JP 6934673B2
Authority
JP
Japan
Prior art keywords
layer
magnetic
thickness
tunnel junction
junction element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018522400A
Other languages
English (en)
Other versions
JPWO2017212895A1 (ja
Inventor
本庄　弘明
弘明 本庄
正二 池田
正二 池田
佐藤　英夫
英夫 佐藤
哲郎 遠藤
哲郎 遠藤
大野　英男
英男 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Publication of JPWO2017212895A1 publication Critical patent/JPWO2017212895A1/ja
Application granted granted Critical
Publication of JP6934673B2 publication Critical patent/JP6934673B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/40—Devices controlled by magnetic fields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気トンネル接合素子および磁気メモリに関する。
スピントランスファートルク（以下、ＳＴＴ）を用いた磁化反転は、素子サイズが小さくなるほど書き込みに要する電流値が小さくなるため、高密度で消費電力の小さいメモリ素子に適しており、近年、このＳＴＴによる磁化反転を用いた磁気メモリ（ＳＴＴ−ＭＲＡＭ）が注目を集めている。
ＳＴＴによる磁化反転を利用する磁気メモリは、磁気トンネル接合素子（ＭＴＪ素子）で構成されている。このＭＴＪ素子は、磁化の向きが固定された参照（固定）層と、磁化の向きが変化する記録（自由）層とでトンネル障壁層（トンネル絶縁膜）をサンドイッチした構成を有している。
ＭＴＪ素子の性能は、トンネル磁気抵抗比（ＴＭＲ比）、熱安定性および閾値電流で表される。トンネル磁気抵抗比は、（Ｒａｐ−Ｒｐ）／Ｒｐ （ここで、Ｒｐ：障壁層に隣接する参照層の磁化と記録層の磁化とが平行に配列した時の抵抗値、Ｒａｐ：障壁層に隣接する参照層の磁化と記録層の磁化とが反平行に配列した時の抵抗値）で定義される値である。また、熱安定性Δは、Ｋｅｆｆ・Ｖ／ｋＢＴ （ここで、Ｋｅｆｆ：記録層の実効磁気異方性エネルギー密度、Ｖ：記録層の体積、ｋＢ：ボルツマン定数、Ｔ：絶対温度）に比例する値である。一般に、ＭＴＪ素子は、トンネル磁気抵抗比が大きい方が好適であり、また、熱安定性を閾値電流で除した値が大きいほど好適である。
ＭＴＪ素子が垂直磁化型のとき、ＳＴＴにより磁化を反転させる場合と熱的な反転が生じる場合とでは、磁化の通る方向が同じになる。一方、面内磁化型の場合、ＳＴＴにより磁化を反転させる場合と熱的な反転が生じる場合とでは、磁化が違う方向を通る。この場合、ＳＴＴによる反転では、磁化は反磁界が大きな面直方向を通り、熱的反転では、磁化は反磁界が小さな面内方向を通る。その結果、面内磁化型では、閾値電流に対する熱安定性の比が、垂直磁化型に比べて小さくなる。このため、近時では、垂直磁化型のＭＴＪ素子がより注目されており、垂直磁化型のＭＴＪ素子が用いられるようになってきている。
このような垂直磁化型のＭＴＪ素子として、ＣｏＦｅＢから形成される強磁性層とＭｇＯ絶縁膜とを用いることにより、高いトンネル磁気抵抗比と高い熱安定性、低い閾値電流を有するものが開発されており（例えば、特許文献１参照）、現在、この材料系を用いた検討が活発に行われている。
また、垂直磁気異方性を向上させるため、ＭｇＯ（障壁層）／ＣｏＦｅＢ（記録層）／ＭｇＯ（保護層）構造のように、記録層（ＣｏＦｅＢ）を、酸素を含む障壁層（ＭｇＯ）と保護層（ＭｇＯ）とで挟んだ構造（二重界面構造）を有するものも開発されている（例えば、特許文献１参照）。また、保護層として導電性酸化物層を用いた二重界面構造を有するものや、その保護層の上に金属キャップ層を配置したものも開発されている（例えば、特許文献２参照）。
このような二重界面構造を有するＭＴＪ素子は、記録層の下と記録層の上のＣｏＦｅＢ／ＭｇＯ界面に生じる２つの垂直磁気異方性によって、ＭｇＯの保護層がないトンネル接合素子よりも記録層の膜厚を大きくすることができる。熱安定性は、記録層の膜厚に比例して増加するため、膜厚を大きくすることにより熱安定性を向上させることができる。また、同時に、記録層の膜厚を大きくすることにより、記録層のダンピング定数αを低減することも可能となる。書き込み電流の値はαに比例するため、書き込み電流の値を同時に低減することができる。これらの結果、二重界面構造を有するＭＴＪ素子は、熱安定性が高く、書き込み電流が小さい、すなわち、熱安定性を閾値電流で除した値が大きいものとなっている。
一方、ＭｇＯの保護層がないＭＴＪ素子では、記録層の上に、ＭｇＯ保護層の代わりにＴａ等の保護層を積層している。この場合、熱処理によってＴａがボロンを吸収するため、ＣｏＦｅＢが結晶化し、高いＭＲ比が得られる。
しかし、特許文献１や２に記載のような二重界面構造を有するＭＴＪ素子は、ＭｇＯでＣｏＦｅＢを挟んでおり、Ｔａ等のキャップがないため、熱処理によるボロンの拡散が起きにくい。このため、ＣｏＦｅＢが熱処理によって結晶化せず、ＭＲ比が低下してしまうという問題があった。
そこで、このようなＭＲ比の低下を防ぐために、記録層の間に薄いＴａ等の非磁性層を挿入したＭＴＪ素子が提案されている（例えば、非特許文献１参照）。このＭＴＪ素子では、熱処理により、Ｔａ等の非磁性層がボロンを吸収してＣｏＦｅＢが結晶化しており、高いＭＲ比が得られている。
特開２０１４−２０７４６９号公報 国際公開第２０１３／０６９０９１号
H. Sato, M. Yamanouchi, S. Ikeda, S. Fukami, F. Matsukura, and H. Ohno, "Perpendicular-anisotropy CoFeB-MgO magnetic tunnel junctions with a MgO/CoFeB/Ta/CoFeB/MgO recording structure", Appl. Phys. Lett., 2012, 101, 022414
しかしながら、非特許文献１に記載のＭＴＪ素子では、記録層の間に挿入されたＴａ等の非磁性層を３５０℃以上の高温で熱処理すると、Ｔａ等が記録層内を拡散して障壁層まで到達し、ＭＲ比を低下させてしまうという課題があった。また、非磁性層として、ＴａやＷ等の耐熱性の高い高融点金属が用いられるが、これらの材料は原子量が大きいため、スパッタリングによる成膜時にＴａ等の材料が記録層に衝突することにより、記録層が損傷しやすいという課題もあった。
本発明は、このような課題に着目してなされたもので、よりＭＲ比が高く、成膜時に記録層の損傷を防ぐことができる磁気トンネル接合素子および磁気メモリを提供することを目的とする。
上記目的を達成するために、本発明に係る磁気トンネル接合素子は、強磁性体を含み、磁化方向が膜面に対して垂直方向で固定されている参照層と、非磁性体を含み、前記参照層の一方の表面側に配置された障壁層と、前記障壁層の前記参照層とは反対の面側に配置された記録層とを有し、前記記録層は、少なくともＣｏおよびＦｅのいずれか一方を含み、磁化方向が膜面に対して垂直方向で可変である第１の強磁性層と、Ｍｇ、ＭｇＯ、Ｃ、Ｌｉ、ＡｌおよびＳｉのうちの少なくともいずれか１つを含み、前記第１の強磁性層の一方の表面側に配置された第１の非磁性層と、Ｔａ、Ｈｆ、Ｗ、Ｍｏ、Ｎｂ、Ｚｒ、Ｙ、Ｓｃ、Ｔｉ、ＶおよびＣｒのうちの少なくともいずれか１つ含み、前記第１の非磁性層の前記第１の強磁性層とは反対の面側に配置され、０．３〜２．０ｎｍの厚さを有する第２の非磁性層と、少なくともＣｏおよびＦｅのいずれか一方を含み、磁化方向が膜面に対して垂直方向で可変であり、前記第２の非磁性層の前記第１の非磁性層とは反対の面側に配置された第２の強磁性層とを有し、前記第１の強磁性層の前記第１の非磁性層とは反対の面側、および、前記第２の強磁性層の第２の非磁性層とは反対の面側の少なくともいずれか一方に、前記障壁層が配置されるよう設けられていることを特徴とする。
本発明に係る磁気トンネル接合素子は、それぞれ磁化方向が膜面に対して垂直方向で可変である第１の強磁性層と第２の強磁性層との間に、ＭｇやＭｇＯ等を含む第１の非磁性層と、Ｔａ等を含む第２の非磁性層とが挿入されている。本発明に係る磁気トンネル接合素子は、例えば、スパッタリングにより製造することができる。本発明に係る磁気トンネル接合素子は、Ｔａ等を含む第２の非磁性層が挿入されているため、製造時の熱処理によって、第１の強磁性層および第２の強磁性層が結晶化し、ＭＲ比を高めることができる。
また、本発明に係る磁気トンネル接合素子は、第２の非磁性層より先に第１の非磁性層を成膜しておくことにより、第２の非磁性層をスパッタリング等で成膜する際に、Ｔａ等の材料が第１の強磁性層に衝突して打ち込まれるのを、第１の非磁性層で防ぐことができる。これにより、第１の強磁性層がダメージを受けて記録層が損傷するのを防ぐことができる。また、第１の強磁性層にＴａ等の材料が打ち込まれないため、製造時の熱処理で、Ｔａ等が第１の強磁性層内に拡散するのを防ぐことができる。これにより、ＭＲ比が低下するのを防ぐことができる。また、熱処理の温度を上げることもできる。
本発明に係る磁気トンネル接合素子で、参照層は、強磁性体を含んでいれば、いかなる材質から成っていてもよい。参照層は、例えば、ＦｅＰｔ層やＴｂＴｅＣｏ層等の、ＣｏやＦｅを含む強磁性層から成っている。また、参照層は、いかなる厚さであってもよいが、界面磁気異方性に起因する垂直磁化を利用するのであれば、５ｎｍ以下の厚さが好ましく、３ｎｍ以下さらに１．６ｎｍ以下の厚さがより好ましい。
障壁層は、酸素を含み、参照層と記録層との間に磁気トンネル接合を生成可能なものであれば、いかなる材質から成っていてもよい。障壁層は、例えば、ＭｇＯ、ＭｇＯＴｉ、ＭｇＯＴｉＮ、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＺｎＯなどから成っている。障壁層は、磁気トンネル接合を生成可能な厚さであれば、いかなる厚さであってもよいが、１０ｎｍ以下の厚さが好ましく、５ｎｍ以下の厚さが特に好ましい。
第１の強磁性層および第２の強磁性層は、それぞれ、少なくともＣｏおよびＦｅのいずれか一方を含んでいればよく、Ｃｏ、Ｆｅ、ＣｏＢおよびＦｅＢのうちの少なくともいずれか１つを含んでいることが好ましい。第１の強磁性層および第２の強磁性層は、例えば、ＣｏＦｅＢや、ＣｏＦｅＢＭ（ここで、Ｍは、Ｎｉ，Ｚｒ，Ｈｆ，Ｔａ，Ｍｏ，Ｎｂ，Ｐｔ，Ｃｒ，ＳｉおよびＶのうちの少なくともいずれか１つ含むもの）などを含む層であってもよい。また、微量の他の元素を含んでいてもよい。また、第１の強磁性層および第２の強磁性層は、単層であってもよく、複数の膜から成る積層膜から成っていてもよい。例えば、Ｆｅを含む層と、ＦｅＢまたはＣｏＢを含む層との積層膜から成っていてもよい。
第１の強磁性層および第２の強磁性層は、いかなる厚さであってもよいが、界面磁気異方性に起因する垂直磁化を利用するのであれば、それぞれ５ｎｍ以下の厚さが好ましく、３ｎｍ以下さらに１．６ｎｍ以下の厚さがより好ましい。第１の強磁性層は、特に、０．５ｎｍ〜４ｎｍの厚さが好ましい。第２の強磁性層は、特に、０．５ｎｍ〜４ｎｍの厚さが好ましい。また、第１の強磁性層および第２の強磁性層は、双方の厚みの合計が２ｎｍ以上であることが好ましい。また、第２の非磁性層は、０．４〜０．５ｎｍの厚さを有することが好ましい。この場合、第１の強磁性層と第２の強磁性層との磁気結合を劣化させることなく、ＭＲ比を高めることができる。
本発明に係る磁気トンネル接合素子は、非磁性体を含み、前記記録層の前記障壁層とは反対の面側に配置された保護層を有することが好ましい。この場合、記録層を障壁層と保護層とで挟んだ二重界面構造とすることができる。保護層は、酸素を含む非磁性体から成ることが好ましく、例えば、ＭｇＯ、ＭｇＯＴｉ、ＭｇＯＴｉＮ、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＺｎＯなどから成っている。この場合、記録層を、それぞれ酸素を含む障壁層と保護層とで挟むことにより、障壁層と記録層との界面および保護層と記録層との界面にそれぞれ垂直磁気異方性を生じさせることができる。これにより、記録層の膜厚を大きくして、熱安定性を高めることができる。保護層は、いかなる厚さであってもよいが、１０ｎｍ以下の厚さが好ましく、５ｎｍ以下の厚さが特に好ましい。また、保護層は、障壁層の厚さと同じか、それ以下の厚さであることが好ましい。
本発明に係る磁気トンネル接合素子で、前記第１の強磁性層および前記第２の強磁性層は、それぞれ前記障壁層または前記保護層に接触しており、その接触した前記障壁層または前記保護層との界面垂直磁気異方性により、磁化の方向が膜面に対して垂直になっていることが好ましい。この場合、記録層の膜厚を大きくして、熱安定性を高めることができる。なお、第１の強磁性層および第２の強磁性層のいずれか一方が障壁層に接触し、他方が保護層に接触していてもよく、第１の強磁性層および第２の強磁性層の双方が障壁層に接触していてもよい。
本発明に係る磁気トンネル接合素子で、前記第１の非磁性層は、０．１〜１．０ｎｍの厚さを有することが好ましく、０．１〜０．４ｎｍの厚さを有することが特に好ましい。この場合、第１の強磁性層と第２の強磁性層との磁気結合を劣化させることなく、ＭＲ比を高めることができる。
本発明に係る磁気トンネル接合素子は、一方の表面側に少なくとも前記参照層と前記障壁層と前記記録層とを成膜するための基層を有し、前記記録層は、前記第２の非磁性層よりも前記第１の非磁性層が前記基層側に配置されていることが好ましい。この場合、参照層と障壁層と記録層とを、基層の一方の表面側にスパッタリング等で成膜することにより、本発明に係る磁気トンネル接合素子を製造することができる。本発明に係る磁気トンネル接合素子は、第２の非磁性層よりも第１の非磁性層が基層側に配置されているため、第２の非磁性層を成膜する際に、第１の強磁性層がダメージを受けたり、Ｔａ等が拡散してＭＲ比が低下したりするのを防ぐことができる。このため、本発明に係る磁気トンネル接合素子は、記録層が損傷しておらず、高いＭＲ比を有している。
本発明に係る磁気トンネル接合素子で、前記第１の強磁性層および前記第２の強磁性層は、前記第１の非磁性層および前記第２の非磁性層を通して磁気的に結合していることが好ましい。この場合、第１の非磁性層および第２の非磁性層は、それぞれ第１の強磁性層と第２の強磁性層との磁気結合を劣化させない厚みを有していることが好ましい。なお、第１の非磁性層に含まれるＭｇやＭｇＯ等は、原子半径が小さく、揮発性が高いため、第１の強磁性層と第２の強磁性層との間の第２の非磁性層を介した磁気結合を劣化させにくい。
本発明に係る磁気メモリは、互いに平行に配置された複数のソース線と、前記ソース線と交差する方向に、互いに平行に配置された複数のワード線と、前記ソース線に平行に配置された複数のビット線と、ゲート電極がいずれか１つのワード線に電気的に接続され、ソース電極がいずれか１つのソース線に電気的に接続された選択トランジスタと、前記第１の強磁性層および前記第２の強磁性層のいずれか一方が前記選択トランジスタのドレイン電極に電気的に接続され、他方がいずれか１つのビット線に電気的に接続された本発明に係る磁気トンネル接合素子とを有し、前記磁気トンネル接合素子の膜面垂直方向に電流を印加可能に構成されていることを特徴とする。
本発明に係る磁気メモリは、それぞれ前記選択トランジスタと前記磁気トンネル接合素子とを有し、電気的に接続されたワード線とビット線とソース線との組合せが互いに異なる複数の記憶セルと、各ワード線と各ビット線と各ソース線とを介して、いずれか１つの記憶セルを選択してデータを書き込むよう構成された書込部と、各ワード線と各ビット線と各ソース線とを介して、いずれか１つの記憶セルを選択してデータを読み出すよう構成された読出部とを、有することが好ましい。
本発明に係る磁気メモリは、本発明に係る磁気トンネル接合素子を有するため、熱安定性が高い。特に、垂直磁気異方性に優れた磁気トンネル接合素子を用いることにより、高密度化および消費電力の低減を図ることができる。
本発明によれば、よりＭＲ比が高く、成膜時に記録層の損傷を防ぐことができる磁気トンネル接合素子および磁気メモリを提供することができる。
本発明の実施の形態の磁気トンネル接合素子を示す断面図である。 本発明の実施の形態の磁気トンネル接合素子の、実際の構造の一例を示す断面図である。 本発明の実施の形態の磁気トンネル接合素子の、（ａ）低抵抗状態、（ｂ）高抵抗状態を示す説明図である。 本発明の実施の形態の磁気トンネル接合素子の、第１の変形例を示す断面図である。 本発明の実施の形態の磁気トンネル接合素子の、第２の変形例を示す断面図である。 本発明の実施の形態の磁気メモリを示すブロック回路図である。 本発明の実施の形態の磁気トンネル接合素子の、第１の測定に用いた構成を示す断面図である。 図７に示す磁気トンネル接合素子の、第１の非磁性層（ＭｇＯ）２２の厚さが（ａ）０ｎｍのときの面内方向（In-plane）、（ｂ）垂直方向（Out-of-plane）、（ｃ）０．１ｎｍのときの面内方向、（ｄ）垂直方向、（ｅ）０．２ｎｍのときの面内方向、（ｆ）垂直方向、（ｇ）０．５ｎｍのときの面内方向、（ｈ）垂直方向の磁化曲線を示すグラフである。 本発明の実施の形態の磁気トンネル接合素子の、第２の測定に用いた構成を示す断面図である。 図９に示す磁気トンネル接合素子の（ａ）ＴＭＲ比と第１の非磁性層（ＭｇＯ）の膜厚との関係、（ｂ）ＴＭＲ比と第２の非磁性層（ＴａまたはＷ）の膜厚との関係を示すグラフである。 図９に示す磁気トンネル接合素子の（ａ）第２の非磁性層がＴａから成る場合、（ｂ）Ｗから成る場合の、Ｋｅｆｆと第１の非磁性層（ＭｇＯ）の膜厚との関係を示すグラフである。 （ａ）本発明の実施の形態の磁気トンネル接合素子の、第３の測定に用いた構成を示す断面図、（ｂ）第１の非磁性層がない磁気トンネル接合素子を示す断面図である。 （ａ） 図１２（ａ） 、（ｂ） 図１２（ｂ）に示す磁気トンネル接合素子のサイズとＭＲ比との関係を示すグラフである。 本発明の実施の形態の磁気トンネル接合素子の、第４の測定に用いた、第１の非磁性層がＭｇから成る構成を示す断面図である。 図１４に示す磁気トンネル接合素子の、第１の非磁性層２２のＭｇの厚さが（ａ）０ｎｍのときのウエハ中央（Wafer Center）、（ｂ）ウエハ端部（Wafer Edge）、（ｃ）０．３ｎｍのときのウエハ中央、（ｄ）ウエハ端部、（ｅ）０．６ｎｍのときのウエハ中央、（ｆ）ウエハ端部で測定された垂直方向（Out-of-plane）の磁化曲線示すグラフである。 図１４に示す磁気トンネル接合素子の、ＴＭＲ比と第１の非磁性層（Ｍｇ）の膜厚との関係を示すグラフである。 本発明の実施の形態の磁気トンネル接合素子を、３端子のＳＯＴ素子に適用したときの磁気メモリを示すブロック回路図である。
以下、図面に基づいて、本発明の実施の形態について説明する。
図１乃至図５は、本発明の実施の形態の磁気トンネル接合（ＭＴＪ；Magnetic Tunnel Junction）素子１０を示している。
図１乃至図３に示すように、磁気トンネル接合素子１０は、参照層１１と障壁層１２と記録層１３と保護層１４とを、この順番で積層した構造と、これらの各層をスパッタリング等で成膜するための基層１５とを有している。
参照層１１は、強磁性体から成り、磁化方向が膜面に対して垂直方向で固定されている。参照層１１は、例えば、厚さ１．０〜１．２ｎｍのＣｏＦｅＢの層から成っている。
障壁層１２は、非磁性体から成っている。障壁層１２は、例えば、厚さ１．０〜１．３ｎｍのＭｇＯの層から成っている。
記録層１３は、第１の強磁性層２１と第１の非磁性層２２と第２の非磁性層２３と第２の強磁性層２４とを、この順番で積層した構造を有している。第１の強磁性層２１は、磁化方向が膜面に対して垂直方向で可変になっており、例えば、厚さ１．４〜１．５ｎｍのＣｏＦｅＢから成っている。第１の非磁性層２２は、例えば、厚さ０．１〜１．０ｎｍのＭｇＯまたはＭｇから成っている。第２の非磁性層２３は、例えば、厚さ０．３〜０．５ｎｍのＴａまたはＷから成っている。第２の強磁性層２４は、磁化方向が膜面に対して垂直方向で可変になっており、例えば、厚さ１．０〜１．５ｎｍのＣｏＦｅＢから成っている。
第１の強磁性層２１および第２の強磁性層２４は、第１の非磁性層２２および第２の非磁性層２３を通して磁気的に結合している。記録層１３は、第１の強磁性層２１の側および第２の強磁性層２４の側のいずれの側に障壁層１２が配置されていてもよい。図１に示す具体的な一例では、第１の強磁性層２１の側に障壁層１２が配置されている。
保護層１４は、酸素を含む非磁性体から成っている。保護層１４は、例えば、厚さ１．０〜１．１ｎｍのＭｇＯの層から成っている。なお、保護層１４は、導電性酸化物膜から成っていてもよい。導電性酸化物膜は、例えば、（１）ＲｕＯ２、ＶＯ２、ＣｒＯ２、ＮｂＯ２、ＭｏＯ２、ＷＯ２、ＲｅＯ２、ＲｈＯ２、ＯｓＯ２、ＩｒＯ２、ＰｔＯ２、Ｖ３Ｏ５、Ｔｉ３Ｏ５などのルチル−ＭｏＯ２型酸化物、（２）ＴｉＯ、ＶＯ、ＮｂＯ、ＬａＯ、ＮｄＯ、ＳｍＯ、ＥｕＯ、ＳｒＯ、ＢａＯ、ＮｉＯなどのＮａＣｌ型酸化物、（３）ＬｉＴｉ２Ｏ４、ＬｉＶ２Ｏ４、Ｆｅ３Ｏ４などのスピネル型酸化物、（４）ＲｅＯ３、ＣａＣｒＯ３、ＳｒＣｒＯ３、ＢａＭｏＯ３、ＳｒＭｏＯ３、ＣａＭｏＯ３、ＬａＣｕＯ３、 ＣａＲｕＯ３、ＳｒＶＯ３、ＢａＴｉＯ３などのペロブスカイト−ＲｅＯ３型酸化物、（５）Ｔｉ２Ｏ３、Ｖ２Ｏ３、Ｒｈ２Ｏ３などのコランダム型酸化物、（６）ＺｎＯ、ＴｉＯ２、ＳｎＯ２、Ｃｕ２Ｏ、Ａｇ２Ｏ、Ｉｎ２Ｏ３、ＷＯ３などの酸化物半導体、または、（７）ＴａＯ２などである。
図１に示す一例では、基層１５として、固定層２５と磁気結合層２６とを有している。また、基層１５は、第１の非磁性層２２が第２の非磁性層２３よりも基層１５の側になるよう、参照層１１の障壁層１２とは反対側の面に配置されている。図３に示すように、固定層２５は、第３の強磁性層３１と第４の強磁性層３２と、その間に挟まれた第３の非磁性層３３とを有している。第３の強磁性層３１は、例えば、厚さ０．５ｎｍのＣｏ膜と厚さ０．３ｎｍのＰｔ膜とを、それぞれ交互に４回積層した膜から成っている。第４の強磁性層３２は、例えば、厚さ０．５ｎｍのＣｏ膜と厚さ０．３ｎｍのＰｔ膜とを、それぞれ交互に２回積層した膜から成っている。第３の非磁性層３３は、例えば、厚さ０．９ｎｍのＲｕ膜と厚さ０．５ｎｍのＣｏ膜とを積層した膜から成っている。固定層２５は、第３の非磁性層３３を介して、第３の強磁性層３１および第４の強磁性層３２の磁化の向きが、ＲＫＫＹ相互作用により、膜面に対して垂直方向で互いに反対向きになっている。
磁気結合層２６は、非磁性体から成っており、固定層２５と参照層１１との間に挟まれている。磁気結合層２６は、例えば、厚さ０．５ｎｍのＣｏ膜と厚さ０．４ｎｍのＴａ膜とを積層した膜、または、厚さ０．４ｎｍのＴａ膜から成っている。固定層２５は、第４の強磁性層３２が磁気結合層２６と接するよう設けられている。なお、参照層１１は、磁気結合層２６を介して固定層２５と磁気的に結合しており、磁化方向が膜面に対して垂直方向で一方向に固定されている。
磁気トンネル接合素子１０は、障壁層１２を介して、参照層１１と記録層１３との間に磁気トンネル接合が生成されている。また、図１に示すように、磁気トンネル接合素子１０は、記録層１３を障壁層１２と保護層１４とで挟んだ二重界面構造を有し、第１の強磁性層２１が障壁層１２に、第２の強磁性層２４が保護層１４に接触している。これにより、磁気トンネル接合素子１０は、第１の強磁性層２１と障壁層１２との界面、および、第２の強磁性層２４と保護層１４との界面にそれぞれ垂直磁気異方性が生じ、第１の強磁性層２１および第２の強磁性層２４の磁化方向が膜面に対して垂直になっている。また、磁気トンネル接合素子１０は、第１の強磁性層２１および第２の強磁性層２４の磁化方向が、スピン注入磁化反転により変化するようになっている。
磁気トンネル接合素子１０は、基層１５の上に、参照層１１と障壁層１２と第１の強磁性層２１と第１の非磁性層２２と第２の非磁性層２３と第２の強磁性層２４と保護層１４とを成膜した後、熱処理を行うことにより製造することができる。各層の堆積方法としては、物理蒸着法であるスパッタリングや分子線エピタキシャル成長法（ＭＢＥ法）などを用いることができる。熱処理の温度は、３５０℃〜４５０℃が好ましい。
磁気トンネル接合素子１０は、実際には、例えば、図２に示すように、基板２７の上に、下部電極層２８と下地層２９とを形成し、この下地層２９の上に、固定層２５、磁気結合層２６、参照層１１、障壁層１２、第１の強磁性層２１、第１の非磁性層２２、第２の非磁性層２３、第２の強磁性層２４、保護層１４、上部電極層３０の順に積層された構成を有している。この場合にも、基板２７の上に各層を成膜した後、熱処理を行うことにより製造することができる。なお、図２に示す一例では、基板２７、下部電極層２８、下地層２９、固定層２５および磁気結合層２６が、基層１５を成している。
基板２７は、トランジスタや多層の配線層を含んだ構成を有している。
下部電極層２８は、例えば、厚さ２０〜５０ｎｍ程度の導電層から成っている。下部電極層２８は、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｃｕ、ＣｕＮ、Ａｕ、Ａｇ、Ｒｕなどの金属材料やその合金などから成っている。また、下部電極層２８は、複数の金属材料を積層した構造、例えばＴａ／Ｒｕ／Ｔａといった構造であってもよい。下部電極層２８は、上部の各層を形成するための下地となる層であり、成膜後、化学機械研磨（ＣＭＰ）やガスクラスターイオンビオーム（ＧＣＩＢ）等により、表面が平坦に形成されている。
下地層２９は、例えば、厚さ５ｎｍ程度のＴａの層から成っている。下地層２９は、Ｔａの他にも、Ｐｔ、Ｃｕ、ＣｕＮ、Ａｕ、Ａｇ、Ｒｕ、Ｈｆなどの金属材料およびその合金などから成っていてもよい。また、下地層２９は、複数の金属材料を積層した構造、例えばＴａ／Ｐｔといった構造であってもよい。
上部電極層３０は、例えば、厚さ１０〜１００ｎｍ程度の導電層から成っている。上部電極層３０は、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｃｕ、ＣｕＮ、Ａｕ、Ａｇ、Ｒｕなどの金属材料やその合金などから成っている。また、上部電極層３０は、複数の金属材料を積層した構造、例えばＴａ／Ｒｕといった構造であってもよい。
次に、作用について説明する。
磁気トンネル接合素子１０は、第１の強磁性層２１と第２の強磁性層２４との間に、ＴａまたはＷを含む第２の非磁性層２３が挿入されているため、製造時の熱処理によって、第１の強磁性層２１および第２の強磁性層２４に含まれるＢを第２の非磁性層２３が吸収し、第１の強磁性層２１および第２の強磁性層２４の結晶化を促進して、ＭＲ比を高めることができる。
また、磁気トンネル接合素子１０は、製造時に、第２の非磁性層２３より先に第１の非磁性層２２を成膜するため、第２の非磁性層２３をスパッタリング等で成膜する際に、ＴａまたはＷが第１の強磁性層２１に衝突して打ち込まれるのを、第１の非磁性層２２で防ぐことができる。これにより、第１の強磁性層２１がダメージを受けて記録層１３が損傷するのを防ぐことができる。また、第１の強磁性層２１にＴａまたはＷが打ち込まれないため、製造時の熱処理で、ＴａまたはＷが第１の強磁性層２１の内部に拡散するのを防ぐことができる。これにより、ＭＲ比が低下するのを防ぐことができる。また、熱処理の温度を上げることもできる。このように、磁気トンネル接合素子１０は、記録層１３が損傷しておらず、高いＭＲ比を有している。
また、磁気トンネル接合素子１０は、二重界面構造を有し、記録層１３の２つの界面にそれぞれ垂直磁気異方性が生じているため、記録層１３の膜厚を大きくして、熱安定性を高めることができる。また、第１の非磁性層２２が、原子半径が小さく、揮発性が高いＭｇやＭｇＯから成るため、第１の強磁性層２１と第２の強磁性層２４との間の第２の非磁性層２３を介した磁気結合を劣化させにくい。
磁気トンネル接合素子１０は、図３（ａ）に示すように、参照層１１の磁化方向と記録層１３の磁化方向が互いに平行で同一方向（Ｐ状態）のとき、下部電極層２８と上部電極層３０との間が低抵抗になる。一方、図３（ｂ）に示すように、参照層１１の磁化方向と記録層１３の磁化方向が反平行（平行で反対方向：ＡＰ状態）のとき、下部電極層２８と上部電極層３０との間が高抵抗になる。この抵抗値の高低を、ビット情報の「０」と「１」とに対応させることにより、情報を書き込むことができる。図３に示す一例では、低抵抗に「０」を、高抵抗に「１」を割り当てている。
磁気トンネル接合素子１０に情報を書き込む場合、下部電極層２８と上部電極層３０との間に流す書き込み電流の方向を変えることにより、「０」または「１」を書き込むことができる。書き込み電流を上部電極層３０から下部電極層２８に向かって流すと、図３（ａ）に示すように、記録層１３の磁化が参照層１１の磁化と同一方向になるため、「０」が書き込まれる。また、書き込み電流を下部電極層２８から上部電極層３０に向かって流すと、図３（ｂ）に示すように、記録層１３の磁化が参照層１１の磁化と反対方向になるため、「１」が書き込まれる。
磁気トンネル接合素子１０から情報を読み出す場合、下部電極層２８と上部電極層３０との間に読み出し電圧を印加することにより、「０」または「１」のそれぞれの抵抗値に応じた電流が流れる。この電流を検出することにより、書き込まれている情報を読み出すことができる。
なお、図４に示すように、磁気トンネル接合素子１０は、固定層２５から保護層１４までをひっくり返した構成を有していてもよい。この場合、下地層２９と保護層１４とが接触し、固定層２５と上部電極層３０とが接触している。また、基板２７、下部電極層２８および下地層２９が、基層１５を成している。記録層１３は、第１の非磁性層２２が第２の非磁性層２３よりも基層１５の側になるよう、保護層１４の側から障壁層１２の側にかけて、第１の強磁性層２１、第１の非磁性層２２、第２の非磁性層２３、第２の強磁性層２４の順に積層されている。
また、図５に示すように、磁気トンネル接合素子１０は、記録層１３と保護層１４との間に、記録層１３の側から順に、第２の障壁層１２ａ、第２の参照層１１ａ、第２の磁気結合層２６ａ、第２の固定層２５ａを挿入して積層された構成を有していてもよい。
図６は、本発明の実施の形態の磁気メモリを示している。
図６に示すように、磁気メモリ５０は、ソース線ＳＬとワード線ＷＬとビット線ＢＬとＸドライバ（ワード線ドライバ）５１とＹドライバ（ビット線ＢＬドライバ）５２とソース線ドライバ５３とセンスアンプ５４と記憶セル５５とを有している。
ソース線ＳＬは、複数から成り、互いに平行に配置されている。ワード線ＷＬは、複数から成り、各ソース線ＳＬと交差する方向に、互いに平行に配置されている。ビット線ＢＬは、複数から成り、各ソース線ＳＬに平行に配置されている。なお、各ソース線ＳＬと各ワード線ＷＬ、各ワード線ＷＬと各ビット線ＢＬは、互いに直接、電気的には接続されていない。
Ｘドライバ５１は、各ワード線ＷＬに接続されている。Ｙドライバ５２は、各ビット線ＢＬに接続されている。ソース線ドライバ５３は、各ソース線ＳＬに接続されている。センスアンプ５４は、各ビット線ＢＬに接続されている。
記憶セル５５は、複数から成り、それぞれ各ワード線ＷＬと各ビット線ＢＬとが交差する位置付近に配置され、マトリックス状に配列されている。各記憶セル５５は、それぞれが１ビット分の情報を記憶可能であり、それぞれ選択トランジスタ５６と磁気トンネル接合素子１０とを有している。選択トランジスタ５６は、ゲート電極がいずれか１つのワード線ＷＬに電気的に接続され、ソース電極がいずれか１つのソース線ＳＬに電気的に接続されている。磁気トンネル接合素子１０は、下部電極層２８が選択トランジスタ５６のドレイン電極に電気的に接続され、上部電極層３０がいずれか１つのビット線ＢＬに電気的に接続されている。
各記憶セル５５は、電気的に接続されたワード線ＷＬとビット線ＢＬとソース線ＳＬとの組合せが互いに異なっている。磁気メモリ５０は、ビット線ＢＬおよびソース線ＳＬを介して、各記憶セル５５の磁気トンネル接合素子１０の膜面垂直方向に電流を印加可能になっている。
磁気メモリ５０は、Ｘドライバ５１、Ｙドライバ５２およびソース線ドライバ５３が、各ワード線ＷＬと各ビット線ＢＬと各ソース線ＳＬとを介して、いずれか１つの記憶セル５５を選択してデータを書き込むよう構成された書込部として機能するようになっている。また、Ｘドライバ５１、センスアンプ５４、およびソース線ドライバ５３が、各ワード線ＷＬと各ビット線ＢＬと各ソース線ＳＬとを介して、いずれか１つの記憶セル５５を選択してデータを読み出すよう構成された読出部として機能するようになっている。
磁気メモリ５０は、以下のようにして、磁気トンネル接合素子１０に情報を書き込むようになっている。すなわち、Ｘドライバ５１が、書き込み対象の磁気トンネル接合素子１０に接続されたワード線ＷＬの電圧を制御して、対応する選択トランジスタ５６をオンにする。次に、Ｙドライバ５２とソース線ドライバ５３が、書き込み対象の磁気トンネル接合素子１０に接続されたビット線ＢＬとソース線ＳＬとの間に印加する電圧を調整して、磁気トンネル接合素子１０を流れる書き込み電流Ｉｗの向きと大きさとを制御する。これにより、スピン注入磁化反転で、所望の情報（「０」または「１」）を書き込むことができる。
一方、磁気メモリ５０は、以下のようにして、磁気トンネル接合素子１０から情報を読み出すようになっている。すなわち、Ｘドライバ５１が、ワード線ＷＬに選択電圧を印加して、読み出し対象の磁気トンネル接合素子１０に接続された選択トランジスタ５６をオンにする。次に、Ｙドライバ５２とソース線ドライバ５３が、読み出し対象の磁気トンネル接合素子１０に接続されたビット線ＢＬとソース線ＳＬとの間に読み出し電圧を印加する。これにより、磁気トンネル接合素子１０に、書き込まれた情報（「０」または「１」）の抵抗値に応じた電流が流れる。センスアンプ５４が、その電流を電圧に変換し、書き込まれている情報を読み出すことができる。
磁気メモリ５０は、垂直磁気異方性に優れた磁気トンネル接合素子１０を有するため、熱安定性が高く、高密度で消費電力が小さい。
第１の非磁性層２２の厚さを変えて、磁気トンネル接合素子１０の磁気特性の測定を行った。図７に示すように、測定に使用した磁気トンネル接合素子１０は、参照層１１が厚さ１ｎｍでＣｏＦｅＢから成り、障壁層１２が厚さ１．３ｎｍでＭｇＯから成り、第１の強磁性層２１が厚さ１．４ｎｍでＣｏＦｅＢから成り、第１の非磁性層２２がＭｇＯから成り、第２の非磁性層２３が厚さ０．４ｎｍでＴａから成り、第２の強磁性層２４が厚さ１．０ｎｍでＣｏＦｅＢから成り、保護層１４が厚さ１．０ｎｍでＭｇＯから成っている。また、参照層１１の障壁層１２とは反対側の面、および保護層１４の第２の強磁性層２４とは反対側の面には、それぞれ厚さ５ｎｍのＴａ層から成る電極が形成されている。なお、図７に示す磁気トンネル接合素子１０は、各層を成膜した後、３５０℃で２時間の熱処理を行って製造されている。
第１の非磁性層（ＭｇＯ）２２の厚さを、０ｎｍ（第１の非磁性層２２なし）、０．１ｎｍ、０．２ｎｍ、０．５ｎｍに変えて、それぞれ磁気特性の測定を行った。測定された磁化曲線を、図８に示す。図８（ａ）、（ｃ）、（ｅ）、（ｇ）に示すように、各層の面内方向（In-plane）では、磁場の強さが０ Oeの付近で、磁化曲線がほぼ直線的であることが確認された。また、図８（ｂ）、（ｄ）、（ｆ）、（ｈ）に示すように、各層の表面に対して垂直方向（Out-of-plane）では、磁化曲線が非直線的でヒステリシス曲線になっていることが確認された。このことから、磁化容易軸が各層の表面に対して垂直に配向しており、垂直磁気特性が得られていることがわかる。
また、図８に示すように、第１の非磁性層２２のＭｇＯを挿入することにより、保磁力ＨＣおよび飽和磁化ＭＳが大きくなっていることが確認された。このことから、第１の非磁性層２２のＭｇＯを挿入することにより、熱安定性が高くなり、垂直磁気異方性が向上することがわかる。
ＭｇＯから成る第１の非磁性層２２の厚さ、ならびに、第２の非磁性層２３の材料および厚さを変えて、磁気トンネル接合素子１０の磁気特性の測定を行った。図９に示すように、測定に使用した磁気トンネル接合素子１０は、直径３００ｍｍのＳｉ／ＳｉＯ２基板２７の上に、厚さ３ｎｍのＴａ膜と厚さ２０ｎｍのＲｕ膜と厚さ３ｎｍのＴａ膜とを有する下部電極層２８、厚さ３ｎｍのＰｔから成る下地層２９、厚さ０．５ｎｍのＣｏ膜と厚さ０．３ｎｍのＰｔ膜とを４回積層した膜から成る第３の強磁性層３１、厚さ０．５ｎｍのＣｏ膜と厚さ０．９ｎｍのＲｕ膜とを積層した膜から成る第３の非磁性層３３、厚さ０．５ｎｍのＣｏ膜と厚さ０．３ｎｍのＰｔ膜とを２回積層した膜から成る第４の強磁性層３２、厚さ０．５ｎｍのＣｏ膜と厚さ０．４ｎｍのＴａ膜とを積層した膜から成る磁気結合層２６、厚さ１．２ｎｍのＣｏＦｅＢから成る参照層１１、厚さ１．２ｎｍのＭｇＯから成る障壁層１２、厚さ１．４ｎｍのＣｏＦｅＢから成る第１の強磁性層２１、ＭｇＯから成る第１の非磁性層２２、第２の非磁性層２３、厚さ１．０ｎｍのＣｏＦｅＢから成る第２の強磁性層２４、厚さ１．１ｎｍのＭｇＯから成る保護層１４、厚さ５ｎｍのＴａ膜と厚さ２０ｎｍのＲｕ膜とを有する上部電極層３０の順に積層された構成を有している。なお、図９に示す磁気トンネル接合素子１０は、各層を成膜した後、４００℃で１時間の熱処理を行って製造されている。
第２の非磁性層２３がＴａから成り、厚さが０．３ｎｍ、０．４ｎｍ、０．５ｎｍの場合、および、第２の非磁性層２３がＷから成り、厚さが０．４ｎｍの場合について測定された、ＴＭＲ（トンネル磁気抵抗）比と第１の非磁性層（ＭｇＯ）２２の膜厚（０ｎｍ〜０．４ｎｍ）との関係を、図１０（ａ）および表１に示す。
Figure 0006934673
図１０（ａ）および表１に示すように、第２の非磁性層２３が厚さ０．４ｎｍおよび０．５ｎｍのＴａ、ならびに、厚さ０．４ｎｍのＷから成る場合、ＴＭＲ比は、第１の非磁性層２２を挿入したときに、第１の非磁性層２２を挿入しない場合（膜厚０ｎｍのとき）と比べて、約１０〜４０％程度高くなることが確認された。特に、第２の非磁性層２３が厚さ０．４ｎｍのＴａから成り、第１の非磁性層２２の膜厚が０．３ｎｍおよび０．４ｎｍの場合、および、第２の非磁性層２３が厚さ０．４ｎｍのＷから成り、第１の非磁性層２２の膜厚が０．２ｎｍの場合、ＴＭＲ比が非常に高くなることが確認された。
次に、第１の非磁性層２２の厚さが０．２ｎｍのとき、第２の非磁性層２３がＴａから成る場合およびＷから成る場合について測定された、ＴＭＲ比と第２の非磁性層２３の膜厚（０．２ｎｍ〜０．５ｎｍ）との関係を、図１０（ｂ）および表２に示す。なお、表２には、第２の非磁性層２３が厚さ０．４ｎｍのＴａから成る場合およびＷから成る場合のＴＭＲ比も、表１から転載している。
Figure 0006934673
図１０（ｂ）および表２に示すように、ＴＭＲ比は、第２の非磁性層２３がＴａから成る場合、その膜厚が０．４ｎｍおよび０．５ｎｍのときに、高くなることが確認された。また、ＴＭＲ比は、第２の非磁性層２３がＷから成る場合、その膜厚が０．２ｎｍ〜０．５ｎｍの範囲で高くなり、膜厚が０．３ｎｍ〜０．５ｎｍの範囲で特に高くなることが確認された。
次に、第２の非磁性層２３がＴａから成り、厚さが０．５ｎｍの場合について測定された、実効磁気異方性エネルギー密度（Ｋｅｆｆ）と第１の非磁性層（ＭｇＯ）２２の膜厚（０ｎｍ〜０．３ｎｍ）との関係を、図１１（ａ）に示す。また、図１１（ａ）には、Ｔａから成る第２の非磁性層２３の厚さが０．３ｎｍおよび０．４ｎｍの場合の、第１の非磁性層２２を挿入しないとき（膜厚０ｎｍのとき）のＫｅｆｆの値も示す。図１１（ａ）に示すように、第２の非磁性層２３のＴａの膜厚が０．５ｎｍの場合、Ｋｅｆｆの値は、第１の非磁性層２２を挿入したときに、第１の非磁性層２２を挿入しない場合（膜厚０ｎｍのとき）と比べて、１．５倍以上に高くなることが確認された。熱安定性Δは、Ｋｅｆｆに比例するため、第１の非磁性層２２がないものと比べて、１．５倍以上になるといえる。また、第１の非磁性層２２を挿入しないとき（膜厚０ｎｍのとき）には、Ｋｅｆｆの値は、第２の非磁性層２３のＴａの膜厚が０．４ｎｍ、０．５ｎｍのときに高くなることが確認された。
次に、第２の非磁性層２３がＷから成り、厚さが０．３ｎｍ、０．４ｎｍ、０．５ｎｍの場合の、第１の非磁性層２２を挿入しないとき（膜厚０ｎｍのとき）のＫｅｆｆの値を、図１１（ｂ）に示す。図１１（ｂ）に示すように、第１の非磁性層２２を挿入しないとき（膜厚０ｎｍのとき）には、Ｋｅｆｆの値は、第２の非磁性層２３の膜厚が０．４ｎｍ、０．５ｎｍのときに高くなることが確認された。
このようにＴＭＲ比や垂直磁気異方性が向上するのは、以下の原因によるものと考えられる。すなわち、第１の非磁性層２２がない場合には、第２の非磁性層２３をスパッタリング等で成膜する際に、ＴａまたはＷが第１の強磁性層２１に衝突して打ち込まれ、第１の強磁性層２１にダメージを与えてしまう。また、打ち込まれたＴａまたはＷは、成膜後の熱処理によって障壁層１２と第１の強磁性層２１との界面に拡散する。この拡散したＴａまたはＷが、ＴＭＲ比および垂直磁気異方性の劣化を引き起こす。これに対し、第１の非磁性層２２を第２の非磁性層２３より先に成膜しておくことにより、第２の非磁性層２３をスパッタリング等で成膜する際に、ＴａまたはＷが第１の強磁性層２１に衝突して打ち込まれるのを、第１の非磁性層２２で防ぐことができる。これにより、第１の強磁性層２１がダメージを受けて記録層１３が損傷するのを防ぐことができる。また、第１の強磁性層２１にＴａ等の材料が打ち込まれないため、製造時の熱処理で、Ｔａ等が第１の強磁性層２１の内部に拡散するのを防ぐことができる。これにより、ＴＭＲ比および垂直磁気異方性の劣化を防ぐことができ、図１０および図１１に示すような結果が得られると考えられる。
磁気トンネル接合素子１０のサイズ（直径）を変えて、磁気抵抗（ＭＲ）比の測定を行った。図１２（ａ）に示すように、測定に使用した磁気トンネル接合素子１０は、直径３００ｍｍのＳｉ／ＳｉＯ２基板２７の上に、厚さ１０ｎｍのＴａ膜と厚さ５ｎｍのＲｕ膜と厚さ５ｎｍのＴａ膜とを有する下部電極層２８、厚さ５ｎｍのＰｔから成る下地層２９、厚さ０．５ｎｍのＣｏ膜と厚さ０．３ｎｍのＰｔ膜とを４回積層した膜から成る第３の強磁性層３１、厚さ０．５ｎｍのＣｏ膜と厚さ０．９ｎｍのＲｕ膜とを積層した膜から成る第３の非磁性層３３、厚さ０．５ｎｍのＣｏ膜と厚さ０．３ｎｍのＰｔ膜とを２回積層した膜から成る第４の強磁性層３２、厚さ０．５ｎｍのＣｏ膜と厚さ０．４ｎｍのＴａ膜とを積層した膜から成る磁気結合層２６、厚さ１．２ｎｍのＣｏＦｅＢから成る参照層１１、厚さ１．２ｎｍのＭｇＯから成る障壁層１２、厚さ１．４ｎｍのＣｏＦｅＢから成る第１の強磁性層２１、厚さ０．１ｎｍのＭｇＯから成る第１の非磁性層２２、厚さ０．４ｎｍのＴａから成る第２の非磁性層２３、厚さ１．０ｎｍのＣｏＦｅＢから成る第２の強磁性層２４、厚さ１．０ｎｍのＭｇＯから成る保護層１４、厚さ５ｎｍのＴａ膜と厚さ５ｎｍのＲｕ膜とを有する上部電極層３０の順に積層された構成を有している。なお、図１２（ａ）に示す磁気トンネル接合素子１０は、各層を成膜した後、４００℃で１時間の熱処理を行って製造されている。
磁気トンネル接合素子１０として、４０ｎｍ、７０ｎｍ、１００ｎｍのサイズのものを製造し、ＭＲ比の測定を行った。なお、比較のため、図１２（ｂ）に示す第１の非磁性層２２がない、各サイズの素子を製造し、同じＭＲ比の測定を行った。測定されたＭＲ比と素子のサイズとの関係を、図１３に示す。図１３（ａ）および（ｂ）に示すように、いずれのサイズであっても、ＭＲ比は、第１の非磁性層２２を挿入したものの方が、第１の非磁性層２２がないものよりも、１０〜１５％程度大きくなっていることが確認された。
第１の非磁性層２２がＭｇから成る磁気トンネル接合素子１０について、第１の非磁性層２２の厚さ、および、第２の非磁性層２３の材料を変えて、磁気特性の測定を行った。図１４に示すように、測定に使用した磁気トンネル接合素子１０は、直径３００ｍｍのＳｉ／ＳｉＯ２基板２７の上に、厚さ３ｎｍのＴａ膜と厚さ２０ｎｍのＲｕ膜と厚さ３ｎｍのＴａ膜とを有する下部電極層２８、厚さ５ｎｍのＰｔから成る下地層２９、厚さ０．５ｎｍのＣｏ膜と厚さ０．３ｎｍのＰｔ膜とを４回積層した膜から成る第３の強磁性層３１、厚さ０．５ｎｍのＣｏ膜と厚さ０．９ｎｍのＲｕ膜と厚さ０．５ｎｍのＣｏ膜とを積層した膜から成る第３の非磁性層３３、厚さ０．５ｎｍのＣｏ膜と厚さ０．３ｎｍのＰｔ膜とを２回積層した膜から成る第４の強磁性層３２、厚さ０．４ｎｍのＴａ膜から成る磁気結合層２６、厚さ１．２ｎｍのＣｏＦｅＢから成る参照層１１、厚さ１．１４ｎｍのＭｇＯから成る障壁層１２、厚さ１．４ｎｍのＣｏＦｅＢから成る第１の強磁性層２１、Ｍｇから成る第１の非磁性層２２、厚さ０．５ｎｍの第２の非磁性層２３、厚さ１．０ｎｍのＣｏＦｅＢから成る第２の強磁性層２４、厚さ１．０４ｎｍのＭｇＯから成る保護層１４、厚さ２ｎｍのＴａ膜と厚さ５ｎｍのＲｕ膜と厚さ７０ｎｍのＴａ膜と厚さ２０ｎｍのＲｕ膜とを有する上部電極層３０の順に積層された構成を有している。なお、図１４に示す磁気トンネル接合素子１０は、各層を成膜した後、４００℃で１時間の熱処理を行って製造されている。
第２の非磁性層２３がＴａから成り、第１の非磁性層２２のＭｇの厚さが、０ｎｍ（第１の非磁性層２２なし）、０．３ｎｍ、０．６ｎｍのときの、ウエハ中央（Wafer Center）で測定された垂直方向（Out-of-plane）の磁化曲線を、図１５（ａ）、（ｃ）、（ｅ）に、ウエハ端部（Wafer Edge）で測定された垂直方向の磁化曲線を、図１５（ｂ）、（ｄ）、（ｆ）に示す。図１５（ａ）乃至（ｆ）に示すように、垂直方向では、磁化曲線が非直線的でヒステリシス曲線になっており、垂直磁気特性が得られていることが確認された。また、図１５（ｆ）に示すように、第１の非磁性層２２の膜厚が０．６ｎｍのとき、第１の強磁性層２１と第２の強磁性層２４とが、ウエハ端部で反強磁性結合していることが確認された。
次に、第２の非磁性層２３（膜厚０．５ｎｍ）がＴａから成る場合およびＷから成る場合について測定された、ＴＭＲ比と第１の非磁性層２２（Ｍｇ）の膜厚（０ｎｍ〜０．６ｎｍ）との関係を、図１６および表３に示す。
Figure 0006934673
図１６および表３に示すように、第２の非磁性層２３がＴａから成る場合およびＷから成る場合ともに、ＴＭＲは、第１の非磁性層２２のＭｇを０．１ｎｍ〜０．４ｎｍの膜厚で挿入したときに、第１の非磁性層２２を挿入しない場合（膜厚０ｎｍのとき）と比べて、約２〜２０％程度高くなることが確認された。このことから、第１の非磁性層２２がＭｇから成る場合でも、第１の非磁性層２２がＭｇＯから成る場合（例えば、図１０参照）と同様に、ＴＭＲ比が向上するといえる。また、垂直磁気異方性も、第１の非磁性層２２がＭｇＯから成る場合（例えば、図１１参照）と同様に、向上するものと考えられる。
本発明はＳＴＴ素子だけではなく、３端子のSpin Orbit Torque（ＳＯＴ）にも適用可能である。ＳＯＴ素子に本発明を適用した場合の磁気メモリのブロック回路図を、図１７に示す。図１７に示すように、磁気トンネル接合素子１０は、下部接続層４１の上に下部電極層２８、第１の強磁性層２１、第１の非磁性層２２、第２の非磁性層２３、第２の強磁性層２４、障壁層１２、参照層１１、磁気結合層２６、固定層２５および保護層１４が順次積層されている。なお、図１７では、下部接続層４１および下部電極層２８が、基層１５を成している。また、記録層１３は、第１の強磁性層２１、第１の非磁性層２２、第２の非磁性層２３、および第２の強磁性層２４で構成されており、第１の非磁性層２２が第２の非磁性層２３よりも基層１５の側になるよう積層されている。磁気トンネル接合素子１０は、書き込み電流Ｉｗが下部電極層２８から第２の強磁性層２４までの導電層を流れる時に生じるスピン軌道相互作用によって、記録層１３の磁化が反転する。
図１７に示す磁気メモリセルでは、磁気トンネル接合素子１０がビット線ＢＬ１、ビット線ＢＬ２、ワードＷＬ１、グラウンド線ＧＬに接続されている。すなわち、磁気トンネル接合素子１０の上部に繋がる端子が、グラウンド線ＧＬに接続されている。また、下部電極層２８の両端が、下部接続層４１を経由して、第１セルトランジスタＴｒ１および第２セルトランジスタＴｒ２のソースまたはドレインに接続されている。第１セルトランジスタＴｒ１および第２セルトランジスタＴｒ２のゲート電極は、ワード線ＷＬに接続されている。また、第１セルトランジスタＴｒ１および第２セルトランジスタＴｒ２のソースおよびドレインのうちの磁気トンネル接合素子１０に接続される側とは反対側の端子は、それぞれ第１ビット線ＢＬ１および第２ビット線ＢＬ２に接続されている。
この磁気メモリセルでは、情報を書き込む場合、ワード線ＷＬをＨｉｇｈレベルに設定することにより、第１セルトランジスタＴｒ１および第２セルトランジスタＴｒ２が０Ｎ状態になる。さらに、第１ビット線ＢＬ１および第２ビット線ＢＬ２のいずれかをＨｉｇｈに設定することにより、磁気トンネル接合素子１０への情報の書き込みが可能となる。
情報を読み出す場合、ワード線ＷＬをＨｉｇｈレベルに設定することにより、第１セルトランジスタＴｒ１および第２セルトランジスタＴｒ２が０Ｎ状態になる。さらに、第１ビット線ＢＬ１および第２ビット線ＢＬ２２の両方をＨｉｇｈに設定する、或いは、一方をＨｉｇｈに、他方をＯｐｅｎに設定することにより、磁気トンネル接合素子１０からの情報の読み出しが可能となる。
なお、以上の実施形態は、本発明の権利範囲を限定するものではなく、単なる例示に過ぎず、その技術的な要旨から逸脱しない範囲内において種々に変更可能である。例えば、各図に記載された各層の膜厚は単なる例示に過ぎない。
１０ 磁気トンネル接合素子
１１ 参照層
１２ 障壁層
１３ 記録層
２１ 第１の強磁性層
２２ 第１の非磁性層
２３ 第２の非磁性層
２４ 第２の強磁性層
１４ 保護層
１５ 基層
２５ 固定層
３１ 第３の強磁性層
３２ 第４の強磁性層
３３ 第３の非磁性層
２６ 磁気結合層
２７ 基板
２８ 下部電極層
２９ 下地層
３０ 上部電極層
４１ 下部接続層

Claims (8)

  1. 強磁性体を含み、磁化方向が膜面に対して垂直方向で固定されている参照層と、
    非磁性体を含み、前記参照層の一方の表面側に配置された障壁層と、
    前記障壁層の前記参照層とは反対の面側に配置された記録層とを有し、
    前記記録層は、少なくともＣｏおよびＦｅのいずれか一方を含み、磁化方向が膜面に対して垂直方向で可変である第１の強磁性層と、Ｍｇ、ＭｇＯ、Ｃ、Ｌｉ、ＡｌおよびＳｉのうちの少なくともいずれか１つを含み、前記第１の強磁性層の一方の表面側に配置された第１の非磁性層と、Ｔａ、Ｈｆ、Ｗ、Ｍｏ、Ｎｂ、Ｚｒ、Ｙ、Ｓｃ、Ｔｉ、ＶおよびＣｒのうちの少なくともいずれか１つ含み、前記第１の非磁性層の前記第１の強磁性層とは反対の面側に配置され、０．３〜２．０ｎｍの厚さを有する第２の非磁性層と、少なくともＣｏおよびＦｅのいずれか一方を含み、磁化方向が膜面に対して垂直方向で可変であり、前記第２の非磁性層の前記第１の非磁性層とは反対の面側に配置された第２の強磁性層とを有し、前記第１の強磁性層の前記第１の非磁性層とは反対の面側、および、前記第２の強磁性層の第２の非磁性層とは反対の面側の少なくともいずれか一方に、前記障壁層が配置されるよう設けられていることを
    特徴とする磁気トンネル接合素子。
  2. 非磁性体を含み、前記記録層の前記障壁層とは反対の面側に配置された保護層を有することを特徴とする請求項１記載の磁気トンネル接合素子。
  3. 前記第１の強磁性層および前記第２の強磁性層は、それぞれ前記障壁層または前記保護層に接触しており、その接触した前記障壁層または前記保護層との界面垂直磁気異方性により、磁化の方向が膜面に対して垂直になっていることを特徴とする請求項２記載の磁気トンネル接合素子。
  4. 前記第１の非磁性層は、０．１〜１．０ｎｍの厚さを有することを特徴とする請求項１乃至３のいずれか１項に記載の磁気トンネル接合素子。
  5. 一方の表面側に少なくとも前記参照層と前記障壁層と前記記録層とを成膜するための基層を有し、
    前記記録層は、前記第２の非磁性層よりも前記第１の非磁性層が前記基層側に配置されていることを
    特徴とする請求項１乃至４のいずれか１項に記載の磁気トンネル接合素子。
  6. 前記第１の強磁性層および前記第２の強磁性層は、前記第１の非磁性層および前記第２の非磁性層を通して磁気的に結合していることを特徴とする請求項１乃至５のいずれか１項に記載の磁気トンネル接合素子。
  7. 互いに平行に配置された複数のソース線と、
    前記ソース線と交差する方向に、互いに平行に配置された複数のワード線と、
    前記ソース線に平行に配置された複数のビット線と、
    ゲート電極がいずれか１つのワード線に電気的に接続され、ソース電極がいずれか１つのソース線に電気的に接続された選択トランジスタと、
    前記第１の強磁性層および前記第２の強磁性層のいずれか一方が前記選択トランジスタのドレイン電極に電気的に接続され、他方がいずれか１つのビット線に電気的に接続された請求項１乃至６のいずれか１項に記載の磁気トンネル接合素子とを有し、
    前記磁気トンネル接合素子の膜面垂直方向に電流を印加可能に構成されていることを
    特徴とする磁気メモリ。
  8. それぞれ前記選択トランジスタと前記磁気トンネル接合素子とを有し、電気的に接続されたワード線とビット線とソース線との組合せが互いに異なる複数の記憶セルと、
    各ワード線と各ビット線と各ソース線とを介して、いずれか１つの記憶セルを選択してデータを書き込むよう構成された書込部と、
    各ワード線と各ビット線と各ソース線とを介して、いずれか１つの記憶セルを選択してデータを読み出すよう構成された読出部とを、
    有することを特徴とする請求項７記載の磁気メモリ。
JP2018522400A 2016-06-08 2017-05-19 磁気トンネル接合素子および磁気メモリ Active JP6934673B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016114377 2016-06-08
JP2016114377 2016-06-08
PCT/JP2017/018779 WO2017212895A1 (ja) 2016-06-08 2017-05-19 磁気トンネル接合素子および磁気メモリ

Publications (2)

Publication Number Publication Date
JPWO2017212895A1 JPWO2017212895A1 (ja) 2019-04-18
JP6934673B2 true JP6934673B2 (ja) 2021-09-15

Family

ID=60577851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018522400A Active JP6934673B2 (ja) 2016-06-08 2017-05-19 磁気トンネル接合素子および磁気メモリ

Country Status (3)

Country Link
US (1) US10586580B2 (ja)
JP (1) JP6934673B2 (ja)
WO (1) WO2017212895A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840436B2 (en) * 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
CN110914974B (zh) * 2018-01-10 2023-07-18 Tdk株式会社 自旋轨道转矩型磁化旋转元件、自旋轨道转矩型磁阻效应元件和磁存储器
US11925123B2 (en) 2018-01-10 2024-03-05 Tdk Corporation Spin-orbit torque type magnetization rotational element, spin-orbit torque type magnetoresistance effect element, and magnetic memory
US11770981B2 (en) 2018-03-30 2023-09-26 Tohoku University Magnetoresistive element and magnetic memory
CN111492491B (zh) * 2018-05-31 2024-04-09 Tdk株式会社 自旋轨道转矩型磁化旋转元件、自旋轨道转矩型磁阻效应元件以及磁存储器
JP6696635B2 (ja) * 2018-05-31 2020-05-20 Tdk株式会社 スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US11488647B2 (en) * 2018-06-28 2022-11-01 Everspin Technologies, Inc. Stacked magnetoresistive structures and methods therefor
US11765981B1 (en) * 2018-08-02 2023-09-19 Tohoku University Magnetoresistance effect element and magnetic memory
WO2020045655A1 (ja) * 2018-08-30 2020-03-05 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ、及び、該磁気抵抗効果素子の成膜方法
JP7204549B2 (ja) * 2019-03-18 2023-01-16 キオクシア株式会社 磁気装置
US12604482B2 (en) * 2019-05-16 2026-04-14 Tdk Corporation Magnetic domain wall moving element and magnetic recording array
CN112652704A (zh) * 2019-10-10 2021-04-13 上海磁宇信息科技有限公司 具有超薄合成反铁磁层的磁性隧道结单元
CN114641868B (zh) * 2019-10-31 2026-03-17 国立大学法人东北大学 隧道结层叠膜、磁存储元件和磁存储器
WO2023228389A1 (ja) * 2022-05-26 2023-11-30 Tdk株式会社 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5077802B2 (ja) * 2005-02-16 2012-11-21 日本電気株式会社 積層強磁性構造体、及び、ｍｔｊ素子
WO2010095589A1 (ja) * 2009-02-17 2010-08-26 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP2012064623A (ja) 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
JP5740878B2 (ja) 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
JP2012235015A (ja) * 2011-05-06 2012-11-29 Sony Corp 記憶素子及び記憶装置
US9245608B2 (en) 2011-09-22 2016-01-26 Qualcomm Incorporated Thermally tolerant perpendicular magnetic anisotropy coupled elements for spin-transfer torque switching device
KR101858308B1 (ko) 2011-11-08 2018-05-15 도호쿠 다이가쿠 터널 자기 저항 효과 소자 및 그것을 사용한 랜덤 액세스 메모리
WO2013153942A1 (ja) * 2012-04-09 2013-10-17 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
JP6237162B2 (ja) * 2013-11-27 2017-11-29 富士通株式会社 磁気抵抗メモリ素子および磁気抵抗メモリ
US20150263068A1 (en) * 2014-03-13 2015-09-17 Kabushiki Kaisha Toshiba Variable resistance memory and the method of controlling the same
US9337415B1 (en) * 2015-03-20 2016-05-10 HGST Netherlands B.V. Perpendicular spin transfer torque (STT) memory cell with double MgO interface and CoFeB layer for enhancement of perpendicular magnetic anisotropy

Also Published As

Publication number Publication date
US10586580B2 (en) 2020-03-10
WO2017212895A1 (ja) 2017-12-14
JPWO2017212895A1 (ja) 2019-04-18
US20190304526A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
JP6934673B2 (ja) 磁気トンネル接合素子および磁気メモリ
JP6806375B2 (ja) 磁気トンネル接合素子及び磁気メモリ
US10439133B2 (en) Method and system for providing a magnetic junction having a low damping hybrid free layer
JP5867030B2 (ja) 記憶素子、記憶装置
US9153306B2 (en) Tunnel magnetoresistive effect element and random access memory using same
TWI530945B (zh) Memory elements and memory devices
US9818932B2 (en) Storage element, storage device, and magnetic head
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP6876335B2 (ja) 磁気トンネル接合素子およびその製造方法
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2012235015A (ja) 記憶素子及び記憶装置
JPWO2011036795A1 (ja) 磁気抵抗効果素子および磁気メモリ
CN102779939A (zh) 存储元件和存储装置
TW201232858A (en) Storage element and storage device
JP2014072393A (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080436A1 (ja) 記憶素子、記憶装置
JP2018133474A (ja) 磁気トンネル接合素子及び磁気抵抗メモリ
KR102887713B1 (ko) 터널 접합 적층막, 자기 메모리 소자 및 자기 메모리
JPWO2020026637A1 (ja) 磁気抵抗効果素子及び磁気メモリ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20191121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210817

R150 Certificate of patent or registration of utility model

Ref document number: 6934673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250