JP6938854B2 - スイッチング電源装置 - Google Patents

Description

本発明はスイッチング電源装置に関し、特に電流共振型のＤＣ−ＤＣスイッチングコンバータを備え、直流の入力電圧を精度よく検出することができるスイッチング電源装置に関する。

電流共振型のＤＣ−ＤＣスイッチングコンバータを備えるスイッチング電源装置は、高効率化・薄型化に適しているため、テレビなどの電源アダプタに広く採用されている。電流共振型のＤＣ−ＤＣスイッチングコンバータは、その入力電圧として商用交流電源を整流および平滑化した直流電圧が用いられている。このとき、交流電源の電圧が平滑コンデンサの端子電圧を超えて高くなるときだけ平滑コンデンサへの充電が行われるため、入力電流の波形が正弦波から大きく逸脱した波形になる。この場合、交流の電圧波形と電流波形が異なることにより、力率が低下するだけでなく、高周波の電流成分が発生して高周波ノイズ源となってしまう。このため、スイッチング電源装置においては、力率改善（ＰＦＣ：Power Factor Correction）回路を備え、高周波ノイズを抑制した直流電圧を電流共振型のＤＣ−ＤＣスイッチングコンバータの入力電圧にしている。

スイッチング電源装置では、この直流の入力電圧を検出し、種々の用途に用いている。たとえば、入力電圧を検出して、商用交流電源が１００ボルト（Ｖ）系なのか２００Ｖ系なのかを判断することができる。この判断結果は、たとえば、過電流保護回路の検出閾値の最適化に用いられる。すなわち、商用交流電源が２００Ｖ系の場合、その過電流の検出閾値は、保護が必要となる電力が同じであるとすると、１００Ｖ系で設定される検出閾値の約半分に設定される。

その電流共振型のＤＣ−ＤＣスイッチングコンバータの入力電圧は、抵抗による分圧回路を用いて検出される（たとえば、特許文献１参照）。この抵抗による分圧回路を用いた入力電圧の検出は、分圧回路に常時電流が流れているため、検出損失が大きく、負荷が非常に小さいときの待機電力を悪化させる要因になっている。

これに対し、電流共振型のＤＣ−ＤＣスイッチングコンバータを構成するスイッチング素子が出力した電圧を入力電圧として検出する構成が知られている（たとえば、特許文献２参照）。この特許文献２では、直列に接続されたスイッチング素子のうち、ハイサイドのスイッチング素子１０６がオンしたときに、１次平滑コンデンサ１０５の電圧が共振リアクトルおよび共振コンデンサ１０８の直列回路に供給されるので、その電圧を入力電圧の検出に利用している。具体的には、ハイサイドのスイッチング素子とローサイドのスイッチング素子との接続点に、第１の抵抗２０２とダイオード２０１と第２の抵抗２０９との直列回路および第２の抵抗２０９に並列に接続されたコンデンサ２０４を含むピーク電圧検出回路（電圧検知回路２００の一部）が接続されている。このピーク電圧検出回路のコンデンサ２０４の端子電圧が電源制御ＩＣ（Integrated Circuit）１１０に入力されており、その電源制御ＩＣ１１０が間接的に入力電圧（１次平滑コンデンサ１０５の電圧）を検出している。このピーク電圧検出回路は、ダイオード２０１によりハイサイドのスイッチング素子がオンしたときしか電流が流れない。このため、ハイサイドおよびローサイドのスイッチング素子が同じオン時比率（すなわち５０％）でスイッチング動作していれば、電流が常時流れる場合に比較して、消費電力は半分になる。

特開平９−１１７１４４号公報（段落〔００３２〕，図１） 特開２０１３−９９１１０号公報（段落〔００２７〕，図１）

特許文献２に記載のピーク電圧検出回路は、ハイサイドのスイッチング素子がオンしたときの１次平滑コンデンサの電圧を保持しておき、その保持した電圧を電源制御ＩＣが検出する構成になっている。このため、ピーク電圧検出回路を電源制御ＩＣの外に設置しなければならないので、そのためのコストが高くなり、電源制御ＩＣにおいても、保持した電圧を入力するための専用の入力端子が必要になるので、電源制御ＩＣのコストが高くなる。また、ピーク電圧検出回路は、ピーク電圧を保持する構成であるため、時定数が大きく、入力電圧検出の応答性が悪い。たとえば、入力電圧が急変したとき、スイッチング電源装置を保護するため、速やかに入力電圧を検出する必要があるが、入力電圧検出の応答性が悪くなると電源保護機能が失効する可能性がある。

本発明はこのような点に鑑みてなされたものであり、外部に入力電圧を検出する回路を不要とし、また、制御部には入力電圧を入力するための専用の入力端子を不要にした制御部を有するスイッチング電源装置を提供することを目的とする。

本発明では、上記の課題を解決するために、スイッチング電源装置が提供される。このスイッチング電源装置は、直列に接続されて両端には直流の入力電圧が印加されるハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子と、第１のスイッチング素子または第２のスイッチング素子と並列に接続された共振リアクトルおよび共振コンデンサの直列回路と、第１のスイッチング素子および第２のスイッチング素子を交互にオン／オフ制御する制御部と、を備えている。制御部は、第１のスイッチング素子と第２のスイッチング素子との共通の接続点に出力される電圧を第１のスイッチング素子をオン制御している期間だけ入力電圧として検出する入力電圧検出回路を有している。

上記構成のスイッチング電源装置は、入力電圧を検出するための外付けの回路および入力電圧を入力するための入力端子を不要にした制御部を有していることで、コストを低減できるという利点がある。

第１の実施の形態に係るスイッチング電源装置を示す回路図である。 制御ＩＣの構成例を示す図である。 ＶＳ電圧検出回路の構成例を示す図である。 入力電圧上昇時の制御ＩＣの動作を示すタイミングチャートである。 第２の実施の形態に係るスイッチング電源装置の制御ＩＣが備えるＶＳ電圧検出回路の構成例を示す図である。 入力電圧可変時の制御ＩＣの動作を示すタイミングチャートである。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、各実施の形態は、矛盾のない範囲で複数の実施の形態を部分的に組み合わせて実施することができる。

＜第１の実施の形態＞
図１は第１の実施の形態に係るスイッチング電源装置を示す回路図、図２は制御ＩＣの構成例を示す図、図３はＶＳ電圧検出回路の構成例を示す図、図４は入力電圧上昇時の制御ＩＣの動作を示すタイミングチャートである。

第１の実施の形態に係るスイッチング電源装置は、その入力端子１０ｐ，１０ｎに入力コンデンサＣ１が接続されており、たとえば、力率改善回路によって生成された高圧で一定の直流の入力電圧Ｖｉを受けている。入力端子１０ｐ，１０ｎには、また、ハイサイドのスイッチング素子Ｑ１とローサイドのスイッチング素子Ｑ２との直列回路が接続され、ハーフブリッジ回路を構成している。スイッチング素子Ｑ１，Ｑ２は、図示の例では、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を使用している。

スイッチング素子Ｑ１，Ｑ２の共通の接続点は、トランスＴ１の一次巻線Ｐ１の一端に接続され、一次巻線Ｐ１の他端は、共振コンデンサＣ５を介してグランドに接続されている。ここで、トランスＴ１の一次巻線Ｐ１と二次巻線Ｓ１，Ｓ２の間にあるリーケージインダクタンス成分および共振コンデンサＣ５は、共振回路を構成している。なお、リーケージインダクタンスを用いず、共振コンデンサＣ５にトランスＴ１を構成するインダクタンスとは別のインダクタンスを直列に接続して、当該インダクタンスを共振回路の共振リアクタンスとするようにしてもよい。

トランスＴ１の二次巻線Ｓ１の一端は、ダイオードＤ３のアノード端子に接続され、二次巻線Ｓ２の一端は、ダイオードＤ４のアノード端子に接続されている。ダイオードＤ３，Ｄ４のカソード端子は、出力コンデンサＣ６の正極端子および出力端子１１ｐに接続されている。出力コンデンサＣ６の負極端子は、二次巻線Ｓ１，Ｓ２の共通の接続点および出力端子１１ｎに接続されている。二次巻線Ｓ１，Ｓ２、ダイオードＤ３，Ｄ４および出力コンデンサＣ６は、二次巻線Ｓ１，Ｓ２に生起された交流電圧を整流・平滑して直流電圧に変換する回路を構成し、スイッチング電源装置の出力回路を構成している。

出力コンデンサＣ６の正極端子は、抵抗Ｒ８を介してフォトカプラＰＣ１の発光ダイオードのアノード端子に接続され、発光ダイオードのカソード端子は、シャントレギュレータＳＲ１のカソード端子に接続されている。発光ダイオードのアノード端子およびカソード端子間には、抵抗Ｒ６が接続されている。シャントレギュレータＳＲ１のアノード端子は、出力端子１１ｎに接続されている。シャントレギュレータＳＲ１は、出力コンデンサＣ６の正極端子と負極端子との間に直列接続された抵抗Ｒ９，Ｒ１０の接続点に接続されたリファレンス端子を有している。シャントレギュレータＳＲ１は、リファレンス端子とカソード端子との間に、抵抗Ｒ７およびコンデンサＣ７の直列回路が接続されている。このシャントレギュレータＳＲ１は、出力電圧Ｖｏ（出力コンデンサＣ６の両端電圧）を分圧した電位と内蔵の基準電圧との差に応じた電流を発光ダイオードに流すものである。フォトカプラＰＣ１のフォトトランジスタは、そのコレクタ端子が制御ＩＣ１２のＦＢ端子に接続され、エミッタ端子がグランドに接続され、コレクタ端子およびエミッタ端子間には、コンデンサＣ２が接続されている。

制御ＩＣ１２は、このスイッチング電源装置を制御する制御部であり、入力コンデンサＣ１の正極端子に接続されたＶＨ端子、グランドに接続されたＧＮＤ端子を有している。制御ＩＣ１２は、また、抵抗Ｒ１を介してスイッチング素子Ｑ１のゲート端子に接続されたＨＯ端子、抵抗Ｒ２を介してスイッチング素子Ｑ２のゲート端子に接続されたＬＯ端子、さらには、ＶＢ端子、ＶＳ端子およびＶＣＣ端子を有している。ＶＢ端子とＶＳ端子との間には、コンデンサＣ４が接続され、ＶＳ端子は、スイッチング素子Ｑ１，Ｑ２の共通の接続点に接続されている。ＶＣＣ端子は、コンデンサＣ３の正極端子に接続され、コンデンサＣ３の負極端子はグランドに接続されている。ＶＣＣ端子は、また、ダイオードＤ２のアノード端子に接続され、このダイオードＤ２のカソード端子はＶＢ端子に接続されている。なお、ＶＣＣ端子は、図面を簡単にするために図示はしないが、トランスＴ１が備える補助巻線にダイオードを介して接続され、このスイッチング電源装置が起動後は、その補助巻線に誘起された電流をコンデンサＣ３に蓄積して制御ＩＣ１２の電源としている。

制御ＩＣ１２は、図２に示したように、入力端子がＦＢ端子に接続された発振回路２１を有している。なお、ＦＢ端子は図示しない抵抗を介して図示しない基準電圧にプルアップされている。発振回路２１の出力端子は、制御回路２２に接続され、制御回路２２にスイッチング信号ｏｎ＿ｏｆｆを供給する。制御回路２２のハイサイド出力端子は、ハイサイドドライブ回路２３の入力端子に接続され、ハイサイドドライブ回路２３にハイサイドドライブ信号ｈｏ＿ｐｒｅを供給する。制御回路２２のローサイド出力端子は、ローサイドドライブ回路２４の入力端子に接続され、ローサイドドライブ回路２４に、ローサイドドライブ信号ｌｏ＿ｐｒｅを供給する。ハイサイドドライブ回路２３の出力端子は、ＨＯ端子に接続され、ローサイドドライブ回路２４の出力端子は、ＬＯ端子に接続されている。ハイサイドドライブ回路２３は、また、ハイサイドの電源用のＶＢ端子およびハイサイドの基準電位となるＶＳ端子に接続されている。ＶＳ端子は、また、ＶＳ電圧検出回路２５に接続されてＶＳ端子の電圧を供給する。ＶＳ電圧検出回路２５は、制御回路２２からハイサイドドライブ信号ｈｏ＿ｐｒｅおよびリセット信号ｒｓｔを受け、制御回路２２に信号ｖｓ＿ｓを供給するもので、入力電圧検出回路として機能する。なお、ＶＳ端子は上述のようにハイサイドの基準電位を与えるものであり、従来より設けられている端子である。

制御ＩＣ１２は、また、入力端子がＶＣＣ端子およびＧＮＤ端子に接続された内部電源回路２６を有している。内部電源回路２６は、ローサイドドライブ回路２４にローサイドの電源電圧を供給し、発振回路２１、制御回路２２およびＶＳ電圧検出回路２５に電圧ｖｄｄを供給する。ＧＮＤ端子は、また、ローサイドドライブ回路２４、発振回路２１、制御回路２２およびＶＳ電圧検出回路２５に接続されている。

ＶＳ電圧検出回路２５は、図３に示したように、抵抗分圧回路ＶＤと、比較器ＣＯＭＰと、遅延回路ＴＤと、Ｄ型のフリップフロップＦＦとを有している。
抵抗分圧回路ＶＤは、直列に接続された抵抗Ｒ１１，Ｒ１２を有し、抵抗Ｒ１１の一端は、制御ＩＣ１２のＶＳ端子に接続され、抵抗Ｒ１２の一端は、制御ＩＣ１２のＧＮＤ端子に接続されている。この抵抗分圧回路ＶＤは、入力電圧Ｖｉを間接的に検出するものであって、抵抗Ｒ１１，Ｒ１２の接続点からは、入力電圧Ｖｉに比例した電圧を取得することができる。すなわち、ハイサイドのスイッチング素子Ｑ１がオンしたときに、スイッチング素子Ｑ１，Ｑ２の共通の接続点の電圧は、入力電圧Ｖｉにほぼ等しくなっていて、この電圧を、制御ＩＣ１２およびＶＳ電圧検出回路２５のＶＳ端子で受けている。入力電圧Ｖｉは、抵抗Ｒ１１，Ｒ１２の抵抗値の比によって決まる分圧比で分圧された電圧ｖｓ＿ｖｄとなり、この電圧ｖｓ＿ｖｄは、比較器ＣＯＭＰの非反転入力に供給される。

比較器ＣＯＭＰは、その反転入力に基準電圧Ｖｒｅｆを入力しており、電圧ｖｓ＿ｖｄを基準電圧Ｖｒｅｆと比較する。比較器ＣＯＭＰは、電圧ｖｓ＿ｖｄが基準電圧Ｖｒｅｆ以上のとき、ハイ（Ｈ）レベルの信号ｖｓ＿ｃｏｍｐを出力し、電圧ｖｓ＿ｖｄが基準電圧Ｖｒｅｆより低いとき、ロー（Ｌ）レベルの信号ｖｓ＿ｃｏｍｐを出力する。

遅延回路ＴＤは、その入力端子に制御回路２２から出力されたハイサイドドライブ信号ｈｏ＿ｐｒｅを入力し、ハイサイドドライブ信号ｈｏ＿ｐｒｅよりも立ち上がりのタイミングが時間ｔｄｌｙだけ遅れた信号ｖｓ＿ｔｒｉｇを出力する。この遅延回路ＴＤの機能は、ハイサイドドライブ信号ｈｏ＿ｐｒｅを受けたハイサイドドライブ回路２３がハイサイドのスイッチング素子Ｑ１を確実にオンしているタイミングを取得することである。

フリップフロップＦＦは、スイッチング素子Ｑ１が確実にオンしているタイミングで比較器ＣＯＭＰが出力する信号ｖｓ＿ｃｏｍｐを取り込むサンプリング回路を構成している。このため、フリップフロップＦＦは、そのデータ入力端子に比較器ＣＯＭＰの信号ｖｓ＿ｃｏｍｐを入力し、クロック入力端子に遅延回路ＴＤの信号ｖｓ＿ｔｒｉｇを入力し、リセット入力端子に制御回路２２から出力されたリセット信号ｒｓｔを入力している。フリップフロップＦＦは、また、その出力端子からサンプリングして保持された信号ｖｓ＿ｓを出力し、この信号ｖｓ＿ｓは、制御回路２２に入力される。

次に、以上の構成のスイッチング電源装置の動作について説明する。まず、制御ＩＣ１２における制御回路２２は、発振回路２１からスイッチング信号ｏｎ＿ｏｆｆを受けてハイサイドドライブ回路２３およびローサイドドライブ回路２４にハイサイドドライブ信号ｈｏ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅを供給する。ハイサイドドライブ回路２３およびローサイドドライブ回路２４は、制御ＩＣ１２のＨＯ端子およびＬＯ端子に、互いに反転された信号を出力し、スイッチング素子Ｑ１，Ｑ２を交互にオン／オフさせる。これにより、トランスＴ１のリーケージインダクタンス成分および共振コンデンサＣ５による共振回路が共振動作をし、共振電流がトランスＴ１の二次巻線Ｓ１，Ｓ２に誘起され、この誘起電流がダイオードＤ３，Ｄ４および出力コンデンサＣ６により整流・蓄積・平滑化されて直流の出力電圧Ｖｏとなる。

この出力電圧Ｖｏは、シャントレギュレータＳＲ１にて検出され、所定の値からの誤差に相当する電流を出力し、その誤差電流は、フォトカプラＰＣ１により制御ＩＣ１２のＦＢ端子に帰還される。制御ＩＣ１２では、ＦＢ端子の信号に応じて発振回路２１が発振周波数を調整する。電流共振型のＤＣ−ＤＣスイッチングコンバータでは発振周波数が制御量であるから、これにより、トランスＴ１の二次側に誘導される電力量が調整され、出力電圧Ｖｏが所定の値に制御される。

次に、図４を参照して、制御ＩＣ１２のＶＳ電圧検出回路２５の動作について説明する。図４において、上から、入力電圧Ｖｉ、ＨＯ端子の信号、ＬＯ端子の信号、ＶＳ端子の信号、比較器ＣＯＭＰが出力する信号ｖｓ＿ｃｏｍｐ、ハイサイドドライブ回路２３に入力されるハイサイドドライブ信号ｈｏ＿ｐｒｅ、遅延回路ＴＤが出力する信号ｖｓ＿ｔｒｉｇおよびフリップフロップＦＦが出力する信号ｖｓ＿ｓを示している。なお、ＶＳ端子の信号については、実際は、入力電圧Ｖｉを抵抗分圧回路ＶＤで分圧した電圧ｖｓ＿ｖｄであり、基準電圧Ｖｒｅｆは、入力電圧Ｖｉ（実際は電圧ｖｓ＿ｖｄ）の高低を判別する閾値の電圧を示している。

ここで、入力電圧Ｖｉが低い状態から高い状態に変化した場合を例に説明する。たとえば、時刻ｔ１にて、ハイサイドドライブ回路２３がＨレベルのハイサイドドライブ信号ｈｏ＿ｐｒｅを受けると、ＨＯ端子はＨレベルになって、ハイサイドのスイッチング素子Ｑ１をオンにする。これにより、制御ＩＣ１２のＶＳ端子は、入力電圧Ｖｉと同等の値を有する電圧となり、制御ＩＣ１２では、ＶＳ電圧検出回路２５のＶＳ端子に入力される。このとき、比較器ＣＯＭＰは、電圧ｖｓ＿ｖｄが基準電圧Ｖｒｅｆより低いために、Ｌレベルの信号ｖｓ＿ｃｏｍｐを出力する。なお、図示の例では、ＶＳ端子の信号は、ＨＯ端子の信号が立ち上がる時刻ｔ１よりも早く立ち上がっている。これは、ＬＯ端子の信号が立ち下がってローサイドのスイッチング素子Ｑ２がオフすると、トランスＴ１の一次巻線Ｐ１を流れていた共振電流が行き場をなくしてスイッチング素子Ｑ１，Ｑ２の接続点に付随する寄生容量を充電するためである。寄生容量は、容量値が小さいのでほとんど瞬間的に充電されてＶＳ端子の電圧が高くなり、その後、ハイサイドのスイッチング素子Ｑ１がオンすると、ＶＳ端子の電圧は、入力電圧Ｖｉと同等の値になる。

一方、ＶＳ電圧検出回路２５の遅延回路ＴＤは、ハイサイドドライブ信号ｈｏ＿ｐｒｅを受けて所定の時間ｔｄｌｙだけ遅延した時刻ｔ２にて信号ｖｓ＿ｔｒｉｇを出力する。時間ｔｄｌｙは、たとえば、ハイサイドドライブ信号ｈｏ＿ｐｒｅのオン幅の略半分（スイッチング周期の１／４）の時間に設定され、信号ｖｓ＿ｔｒｉｇがハイサイドドライブ信号ｈｏ＿ｐｒｅのオン幅の略半分の時間が経過したタイミングで立ち上がるようにしている。フリップフロップＦＦは、クロック入力端子に入力された信号ｖｓ＿ｔｒｉｇの立ち上がりエッジでデータ入力端子に入力された信号ｖｓ＿ｃｏｍｐの値をサンプリングして保持する。このとき、信号ｖｓ＿ｃｏｍｐは、Ｌレベルであるため、フリップフロップＦＦは、Ｌレベルの値を保持し、出力端子からＬレベルの信号ｖｓ＿ｓを出力する。なお、この遅延回路ＴＤでは、信号ｖｓ＿ｔｒｉｇは、ハイサイドドライブ信号ｈｏ＿ｐｒｅの立ち上がりエッジから所定時間経過後に立ち上がり、ハイサイドドライブ信号ｈｏ＿ｐｒｅの立ち下がりエッジに同期して立ち下がる特性を持つ場合を例示している。また、図示しないが、リセット信号ｒｓｔはＬレベルを保ち、フリップフロップＦＦのリセット動作は行われない。

次に、時刻ｔ２以降に入力電圧Ｖｉが高くなって、入力電圧Ｖｉを抵抗分圧回路ＶＤで分圧した電圧ｖｓ＿ｖｄが基準電圧Ｖｒｅｆを超えていると、ハイサイドドライブ信号ｈｏ＿ｐｒｅが立ち上がる時刻ｔ３で、比較器ＣＯＭＰは、Ｈレベルの信号ｖｓ＿ｃｏｍｐを出力する。

ここで、ハイサイドドライブ信号ｈｏ＿ｐｒｅの立ち上がりエッジから時間ｔｄｌｙだけ遅延した時刻ｔ４でのタイミングで、フリップフロップＦＦが信号ｖｓ＿ｃｏｍｐの値をサンプリングする。このとき、サンプリングされた信号ｖｓ＿ｃｏｍｐは、Ｈレベルであるので、フリップフロップＦＦは、Ｈレベルの値を保持し、出力端子からＨレベルの信号ｖｓ＿ｓを出力する。なお、制御回路２２からＨレベルのリセット信号ｒｓｔが入力されたときには、フリップフロップＦＦは、リセットされて出力端子からＬレベルの信号ｖｓ＿ｓを出力する。

このように、このＶＳ電圧検出回路２５は、入力電圧Ｖｉが所定の閾値より高いか低いかをＶＳ端子の電圧から間接的に判断し、その判断結果を２値の論理信号で出力するようにしている。

なお、この制御ＩＣ１２によれば、ＶＳ端子は、上述のようにハイサイドの基準電位を入力するために備わっているものであるため、入力電圧Ｖｉを検出するために専用の端子を備える必要がなく、制御ＩＣ１２のコストを低減することができる。しかも、入力電圧Ｖｉを検出するための回路を制御ＩＣ１２の外部に設けるのではなく、入力電圧Ｖｉを検出するＶＳ電圧検出回路２５を制御ＩＣ１２の中に作り込むことから、スイッチング電源装置のコストを低減することができる。

このようにして得られた２値の論理信号は、たとえば、スイッチング電源装置の電源が１００Ｖ系か２００Ｖ系かを判断し、制御ＩＣ１２内の機能をそれぞれの電圧系に最適化した設定に切り換えるのに使用することができる。

＜第１の実施の形態の第１の変形例＞
上記の第１の実施の形態では、入力電圧Ｖｉを間接的に検出する方法として、ＶＳ電圧検出回路２５は、ハイサイドのスイッチング素子Ｑ１がオンしたときのＶＳ端子の電圧を検出している。しかし、このＶＳ端子の電圧に代えてハイサイドドライブ回路２３の電源端子であるＶＢ端子の電圧を用いることができる。すなわち、このＶＢ端子の電圧は、ＶＳ端子の電圧に、ＶＢ端子の電圧とＶＳ端子の電圧との電位差を加えた電圧に等しく、この電位差、すなわち、コンデンサＣ４の端子電圧は、ＶＣＣ端子の電圧に等しいことを利用している。ここで、ＶＳ端子の電圧は、入力電圧Ｖｉに等しく、ＶＣＣ端子の電圧は、一定の値を有していることから、入力電圧Ｖｉは、ＶＢ端子の電圧からＶＣＣ端子の電圧を差し引いた値になる。つまり、ＶＳ電圧検出回路２５は、ＶＣＣ端子の電圧を考慮して抵抗分圧回路ＶＤの抵抗比と比較器ＣＯＭＰの基準電圧Ｖｒｅｆとを設定すればよい。

＜第１の実施の形態の第２の変形例＞
上記の第１の実施の形態では、ＶＳ電圧検出回路２５の遅延回路ＴＤには、ハイサイドドライブ信号ｈｏ＿ｐｒｅを入力している。しかし、遅延回路ＴＤに入力される信号は、ハイサイドドライブ信号ｈｏ＿ｐｒｅに代えて、ＶＳ端子の電圧を用いることができる。その理由として、ＶＳ端子の電圧は、ハイサイドドライブ信号ｈｏ＿ｐｒｅを受けたハイサイドドライブ回路２３がハイサイドのスイッチング素子Ｑ１をオンにしたことにより得られる電圧だからである。

＜第２の実施の形態＞
図５は第２の実施の形態に係るスイッチング電源装置の制御ＩＣが備えるＶＳ電圧検出回路の構成例を示す図、図６は入力電圧可変時の制御ＩＣの動作を示すタイミングチャートである。第２の実施の形態に係るスイッチング電源装置およびその制御ＩＣの構成は、図１および図２に示した構成と同じであるので、図示を省略する。また、図５において、図３に示した構成要素と同じまたは均等の構成要素については同じ符号を付してある。

第２の実施の形態に係るスイッチング電源装置は、第１の実施の形態に係るスイッチング電源装置が入力電圧Ｖｉの検出結果を１ビットの論理信号で出力していたのに対し、マルチビットで出力するようにしている。このため、制御ＩＣ１２が入力電圧検出回路として備えるＶＳ電圧検出回路２５は、図５に示したように、抵抗分圧回路ＶＤと、サンプルホールド回路ＳＨと、Ａ／Ｄ（Analog to Digital）コンバータＡＤＣと、遅延回路ＴＤと、ワンショット回路ＯＳとを有している。

抵抗分圧回路ＶＤは、直列に接続された抵抗Ｒ１１，Ｒ１２を有し、抵抗Ｒ１１の一端は、制御ＩＣ１２のＶＳ端子に接続され、抵抗Ｒ１２の一端は、制御ＩＣ１２のＧＮＤ端子に接続されている。この抵抗分圧回路ＶＤの抵抗Ｒ１１，Ｒ１２の接続点は、サンプルホールド回路ＳＨに接続されている。

サンプルホールド回路ＳＨは、抵抗分圧回路ＶＤの抵抗Ｒ１１，Ｒ１２の接続点に入力端子が接続されたトランスファゲートＴＧを有している。トランスファゲートＴＧの論理反転ゲート端子には、インバータＩＮＶの出力端子が接続され、もう一方のゲート端子には、インバータＩＮＶの入力端子が接続されている。トランスファゲートＴＧの出力端子は、コンデンサＣの一方の端子に接続され、コンデンサＣの他方の端子は、ＧＮＤ端子に接続されている。トランスファゲートＴＧの出力端子は、また、ボルテージフォロワＶＦの入力端子に接続され、ボルテージフォロワＶＦの出力端子は、Ａ／ＤコンバータＡＤＣの入力端子に接続されている。なお、抵抗分圧回路ＶＤとコンデンサＣとの間に配置されたトランスファゲートＴＧは、他の半導体スイッチによって構成してもよい。

Ａ／ＤコンバータＡＤＣは、サンプルホールド回路ＳＨによってサンプルホールドされたアナログ信号を受けて、そのアナログ信号に対応するデジタル信号を出力する。デジタル信号の出力端子は、分解能に応じた数に設定される。

遅延回路ＴＤは、その入力端子に制御回路２２から出力されたハイサイドドライブ信号ｈｏ＿ｐｒｅが入力され、ハイサイドドライブ信号ｈｏ＿ｐｒｅよりも立ち上がりのタイミングが時間ｔｄｌｙだけ遅れた信号ｖｓ＿ｔｒｉｇを出力する。遅延回路ＴＤの出力端子は、ワンショット回路ＯＳの入力端子に接続されている。

ワンショット回路ＯＳは、その出力端子がサンプルホールド回路ＳＨのインバータＩＮＶの入力端子に接続されている。ワンショット回路ＯＳは、遅延回路ＴＤから信号ｖｓ＿ｔｒｉｇを受けてサンプルホールド回路ＳＨがサンプリングする時間を設定するための信号ｏｎｅ＿ｓｈｏｔを生成する。

なお、この第２の実施の形態に係るスイッチング電源装置の制御ＩＣ１２では、制御回路２２から出力されるリセット信号ｒｓｔは不要であるため、ＶＳ電圧検出回路２５は、リセット信号ｒｓｔを入力するための入力端子はない。

次に、以上の構成のＶＳ電圧検出回路２５を有する制御ＩＣ１２を備えたスイッチング電源装置の動作を、図６を参照して、説明する。図６では、上から、入力電圧Ｖｉ、ＨＯ端子の信号、ＬＯ端子の信号、ＶＳ端子の信号、ハイサイドドライブ信号ｈｏ＿ｐｒｅ、遅延回路ＴＤが出力する信号ｖｓ＿ｔｒｉｇおよびＡ／ＤコンバータＡＤＣが出力する信号ｖｓ＿ｓ＿０〜ｖｓ＿ｓ＿２を示している。このように、ここでは、Ａ／ＤコンバータＡＤＣは、３つの出力端子を有し、３ビットの信号ｖｓ＿ｓ＿０〜ｖｓ＿ｓ＿２を出力するものとしている。

まず、時刻ｔ１１において、ハイサイドドライブ回路２３がＨレベルのハイサイドドライブ信号ｈｏ＿ｐｒｅを受けると、ＨＯ端子はＨレベルになって、ハイサイドのスイッチング素子Ｑ１をオンにする。これにより、制御ＩＣ１２のＶＳ端子は、入力電圧Ｖｉと同等の値を有する電圧となり、この電圧は、制御ＩＣ１２では、ＶＳ電圧検出回路２５のＶＳ端子に入力される。これにより、抵抗分圧回路ＶＤは、入力電圧Ｖｉを分圧し、入力電圧Ｖｉに相当する電圧を出力する。

一方、ＶＳ電圧検出回路２５の遅延回路ＴＤは、ハイサイドドライブ信号ｈｏ＿ｐｒｅを受けて所定の時間ｔｄｌｙだけ遅延した時刻ｔ１２にて信号ｖｓ＿ｔｒｉｇを出力する。なお、所定の時間ｔｄｌｙの長さは第１の実施の形態のものと同様である。この信号ｖｓ＿ｔｒｉｇは、さらに、ワンショット回路ＯＳに入力され、ワンショット回路ＯＳは、信号ｖｓ＿ｔｒｉｇが立ち上がると信号ｏｎｅ＿ｓｈｏｔを出力する。この信号ｏｎｅ＿ｓｈｏｔは、サンプルホールド回路ＳＨのトランスファゲートＴＧの一方のゲート端子に印加され、他方のゲート端子にはインバータＩＮＶを介して印加される。これにより、トランスファゲートＴＧが導通し、抵抗分圧回路ＶＤにより検出された入力電圧Ｖｉに相当する電圧をサンプリングし、コンデンサＣにホールドされる。コンデンサＣに保持された電圧信号は、ボルテージフォロワＶＦを介してＡ／ＤコンバータＡＤＣに入力され、Ａ／ＤコンバータＡＤＣは、コンデンサＣにホールドされた電圧信号をＡ／Ｄ変換して出力する。図６に示した例では、Ａ／ＤコンバータＡＤＣは、３ビットのデジタル信号［０１０］を出力している。

ここで、入力電圧Ｖｉが高くなり、時刻ｔ１３で、Ｈレベルのハイサイドドライブ信号ｈｏ＿ｐｒｅが出力された場合も同様に、所定の時間ｔｄｌｙだけ遅延した時刻ｔ１４にて入力電圧Ｖｉに相当する電圧がサンプリングされてホールドされる。そして、Ａ／ＤコンバータＡＤＣは、ホールドされた電圧信号をＡ／Ｄ変換して出力する。図６に示した例では、Ａ／ＤコンバータＡＤＣは、デジタル信号［１０１］を出力している。

このようにして得られたＡ／ＤコンバータＡＤＣの信号ｖｓ＿ｓ＿０〜ｖｓ＿ｓ＿２は、入力電圧Ｖｉに応じて補正が必要な回路に利用される。たとえば、過電流保護回路では、その検出閾値を、入力電圧Ｖｉが高くなるにつれて低い値に変更し、入力電圧Ｖｉが変化しても保護が必要となる電力が変化しないようにすることができる。

１０ｐ，１０ｎ 入力端子
１１ｐ，１１ｎ 出力端子
１２ 制御ＩＣ
２１ 発振回路
２２ 制御回路
２３ ハイサイドドライブ回路
２４ ローサイドドライブ回路
２５ ＶＳ電圧検出回路
２６ 内部電源回路
ＡＤＣ Ａ／Ｄコンバータ
Ｃ コンデンサ
Ｃ１ 入力コンデンサ
Ｃ２，Ｃ３，Ｃ４ コンデンサ
Ｃ５ 共振コンデンサ
Ｃ６ 出力コンデンサ
Ｃ７ コンデンサ
ＣＯＭＰ 比較器
Ｄ２，Ｄ３，Ｄ４ ダイオード
ＦＦ フリップフロップ
ＩＮＶ インバータ
ＯＳ ワンショット回路
Ｐ１ 一次巻線
ＰＣ１ フォトカプラ
Ｑ１，Ｑ２ スイッチング素子
Ｒ１，Ｒ２，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２ 抵抗
Ｓ１，Ｓ２ 二次巻線
ＳＨ サンプルホールド回路
ＳＲ１ シャントレギュレータ
Ｔ１ トランス
ＴＤ 遅延回路
ＴＧ トランスファゲート
ＶＤ 抵抗分圧回路
ＶＦ ボルテージフォロワ

Claims (5)

1. 直列に接続されて両端には直流の入力電圧が印加されるハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子と、
   前記第１のスイッチング素子または前記第２のスイッチング素子と並列に接続された共振リアクトルおよび共振コンデンサの直列回路と、
   前記第１のスイッチング素子および前記第２のスイッチング素子を交互にオン／オフ制御するものであって、前記第１のスイッチング素子と前記第２のスイッチング素子との共通の接続点に出力される電圧を前記第１のスイッチング素子をオン制御している期間だけ前記入力電圧として検出する入力電圧検出回路を有している制御部と、
   を備えている、スイッチング電源装置。
2. 前記入力電圧検出回路は、前記第１のスイッチング素子と前記第２のスイッチング素子との共通の接続点とグランドとの間に接続された分圧回路と、前記分圧回路の出力信号を２値化する比較器と、前記第１のスイッチング素子をオン制御するハイサイドドライブ信号よりも立ち上がりのタイミングが所定の時間だけ遅れた遅延信号を出力する遅延回路と、前記遅延回路が出力した前記遅延信号を受けて前記比較器が出力した信号を取り込むフリップフロップとを有する、請求項１記載のスイッチング電源装置。
3. 前記遅延回路は、前記遅延信号の遅延時間を前記ハイサイドドライブ信号のオン幅の半分の時間に設定している、請求項２記載のスイッチング電源装置。
4. 前記入力電圧検出回路は、前記第１のスイッチング素子と前記第２のスイッチング素子との共通の接続点とグランドとの間に接続された分圧回路と、前記分圧回路の出力信号をサンプリングしてホールドするサンプルホールド回路と、前記サンプルホールド回路によってホールドされたアナログ信号をデジタル信号に変換するＡ／Ｄコンバータと、前記第１のスイッチング素子をオン制御するハイサイドドライブ信号よりも立ち上がりのタイミングが所定の時間だけ遅れた遅延信号を出力する遅延回路と、前記遅延回路が出力した前記遅延信号を受けて前記サンプルホールド回路が前記分圧回路の出力信号をサンプリングする信号を生成するワンショット回路とを有する、請求項１記載のスイッチング電源装置。
5. 直列に接続されて両端には直流の入力電圧が印加されるハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子と、
   前記第１のスイッチング素子または前記第２のスイッチング素子と並列に接続された共振リアクトルおよび共振コンデンサの直列回路と、
   電源端子と、
   グランド端子と、
   前記電源端子と前記グランド端子に接続され、前記第２のスイッチング素子を駆動するローサイドドライブ回路の電源電圧を生成する電源回路と、
   前記第１のスイッチング素子および前記第２のスイッチング素子を交互にオン／オフ制御するものであって、前記第１のスイッチング素子を駆動するハイサイドドライブ回路の電源電圧から前記電源端子に発生する電圧に基づいた電圧を差し引いた電圧を前記第１のスイッチング素子をオン制御している期間だけ前記入力電圧として検出する入力電圧検出回路を有している制御部と、
   を備えている、スイッチング電源装置。

Images