Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6939151B2 - Image forming device and control method - Google Patents
[go: Go Back, main page]

JP6939151B2 - Image forming device and control method - Google Patents

Image forming device and control method Download PDF

Info

Publication number
JP6939151B2
JP6939151B2 JP2017129805A JP2017129805A JP6939151B2 JP 6939151 B2 JP6939151 B2 JP 6939151B2 JP 2017129805 A JP2017129805 A JP 2017129805A JP 2017129805 A JP2017129805 A JP 2017129805A JP 6939151 B2 JP6939151 B2 JP 6939151B2
Authority
JP
Japan
Prior art keywords
voltage
grid
current
charging
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017129805A
Other languages
Japanese (ja)
Other versions
JP2019012231A (en
Inventor
大貴 加藤
大貴 加藤
政士 濱谷
政士 濱谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2017129805A priority Critical patent/JP6939151B2/en
Publication of JP2019012231A publication Critical patent/JP2019012231A/en
Priority to JP2021140815A priority patent/JP7151842B2/en
Application granted granted Critical
Publication of JP6939151B2 publication Critical patent/JP6939151B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrostatic Charge, Transfer And Separation In Electrography (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明に開示の技術は、画像形成装置が備える感光体を帯電させる帯電器への電力供給に係る技術である。 The technique disclosed in the present invention is a technique relating to power supply to a charger for charging a photoconductor included in an image forming apparatus.

従来、例えば、各色に対応する複数の感光体の各々を帯電する複数の帯電器を備える画像形成装置がある（例えば、特許文献１など）。各帯電器は、帯電ワイヤとグリッドとを備え、帯電ワイヤ及びグリッドの間に電圧を印加することで、帯電ワイヤと感光体との間にコロナ放電を発生させ、感光体の表面を一様に正帯電させる。また、特許文献１の画像形成装置は、複数の帯電器の帯電ワイヤに対して１つの帯電電圧生成回路から高電圧の帯電電圧を供給している。画像形成装置は、グリッドに生じるグリッド電流の電流値に基づいて、帯電電圧生成回路から各帯電ワイヤに供給する帯電電圧を制御する。また、この画像形成装置は、複数のグリッドの各々に発生するグリッド電圧を一定の電圧値に制御するグリッド電圧調整回路を備えている。グリッド電圧調整回路は、グリッドに接続されたトランジスタのコレクタ・エミッタ間の電圧を変更し、グリッド電圧を一定値に制御する。 Conventionally, for example, there is an image forming apparatus including a plurality of chargers for charging each of a plurality of photoconductors corresponding to each color (for example, Patent Document 1). Each charger includes a charging wire and a grid, and by applying a voltage between the charging wire and the grid, a corona discharge is generated between the charging wire and the photoconductor, and the surface of the photoconductor is made uniform. It is positively charged. Further, the image forming apparatus of Patent Document 1 supplies a high voltage charging voltage from one charging voltage generation circuit to the charging wires of a plurality of charging devices. The image forming apparatus controls the charging voltage supplied to each charging wire from the charging voltage generation circuit based on the current value of the grid current generated in the grid. Further, this image forming apparatus includes a grid voltage adjusting circuit that controls the grid voltage generated in each of the plurality of grids to a constant voltage value. The grid voltage adjustment circuit changes the voltage between the collector and the emitter of the transistor connected to the grid, and controls the grid voltage to a constant value.

特開２０１４−２３５２２９号公報Japanese Unexamined Patent Publication No. 2014-235229

上記した画像形成装置において、例えば、起動時間を短縮するために帯電電圧生成回路とグリッド電圧調整回路とを同時に起動するとグリッド電圧が過剰に増大する虞がある。より具体的には、帯電電圧生成回路は、グリッド電流の電流値を目標電流値にするため帯電電圧を変更する。その一方で、グリッド電圧調整回路は、動作を開始するとグリッド電圧の電圧値を目標電圧値まで増大させるために、トランジスタのベース電流を制御する。これにより、帯電電圧生成回路の制御で参照されるグリッド電流の電流値が目標電流値よりも低減すると、帯電電圧生成回路は、グリッド電流の低減に応じて帯電電圧を増大させる。その結果、グリッド電圧が目標電圧値を超えてしまう、いわゆるオーバーシュートが発生する虞がある。 In the above-mentioned image forming apparatus, for example, if the charging voltage generation circuit and the grid voltage adjusting circuit are started at the same time in order to shorten the starting time, the grid voltage may increase excessively. More specifically, the charging voltage generation circuit changes the charging voltage in order to set the current value of the grid current to the target current value. On the other hand, the grid voltage adjustment circuit controls the base current of the transistor in order to increase the voltage value of the grid voltage to the target voltage value when the operation is started. As a result, when the current value of the grid current referred to in the control of the charging voltage generation circuit is smaller than the target current value, the charging voltage generation circuit increases the charging voltage in accordance with the reduction of the grid current. As a result, a so-called overshoot may occur in which the grid voltage exceeds the target voltage value.

本願は、上記の課題に鑑み提案されたものであって、起動時間の短縮を図りつつ、グリッド電圧のオーバーシュートの発生を抑制できる画像形成装置及び制御方法を提供することを目的とする。 The present application has been proposed in view of the above problems, and an object of the present application is to provide an image forming apparatus and a control method capable of suppressing the occurrence of grid voltage overshoot while shortening the start-up time.

上記課題を解決するためになされた画像形成装置は、感光体と、帯電ワイヤ及びグリッドを有し、感光体を帯電させる帯電器と、帯電器と接続され、帯電器の帯電ワイヤに印加する電圧である帯電電圧を生成する帯電電圧生成回路と、グリッドに印加される電圧であるグリッド電圧を調整するグリッド電圧調整回路と、グリッドに流れる電流であるグリッド電流を検出するグリッド電流検出回路と、制御装置と、を備え、制御装置は、グリッド電流検出回路により検出したグリッド電流に基づいて帯電電圧生成回路を制御しグリッド電流の電流値を目標電流値に調整する処理と、グリッド電圧調整回路を制御しグリッド電圧の電圧値を目標電圧値に調整する処理と、を実行し、帯電電圧生成回路及びグリッド電圧調整回路の動作を開始させる際に、グリッド電流の電流値を目標電流値に調整する処理を開始した後に、グリッド電圧の電圧値を目標電圧値に調整する処理を開始する。 The image forming apparatus made to solve the above problems has a photoconductor, a charging wire, and a grid, and is connected to a charging device that charges the photoconductor and a charging device, and a current applied to the charging wire of the charging device. A charging voltage generation circuit that generates a charging voltage, a grid voltage adjusting circuit that adjusts the grid voltage that is the voltage applied to the grid, and a grid current detection circuit that detects the grid current that is the current flowing through the grid. A device is provided, and the control device controls a charging voltage generation circuit based on the grid current detected by the grid current detection circuit, adjusts the current value of the grid current to the target current value, and controls the grid voltage adjustment circuit. The process of adjusting the voltage value of the grid voltage to the target voltage value, and the process of adjusting the current value of the grid current to the target current value when the operation of the charging voltage generation circuit and the grid voltage adjustment circuit is started. After starting, the process of adjusting the voltage value of the grid voltage to the target voltage value is started.

尚、本発明は、画像形成装置の形態で実現することができるだけでなく、例えば、画像形成装置の制御方法の形態で実現することもできる。 The present invention can be realized not only in the form of an image forming apparatus, but also in the form of a control method of the image forming apparatus, for example.

本願に記載の画像形成装置等によれば、起動時間の短縮を図りつつ、グリッド電圧のオーバーシュートの発生を抑制できる。 According to the image forming apparatus or the like described in the present application, it is possible to suppress the occurrence of grid voltage overshoot while shortening the start-up time.

第一実施形態のカラーレーザプリンタの概略構成を示す断面図である。It is sectional drawing which shows the schematic structure of the color laser printer of 1st Embodiment. プリンタの高圧電源装置に係る概略的なブロック図である。It is a schematic block diagram concerning the high voltage power supply device of a printer. 第一実施形態における動作開始時のＰＷＭ信号Ｓｐ１等のタイミングチャートである。It is a timing chart of PWM signal Sp1 and the like at the start of operation in 1st Embodiment. 第二実施形態における動作開始時のＰＷＭ信号Ｓｐ１等のタイミングチャートである。It is a timing chart of the PWM signal Sp1 and the like at the start of the operation in the second embodiment. 第三実施形態における動作開始時のＰＷＭ信号Ｓｐ１等のタイミングチャートである。It is a timing chart of the PWM signal Sp1 and the like at the start of the operation in the third embodiment. 第四実施形態における動作開始時のＰＷＭ信号Ｓｐ１等のタイミングチャートである。It is a timing chart of PWM signal Sp1 and the like at the start of operation in 4th Embodiment. 第五実施形態における動作開始時のＰＷＭ信号Ｓｐ１等のタイミングチャートである。It is a timing chart of the PWM signal Sp1 and the like at the start of the operation in the fifth embodiment. 比較例における動作開始時のＰＷＭ信号Ｓｐ１等のタイミングチャートである。It is a timing chart of the PWM signal Sp1 and the like at the start of the operation in the comparative example.

（第一実施形態）
以下、本願の第一実施形態について図面を参照して説明する。図１に示す本願に係る画像形成装置の第一実施形態であるレーザプリンタ１は、電子写真方式により用紙Ｐ等にカラー画像を形成するカラーレーザプリンタであり、４色のトナーを用いる所謂タンデム方式のレーザプリンタである。尚、以下の説明では、図１に示すように、同図の紙面右側をレーザプリンタ１の前面側、紙面左側を後面側と規定する。以下、レーザプリンタ１を、単にプリンタ１という。また、図１の紙面手前側をプリンタ１の前面側から見た左側、紙面奥側を右側と規定する。また、図１の紙面上側をプリンタ１の上側、紙面下側を下側と規定する。 (First Embodiment)
Hereinafter, the first embodiment of the present application will be described with reference to the drawings. The laser printer 1, which is the first embodiment of the image forming apparatus according to the present application shown in FIG. 1, is a color laser printer that forms a color image on paper P or the like by an electrophotographic method, and is a so-called tandem method using four color toners. Laser printer. In the following description, as shown in FIG. 1, the right side of the paper surface in the figure is defined as the front side of the laser printer 1, and the left side of the paper surface is defined as the rear surface side. Hereinafter, the laser printer 1 is simply referred to as a printer 1. Further, the front side of the paper surface of FIG. 1 is defined as the left side when viewed from the front side of the printer 1, and the back side of the paper surface is defined as the right side. Further, the upper side of the paper surface of FIG. 1 is defined as the upper side of the printer 1, and the lower side of the paper surface is defined as the lower side.

図１に示すように、プリンタ１は、略箱状の本体筐体２を有しており、当該本体筐体２の内部に、給紙部１０、画像形成部２０等を収納している。本体筐体２の上面には、画像が形成された用紙Ｐを積層状態で収納する排出トレイ５が設けられている。給紙部１０は、用紙Ｐが収容された給紙トレイ１１及び各種ローラを有しており、各種ローラを駆動して用紙Ｐを画像形成部２０に給紙する。また、給紙トレイ１１は、本体筐体２の下部に対して着脱可能に構成されている。 As shown in FIG. 1, the printer 1 has a substantially box-shaped main body housing 2, and a paper feeding unit 10, an image forming unit 20, and the like are housed inside the main body housing 2. On the upper surface of the main body housing 2, a discharge tray 5 for storing the paper P on which the image is formed is provided in a laminated state. The paper feed unit 10 has a paper feed tray 11 in which the paper P is housed and various rollers, and drives the various rollers to feed the paper P to the image forming unit 20. Further, the paper feed tray 11 is configured to be removable from the lower part of the main body housing 2.

画像形成部２０は、搬送ユニット２１、４つのプロセスカートリッジ３０Ｃ，３０Ｍ，３０Ｙ，３０Ｋ、露光部３５、及び定着部５０を有している。搬送ユニット２１は、給紙部１０とプロセスカートリッジ３０Ｃ等との上下方向の間に設けられており、搬送ベルト２３及び４つの転写ローラ２５等を有している。搬送ベルト２３は、ベルトを環状にして構成された無端ベルトであり、画像形成部２０の後端側下方に位置する駆動ローラ２７及び前端側下方に位置する従動ローラ２９に巻き付けられている。搬送ベルト２３の上側の面は、プロセスカートリッジ３０Ｃ等の直下において略水平に延在しており、給紙部１０より供給された用紙Ｐの裏面と当接する。駆動ローラ２７は、搬送ベルト２３を所定方向に回転させる。また、搬送ベルト２３は、各転写ローラ２５に転写バイアスが印加されることにより負帯電し静電気力で用紙Ｐを上側の面に吸着させつつ、吸着した用紙Ｐを搬送経路Ｒに沿って排出トレイ５へ向かって搬送する。 The image forming unit 20 includes a transport unit 21, four process cartridges 30C, 30M, 30Y, 30K, an exposure unit 35, and a fixing unit 50. The transfer unit 21 is provided between the paper feeding unit 10 and the process cartridge 30C and the like in the vertical direction, and has a transfer belt 23 and four transfer rollers 25 and the like. The transport belt 23 is an endless belt formed by forming an annular belt, and is wound around a drive roller 27 located below the rear end side of the image forming portion 20 and a driven roller 29 located below the front end side. The upper surface of the transport belt 23 extends substantially horizontally directly under the process cartridge 30C and the like, and comes into contact with the back surface of the paper P supplied from the paper feeding unit 10. The drive roller 27 rotates the transport belt 23 in a predetermined direction. Further, the transport belt 23 is negatively charged by applying a transfer bias to each transfer roller 25, and while the paper P is attracted to the upper surface by electrostatic force, the sucked paper P is discharged along the transport path R. Transport toward 5.

プロセスカートリッジ３０Ｃ，３０Ｍ，３０Ｙ，３０Ｋの各々は、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の４色に対応している。プロセスカートリッジ３０Ｃ等の各々は、対応する色（Ｃ、Ｍ、Ｙ、Ｋ）のトナーが収容されている。また、４つのプロセスカートリッジ３０Ｃ等は、プリンタ１の前方から後方に向かって、プロセスカートリッジ３０Ｋ，３０Ｙ，３０Ｍ，３０Ｃの順に設けられている。 Each of the process cartridges 30C, 30M, 30Y, and 30K corresponds to four colors of cyan (C), magenta (M), yellow (Y), and black (K). Each of the process cartridges 30C and the like contains toner of the corresponding color (C, M, Y, K). Further, the four process cartridges 30C and the like are provided in the order of the process cartridges 30K, 30Y, 30M, and 30C from the front to the rear of the printer 1.

プロセスカートリッジ３０Ｃは、ドラム形状である感光体３１、帯電器４１、及びトナーカートリッジ３３等を有している。尚、他のプロセスカートリッジ３０Ｍ，３０Ｙ，３０Ｋは、異なるトナー色であるものの、その他の構成はプロセスカートリッジ３０Ｃと同様となっている。このため、以下の説明では、代表してプロセスカートリッジ３０Ｃについて説明し、他のプロセスカートリッジ３０Ｍ，３０Ｙ，３０Ｋについての説明を適宜省略する。 The process cartridge 30C has a drum-shaped photoconductor 31, a charger 41, a toner cartridge 33, and the like. Although the other process cartridges 30M, 30Y, and 30K have different toner colors, other configurations are the same as those of the process cartridge 30C. Therefore, in the following description, the process cartridge 30C will be described as a representative, and the description of the other process cartridges 30M, 30Y, and 30K will be omitted as appropriate.

感光体３１は、転写ローラ２５の上方に位置し、転写ローラ２５との上下方向の間に搬送ベルト２３を挟んでいる。帯電器４１は、例えば、帯電ワイヤ４２及びグリッド４３をシールドケース４５に収容されたスコロトロン型の帯電器である。帯電ワイヤ４２は、金属、例えば、金メッキされたタングステン、又はタングステン単体で形成されている。シールドケース４５は、左右方向に沿って長尺となる略角筒型に形成されている。シールドケース４５の感光体３１に面した部分には、開口が形成されている。グリッド４３は、このシールドケース４５の開口において、導電性の線材をメッシュ状に張設して構成されている。また、帯電ワイヤ４２は、シールドケース４５内において左右方向に沿って張設され、感光体３１に対して後方側の上部の位置に間隔を隔てて配置されている。従って、グリッド４３は、感光体３１と帯電ワイヤ４２との間に配置されている。 The photoconductor 31 is located above the transfer roller 25, and sandwiches the transport belt 23 between the photoconductor 31 and the transfer roller 25 in the vertical direction. The charger 41 is, for example, a scorotron type charger in which the charging wire 42 and the grid 43 are housed in the shield case 45. The charging wire 42 is made of a metal, for example, gold-plated tungsten or tungsten alone. The shield case 45 is formed in a substantially square tubular shape that is long in the left-right direction. An opening is formed in the portion of the shield case 45 facing the photoconductor 31. The grid 43 is formed by stretching a conductive wire rod in a mesh shape at the opening of the shield case 45. Further, the charging wire 42 is stretched in the shield case 45 along the left-right direction, and is arranged at an upper position on the rear side with respect to the photoconductor 31 at intervals. Therefore, the grid 43 is arranged between the photoconductor 31 and the charging wire 42.

帯電器４１は、画像形成に際し、感光体３１の表面を一様に正帯電させる。具体的には、帯電ワイヤ４２及びグリッド４３に電圧が印加されることで、帯電ワイヤ４２と感光体３１との間には、電場が形成されコロナ放電が発生する。帯電ワイヤ４２とグリッド４３との間に電場が形成される際、グリッド４３には帯電ワイヤ４２とは異なる電圧が印加されており、これにより電場の強さが制御され感光体３１の帯電量が制御される。 The charger 41 uniformly positively charges the surface of the photoconductor 31 when forming an image. Specifically, when a voltage is applied to the charging wire 42 and the grid 43, an electric field is formed between the charging wire 42 and the photoconductor 31, and a corona discharge is generated. When an electric field is formed between the charging wire 42 and the grid 43, a voltage different from that of the charging wire 42 is applied to the grid 43, whereby the strength of the electric field is controlled and the charge amount of the photoconductor 31 is increased. Be controlled.

露光部３５は、本体筐体２の内部の最上方に設けられており、帯電された各感光体３１の表面に画像データに基づく静電潜像を形成する。トナーカートリッジ３３は、収容しているトナーを現像ローラ４７の表面に担持させることによって、感光体３１の表面にトナーを供給する。感光体３１は、表面に形成された静電潜像にトナーを供給されることによってトナー像を形成される。搬送ユニット２１は、用紙Ｐを定着部５０へ向けて搬送しつつ、転写ローラ２５に転写バイアスを印加されることで感光体３１の表面に現像されたトナー像を用紙Ｐに転写させる。 The exposure unit 35 is provided at the uppermost part of the inside of the main body housing 2, and forms an electrostatic latent image based on image data on the surface of each charged photoconductor 31. The toner cartridge 33 supplies toner to the surface of the photoconductor 31 by supporting the contained toner on the surface of the developing roller 47. The photoconductor 31 forms a toner image by supplying toner to an electrostatic latent image formed on the surface. The transfer unit 21 transfers the paper P toward the fixing portion 50, and transfers the developed toner image on the surface of the photoconductor 31 to the paper P by applying a transfer bias to the transfer roller 25.

定着部５０は、搬送ユニット２１に比べて搬送経路Ｒの下流側に設けられている。定着部５０は、加熱ローラ５１と加圧ローラ５２とを有している。加熱ローラ５１は、用紙Ｐの画像形成面側に配設されており、搬送ベルト２３等と同期して回転し、用紙Ｐに転写されたトナーを加熱しつつ、用紙Ｐを搬送する。加圧ローラ５２は、加熱ローラ５１との間に用紙Ｐを挟んで、当該用紙Ｐを加熱ローラ５１側に押圧しながら従動回転する。これにより、定着部５０は、用紙Ｐに転写されたトナーを加熱溶融させて用紙Ｐに定着させつつ、用紙Ｐを搬送経路Ｒに沿って搬送する。 The fixing portion 50 is provided on the downstream side of the transport path R as compared with the transport unit 21. The fixing portion 50 has a heating roller 51 and a pressure roller 52. The heating roller 51 is arranged on the image forming surface side of the paper P, rotates in synchronization with the transport belt 23 and the like, and transports the paper P while heating the toner transferred to the paper P. The pressurizing roller 52 sandwiches the paper P with the heating roller 51 and rotates drivenly while pressing the paper P toward the heating roller 51. As a result, the fixing unit 50 transports the paper P along the transport path R while heating and melting the toner transferred to the paper P and fixing it on the paper P.

次に、図２を参照して、プリンタ１の本願に関連する電気的構成を説明する。図２は、プリンタ１に内蔵される回路基板（図示略）に実装される高圧電源装置６０の概略的なブロック図及び高圧電源装置６０に関連する接続構成を示している。尚、以下の説明では、各構成要素について、色毎に区別する場合は、各部の符号にＹ（イエロー）、Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（ブラック）の添え字、又は「１〜４」などの添え字（例えば、グリッド電圧ＧＲＩＤ１〜ＧＲＩＤ４など）を付し、区別しない場合は添え字を省略（例えば、グリッド電圧ＧＲＩＤと表記）する。 Next, with reference to FIG. 2, the electrical configuration of the printer 1 related to the present application will be described. FIG. 2 shows a schematic block diagram of the high-voltage power supply device 60 mounted on a circuit board (not shown) built in the printer 1 and a connection configuration related to the high-voltage power supply device 60. In the following description, when distinguishing each component by color, the code of each part is subscripted with Y (yellow), M (magenta), C (cyan), K (black), or "1". Subscripts such as "~ 4" are added (for example, grid voltages GRID1 to GRID4), and the subscripts are omitted (for example, expressed as grid voltage GRID) when no distinction is made.

高圧電源装置６０は、ＡＳＩＣ（特定用途向けＩＣ）６１、ＡＳＩＣ６１に接続された高圧電源回路６２、ＲＯＭ６３、及びＲＡＭ６４を有している。ＡＳＩＣ６１（制御装置の一例）は、高圧電源回路６２の制御の他に、プリンタ１全体を統括制御する。ＲＯＭ６３は、ＡＳＩＣ６１が実行する各種の動作プログラム等を記憶する記憶媒体である。本実施形態のＲＯＭ６３には、後述する図３に示す制御動作を実行するためのプログラムＰＧが保存されている。ＲＡＭ６４は、各種処理における一時データや印刷処理に用いる画像データ等を記憶する。 The high-voltage power supply device 60 includes an ASIC (application-specific IC) 61, a high-voltage power supply circuit 62 connected to the ASIC 61, a ROM 63, and a RAM 64. The ASIC 61 (an example of a control device) controls the entire printer 1 in addition to controlling the high-voltage power supply circuit 62. The ROM 63 is a storage medium for storing various operation programs and the like executed by the ASIC 61. The ROM 63 of the present embodiment stores a program PG for executing the control operation shown in FIG. 3, which will be described later. The RAM 64 stores temporary data in various processes, image data used in print processing, and the like.

高圧電源回路６２は、帯電電圧生成回路７０、グリッド電流検出回路８２を備えるグリッド電圧調整回路８１を有している。帯電電圧生成回路７０には、電源線ＰＬが接続されている。電源線ＰＬには、各帯電器４１（４１Ｋ〜４１Ｃ）が並列に接続されている。帯電電圧生成回路７０は、電源線ＰＬを介して各帯電器４１に帯電電圧ＣＨＧを印加する。また、グリッド電圧調整回路８１Ｋ〜８１Ｃ及びグリッド電流検出回路８２Ｋ〜８２Ｃは、各帯電器４１Ｋ〜４１Ｃに対応して設けられる。 The high-voltage power supply circuit 62 includes a grid voltage adjusting circuit 81 including a charging voltage generation circuit 70 and a grid current detection circuit 82. A power supply line PL is connected to the charging voltage generation circuit 70. Each charger 41 (41K to 41C) is connected in parallel to the power supply line PL. The charging voltage generation circuit 70 applies a charging voltage CHG to each charging device 41 via the power supply line PL. Further, the grid voltage adjusting circuits 81K to 81C and the grid current detecting circuits 82K to 82C are provided corresponding to the respective chargers 41K to 41C.

帯電電圧生成回路７０は、例えば、ＰＷＭ信号制御回路７１、トランスドライブ回路７２、昇圧回路７３、及び出力電圧検出回路７８を有している。帯電電圧生成回路７０は、各帯電器４１Ｋ〜４１Ｃの帯電ワイヤ４２Ｋ〜４２Ｃに印加する帯電電圧ＣＨＧを生成する。また、グリッド４３に印加されるグリッド電圧ＧＲＩＤ１〜ＧＲＩＤ４は、各グリッド電圧調整回路８１Ｋ〜８１Ｃによって調整される。帯電電圧ＣＨＧは、例えば、約５．５ｋＶ〜７ｋＶである。また、グリッド電圧ＧＲＩＤは、例えば、約７００Ｖである。 The charging voltage generation circuit 70 includes, for example, a PWM signal control circuit 71, a transformer drive circuit 72, a booster circuit 73, and an output voltage detection circuit 78. The charging voltage generation circuit 70 generates a charging voltage CHG applied to the charging wires 42K to 42C of each charging device 41K to 41C. Further, the grid voltages GRID1 to GRID4 applied to the grid 43 are adjusted by the grid voltage adjusting circuits 81K to 81C. The charging voltage CHG is, for example, about 5.5 kV to 7 kV. The grid voltage GRID is, for example, about 700V.

ＰＷＭ信号制御回路７１は、例えば、抵抗及びコンデンサ（図示略）を含み、ＡＳＩＣ６１のポートＰＷＭ１からのＰＷＭ（ＰｕｌｓｅＷｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ；パルス幅変調）信号Ｓｐ１を平滑化し、平滑化したＰＷＭ信号Ｓｐ１をトランスドライブ回路７２に供給する。トランスドライブ回路７２は、例えば、ＰＷＭ信号制御回路７１から供給された平滑化後のＰＷＭ信号Ｓｐ１をドライブ用のトランジスタ（図示略）に供給し、昇圧回路７３に発振電流を供給する。 The PWM signal control circuit 71 includes, for example, a resistor and a capacitor (not shown), smoothes the PWM (Pulse Width Modulation) signal Sp1 from the port PWM1 of the ASIC 61, and converts the smoothed PWM signal Sp1 into a transdrive circuit. Supply to 72. The transformer drive circuit 72 supplies, for example, the smoothed PWM signal Sp1 supplied from the PWM signal control circuit 71 to a drive transistor (not shown), and supplies an oscillation current to the booster circuit 73.

昇圧回路７３のトランス７４は、１次側巻線７４ａ、２次側巻線７４ｂ、及び補助巻線７４ｃを備えている。トランスドライブ回路７２は、ドライブ用のトランジスタからトランス７４の１次側巻線７４ａに発振電流を供給する。トランス７４は、発信電流のデューティ比に応じて、２次側巻線７４ｂから出力される出力電圧（帯電電圧ＣＨＧ）の電圧値を変更される。例えば、トランス７４は、ＰＷＭ信号Ｓｐ１のデューティ比が大きくなればなるほど電圧値の大きな帯電電圧ＣＨＧを生成する。２次側巻線７４ｂには、整流ダイオード７５、平滑コンデンサ７６、及び出力抵抗７７が接続されている。これにより、昇圧回路７３は、トランス７４の１次側巻線７４ａに発生する電圧を昇圧及び整流し、各帯電器４１Ｋ〜４１Ｃの帯電ワイヤ４２Ｋ〜４２Ｃに帯電電圧ＣＨＧとして印加する。 The transformer 74 of the booster circuit 73 includes a primary winding 74a, a secondary winding 74b, and an auxiliary winding 74c. The transformer drive circuit 72 supplies an oscillating current from the drive transistor to the primary winding 74a of the transformer 74. The transformer 74 changes the voltage value of the output voltage (charging voltage CHG) output from the secondary winding 74b according to the duty ratio of the transmission current. For example, the transformer 74 generates a charging voltage CHG having a larger voltage value as the duty ratio of the PWM signal Sp1 increases. A rectifier diode 75, a smoothing capacitor 76, and an output resistor 77 are connected to the secondary winding 74b. As a result, the booster circuit 73 boosts and rectifies the voltage generated in the primary winding 74a of the transformer 74, and applies it as a charging voltage CHG to the charging wires 42K to 42C of the charging devices 41K to 41C.

また、出力電圧検出回路７８は、トランス７４の補助巻線７４ｃと、ＡＳＩＣ６１との間に接続されている。出力電圧検出回路７８は、例えば、平滑回路及び分圧抵抗（図示略）を有している。出力電圧検出回路７８は、帯電電圧ＣＨＧの生成にともなって補助巻線７４ｃに発生する出力電圧ｖ１を検出する。出力電圧検出回路７８は、出力電圧ｖ１を平滑及び分圧して出力電圧検出信号Ｓｖ１としてＡＳＩＣ６１のポートＡ／Ｄ１に供給する。 Further, the output voltage detection circuit 78 is connected between the auxiliary winding 74c of the transformer 74 and the ASIC 61. The output voltage detection circuit 78 has, for example, a smoothing circuit and a voltage dividing resistor (not shown). The output voltage detection circuit 78 detects the output voltage v1 generated in the auxiliary winding 74c with the generation of the charging voltage CHG. The output voltage detection circuit 78 smoothes and divides the output voltage v1 and supplies the output voltage detection signal Sv1 to the ports A / D1 of the ASIC 61.

また、グリッド電圧調整回路８１の各々は、電圧検出回路８３及び演算増幅器ＯＰ１を有している。尚、グリッド電圧調整回路８１Ｋ〜８１Ｃの各々の回路構成は同様であるため、以下の説明では、Ｋ（ブラック）色に対応するグリッド電圧調整回路８１Ｋについて説明し、他のグリッド電圧調整回路８１Ｙ〜８１Ｃについての説明を適宜省略する。電圧検出回路８３Ｋは、直列接続された２つの分圧抵抗Ｒ７，Ｒ８を有する。分圧抵抗Ｒ７，Ｒ８には、グリッド４３Ｋに流れるグリッド電流Ｉｇ１の分流電流Ｉｄ１が流れる。電圧検出回路８３Ｋは、２つの分圧抵抗Ｒ７，Ｒ８の接続点からグリッド４３Ｋに印加されるグリッド電圧ＧＲＩＤ１に応じた検出電圧Ｖｇｒ１を出力する。電圧検出回路８３Ｋは、検出電圧Ｖｇｒ１を分圧検出信号Ｓｉｄ１としてＡＳＩＣ６１のポートＡ／Ｄ２に供給する。コンデンサＣ３は、分圧抵抗Ｒ８と並列に接続されることによって、ＲＣフィルタを構成している。 Further, each of the grid voltage adjustment circuits 81 has a voltage detection circuit 83 and an operational amplifier OP1. Since the circuit configurations of the grid voltage adjusting circuits 81K to 81C are the same, the grid voltage adjusting circuit 81K corresponding to the K (black) color will be described in the following description, and the other grid voltage adjusting circuits 81Y to 81Y to The description of 81C will be omitted as appropriate. The voltage detection circuit 83K has two voltage dividing resistors R7 and R8 connected in series. A shunt current Id1 of a grid current Ig1 flowing through the grid 43K flows through the voltage dividing resistors R7 and R8. The voltage detection circuit 83K outputs a detection voltage Vgr1 corresponding to the grid voltage GRID1 applied to the grid 43K from the connection point of the two voltage dividing resistors R7 and R8. The voltage detection circuit 83K supplies the detection voltage Vgr1 as the partial pressure detection signal Sid1 to the ports A / D2 of the ASIC61. The capacitor C3 is connected in parallel with the voltage dividing resistor R8 to form an RC filter.

また、演算増幅器ＯＰ１には、出力抵抗Ｒ９を介してＡＳＩＣ６１のポートＰＷＭ２が接続されている。出力抵抗Ｒ９は、コンデンサＣ４を介してＧＮＤに接地されている。ＡＳＩＣ６１は、ポートＰＷＭ２からＰＷＭ信号Ｓｐｐ１を供給し、出力抵抗Ｒ９を介して演算増幅器ＯＰ１にＰＷＭ信号Ｓｐｐ１を供給する。従って、ＡＳＩＣ６１は、演算増幅器ＯＰ１の基準電圧等を変更可能に構成されている。尚、演算増幅器ＯＰ１は、固定値のＰＷＭ信号Ｓｐｐ１（基準電圧値）を入力する構成でも良い。この場合、演算増幅器ＯＰ１は、ＡＳＩＣ６１と接続されない構成でも良い。 Further, the port PWM2 of the ASIC 61 is connected to the operational amplifier OP1 via the output resistor R9. The output resistor R9 is grounded to GND via the capacitor C4. The ASIC 61 supplies the PWM signal Spp1 from the port PWM2, and supplies the PWM signal Spp1 to the operational amplifier OP1 via the output resistor R9. Therefore, the ASIC 61 is configured so that the reference voltage and the like of the operational amplifier OP1 can be changed. The operational amplifier OP1 may be configured to input a fixed value PWM signal Spp1 (reference voltage value). In this case, the operational amplifier OP1 may be configured not to be connected to the ASIC61.

演算増幅器ＯＰ１の出力端子には、分圧抵抗Ｒ４及びコンデンサＣ２を含む平滑回路が接続されている。分圧抵抗Ｒ４のグリッド４３Ｋ側（演算増幅器ＯＰ１の出力端子と反対側）の接続点は、コンデンサＣ２を介してＧＮＤに接地されている。また、分圧抵抗Ｒ４のグリッド４３Ｋ側の接続点には、グリッド電圧ＧＲＩＤ１を定電圧化するためのトランジスタＱ１のベースが接続されている。また、トランジスタＱ１は、分圧抵抗Ｒ７とグリッド４３Ｋとの間の接続点に接続された電圧制御ラインＬｎ１に接続されている。トランジスタＱ１は、例えば、ＮＰＮトランジスタであり、コレクタをグリッド４３Ｋ側の接続点（電圧制御ラインＬｎ１）に接続され、エミッタをグリッド電流検出回路８２Ｋ（抵抗Ｒ３）に接続されている。尚、トランジスタＱ１はバイポーラトランジスタに限られず、例えば、ＦＥＴ（電界効果トランジスタ）であってもよい。 A smoothing circuit including a voltage dividing resistor R4 and a capacitor C2 is connected to the output terminal of the operational amplifier OP1. The connection point on the grid 43K side of the voltage dividing resistor R4 (opposite to the output terminal of the operational amplifier OP1) is grounded to GND via the capacitor C2. Further, a base of a transistor Q1 for converting the grid voltage GRID1 to a constant voltage is connected to a connection point on the grid 43K side of the voltage dividing resistor R4. Further, the transistor Q1 is connected to the voltage control line Ln1 connected to the connection point between the voltage dividing resistor R7 and the grid 43K. The transistor Q1 is, for example, an NPN transistor, and the collector is connected to the connection point (voltage control line Ln1) on the grid 43K side, and the emitter is connected to the grid current detection circuit 82K (resistor R3). The transistor Q1 is not limited to a bipolar transistor, and may be, for example, a FET (field effect transistor).

トランジスタＱ１は、演算増幅器ＯＰ１の出力によってベース電流を制御される。トランジスタＱ１は、ベース電流の大きさによってコレクタ抵抗を変化され、可変抵抗として機能する。ここでいうコレクタ抵抗とは、コレクタ−エミッタ間電圧をコレクタ電流で割った抵抗値である。例えば、ベース電流を大きくすることで抵抗値が下がり、反対にベース電流を小さくすることで、抵抗値が上がる。これにより、コレクタ・エミッタ間電圧が変更される。 The base current of the transistor Q1 is controlled by the output of the operational amplifier OP1. The collector resistance of the transistor Q1 is changed depending on the magnitude of the base current, and the transistor Q1 functions as a variable resistance. The collector resistance referred to here is a resistance value obtained by dividing the collector-emitter voltage by the collector current. For example, increasing the base current lowers the resistance value, and conversely decreasing the base current increases the resistance value. As a result, the collector-emitter voltage is changed.

ＡＳＩＣ６１は、電圧検出回路８３Ｋによって検出された検出電圧Ｖｇｒ１（分圧検出信号Ｓｉｄ１）に基づいたフィードバック制御を行う。ＡＳＩＣ６１は、ＰＷＭ信号Ｓｐｐ１を変更しトランジスタＱ１のベース電圧を変更させ、グリッド電圧ＧＲＩＤ１を変更する。従って、ＡＳＩＣ６１は、ＰＷＭ信号Ｓｐｐ１のデューティ比を変更することによって、グリッド電圧ＧＲＩＤ１の電圧値を所定の目標電圧値に変更することが可能となっている。尚、電圧制御ラインＬｎ１とグリッド４３Ｋとの間には、グリッド電圧ＧＲＩＤが充電されるコンデンサＣ１が設けられている。 The ASIC 61 performs feedback control based on the detection voltage Vgr1 (partial pressure detection signal Sid1) detected by the voltage detection circuit 83K. The ASIC 61 changes the PWM signal Spp1 to change the base voltage of the transistor Q1 and changes the grid voltage GRID1. Therefore, the ASIC 61 can change the voltage value of the grid voltage GRID1 to a predetermined target voltage value by changing the duty ratio of the PWM signal Spp1. A capacitor C1 for charging the grid voltage GRID is provided between the voltage control line Ln1 and the grid 43K.

また、電圧制御ラインＬｎ１には、グリッド４３Ｋを流れるグリッド電流Ｉｇ１に応じたライン電流Ｉｒ１を検出するグリッド電流検出回路８２Ｋが接続されている。グリッド電流検出回路８２Ｋの抵抗Ｒ３は、トランジスタＱ１のエミッタとＧＮＤとの間に接続されている。グリッド電流検出回路８２Ｋは、抵抗Ｒ３の正側の端子電圧をライン電圧検出信号Ｓｉｒ１としてＡＳＩＣ６１のポートＡ／Ｄ３に供給する。 Further, a grid current detection circuit 82K that detects the line current Ir1 according to the grid current Ig1 flowing through the grid 43K is connected to the voltage control line Ln1. The resistor R3 of the grid current detection circuit 82K is connected between the emitter of the transistor Q1 and GND. The grid current detection circuit 82K supplies the terminal voltage on the positive side of the resistor R3 as the line voltage detection signal Sir1 to the ports A / D3 of the ASIC61.

本実施形態のＡＳＩＣ６１は、グリッド電流Ｉｇの電流値に基づいて帯電電圧生成回路７０から供給される帯電電圧ＣＨＧの電圧値を制御する。ＡＳＩＣ６１は、例えば、４つのグリッド電流Ｉｇ１〜Ｉｇ４のうち、最も電流値の小さいグリッド電流Ｉｇに基づいて帯電電圧ＣＨＧを制御する。例えば、帯電ワイヤ４２へのトナーの付着によって、グリッド電流Ｉｇ１〜Ｉｇ４の電流値の増大にばらつきが生じる。そこで、電流値の増大の最も小さいグリッド電流Ｉｇを基準として帯電電圧ＣＨＧの制御を実行する。これにより、グリッド電流Ｉｇ１〜Ｉｇ４の変化量にばらつきがある場合に、全てのグリッド電流Ｉｇ１〜Ｉｇ４の電流値を目標電流値以上の大きさにより確実に増大することができる。 The ASIC 61 of the present embodiment controls the voltage value of the charging voltage CHG supplied from the charging voltage generation circuit 70 based on the current value of the grid current Ig. The ASIC 61 controls the charging voltage CHG based on, for example, the grid current Ig having the smallest current value among the four grid currents Ig1 to Ig4. For example, due to the adhesion of toner to the charging wire 42, the increase in the current values of the grid currents Ig1 to Ig4 varies. Therefore, the charge voltage CHG is controlled with reference to the grid current Ig, which has the smallest increase in current value. As a result, when the amount of change in the grid currents Ig1 to Ig4 varies, the current values of all the grid currents Ig1 to Ig4 can be surely increased by a magnitude equal to or larger than the target current value.

例えば、グリッド電流Ｉｇ１が最小の電流値（制御対象の電流）である場合について説明する。ＡＳＩＣ６１は、例えば、抵抗Ｒ３の抵抗値と、ライン電圧検出信号Ｓｉｒ１の電圧値からライン電流Ｉｒ１（グリッド電流Ｉｇ１）を算出する。ＡＳＩＣ６１は、算出したグリッド電流Ｉｇ１の電流値に基づいて帯電電圧生成回路７０を制御し、グリッド電流Ｉｇ１の電流値を所望の目標電流値に一致させる。ＡＳＩＣ６１は、ポートＰＷＭ１から出力するＰＷＭ信号Ｓｐ１のデューティ比を変更し、グリッド電流Ｉｇ１の電流値を所望の目標電流値に一致させる。これにより、全てのグリッド電流Ｉｇ１〜Ｉｇ４の電流値を目標電流値以上の大きさにより確実に増大することができる。 For example, a case where the grid current Ig1 is the minimum current value (current to be controlled) will be described. The ASIC 61 calculates the line current Ir1 (grid current Ig1) from, for example, the resistance value of the resistor R3 and the voltage value of the line voltage detection signal Sir1. The ASIC 61 controls the charging voltage generation circuit 70 based on the calculated current value of the grid current Ig1, and makes the current value of the grid current Ig1 match the desired target current value. The ASIC 61 changes the duty ratio of the PWM signal Sp1 output from the port PWM1 to match the current value of the grid current Ig1 with a desired target current value. As a result, the current values of all the grid currents Ig1 to Ig4 can be surely increased by a magnitude equal to or larger than the target current value.

尚、ＡＳＩＣ６１は、最小のグリッド電流Ｉｇに基づいて帯電電圧生成回路７０（帯電電圧ＣＨＧ）を制御しなくとも良い。例えば、ＡＳＩＣ６１は、４つのグリッド電流Ｉｇ１〜Ｉｇ４のうち、最も電流値の大きい（最大値の）グリッド電流Ｉｇに基づいて帯電電圧ＣＨＧを制御しても良い。あるいは、ＡＳＩＣ６１は、２つのグリッド電流Ｉｇの電流値の平均値に基づいて帯電電圧ＣＨＧを制御しても良い。 The ASIC 61 does not have to control the charging voltage generation circuit 70 (charging voltage CHG) based on the minimum grid current Ig. For example, the ASIC 61 may control the charging voltage CHG based on the grid current Ig having the largest (maximum value) of the four grid currents Ig1 to Ig4. Alternatively, the ASIC 61 may control the charging voltage CHG based on the average value of the current values of the two grid currents Ig.

（制御動作について）
次に、上記した構成の帯電電圧生成回路７０及び４つのグリッド電圧調整回路８１Ｋ〜８１Ｃの動作を開始する際のプリンタ１における制御動作について説明する。ＡＳＩＣ６１は、例えば、印刷指示を受け付けて帯電電圧生成回路７０等を起動する際に、以下に説明する制御動作を実行する。あるいは、ＡＳＩＣ６１は、例えば、プリンタ１の電源を投入されウォーミングアップ動作を行う際に、以下に説明する制御動作を実行する。以下の説明では、上記した例と同様に、グリッド電流Ｉｇ１が最小の電流値（制御対象の電流）である場合について説明する。 (About control operation)
Next, the control operation in the printer 1 when starting the operation of the charging voltage generation circuit 70 and the four grid voltage adjusting circuits 81K to 81C having the above-described configuration will be described. The ASIC 61 executes the control operation described below when, for example, receiving a print instruction and activating the charging voltage generation circuit 70 or the like. Alternatively, the ASIC 61 executes the control operation described below when, for example, the power of the printer 1 is turned on and the warm-up operation is performed. In the following description, the case where the grid current Ig1 is the minimum current value (current to be controlled) will be described as in the above example.

まず、比較例の制御動作について図８を用いて説明する。図８は、比較例におけるＰＷＭ信号Ｓｐ１等のタイミングチャートを示している。図８の上部には、ポートＰＷＭ１，ＰＷＭ２から供給するＰＷＭ信号Ｓｐ１，Ｓｐｐ１〜Ｓｐｐ３の出力のタイミングが示されている。ＰＷＭ信号Ｓｐ１，Ｓｐｐ１〜Ｓｐｐ３の波形の立ち上がりは、供給を開始するタイミングを示している。また、ＰＷＭ信号Ｓｐ１，Ｓｐｐ１〜Ｓｐｐ３の立ち上がりの高さは、デューティ比の高さを示している。例えば、立ち上がる高さが高いほど、デューティ比が高いことを示している。 First, the control operation of the comparative example will be described with reference to FIG. FIG. 8 shows a timing chart of the PWM signal Sp1 and the like in the comparative example. The upper part of FIG. 8 shows the output timing of the PWM signals Sp1, Spp1 to Spp3 supplied from the ports PWM1 and PWM2. The rising edge of the waveforms of the PWM signals Sp1, Spp1 to Spp3 indicates the timing at which the supply is started. Further, the rising height of the PWM signals Sp1, Spp1 to Spp3 indicates the height of the duty ratio. For example, the higher the rising height, the higher the duty ratio.

また、ＰＷＭ信号Ｓｐ１，Ｓｐｐ１〜Ｓｐｐ３の下には、帯電電圧ＣＨＧ、分圧検出信号Ｓｉｄ、ライン電流Ｉｒの波形が示されている。上記したように、分圧検出信号Ｓｉｄは、グリッド電圧ＧＲＩＤの増減に応じて増減する相関関係にある。各分圧検出信号Ｓｉｄを目標電圧値Ｖｔ１〜Ｖｔ３に一致させると、グリッド電圧ＧＲＩＤは、目標電圧値（目標電圧値Ｖｔ１〜Ｖｔ３に応じた値）に一致する。このため、下記の説明では、グリッド電圧ＧＲＩＤを目標電圧値に一致させることを、説明の便宜上、グリッド電圧ＧＲＩＤを目標電圧値Ｖｔ１〜Ｖｔ３に一致させると記載する場合がある。 Further, under the PWM signals Sp1, Spp1 to Spp3, the waveforms of the charging voltage CHG, the partial pressure detection signal Sid, and the line current Ir are shown. As described above, the partial pressure detection signal Sid has a correlation of increasing / decreasing according to the increase / decrease of the grid voltage GRID. When each voltage division detection signal Sid is matched with the target voltage values Vt1 to Vt3, the grid voltage GRID matches the target voltage value (value corresponding to the target voltage values Vt1 to Vt3). Therefore, in the following description, matching the grid voltage GRID with the target voltage value may be described as matching the grid voltage GRID with the target voltage values Vt1 to Vt3 for convenience of explanation.

同様に、ライン電流Ｉｒは、グリッド電流Ｉｇの増減に応じて増減する相関関係にある。ライン電流Ｉｒを目標電流値Ｉｔ１〜Ｉｔ３に一致させると、グリッド電流Ｉｇは、目標電流値（目標電流値Ｉｔ１〜Ｉｔ３に応じた値）に一致する。このため、下記の説明では、グリッド電流Ｉｇを目標電流値に一致させることを、説明の便宜上、グリッド電流Ｉｇを目標電流値Ｉｔ１〜Ｉｔ３に一致させると記載する場合がある。尚、図８を含む図３〜図８では、図面が煩雑となるのを防ぐため、帯電器４１Ｃに対応するグリッド電圧（分圧検出信号Ｓｉｄ４）やグリッド電流（ライン電流Ｉｒ４）の図示を省略している。 Similarly, the line current Ir has a correlation that increases or decreases as the grid current Ig increases or decreases. When the line current Ir is matched with the target current values It1 to It3, the grid current Ig matches the target current value (value corresponding to the target current values It1 to It3). Therefore, in the following description, matching the grid current Ig with the target current value may be described as matching the grid current Ig with the target current values It1 to It3 for convenience of explanation. In FIGS. 3 to 8 including FIG. 8, the grid voltage (voltage dividing detection signal Sid4) and grid current (line current Ir4) corresponding to the charger 41C are not shown in order to prevent the drawings from becoming complicated. doing.

まず、図８に示す時間Ｔ０において、ＡＳＩＣ６１は、印刷指示を受け付ける。ＡＳＩＣ６１は、印刷指示の受け付けに応じて、帯電電圧生成回路７０と４つのグリッド電圧調整回路８１の動作を開始させるため、ＰＷＭ信号Ｓｐ１及びＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を同時に開始する（時間Ｔ１）。ＡＳＩＣ６１は、制御対象であるグリッド電流Ｉｇ１の電流値に基づいて帯電電圧生成回路７０を制御し、グリッド電流Ｉｇ１の電流値を所望の目標電流値Ｉｔ１に一致させる制御を開始する。ＡＳＩＣ６１は、ポートＰＷＭ１から出力するＰＷＭ信号Ｓｐ１のデューティ比を高くする。帯電電圧生成回路７０は、ＰＷＭ信号Ｓｐ１に応じて帯電電圧ＣＨＧを増大させる。 First, at the time T0 shown in FIG. 8, the ASIC 61 receives a print instruction. The ASIC 61 simultaneously starts supplying the PWM signal Sp1 and the PWM signals Spp1 to Spp4 in order to start the operation of the charging voltage generation circuit 70 and the four grid voltage adjusting circuits 81 in response to the reception of the print instruction (time T1). .. The ASIC 61 controls the charging voltage generation circuit 70 based on the current value of the grid current Ig1 to be controlled, and starts the control to match the current value of the grid current Ig1 with the desired target current value It1. The ASIC 61 increases the duty ratio of the PWM signal Sp1 output from the port PWM1. The charging voltage generation circuit 70 increases the charging voltage CHG in response to the PWM signal Sp1.

一方、グリッド電圧調整回路８１Ｋは、ＰＷＭ信号Ｓｐｐ１の供給を開始した時間Ｔ１から一定の遅延時間Ｔ３だけ経過した後、分圧検出信号Ｓｉｄ１（検出電圧Ｖｇｒ１）を増大させる。この遅延時間Ｔ３は、グリッド電圧調整回路８１Ｋに含まれる回路素子の回路定数に応じて発生する遅延時間である。本実施形態の遅延時間Ｔ３は、例えば、時間Ｔ１から時間Ｔ４までの時間であり、ライン電流Ｉｒ１を目標電流値Ｉｔ１まで増大させるのに必要な時間を設定されている。尚、ＡＳＩＣ６１は、ＰＷＭ信号Ｓｐｐ１の供給タイミングやデューティ比を制御し、遅延時間Ｔ３を変更しても良い。同様に、他のグリッド電圧調整回路８１Ｙ，８１Ｍ，８１Ｃは、ＰＷＭ信号Ｓｐｐ２〜Ｓｐｐ４の供給を開始された時間Ｔ１から一定の遅延時間Ｔ３だけ経過した後、分圧検出信号Ｓｉｄ２〜Ｓｉｄ４を増大させる。 On the other hand, the grid voltage adjusting circuit 81K increases the partial pressure detection signal Sid1 (detection voltage Vgr1) after a certain delay time T3 has elapsed from the time T1 when the supply of the PWM signal Spp1 is started. The delay time T3 is a delay time that occurs according to the circuit constants of the circuit elements included in the grid voltage adjustment circuit 81K. The delay time T3 of the present embodiment is, for example, the time from the time T1 to the time T4, and the time required to increase the line current Ir1 to the target current value It1 is set. The ASIC 61 may control the supply timing and duty ratio of the PWM signal Spp1 to change the delay time T3. Similarly, the other grid voltage adjusting circuits 81Y, 81M, 81C increase the partial pressure detection signals Sid2 to Sid4 after a certain delay time T3 has elapsed from the time T1 when the supply of the PWM signals Spp2 to Spp4 is started. ..

グリッド電圧調整回路８１ＫのトランジスタＱ１は、この遅延時間Ｔ３の間、ハイレベルのベース電流をベースに供給されオン状態となる。このため、グリッド４３Ｋを流れるグリッド電流Ｉｇ１のほぼ全てがライン電流Ｉｒ１として抵抗Ｒ３を流れる。従って、ライン電流Ｉｒ１（グリッド電流Ｉｇ１）の電流値が目標電流値Ｉｔ１まで増大するまで、帯電電圧ＣＨＧは、ライン電流Ｉｒ１の増大にともなって増大する。時間Ｔ４において、ライン電流Ｉｒ１は、目標電流値Ｉｔ１となる。 During this delay time T3, the transistor Q1 of the grid voltage adjustment circuit 81K is supplied to the base with a high level base current and is turned on. Therefore, almost all of the grid current Ig1 flowing through the grid 43K flows through the resistor R3 as the line current Ir1. Therefore, the charging voltage CHG increases with the increase of the line current Ir1 until the current value of the line current Ir1 (grid current Ig1) increases to the target current value It1. At time T4, the line current Ir1 becomes the target current value It1.

因みに、本実施形態のＡＳＩＣ６１は、上記したように４つのグリッド電流Ｉｇ１〜Ｉｇ４のうち、最も電流値の増加量の小さいグリッド電流Ｉｇ１（ライン電流Ｉｒ１）に基づいて帯電電圧ＣＨＧを制御する。このため、時間Ｔ４において、ライン電流Ｉｒ１は、目標電流値Ｉｔ１となる一方で、他の非制御対象のライン電流Ｉｒ２〜Ｉｒ４（グリッド電流Ｉｇ２〜Ｉｇ４）は、目標電流値Ｉｔ２，Ｉｔ３（例えば、目標電流値Ｉｔ１と同一値）に比べて大きい電流値となっている。 Incidentally, as described above, the ASIC 61 of the present embodiment controls the charging voltage CHG based on the grid current Ig1 (line current Ir1) having the smallest increase in current value among the four grid currents Ig1 to Ig4. Therefore, at the time T4, the line current Ir1 becomes the target current value It1, while the other non-controlled line currents Ir2 to Ir4 (grid currents Ig2 to Ig4) are the target current values It2, It3 (for example,). The current value is larger than the target current value (the same value as It1).

時間Ｔ４において、４つのグリッド電圧調整回路８１は、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を受け始めた時点（時間Ｔ１）から遅延時間Ｔ３だけ経過したため、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４のデューティ比に応じてトランジスタＱ１をスイッチングする。例えば、ＡＳＩＣ６１は、分圧検出信号Ｓｉｄ（グリッド電圧ＧＲＩＤ）を増大させるため、トランジスタＱ１を継続的にオフ状態とする。トランジスタＱ１のオフ制御によりコレクタ抵抗の抵抗値が増大し、各グリッド４３を流れるグリッド電流Ｉｇは、電圧検出回路８３側へ（分流電流Ｉｄとして）流れ易くなる。電圧検出回路８３（分圧抵抗Ｒ７など）を流れる分流電流Ｉｄは、増大する。分圧検出信号Ｓｉｄ（グリッド電圧ＧＲＩＤ）は、分流電流Ｉｄの増大にともなって増大する。 At the time T4, since the delay time T3 has elapsed from the time when the four grid voltage adjustment circuits 81 started receiving the PWM signals Spp1 to Spp4 (time T1), the transistors Q1 correspond to the duty ratios of the PWM signals Spp1 to Spp4. To switch. For example, the ASIC 61 continuously turns off the transistor Q1 in order to increase the partial pressure detection signal Sid (grid voltage GRID). The off-control of the transistor Q1 increases the resistance value of the collector resistor, and the grid current Ig flowing through each grid 43 easily flows to the voltage detection circuit 83 side (as the shunt current Id). The shunt current Id flowing through the voltage detection circuit 83 (voltage dividing resistor R7 or the like) increases. The shunt voltage detection signal Sid (grid voltage GRID) increases as the shunt current Id increases.

一方、４つのグリッド電圧調整回路８１の動作を帯電電圧生成回路７０と同時に開始したため、各グリッド電圧調整回路８１のライン電流Ｉｒは、トランジスタＱ１のオフ期間に応じて低減し、目標電流値Ｉｔ１〜Ｉｔ３に比べて小さい電流値となる。ＡＳＩＣ６１は、制御対象であるライン電流Ｉｒ１の低減に応じて帯電電圧ＣＨＧを増大させ、ライン電流Ｉｒ１を目標電流値Ｉｔ１まで増大させようとする。その結果、例えば、時間Ｔ５付近において、分圧検出信号Ｓｉｄが目標電圧値Ｖｔ１〜Ｖｔ３を超えてしまう、いわゆるオーバーシュートが発生する。即ち、グリッド電圧ＧＲＩＤにオーバーシュートが発生する。因みに、時間Ｔ０から時間Ｔ５までの時間は、例えば、１００ｍｓ程度である。 On the other hand, since the operations of the four grid voltage adjusting circuits 81 were started at the same time as the charging voltage generating circuit 70, the line current Ir of each grid voltage adjusting circuit 81 was reduced according to the off period of the transistor Q1, and the target current values It1 to 1 The current value is smaller than that of It3. The ASIC 61 attempts to increase the charging voltage CHG in accordance with the reduction of the line current Ir1 to be controlled, and increase the line current Ir1 to the target current value It1. As a result, for example, in the vicinity of the time T5, a so-called overshoot occurs in which the partial pressure detection signal Sid exceeds the target voltage values Vt1 to Vt3. That is, an overshoot occurs in the grid voltage GRID. Incidentally, the time from the time T0 to the time T5 is, for example, about 100 ms.

（第一実施形態の制御動作）
これに対し、本実施形態のＡＳＩＣ６１では、図３に示すように、ＰＷＭ信号Ｓｐ１の供給を開始するタイミング（時間Ｔ７）に比べてＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を開始するタイミング（時間Ｔ８）を遅らせる。即ち、グリッド電流Ｉｇ（ライン電流Ｉｒ１など）の電流値を目標電流値Ｉｔ１に調整する処理を開始した後に、グリッド電圧ＧＲＩＤ（分圧検出信号Ｓｉｄ１など）の電圧値を目標電圧値Ｖｔ２に調整する処理を開始することで、グリッド電圧ＧＲＩＤのオーバーシュートの発生を抑制する。ＡＳＩＣ６１は、例えば、ＲＯＭ６３からプログラムＰＧを読み出して実行することで、図３に示す制御動作を実現する。尚、以下の説明では、上記した図８の説明と同様の部分（時間Ｔ０など）については同一符号を付し、その説明を適宜省略する。 (Control operation of the first embodiment)
On the other hand, in the ASIC 61 of the present embodiment, as shown in FIG. 3, the timing (time T8) for starting the supply of the PWM signals Spp1 to Spp4 is set as compared with the timing (time T7) for starting the supply of the PWM signal Sp1. Delay. That is, after starting the process of adjusting the current value of the grid current Ig (line current Ir1 etc.) to the target current value It1, the voltage value of the grid voltage GRID (voltage dividing detection signal Sid1 etc.) is adjusted to the target voltage value Vt2. By starting the process, the occurrence of overshoot of the grid voltage GRID is suppressed. The ASIC 61 realizes the control operation shown in FIG. 3 by reading the program PG from the ROM 63 and executing the program PG, for example. In the following description, the same parts as those described in FIG. 8 (time T0, etc.) are designated by the same reference numerals, and the description thereof will be omitted as appropriate.

まず、図３に示す時間Ｔ７において、ＡＳＩＣ６１は、印刷指示の受け付けに応じて帯電電圧生成回路７０のみ動作を開始させるため、ＰＷＭ信号Ｓｐ１の供給を開始する。ＡＳＩＣ６１は、制御対象であるグリッド電流Ｉｇ１の電流値に基づいて帯電電圧生成回路７０を制御し、グリッド電流Ｉｇ１の電流値を所望の目標電流値Ｉｔ１に一致させる制御を開始する。帯電電圧生成回路７０は、ＰＷＭ信号Ｓｐ１に応じて帯電電圧ＣＨＧを増大させる。 First, at the time T7 shown in FIG. 3, the ASIC 61 starts supplying the PWM signal Sp1 in order to start the operation of only the charging voltage generation circuit 70 in response to the acceptance of the print instruction. The ASIC 61 controls the charging voltage generation circuit 70 based on the current value of the grid current Ig1 to be controlled, and starts the control to match the current value of the grid current Ig1 with the desired target current value It1. The charging voltage generation circuit 70 increases the charging voltage CHG in response to the PWM signal Sp1.

グリッド電圧調整回路８１ＫのトランジスタＱ１は、ハイレベルのベース電流をベースに供給されオン状態を維持する。ライン電流Ｉｒ１（グリッド電流Ｉｇ１）の電流値が目標電流値Ｉｔ１まで増大するまで、帯電電圧ＣＨＧは、ライン電流Ｉｒ１の増大にともなって増大する。 The transistor Q1 of the grid voltage adjustment circuit 81K is supplied based on a high level base current and maintains an on state. The charging voltage CHG increases with the increase of the line current Ir1 until the current value of the line current Ir1 (grid current Ig1) increases to the target current value It1.

時間Ｔ８において、ＡＳＩＣ６１は、グリッド電圧調整回路８１の動作を開始させるため、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を開始する。ＰＷＭ信号Ｓｐ１の供給を開始する時間Ｔ７とＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を開始する時間Ｔ８との間の時間、即ち、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を遅らせる遅延時間Ｔ１１は、グリッド電圧ＧＲＩＤのオーバーシュートを抑制するのに十分な時間であり、例えば、シミュレーションによって決定し設定される。時間Ｔ８において、ライン電流Ｉｒ１は、目標電流値Ｉｔ１に近い電流値まで増大する。時間Ｔ９において、ライン電流Ｉｒ１は、目標電流値Ｉｔ１となる。 At time T8, the ASIC 61 starts supplying the PWM signals Spp1 to Spp4 in order to start the operation of the grid voltage adjusting circuit 81. The time between the time T7 for starting the supply of the PWM signals Sp1 and the time T8 for starting the supply of the PWM signals Spp1 to Spp4, that is, the delay time T11 for delaying the supply of the PWM signals Spp1 to Spp4 is the grid voltage GRID over. Sufficient time to suppress the shoot, for example determined and set by simulation. At time T8, the line current Ir1 increases to a current value close to the target current value It1. At time T9, the line current Ir1 becomes the target current value It1.

グリッド電圧調整回路８１は、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を開始された時間Ｔ８から上記した遅延時間Ｔ３だけ経過した時間Ｔ１０において、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４のデューティ比に応じてトランジスタＱ１をスイッチングし、分圧検出信号Ｓｉｄ１（検出電圧Ｖｇｒ１）の増大を開始させる。電圧検出回路８３（分圧抵抗Ｒ７など）を流れる分流電流Ｉｄは、トランジスタＱ１のオフ期間に応じて増大する。分圧検出信号Ｓｉｄ（グリッド電圧ＧＲＩＤ）は、分流電流Ｉｄの増大にともなって増大する。 The grid voltage adjustment circuit 81 switches the transistor Q1 according to the duty ratio of the PWM signals Spp1 to Spp4 at the time T10 when the delay time T3 described above elapses from the time T8 when the supply of the PWM signals Spp1 to Spp4 is started. The voltage division detection signal Sid1 (detection voltage Vgr1) is started to increase. The shunt current Id flowing through the voltage detection circuit 83 (voltage dividing resistor R7 or the like) increases according to the off period of the transistor Q1. The shunt voltage detection signal Sid (grid voltage GRID) increases as the shunt current Id increases.

図３に示すように時間Ｔ９〜Ｔ１０において、帯電電圧ＣＨＧは、一定の電圧値となり安定している。従って、帯電電圧生成回路７０は、グリッド電圧調整回路８１によって分圧検出信号Ｓｉｄ（グリッド電圧調整回路８１）の増大を開始する前に、帯電電圧ＣＨＧの電圧値や回路動作を安定化することができる。また、例えば、グリッド電圧調整回路８１のコンデンサＣ１等に十分な電荷が蓄積される。これにより、トランジスタＱ１のオフ期間に応じたライン電流Ｉｒ１の低減を抑制でき、ライン電流Ｉｒ１を目標電流値Ｉｔ１で維持することが可能となる。ライン電流Ｉｒ１の低減を抑制することで、帯電電圧ＣＨＧは、グリッド電圧ＧＲＩＤ（分圧検出信号Ｓｉｄ）の変化量に合わせて（追従して）変動する。その結果、グリッド電圧ＧＲＩＤのオーバーシュートを抑制することができる。また、遅延時間Ｔ１１を、オーバーシュートの発生しない最短時間とすることで、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給の遅れを最低限にし、帯電電圧生成回路７０及びグリッド電圧調整回路８１の動作開始時間の短縮、即ち、プリンタ１の起動時間の短縮を図ることが可能となる。 As shown in FIG. 3, during the time T9 to T10, the charging voltage CHG becomes a constant voltage value and is stable. Therefore, the charging voltage generation circuit 70 can stabilize the voltage value of the charging voltage CHG and the circuit operation before the grid voltage adjusting circuit 81 starts increasing the voltage dividing detection signal Sid (grid voltage adjusting circuit 81). can. Further, for example, sufficient electric charge is accumulated in the capacitor C1 of the grid voltage adjusting circuit 81 and the like. As a result, the reduction of the line current Ir1 according to the off period of the transistor Q1 can be suppressed, and the line current Ir1 can be maintained at the target current value It1. By suppressing the reduction of the line current Ir1, the charging voltage CHG fluctuates (following) according to the amount of change in the grid voltage GRID (partial pressure detection signal Sid). As a result, overshoot of the grid voltage GRID can be suppressed. Further, by setting the delay time T11 to the shortest time during which overshoot does not occur, the delay in supplying the PWM signals Spp1 to Spp4 is minimized, and the operation start time of the charging voltage generation circuit 70 and the grid voltage adjusting circuit 81 is shortened. That is, it is possible to shorten the startup time of the printer 1.

また、上記したように、ライン電流Ｉｒ１が目標電流値Ｉｔ１となり、帯電電圧ＣＨＧが一定の電圧値となって安定した後に、分圧検出信号Ｓｉｄ（グリッド電圧ＧＲＩＤ）を増大させることで、オーバーシュートの発生を抑制できる。このため、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を遅らせる遅延時間Ｔ１１は、グリッド電流Ｉｇ１（ライン電流Ｉｒ１）の電流値が目標電流値Ｉｔ１に到達するタイミング（時間Ｔ９）に応じて設定できる。例えば、遅延時間Ｔ１１は、遅延時間Ｔ３の全体の時間のうち、１／３の時間を経過したタイミングと時間Ｔ９とを一致させるようにして設定することができる。尚、ＡＳＩＣ６１は、プログラムＰＧに予め設定された遅延時間Ｔ１１に従ってＰＷＭ信号Ｓｐｐを供給するタイミングを遅らせなくとも良い。例えば、ＡＳＩＣ６１は、ライン電流Ｉｒ１の電流値が目標電流値Ｉｔ１に近い値まで増大したことを検出したことに応じて、ＰＷＭ信号Ｓｐｐの供給を開始しても良い。 Further, as described above, after the line current Ir1 becomes the target current value It1 and the charging voltage CHG becomes a constant voltage value and stabilizes, the voltage dividing detection signal Sid (grid voltage GRID) is increased to overshoot. Can be suppressed. Therefore, the delay time T11 for delaying the supply of the PWM signals Spp1 to Spp4 can be set according to the timing (time T9) when the current value of the grid current Ig1 (line current Ir1) reaches the target current value It1. For example, the delay time T11 can be set so that the timing at which 1/3 of the total time of the delay time T3 has elapsed coincides with the time T9. The ASIC 61 does not have to delay the timing of supplying the PWM signal Spp according to the delay time T11 preset in the program PG. For example, the ASIC 61 may start supplying the PWM signal Spp in response to detecting that the current value of the line current Ir1 has increased to a value close to the target current value It1.

因みに、プリンタ１は、画像形成装置の一例である。ＡＳＩＣ６１は、制御装置の一例である。ライン電流Ｉｒ１は、グリッド電流の一例である。分圧検出信号Ｓｉｄ（検出電圧Ｖｇｒ１）は、グリッド電圧の一例である。 Incidentally, the printer 1 is an example of an image forming apparatus. The ASIC 61 is an example of a control device. The line current Ir1 is an example of a grid current. The partial pressure detection signal Sid (detection voltage Vgr1) is an example of the grid voltage.

上記した第一実施形態によれば、以下の効果を奏する。
（１）第一実施形態のプリンタ１（画像形成装置）は、感光体３１と、帯電ワイヤ４２及びグリッド４３を有し、感光体３１を帯電させる帯電器４１と、帯電器４１と接続され、帯電器４１の帯電ワイヤ４２に印加する電圧である帯電電圧ＣＨＧを生成する帯電電圧生成回路７０と、グリッド４３に印加される電圧であるグリッド電圧ＧＲＩＤを調整するグリッド電圧調整回路８１と、グリッド４３に流れる電流であるグリッド電流Ｉｇ（ライン電流Ｉｒ１）を検出するグリッド電流検出回路８２と、ＡＳＩＣ６１（制御装置）と、を備える。ＡＳＩＣ６１は、グリッド電流検出回路８２により検出したグリッド電流Ｉｇに基づいて帯電電圧生成回路７０を制御しグリッド電流Ｉｇ１（ライン電流Ｉｒ１）の電流値を目標電流値Ｉｔ１に調整する処理と、グリッド電圧調整回路８１を制御しグリッド電圧ＧＲＩＤ（分圧検出信号Ｓｉｄ）の電圧値を目標電圧値Ｖｔ１〜Ｖｔ３に調整する処理と、を実行する。ＡＳＩＣ６１は、帯電電圧生成回路７０及びグリッド電圧調整回路８１の動作を開始させる際に、グリッド電流Ｉｇ１の電流値を目標電流値Ｉｔ１に調整する処理を開始した後に、グリッド電圧ＧＲＩＤの電圧値を目標電圧値Ｖｔ１〜Ｖｔ３に調整する処理を開始する。 According to the first embodiment described above, the following effects are obtained.
(1) The printer 1 (image forming apparatus) of the first embodiment has a photoconductor 31, a charging wire 42, and a grid 43, and is connected to a charger 41 that charges the photoconductor 31 and a charger 41. A charging voltage generation circuit 70 that generates a charging voltage CHG, which is a voltage applied to the charging wire 42 of the charger 41, a grid voltage adjusting circuit 81 that adjusts the grid voltage GRID, which is a voltage applied to the grid 43, and a grid 43. The grid current detection circuit 82 for detecting the grid current Ig (line current Ir1), which is the current flowing through the circuit, and the ASIC 61 (control device) are provided. The ASIC 61 controls the charging voltage generation circuit 70 based on the grid current Ig detected by the grid current detection circuit 82, adjusts the current value of the grid current Ig1 (line current Ir1) to the target current value It1, and adjusts the grid voltage. The process of controlling the circuit 81 and adjusting the voltage value of the grid voltage GRID (voltage division detection signal Sid) to the target voltage values Vt1 to Vt3 is executed. When starting the operation of the charging voltage generation circuit 70 and the grid voltage adjusting circuit 81, the ASIC 61 targets the voltage value of the grid voltage GRID after starting the process of adjusting the current value of the grid current Ig1 to the target current value It1. The process of adjusting the voltage values Vt1 to Vt3 is started.

これによれば、ＡＳＩＣ６１（制御装置）は、グリッド電流Ｉｇ１の電流値を調整する処理を開始した後に、グリッド電圧ＧＲＩＤの電圧値を調整する処理を開始する。グリッド電流Ｉｇ１を目標電流値Ｉｔ１まで増大させ、帯電電圧生成回路７０で生成する帯電電圧ＣＨＧの電圧値を安定させた状態で、グリッド電圧調整回路８１の動作を開始することが可能となる。これにより、グリッド電圧調整回路８１の動作の開始にともなって、帯電電圧生成回路７０の制御で参照されるグリッド電流Ｉｇ１（ライン電流Ｉｒ１）の電流値、即ち、グリッド電流検出回路８２Ｋによって検出した電流値が目標電流値Ｉｔ１よりも低減することを抑制できる。その結果、グリッド電流Ｉｇ１の低減を抑制し、帯電電圧ＣＨＧの過剰な増大を抑制することで、起動時間の短縮を図りつつ、グリッド電圧ＧＲＩＤのオーバーシュートの発生を抑制することが可能となる。 According to this, the ASIC61 (control device) starts the process of adjusting the voltage value of the grid voltage GRID after starting the process of adjusting the current value of the grid current Ig1. It is possible to start the operation of the grid voltage adjusting circuit 81 in a state where the grid current Ig1 is increased to the target current value It1 and the voltage value of the charging voltage CHG generated by the charging voltage generation circuit 70 is stabilized. As a result, with the start of the operation of the grid voltage adjusting circuit 81, the current value of the grid current Ig1 (line current Ir1) referred to in the control of the charging voltage generation circuit 70, that is, the current detected by the grid current detecting circuit 82K. It is possible to prevent the value from being lower than the target current value It1. As a result, by suppressing the reduction of the grid current Ig1 and suppressing the excessive increase of the charging voltage CHG, it is possible to suppress the occurrence of overshoot of the grid voltage GRID while shortening the start-up time.

（２）また、ＡＳＩＣ６１（制御装置）は、グリッド電流Ｉｇ１（ライン電流Ｉｒ１）の電流値が目標電流値Ｉｔ１に到達するタイミング（図３の時間Ｔ９）に応じて、グリッド電圧ＧＲＩＤの電圧値を目標電圧値Ｖｔ１〜Ｖｔ３に調整する処理を開始する。 (2) Further, the ASIC61 (control device) sets the voltage value of the grid voltage GRID according to the timing (time T9 in FIG. 3) when the current value of the grid current Ig1 (line current Ir1) reaches the target current value It1. The process of adjusting the target voltage values Vt1 to Vt3 is started.

上記したように、遅延時間Ｔ１１は、グリッド電流Ｉｇ１（ライン電流Ｉｒ１）の電流値が目標電流値Ｉｔ１に到達するタイミング（時間Ｔ９）に応じて設定できる。そして、グリッド電流Ｉｇ１を目標電流値Ｉｔ１まで増大させ、帯電電圧生成回路７０で生成する帯電電圧ＣＨＧの電圧値をより確実に安定させた状態で、グリッド電圧調整回路８１の動作（分圧検出信号Ｓｉｄの増大）を開始することが可能となる。これにより、グリッド電圧ＧＲＩＤのオーバーシュートの発生を、より確実に抑制することが可能となる。 As described above, the delay time T11 can be set according to the timing (time T9) when the current value of the grid current Ig1 (line current Ir1) reaches the target current value It1. Then, the operation of the grid voltage adjusting circuit 81 (voltage dividing detection signal) in a state where the grid current Ig1 is increased to the target current value It1 and the voltage value of the charging voltage CHG generated by the charging voltage generation circuit 70 is more reliably stabilized. It becomes possible to start the increase of Sid). This makes it possible to more reliably suppress the occurrence of overshoot of the grid voltage GRID.

（第二実施形態）
次に、第二実施形態の制御動作について図４を参照しつつ、説明する。第二実施形態のＡＳＩＣ６１では、図４に示すように、ＰＷＭ信号Ｓｐ１及びＰＷＭ信号Ｓｐｐ１の供給を開始するタイミング（時間Ｔ１３）に比べてＰＷＭ信号Ｓｐｐ２〜Ｓｐｐ４の供給を開始するタイミングを遅らせる。さらに、ＰＷＭ信号Ｓｐｐ２〜Ｓｐｐ４の供給を、時間をずらして順番に開始する（Ｔ１４，Ｔ１５）。即ち、複数のグリッド電圧調整回路８１の各々は、グリッド電流Ｉｇ１（ライン電流Ｉｒ１）の電流値を目標電流値Ｉｔ１に調整する処理が開始された後に、グリッド電圧ＧＲＩＤ（分圧検出信号Ｓｉｄ２〜Ｓｉｄ４）の電圧値を目標電圧値Ｖｔ２〜Ｖｔ３に調整する処理を順番に開始する。 (Second Embodiment)
Next, the control operation of the second embodiment will be described with reference to FIG. In the ASIC 61 of the second embodiment, as shown in FIG. 4, the timing of starting the supply of the PWM signals Spp2 to Spp4 is delayed as compared with the timing of starting the supply of the PWM signal Sp1 and the PWM signal Spp1 (time T13). Further, the supply of the PWM signals Spp2 to Spp4 is started in order with a time lag (T14, T15). That is, each of the plurality of grid voltage adjusting circuits 81 starts the process of adjusting the current value of the grid current Ig1 (line current Ir1) to the target current value It1, and then the grid voltage GRID (voltage dividing detection signals Sid2 to Sid4). ) Is adjusted to the target voltage values Vt2 to Vt3 in order.

尚、ＰＷＭ信号Ｓｐｐ１の供給を開始するタイミングを、ＰＷＭ信号Ｓｐ１の供給を開始するタイミング（時間Ｔ１３）に比べて遅くしても良い。即ち、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を開始するタイミングを、ＰＷＭ信号Ｓｐ１の供給の開始後で且つ、互いに異なる時間でも良い。また、以下の説明では、上記した第一実施形態と同様の部分（時間Ｔ０など）については同一符号を付し、その説明を適宜省略する。 The timing at which the supply of the PWM signal Spp1 is started may be later than the timing at which the supply of the PWM signal Sp1 is started (time T13). That is, the timing for starting the supply of the PWM signals Spp1 to Spp4 may be after the start of the supply of the PWM signals Sp1 and at different times from each other. Further, in the following description, the same parts as those in the first embodiment (time T0 and the like) will be designated by the same reference numerals, and the description thereof will be omitted as appropriate.

まず、図４に示すように、ＡＳＩＣ６１は、印刷指示の受け付けに応じて、帯電電圧生成回路７０及びグリッド電圧調整回路８１Ｋの動作を開始させるため、ＰＷＭ信号Ｓｐ１及びＰＷＭ信号Ｓｐｐ１の供給を同時に開始する（時間Ｔ１３）。ＡＳＩＣ６１は、制御対象であるグリッド電流Ｉｇ１の電流値に基づいて帯電電圧生成回路７０を制御し、グリッド電流Ｉｇ１の電流値を所望の目標電流値Ｉｔ１に一致させる制御を開始する。帯電電圧生成回路７０は、ＰＷＭ信号Ｓｐ１に応じて帯電電圧ＣＨＧを増大させる。 First, as shown in FIG. 4, the ASIC 61 simultaneously starts supplying the PWM signal Sp1 and the PWM signal Spp1 in order to start the operation of the charging voltage generation circuit 70 and the grid voltage adjusting circuit 81K in response to the reception of the print instruction. (Time T13). The ASIC 61 controls the charging voltage generation circuit 70 based on the current value of the grid current Ig1 to be controlled, and starts the control to match the current value of the grid current Ig1 with the desired target current value It1. The charging voltage generation circuit 70 increases the charging voltage CHG in response to the PWM signal Sp1.

グリッド電圧調整回路８１ＫのトランジスタＱ１は、ハイレベルのベース電流をベースに供給されオン状態を維持する。ライン電流Ｉｒ１（グリッド電流Ｉｇ１）の電流値が目標電流値Ｉｔ１まで増大するまで、帯電電圧ＣＨＧは、ライン電流Ｉｒ１の増大にともなって増大する。ＰＷＭ信号Ｓｐｐ１の供給を開始した時間Ｔ１３から遅延時間Ｔ３だけ経過した時点（時間Ｔ１５）において、ライン電流Ｉｒ１（グリッド電流Ｉｇ１）の電流値は目標電流値Ｉｔ１となる。グリッド電圧調整回路８１Ｋは、時間Ｔ１５において、分圧検出信号Ｓｉｄ１（検出電圧Ｖｇｒ１）を増大させる。 The transistor Q1 of the grid voltage adjustment circuit 81K is supplied based on a high level base current and maintains an on state. The charging voltage CHG increases with the increase of the line current Ir1 until the current value of the line current Ir1 (grid current Ig1) increases to the target current value It1. At the time when the delay time T3 elapses from the time T13 when the supply of the PWM signal Spp1 is started (time T15), the current value of the line current Ir1 (grid current Ig1) becomes the target current value It1. The grid voltage adjustment circuit 81K increases the partial pressure detection signal Sid1 (detection voltage Vgr1) at time T15.

一方で、他のグリッド電圧調整回路８１Ｙ，８１Ｍ，８１Ｃは、時間Ｔ１３において、ＰＷＭ信号Ｓｐｐ２〜Ｓｐｐ４を供給されておらず、動作を開始していない。ライン電流Ｉｒ２〜Ｉｒ４（グリッド電流Ｉｇ２〜Ｉｇ４）は増大しない。 On the other hand, the other grid voltage adjusting circuits 81Y, 81M, 81C have not been supplied with the PWM signals Spp2 to Spp4 at the time T13, and have not started the operation. The line currents Ir2 to Ir4 (grid currents Ig2 to Ig4) do not increase.

また、時間Ｔ１４において、ＡＳＩＣ６１は、次のグリッド電圧調整回路８１Ｙの動作を開始させるため、ＰＷＭ信号Ｓｐｐ２の供給を開始する。ＰＷＭ信号Ｓｐｐ１の供給を開始する時間Ｔ１３と、次のＰＷＭ信号Ｓｐｐ２の供給を開始する時間Ｔ１４との間の時間、即ち、ＰＷＭ信号Ｓｐｐ２の供給を遅らせる遅延時間Ｔ１８は、グリッド電圧ＧＲＩＤのオーバーシュートを抑制するのに十分な時間であり、例えば、シミュレーションによって決定し設定される。時間Ｔ１４において、ライン電流Ｉｒ１は、例えば、目標電流値Ｉｔ１に近い電流値まで増大する。 Further, at time T14, the ASIC 61 starts supplying the PWM signal Spp2 in order to start the operation of the next grid voltage adjusting circuit 81Y. The time between the time T13 for starting the supply of the PWM signal Spp1 and the time T14 for starting the supply of the next PWM signal Spp2, that is, the delay time T18 for delaying the supply of the PWM signal Spp2 is the overshoot of the grid voltage GRID. Is sufficient time to suppress, for example, determined and set by simulation. At time T14, the line current Ir1 increases, for example, to a current value close to the target current value It1.

同様に、時間Ｔ１５において、ＡＳＩＣ６１は、次のグリッド電圧調整回路８１Ｍの動作を開始させるため、ＰＷＭ信号Ｓｐｐ３の供給を開始する。時間Ｔ１５において、ライン電流Ｉｒ１は、目標電流値Ｉｔ１となる。分圧検出信号Ｓｉｄ１（グリッド電圧ＧＲＩＤ１）は、増大を開始する。また、時間Ｔ１５において、例えば、ライン電流Ｉｒ２は、非制御対象の電流であるため、目標電流値Ｉｔ２を超えた値となっている。尚、図示は省略するが、例えば、時間Ｔ１５から遅延時間Ｔ１８だけ遅れた時間において、ＡＳＩＣ６１は、次のグリッド電圧調整回路８１Ｃの動作を開始させるため、ＰＷＭ信号Ｓｐｐ４の供給を開始する。 Similarly, at time T15, the ASIC 61 starts supplying the PWM signal Spp3 in order to start the operation of the next grid voltage adjusting circuit 81M. At time T15, the line current Ir1 becomes the target current value It1. The partial pressure detection signal Sid1 (grid voltage GRID1) starts to increase. Further, at the time T15, for example, the line current Ir2 is a current to be uncontrolled, so that it exceeds the target current value It2. Although not shown, the ASIC 61 starts supplying the PWM signal Spp4 in order to start the operation of the next grid voltage adjusting circuit 81C, for example, at a time delayed by the delay time T18 from the time T15.

また、ＰＷＭ信号Ｓｐｐ２の供給を開始した時間Ｔ１４から遅延時間Ｔ３だけ遅れた時間Ｔ１６において、分圧検出信号Ｓｉｄ２（グリッド電圧ＧＲＩＤ２）は、増大を開始する。また、ＰＷＭ信号Ｓｐｐ３の供給を開始した時間Ｔ１５から遅延時間Ｔ３だけ遅れた時間Ｔ１７において、分圧検出信号Ｓｉｄ３（グリッド電圧ＧＲＩＤ３）は、増大を開始する。 Further, at the time T16 delayed by the delay time T3 from the time T14 when the supply of the PWM signal Spp2 is started, the partial pressure detection signal Sid2 (grid voltage GRID2) starts to increase. Further, at the time T17 delayed by the delay time T3 from the time T15 when the supply of the PWM signal Spp3 is started, the partial pressure detection signal Sid3 (grid voltage GRID3) starts to increase.

本実施形態では、グリッド電圧調整回路８１の動作を開始するタイミング、即ち、グリッド電圧ＧＲＩＤを増大させるタイミングを順番にずらすことによって、制御対象であるライン電流Ｉｒ１の低減を抑制し、帯電電圧ＣＨＧの急激な変動（増減）を抑制することができる。特に、図４に示すように、帯電電圧ＣＨＧは、分圧検出信号Ｓｉｄ１を増大させる時間Ｔ１５以降において、急激な増大を抑制され、小さい変化量で増大している。そして、帯電電圧ＣＨＧの急激な変動を抑制することで、グリッド電圧ＧＲＩＤ（分圧検出信号Ｓｉｄ）の急激な増大を抑制し、オーバーシュートの発生を抑制することが可能となる。 In the present embodiment, the timing at which the operation of the grid voltage adjusting circuit 81 is started, that is, the timing at which the grid voltage GRID is increased is shifted in order, thereby suppressing the reduction of the line current Ir1 to be controlled and reducing the charging voltage CHG. Sudden fluctuations (increase / decrease) can be suppressed. In particular, as shown in FIG. 4, the charging voltage CHG is suppressed from abrupt increase after the time T15 when the partial pressure detection signal Sid1 is increased, and increases with a small amount of change. Then, by suppressing the rapid fluctuation of the charging voltage CHG, it is possible to suppress the rapid increase of the grid voltage GRID (partial pressure detection signal Sid) and suppress the occurrence of overshoot.

上記した第二実施形態によれば、以下の効果を奏する。
（１）第二実施形態のプリンタ１は、帯電器４１を複数と、グリッド電圧調整回路８１を複数備える。帯電電圧生成回路７０は、複数の帯電器４１と接続される。ＡＳＩＣ６１（制御装置）は、複数のグリッド電圧調整回路８１のうち、少なくとも１つのグリッド電圧調整回路８１によるグリッド電圧ＧＲＩＤ（分圧検出信号Ｓｉｄ）の電圧値を目標電圧値Ｖｔ１〜Ｖｔ３に調整する処理を開始するタイミングが、他のグリッド電圧調整回路８１と異なるように、複数のグリッド電圧調整回路８１を制御する。 According to the second embodiment described above, the following effects are obtained.
(1) The printer 1 of the second embodiment includes a plurality of chargers 41 and a plurality of grid voltage adjusting circuits 81. The charging voltage generation circuit 70 is connected to a plurality of charging devices 41. The ASIC 61 (control device) adjusts the voltage value of the grid voltage GRID (voltage dividing detection signal Sid) by at least one grid voltage adjusting circuit 81 among the plurality of grid voltage adjusting circuits 81 to the target voltage values Vt1 to Vt3. The plurality of grid voltage adjusting circuits 81 are controlled so that the timing of starting the above is different from that of the other grid voltage adjusting circuits 81.

これによれば、複数のグリッド電圧調整回路８１のうち少なくとも１つのグリッド電圧調整回路８１は、グリッド電圧ＧＲＩＤを目標電圧値Ｖｔ１〜Ｖｔ３に調整する処理を、他のグリッド電圧調整回路８１と異なるタイミングで開始する。これにより、ＡＳＩＣ６１は、グリッド電流Ｉｇ１の電流値を調整する処理を開始した後に、少なくとも一つの回路によるグリッド電圧ＧＲＩＤの電圧値を調整する処理を開始する。そして、グリッド電流Ｉｇ１の低減を抑制し、帯電電圧ＣＨＧの過剰な増大を抑制することで、起動時間の短縮を図りつつ、グリッド電圧ＧＲＩＤのオーバーシュートの発生を抑制することが可能となる。 According to this, at least one grid voltage adjusting circuit 81 out of the plurality of grid voltage adjusting circuits 81 adjusts the grid voltage GRID to the target voltage values Vt1 to Vt3 at a timing different from that of the other grid voltage adjusting circuits 81. Start with. As a result, the ASIC 61 starts the process of adjusting the current value of the grid current Ig1 and then starts the process of adjusting the voltage value of the grid voltage GRID by at least one circuit. Then, by suppressing the reduction of the grid current Ig1 and suppressing the excessive increase of the charging voltage CHG, it is possible to suppress the occurrence of overshoot of the grid voltage GRID while shortening the start-up time.

（２）また、複数のグリッド電圧調整回路８１の各々は、グリッド電流Ｉｇ１（ライン電流Ｉｒ１）の電流値を目標電流値Ｉｔ１に調整する処理が開始された後に、グリッド電圧ＧＲＩＤの電圧値を目標電圧値Ｖｔ１〜Ｖｔ３に調整する処理を、時間をずらして順番に開始しても良い。 (2) Further, each of the plurality of grid voltage adjusting circuits 81 targets the voltage value of the grid voltage GRID after the process of adjusting the current value of the grid current Ig1 (line current Ir1) to the target current value It1 is started. The process of adjusting the voltage values Vt1 to Vt3 may be started in order with a time lag.

これによれば、全てのグリッド電圧調整回路８１は、グリッド電流Ｉｇ１を目標電流値Ｉｔ１に調整する処理が開始された後に、グリッド電圧ＧＲＩＤを目標電圧値Ｖｔ１〜Ｖｔ３に調整する処理を開始する。また、複数のグリッド電圧調整回路８１は、時間をずらして順番に調整処理を開始する。これにより、グリッド電流Ｉｇ１の低減をより確実に抑制し、グリッド電圧ＧＲＩＤのオーバーシュートの発生を、より確実に抑制することが可能となる。 According to this, all the grid voltage adjusting circuits 81 start the process of adjusting the grid voltage GRID to the target voltage values Vt1 to Vt3 after the process of adjusting the grid current Ig1 to the target current value It1 is started. Further, the plurality of grid voltage adjusting circuits 81 start the adjusting process in order with a time lag. This makes it possible to more reliably suppress the reduction of the grid current Ig1 and more reliably suppress the occurrence of overshoot of the grid voltage GRID.

（第三実施形態）
次に、第三実施形態の制御動作について図５を参照しつつ、説明する。第三実施形態のＡＳＩＣ６１では、図５に示すように、ＰＷＭ信号Ｓｐ１及びＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を同時に開始し、グリッド電圧ＧＲＩＤ（分圧検出信号Ｓｉｄ）の増大が開始した後に目標電圧値Ｖｔ１〜Ｖｔ３を一時的に低減する。尚、以下の説明では、上記した各実施形態と同様の部分については同一符号を付し、その説明を適宜省略する。 (Third Embodiment)
Next, the control operation of the third embodiment will be described with reference to FIG. In the ASIC 61 of the third embodiment, as shown in FIG. 5, the supply of the PWM signal Sp1 and the PWM signals Spp1 to Spp4 are started at the same time, and the target voltage value is started after the grid voltage GRID (partial pressure detection signal Sid) starts to increase. Vt1 to Vt3 are temporarily reduced. In the following description, the same parts as those of the above-described embodiments will be designated by the same reference numerals, and the description thereof will be omitted as appropriate.

まず、図５に示す時間Ｔ１において、ＡＳＩＣ６１は、印刷指示の受け付けに応じて帯電電圧生成回路７０及び４つのグリッド電圧調整回路８１の動作を開始させるため、ＰＷＭ信号Ｓｐ１及びＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を同時に開始する。帯電電圧ＣＨＧは、ライン電流Ｉｒ１の増大にともなって増大する。時間Ｔ４において、ライン電流Ｉｒ１は、目標電流値Ｉｔ１となる。 First, at the time T1 shown in FIG. 5, the ASIC 61 starts the operation of the charging voltage generation circuit 70 and the four grid voltage adjusting circuits 81 in response to the acceptance of the print instruction, so that the PWM signal Sp1 and the PWM signals Spp1 to Spp4 Start supplying at the same time. The charging voltage CHG increases with an increase in the line current Ir1. At time T4, the line current Ir1 becomes the target current value It1.

４つのグリッド電圧調整回路８１は、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を開始された時間Ｔ１から遅延時間Ｔ３だけ経過した時間Ｔ４において、分圧検出信号Ｓｉｄ（検出電圧Ｖｇｒ）の増大を開始させる。そして、分圧検出信号Ｓｉｄ（グリッド電圧ＧＲＩＤ）が増大した後、ＡＳＩＣ６１は、時間Ｔ２１において、４つのグリッド電圧調整回路８１の目標電圧値Ｖｔ１〜Ｖｔ３を低減する。ＡＳＩＣ６１は、例えば、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４のデューティ比を低くし、分圧検出信号Ｓｉｄの増大を抑制する。これにより、グリッド電圧ＧＲＩＤの増大が抑制される。 The four grid voltage adjusting circuits 81 start increasing the partial pressure detection signal Sid (detection voltage Vgr) at the time T4 in which the delay time T3 has elapsed from the time T1 in which the supply of the PWM signals Spp1 to Spp4 is started. Then, after the partial pressure detection signal Sid (grid voltage GRID) is increased, the ASIC 61 reduces the target voltage values Vt1 to Vt3 of the four grid voltage adjusting circuits 81 at the time T21. The ASIC 61 lowers the duty ratio of the PWM signals Spp1 to Spp4, for example, and suppresses an increase in the partial pressure detection signal Sid. As a result, an increase in the grid voltage GRID is suppressed.

ＡＳＩＣ６１は、時間Ｔ２１から時間Ｔ２３だけ経過した後の時間Ｔ２２において、４つのグリッド電圧調整回路８１の目標電圧値Ｖｔ１〜Ｖｔ３を元の値（通常制御時の値）に戻す。ＡＳＩＣ６１は、例えば、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４のデューティ比を高くする。上記した時間Ｔ２１〜Ｔ２３は、図８に示す時間Ｔ５で発生したグリッド電圧ＧＲＩＤのオーバーシュートの発生タイミングや期間に応じて決定される。これにより、オーバーシュートの発生タイミングに応じてグリッド電圧ＧＲＩＤの増大を一時的に抑制し、オーバーシュートの発生を抑制している。そして、目標電圧値Ｖｔ１〜Ｖｔ３を元の値に戻すことで、グリッド電流Ｉｇ及びグリッド電圧ＧＲＩＤは、所定の目標値に安定することとなる。 The ASIC 61 returns the target voltage values Vt1 to Vt3 of the four grid voltage adjusting circuits 81 to the original values (values at the time of normal control) at the time T22 after the time T21 has elapsed by the time T23. The ASIC 61 increases the duty ratio of the PWM signals Spp1 to Spp4, for example. The above-mentioned times T21 to T23 are determined according to the occurrence timing and period of the overshoot of the grid voltage GRID generated at the time T5 shown in FIG. As a result, the increase in the grid voltage GRID is temporarily suppressed according to the timing of the occurrence of the overshoot, and the occurrence of the overshoot is suppressed. Then, by returning the target voltage values Vt1 to Vt3 to the original values, the grid current Ig and the grid voltage GRID are stabilized at the predetermined target values.

尚、ＡＳＩＣ６１は、４つの目標電圧値Ｖｔ１〜Ｖｔ３の全てを一時的に低減させたが、少なくとも１つの目標電圧値Ｖｔ１〜Ｖｔ３を低減させても良い。また、目標電圧値Ｖｔ１〜Ｖｔ３を低減させるタイミングは、時間Ｔ２１に限らず、例えば時間Ｔ４でも良い。即ち、ライン電流Ｉｒ１が目標電流値Ｉｔ１となるタイミングで、目標電圧値Ｖｔ１〜Ｖｔ３を低減しても良い。 Although the ASIC 61 temporarily reduces all four target voltage values Vt1 to Vt3, at least one target voltage value Vt1 to Vt3 may be reduced. Further, the timing for reducing the target voltage values Vt1 to Vt3 is not limited to the time T21, and may be, for example, the time T4. That is, the target voltage values Vt1 to Vt3 may be reduced at the timing when the line current Ir1 becomes the target current value It1.

上記した第三実施形態によれば、以下の効果を奏する。
（１）第三実施形態のプリンタ１は、感光体３１と、帯電ワイヤ４２及びグリッド４３を有し、感光体３１を帯電させる帯電器４１と、帯電器４１と接続され、帯電器４１の帯電ワイヤ４２に印加する電圧である帯電電圧ＣＨＧを生成する帯電電圧生成回路７０と、グリッド４３に印加される電圧であるグリッド電圧ＧＲＩＤを調整するグリッド電圧調整回路８１と、グリッド４３に流れる電流であるグリッド電流Ｉｇを検出するグリッド電流検出回路８２と、ＡＳＩＣ６１（制御装置）と、を備える。ＡＳＩＣ６１は、グリッド電流検出回路８２により検出したグリッド電流Ｉｇ１に基づいて帯電電圧生成回路７０を制御しグリッド電流Ｉｇ１の電流値を目標電流値Ｉｔ１に調整する処理と、グリッド電圧調整回路８１を制御しグリッド電圧ＧＲＩＤの電圧値を目標電圧値Ｖｔ１〜Ｖｔ３に調整する処理と、を実行する。ＡＳＩＣ６１は、帯電電圧生成回路７０及びグリッド電圧調整回路８１の動作を開始させる際に、グリッド電流Ｉｇ１の電流値を目標電流値Ｉｔ１に調整する処理と、グリッド電圧ＧＲＩＤ（分圧検出信号Ｓｉｄ）の電圧値を目標電圧値Ｖｔ１〜Ｖｔ３に調整する処理を同時に開始し、グリッド電圧ＧＲＩＤの増大が開始するタイミングに応じて目標電圧値Ｖｔ１〜Ｖｔ３を一時的に低減する。 According to the third embodiment described above, the following effects are obtained.
(1) The printer 1 of the third embodiment has a photoconductor 31, a charging wire 42, and a grid 43, and is connected to a charger 41 for charging the photoconductor 31 and a charger 41 to charge the charger 41. A charging voltage generation circuit 70 that generates a charging voltage CHG, which is a voltage applied to the wire 42, a grid voltage adjusting circuit 81 that adjusts the grid voltage GRID, which is a voltage applied to the grid 43, and a current flowing through the grid 43. A grid current detection circuit 82 for detecting the grid current Ig and an ASIC 61 (control device) are provided. The ASIC 61 controls the charging voltage generation circuit 70 based on the grid current Ig1 detected by the grid current detecting circuit 82 to adjust the current value of the grid current Ig1 to the target current value It1, and controls the grid voltage adjusting circuit 81. The process of adjusting the voltage value of the grid voltage GRID to the target voltage values Vt1 to Vt3 is executed. When starting the operation of the charging voltage generation circuit 70 and the grid voltage adjusting circuit 81, the ASIC 61 adjusts the current value of the grid current Ig1 to the target current value It1 and the grid voltage GRID (divided voltage detection signal Sid). The process of adjusting the voltage value to the target voltage values Vt1 to Vt3 is started at the same time, and the target voltage values Vt1 to Vt3 are temporarily reduced according to the timing when the increase of the grid voltage GRID starts.

これによれば、ＡＳＩＣ６１は、グリッド電流Ｉｇ及びグリッド電圧ＧＲＩＤの調整処理を同時に開始し、その後のグリッド電圧ＧＲＩＤの増大にともなって、一時的に目標電圧値Ｖｔ１〜Ｖｔ３を低減する。これにより、オーバーシュートの発生時期に合わせて、グリッド電圧調整回路８１によって昇圧されるグリッド電圧ＧＲＩＤの増大を抑制することができる。その結果、帯電電圧ＣＨＧの過剰な増大を抑制することで、起動時間の短縮を図りつつ、グリッド電圧ＧＲＩＤのオーバーシュートの発生を抑制することが可能となる。 According to this, the ASIC 61 starts the adjustment processing of the grid current Ig and the grid voltage GRID at the same time, and temporarily reduces the target voltage values Vt1 to Vt3 with the subsequent increase of the grid voltage GRID. As a result, it is possible to suppress an increase in the grid voltage GRID boosted by the grid voltage adjusting circuit 81 according to the time when the overshoot occurs. As a result, by suppressing an excessive increase in the charging voltage CHG, it is possible to suppress the occurrence of overshoot of the grid voltage GRID while shortening the start-up time.

（２）また、目標電圧値Ｖｔ１〜Ｖｔ３を一時的に低減する期間は、低減する前の目標電圧値Ｖｔ１〜Ｖｔ３をグリッド電圧ＧＲＩＤの電圧値が超える可能性がある期間に応じて予め設定された期間である。 (2) Further, the period for temporarily reducing the target voltage values Vt1 to Vt3 is set in advance according to the period in which the voltage value of the grid voltage GRID may exceed the target voltage values Vt1 to Vt3 before the reduction. It is a period.

これによれば、目標電圧値Ｖｔ１〜Ｖｔ３を一時的に低減する期間は、グリッド電圧ＧＲＩＤのオーバーシュートの期間に応じて予め設定される。これにより、グリッド電圧ＧＲＩＤのオーバーシュートの発生を、より確実に抑制することが可能となる。 According to this, the period for temporarily reducing the target voltage values Vt1 to Vt3 is set in advance according to the overshoot period of the grid voltage GRID. This makes it possible to more reliably suppress the occurrence of overshoot of the grid voltage GRID.

（第四実施形態）
次に、第四実施形態の制御動作について図６を参照しつつ、説明する。第四実施形態のＡＳＩＣ６１では、図６に示すように、ＰＷＭ信号Ｓｐ１及びＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を同時に開始するとともに、目標電圧値Ｖｔ１〜Ｖｔ３を一時的に増大させた状態で開始する。ＡＳＩＣ６１は、一時的に増大させた目標電圧値Ｖｔ１〜Ｖｔ３をグリッド電圧ＧＲＩＤ（分圧検出信号Ｓｉｄ）の増大が開始した後に元に戻す。尚、以下の説明では、上記した各実施形態と同様の部分については同一符号を付し、その説明を適宜省略する。 (Fourth Embodiment)
Next, the control operation of the fourth embodiment will be described with reference to FIG. In the ASIC 61 of the fourth embodiment, as shown in FIG. 6, the supply of the PWM signal Sp1 and the PWM signals Spp1 to Spp4 are started at the same time, and the target voltage values Vt1 to Vt3 are temporarily increased. The ASIC 61 restores the temporarily increased target voltage values Vt1 to Vt3 after the grid voltage GRID (partial pressure detection signal Sid) starts to increase. In the following description, the same parts as those of the above-described embodiments will be designated by the same reference numerals, and the description thereof will be omitted as appropriate.

まず、図６に示す時間Ｔ２５において、ＡＳＩＣ６１は、印刷指示の受け付けに応じて帯電電圧生成回路７０及び４つのグリッド電圧調整回路８１の動作を開始させるため、ＰＷＭ信号Ｓｐ１及びＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を同時に開始する。また、時間Ｔ２５において、ＡＳＩＣ６１は、４つのグリッド電圧調整回路８１の目標電圧値Ｖｔ１〜Ｖｔ３を、通常時に比べて増大した値とする。ＡＳＩＣ６１は、例えば、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４のデューティ比を通常時に比べて高くする。従って、グリッド電圧調整回路８１は、高めに設定された目標電圧値Ｖｔ１〜Ｖｔ３、即ち、高いデューティ比のＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４に応じて動作を開始する。帯電電圧ＣＨＧは、ライン電流Ｉｒ１の増大にともなって増大する。 First, at the time T25 shown in FIG. 6, the ASIC 61 starts the operation of the charging voltage generation circuit 70 and the four grid voltage adjusting circuits 81 in response to the acceptance of the print instruction, so that the PWM signal Sp1 and the PWM signals Spp1 to Spp4 Start supplying at the same time. Further, at the time T25, the ASIC 61 sets the target voltage values Vt1 to Vt3 of the four grid voltage adjusting circuits 81 to be increased values as compared with the normal time. The ASIC 61, for example, raises the duty ratio of the PWM signals Spp1 to Spp4 as compared with the normal time. Therefore, the grid voltage adjusting circuit 81 starts the operation in response to the target voltage values Vt1 to Vt3 set higher, that is, the PWM signals Spp1 to Spp4 having a high duty ratio. The charging voltage CHG increases with an increase in the line current Ir1.

時間Ｔ２６において、ライン電流Ｉｒ１〜Ｉｒ４は、目標電流値Ｉｔ１〜Ｉｔ３と同一値又は越えた値となる。目標電流値Ｉｔ１〜Ｉｔ３を変更していないため、ライン電流Ｉｒ１〜Ｉｒ４の増加量は、図８（比較例）に示す場合と同様となる。一方、目標電圧値Ｖｔ１〜Ｖｔ３を高くし、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４のデューティ比を高くしたことで、帯電電圧ＣＨＧの増加量は、図８に示す場合に比べて増大している。時間Ｔ２６において、帯電電圧ＣＨＧは、図８に示す場合に比べて、より大きい電圧値となっている。 At time T26, the line currents Ir1 to Ir4 become the same value as or exceed the target current values It1 to It3. Since the target current values It1 to It3 have not been changed, the amount of increase in the line currents Ir1 to Ir4 is the same as in the case shown in FIG. 8 (comparative example). On the other hand, by increasing the target voltage values Vt1 to Vt3 and increasing the duty ratio of the PWM signals Spp1 to Spp4, the amount of increase in the charging voltage CHG is increased as compared with the case shown in FIG. At time T26, the charging voltage CHG has a larger voltage value than in the case shown in FIG.

４つのグリッド電圧調整回路８１は、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を開始された時間Ｔ２５から遅延時間Ｔ３だけ経過した時間Ｔ２６において、分圧検出信号Ｓｉｄ（検出電圧Ｖｇｒ）の増大を開始させる。分圧検出信号Ｓｉｄ（グリッド電圧ＧＲＩＤ）が増大した後、ＡＳＩＣ６１は、時間Ｔ２７において、一時的に増大させた目標電圧値Ｖｔ１〜Ｖｔ３を通常時の目標電圧値Ｖｔ１〜Ｖｔ３に戻す。ＡＳＩＣ６１は、例えば、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４のデューティ比を低くする。時間Ｔ２７は、例えば、増大させる前の目標電圧値Ｖｔ１〜Ｖｔ３、即ち、通常時の目標電圧値Ｖｔ１〜Ｖｔ３と、昇圧させた分圧検出信号Ｓｉｄの電圧値とが一致する時間である。 The four grid voltage adjusting circuits 81 start increasing the partial pressure detection signal Sid (detection voltage Vgr) at the time T26 when the delay time T3 has elapsed from the time T25 when the supply of the PWM signals Spp1 to Spp4 is started. After the partial pressure detection signal Sid (grid voltage GRID) is increased, the ASIC 61 returns the temporarily increased target voltage values Vt1 to Vt3 to the normal target voltage values Vt1 to Vt3 at time T27. The ASIC 61 lowers the duty ratio of the PWM signals Spp1 to Spp4, for example. The time T27 is, for example, a time at which the target voltage values Vt1 to Vt3 before the increase, that is, the target voltage values Vt1 to Vt3 at the normal time and the voltage value of the boosted partial pressure detection signal Sid coincide with each other.

目標電圧値Ｖｔ１〜Ｖｔ３を低減したことで、帯電電圧ＣＨＧは、低減する。グリッド電流Ｉｇ１（ライン電流Ｉｒ１）は、帯電電圧ＣＨＧの低減にともなって一時的に低減した後の時間Ｔ２８において、目標電流値Ｉｔ１となる。他のグリッド電流Ｉｇ２〜Ｉｇ４も一時的に低減する。また、帯電電圧生成回路７０が帯電電圧ＣＨＧを低減する動作を行うため、分圧検出信号Ｓｉｄ（グリッド電圧ＧＲＩＤ）の増大は抑制される。これにより、グリッド電圧ＧＲＩＤの増大を抑制し、オーバーシュートの発生を抑制している。そして、目標電圧値Ｖｔ１〜Ｖｔ３を元の値に戻すことで、グリッド電流Ｉｇ及びグリッド電圧ＧＲＩＤは、所定の目標値に安定することとなる。 By reducing the target voltage values Vt1 to Vt3, the charging voltage CHG is reduced. The grid current Ig1 (line current Ir1) becomes the target current value It1 at the time T28 after the charging voltage CHG is temporarily reduced as the charging voltage CHG is reduced. Other grid currents Ig2 to Ig4 are also temporarily reduced. Further, since the charging voltage generation circuit 70 operates to reduce the charging voltage CHG, the increase of the voltage dividing detection signal Sid (grid voltage GRID) is suppressed. As a result, an increase in the grid voltage GRID is suppressed, and the occurrence of an overshoot is suppressed. Then, by returning the target voltage values Vt1 to Vt3 to the original values, the grid current Ig and the grid voltage GRID are stabilized at the predetermined target values.

尚、ＡＳＩＣ６１は、４つの目標電圧値Ｖｔ１〜Ｖｔ３の全てを一時的に増大させたが、少なくとも１つの目標電圧値Ｖｔ１〜Ｖｔ３を増大させても良い。また、目標電圧値Ｖｔ１〜Ｖｔ３を増大させるタイミングは、時間Ｔ２５に限らず、例えば、時間Ｔ２５から所定時間だけ経過した後でも良い。即ち、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を開始するタイミングから少し遅れて目標電圧値Ｖｔ１〜Ｖｔ３を増大させても良い。 Although the ASIC 61 temporarily increases all four target voltage values Vt1 to Vt3, at least one target voltage value Vt1 to Vt3 may be increased. Further, the timing for increasing the target voltage values Vt1 to Vt3 is not limited to the time T25, and may be, for example, after a predetermined time has elapsed from the time T25. That is, the target voltage values Vt1 to Vt3 may be increased slightly later than the timing at which the supply of the PWM signals Spp1 to Spp4 is started.

上記した第四実施形態によれば、以下の効果を奏する。
（１）第四実施形態のプリンタ１は、感光体３１と、帯電ワイヤ４２及びグリッド４３を有し、感光体３１を帯電させる帯電器４１と、帯電器４１と接続され、帯電器４１の帯電ワイヤ４２に印加する電圧である帯電電圧ＣＨＧを生成する帯電電圧生成回路７０と、グリッド４３に印加される電圧であるグリッド電圧ＧＲＩＤを調整するグリッド電圧調整回路８１と、グリッド４３に流れる電流であるグリッド電流Ｉｇを検出するグリッド電流検出回路８２と、ＡＳＩＣ６１（制御装置）と、を備える。ＡＳＩＣ６１は、グリッド電流検出回路８２により検出したグリッド電流Ｉｇ１に基づいて帯電電圧生成回路７０を制御しグリッド電流Ｉｇ１の電流値を目標電流値Ｉｔ１に調整する処理と、グリッド電圧調整回路８１を制御しグリッド電圧ＧＲＩＤの電圧値を目標電圧値Ｖｔ１〜Ｖｔ３に調整する処理と、を実行する。ＡＳＩＣ６１は、帯電電圧生成回路７０及びグリッド電圧調整回路８１の動作を開始させる際に、グリッド電流Ｉｇ１の電流値を目標電流値Ｉｔ１に調整する処理と、グリッド電圧ＧＲＩＤの電圧値を目標電圧値Ｖｔ１〜Ｖｔ３に調整する処理を同時に開始するとともに、目標電圧値Ｖｔ１〜Ｖｔ３を一時的に増大させた状態で開始し、一時的に増大させた目標電圧値Ｖｔ１〜Ｖｔ３をグリッド電圧ＧＲＩＤの増大が開始した後に元に戻す。 According to the fourth embodiment described above, the following effects are obtained.
(1) The printer 1 of the fourth embodiment has a photoconductor 31, a charging wire 42, and a grid 43, and is connected to a charger 41 for charging the photoconductor 31 and a charger 41 to charge the charger 41. A charging voltage generation circuit 70 that generates a charging voltage CHG, which is a voltage applied to the wire 42, a grid voltage adjusting circuit 81 that adjusts the grid voltage GRID, which is a voltage applied to the grid 43, and a current flowing through the grid 43. A grid current detection circuit 82 for detecting the grid current Ig and an ASIC 61 (control device) are provided. The ASIC 61 controls the charging voltage generation circuit 70 based on the grid current Ig1 detected by the grid current detecting circuit 82 to adjust the current value of the grid current Ig1 to the target current value It1, and controls the grid voltage adjusting circuit 81. The process of adjusting the voltage value of the grid voltage GRID to the target voltage values Vt1 to Vt3 is executed. When starting the operation of the charging voltage generation circuit 70 and the grid voltage adjusting circuit 81, the ASIC 61 adjusts the current value of the grid current Ig1 to the target current value It1 and adjusts the voltage value of the grid voltage GRID to the target voltage value Vt1. The process of adjusting to ~ Vt3 is started at the same time, and the target voltage values Vt1 to Vt3 are temporarily increased, and the temporarily increased target voltage values Vt1 to Vt3 are started to be increased in the grid voltage GRID. Then put it back.

これによれば、ＡＳＩＣ６１は、グリッド電流Ｉｇ１及びグリッド電圧ＧＲＩＤの調整処理を同時に開始するとともに、目標電圧値Ｖｔ１〜Ｖｔ３を一時的に増大させた状態とする。グリッド電圧調整回路８１は、増大した目標電圧値Ｖｔ１〜Ｖｔ３に合わせてグリッド電圧ＧＲＩＤを増大する処理を行う。また、目標電圧値Ｖｔ１〜Ｖｔ３は、グリッド電圧ＧＲＩＤの増大の開始後に元に戻される。帯電電圧ＣＨＧは、目標電圧値Ｖｔ１〜Ｖｔ３の増減に応じて一時的に増減する。一時的に増大させた帯電電圧ＣＨＧを、グリッド電圧ＧＲＩＤの増大に合わせて低減させることで、グリッド電圧ＧＲＩＤの増大を抑制しオーバーシュートの発生を抑制できる。その結果、起動時間の短縮を図りつつ、グリッド電圧ＧＲＩＤのオーバーシュートの発生を抑制することが可能となる。 According to this, the ASIC 61 simultaneously starts the adjustment processing of the grid current Ig1 and the grid voltage GRID, and temporarily increases the target voltage values Vt1 to Vt3. The grid voltage adjusting circuit 81 performs a process of increasing the grid voltage GRID according to the increased target voltage values Vt1 to Vt3. Further, the target voltage values Vt1 to Vt3 are restored after the start of the increase in the grid voltage GRID. The charging voltage CHG temporarily increases or decreases as the target voltage values Vt1 to Vt3 increase or decrease. By reducing the temporarily increased charging voltage CHG in accordance with the increase in the grid voltage GRID, it is possible to suppress the increase in the grid voltage GRID and suppress the occurrence of overshoot. As a result, it is possible to suppress the occurrence of overshoot of the grid voltage GRID while shortening the start-up time.

（第五実施形態）
次に、第五実施形態の制御動作について図７を参照しつつ、説明する。第五実施形態のＡＳＩＣ６１では、図７に示すように、ＰＷＭ信号Ｓｐ１及びＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を同時に開始するとともに、目標電流値Ｉｔ１〜Ｉｔ３を一時的に増大させた状態で開始する。ＡＳＩＣ６１は、一時的に増大させた目標電流値Ｉｔ１〜Ｉｔ３をグリッド電圧ＧＲＩＤ（分圧検出信号Ｓｉｄ）の増大が開始した後に元に戻す。尚、以下の説明では、上記した各実施形態と同様の部分については同一符号を付し、その説明を適宜省略する。 (Fifth Embodiment)
Next, the control operation of the fifth embodiment will be described with reference to FIG. 7. In the ASIC 61 of the fifth embodiment, as shown in FIG. 7, the supply of the PWM signals Sp1 and the PWM signals Spp1 to Spp4 are started at the same time, and the target current values It1 to It3 are temporarily increased. The ASIC 61 restores the temporarily increased target current values It1 to It3 after the grid voltage GRID (partial pressure detection signal Sid) starts to increase. In the following description, the same parts as those of the above-described embodiments will be designated by the same reference numerals, and the description thereof will be omitted as appropriate.

まず、図７に示す時間Ｔ３０において、ＡＳＩＣ６１は、印刷指示の受け付けに応じて帯電電圧生成回路７０及び４つのグリッド電圧調整回路８１の動作を開始させるため、ＰＷＭ信号Ｓｐ１及びＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を同時に開始する。また、時間Ｔ３０において、ＡＳＩＣ６１は、４つのグリッド電流Ｉｇ１〜Ｉｇ４に対応する目標電流値Ｉｔ１〜Ｉｔ３を、通常時に比べて増大した値とする。ＡＳＩＣ６１は、図８に示す場合に比べて高い目標電流値Ｉｔ１〜Ｉｔ３を設定したため、ＰＷＭ信号Ｓｐ１のデューティ比を図８に示す場合に比べて高くし、帯電電圧ＣＨＧの変化量を増大させる。帯電電圧ＣＨＧは、ライン電流Ｉｒ１の増大にともなって増大する。 First, at the time T30 shown in FIG. 7, the ASIC 61 starts the operation of the charging voltage generation circuit 70 and the four grid voltage adjusting circuits 81 in response to the acceptance of the print instruction, so that the PWM signal Sp1 and the PWM signals Spp1 to Spp4 Start supplying at the same time. Further, at the time T30, the ASIC 61 sets the target current values It1 to It3 corresponding to the four grid currents Ig1 to Ig4 to be increased values as compared with the normal time. Since the ASIC 61 sets the target current values It1 to It3, which are higher than those shown in FIG. 8, the duty ratio of the PWM signal Sp1 is made higher than that shown in FIG. 8, and the amount of change in the charging voltage CHG is increased. The charging voltage CHG increases with an increase in the line current Ir1.

時間Ｔ３１において、ライン電流Ｉｒ１〜Ｉｒ４は、高くした目標電流値Ｉｔ１〜Ｉｔ３に応じた電流値まで増大する。また、目標電流値Ｉｔ１〜Ｉｔ３を高くしたことで、帯電電圧生成回路７０は、帯電電圧ＣＨＧをより増大させ、ライン電流Ｉｒ１〜Ｉｒ４を目標電流値Ｉｔ１〜Ｉｔ３に一致させようとする。その結果、時間Ｔ３１において、帯電電圧ＣＨＧは、図８の場合に比べてより大きな電圧値となっている。 At time T31, the line currents Ir1 to Ir4 increase to a current value corresponding to the increased target current values It1 to It3. Further, by increasing the target current values It1 to It3, the charging voltage generation circuit 70 further increases the charging voltage CHG and tries to make the line currents Ir1 to Ir4 match the target current values It1 to It3. As a result, at time T31, the charging voltage CHG has a larger voltage value than in the case of FIG.

４つのグリッド電圧調整回路８１は、ＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給を開始された時間Ｔ３０から遅延時間Ｔ３だけ経過した時間Ｔ３１において、分圧検出信号Ｓｉｄ（検出電圧Ｖｇｒ）の増大を開始させる。例えば、ＡＳＩＣ６１は、分圧検出信号Ｓｉｄを増大させるため、トランジスタＱ１を継続的にオフ状態とする。トランジスタＱ１のオフ制御により、各グリッド４３を流れるグリッド電流Ｉｇは、電圧検出回路８３側へ流れ易くなる。電圧検出回路８３を流れる分流電流Ｉｄは、増大する。分圧検出信号Ｓｉｄ（グリッド電圧ＧＲＩＤ）は、分流電流Ｉｄの増大にともなって増大する。 The four grid voltage adjusting circuits 81 start increasing the partial pressure detection signal Sid (detection voltage Vgr) at the time T31 when the delay time T3 has elapsed from the time T30 when the supply of the PWM signals Spp1 to Spp4 is started. For example, the ASIC 61 continuously turns off the transistor Q1 in order to increase the partial pressure detection signal Sid. By turning off the transistor Q1, the grid current Ig flowing through each grid 43 can easily flow to the voltage detection circuit 83 side. The shunt current Id flowing through the voltage detection circuit 83 increases. The shunt voltage detection signal Sid (grid voltage GRID) increases as the shunt current Id increases.

一方、各グリッド電圧調整回路８１のライン電流Ｉｒは、トランジスタＱ１のオフ期間に応じて低減し、一時的に増大させた目標電流値Ｉｔ１〜Ｉｔ３に比べて小さい電流値となる（時間Ｔ３２）。ＡＳＩＣ６１は、制御対象であるライン電流Ｉｒ１の低減に応じて帯電電圧ＣＨＧを増大させようとする。しかしながら、時間Ｔ３２において、ＡＳＩＣ６１は、一時的に増大させた目標電流値Ｉｔ１〜Ｉｔ３を通常時の目標電流値Ｉｔ１〜Ｉｔ３に戻す。このため、ＡＳＩＣ６１は、帯電電圧生成回路７０を制御して帯電電圧ＣＨＧを増大させずに、帯電電圧ＣＨＧの電圧値を維持又は低減する制御を行う。時間Ｔ３２は、例えば、分圧検出信号Ｓｉｄの大きさと、目標電圧値Ｖｔ１〜Ｖｔ３とが一致する時間である。 On the other hand, the line current Ir of each grid voltage adjusting circuit 81 is reduced according to the off period of the transistor Q1 and becomes a smaller current value than the temporarily increased target current values It1 to It3 (time T32). The ASIC 61 attempts to increase the charging voltage CHG in response to a decrease in the line current Ir1 to be controlled. However, at time T32, the ASIC 61 returns the temporarily increased target current values It1 to It3 to the normal target current values It1 to It3. Therefore, the ASIC 61 controls the charging voltage generation circuit 70 to maintain or reduce the voltage value of the charging voltage CHG without increasing the charging voltage CHG. The time T32 is, for example, a time at which the magnitude of the partial pressure detection signal Sid and the target voltage values Vt1 to Vt3 coincide with each other.

グリッド電流Ｉｇ１（ライン電流Ｉｒ１）は、一時的に低減した後の時間Ｔ３３において、戻した後の（通常時の）目標電流値Ｉｔ１となる。他のグリッド電流Ｉｇ２〜Ｉｇ４も一時的に低減する。また、帯電電圧生成回路７０が帯電電圧ＣＨＧを維持又は低減する動作を行うため、分圧検出信号Ｓｉｄ（グリッド電圧ＧＲＩＤ）の増大は抑制される。これにより、グリッド電圧ＧＲＩＤの増大を抑制し、オーバーシュートの発生を抑制している。そして、目標電流値Ｉｔ１〜Ｉｔ３を元の値に戻すことで、グリッド電流Ｉｇ及びグリッド電圧ＧＲＩＤは、所定の目標値に安定することとなる。 The grid current Ig1 (line current Ir1) becomes the target current value It1 after returning (normal time) at the time T33 after the temporary reduction. Other grid currents Ig2 to Ig4 are also temporarily reduced. Further, since the charging voltage generation circuit 70 operates to maintain or reduce the charging voltage CHG, an increase in the voltage dividing detection signal Sid (grid voltage GRID) is suppressed. As a result, an increase in the grid voltage GRID is suppressed, and the occurrence of an overshoot is suppressed. Then, by returning the target current values It1 to It3 to the original values, the grid current Ig and the grid voltage GRID are stabilized at the predetermined target values.

尚、ＡＳＩＣ６１は、４つの目標電流値Ｉｔ１〜Ｉｔ３の全てを一時的に増大させたが、例えば、制御対象である目標電流値Ｉｔ１のみを増大させても良い。また、目標電流値Ｉｔ１〜Ｉｔ３を増大させるタイミングは、時間Ｔ３０に限らず、時間Ｔ３０から所定時間だけ経過した後でも良い。即ち、ＰＷＭ信号Ｓｐ１の供給を開始するタイミングから少し遅れて目標電流値Ｉｔ１〜Ｉｔ３を増大させても良い。 Although the ASIC 61 temporarily increases all of the four target current values It1 to It3, for example, only the target current value It1 to be controlled may be increased. Further, the timing for increasing the target current values It1 to It3 is not limited to the time T30, and may be after a predetermined time has elapsed from the time T30. That is, the target current values It1 to It3 may be increased slightly later than the timing at which the supply of the PWM signal Sp1 is started.

上記した第五実施形態によれば、以下の効果を奏する。
（１）第五実施形態のプリンタ１は、感光体３１と、帯電ワイヤ４２及びグリッド４３を有し、感光体３１を帯電させる帯電器４１と、帯電器４１と接続され、帯電器４１の帯電ワイヤ４２に印加する電圧である帯電電圧ＣＨＧを生成する帯電電圧生成回路７０と、グリッド４３に印加される電圧であるグリッド電圧ＧＲＩＤを調整するグリッド電圧調整回路８１と、グリッド４３に流れる電流であるグリッド電流Ｉｇを検出するグリッド電流検出回路８２と、ＡＳＩＣ６１（制御装置）と、を備える。ＡＳＩＣ６１は、グリッド電流検出回路８２により検出したグリッド電流Ｉｇに基づいて帯電電圧生成回路７０を制御しグリッド電流Ｉｇ１の電流値を目標電流値Ｉｔ１に調整する処理を実行する。ＡＳＩＣ６１は、帯電電圧生成回路７０の動作を開始させる際に、目標電流値Ｉｔ１を一時的に増大させた状態で開始し、一時的に増大させた目標電流値Ｉｔ１をグリッド電圧ＧＲＩＤの増大が開始した後に元に戻す。 According to the fifth embodiment described above, the following effects are obtained.
(1) The printer 1 of the fifth embodiment has a photoconductor 31, a charging wire 42, and a grid 43, and is connected to a charger 41 for charging the photoconductor 31 and a charger 41 to charge the charger 41. A charging voltage generation circuit 70 that generates a charging voltage CHG, which is a voltage applied to the wire 42, a grid voltage adjusting circuit 81 that adjusts the grid voltage GRID, which is a voltage applied to the grid 43, and a current flowing through the grid 43. A grid current detection circuit 82 for detecting the grid current Ig and an ASIC 61 (control device) are provided. The ASIC 61 controls the charging voltage generation circuit 70 based on the grid current Ig detected by the grid current detection circuit 82, and executes a process of adjusting the current value of the grid current Ig1 to the target current value It1. When starting the operation of the charging voltage generation circuit 70, the ASIC 61 starts with the target current value It1 temporarily increased, and the temporarily increased target current value It1 starts increasing the grid voltage GRID. Then put it back.

これによれば、ＡＳＩＣ６１は、グリッド電流Ｉｇ１の調整処理を開始する際に、目標電流値Ｉｔ１〜Ｉｔ３を一時的に増大させた状態とする。帯電電圧生成回路７０は、増大した目標電流値Ｉｔ１〜Ｉｔ３に合わせて帯電電圧ＣＨＧを増大させる。また、目標電流値Ｉｔ１〜Ｉｔ３は、グリッド電圧ＧＲＩＤの増大の開始後に元に戻される。帯電電圧ＣＨＧは、目標電流値Ｉｔ１〜Ｉｔ３の増減に応じて一時的に増減する。一時的に増大させた帯電電圧ＣＨＧを、グリッド電圧ＧＲＩＤの増大に合わせて低減させることで、グリッド電圧ＧＲＩＤの増大を抑制しオーバーシュートの発生を抑制できる。その結果、起動時間の短縮を図りつつ、グリッド電圧ＧＲＩＤのオーバーシュートの発生を抑制することが可能となる。 According to this, the ASIC 61 temporarily increases the target current values It1 to It3 when the adjustment process of the grid current Ig1 is started. The charging voltage generation circuit 70 increases the charging voltage CHG according to the increased target current values It1 to It3. Further, the target current values It1 to It3 are restored after the start of the increase in the grid voltage GRID. The charging voltage CHG temporarily increases or decreases as the target current values It1 to It3 increase or decrease. By reducing the temporarily increased charging voltage CHG in accordance with the increase in the grid voltage GRID, it is possible to suppress the increase in the grid voltage GRID and suppress the occurrence of overshoot. As a result, it is possible to suppress the occurrence of overshoot of the grid voltage GRID while shortening the start-up time.

（２）また、ＡＳＩＣ６１（制御装置）は、グリッド電圧調整回路８１を制御しグリッド電圧ＧＲＩＤの電圧値を目標電圧値Ｖｔ１〜Ｖｔ３に調整する処理を実行する。また、ＡＳＩＣ６１は、帯電電圧生成回路７０及びグリッド電圧調整回路８１の動作を開始させる際に、グリッド電流Ｉｇ１の電流値を目標電流値Ｉｔ１に調整する処理と、グリッド電圧ＧＲＩＤの電圧値を目標電圧値Ｖｔ１〜Ｖｔ３に調整する処理を同時に開始するとともに、目標電流値Ｉｔ１を一時的に増大させた状態で開始する。 (2) Further, the ASIC 61 (control device) controls the grid voltage adjusting circuit 81 and executes a process of adjusting the voltage value of the grid voltage GRID to the target voltage values Vt1 to Vt3. Further, the ASIC 61 performs a process of adjusting the current value of the grid current Ig1 to the target current value It1 and a voltage value of the grid voltage GRID as the target voltage when starting the operation of the charging voltage generation circuit 70 and the grid voltage adjusting circuit 81. The process of adjusting the values Vt1 to Vt3 is started at the same time, and the target current value It1 is temporarily increased.

これによれば、ＡＳＩＣ６１によってグリッド電圧調整回路８１を制御し、グリッド電圧ＧＲＩＤの電圧値を任意の値に制御することができる。これにより、印刷状況（画質）やグリッド４３等の劣化に応じてグリッド電圧ＧＲＩＤを調整することができる。このような構成において、目標電流値Ｉｔ１〜Ｉｔ３を一時的に増大させることで、起動時間の短縮を図りつつ、グリッド電圧ＧＲＩＤのオーバーシュートの発生を抑制することが可能となる。 According to this, the grid voltage adjustment circuit 81 can be controlled by the ASIC 61, and the voltage value of the grid voltage GRID can be controlled to an arbitrary value. Thereby, the grid voltage GRID can be adjusted according to the printing condition (image quality) and the deterioration of the grid 43 and the like. In such a configuration, by temporarily increasing the target current values It1 to It3, it is possible to suppress the occurrence of overshoot of the grid voltage GRID while shortening the start-up time.

尚、本願は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、上記各実施形態おいて、一つの感光体３１に一つの帯電器４１を対応させたものを例示して説明したが、これに限定されない。本願は、一つの感光体３１に対して複数の帯電器４１を対応させた構成、例えば、一つの感光体３１上に各色のトナー像を重ねた後、用紙Ｐに一括転写するプリンタ（画像形成装置）にも適用することが可能である。この場合、感光体３１は、１つでもよい。
また、プリンタ１は、ブラックに対応する感光体３１Ｋのみを備えるモノクロのプリンタでも良い。
また、プリンタ１は、帯電器４１を１つだけ備える構成でも良い。 Needless to say, the present application is not limited to each of the above embodiments, and various improvements and changes can be made without departing from the spirit of the present invention.
For example, in each of the above embodiments, the one in which one photoconductor 31 is associated with one charger 41 has been described as an example, but the present invention is not limited to this. The present application has a configuration in which a plurality of chargers 41 correspond to one photoconductor 31, for example, a printer (image formation) in which toner images of each color are superimposed on one photoconductor 31 and then collectively transferred to paper P. It can also be applied to devices). In this case, the number of photoconductors 31 may be one.
Further, the printer 1 may be a monochrome printer including only the photoconductor 31K corresponding to black.
Further, the printer 1 may be configured to include only one charger 41.

また、ＡＳＩＣ６１は、上記した各実施形態の制御を組み合わせた制御動作を実行しても良い。例えば、ＡＳＩＣ６１は、ＰＷＭ信号Ｓｐ１とＰＷＭ信号Ｓｐｐ１〜Ｓｐｐ４の供給開始のタイミングをずらし（第一及び第二実施形態）、且つ目標電圧値Ｖｔ１〜Ｖｔ３を一時的に低減する構成（第三実施形態）でも良い。
また、上記各実施形態では、感光体として、ドラム形状の感光体３１を例示したが、感光体は、これに限らず、例えば、ベルト形状の感光体でも良い。
また、上記各実施形態では、制御装置としてＡＳＩＣ６１を用いたが、本願における制御装置は、ＡＳＩＣ６１などの専用のハードウェアにより構成する場合に限定されず、例えば、ＣＰＵ上で動作するソフトウェアで構成してもよい。
また、上記各実施形態では、本願の画像形成装置として、電子写真方式のレーザプリンタ１を採用したが、これに限らない。本願の画像形成装置としては、複合機、ファクシミリ装置、コピー機などでも良い。 Further, the ASIC 61 may execute a control operation that combines the controls of the above-described embodiments. For example, the ASIC 61 has a configuration in which the timing of starting supply of the PWM signals Sp1 and the PWM signals Spp1 to Spp4 is shifted (first and second embodiments), and the target voltage values Vt1 to Vt3 are temporarily reduced (third embodiment). ) Is fine.
Further, in each of the above embodiments, the drum-shaped photoconductor 31 is exemplified as the photoconductor, but the photoconductor is not limited to this, and for example, a belt-shaped photoconductor may be used.
Further, in each of the above embodiments, ASIC61 is used as the control device, but the control device in the present application is not limited to the case where it is configured by dedicated hardware such as ASIC61, and is configured by, for example, software that operates on a CPU. You may.
Further, in each of the above embodiments, the electrophotographic laser printer 1 is adopted as the image forming apparatus of the present application, but the present invention is not limited to this. The image forming apparatus of the present application may be a multifunction device, a facsimile machine, a copying machine, or the like.

１ レーザプリンタ（画像形成装置）、３１ 感光体、４１ 帯電器、４２ 帯電ワイヤ、４３ グリッド、６１ ＡＳＩＣ（制御装置）、７０ 帯電電圧生成回路、８１ グリッド電圧調整回路、８２ グリッド電流検出回路、ＣＨＧ 帯電電圧、ＧＲＩＤ グリッド電圧、Ｉｇ グリッド電流、Ｉｒ ライン電流（グリッド電流）、Ｉｔ１〜Ｉｔ３ 目標電流値、Ｖｔ１〜Ｖｔ３ 目標電圧値。 1 Laser printer (image forming device), 31 Photoreceptor, 41 Charger, 42 Charging wire, 43 grid, 61 ASIC (control device), 70 Charging voltage generation circuit, 81 Grid voltage adjustment circuit, 82 Grid current detection circuit, CHG Charging voltage, GRID grid voltage, Ig grid current, Ir line current (grid current), It1 to It3 target current value, Vt1 to Vt3 target voltage value.

Claims (8)

感光体と、
帯電ワイヤ及びグリッドを有し、前記感光体を帯電させる帯電器と、
前記帯電器と接続され、前記帯電器の前記帯電ワイヤに印加する電圧である帯電電圧を生成する帯電電圧生成回路と、
前記グリッドに印可される電圧であるグリッド電圧を取得する電圧検出回路と、
前記グリッドに接続され、可変抵抗部と電流検出回路とを有する電圧制御ラインと、
制御装置と、を備え、
前記制御装置は、
前記可変抵抗部の抵抗を低抵抗である初期値とした状態で、前記電流検出回路により検出した電流に基づいて前記帯電電圧生成回路を制御し、前記電流の電流値を目標電流値に調整する第１の処理と、
前記第１の処理の実行を開始した後に、前記電流値を前記目標電流値に保つように前記帯電電圧生成回路を制御し、且つ前記可変抵抗部の抵抗値を前記初期値より大きくすることで前記電圧検出回路により検出した前記グリッド電圧の電圧値を目標電圧値に調整する第２の処理と、
を実行する、画像形成装置。 Photoreceptor and
A charger having a charging wire and a grid to charge the photoconductor,
A charging voltage generation circuit that is connected to the charging device and generates a charging voltage that is a voltage applied to the charging wire of the charging device.
A voltage detection circuit that acquires the grid voltage, which is the voltage applied to the grid,
A voltage control line connected to the grid and having a variable resistor and a current detection circuit,
Equipped with a control device,
The control device is
With the resistance of the variable resistance unit set to the initial value of low resistance, the charging voltage generation circuit is controlled based on the current detected by the current detection circuit, and the current value of the current is adjusted to the target current value. The first process and
After starting the execution of the first process, the charging voltage generation circuit is controlled so as to keep the current value at the target current value, and the resistance value of the variable resistance portion is made larger than the initial value. The second process of adjusting the voltage value of the grid voltage detected by the voltage detection circuit to the target voltage value, and
An image forming device that performs. 前記制御装置は、
前記第１の処理において前記電流の電流値が前記目標電流値に到達するタイミングに応じて、前記第２の処理を開始する、請求項１に記載の画像形成装置。 The control device is
Depending on the timing of the current value before Symbol current reaches the target current value in the first process, starts the second process, the image forming apparatus according to claim 1. 前記制御装置は、 The control device is
前記第１の処理において、前記電流の電流値が前記目標電流値に到達するタイミングより先に、前記第２の処理を開始する、請求項２に記載の画像形成装置。 The image forming apparatus according to claim 2, wherein in the first process, the second process is started before the timing at which the current value of the current reaches the target current value. 前記帯電器を複数と、
前記電圧制御ラインを複数備え、
前記帯電電圧生成回路は、複数の前記帯電器と接続され、
前記制御装置は、
複数の前記電圧制御ラインのうち、少なくとも１つの前記電圧制御ラインによる前記第２の処理を開始するタイミングが、他の前記電圧制御ラインと異なるように、複数の前記電圧制御ラインを制御する、請求項１から請求項３の何れか一項に記載の画像形成装置。 With multiple chargers
Equipped with a plurality of the voltage control lines
The charging voltage generation circuit is connected to the plurality of the charging devices, and is connected to the plurality of the charging devices.
The control device is
Among the plurality of the voltage control lines, the timing of starting the second processing by the at least one of the voltage control lines, so as to be different from the other of the voltage control lines, for controlling a plurality of the voltage control lines, wherein The image forming apparatus according to any one of claims 1 to 3. 複数の前記電圧制御ラインの各々は、前記第１の処理が開始された後に、前記第２の処理を、時間をずらして順番に開始する、請求項４に記載の画像形成装置。 The image forming apparatus according to claim 4, wherein each of the plurality of voltage control lines starts the second process in order with a time lag after the first process is started. 前記可変抵抗部はトランジスタを有し、The variable resistor portion has a transistor and
前記制御装置は、 The control device is
前記第２の処理において前記トランジスタをスイッチングすることで前記可変抵抗部の抵抗値を増加させる請求項１から請求項５の何れか一項に記載の画像形成装置。 The image forming apparatus according to any one of claims 1 to 5, wherein the resistance value of the variable resistance portion is increased by switching the transistor in the second process. 前記電圧検出回路はThe voltage detection circuit
前記電圧制御ラインと並列に前記グリッドに接続され、さらに、前記グリッドに直列接続された分圧抵抗を有し、前記分圧抵抗に流れる電流に基づいて前記グリッド電圧を取得する請求項１から請求項６の何れか一項に記載の画像形成装置。 Claim 1 according to claim 1, which has a voltage dividing resistor connected to the grid in parallel with the voltage control line and further connected in series to the grid, and acquires the grid voltage based on the current flowing through the voltage dividing resistor. Item 6. The image forming apparatus according to any one of items 6. 感光体と、帯電ワイヤ及びグリッドを有し、前記感光体を帯電させる帯電器と、前記帯電器と接続され、前記帯電器の前記帯電ワイヤに印加する電圧である帯電電圧を生成する帯電電圧生成回路と、前記グリッドに印可される電圧であるグリッド電圧を取得する電圧検出回路と、前記グリッドに接続され、可変抵抗部と電流検出回路とを有する電圧制御ラインと、を備える画像形成装置の制御方法であって、
前記可変抵抗部の抵抗を低抵抗である初期値とした状態で、前記電流検出回路により検出した電流に基づいて前記帯電電圧生成回路を制御し、前記電流の電流値を目標電流値に調整する第１のステップと、
前記第１のステップの実行を開始した後に、前記電流値を前記目標電流値に保つように前記帯電電圧生成回路を制御し、且つ前記可変抵抗部の抵抗値を前記初期値より大きくすることで前記電圧検出回路により検出した前記グリッド電圧の電圧値を目標電圧値に調整する第２のステップと、
を含む、制御方法。
A charging voltage generation that has a photoconductor, a charging wire, and a grid, and is connected to the charging device to charge the photoconductor and generates a charging voltage that is a voltage applied to the charging wire of the charging device. Control of an image forming apparatus including a circuit, a voltage detection circuit for acquiring a grid voltage which is a voltage applied to the grid, and a voltage control line connected to the grid and having a variable resistor portion and a current detection circuit. It ’s a method,
With the resistance of the variable resistance unit set to the initial value of low resistance, the charging voltage generation circuit is controlled based on the current detected by the current detection circuit, and the current value of the current is adjusted to the target current value. The first step and
After starting the execution of the first step, the charging voltage generation circuit is controlled so as to keep the current value at the target current value, and the resistance value of the variable resistance portion is made larger than the initial value. The second step of adjusting the voltage value of the grid voltage detected by the voltage detection circuit to the target voltage value, and
Control methods , including.
JP2017129805A 2017-06-30 2017-06-30 Image forming device and control method Active JP6939151B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017129805A JP6939151B2 (en) 2017-06-30 2017-06-30 Image forming device and control method
JP2021140815A JP7151842B2 (en) 2017-06-30 2021-08-31 image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017129805A JP6939151B2 (en) 2017-06-30 2017-06-30 Image forming device and control method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021140815A Division JP7151842B2 (en) 2017-06-30 2021-08-31 image forming device

Publications (2)

Publication Number Publication Date
JP2019012231A JP2019012231A (en) 2019-01-24
JP6939151B2 true JP6939151B2 (en) 2021-09-22

Family

ID=65227010

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017129805A Active JP6939151B2 (en) 2017-06-30 2017-06-30 Image forming device and control method
JP2021140815A Active JP7151842B2 (en) 2017-06-30 2021-08-31 image forming device

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021140815A Active JP7151842B2 (en) 2017-06-30 2021-08-31 image forming device

Country Status (1)

Country Link
JP (2) JP6939151B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7841262B2 (en) * 2022-01-31 2026-04-07 ブラザー工業株式会社 Image forming apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5012846B2 (en) 2009-04-06 2012-08-29 ブラザー工業株式会社 Power source for image forming apparatus and charger
JP6060818B2 (en) 2013-05-31 2017-01-18 ブラザー工業株式会社 Image forming apparatus
JP6060819B2 (en) 2013-05-31 2017-01-18 ブラザー工業株式会社 Image forming apparatus

Also Published As

Publication number Publication date
JP2019012231A (en) 2019-01-24
JP2021184113A (en) 2021-12-02
JP7151842B2 (en) 2022-10-12

Similar Documents

Publication Publication Date Title
US9041942B2 (en) Image forming apparatus
JP6232865B2 (en) Image forming apparatus, bias voltage control method for image forming apparatus, and program
KR20170015860A (en) Power supply apparatus and image forming apparatus
JP7151842B2 (en) image forming device
CN102385280B (en) Image forming apparatus and method for controlling charger
JP4763990B2 (en) Image forming apparatus and high-voltage power supply device used for image forming apparatus
US20100209132A1 (en) Power supply apparatus and image forming apparatus
US8576590B2 (en) Power supply and image forming apparatus
JP6448305B2 (en) Power supply device and image forming apparatus
JP2008224861A (en) Image forming apparatus and piezoelectric transformer type high voltage power supply device
JP7841262B2 (en) Image forming apparatus
US10795278B2 (en) Image forming apparatus and method for controlling image forming apparatus
US10691040B2 (en) Abnormal discharge detection circuit for corona chargers
JP5012846B2 (en) Power source for image forming apparatus and charger
JP6808438B2 (en) Power supply device and image forming device
JP2011191519A (en) Image forming apparatus, image forming system and output control method
JP6379856B2 (en) Image forming apparatus, control method, and program
JP2024003620A (en) image forming device
JP5062227B2 (en) Image forming apparatus
US8374520B2 (en) Image forming apparatus
JP2022155325A (en) image forming device
JP6336180B2 (en) Voltage generator and image forming apparatus
JP2023148180A (en) Image forming device
JP2021097477A (en) Power supply device and image forming apparatus
JP5024339B2 (en) Image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210816

R150 Certificate of patent or registration of utility model

Ref document number: 6939151

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150