JP6940271B2 - 分散キャッシュシステムにおける分離型電力状態制御 - Google Patents
分散キャッシュシステムにおける分離型電力状態制御 Download PDFInfo
- Publication number
- JP6940271B2 JP6940271B2 JP2016227654A JP2016227654A JP6940271B2 JP 6940271 B2 JP6940271 B2 JP 6940271B2 JP 2016227654 A JP2016227654 A JP 2016227654A JP 2016227654 A JP2016227654 A JP 2016227654A JP 6940271 B2 JP6940271 B2 JP 6940271B2
- Authority
- JP
- Japan
- Prior art keywords
- partition
- power state
- receiving
- power
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Power Sources (AREA)
Description
項目1
複数のパーティショングループ内に配置された複数のアドレス指定できる受信側パーティションであって、各受信側パーティションが、関連するストレージ、およびプロセッサを有し、各パーティショングループが、パワードメインを有する、複数のアドレス指定できる受信側パーティションと、
コヒーレントインターコネクトと、
コヒーレントインターコネクトを介して複数のトランザクション要求を複数の受信側パーティションに送信するように構成された複数の送信元と、
アドレス指定できる受信側パーティションのうちの1つまたは複数およびコヒーレントインターコネクトに結合され、複数のパーティショングループのうちの1つまたは複数のパーティショングループの各受信側パーティションによって現在の電力状態から新しい電力状態への移行を選択的に制御するように動作可能である電力制御要素と
を備える、キャッシュコヒーレントネットワーク。
項目2
複数のパーティショングループにおける複数の受信側パーティションの配置が構成可能である、項目1に記載のネットワーク。
項目3
複数の受信側パーティションが、複数のホームノードパーティショングループ内に配置されたホームノードパーティションであり、複数の送信元が、要求ノードであり、各ホームノードパーティションが、複数の要求ノードのうちの1つまたは複数から受信された要求に対して、コヒーレンスポイント/シリアライゼーションポイントとして動作可能である、項目1に記載のネットワーク。
項目4
受信側パーティションのプロセッサが、電力制御要素であり、受信側パーティションによって現在の電力状態から新しい電力状態への移行を制御する、項目1に記載のネットワーク。
項目5
受信側パーティションが、電力状態移行コマンドを受信しない、項目5に記載のネットワーク。
項目6
複数の電力状態移行コマンドの受信に反応して、電力制御要素が、複数のパーティショングループにおける配置に関係なく、受信側パーティションに、現在の電力状態から新しい電力状態への電力状態の移行を実行するように命令する、項目1に記載のネットワーク。
項目7
各受信側パーティションに結合された電力状態レジスタと、電力制御要素に結合された割込みマスクとをさらに備え、電力制御要素が、電力状態レジスタ内に、1つまたは複数のパーティショングループの各受信側パーティションについての新しい電力状態を記憶するように動作可能であり、また電力制御要素が、複数の受信側パーティションから受信された電力状態移行の完了の際に、割込みマスクでフィルタリングさせるよう動作可能である、項目1に記載のネットワーク。
項目8
1つまたは複数のパーティショングループの受信側パーティションのそれぞれが、受信側パーティションによる、現在の電力状態から新しい電力状態への移行の実行後、電力状態移行完了メッセージを送信し、1つまたは複数のパーティショングループの受信側パーティションによる、電力状態移行完了メッセージの送信の際に、電力制御要素が、キャッシュコヒーレントネットワークの割込みコントローラによって受信された割込み信号をアサートする、項目7に記載のネットワーク。
項目9
電力制御要素が、受信側パーティションと関連付けられた状態レジスタビットを、受信側パーティションによって送信された電力状態移行完了メッセージの受信に応答して更新する、項目8に記載のネットワーク。
項目10
1つまたは複数のパーティショングループ内に複数のアドレス指定できる受信側パーティションを配置するステップであって、各パーティショングループが、パワードメインを有するステップと、
1つまたは複数のパーティショングループの複数のアドレス指定できる受信側パーティションによって受信された複数の電力状態移行コマンドに反応して、1つまたは複数のパーティショングループの各受信側パーティションが、現在の電力状態から複数の電力状態の新しい電力状態への移行を求める受信された電力状態移行コマンドを実行するステップと、
受信側パーティションによる、現在の電力状態から新しい電力状態への移行が完了したとき、1つまたは複数のパーティショングループの各受信側パーティションが、電力状態移行完了メッセージを送信するステップと
を含む、キャッシュコヒーレントネットワークにおいて電力状態を動的に制御する方法。
項目11
各受信側パーティションによる、現在の電力状態から新しい電力状態への電力状態移行の完了時に、キャッシュコヒーレントネットワークの電力制御要素の電力割込みマスクでフィルタリングさせるステップをさらに含む、項目10に記載の方法。
項目12
キャッシュコヒーレントネットワークの電力制御要素が、各受信側パーティションに、新しい電力状態を提供するステップをさらに含む、項目10に記載の方法。
項目13
複数の受信側パーティションのうちのある受信側パーティションのプロセッサが、受信側パーティションによる、現在の電力状態から新しい電力状態への移行を制御するステップであって、電力状態移行コマンドが、受信側パーティションによって受信されないステップをさらに含む、項目10に記載の方法。
項目14
1つまたは複数のパーティショングループのすべての受信側パーティションが現在の状態から新しい状態への電力状態移行を完了すると、割込み信号をアサートするステップをさらに含む、項目10に記載の方法。
項目15
受信側パーティションと関連付けられた状態レジスタビットを、受信側パーティションからの電力状態移行完了メッセージの受信に反応して更新するステップをさらに含む、項目10に記載の方法。
項目16
第1の受信側パーティションおよび第2の受信側パーティションに対する複数の電力状態のうちの新しい電力状態が異なっている、項目10に記載の方法。
項目17
キャッシュコヒーレントネットワークのハードウェアインタフェースを介した第2の複数の電力状態移行コマンドの受信に反応して、キャッシュコヒーレントネットワークの電力制御要素が、1つまたは複数のパーティショングループにおける各アドレス指定できる受信側パーティションに、複数の電力状態移行コマンドを送信するステップをさらに含む、項目10に記載の方法。
項目18
1つまたは複数のパーティショングループの複数の受信側パーティションのそれぞれの電力状態をいつ移行するかを決定するために、複数のパーティショングループのうちの1つまたは複数の、複数の受信側パーティションの1つまたは複数のアクティビティパラメータを監視するステップをさらに含む、項目10に記載の方法。
項目19
1つまたは複数のパーティショングループにおける複数のアドレス指定できる受信側パーティションの配置を変更することにより、1つまたは複数のパーティショングループを再構成するステップをさらに含む、項目10に記載の方法。
項目20
1つまたは複数のパーティショングループの各受信側パーティションが、現在の電力状態から新しい電力状態への移行を求める受信された電力状態移行コマンドに反応して、受信側パーティションに関連付けられたストレージをフラッシュするステップをさらに含む、項目10に記載の方法。
項目21
各受信側パーティションの電力状態レジスタ内に、新しい電力状態を記憶するステップをさらに含む、項目10に記載の方法。
130 ホームノード、HN-Fパーティション
140 電力制御ブロック
145 割込み信号
150 割込みコントローラ
155 割込み、電力割込み
160 マイクロコントローラユニット
170 パーティショングループ
180 パーティショングループ
190 CPUクラスタ
200 キャッシュコヒーレントネットワーク
400 キャッシュコヒーレントネットワーク
410 ハードウェアインタフェース
510 ホームノード
Claims (10)
- キャッシュコヒーレントネットワークであって、
複数のパーティショングループ内に配置された複数のアドレス指定できる受信側パーティションであって、各受信側パーティションが、関連するストレージ、およびプロセッサを有し、各パーティショングループが、パワードメインを有し、前記複数の受信側パーティションが、複数のホームノードパーティショングループ内に配置されたホームノードパーティションであり、各ホームノードパーティションが、複数の要求ノードのうちの1つまたは複数から受信された要求に対して、コヒーレンスポイント/シリアライゼーションポイントとして動作可能である、複数のアドレス指定できる受信側パーティションと、
コヒーレントインターコネクトと、
前記コヒーレントインターコネクトを介して複数のトランザクション要求を前記複数の受信側パーティションに送信するように構成された複数の送信元であって、前記複数の送信元が要求ノードである、複数の送信元と、
前記アドレス指定できる受信側パーティションのうちの1つまたは複数および前記コヒーレントインターコネクトに結合され、前記複数のパーティショングループのうちの1つまたは複数のパーティショングループの各受信側パーティションによって現在の電力状態から新しい電力状態への移行を選択的に制御するように動作可能である電力制御要素と
を備える、ネットワーク。 - 受信側パーティションの前記プロセッサが、前記電力制御要素であり、前記受信側パーティションによって前記現在の電力状態から前記新しい電力状態への移行を制御し、前記受信側パーティションが、電力状態移行コマンドを受信せず、または、複数の電力状態移行コマンドの受信に反応して、前記電力制御要素が、前記複数のパーティショングループにおける配置に関係なく、前記受信側パーティションに、前記現在の電力状態から前記新しい電力状態への電力状態の移行を実行するように命令する、請求項1に記載のネットワーク。
- キャッシュコヒーレントネットワークであって、
複数のパーティショングループ内に配置された複数のアドレス指定できる受信側パーティションであって、各受信側パーティションが、関連するストレージ、およびプロセッサを有し、各パーティショングループが、パワードメインを有する、複数のアドレス指定できる受信側パーティションと、
コヒーレントインターコネクトと、
前記コヒーレントインターコネクトを介して複数のトランザクション要求を前記複数の受信側パーティションに送信するように構成された複数の送信元と、
前記アドレス指定できる受信側パーティションのうちの1つまたは複数および前記コヒーレントインターコネクトに結合され、前記複数のパーティショングループのうちの1つまたは複数のパーティショングループの各受信側パーティションによって現在の電力状態から新しい電力状態への移行を選択的に制御するように動作可能である電力制御要素と、
各受信側パーティションに結合された電力状態レジスタ、および、前記電力制御要素に結合された割込みマスクであって、前記電力制御要素が、前記電力状態レジスタ内に、前記1つまたは複数のパーティショングループの各受信側パーティションについての前記新しい電力状態を記憶するように動作可能であり、また前記電力制御要素が、前記複数の受信側パーティションから受信された電力状態移行の完了の際に、前記割込みマスクでフィルタリングさせるよう動作可能である、電力状態レジスタおよび割込みマスクと
を備える、ネットワーク。 - 前記1つまたは複数のパーティショングループの前記受信側パーティションのそれぞれが、前記受信側パーティションによる、前記現在の電力状態から前記新しい電力状態への移行の実行後、電力状態移行完了メッセージを送信し、前記1つまたは複数のパーティショングループの前記受信側パーティションによる、前記電力状態移行完了メッセージの送信の際に、前記電力制御要素が、前記キャッシュコヒーレントネットワークの割込みコントローラによって受信された割込み信号をアサートする、請求項3に記載のネットワーク。
- 前記電力制御要素が、前記受信側パーティションと関連付けられた状態レジスタビットを、前記受信側パーティションによって送信された前記電力状態移行完了メッセージの受信に応答して更新する、請求項4に記載のネットワーク。
- キャッシュコヒーレントネットワークにおいて電力状態を動的に制御する方法であって、
1つまたは複数のパーティショングループ内に複数のアドレス指定できる受信側パーティションを配置するステップであって、各パーティショングループが、パワードメインを有するステップと、
前記1つまたは複数のパーティショングループの前記複数のアドレス指定できる受信側パーティションによって受信された複数の電力状態移行コマンドに反応して、前記1つまたは複数のパーティショングループの各受信側パーティションが、現在の電力状態から複数の電力状態の新しい電力状態への移行を求める受信された電力状態移行コマンドを実行するステップと、
前記受信側パーティションによる、前記現在の電力状態から前記新しい電力状態への移行が完了したとき、前記1つまたは複数のパーティショングループの各受信側パーティションが、電力状態移行完了メッセージを送信するステップと、
各受信側パーティションによる、前記現在の電力状態から前記新しい電力状態への電力状態移行の完了時に、前記キャッシュコヒーレントネットワークの電力制御要素の電力割込みマスクでフィルタリングさせるステップと
を含む、方法。 - キャッシュコヒーレントネットワークにおいて電力状態を動的に制御する方法であって、
1つまたは複数のパーティショングループ内に複数のアドレス指定できる受信側パーティションを配置するステップであって、各パーティショングループが、パワードメインを有するステップと、
前記1つまたは複数のパーティショングループの前記複数のアドレス指定できる受信側パーティションによって受信された複数の電力状態移行コマンドに反応して、前記1つまたは複数のパーティショングループの各受信側パーティションが、現在の電力状態から複数の電力状態の新しい電力状態への移行を求める受信された電力状態移行コマンドを実行するステップと、
前記受信側パーティションによる、前記現在の電力状態から前記新しい電力状態への移行が完了したとき、前記1つまたは複数のパーティショングループの各受信側パーティションが、電力状態移行完了メッセージを送信するステップと、
前記1つまたは複数のパーティショングループのすべての受信側パーティションが前記現在の状態から前記新しい状態への電力状態移行を完了すると、割込み信号をアサートするステップと
を含む、方法。 - キャッシュコヒーレントネットワークにおいて電力状態を動的に制御する方法であって、
1つまたは複数のパーティショングループ内に複数のアドレス指定できる受信側パーティションを配置するステップであって、各パーティショングループが、パワードメインを有するステップと、
前記1つまたは複数のパーティショングループの前記複数のアドレス指定できる受信側パーティションによって受信された複数の電力状態移行コマンドに反応して、前記1つまたは複数のパーティショングループの各受信側パーティションが、現在の電力状態から複数の電力状態の新しい電力状態への移行を求める受信された電力状態移行コマンドを実行するステップと、
前記受信側パーティションによる、前記現在の電力状態から前記新しい電力状態への移行が完了したとき、前記1つまたは複数のパーティショングループの各受信側パーティションが、電力状態移行完了メッセージを送信するステップと、
受信側パーティションと関連付けられた状態レジスタビットを、前記受信側パーティションからの電力状態移行完了メッセージの受信に反応して更新するステップと
を含む、方法。 - 前記キャッシュコヒーレントネットワークの電力制御要素が、各受信側パーティションに、前記新しい電力状態を提供するステップであって、第1の受信側パーティションおよび第2の受信側パーティションに対する前記複数の電力状態のうちの前記新しい電力状態が異なっている、ステップと、
前記複数の受信側パーティションのうちのある受信側パーティションのプロセッサが、前記受信側パーティションによる、前記現在の電力状態から前記新しい電力状態への移行を制御するステップであって、電力状態移行コマンドが、前記受信側パーティションによって受信されないステップ、または、前記キャッシュコヒーレントネットワークのハードウェアインタフェースを介した第2の複数の電力状態移行コマンドの受信に反応して、前記キャッシュコヒーレントネットワークの電力制御要素が、前記1つまたは複数のパーティショングループにおける各アドレス指定できる受信側パーティションに、前記複数の電力状態移行コマンドを送信するステップと、
前記1つまたは複数のパーティショングループの前記複数の受信側パーティションのそれぞれの前記電力状態をいつ移行するかを決定するために、前記複数のパーティショングループのうちの1つまたは複数の、前記複数の受信側パーティションの1つまたは複数のアクティビティパラメータを監視するステップと、
前記1つまたは複数のパーティショングループにおける前記複数のアドレス指定できる受信側パーティションの前記配置を変更することにより、前記1つまたは複数のパーティショングループを再構成するステップと、
前記1つまたは複数のパーティショングループの各受信側パーティションが、前記現在の電力状態から前記新しい電力状態への移行を求める前記受信された電力状態移行コマンドに反応して、前記受信側パーティションに関連付けられたストレージをフラッシュするステップと
をさらに含む、請求項6に記載の方法。 - キャッシュコヒーレントネットワークにおいて電力状態を動的に制御する方法であって、
1つまたは複数のパーティショングループ内に複数のアドレス指定できる受信側パーティションを配置するステップであって、各パーティショングループが、パワードメインを有するステップと、
前記1つまたは複数のパーティショングループの前記複数のアドレス指定できる受信側パーティションによって受信された複数の電力状態移行コマンドに反応して、前記1つまたは複数のパーティショングループの各受信側パーティションが、現在の電力状態から複数の電力状態の新しい電力状態への移行を求める受信された電力状態移行コマンドを実行するステップと、
前記受信側パーティションによる、前記現在の電力状態から前記新しい電力状態への移行が完了したとき、前記1つまたは複数のパーティショングループの各受信側パーティションが、電力状態移行完了メッセージを送信するステップと、
各受信側パーティションの電力状態レジスタ内に、前記新しい電力状態を記憶するステップと
を含む、方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/965,184 US10591977B2 (en) | 2015-12-10 | 2015-12-10 | Segregated power state control in a distributed cache system |
| US14/965,184 | 2015-12-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017107557A JP2017107557A (ja) | 2017-06-15 |
| JP6940271B2 true JP6940271B2 (ja) | 2021-09-22 |
Family
ID=59019649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016227654A Active JP6940271B2 (ja) | 2015-12-10 | 2016-11-24 | 分散キャッシュシステムにおける分離型電力状態制御 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10591977B2 (ja) |
| JP (1) | JP6940271B2 (ja) |
| CN (1) | CN107066071B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7762894B2 (ja) | 2021-02-24 | 2025-10-31 | パナソニックIpマネジメント株式会社 | データ記録装置及びデータ記録装置の制御方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3609656B2 (ja) * | 1999-07-30 | 2005-01-12 | 株式会社日立製作所 | コンピュータシステム |
| US7134052B2 (en) * | 2003-05-15 | 2006-11-07 | International Business Machines Corporation | Autonomic recovery from hardware errors in an input/output fabric |
| US7606976B2 (en) * | 2006-10-27 | 2009-10-20 | Advanced Micro Devices, Inc. | Dynamically scalable cache architecture |
| US7865746B2 (en) * | 2006-12-27 | 2011-01-04 | International Business Machines Corporation | Power state control for a desktop blade in a blade server system |
| US8725953B2 (en) | 2009-01-21 | 2014-05-13 | Arm Limited | Local cache power control within a multiprocessor system |
| US8015337B2 (en) | 2009-03-23 | 2011-09-06 | Arm Limited | Power efficient interrupt detection |
| US8433873B2 (en) * | 2010-03-04 | 2013-04-30 | Apple Inc. | Disposition instructions for extended access commands |
| US8751833B2 (en) | 2010-04-30 | 2014-06-10 | Arm Limited | Data processing system |
| US20130036270A1 (en) | 2011-08-04 | 2013-02-07 | The Regents Of The University Of Michigan | Data processing apparatus and method for powering down a cache |
| US8463960B2 (en) | 2011-08-08 | 2013-06-11 | Arm Limited | Synchronisation of data processing systems |
| US9477600B2 (en) | 2011-08-08 | 2016-10-25 | Arm Limited | Apparatus and method for shared cache control including cache lines selectively operable in inclusive or non-inclusive mode |
| US8949547B2 (en) | 2011-08-08 | 2015-02-03 | Arm Limited | Coherency controller and method for data hazard handling for copending data access requests |
| US20130042252A1 (en) | 2011-08-08 | 2013-02-14 | Arm Limited | Processing resource allocation within an integrated circuit |
| US8868941B2 (en) * | 2011-09-19 | 2014-10-21 | Sonics, Inc. | Apparatus and methods for an interconnect power manager |
| US9218285B2 (en) | 2012-11-26 | 2015-12-22 | Arm Limited | Variable mapping of memory accesses to regions within a memory |
| CN103049422B (zh) * | 2012-12-17 | 2013-11-27 | 浪潮电子信息产业股份有限公司 | 一种具有多cache一致性域的多处理器节点系统构建方法 |
| US9317102B2 (en) * | 2013-01-03 | 2016-04-19 | Apple Inc. | Power control for cache structures |
| US9881680B2 (en) * | 2014-06-03 | 2018-01-30 | Qualcomm Incorporated | Multi-host power controller (MHPC) of a flash-memory-based storage device |
| US9823730B2 (en) * | 2015-07-08 | 2017-11-21 | Apple Inc. | Power management of cache duplicate tags |
-
2015
- 2015-12-10 US US14/965,184 patent/US10591977B2/en active Active
-
2016
- 2016-11-24 JP JP2016227654A patent/JP6940271B2/ja active Active
- 2016-11-24 CN CN201611053011.1A patent/CN107066071B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017107557A (ja) | 2017-06-15 |
| CN107066071B (zh) | 2021-08-31 |
| US10591977B2 (en) | 2020-03-17 |
| US20170168548A1 (en) | 2017-06-15 |
| CN107066071A (zh) | 2017-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103365631B (zh) | 用于存储器访问的动态库模式寻址 | |
| JP5583180B2 (ja) | 仮想gpu | |
| CN104919417B (zh) | 用于在每线程的基础上跟踪tlb清除的装置、方法、系统和计算机可读存储介质 | |
| CN106537361B (zh) | 用于通过组和通路将缓存灵活划分成组件缓存的方法和装置 | |
| CN103218208B (zh) | 用于实施成形的存储器访问操作的系统和方法 | |
| CN113448504A (zh) | 具有用于实现内部固态驱动器操作的外部软件执行的固态驱动器 | |
| US9755994B2 (en) | Mechanism for tracking age of common resource requests within a resource management subsystem | |
| US9836325B2 (en) | Resource management subsystem that maintains fairness and order | |
| EP2480975B1 (en) | Configurable cache for multiple clients | |
| US9710306B2 (en) | Methods and apparatus for auto-throttling encapsulated compute tasks | |
| WO2016160136A1 (en) | Fail-safe write back caching mode device driver for non volatile storage device | |
| US10095548B2 (en) | Mechanism for waking common resource requests within a resource management subsystem | |
| JP2012522290A (ja) | キャッシュにおけるウエイ割り当て及びウエイロックのための方法 | |
| CN109997113B (zh) | 用于数据处理的方法和装置 | |
| CN103309702A (zh) | 用于并行线程子集的一致加载处理 | |
| JP2023543231A (ja) | スケーラブル領域ベースのディレクトリ | |
| CN103176943A (zh) | 用于功率优化的多处理器同步的方法 | |
| TW201344435A (zh) | 用於在階層式快取設計之快取記憶體間有效通訊的方法及設備 | |
| JP7126136B2 (ja) | 再構成可能なキャッシュアーキテクチャおよびキャッシュコヒーレンシの方法 | |
| US20160026436A1 (en) | Dynamic Multi-processing In Multi-core Processors | |
| US11853787B2 (en) | Dynamic platform feature tuning based on virtual machine runtime requirements | |
| KR20220113505A (ko) | 제로 값 메모리 압축 | |
| Zhang et al. | Fuse: Fusing stt-mram into gpus to alleviate off-chip memory access overheads | |
| US11592892B2 (en) | Power control circuitry for controlling power domains | |
| JP6940271B2 (ja) | 分散キャッシュシステムにおける分離型電力状態制御 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210902 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6940271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |