JP6940371B2 - Chip electronic components and modules - Google Patents
Chip electronic components and modules Download PDFInfo
- Publication number
- JP6940371B2 JP6940371B2 JP2017205320A JP2017205320A JP6940371B2 JP 6940371 B2 JP6940371 B2 JP 6940371B2 JP 2017205320 A JP2017205320 A JP 2017205320A JP 2017205320 A JP2017205320 A JP 2017205320A JP 6940371 B2 JP6940371 B2 JP 6940371B2
- Authority
- JP
- Japan
- Prior art keywords
- cover portion
- chip
- type electronic
- electronic component
- particle swarm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本開示は、チップ型の電子部品およびモジュールに関する。 The present disclosure relates to chip-type electronic components and modules.
コンデンサ、圧電素子、インダクタおよび抵抗部品などに代表されるチップ型電子部品は、近年、モバイル型の電子機器への需要からますます小型化が要求されている(例えば、特許文献1を参照)。 In recent years, chip-type electronic components represented by capacitors, piezoelectric elements, inductors, resistor components, and the like are increasingly required to be miniaturized due to the demand for mobile electronic devices (see, for example, Patent Document 1).
本開示のチップ型電子部品は、絶縁部と該絶縁部の内部に設けられた導体部とを有し、電気特性を発現する有効部と、該有効部の少なくとも一部を覆うように配置された絶縁性のカバー部と、を有する部品本体を備えており、前記カバー部は複数のセラミック粒子が焼結した粒子群組織を複数有しており、前記カバー部を前記有効部側に位置する内部カバー部と、最表面に位置するように前記内部カバー部に配置された表層カバー部として分けたときに、前記表層カバー部に形成された複数の前記粒子群組織は一部が空間を介して隣り合っている。 The chip-type electronic component of the present disclosure has an insulating portion and a conductor portion provided inside the insulating portion, and is arranged so as to cover an effective portion that exhibits electrical characteristics and at least a part of the effective portion. It is provided with a component body having an insulating cover portion, and the cover portion has a plurality of particle group structures in which a plurality of ceramic particles are sintered, and the cover portion is located on the effective portion side. When the inner cover portion and the surface layer cover portion arranged on the inner cover portion so as to be located on the outermost surface are separated, the plurality of particle group structures formed on the surface layer cover portion partially pass through a space. Next to each other.
本開示のモジュールは、上記のチップ型電子部品が基板上に実装されている。 In the module of the present disclosure, the above-mentioned chip type electronic components are mounted on a substrate.
図1は、チップ型電子部品の一実施形態を示す透視斜視図である。図2は、図1のii−ii線断面図である。図3は、図1のA部を拡大した平面図である。図4は、図1のB部を拡大した平面図である。図5は、図2のC部を拡大した断面図である。図6は、図3のD部を拡大した平面図である。 FIG. 1 is a perspective perspective view showing an embodiment of a chip-type electronic component. FIG. 2 is a cross-sectional view taken along the line ii-ii of FIG. FIG. 3 is an enlarged plan view of part A in FIG. FIG. 4 is an enlarged plan view of a portion B of FIG. FIG. 5 is an enlarged cross-sectional view of portion C of FIG. FIG. 6 is an enlarged plan view of a portion D in FIG.
ここで、図2〜図5について大まかな説明を加える。図2のC部内に記した符号A、Bは、図1におけるA部およびB部にそれぞれ対応する。図3は、表層カバー部9Aにおける粒子群組織13の配置を示している。図4は、内部カバー部9Bの組織を示している。図5は、内部カバー部9B上に表層カバー部9Aを構成する粒子群組織13が配置された状態を示している。
Here, a rough description of FIGS. 2 to 5 will be added. Reference numerals A and B shown in the C portion of FIG. 2 correspond to the A portion and the B portion in FIG. 1, respectively. FIG. 3 shows the arrangement of the
図1に示したチップ型電子部品1は、部品本体3の対向する端部に外部電極5を有する。部品本体3は、有効部7と、有効部7の少なくとも一部を覆うように配置されたカバー部9とを有する。有効部7は、絶縁部7aとその絶縁部7aの内部に設けられた導体部7
bとを有する。有効部7は電気特性を発現する。絶縁部7aおよびカバー部9は、絶縁性のセラミック材料によって形成されている。導体部7bは金属によって形成されている。導体部7bは、所望とする導電性を損なわない範囲で金属の他に金属酸化物を含んでいても良い。
The chip-type
It has b. The
例えば、コンデンサなどのチップ型電子部品1は、対向する外部電極5間に直流電圧が印加された状態で使用されることがある。チップ型電子部品1のサイズが小さくなると、対向する2つの外部電極5間が近くなる。図1に示しているように、符号Lとして示した2つの外部電極5間が近くなってくると、部品本体3の表面3Aを流れる電流が外部電極5間で通じやすくなる。部品本体3の表面3Aを流れる電流はチップ型電子部品1の絶縁性を低下させる可能性がある。言い換えると、チップ型電子部品1は、部品本体3の表面3Aを流れる電流によって絶縁性が低下する可能性がある。本開示はこのような課題に対処したものであり、その目的は、絶縁性の低下の小さいチップ型電子部品1を提供することにある。
For example, a chip-type
チップ型電子部品1では、カバー部9の表面が内部よりも疎な状態である。カバー部9は複数のセラミック粒子11が焼結した焼結体によって形成されている。カバー部9は複数のセラミック粒子11が焼結して形成された粒子群(2次粒子)を単位とする結晶組織を有している。以下、粒子群を単位とする結晶組織のことを粒子群組織13と表記する。粒子群組織13は、主として、カバー部9の表層部分に位置している。粒子群組織13は平坦な形状を成している。ここで、粒子群組織13が主として存在している部分を表層カバー部9Aとする。一方、表層カバー部9A以外の部分は内部カバー部9Bである。内部カバー部9Bは表層カバー部9Aよりも有効部7側に位置する。表層カバー部9Aと内部カバー部9Bとは一体的に焼結している。
In the chip-type
粒子群組織13は、図3に示すように、個々のセラミック粒子11(1次粒子)が粒界相12を介して焼結した結晶組織である。粒界相12は主としてガラス相によって形成されている。1次粒子であるセラミック粒子11は、内部にガラス相などを含まず結晶相だけで形成されている。
As shown in FIG. 3, the
チップ型電子部品1では、表層カバー部9Aは内部カバー部9Bよりも疎な状態である。言い換えると、表層カバー部9Aにおける複数の粒子群組織13は、内部カバー部9B上で、平面方向には空間15を介して存在している。
In the chip type
一方、内部カバー部9Bは、図4に示すように、セラミック粒子11が非晶質相などの粒界相14によって焼結した構造である。
On the other hand, as shown in FIG. 4, the
このチップ型電子部品1では、上記のように、表層カバー部9Aにおける複数の粒子群組織13が内部カバー部9B上で平面方向に空間15を介して存在している形態を成しているため、カバー部9を通過してきた電流は粒子群組織13同士の間を通過し難くなる。これによりチップ型電子部品1は絶縁性の低下が小さくなり耐電圧を高めることができる。
As described above, the chip-type
一方、内部カバー部9Bは、上記したように、表層カバー部9Aよりも緻密質である。内部カバー部9Bが緻密質であるため、チップ型電子部品1に水分など湿潤成分が付着しても、湿潤成分が内部カバー部9Bの表面9Baで遮られ、内部カバー部9B内に侵入し難い。そのためチップ型電子部品1は耐湿性を維持できる。
On the other hand, the
粒子群組織13は、その単位毎に輪郭を有している。その輪郭は、個々のセラミック粒子11の表面または粒界相12を構成しているガラス相の表面となる。粒子群組織13を
形成しているセラミック粒子11の平均粒径は0.5〜2μmであるのが良い。粒子群組織13は表層カバー部9Aを平面視したときの最短径が30μm以上300μm以下であるのが良い。粒子群組織13の最短径が30μm以上であると、セラミック粒子11同士が粒界相12を介して隣り合った結晶組織よりも、一部でもセラミック粒子11同士の平均の間隔を広くすることができる。一方、粒子群組織13の最短径が300μm以下であると、部品本体3の表面3Aに多くの粒子群組織13が形成されるため、部品本体3の表面3Aに電流の障壁となる部分を多く形成することができる。
The
隣り合う粒子群組織13同士の平均の間隔は0.5μm以上2.5μm以下であるのが良い。隣り合う粒子群組織13同士の平均の間隔が0.5μm以上であると、隣り合う粒子群組織13同士の間に絶縁性の高い電流の障壁を形成することができる。一方、隣り合う粒子群組織13同士の平均の間隔が2.5μm以下であると、部品本体3の表面3Aに多くの粒子群組織13を形成することができる。また、粒子群組織13の間の空間15に沿った電流が流れにくくなる。
The average distance between adjacent
粒子群組織13の厚み方向の範囲としては、セラミック粒子11が1個分以上3個以下の範囲であるのが良い。粒子群組織13の厚み方向の範囲がセラミック粒子1個分以上の範囲であると、平面方向に隣り合う粒子群組織13同士の間に絶縁性の高い電流障壁を形成することができる。一方で、3個以下であると、表層カバー部9Aと有効部7との間に緻密な内部カバー部7Bを厚く形成できるため、水分などの湿潤成分が表面3Aから深く入り込みにくくなり、部品本体3の耐湿性を高めることができる。なお、粒子群組織13の厚さは、別の表現をすれば、空間15の深さに対応する。
The range in the thickness direction of the
粒子群組織13の平均の面積は0.03〜0.1mm2であるのが良い。粒子群組織13の平均の面積が0.03mm2以上であると、部品本体3の表面3aに流れる電流を遮れる効果を高くできる。また、粒子群組織13の平均の面積が0.1mm2以下であると、部品本体3の表面3aが多くの粒子群組織13を有することになるため、部品本体3の表面3aに流れる電流を遮れる効果を高めることができる。
The average area of the
図6は、チップ型電子部品の他の態様を示す透視斜視図である。図7は、図6のviii-viii線断面図である。図6および図7に付した各符号は、図1に示したチップ型電子部品
1の図番をそれぞれ20番台にして表したものである。各符号は、21:チップ型電子部品、23:部品本体、25:外部電極、27:有効部、27a:絶縁部、27b:導体部、29:カバー部、29A:表層カバー部、29B:内部カバー部である。その他、23a:部品本体の表面、23b:部品本体の側面、27aa:セラミック層、27bb:内部電極層、である。
FIG. 6 is a perspective perspective view showing another aspect of the chip-type electronic component. FIG. 7 is a cross-sectional view taken along the line viii-viii of FIG. Each reference numeral attached to FIGS. 6 and 7 represents the chip-type
チップ型電子部品21の有効部27は、絶縁部27aの内部に複数の導体部27bを有する。この場合、絶縁部27aは複数のセラミック層27aaにより構成されている。導体部27bも複数の内部電極層27bbによって構成されている。言い換えると、有効部27は、セラミック層27aaと内部電極層27bbとが交互に複数層積層された構造を有している。
The
図6では、内部電極層27bbの層数が3層の積層構造体しか示していないが、上記したチップ型電子部品21は、内部電極層7bbの層数が数百層にも及ぶ多層型の有効部27を備えたチップ型電子部品21にも適用できる。チップ型電子部品21を構成する有効部27は、より多くの内部電極層27bbを有する構造である。このため、チップ型電子部品21では、サイズを固定した場合、部品本体23の中に占める有効部27の体積割合が大きくなると、カバー部29の体積割合を小さくする必要がある。
Although FIG. 6 shows only a laminated structure in which the number of layers of the internal electrode layer 27bb is three, the chip-type
また、有効部27が積層構造体である場合には、部品本体23の中で、内部電極層27bbの層数が増えて、絶縁部27aであるセラミック層27aaの1層当たりの厚みが薄くなる。その結果、有効部27内に内部電極層27bbを起点として電界の発生する場所が多くなる。有効部27が積層構造体である場合には、カバー部29Aの厚みが薄くなり、また、電界が表層カバー部29Aにより近い場所にまで広がりやすくなる。多層型の積層構造体を備えたチップ型電子部品21に電界が印加された際には、内部電極層27bbからカバー層29に電界が広がりやすくなり、表層カバー部29Aに電流が流れやすくなる。
Further, when the
有効部27がこのような積層構造体のタイプである場合に、表層カバー部29Aとして、図1〜図5に示したチップ型電子部品1の構造を適用すると、耐電圧とともに耐湿性の高いチップ型電子部品21を得ることができる。
When the
粒子群組織13を有するカバー部29は、積層構造体の内部電極層27bbに対向している2つの面を少なくとも覆っているのが良い。この場合、2つの面というのは、部品本体23における内部電極層27bbの積層方向の2つの最表面となる。部品本体23の表面23aに粒子群組織13が形成されている場合には、部品本体23の表面23aの内部電極層27bbに対向している2つの表面の全体にわたって形成されているのが良い。粒子群組織13の面積割合は、部品本体23の最表面の面積の90%以上であるのが良い。また、粒子群組織13の面積割合は積層方向の2つの最表面で同程度であるのが良い。この場合、同程度というのは、積層方向の2つの最表面間の粒子群組織13の面積割合の差が10%以内であるという意味である。
The
なお、このチップ型電子部品21においては、内部電極層27bbに対向している2つの表面23aに対して垂直な面である内部電極層27bbの面方向の側面23bは、内部電極層27bbの積層方向の最表面の位置に粒子群組織13が形成されることになる。図6では、粒子群組織13が存在する側面23bの場所を符号23bbで示している。
In the chip-type
図6、7に示したチップ型電子部品21の例としては、積層コンデンサ、積層型圧電素子、積層型インダクタ、積層型の抵抗素子を挙げることができる。
Examples of the chip-type
図8は、モジュールの一実施形態を示す外観斜視図である。図8に示したモジュール31は、上記したチップ型電子部品1、21のうちの少なくとも1種のチップ型電子部品を符号33で表すと、複数個のチップ型電子部品33が基板35上に実装されたものとなる。この場合、モジュール31を構成する基板35上に、上記したチップ型電子部品33を用いると、耐電圧および耐湿性の高いモジュール31を得ることができる。これにより、チップ型電子部品33同士をより近接させて実装することが可能となり、実装密度の高いモジュール31を得ることができる。この場合、実装されるチップ型電子部品33としては、同じ電気特性を示すチップ型電子部品33が複数個実装される場合であっても良いし、この他、電気特性の異なるチップ型電子部品33が複数個実装される場合となってもよい。さらに、図8に示すように、半導体素子37などの能動素子と混載される形態であっても良い。
FIG. 8 is an external perspective view showing an embodiment of the module. In the
次に、上記したチップ型電子部品21の製造方法について、コンデンサを例にして説明する。なお、このような形態は、コンデンサに限らず、圧電素子、インダクタおよび抵抗素子のようなチップ型電子部品にも同様に適用できる。
Next, the method for manufacturing the chip-type
ここで説明するコンデンサの製造方法は、表層カバー部9Aに用いるセラミックグリーンシートおよび内部カバー部9Bに用いるセラミックグリーンシートとして、互いに有機バインダの含有量の異なるセラミックグリーンシートを用いる以外は、コンデンサの慣用
的な製造方法によって作製できる。
In the method for manufacturing a capacitor described here, a conventional capacitor is used except that the ceramic green sheet used for the
例えば、表層カバー部9Aに用いるセラミックグリーンシートとして、内部カバー部9Bに用いるセラミックグリーンシートよりも固形分(セラミック粉末および有機バインダ)の比率を少なくしたものを用いるのが良い。このような方法によれば、部品本体3の極薄い表層部分に、内部よりもガラス相などの液相成分の少ない部分を形成することができる。この場合、表層部分を除いた内部は表層部分よりも緻密質に形成することができる。
For example, as the ceramic green sheet used for the surface
このような製造方法によれば、内部よりもガラス相などの液相成分の少ない部分は、表層カバー部9Aに用いたセラミックグリーンシートの厚み分ではなく、セラミックグリーンシートの表面からセラミック粉末にして数個分の厚みの領域に止まる。これはセラミックグリーンシートを複数層重ねて母体積層体を形成し、焼成を行ったときに、固形分比率の少ない部分が母体積層体および部品本体3の表面付近に偏ってくるためと考えられる。これにより複数の粒子群組織13が空間15を介して存在する表層カバー部9Aを有するたチップ型電子部品1、21を得ることができる。
According to such a manufacturing method, the portion having less liquid phase components such as the glass phase than the inside is made into ceramic powder from the surface of the ceramic green sheet instead of the thickness of the ceramic green sheet used for the surface
以下のように、コンデンサを作製して特性評価を行った。まず、チタン酸バリウムに添加材を加えた誘電体粉末を準備した。次に、上記した誘電体粉末と有機ビヒクル(有機バインダを溶媒に溶解させて調製したもの)とを混合し調製したスリップを用いてドクターブレード法によってセラミックグリーンシートを作製した。セラミックグリーンシートを作製する際の有機ビヒクルに含ませる有機バインダとしてはブチラール系樹脂を用いた。 Capacitors were manufactured and their characteristics were evaluated as follows. First, a dielectric powder prepared by adding an additive to barium titanate was prepared. Next, a ceramic green sheet was prepared by a doctor blade method using a slip prepared by mixing the above-mentioned dielectric powder and an organic vehicle (prepared by dissolving an organic binder in a solvent). A butyral resin was used as the organic binder to be contained in the organic vehicle when producing the ceramic green sheet.
有効部のセラミック層を形成するためのセラミックグリーンシート、内部カバー部を形成するためのセラミックグリーンシートおよび表層カバー部を形成するためのセラミックグリーンシートを作製するためのスリップの組成を表1に示した。表1における溶媒は、エチルアルコールとトルエンとを1:1で混合したものである。ここで、固形分とは、誘電体粉末と有機バインダとを合わせたものである。それぞれのセラミックグリーンシートは、溶媒と固形分との合計が100質量%となるように配合した。 Table 1 shows the composition of the slip for producing the ceramic green sheet for forming the ceramic layer of the effective portion, the ceramic green sheet for forming the inner cover portion, and the ceramic green sheet for forming the surface layer cover portion. rice field. The solvent in Table 1 is a 1: 1 mixture of ethyl alcohol and toluene. Here, the solid content is a combination of the dielectric powder and the organic binder. Each ceramic green sheet was blended so that the total of the solvent and the solid content was 100% by mass.
次に、セラミックグリーンシートの表面に導体パターンとして複数の内部電極パターンを形成してパターンシートを作製した。内部電極パターンを形成するための導体ペースト用の金属としてはニッケル粉末を用いた。導体ペーストを調製するための樹脂としてはエチルセルロースを用いた。エチルセルロースの添加量はニッケル粉末100質量部に対して5質量部とした。溶媒としてはジヒドロターピネオール系溶媒とブチルセロソルブとを混合して用いた。 Next, a plurality of internal electrode patterns were formed as conductor patterns on the surface of the ceramic green sheet to prepare a pattern sheet. Nickel powder was used as the metal for the conductor paste for forming the internal electrode pattern. Ethyl cellulose was used as the resin for preparing the conductor paste. The amount of ethyl cellulose added was 5 parts by mass with respect to 100 parts by mass of nickel powder. As the solvent, a dihydroterpineol solvent and a butyl cellosolve were mixed and used.
次に、作製したパターンシートを複数枚積層してコア積層体を作製した。次いで、コア積層体の上面側および下面側のそれぞれに内部カバー層用のセラミックグリーンシートを重ね、さらに、表層カバー層用のセラミックグリーンシートを重ねて母体積層体を作製した。母体積層体を作製する際に用いた各セラミックグリーンシートの積層枚数を表1に示した。この後、母体積層体を切断してコンデンサの部品本体となる本体成形体を作製した。 Next, a plurality of the prepared pattern sheets were laminated to prepare a core laminate. Next, a ceramic green sheet for the inner cover layer was laminated on each of the upper surface side and the lower surface side of the core laminate, and further, a ceramic green sheet for the surface cover layer was laminated to prepare a base laminate. Table 1 shows the number of laminated ceramic green sheets used when producing the base laminate. After that, the base laminate was cut to prepare a main body molded body to be a component main body of the capacitor.
次に、作製した本体成形体を焼成して部品本体となるコンデンサ本体を作製した。本焼成は、水素−窒素中、最高温度を1080℃に設定した条件で焼成した。この焼成にはローラーハースキルンを用いた。昇温速度は5000℃/hを採用した。 Next, the produced main body molded body was fired to produce a capacitor main body to be a component main body. This firing was carried out under the condition that the maximum temperature was set to 1080 ° C. in hydrogen-nitrogen. A roller kiln was used for this firing. The temperature rising rate was 5000 ° C./h.
次に、作製したコンデンサ本体に対して再酸化処理を行った。再酸化処理の条件は、窒素雰囲気中、最高温度を1000℃に設定し、保持時間を5時間とした。 Next, the produced capacitor body was subjected to a reoxidation treatment. The conditions for the reoxidation treatment were set to a maximum temperature of 1000 ° C. and a holding time of 5 hours in a nitrogen atmosphere.
得られたコンデンサ本体のサイズは、1.5mm×1.5mm×0.7mm、誘電体層の平均厚みは1.1μmであった。内部電極層の平均厚みは0.8μmであった。静電容量の設計値は10μFとした。 The size of the obtained capacitor body was 1.5 mm × 1.5 mm × 0.7 mm, and the average thickness of the dielectric layer was 1.1 μm. The average thickness of the internal electrode layer was 0.8 μm. The design value of the capacitance was 10 μF.
表2に示した試料のうち、試料No.1は、カバー層に表1に示した内部カバー部用および表層カバー部用のセラミックグリーンシートを用いて作製した。試料No.2は、カバー層のすべてに内部カバー層用のセラミックグリーンシートを用いて作製した。なお、試料No.1、2の有効部には、有効部のセラミック層用のセラミックグリーンシートを用いた。
Among the samples shown in Table 2, the sample No. No. 1 was produced by using the ceramic green sheets for the inner cover portion and the surface layer cover portion shown in Table 1 for the cover layer. Sample No. No. 2 was prepared by using a ceramic green sheet for the inner cover layer for all of the cover layers. In addition, sample No. For the
作製したコンデンサについて、以下の評価を行った。 The manufactured capacitors were evaluated as follows.
カバー部における粒子群組織の有無は、コンデンサ本体の表面およびコンデンサ本体の断面を、走査型電子顕微鏡を用いて観察することによって判定した。具体的には走査型電子顕微鏡によって撮影した写真から確認した。撮影倍率は10倍とした。写真を撮影した領域の面積は40mm×30mmとした。 The presence or absence of the particle group structure in the cover portion was determined by observing the surface of the capacitor body and the cross section of the capacitor body using a scanning electron microscope. Specifically, it was confirmed from a photograph taken by a scanning electron microscope. The shooting magnification was set to 10 times. The area of the area where the photograph was taken was 40 mm × 30 mm.
粒子群組織の面積および直径は、表層カバー部を撮影した写真を用いて測定した。この場合、写真上にて粒子群組織の輪郭をトレースし、トレースした輪郭について画像解析により面積を求めた。また、求めた面積から同じ面積を持つ円の直径を求めた。面積および直径は平均値である。 The area and diameter of the particle swarm structure were measured using photographs taken of the surface cover portion. In this case, the contour of the particle swarm structure was traced on the photograph, and the area of the traced contour was determined by image analysis. In addition, the diameter of a circle having the same area was obtained from the obtained area. Area and diameter are average values.
また、表層カバー部については、表面に形成されていた粒子群組織同士が隣接している粒界の状態を判定し、その粒界相(または空間)の幅と深さを測定した。測定は表層カバー部を撮影した写真の領域について、面積:1mm×1.2mmの範囲から任意に2面間粒界を5か所および三重点粒界を5か所抽出して測定し、それぞれ平均値を求めた。 Further, for the surface layer cover portion, the state of the grain boundaries in which the particle group structures formed on the surface are adjacent to each other was determined, and the width and depth of the grain boundary phase (or space) were measured. The measurement was carried out by arbitrarily extracting 5 interfacial grain boundaries and 5 triple point grain boundaries from an area of 1 mm × 1.2 mm in the area of the photograph in which the surface layer cover was taken. The average value was calculated.
試料No.1は、コンデンサ本体の表面に複数のセラミック粒子が焼結した粒子群組織が見られた。一方、粒子群組織が形成されていたコンデンサ本体の内部には、粒子群組織は認められず、セラミック粒子が非晶質相などの粒界相を介して焼結した構造であった。また、試料No.1では、粒子群組織同士の間の粒界は粒界相などの物質が存在しない空間を有する構造になっていた。粒子群組織は平均粒径が0.5〜2μmのセラミック粒子がガラス相を介して焼結した状態で形成されていた。粒子群組織は全体的にセラミック粒子1個分の直径に対応する厚みとなっていた。粒子群組織の平均の面積、隣り合う粒子群組織間の間隔および隣り合う粒子群組織間に形成された空間の深さを表2に示した。 Sample No. In No. 1, a particle swarm structure in which a plurality of ceramic particles were sintered was observed on the surface of the capacitor body. On the other hand, no particle group structure was observed inside the capacitor body on which the particle group structure was formed, and the structure was such that the ceramic particles were sintered via the grain boundary phase such as the amorphous phase. In addition, sample No. In No. 1, the grain boundary between the particle group structures has a structure having a space in which a substance such as a grain boundary phase does not exist. The particle swarm structure was formed in a state where ceramic particles having an average particle size of 0.5 to 2 μm were sintered through the glass phase. The particle swarm structure had a thickness corresponding to the diameter of one ceramic particle as a whole. Table 2 shows the average area of the particle group structures, the spacing between adjacent particle group structures, and the depth of the space formed between the adjacent particle group structures.
試料No.2については、空間を介して形成された粒子群組織は認められず、セラミック粒子が非晶質相などの粒界相を介して焼結した構造であった。 Sample No. Regarding No. 2, no particle swarm structure formed through the space was observed, and the ceramic particles had a structure in which the ceramic particles were sintered via a grain boundary phase such as an amorphous phase.
耐電圧は、昇圧速度を5V/秒(昇圧1)として測定した。試料数は30個とし、平均値を求めた。 The withstand voltage was measured with the boost speed set to 5 V / sec (boost 1). The number of samples was 30, and the average value was calculated.
コンデンサの耐湿性は湿中負荷試験を行って評価した。湿中負荷試験は、温度85℃、湿度85%RH、直流電圧35V印加の条件で行った。 The moisture resistance of the capacitor was evaluated by performing a wet load test. The wet load test was performed under the conditions of a temperature of 85 ° C., a humidity of 85% RH, and a DC voltage of 35 V.
表1および表2より、試料No.1は、湿中負荷試験において故障した試料が無く、耐電圧が150Vであった。一方、試料No.2は、湿中負荷試験において故障した試料は無かったが、耐電圧が120Vであった。 From Table 1 and Table 2, the sample No. In No. 1, there was no sample that failed in the wet load test, and the withstand voltage was 150 V. On the other hand, sample No. No. 2 had a withstand voltage of 120 V, although there was no sample that failed in the wet load test.
1、21、33・・・・チップ型電子部品
3、23・・・・・・・部品本体
5、25・・・・・・・外部電極
7、27・・・・・・・有効部
7a、27a・・・・・絶縁部
7b、27b・・・・・導体部
9、29・・・・・・・カバー部
9A、29A・・・・・表層カバー部
9B、29B・・・・・内部カバー部
11・・・・・・・・・セラミック粒子
12、14・・・・・・粒界相
13・・・・・・・・・粒子群組織
15・・・・・・・・・空間
27aa・・・・・・・セラミック層
27bb・・・・・・・内部電極層
31・・・・・・・・・モジュール
35・・・・・・・・・基板
37・・・・・・・・・半導体素子
1, 21, 33 ... Chip type
Claims (8)
を有する部品本体を備えており、
前記カバー部は複数のセラミック粒子が焼結した粒子群組織を複数有しており、
前記カバー部を前記有効部側に位置する内部カバー部と、最表面に位置するように前記内部カバー部に配置された表層カバー部として分けたときに、
前記表層カバー部に形成された複数の前記粒子群組織は一部が空間を介して隣り合っているチップ型電子部品。 An effective portion having an insulating portion and a conductor portion provided inside the insulating portion and exhibiting electrical characteristics, an insulating cover portion arranged so as to cover at least a part of the effective portion, and an insulating cover portion.
Equipped with a component body that has
The cover portion has a plurality of particle swarm structures in which a plurality of ceramic particles are sintered.
When the cover portion is divided into an inner cover portion located on the effective portion side and a surface layer cover portion arranged on the inner cover portion so as to be located on the outermost surface,
The plurality of particle swarm structures formed on the surface layer cover portion are chip-type electronic components in which some of them are adjacent to each other with respect to space.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017205320A JP6940371B2 (en) | 2017-10-24 | 2017-10-24 | Chip electronic components and modules |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017205320A JP6940371B2 (en) | 2017-10-24 | 2017-10-24 | Chip electronic components and modules |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019079915A JP2019079915A (en) | 2019-05-23 |
| JP6940371B2 true JP6940371B2 (en) | 2021-09-29 |
Family
ID=66628097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017205320A Active JP6940371B2 (en) | 2017-10-24 | 2017-10-24 | Chip electronic components and modules |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6940371B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114207843B (en) * | 2019-07-31 | 2024-04-05 | 株式会社钟化 | Method for manufacturing solar cell, solar cell device, and solar cell module |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4641589B2 (en) * | 2000-05-19 | 2011-03-02 | イビデン株式会社 | Capacitor and multilayer printed wiring board |
| JP4610067B2 (en) * | 2000-09-27 | 2011-01-12 | 京セラ株式会社 | Manufacturing method of wiring board with built-in electric element |
| JP5169316B2 (en) * | 2008-03-04 | 2013-03-27 | Tdk株式会社 | Manufacturing method of multilayer electronic component |
| KR101862396B1 (en) * | 2011-09-08 | 2018-05-30 | 삼성전기주식회사 | Laminated ceramic electronic parts and fabricating method thereof |
-
2017
- 2017-10-24 JP JP2017205320A patent/JP6940371B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019079915A (en) | 2019-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8780523B2 (en) | Multilayer ceramic electronic component | |
| KR101630050B1 (en) | Multi-layered ceramic electronic part | |
| KR101197921B1 (en) | Multi-layered ceramic electronic component | |
| US9042080B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| KR101496814B1 (en) | Multilayered ceramic capacitor, the method of the same and board for mounting the same | |
| CN112331479B (en) | Multilayer capacitor | |
| KR101983129B1 (en) | Multi-layered ceramic electronic parts and method of manufacturing the same | |
| US20130258546A1 (en) | Multilayer ceramic electronic component and fabrication method thereof | |
| CN103887063B (en) | Multilayer ceramic electronic component | |
| US20130229748A1 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| US7710233B2 (en) | Electric multilayer component | |
| US20140063684A1 (en) | Conductive paste composition for external electrode, multilayered ceramic component including the same and manufacturing method thereof | |
| CN110692114B (en) | Multilayer ceramic capacitor structure for use at high power | |
| US10957488B2 (en) | Multilayer ceramic electronic component | |
| CN105097282A (en) | Multilayer ceramic capacitor | |
| JP2026042994A (en) | Multilayer ceramic capacitors | |
| US20240071690A1 (en) | Multilayer electronic component | |
| JP7679413B2 (en) | Multilayer Ceramic Capacitors | |
| CN111755248B (en) | Multilayer ceramic capacitor | |
| US20140098454A1 (en) | Multilayered ceramic electronic component and method of manufacturing the same | |
| JP6940371B2 (en) | Chip electronic components and modules | |
| JP2023098834A (en) | Multilayer electronic component | |
| JP4387150B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP7705582B1 (en) | Multilayer Electronic Components | |
| KR102933564B1 (en) | Ceramic electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210902 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6940371 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |