JP6940398B2 - Capacitor - Google Patents
Capacitor Download PDFInfo
- Publication number
- JP6940398B2 JP6940398B2 JP2017249576A JP2017249576A JP6940398B2 JP 6940398 B2 JP6940398 B2 JP 6940398B2 JP 2017249576 A JP2017249576 A JP 2017249576A JP 2017249576 A JP2017249576 A JP 2017249576A JP 6940398 B2 JP6940398 B2 JP 6940398B2
- Authority
- JP
- Japan
- Prior art keywords
- less
- internal electrode
- lcpt
- electrode layer
- lopt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本開示は、積層型のコンデンサに関する。 The present disclosure relates to multilayer capacitors.
積層型のコンデンサ(以下、コンデンサと表記する。)は、セラミック層と内部電極層とが交互に複数層積層されたコンデンサ本体と、そのコンデンサ本体の端面に設けられた外部電極とを備えた構成となっている(例えば、特許文献1を参照)。 A laminated capacitor (hereinafter referred to as a capacitor) includes a capacitor body in which a plurality of layers of ceramic layers and internal electrode layers are alternately laminated, and an external electrode provided on an end surface of the capacitor body. (See, for example, Patent Document 1).
本開示のコンデンサは、誘電体層と内部電極層とが交互に複数層積層されたコンデンサ本体を備えているコンデンサであって、前記内部電極層が、金属部と、前記内部電極層を厚み方向に貫通する貫通孔と、前記内部電極層内に存在する閉気孔とを有し、前記内部電極層の断面を、該内部電極層が延びている方向である長手方向に測定したときに、前記貫通孔の前記長手方向の長さの平均値をLopとし、前記閉気孔の前記長手方向の長さの平均値をLcpとし、前記内部電極層の前記長手方向の所定の長さLeの範囲内に含まれる前記貫通孔の前記長手方向の長さの合計をLoptとし、前記所定長さLeの範囲内に含まれる前記閉気孔の前記長手方向の長さの合計をLcptとしたときに、Lcpが0.01μm以上1μm以下、Lcpt/Leが2%以上20%以下、Lopが2μm以上20μm以下、Lopt/Leが8%以上29%以下、(Lcpt+Lopt)/Leが22%以上39%以下、およびLcpt/(Lcpt+Lopt)が5%以上71%以下である。 The capacitor of the present disclosure is a capacitor including a capacitor body in which a plurality of layers of dielectric layers and internal electrode layers are alternately laminated, and the internal electrode layer has a metal portion and the internal electrode layer in the thickness direction. a through hole penetrating in, possess a closed pores present in the internal electrode layers, the cross-section of the internal electrode layer, when measured in the longitudinal direction in which the internal electrode layer extends, the The average value of the length of the through hole in the longitudinal direction is Lop, the average value of the length of the closed hole in the longitudinal direction is Lcp, and the inside electrode layer is within the range of the predetermined length Le in the longitudinal direction. When the total length of the through hole included in the above in the longitudinal direction is Lopt and the total length of the closed hole included in the predetermined length Le is Lcpt, Lcp. Is 0.01 μm or more and 1 μm or less, Lcpt / Le is 2% or more and 20% or less, Lop is 2 μm or more and 20 μm or less, Lopt / Le is 8% or more and 29% or less, (Lcpt + Lopt) / Le is 22% or more and 39% or less, And Lcpt / (Lcpt + Lopt) is 5% or more and 71% or less.
近年、例えば、モバイル型の電子機器のさらなる小型化および高性能化に伴い、コンデンサは小型・高容量化とともに、耐電圧の向上が求められている。 In recent years, for example, with the further miniaturization and higher performance of mobile electronic devices, capacitors are required to be smaller and have a higher capacity and to have an improved withstand voltage.
実施形態のコンデンサは、コンデンサ本体1の対向する2つの端面にそれぞれ外部電極3を有する。コンデンサ本体1は、誘電体層5と内部電極層7とが交互に積層された構成である。コンデンサ本体1では、誘電体層5および内部電極層7の積層数を少なく図示しているが、本実施形態はこれに限らず、積層数が数百層にも及ぶ構成まで含まれる。
The capacitor of the embodiment has
実施形態のコンデンサは、内部電極層7が、金属部7aとともに、当該内部電極層7を厚み方向に貫通する貫通孔9と、内部電極層7内に存在する閉気孔11とを有する。
The capacitor of the embodiment has an
内部電極層7内に存在する貫通孔9および閉気孔11を、図3、図4および図5を基にして説明する。図3は、図2のA部を拡大した断面図であり、コンデンサ本体1の縦断面における一部分を示した拡大図である。この場合、1層の内部電極層7が上下から2つの誘電体層5に挟まれた状態を成している。図3では、内部電極層7の断面を、その内部電極層7が延びている方向である長手方向に測定したときの所定の長さLeは、貫通孔9および閉気孔11がそれぞれ1個となっているが、実際の長さLeの範囲内には、貫通孔9および閉気孔11がそれぞれ複数個づつ含まれる。図4は、図2のiv−iv線断面図である。図4は、積層された誘電体層5と内部電極層7とを平面視した状態を示している。図5は、図2のiv−iv線断面におけるA部周辺を拡大した平面透視図である。
The through
実施形態のコンデンサにおいて、内部電極層7は貫通孔9および閉気孔11を有してい
る。貫通孔9には誘電体層5の磁器の一部が入り充填されている場合がある。閉気孔11の内部は空の状態である。
In the capacitor of the embodiment, the
内部電極層7が貫通孔9と閉気孔11とを有する場合には、内部電極層7が貫通孔9と閉気孔11とを合わせた割合と同程度に、内部電極層7が貫通孔9だけを有する場合に比較して、内部電極層7の有効面積の低下を抑えることができる。これによりコンデンサの静電容量の低下を抑えることができる。静電容量をより設計値に近い値にすることができる。また、以下に示す理由により耐電圧を高めることができる。
When the
コンデンサに電圧が印加されると、図4に示すように、内部電極層7の全体に電子e−が充電されるようになる。この場合、電子e−はマイナスの電荷を持っている。このため電子e−は内部電極層7内において反発し合っている。この場合、内部電極層7(金属部7a)以外の領域15(空気または誘電体層5の一部の磁器の部分)は、内部電極層7の金属部7aに比較して電子e−の濃度が低くなっている。
When a voltage is applied to the capacitor, as shown in FIG. 4, electrons e − are charged to the entire
コンデンサに十分高い電圧が印加されると、内部電極層7では電子e−がそれ以上移動できないような状態になる。このため、内部電極層7に貫通孔9および閉気孔11が無く、全面が金属部7aによって構成されている場合には、電子e−は、内部電極層7の中で角部7dおよびエッジ部7eに偏って分布する傾向にある。
When a sufficiently high voltage is applied to the capacitor, the electron e − cannot move any further in the
これに対し、図5に示すように、内部電極層7の面内に貫通孔9や閉気孔11など金属部7a以外の領域15が存在すると、元々、内部電極層7の中で、角部7dおよびエッジ部7eに偏って分布していた電子e−が、貫通孔9および閉気孔11などの近傍(符号7c)にも分布するようになる。つまり、内部電極層7中に存在していた電子e−の偏在が緩和され、内部電極層7の角部7dおよびエッジ部7eにおける電子e−の密度が低くなる。言い換えると、内部電極層7の角部7dおよびエッジ部7eにおける電束密度を低くすることができる。これにより内部電極層7の面内において電束(電気力線を束ねたもの)密度の高い部分によって生じる電気力線の出発点を分散させることができる。その結果、電束密度D/ε(比誘電率)=E(電界の強さ)の関係式から分かるように、局所的な電束密度の低下により、内部電極層7の角部7dおよびエッジ部7eにおける電界強度を低くすることができる。これによりコンデンサに局所的に生じる電界強度が低くなり、耐電圧の低下を抑えることができる。
On the other hand, as shown in FIG. 5, when the
この場合、適用されるコンデンサとしては、誘電体層5の厚みが0.4μm以上6μm以下、内部電極層7の厚みが0.8μm以上2μm以下であり、誘電体層5および内部電極層7を1ペアとしたときの積層数が200層以上にもなる小型・高積層のコンデンサが好適なものとなる。
In this case, as the applied capacitor, the thickness of the
また、内部電極層7の断面を、内部電極層7が延びている方向である長手方向に測定したときに、金属部7aと貫通孔9と閉気孔11とを含めた所定の長さをLeとする。貫通孔9の長手方向の長さの平均値をLopとする。閉気孔11の長手方向の長さの平均値をLcpとする。内部電極層7の長手方向の所定の長さLeの範囲内に含まれる貫通孔9の長手方向の長さの合計をLoptとし、所定長さLeの範囲内に含まれる閉気孔11の長手方向の長さの合計をLcptとする。このとき、内部電極層7に存在する貫通孔9の平均径(Lop)は2μm以上20μm以下、貫通孔9の割合(Lopt/Le)は8%以上29%以下、閉気孔11の平均径(Lcp)は0.01μm以上1μm以下、閉気孔11の割合(Lcpt/Le)は2%以上20%以下、貫通孔9と閉気孔11とを合わせた割合(Lcpt+Lopt)/Leは22%以上39%以下、貫通孔9と閉気孔11とを合わせた割合に対する閉気孔11の割合Lcpt/(Lcpt+Lopt)は5%以上71%以下であるのが良い。このとき内部電極層7の被覆率は70%以上92%以下である
のが良い。この場合、内部電極層7の被覆率は、(Le−Lopt)/Leとして求められる値である。
Further, when the cross section of the
実施形態のコンデンサは、後述するように、上記した内部電極層7に存在する貫通孔9の平均径(Lop)、貫通孔9の割合(Lopt/Le)、閉気孔11の平均径(Lcp)、閉気孔11の割合(Lcpt/Le)、貫通孔9と閉気孔11とを合わせた割合に対する閉気孔11の割合(Lcpt/(Lcpt+Lopt)、貫通孔9と閉気孔11とを合わせた割合(Lcpt+Lopt)/Leおよび内部電極層7の被覆率を限定すると、耐電圧および静電容量を高めることができる。また、クラックなどの発生割合を低くすることができる。
As will be described later, the capacitor of the embodiment has an average diameter (Lop) of through
以下、貫通孔9および閉気孔11の長さおよび割合の求め方について、図3を基にして説明する。まず、コンデンサ本体1の断面から図2に示すA部に相当する領域を抽出する。この場合、抽出する領域は、金属部7aとともに、それぞれ複数の貫通孔9および閉気孔11を含むようにする。抽出する領域は、境界に貫通孔9および閉気孔11が含まれない範囲とする。領域の境界は、領域以外の貫通孔9または閉気孔11と接するようにする。抽出した所定の範囲の全体の長さをLe、貫通孔9の長さをLop、および閉気孔11の長さをLcpとする。所定長さLeの範囲内に含まれる複数の貫通孔9の長さの合計をLopt、閉気孔11の長さの合計をLcptとする。この場合、貫通孔9の長さLopおよび閉気孔11の長さLcpを求める場合には、内部電極層7の厚み方向において閉気孔11の中央部を通る位置とする。抽出した領域に含まれる貫通孔9および閉気孔11のそれぞれの長さを測定し、それぞれに平均値を求める。貫通孔9の割合は、貫通孔9の長さの合計Loptを用いて、Lopt/Leから求める。閉気孔11の割合は、閉気孔11の長さLcptを用いて、Lcpt/Leから求める。貫通孔9の割合と閉気孔11の割合とを合わせた割合は(Lcpt+Lopt)/Leから求める。貫通孔9の割合と閉気孔11の割合とを合わせた割合(Lcpt+Lopt)に対する閉気孔11の割合はLcpt/(Lcpt+Lopt)から求める。なお、上記した各値は、A部に相当する領域を複数の箇所抽出し、それらの平均値から求めても良い。
Hereinafter, how to obtain the length and ratio of the through
実施形態のコンデンサを構成する誘電体層5は、チタン酸バリウムを主成分とする結晶粒子9を主体として含んでいる誘電体磁器が好適である。また、内部電極層7は、銀、パラジウムあるいはこれらの合金、またはニッケル、銅、タングステン、モリブデンおよびこれらを複合させた材料が好適なものとなる。
As the
次に、実施形態のコンデンサを製造する方法について説明する。このコンデンサは、内部電極層用の導体パターンを形成するための金属粉末として微粒の金属粉末を用いること、コンデンサ本体となる成形体の脱脂条件および焼成条件を後述のように制御する以外は、コンデンサの慣用的な製造方法によって作製する。この場合、脱脂条件の中では水素濃度および保持温度が主要な条件となる。焼成条件の中では水素濃度および昇温速度が主要な条件となる。 Next, a method of manufacturing the capacitor of the embodiment will be described. This capacitor uses fine metal powder as the metal powder for forming the conductor pattern for the internal electrode layer, and controls the degreasing conditions and firing conditions of the molded body, which is the main body of the capacitor, as described later. It is manufactured by the conventional manufacturing method of. In this case, the hydrogen concentration and the holding temperature are the main conditions in the degreasing conditions. Among the firing conditions, the hydrogen concentration and the rate of temperature rise are the main conditions.
この場合、コンデンサ本体となる成形体を脱脂、焼成する工程において、脱脂を比較的低い温度で行う。また、脱脂は所定の時間保持する条件を採用する。脱脂を比較的低い温度で行い、かつ所定の時間保持する条件を採用することで、焼成温度が最高温度に達する前の段階において、内部電極層7中に導体ペースト中に含まれていた有機成分(炭素)を意図的に残存させる。残存した有機成分により金属粉末同士の間にネックを形成することができる。また、焼成は昇温速度を高くした条件で行う。焼成では、内部電極層7が焼結する温度領域において、従来のコンデンサを製造する条件よりも水素の濃度を低くした条件に設定する。こうした条件で焼成を行うことにより、内部電極層7が焼結する温度領域において、脱脂後に残存していた有機成分(炭素)が内部電極層7中で気化し、内部電極
層7中に閉気孔11を形成することができる。なお、上記した条件においては、導体パターンを構成している金属粉末が局所的に集まり焼結するため、同時に貫通孔9が形成される。貫通孔9および閉気孔11の平均径および存在割合は上記した脱脂条件および焼成条件によって変化させることができる。
In this case, in the step of degreasing and firing the molded body to be the capacitor body, degreasing is performed at a relatively low temperature. In addition, degreasing adopts the condition of holding for a predetermined time. By adopting the condition that degreasing is performed at a relatively low temperature and held for a predetermined time, the organic component contained in the conductor paste in the
以下、コンデンサの例として積層セラミックコンデンサを具体的に作製して誘電特性の評価を行った。まず、原料粉末として、純度が99.9%であり、Ba/Tiのモル比が1.005のチタン酸バリウム粉末および(Ba+Ca)/Tiのモル比が1.005のカルシウムを0.5原子%含むチタン酸バリウム粉末を準備し、これに以下の成分を添加して誘電体粉末を調製した。誘電体粉末の組成は、チタン酸バリウム粉末100モルに対して、V2O5粉末を0.05モル、MgO粉末を0.7モル、希土類元素(Dy2O3)の酸化物粉末を0.4モル、MnCO3粉末を0.2モルとし、さらに焼結助剤(SiO2=55,BaO=20,CaO=15,Li2O=10(モル%)のガラス粉末)を原料粉末(チタン酸バリウム粉末またはカルシウムを含むチタン酸バリウム粉末)100質量部に対して1質量部添加したものとした。 Hereinafter, as an example of the capacitor, a monolithic ceramic capacitor was specifically manufactured and the dielectric characteristics were evaluated. First, as raw material powder, 0.5 atoms of barium titanate powder having a purity of 99.9% and a molar ratio of Ba / Ti of 1.005 and calcium having a molar ratio of (Ba + Ca) / Ti of 1.005. Barium titanate powder containing% was prepared, and the following components were added thereto to prepare a dielectric powder. Composition of the dielectric powder is against barium powder 100 moles titanate, V 2 O 5 powder with 0.05 mol, 0.7 mol of MgO powder, the oxide powder of a rare earth element (Dy 2 O 3) 0 .4 mol, MnCO 3 powder is 0.2 mol, and sintering aid (SiO 2 = 55, BaO = 20, CaO = 15, Li 2 O = 10 (mol%) glass powder) is added as a raw material powder ( 1 part by mass was added to 100 parts by mass of barium titanate powder or barium titanate powder containing calcium).
次に、得られた誘電体粉末を、ポリビニルブチラール樹脂と、トルエンおよびアルコールの混合溶媒中に投入し、直径0.5mmのジルコニアボールを用いて湿式混合してセラミックスラリを調製し、ドクターブレード法により平均厚みが6μmのセラミックグリーンシートを作製した。 Next, the obtained dielectric powder was put into a mixed solvent of polyvinyl butyral resin and toluene and alcohol, and wet-mixed using a zirconia ball having a diameter of 0.5 mm to prepare a ceramic rally, and a doctor blade method was performed. To prepare a ceramic green sheet having an average thickness of 6 μm.
次に、このセラミックグリーンシートの上面にニッケル(Ni)を主成分とする導体ペーストを矩形状の内部電極パターンとなるように複数形成した。内部電極パターンを形成するための導体ペーストは、表1に示すように平均粒径が0.15μm以上0.2μm以下のニッケル粉末を用いた。このニッケル100質量部に対してチタン酸バリウム粉末を共材として10質量部添加したものを用いた。 Next, a plurality of conductor pastes containing nickel (Ni) as a main component were formed on the upper surface of the ceramic green sheet so as to form a rectangular internal electrode pattern. As the conductor paste for forming the internal electrode pattern, nickel powder having an average particle size of 0.15 μm or more and 0.2 μm or less was used as shown in Table 1. A material obtained by adding 10 parts by mass of barium titanate powder as a co-material to 100 parts by mass of this nickel was used.
次に、内部電極パターンを印刷したセラミックグリーンシートを300枚積層し、その上下面に内部電極パターンを印刷していないセラミックグリーンシートをそれぞれ20枚積層し、プレス機を用いて温度60℃、圧力107Pa、時間10分の条件で密着させて積層体を作製し、しかる後、この積層体を、所定の寸法に切断してコンデンサ本体成形体を形成した。 Next, 300 ceramic green sheets on which the internal electrode pattern was printed were laminated, and 20 ceramic green sheets on which the internal electrode pattern was not printed were laminated on the upper and lower surfaces thereof, and the temperature was 60 ° C. and the pressure was increased using a press machine. A laminated body was produced by bringing them into close contact with each other under the conditions of 10 7 Pa and 10 minutes, and then the laminated body was cut to a predetermined size to form a capacitor main body molded body.
次に、コンデンサ本体となる生の成形体を表1に示す条件にて、脱脂および焼成を行い、コンデンサ本体を作製した。この焼成にはバッチ式焼成炉を用いた。 Next, the raw molded body to be the capacitor body was degreased and fired under the conditions shown in Table 1 to prepare the capacitor body. A batch firing furnace was used for this firing.
次に、作製したコンデンサ本体に対して再酸化処理を行った。再酸化処理の条件は、窒素雰囲気中、最高温度を1000℃に設定し、保持時間を5時間とした。 Next, the produced capacitor body was subjected to a reoxidation treatment. The conditions for the reoxidation treatment were set to a maximum temperature of 1000 ° C. and a holding time of 5 hours in a nitrogen atmosphere.
焼成後に得られたコンデンサ本体は、長さが3.2mm、幅が1.6mm、厚みが1.6mmであった。誘電体層の平均厚みは5μmであった。内部電極層の平均厚みは表2に示した。内部電極層の1層当たりの有効面積は1.78mm2であった。ここで有効面積とは、コンデンサ本体の異なる端面にそれぞれ露出するように積層方向に交互に形成された内部電極層同士の重なる部分の面積のことである。 The capacitor body obtained after firing had a length of 3.2 mm, a width of 1.6 mm, and a thickness of 1.6 mm. The average thickness of the dielectric layer was 5 μm. The average thickness of the internal electrode layer is shown in Table 2. The effective area of the internal electrode layer per layer was 1.78 mm 2 . Here, the effective area is the area of the overlapping portion of the internal electrode layers formed alternately in the stacking direction so as to be exposed on different end faces of the capacitor body.
次に、コンデンサ本体をバレル研磨した後、コンデンサ本体の両端部にCu粉末とガラスとを含んだ外部電極ペーストを塗布し、850℃で焼き付けを行って外部電極を形成した。その後、電解バレル機を用いて、この外部電極3の表面に、順にNiメッキ及びSnメッキを行い、積層セラミックコンデンサを作製した。
Next, after barrel polishing the capacitor body, an external electrode paste containing Cu powder and glass was applied to both ends of the capacitor body and baked at 850 ° C. to form an external electrode. Then, using an electrolytic barrel machine, the surface of the
次に、作製した積層セラミックコンデンサについて以下の評価を行った。 Next, the following evaluation was performed on the produced multilayer ceramic capacitor.
内部電極層中の貫通孔および閉気孔についての評価は、上述したように、図3に示した方法により行った。閉気孔および貫通孔の長さとその割合は、コンデンサの断面から図2に示すA部に相当する領域をコンデンサの縦断面から抽出して測定した。抽出した部分の数はコンデンサの積層方向の中段の領域でありかつ幅方向の中央部から3か所とした。この場合、抽出した各領域にはそれぞれ3〜10個の貫通孔および閉気孔が含まれていた。抽出した各領域における全体の長さをLe、貫通孔の長さをLop、および閉気孔の長さをLcpとした。貫通孔の長さの合計をLoptおよび閉気孔の長さの合計をLcptとした。この場合、貫通孔の長さLopおよび閉気孔の長さLcpを求める場合には、内部電極層の厚み方向において閉気孔の中央部を通る位置を測定した。貫通孔の割合はLopt/Leから求めた。閉気孔の割合はLcpt/Leから求めた。貫通孔の割合と閉気孔の割合とを合わせた割合は、(Lcpt+Lopt)/Leから求めた。貫通孔の割合と閉気孔の割合とを合わせた割合に対する閉気孔の割合は、Lcpt/(Lcpt+Lopt)から求めた。表2には、貫通孔の長さLop、閉気孔の長さLcpおよびこれらから求まる各割合を平均値として示した。 As described above, the evaluation of the through holes and the closed pores in the internal electrode layer was performed by the method shown in FIG. The lengths of the closed air holes and the through holes and their ratios were measured by extracting the region corresponding to the part A shown in FIG. 2 from the cross section of the condenser from the vertical cross section of the condenser. The number of extracted portions was the middle region in the capacitor stacking direction and three locations from the central portion in the width direction. In this case, each extracted region contained 3 to 10 through holes and closed pores, respectively. The total length of each extracted region was Le, the length of the through hole was Lop, and the length of the closed pore was Lcp. The total length of the through holes was defined as Lopt, and the total length of the closed pores was defined as Lcpt. In this case, when determining the length Lop of the through hole and the length Lcp of the closed pore, the position passing through the central portion of the closed hole was measured in the thickness direction of the internal electrode layer. The ratio of through holes was determined from Lopt / Le. The ratio of closed pores was determined from Lcpt / Le. The combined ratio of the ratio of through holes and the ratio of closed pores was obtained from (Lcpt + Lopt) / Le. The ratio of the closed pores to the combined ratio of the ratio of the through holes and the ratio of the closed pores was obtained from Lcpt / (Lcpt + Lopt). Table 2 shows the length Lop of the through hole, the length Lcp of the closed pore, and each ratio obtained from these as an average value.
クラックの発生率は、再酸化処理した後のコンデンサ本体をランダムに500個抜き取り、外観検査によって求めた。 The crack occurrence rate was determined by visually inspecting 500 capacitors at random after the reoxidation treatment.
静電容量は、室温(25℃)において、LCRメータを用いて、温度25℃、周波数1.0kHz、AC電圧を1.0Vrmsとして測定した。 The capacitance was measured at room temperature (25 ° C.) using an LCR meter at a temperature of 25 ° C., a frequency of 1.0 kHz, and an AC voltage of 1.0 Vrms.
耐電圧は、昇圧速度を5V/秒として測定した。試料数は30個とし、平均値を求めた。 The withstand voltage was measured with the boost speed as 5 V / sec. The number of samples was 30, and the average value was calculated.
内部電極層用の導体ペーストに平均粒径が0.15μm以上0.19μm以下のニッケル粉末を用い、焼成時の昇温速度を300℃/h以上1000℃/h以下として作製した試料3〜13は、いずれの試料にも内部電極層中に閉気孔が観察された。これらの試料は静電容量が4.5μF以上5.1μF以下であった。また、耐電圧が381V以上451Vであった。クラックの発生率は500個中3個以下であった。
これらの試料は、内部電極層に存在する貫通孔の平均径(Lop)が2μm以上20μm以下、貫通孔の割合(Lopt/Le)が8%以上29%以下、閉気孔の平均径(Lcp)が0.01μm以上1μm以下、閉気孔の割合(Lcpt/Le)が2%以上20%以下、貫通孔と閉気孔とを合わせた割合(Lopt+Lcpt)/Leが22%以上39%以下、貫通孔と閉気孔とを合わせた割合に対する閉気孔の割合Lcpt/(Lcpt/Lcot)が5%以上71%以下であった。また、内部電極層の被覆率が70%以上92%以下であった。 In these samples, the average diameter (Lop) of through-holes existing in the internal electrode layer is 2 μm or more and 20 μm or less, the ratio of through-holes (Lopt / Le) is 8% or more and 29% or less, and the average diameter of closed pores (Lcp). Is 0.01 μm or more and 1 μm or less, the ratio of closed pores (Lcpt / Le) is 2% or more and 20% or less, the combined ratio of through holes and closed pores (Lopt + Lcpt) / Le is 22% or more and 39% or less, through holes. The ratio of the closed pores to the combined ratio of the closed pores and the closed pores Lcpt / (Lcpt / Lcot) was 5% or more and 71% or less. The coverage of the internal electrode layer was 70% or more and 92% or less.
これらの試料の中で、試料No.4〜6、9〜13は、耐電圧が400V以上451V
以下であった。これらの試料は、閉気孔の平均径(Lcp)が0.5μm以上1μm以下、貫通孔と閉気孔とを合わせた割合(Lopt+Lcpt)/Leが28%以上39%以下であった。
Among these samples, sample No. 4 to 6 and 9 to 13 have a withstand voltage of 400 V or more and 451 V.
It was as follows. In these samples, the average diameter of the closed pores (Lcp) was 0.5 μm or more and 1 μm or less, and the combined ratio of the through holes and the closed pores (Lopt + Lcpt) / Le was 28% or more and 39% or less.
さらに、これらの試料の中で、試料No.4〜6および9〜12は、耐電圧が402V以上451V以下であり、また、クラックの発生が見られなかった。これらの試料は、閉気孔の割合Lcpt/Leが2%以上16%以下、貫通孔の平均径(Lop)が3μm以上20μm以下、貫通孔の割合Lopt/Leが15%以上29%以下であった。また、内部電極層の被覆率が70%以上85%以下であった。 Furthermore, among these samples, sample No. In 4 to 6 and 9 to 12, the withstand voltage was 402 V or more and 451 V or less, and no crack was observed. In these samples, the ratio of closed pores Lcpt / Le was 2% or more and 16% or less, the average diameter of through holes (Lop) was 3 μm or more and 20 μm or less, and the ratio of through holes Lopt / Le was 15% or more and 29% or less. rice field. The coverage of the internal electrode layer was 70% or more and 85% or less.
またさらに、これらの試料の中で、試料No.4、5および9は、耐電圧が430V以上451V以下であった。これらの試料は、貫通孔の平均径(Lop)が12μm以上15μm以下、貫通孔の割合Lopt/Leが19%以上20%以下、閉気孔の平均径が0.6μm以上1μm以下、閉気孔の割合Lcpt/Leが10%以上16%以下。貫通孔と閉気孔とを合わせた割合(Lpp+Lcp)が30%以上35%以下、貫通孔と閉気孔とを合わせた割合に対する閉気孔の割合(Lcp/Lco)が34%以上46%以下であった。また、内部電極層の被覆率は80%以上81%以下であった。 Furthermore, among these samples, sample No. 4, 5 and 9 had a withstand voltage of 430 V or more and 451 V or less. In these samples, the average diameter of the through-holes (Lop) is 12 μm or more and 15 μm or less, the ratio of through-holes Lopt / Le is 19% or more and 20% or less, the average diameter of the closed pores is 0.6 μm or more and 1 μm or less, and the closed pores. Ratio Lcpt / Le is 10% or more and 16% or less. The ratio of the through hole and the closed air hole (Lpp + Lcp) is 30% or more and 35% or less, and the ratio of the closed air hole to the total ratio of the through hole and the closed air hole (Lcp / Lco) is 34% or more and 46% or less. rice field. The coverage of the internal electrode layer was 80% or more and 81% or less.
これに対し、内部電極層用の導体ペーストに平均粒径が0.2μmのニッケル粉末を用い、焼成時の昇温速度を100℃/hとして作製した試料1、2には、内部電極層中に閉気孔が観察されなかった。これらの試料は静電容量が4.5〜4.7μFであったが、耐電圧が365Vであった。また、クラックの発生率が500個中1個であった。 On the other hand, samples 1 and 2 prepared by using nickel powder having an average particle size of 0.2 μm as the conductor paste for the internal electrode layer and setting the rate of temperature rise during firing to 100 ° C./h are included in the internal electrode layer. No closed pores were observed. These samples had a capacitance of 4.5-4.7 μF, but a withstand voltage of 365 V. In addition, the crack occurrence rate was 1 in 500.
1・・・・・・・・・・コンデンサ本体
3・・・・・・・・・・外部電極
5・・・・・・・・・・誘電体層
7・・・・・・・・・・内部電極層
7a・・・・・・・・・金属部
9・・・・・・・・・・貫通孔
11・・・・・・・・・閉気孔
1 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・
Claims (4)
前記内部電極層が、金属部と、前記内部電極層を厚み方向に貫通する貫通孔と、前記内部電極層内に存在する閉気孔とを有し、
前記内部電極層の断面を、該内部電極層が延びている方向である長手方向に測定したときに、
前記貫通孔の前記長手方向の長さの平均値をLopとし、
前記閉気孔の前記長手方向の長さの平均値をLcpとし、
前記内部電極層の前記長手方向の所定の長さLeの範囲内に含まれる前記貫通孔の前記長手方向の長さの合計をLoptとし、
前記所定長さLeの範囲内に含まれる前記閉気孔の前記長手方向の長さの合計をLcptとしたときに、
Lcpが0.01μm以上1μm以下、Lcpt/Leが2%以上20%以下、
Lopが2μm以上20μm以下、Lopt/Leが8%以上29%以下、
(Lcpt+Lopt)/Leが22%以上39%以下、
およびLcpt/(Lcpt+Lopt)が5%以上71%以下である、
コンデンサ。 A capacitor having a capacitor body in which a plurality of layers of a dielectric layer and an internal electrode layer are alternately laminated.
The internal electrode layers, and organic metal portion, and a through hole penetrating the inner electrode layer in the thickness direction, and a closed pores present in the internal electrode layers,
When the cross section of the internal electrode layer is measured in the longitudinal direction, which is the direction in which the internal electrode layer extends,
The average value of the lengths of the through holes in the longitudinal direction was defined as Lop.
Let Lcp be the average value of the lengths of the closed pores in the longitudinal direction.
The total length of the through hole in the longitudinal direction included in the range of the predetermined length Le in the longitudinal direction of the internal electrode layer is defined as Lot.
When the total length of the closed pores in the longitudinal direction included in the predetermined length Le range is Lcpt,
Lcp is 0.01 μm or more and 1 μm or less, Lcpt / Le is 2% or more and 20% or less,
Lop is 2 μm or more and 20 μm or less, Lopt / Le is 8% or more and 29% or less,
(Lcpt + Lopt) / Le is 22% or more and 39% or less,
And Lcpt / (Lcpt + Lopt) is 5% or more and 71% or less.
Capacitor.
Lopが12μm以上15μm以下、Lopt/Leが19%以上20%以下、Lop is 12 μm or more and 15 μm or less, Lopt / Le is 19% or more and 20% or less,
(Lopt+Lcpt)/Leが30%以上35%以下、およびLcpt/(Lcpt+Lopt)が34%以上46%以下である、請求項3に記載のコンデンサ。The capacitor according to claim 3, wherein (Lopt + Lcpt) / Le is 30% or more and 35% or less, and Lcpt / (Lcpt + Lopt) is 34% or more and 46% or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017249576A JP6940398B2 (en) | 2017-12-26 | 2017-12-26 | Capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017249576A JP6940398B2 (en) | 2017-12-26 | 2017-12-26 | Capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019114753A JP2019114753A (en) | 2019-07-11 |
| JP6940398B2 true JP6940398B2 (en) | 2021-09-29 |
Family
ID=67223824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017249576A Active JP6940398B2 (en) | 2017-12-26 | 2017-12-26 | Capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6940398B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7585990B2 (en) * | 2021-06-16 | 2024-11-19 | 株式会社村田製作所 | Multilayer ceramic electronic components |
| JPWO2023243159A1 (en) * | 2022-06-16 | 2023-12-21 | ||
| JPWO2023243160A1 (en) * | 2022-06-16 | 2023-12-21 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855753A (en) * | 1994-08-10 | 1996-02-27 | Taiyo Yuden Co Ltd | Layered ceramic capacitor and manufacture thereof |
| JPH09260198A (en) * | 1996-03-25 | 1997-10-03 | Taiyo Yuden Co Ltd | Multilayer capacitor |
| KR101761939B1 (en) * | 2012-04-26 | 2017-07-26 | 삼성전기주식회사 | Laminated ceramic electronic parts and manufacturing method thereof |
-
2017
- 2017-12-26 JP JP2017249576A patent/JP6940398B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019114753A (en) | 2019-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9136058B2 (en) | Laminated ceramic electronic component and manufacturing method therefor | |
| KR101952843B1 (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component | |
| JP4786604B2 (en) | Dielectric porcelain and multilayer ceramic capacitor using the same | |
| US8315037B2 (en) | Dielectric ceramic and laminated ceramic capacitor | |
| JP5668037B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP2014204113A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| KR20130013438A (en) | Laminated ceramic electronic parts | |
| JPWO2010013414A1 (en) | Multilayer ceramic capacitor | |
| JP5780856B2 (en) | Multilayer ceramic capacitor | |
| JP2018117051A (en) | Multilayer ceramic capacitor | |
| JP2012169620A (en) | Multilayer ceramic electronic component and method for manufacturing the same | |
| JP4782598B2 (en) | Multilayer ceramic capacitor | |
| US11062847B2 (en) | Capacitor component and method for manufacturing the same | |
| JP2018186224A (en) | Multilayer ceramic capacitor and method for manufacturing the same | |
| JP2013214698A (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component including the same | |
| JP2013098312A (en) | Multilayer ceramic capacitor | |
| JP6940398B2 (en) | Capacitor | |
| KR102107029B1 (en) | multilayer ceramic electronic component and method of manufacturing the same | |
| KR101761940B1 (en) | Multilayered electronic elements and method for preparing the same | |
| JP6075457B2 (en) | Ceramic green sheet, multilayer ceramic capacitor manufacturing method, and multilayer ceramic capacitor | |
| JP6781065B2 (en) | Capacitor | |
| JP5046432B2 (en) | Dielectric porcelain and multilayer electronic components | |
| JP5857116B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP2010212503A (en) | Laminated ceramic capacitor | |
| JP6737723B2 (en) | Capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210902 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6940398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |