Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6946463B2 - ワードライン抵抗を低下させる方法 - Google Patents
[go: Go Back, main page]

JP6946463B2 - ワードライン抵抗を低下させる方法 - Google Patents

ワードライン抵抗を低下させる方法 Download PDF

Info

Publication number
JP6946463B2
JP6946463B2 JP2019557809A JP2019557809A JP6946463B2 JP 6946463 B2 JP6946463 B2 JP 6946463B2 JP 2019557809 A JP2019557809 A JP 2019557809A JP 2019557809 A JP2019557809 A JP 2019557809A JP 6946463 B2 JP6946463 B2 JP 6946463B2
Authority
JP
Japan
Prior art keywords
liner
substrate
layer
tungsten
present disclosure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019557809A
Other languages
English (en)
Other versions
JP2020522877A (ja
Inventor
イーホン チェン，
イーホン チェン，
ヨン ウー，
ヨン ウー，
チア チョン チン，
チア チョン チン，
シンリャン ル，
シンリャン ル，
シュリーニヴァース ガンディコッタ，
シュリーニヴァース ガンディコッタ，
ツーチン トアン，
ツーチン トアン，
アブヒジット バス マリック，
アブヒジット バス マリック，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020522877A publication Critical patent/JP2020522877A/ja
Application granted granted Critical
Publication of JP6946463B2 publication Critical patent/JP6946463B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3454—Amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/416—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials of highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/038—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/098—Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)

Description

［０００１］ 本開示は概して、薄膜を堆積させて処理する方法に関する。具体的には、本開示は、基板内のトレンチを充填するプロセスに関する。
［０００２］ 半導体業界及び電子機器加工業界は、生産歩留りを増大させつつ、より大きな表面積を有する基板上に堆積される層の均一性を高めるための、努力を続けている。このような同じ要因を新材料と組み合わせることで、基板上の単位面積当たりで、より高度な回路集積化がもたらされる。回路集積化が進むにつれて、層の厚みに関する均一性の向上及びプロセス制御に関するニーズが高まっている。その結果、層の特性に対する制御を維持しつつ、コスト効率のよい様態で基板上に層を堆積するための様々な技術が開発されてきた。
［０００３］ ３Ｄ−ＮＡＮＤ製造のためのゲートファーストプロセスフローは、デバイス性能及び柔軟性の点で有益なため興味深い。製造プロセスは、ＳｉＯ２とポリシリコンを交互に重ねる膜スタック（ＯＰスタック）で始まる。このようなスタックは、メモリストリングを構築するため、パターン化されている。ワードラインスリットエッチングは、メモリアレイを画定するために適用され、コンフォーマル誘電体層（ｃｏｎｆｏｒｍａｌ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）はアレイを不動態化するように堆積される。ＯＰスタックベースの３Ｄ−ＮＡＮＤデバイスの１つの大きな欠点は、デバイスのプログラミング、読込及び消去に大きな待ち時間（ｌａｔｅｎｃｙ）をもたらすことである。ポリシリコン固有の半導体的な特徴により、ワードライン抵抗を金属ライン（ゲートラストプロセスのタングステンワードラインなど）のレベルまで下げることは非常に難しい。
［０００４］ したがって、当該技術分野では、低抵抗の３Ｄ−ＮＡＮＤ及び同様のデバイスにワードラインを形成するための方法が必要になっている。
［０００５］ 本開示の一又は複数の実施形態は、基板表面に、間にギャップを有する複数の離間された酸化物層と、離間された酸化物層の間のギャップ内に付与されたポリシリコン層とを、提供すること、を含む処理方法を対象とする。ポリシリコン層は、離間された酸化物層の表面下のある深さまで凹部形成される。ライナーは、離間された酸化物層の上に形成され、凹部形成されたポリシリコン層の上には形成されない。金属層は、ワードラインを形成するため、ライナー上のギャップに堆積される。
［０００６］ 本開示の追加的な実施形態は、基板表面に、間にギャップを有する複数の離間された酸化物層と、離間された酸化物層の間のギャップ内に付与されたポリシリコン層とを、提供すること、を含む処理方法を対象とする。ポリシリコン層は、離間された酸化物層の表面下にある深さまで凹部形成される。ライナーは、離間された酸化物層と凹部形成されたポリシリコン層の上に形成される。金属層は、ワードラインを形成するため、ライナー上のギャップに堆積される。ライナーは離間された酸化物層からエッチングされる。
［０００７］ 本開示のさらなる実施形態は、基板表面に、間にギャップを有する複数の離間された酸化物層と、離間された酸化物層の間のギャップ内に付与されたポリシリコン層とを、提供すること、を含む処理方法を対象とする。ポリシリコン層は、離間された酸化物層の表面の下にある深さで凹部形成される。ＴｉＮライナーは離間された酸化物層の上には形成されるが、凹部形成されたポリシリコン層の上には形成されず、ライナーは約２０Åから約５０Åの範囲内の厚みを有する。タングステン層は、ワードラインを形成するため、ライナーのギャップに堆積される。タングステン層は、基板をタングステン前駆体と反応物質に曝露することによって堆積され、タングステン前駆体は、ＷＦ６、ＷＣｌ６又はＷＣｌ５のうちの一又は複数を含み、反応物質はＨ２を含む。
［０００８］ 上述した本開示の特徴を詳細に理解できるように、上記に要約した本開示を、一部が添付の図面に例示されている実施形態を参照しながら、より具体的に説明する。しかし、添付の図面は本開示の典型的な実施形態のみを示すものであり、したがって、本開示の範囲を限定するものと見なすべきではなく、本開示は他の等しく有効な実施形態も許容しうることに留意されたい。
本開示の一又は複数の実施形態による３Ｄ−ＮＡＮＤデバイスの断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。 本開示の一又は複数の実施形態によるプロセスの概略断面図を示す。
［００１５］ 本開示のいくつかの例示的な実施形態を説明する前に、本開示が以下の説明で提示される構成又は処理ステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態も可能であり、様々な方法で実施又は実行することができる。
［００１６］ 本書で使用する「基板」とは、製造プロセス中に膜処理が実行される任意の基板又は基板上に形成された材料表面のことを指す。例えば、処理が実行されうる基板表面には、用途に応じて、シリコン、酸化シリコン、ストレインドシリコン、シリコン・オン・インシュレータ（ＳＯＩ）、炭素がドープされた酸化シリコン、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに金属、金属窒化物、金属合金、及びその他の導電材料などの任意の他の材料が含まれる。基板は、半導体ウエハを含むが、それに限定されるわけではない。基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、ＵＶ硬化、電子ビーム（ｅビーム）硬化、及び／又はベークするために、基板を前処理プロセスに曝すことができる。基板自体の表面上で直接膜処理することに加えて、本開示では、開示された任意の膜処理ステップは、以下でより詳細に開示される基板上に形成された下層にも実施されうる。「基板表面」という用語は、文脈が示すように、このような下層を含むことが意図されている。したがって、例えば、膜／層又は部分的な膜／層が基板表面上に堆積されている場合、新たに堆積された膜／層の曝露面が基板表面となる。
［００１７］ 図１は、３Ｄ−ＮＡＮＤタイプのデバイスを示す。層のスタック１２は、ソース１０とドレイン１１との間に形成される。各ギャップがワードライン又はワードライン１９が形成されるシェル（又はテンプレート）を形成するように、酸化物層１４の間にギャップを形成するため、スタック１２は、互いから離間された複数の酸化物層１４を有する。スタック１２は、上面１３と側面１５とを有する。
［００１８］ スタック１２は、任意の好適な数の酸化物層１４又はギャップ１６を有しうる。いくつかの実施形態では、スタック１２には、約１０、２０、３０、４０、５０、６０、７０、８０、９０、又は１００個以上のギャップ１６が形成され、それらのギャップ１６は、同数のワードライン１９を形成するために使用されうる。ギャップ１６の数は、個々の酸化物層１４すべてをつなぐメモリストリング１７のいずれかの側で計数される。いくつかの実施形態では、ギャップ１６の数は２の倍数である。いくつかの実施形態では、ギャップの数は２ｎに等しく、ここでｎは任意の正の整数である。いくつかの実施形態では、ギャップ１６の数は約９６個である。
［００１９］ 図に示された実施形態は、３つの酸化物層と２つのギャップ又はワードラインの拡大図を示している。当業者であれば、これらの拡大図は説明を目的として簡略化されていることを理解するであろう。図２Ａから図２Ｆまでは、タングステン置換のためのベースラインフロー経路が描かれている。図２Ａでは、基板１００は、間のポリシリコン層１２０によって離間された複数の酸化物層１１０を有する。
［００２０］ 図２Ｂでは、ポリシリコン層１２０は、異方性のエッチング処理を用いて凹部形成されている。ポリシリコン層１２０は、酸化物層１１０の表面１１２の下方に深さＤで凹部形成されうる。深さＤは、酸化物層１１０の厚み以下の任意の好適な距離になりうる。幾つかの実施形態では、深さＤは、酸化物層１１０の厚みの約１０％から約９０％の範囲内にある。いくつかの実施形態では、深さＤは、酸化物層１１０の厚みの約１０％、２０％、３０％、４０％、５０％、６０％、７０％又は８０％以上である。
［００２１］ いくつかの実施形態では、凹部の深さＤは、すべてのポリシリコン層１２０で実質的に同じである。この態様において、「実質的に同じ」という表現は、任意の層１２０の凹部の深さＤが、すべての層１２０の平均的な凹部の深さＤの約８０％から約１２０％の範囲内にあることを意味する。いくつかの実施形態では、凹部形成されたポリシリコン層１２０は、図２Ｂに示したメモリストリング１７又は下層基板１００を曝露させない。
［００２２］ いくつかの実施形態では、ポリシリコン層の凹部形成は、ＨＦ、ＣＦｘ、ＨＣｌ、Ｃｌ２、ＨＢｒ、Ｂｒ２、Ｈ２、又はこれらの組み合わせのうちの一又は複数を含むエッチャントに層を曝露することを含む。エッチャントは、不活性ガス（例えば、Ｈｅ、Ａｒ、Ｘｅ、Ｎ２）によって希釈されるか、不活性ガスと共に流されうる。いくつかの実施形態では、ポリシリコン層の凹部形成は、エッチング処理を強化するプラズマを含み、当該プラズマはＩＣＰ、ＣＣＰ、遠隔ＣＣＰ、遠隔ＩＣＰ、又は遠隔プラズマ源（ＲＰＳ）になりうる。圧力は、０．１Ｔｏｒｒから１００Ｔｏｒｒまで変化し、ウエハ温度は−１０°Ｃから６５０°Ｃまで変化しうる。
［００２３］ ポリシリコン層１２０に凹部形成した後、オプションのライナー１３０が堆積されうる。いくつかの実施形態では、コンフォーマルライナー１３０が酸化物層１１０及びポリシリコン層１２０の上に形成される。ライナー１３０は、任意の好適な材料でありうる。いくつかの実施形態では、ライナー１３０は窒化チタンを含む。いくつかの実施形態では、ライナー１３０は、基本的に窒化チタンからなる。この態様において、「基本的に窒化チタンからなる」という表現は、ライナーの組成が、原子ベースで約９５％、９８％、又は９９％以上チタン及び窒素であることを意味する。ライナーの厚みは任意の好適な厚みになりうる。いくつかの実施形態では、ライナーは、約１０Åから約１００Åの範囲内、又は約２０Åから約５０Åの範囲内の厚みを有する。いくつかの実施形態では、ライナー１３０は、その後の金属層の接着を改善する。いくつかの実施形態では、ライナー１３０は、金属堆積中のフッ素の拡散をブロックする。
［００２４］ いくつかの実施形態では、ＴｉＮライナーはＡＬＤプロセスによって堆積されうる。例えば、ＴｉＣｌ４とＮＨ３プラズマへの順次曝露は、時間領域ＡＬＤプロセス又は空間ＡＬＤプロセスで使用されうる。圧力は、０．１Ｔｏｒｒから１００Ｔｏｒｒまで変化し、ウエハ温度は３００°Ｃから６５０°Ｃまで変化しうる。これは、単一ウエハチャンバ又は空間ＡＬＤチャンバで処理されうる。
［００２５］ 図２Ｄに示したように、金属１４０は、ポリシリコン層１２０の凹部形成された部分に堆積及び充填されうる。金属１４０はギャップを充填し、オーバーバーデン（ｏｖｅｒｂｕｒｄｅｎ）１４５の層を形成する。オーバーバーデン１４５は、酸化物層１１０間のギャップの外側に堆積した材料である。オーバーバーデンは、金属１４０の堆積に用いられるプロセスに応じて、任意の好適な厚みになりうる。いくつかの実施形態では、オーバーバーデン１４５は、約１Åから約１０００Åの範囲内の厚みを有する。いくつかの実施形態では、オーバーバーデン１４５は、約５Å、１０Å、１５Å、２０Å、２５Å、３０Å、３５Å、４０Å、４５Å、又は約５０Å以上の厚みを有する。
［００２６］ 金属１４０は、ワードラインの用途で使用される任意の好適な金属でありうる。いくつかの実施形態では、金属膜はタングステンを含む。いくつかの実施形態では、金属膜はタングステンを除外する。いくつかの実施形態では、金属膜は基本的にタングステンからなる。この点に関して、「基本的にタングステンからなる」という表現は、バルク金属膜の組成が、原子ベースで約９５％、９８％、又は９９％以上タングステンであることを意味する。バルク金属膜は、別の表面（例えば、酸化物の表面）に接触しうる金属１４０の表面部分を除外するか、さらなる処理に開かれている。これはこれらの領域が、隣接する材料に対し少量の原子拡散を有するか、水素化物末端（ｈｙｄｒｉｄｅ ｔｅｒｍｉｎａｔｉｏｎ）のような何らかの表面部分を有しうるためである。
［００２７］ いくつかの実施形態では、コンフォーマルタングステン膜は、ＡＬＤプロセスを用いて堆積されうる。いくつかの実施形態では、タングステン堆積は、タングステン前駆体と反応物質への順次曝露を含む。いくつかの実施形態では、タングステン前駆体は、ＷＦ６、ＷＣｌ５、ＷＣｌ６又はこれらの組み合わせのうちの一又は複数を含む。いくつかの実施形態では、反応物質はＨ２を含む。
［００２８］ いくつかの実施形態では、領域選択的タングステン充填プロセス（ａｒｅａ−ｓｅｌｅｃｔｉｖｅ ｔｕｎｇｓｔｅｎ ｆｉｌｌ ｐｒｏｃｅｓｓ）が用いられる。領域選択的タングステン充填は、コンフォーマルタングステン堆積と同様になりうる。いくつかの実施形態は、タングステン前駆体として、ＷＦ６、ＷＣｌ５、ＷＣｌ６又はこれらの組み合わせのうちの一又は複数を使用する。いくつかの実施形態は、還元剤として、Ｈ２、ＳｉＨ４、Ｓｉ２Ｈ６、Ｂ２Ｈ６又はこれらの組み合わせのうちの一又は複数を使用する。圧力は、０．１Ｔｏｒｒから１００Ｔｏｒｒまで変化し、ウエハ温度は０°Ｃから６５０°Ｃまで変化しうる。
［００２９］ 図２Ｅに示したように、オーバーバーデン１４５は、ワードライン１４９を分離するため、エッチングで取り除かれうる。いくつかの実施形態では、エッチング処理は、ライナー１３０に実質的に影響を及ぼすことなく、金属１４０を取り除く選択的エッチング処理を含む。
［００３０］ 金属のオーバーバーデン１４５をエッチングした後、ワードライン１４９を形成する酸化物層１１０間のギャップに残存する金属１４０は、スタックの側面と実質的に同一面をなす。この態様において、「実質的に同一面をなす」という表現は、ギャップ内のワードライン１４９が、スタックの側面と±１Åの範囲内にあることを意味する。いくつかの実施形態では、図２Ｆに示したように曝露されたライナー１３０は、酸化物層１１０の側面から取り除かれうる。
［００３１］ 図３Ａ〜図３Ｃは、本開示の別の実施形態を示している。この実施形態では、図３Ａ及び図３Ｂは、ポリシリコン層１２０が表面からある深さだけ凹部形成されている点で、図２Ａ及び図２Ｂと類似している。ポリシリコン層１２０に凹部形成した後、選択的な原子層堆積（ＡＬＤ）プロセスを用いて、金属１４０は凹部領域に直接形成される。例えば、タングステンは、ポリシリコン層１２０上にのみ堆積可能で、酸化物層１１０上には堆積されない。
［００３２］ 図４Ａ及び図４Ｂは、転換反応によって、金属（例えば、タングステン）がワードライン領域に直接充填される、本開示の別の実施形態を示している。図４Ａのポリシリコン層１２０は、シリコンと反応するタングステンハロゲン化物化合物を含むタングステン前駆体に曝露され、揮発性ハロゲン化シリルを形成し、金属タングステン層を形成しうる。
［００３３］ いくつかの実施形態では、タングステン前駆体は、ＷＦ６を含む。いくつかの実施形態では、タングステン前駆体への曝露は、約３００°Ｃから約５５０°Ｃまでの範囲の温度、約１０Ｔから約１００Ｔまでの範囲の圧力で行われる。タングステン前駆体は、希釈剤、キャリアガス又は不活性ガス（例えば、アルゴン）又は反応性ガス（例えば、Ｈ２）になりうる他のガスと共に流されうる。いくつかの実施形態では、タングステン前駆体は、タングステン前駆体と凹部形成された膜との反応を促進する反応性ガスと共に流される。
［００３４］ いくつかの実施形態では、実質的にすべてのポリシリコン膜がタングステンに変換される。この点に関して、「実質的にすべて」という表現は、凹部形成された膜の約９５％、９８％、又は９９％以上がタングステンに変換されることを意味する。実質的にすべての凹部形成された膜を変換するのに要する時間は、例えば、温度、圧力、膜組成、膜の厚み、及びタングステン前駆体に依存する。いくつかの実施形態では、２００〜３００Åのポリシリコンは、５５０℃及び２０Ｔｏｒｒにおいて、約４分未満でタングステンに変換されうる。
［００３５］ 図５Ａ〜図５Ｄは、本開示の別の実施形態を示している。この実施形態では、図５Ａ及び図５Ｂは、ポリシリコン層１２０が表面からある深さだけ凹部形成されている点で、図２Ａ及び図２Ｂと類似している。ポリシリコン層１２０に凹部形成した後、酸化物保護ライナー１３０は、図５Ｃに示したように、酸化物層１１０間のギャップ内に形成されうる。金属１４０は次に、図５Ｄに示したように、凹部領域に直接形成されうる。
［００３６］ 酸化物保護ライナー１３０は、選択的なプロセス及び／又はコンフォーマルプロセスによって堆積されうる。いくつかの実施形態では、ライナーは、ＴｉＮ、ＴｉＳｉＮ、ＴｉＡｌＮ、Ａｌ２Ｏ３又はＴａＮのうちの一又は複数を含みうる。堆積は、１ステップ堆積プロセス、又は、堆積エッチングプロセスになりうる。
［００３７］ 図６Ａ〜図６Ｅは、本開示の別の実施形態を示している。この実施形態では、図６Ａ及び図６Ｂは、ポリシリコン層１２０が表面からある深さだけ凹部形成されている点で、図２Ａ及び図２Ｂと類似している。ポリシリコン層１２０の凹部形成後、ライナー１３０は、図６Ｃに示したように、酸化物層１１０の上に形成され、ポリシリコン層１２０の上には形成されない。金属１４０は、図６Ｄに示したように、凹部領域の上に堆積されうる。ライナー１３０は次に、図６Ｅに示したように、酸化物層１２０の曝露した面から除去されうる。
［００３８］ 一又は複数の実施形態により、基板に、層の形成に先立って、及び／又は層の形成後に処理が施される。この処理は、同じチャンバ内、又は、一又は複数の別個の処理チャンバ内で実施されうる。いくつかの実施形態では、基板は、第１のチャンバから、さらなる処理のために別個の第２のチャンバに移動される。基板は、第１のチャンバから別個の処理チャンバに直接移動されうるか、又は、第１のチャンバから一又は複数の移送チャンバに移動され、次いで別個の処理チャンバへと移動されうる。したがって、処理装置は、移送ステーションと連通している複数のチャンバを備えうる。この種の装置は「クラスタツール（ｃｌｕｓｔｅｒ ｔｏｏｌ）」又は「クラスタシステム（ｃｌｕｓｔｅｒｅｄ ｓｙｓｔｅｍ）」などと称されうる。
［００３９］ クラスタツールは概して、基板の中心検出及び配向、ガス抜き、アニール処理、堆積、及び／又はエッチングを含む様々な機能を実行する、複数のチャンバを備えるモジュールシステムである。一又は複数の実施形態によれば、クラスタツールは、少なくとも第１のチャンバ及び中央移送チャンバを含む。中央移送チャンバは、処理チャンバとロードロックチャンバの間で基板を往復搬送することができるロボットを収容していてよい。移送チャンバは通常、真空条件で維持されており、基板を、あるチャンバから、別のチャンバ及び／またはクラスタツールの前端部に位置付けられたロードロックチャンバへ往復搬送するための、中間ステージを提供している。本発明のために適合されうる二つのよく知られたクラスタツールは、Ｃｅｎｔｕｒａ（登録商標）及びＥｎｄｕｒａ（登録商標）であり、両方とも、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能である。しかしながら、チャンバの実際の配置及び組合せは、本書に記載のプロセスの特定のステップを実施する目的で変更することが可能である。使用可能な他の処理チャンバには、限定するものではないが、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、エッチング、予洗浄、化学洗浄、ＲＴＰなどの熱処理、プラズマ窒化、ガス抜き、配向、ヒドロキシル化、及びその他の基板処理が含まれる。クラスタツール上のチャンバ内でプロセスを実行することにより、その次の膜を堆積させる前に酸化することなく、空気中の不純物による基板の表面汚染を回避することができる。
［００４０］ 一又は複数の実施形態によれば、基板は、継続的に真空条件又は「ロードロック」条件の下にあり、あるチャンバから次のチャンバへと移動されるときに周囲空気に曝露されない。移送チャンバは、このように真空下にあり、真空圧力下に「ポンプダウン」されている。処理チャンバまたは移送チャンバ内には不活性ガスが存在しうる。いくつかの実施形態では、反応物質の一部または全部を除去するために、不活性ガスがパージガスとして使用される。一又は複数の実施形態によれば、反応物質が堆積チャンバから移送チャンバ及び／またはさらなる処理チャンバに移動するのを防止するため、パージガスが堆積チャンバの出口で注入される。このようにして、不活性ガスの流れが、チャンバの出口でカーテンを形成する。
［００４１］ 基板は、単一の基板堆積チャンバ内で処理されてよく、この単一の基板堆積チャンバでは、別の基板が処理される前に単一の基板がロードされ、処理され、かつアンロードされる。基板は、複数の基板が個々に、チャンバの第１の部分の中へとロードされ、チャンバを通って移動し、かつ、チャンバの第２の部分からアンロードされる、コンベヤシステムに類似した連続的な様態で処理されることも可能である。チャンバ及び関連するコンベヤシステムの形状は、直線経路又は曲線経路を形成しうる。さらに、処理チャンバは、カルーセルであってもよい。カルーセルでは、複数の基板が、中心軸の周囲で移動し、且つ、カルーセルの経路全体を通じて、堆積、エッチング、アニール、洗浄などのプロセスに曝される。
［００４２］ 処理中、基板は加熱又は冷却されてもよい。このような加熱または冷却は、限定するものではないが、基板支持体の温度を変化させること、及び、基板表面へ加熱された又は冷却されたガスを流すことを含む、任意の好適な手段によって、達成することができる。ある実施形態では、基板支持体は、伝導的に基板温度を変化させるように制御することができる、ヒータ／クーラを含む。１つ以上の実施形態では、基板温度を局所的に変化させるため、使用するガス（反応性ガスまたは不活性ガス）が加熱または冷却される。ある実施形態では、基板温度を対流によって変化させるため、ヒータ／クーラは、チャンバ内部で基板表面に隣接するように配置される。
［００４３］ 基板はまた、処理中に、静止状態でありうるか、又は回転されうる。回転基板は、連続的に又は不連続なステップで、回転することができる。例えば、基板は、処理全体を通じて回転しうるか、又は、種々の反応性ガス若しくはパージガスへの曝露と曝露との間に、少しずつ回転しうる。処理中に基板を（連続的に或いは段階的に）回転させることは、例えばガス流形状の局所的可変性の影響を最少化することによって、より均一な堆積又はエッチングの生成に役立ちうる。
［００４４］ この明細書全体を通じて、「一実施形態」、「特定の実施形態」、「一又は複数の実施形態」、又は「実施形態」に対する言及は、実施形態に関連して説明されている特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、この明細書全体の様々な箇所での「一又は複数の実施形態で」、「特定の実施形態で」、「一実施形態で」、又は「実施形態で」などの表現は、必ずしも、本開示の同一の実施形態に言及するものではない。さらに、特定の特徴、構造、材料、又は特性は、一又は複数の実施形態において任意の好適な様態で組み合わせることができる。
［００４５］ 本明細書の開示は特定の実施形態を参照して説明されているが、これらの実施形態は、本開示の原理及び用途の例示にすぎないことを理解されたい。本開示の精神及び範囲から逸脱することなく、本開示の方法及び装置に対して様々な改変及び変形を行いうることが、当業者には明らかになろう。このように、本開示は、添付の特許請求の範囲及びその均等物の範囲内である改変例及び変形例を含むことが意図されている。

Claims (13)

  1. 基板表面に、間にギャップを有する複数の離間された酸化物層と、前記離間された酸化物層の間の前記ギャップ内に付与されたポリシリコン層とを、提供することと、
    前記離間された酸化物層の表面下のある深さまで前記ポリシリコン層に凹部形成することと、
    前記離間された酸化物層の上にライナーを形成し、凹部形成された前記ポリシリコン層の上にはライナーを形成しないことと、
    ワードラインを形成するため、前記ライナー上の前記ギャップ内に金属層を堆積することと、
    を含む処理方法。
  2. 前記金属層がタングステンを含む、請求項１に記載の方法。
  3. 前記金属層は、原子ベースで９５％以上タングステンである組成を有する、請求項２に記載の方法。
  4. 前記金属層を堆積させることが、前記基板をタングステン前駆体と反応物質に曝露することを含む、請求項２または３に記載の方法。
  5. 前記タングステン前駆体は、ＷＦ６、ＷＣｌ６又はＷＣｌ５のうちの一又は複数を含み、前記反応物質はＨ２を含む、請求項４に記載の方法。
  6. 前記ライナーは、ＴｉＮ、ＴｉＳｉＮ、ＴｉＡｌＮ、Ａｌ２Ｏ３又はＴａＮのうちの一又は複数を含む、請求項１から５のいずれか一項に記載の方法。
  7. 前記ライナーは、約２０Åから約５０Åの範囲の厚みを有する、請求項６に記載の方法。
  8. 前記ライナーを形成することは、チタン前駆体と窒素反応物質への順次曝露を含む、請求項６または７に記載の方法。
  9. 前記チタン前駆体はＴｉＣｌ４を含み、前記窒素反応物質はＮＨ３を含む、請求項８に記載の方法。
  10. ５０より多くのワードラインがある、請求項１から９のいずれか一項に記載の方法。
  11. 前記ポリシリコン層に凹部形成することは、ＨＦ、ＣＦｘ、ＨＣｌ、Ｃｌ２、ＨＢｒ、Ｂｒ２又はＨ２のうちの一又は複数を含むエッチャントに前記基板を曝露することを含む、請求項１から１０のいずれか一項に記載の方法。
  12. 前記ポリシリコン層に凹部形成することは、プラズマへの曝露を含む、請求項１１に記載の方法。
  13. 前記金属層は、前記離間された酸化物層と同一面をなす、請求項１から１２のいずれか一項に記載の方法。
JP2019557809A 2017-06-05 2018-06-05 ワードライン抵抗を低下させる方法 Active JP6946463B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762515533P 2017-06-05 2017-06-05
US62/515,533 2017-06-05
PCT/US2018/036060 WO2018226696A1 (en) 2017-06-05 2018-06-05 Methods of lowering wordline resistance

Publications (2)

Publication Number Publication Date
JP2020522877A JP2020522877A (ja) 2020-07-30
JP6946463B2 true JP6946463B2 (ja) 2021-10-06

Family

ID=64460103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019557809A Active JP6946463B2 (ja) 2017-06-05 2018-06-05 ワードライン抵抗を低下させる方法

Country Status (5)

Country Link
US (1) US10854511B2 (ja)
JP (1) JP6946463B2 (ja)
KR (1) KR102270458B1 (ja)
CN (1) CN110678972B (ja)
WO (1) WO2018226696A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101985590B1 (ko) * 2017-07-28 2019-06-03 한양대학교 산학협력단 집적도를 개선시킨 3차원 플래시 메모리 및 그 제조 방법
KR20210144776A (ko) * 2019-03-28 2021-11-30 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
US11808715B2 (en) * 2020-04-17 2023-11-07 Onto Innovation Inc. Target for optical measurement of trenches
US11515200B2 (en) * 2020-12-03 2022-11-29 Applied Materials, Inc. Selective tungsten deposition within trench structures

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237218A (ja) * 2000-02-21 2001-08-31 Nec Corp 半導体装置の製造方法
CN1290197C (zh) * 2001-03-12 2006-12-13 株式会社日立制作所 用于制造半导体集成电路器件的方法
KR100777016B1 (ko) * 2006-06-20 2007-11-16 재단법인서울대학교산학협력재단 기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법
JP4864756B2 (ja) * 2007-02-09 2012-02-01 株式会社東芝 Ｎａｎｄ型不揮発性半導体記憶装置
KR101274202B1 (ko) * 2007-12-17 2013-06-14 삼성전자주식회사 웰 전위 제어용 콘택을 가지는 ｎａｎｄ 플래시 메모리소자
KR100966265B1 (ko) * 2008-02-15 2010-06-28 재단법인서울대학교산학협력재단 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법
KR101481104B1 (ko) * 2009-01-19 2015-01-13 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR101495799B1 (ko) * 2009-02-16 2015-03-03 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20110135692A (ko) * 2010-06-11 2011-12-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US10128261B2 (en) * 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
KR20140047014A (ko) * 2010-12-14 2014-04-21 쌘디스크 3디 엘엘씨 수직 선택 디바이스들을 갖는 연속 메쉬 삼차원 비휘발성 저장
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US10403766B2 (en) 2012-12-04 2019-09-03 Conversant Intellectual Property Management Inc. NAND flash memory with vertical cell stack structure and method for manufacturing same
US9230973B2 (en) * 2013-09-17 2016-01-05 Sandisk Technologies Inc. Methods of fabricating a three-dimensional non-volatile memory device
KR102275051B1 (ko) * 2014-01-21 2021-07-07 어플라이드 머티어리얼스, 인코포레이티드 3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택
WO2015145751A1 (ja) * 2014-03-28 2015-10-01 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
US9397107B2 (en) * 2014-06-30 2016-07-19 Sandisk Technologies Llc Methods of making three dimensional NAND devices
WO2016028621A1 (en) * 2014-08-20 2016-02-25 Sandisk Technologies Inc. Floating gate ultrahigh density vertical nand flash memory and method of making thereof
US9331093B2 (en) * 2014-10-03 2016-05-03 Sandisk Technologies Inc. Three dimensional NAND device with silicon germanium heterostructure channel
US9230979B1 (en) * 2014-10-31 2016-01-05 Sandisk Technologies Inc. High dielectric constant etch stop layer for a memory structure
US9570455B2 (en) * 2014-11-25 2017-02-14 Sandisk Technologies Llc Metal word lines for three dimensional memory devices
US9799671B2 (en) * 2015-04-07 2017-10-24 Sandisk Technologies Llc Three-dimensional integration schemes for reducing fluorine-induced electrical shorts
US9397046B1 (en) * 2015-04-29 2016-07-19 Sandisk Technologies Llc Fluorine-free word lines for three-dimensional memory devices
US9627498B2 (en) * 2015-05-20 2017-04-18 Macronix International Co., Ltd. Contact structure for thin film semiconductor
US9716101B2 (en) * 2015-05-20 2017-07-25 Sandisk Technologies Llc Forming 3D memory cells after word line replacement
KR102397797B1 (ko) * 2015-05-27 2022-05-12 램 리써치 코포레이션 순차적인 cvd 프로세스에 의한 저 불소 텅스텐의 증착
JP6110911B2 (ja) * 2015-08-31 2017-04-05 株式会社東芝 不揮発性半導体記憶装置
KR102451170B1 (ko) * 2015-09-22 2022-10-06 삼성전자주식회사 3차원 반도체 메모리 장치
US10290680B2 (en) * 2015-10-30 2019-05-14 Sandisk Technologies Llc ReRAM MIM structure formation
US9947578B2 (en) * 2015-11-25 2018-04-17 Applied Materials, Inc. Methods for forming low-resistance contacts through integrated process flow systems
US9960045B1 (en) * 2017-02-02 2018-05-01 Applied Materials, Inc. Charge-trap layer separation and word-line isolation for enhanced 3-D NAND structure
US10020314B1 (en) * 2017-03-02 2018-07-10 Sandisk Technologies Llc Forming memory cell film in stack opening

Also Published As

Publication number Publication date
US10854511B2 (en) 2020-12-01
CN110678972A (zh) 2020-01-10
WO2018226696A1 (en) 2018-12-13
US20180350606A1 (en) 2018-12-06
JP2020522877A (ja) 2020-07-30
KR102270458B1 (ko) 2021-06-29
CN110678972B (zh) 2023-06-20
KR20190123804A (ko) 2019-11-01

Similar Documents

Publication Publication Date Title
US11236418B2 (en) Bottom-up growth of silicon oxide and silicon nitride using sequential deposition-etch-treat processing
JP7577449B2 (ja) ３ｄ－ｎａｎｄデバイスでのワードライン分離のための方法
KR102271729B1 (ko) 고 종횡비 구조들에서의 갭충전을 위한 방법들
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
US11515170B2 (en) 3D NAND etch
JP2020515082A (ja) 誘電体膜の選択的堆積のための方法及び装置
CN110088875A (zh) 无成核的间隙填充ald工艺
US10014185B1 (en) Selective etch of metal nitride films
US20180033689A1 (en) Seamless Trench Fill Using Deposition/Etch Techniques
US20160322229A1 (en) Methods for selective deposition of metal silicides via atomic layer deposition cycles
JP7144532B2 (ja) 選択的エッチングプロセスの選択性を高める方法
JP6946463B2 (ja) ワードライン抵抗を低下させる方法
CN110612596B (zh) 用于沉积低介电常数膜的方法与设备
US11769666B2 (en) Selective deposition of silicon using deposition-treat-etch process
TWI880060B (zh) 間隙填充的方法
US20240035151A1 (en) Methods of selective deposition of molybdenum

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210915

R150 Certificate of patent or registration of utility model

Ref document number: 6946463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250