Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6948997B2 - Control logic diagram analysis device and control logic diagram analysis method - Google Patents
[go: Go Back, main page]

JP6948997B2 - Control logic diagram analysis device and control logic diagram analysis method - Google Patents

Control logic diagram analysis device and control logic diagram analysis method Download PDF

Info

Publication number
JP6948997B2
JP6948997B2 JP2018208599A JP2018208599A JP6948997B2 JP 6948997 B2 JP6948997 B2 JP 6948997B2 JP 2018208599 A JP2018208599 A JP 2018208599A JP 2018208599 A JP2018208599 A JP 2018208599A JP 6948997 B2 JP6948997 B2 JP 6948997B2
Authority
JP
Japan
Prior art keywords
control logic
logic diagram
component
feature model
search unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2018208599A
Other languages
Japanese (ja)
Other versions
JP2020077079A (en
Inventor
知之 長田
知之 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018208599A priority Critical patent/JP6948997B2/en
Publication of JP2020077079A publication Critical patent/JP2020077079A/en
Application granted granted Critical
Publication of JP6948997B2 publication Critical patent/JP6948997B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Programmable Controllers (AREA)

Description

本願は、制御ロジック図を解析する制御ロジック図解析装置および制御ロジック図解析方法に関するものである。 The present application relates to a control logic diagram analysis device for analyzing a control logic diagram and a control logic diagram analysis method.

上下水道などのためのプラントの開発では、設備の運転仕様を定めた運転方案をフローチャートと論理演算とで記述した制御ロジック図を用いることが多い。しかし、開発するプラントの規模によっては、制御ロジック図が数百枚程度必要とされる場合もあり、制御ロジック図を効率的に作成することが求められている。
制御ロジック図作成の効率化手法の一つに、複数のプラントで共通する処理と、変化する処理(可変処理)を見極め、共通処理と可変処理とを組み合わせて制御ロジック図を作成するプロダクトライン開発がある。共通処理を部品化し、この部品と可変処理とを組み合わせて制御ロジック図を作成することで、効率的にプラントの派生開発を行うことができる。
In the development of plants for water and sewage, control logic diagrams that describe operation plans that define the operation specifications of equipment with flowcharts and logical operations are often used. However, depending on the scale of the plant to be developed, several hundred control logic diagrams may be required, and it is required to efficiently create control logic diagrams.
Product line development that creates a control logic diagram by combining common processing and variable processing by identifying the processing that is common to multiple plants and the processing that changes (variable processing) as one of the methods for improving the efficiency of creating control logic diagrams. There is. By converting common processing into parts and combining these parts with variable processing to create a control logic diagram, it is possible to efficiently carry out derivative development of the plant.

特許文献1に記載された技術では、制御ロジック図中の信号または演算素子の、論理的な接続情報または位置情報を利用することによって、ある制御ロジック図面に記載されたロジックについて、他の制御ロジック図に含まれる類似ロジックを検索することができる。
これにより、記述される頻度の高いロジックを部品化することで、再利用性の高い制御ロジック部品を取得することができる。
In the technique described in Patent Document 1, another control logic is used for the logic described in a certain control logic drawing by using the logical connection information or the position information of the signal or the arithmetic element in the control logic diagram. You can search for similar logic contained in the figure.
As a result, it is possible to acquire highly reusable control logic components by converting the frequently described logic into components.

特許5539301号公報(第6頁、第1図)Japanese Patent No. 5538301 (Page 6, Fig. 1) 特許6297235号公報(第8〜10頁、第2図)Japanese Patent No. 6297235 (pages 8 to 10, FIG. 2)

特許文献1に示される技術では、検索可能な類似ロジックは、基準となるロジックに一致するものであるため、基準となるロジックとは全体のうち一部が異なっているようなロジックを、検索することができないという問題があった。
このため、複数のプラントで共通する共通処理を部品化することができるが、プラントごとに異なる可変処理を適切に抽出することができない。
In the technique shown in Patent Document 1, since the searchable similar logic matches the reference logic, a logic that is partially different from the reference logic is searched for. There was a problem that it could not be done.
Therefore, the common processing common to a plurality of plants can be made into parts, but the variable processing different for each plant cannot be appropriately extracted.

特許文献2には、制御ロジック図から制御ロジック部品の内容を解析するための解析ルールを用いて、制御ロジック図から再利用に適した類似の制御ロジック部品を検索するものが記載されている。
この特許文献2では、基準となる制御ロジックとは全体のうち一部が異なっているような制御ロジックを検索できるものの、類似のものしか検索できないという問題がある。
また、解析ルールを作成する必要があるという問題もあった。
Patent Document 2 describes a method of searching a control logic diagram for a similar control logic component suitable for reuse by using an analysis rule for analyzing the contents of the control logic component from the control logic diagram.
In Patent Document 2, although it is possible to search for a control logic that is partially different from the reference control logic, there is a problem that only similar ones can be searched.
There is also the problem that it is necessary to create analysis rules.

本願は、上記のような課題を解決するための技術を開示するものであり、複数のプラントにおける共通処理とプラントごとの可変処理とを抽出できる制御ロジック図解析装置および制御ロジック図解析方法を提供することを目的とする。 The present application discloses a technique for solving the above-mentioned problems, and provides a control logic diagram analysis device and a control logic diagram analysis method capable of extracting common processing in a plurality of plants and variable processing for each plant. The purpose is to do.

本願に開示される制御ロジック図解析装置は、プラントを制御するための制御ロジック図を記憶した制御ロジック図データベース、複数のプラントで共通に用いられる共通処理を、制御ロジック図を作成するための制御ロジック部品として記憶した制御ロジック部品データベース、この制御ロジック部品データベースの制御ロジック部品について、制御ロジック図データベースの制御ロジック図中で使用されている箇所を検索して、共通処理を検索する共通処理検索部、この共通処理検索部による検索結果に基づいて、プラントごとに変化する可変処理を制御ロジック図から検索する可変処理検索部、共通処理検索部により検索された共通処理と、可変処理検索部により検索された可変処理とに基づき、これら処理間の関連を規定したフィーチャモデルを生成するフィーチャモデル生成部を備えたものである。 The control logic diagram analysis device disclosed in the present application is a control logic diagram database that stores a control logic diagram for controlling a plant, and a control for creating a control logic diagram for common processing commonly used in a plurality of plants. A common processing search unit that searches for common processing by searching the parts used in the control logic diagram of the control logic diagram database for the control logic component database stored as logic components and the control logic components of this control logic component database. , Based on the search result by this common processing search unit, the variable processing search unit that searches the variable processing that changes for each plant from the control logic diagram, the common processing searched by the common processing search unit, and the variable processing search unit It is provided with a feature model generation unit that generates a feature model that defines the relationship between these processes based on the variable processing performed.

本願に開示される制御ロジック図解析装置によれば、複数のプラントにおける共通処理とプラントごとの可変処理とを抽出することができる。 According to the control logic diagram analysis apparatus disclosed in the present application, it is possible to extract common processing in a plurality of plants and variable processing for each plant.

実施の形態1による制御ロジック図解析装置の概略構成を示すブロック図である。FIG. 6 is a block diagram showing a schematic configuration of a control logic diagram analysis device according to the first embodiment. 実施の形態1による制御ロジック図解析装置を実現するハードウェア構成を示すブロック図である。The control logic diagram according to the first embodiment is a block diagram showing a hardware configuration for realizing the analysis device. 実施の形態1による制御ロジック図解析装置の制御ロジック図DBに格納される制御ロジック図の例を示す図である。The control logic diagram according to the first embodiment is a diagram showing an example of a control logic diagram stored in the control logic diagram DB of the analysis device. 実施の形態1による制御ロジック図解析装置のフィーチャモデル生成部から入力されるフィーチャモデルの例を示す図である。FIG. 5 is a diagram showing an example of a feature model input from the feature model generation unit of the control logic diagram analysis device according to the first embodiment. 実施の形態1による制御ロジック図解析装置の制御ロジック部品仕様設定部で設定する部品仕様の例を示す図である。Diagram of Control Logic According to Embodiment 1. FIG. 5 is a diagram showing an example of component specifications set by the control logic component specification setting unit of the analysis device. 実施の形態1による制御ロジック図解析装置の制御ロジック部品仕様設定部の動作を示すフローチャートである。The control logic diagram according to the first embodiment is a flowchart showing the operation of the control logic component specification setting unit of the analysis device. 実施の形態1による制御ロジック図解析装置の共通処理検索部の動作を示すフローチャートである。FIG. 5 is a flowchart showing the operation of the common processing search unit of the control logic diagram analysis device according to the first embodiment. 実施の形態1による制御ロジック図解析装置の共通処理検索部の動作における制御ロジック部品が表れている箇所を記憶する方式の例を示す図である。The control logic diagram according to the first embodiment is a diagram showing an example of a method of storing a place where a control logic component appears in the operation of the common processing search unit of the analysis device. 実施の形態1による制御ロジック図解析装置の可変処理検索部の動作を示すフローチャートである。FIG. 5 is a flowchart showing the operation of the variable processing search unit of the control logic diagram analysis device according to the first embodiment. 実施の形態1による制御ロジック図解析装置のフィーチャモデル生成部の動作を示すフローチャートである。FIG. 5 is a flowchart showing the operation of the feature model generation unit of the control logic diagram analysis device according to the first embodiment. 実施の形態1による制御ロジック図解析装置のフィーチャモデル生成部の部品間設定処理の詳細を示すフローチャートである。FIG. 5 is a flowchart showing details of inter-component setting processing of the feature model generation unit of the control logic diagram analysis device according to the first embodiment. 実施の形態1による制御ロジック図解析装置のフィーチャモデル生成部の部品の並びからフィーチャ間の親子関係を設定する方法の具体例を示す図である。FIG. 5 is a diagram showing a specific example of a method of setting a parent-child relationship between features from an arrangement of parts in a feature model generation unit of the control logic diagram analysis device according to the first embodiment. 実施の形態1による制御ロジック図解析装置のフィーチャモデル生成部の非機能要件設定処理の詳細を示すフローチャートである。FIG. 5 is a flowchart showing details of non-functional requirement setting processing of the feature model generation unit of the control logic diagram analysis device according to the first embodiment. 実施の形態1による制御ロジック図解析装置のフィーチャモデル生成部の非機能要件のフィーチャを生成する例を示す図である。FIG. 5 is a diagram showing an example of generating features of non-functional requirements of the feature model generation unit of the control logic diagram analysis device according to the first embodiment. 実施の形態1による制御ロジック図解析装置のフィーチャモデル生成部の部品間連結処理の詳細を示すフローチャートである。FIG. 5 is a flowchart showing details of inter-component connection processing of the feature model generation unit of the control logic diagram analysis device according to the first embodiment. 実施の形態2による制御ロジック図解析装置の概略構成を示すブロック図である。FIG. 6 is a block diagram showing a schematic configuration of a control logic diagram analysis device according to the second embodiment. 実施の形態2による制御ロジック図解析装置の階層化制御ロジック図解析ルール生成部の動作を示すフローチャートである。FIG. 5 is a flowchart showing the operation of the layered control logic diagram analysis rule generation unit of the control logic diagram analysis device according to the second embodiment. 実施の形態2による制御ロジック図解析装置の階層化制御ロジック図解析ルール生成部が生成する階層化制御ロジック図解析ルールの例を示す図である。The control logic diagram according to the second embodiment is a diagram showing an example of the layered control logic diagram analysis rule generated by the layered control logic diagram analysis rule generation unit of the analysis device.

実施の形態1.
図1は、実施の形態1による制御ロジック図解析装置の概略構成を示すブロック図である。
図1において、制御ロジック図解析装置10は、後述する制御ロジック部品DB(database、データベース、以下、DBという。)11、制御ロジック部品仕様入力部12、制御ロジック部品仕様設定部13、制御ロジック図DB14、共通処理検索部15、可変処理検索部16、フィーチャモデル生成部17、およびフィーチャモデル表示部18を有する。
Embodiment 1.
FIG. 1 is a block diagram showing a schematic configuration of a control logic diagram analysis device according to the first embodiment.
In FIG. 1, the control logic diagram analysis device 10 includes a control logic component DB (database, database, hereinafter referred to as DB) 11, a control logic component specification input unit 12, a control logic component specification setting unit 13, and a control logic diagram. It has a DB 14, a common processing search unit 15, a variable processing search unit 16, a feature model generation unit 17, and a feature model display unit 18.

制御ロジック部品DB11は、複数のプラントで用いられる共通処理である制御ロジック部品資産を記憶する。制御ロジック部品仕様入力部12は、制御ロジック部品DB11中の制御ロジック部品の仕様を入力する。
制御ロジック部品仕様設定部13は、制御ロジック部品DB11中の制御ロジック部品と、制御ロジック部品仕様入力部12で入力された制御ロジック部品の仕様との設定を行う。
制御ロジック図DB14は、プラントを制御する既存の制御ロジック図資産を記憶する。
The control logic component DB 11 stores control logic component assets, which is a common process used in a plurality of plants. The control logic component specification input unit 12 inputs the specifications of the control logic component in the control logic component DB 11.
The control logic component specification setting unit 13 sets the control logic component in the control logic component DB 11 and the specifications of the control logic component input by the control logic component specification input unit 12.
The control logic diagram DB 14 stores existing control logic diagram assets that control the plant.

共通処理検索部15は、制御ロジック部品DB11から取得した制御ロジック部品が、制御ロジック図DB14中の制御ロジック図において使用されている箇所を検索することにより、複数のプラントで共通に用いられている共通処理を検索する。そして、制御ロジック部品の親子関係を抽出する。
可変処理検索部16は、共通処理検索部15で検索された制御ロジック部品の親子関係に基づき、プラント固有の処理である可変処理を検索し、抽出する。
フィーチャモデル生成部17は、共通処理検索部15と可変処理検索部16とで得られた共通処理と可変処理とを木構造として組み合わせることで、フィーチャモデルを生成する。フィーチャモデル表示部18は、フィーチャモデル生成部17の生成結果を表示する。
フィーチャモデルは、対象製品または対象プラントのフィーチャの関連を木構造で表したもので、プロダクトライン開発を実現するために、制御ロジック図の作成に使用される。
The common processing search unit 15 is commonly used in a plurality of plants by searching for a part where the control logic component acquired from the control logic component DB 11 is used in the control logic diagram in the control logic diagram DB 14. Search for common processing. Then, the parent-child relationship of the control logic component is extracted.
The variable processing search unit 16 searches for and extracts variable processing, which is a plant-specific processing, based on the parent-child relationship of the control logic components searched by the common processing search unit 15.
The feature model generation unit 17 generates a feature model by combining the common processing and the variable processing obtained by the common processing search unit 15 and the variable processing search unit 16 as a tree structure. The feature model display unit 18 displays the generation result of the feature model generation unit 17.
A feature model is a tree-structured representation of the relationships between features in a target product or plant and is used to create control logic diagrams to enable product line development.

図2は、実施の形態1による制御ロジック図解析装置を実現するハードウェア構成を示すブロック図である。
図2において、PC(Personal Computer)100は、制御ロジック図解析装置10を実現するハードウェアである。
PC100は、演算を行うCPU(Central Processing Unit、中央演算処理装置)101と、情報を記憶することができる記憶装置102と、キーボードなどの、情報を入力することができる入力装置103と、ディスプレイなどの、信号の出力を行うことができる出力装置104とを有する。この構成は、後述する実施の形態2においても同様である。
FIG. 2 is a block diagram showing a hardware configuration for realizing the control logic diagram analysis device according to the first embodiment.
In FIG. 2, the PC (Personal Computer) 100 is hardware that realizes the control logic diagram analysis device 10.
The PC 100 includes a CPU (Central Processing Unit) 101 that performs calculations, a storage device 102 that can store information, an input device 103 that can input information such as a keyboard, a display, and the like. It has an output device 104 capable of outputting a signal. This configuration is the same in the second embodiment described later.

図1に示す制御ロジック部品仕様設定部13、共通処理検索部15、可変処理検索部16、フィーチャモデル生成部17は、記憶装置102に記憶された情報の一例であるプログラムを用いて、CPU101により実現される。
また、制御ロジック部品DB11、制御ロジック図DB14は、記憶装置102により実現される。
また、制御ロジック部品DB11への制御ロジック部品の入力と、制御ロジック図DB14への制御ロジック図の入力は、入力装置103により実現される。フィーチャモデル表示部18は、出力装置104により実現される。
なお、制御ロジック図解析装置10を実現するハードウェア構成としては、PCに限らず、例えば計算機一般であってもよい。
The control logic component specification setting unit 13, the common processing search unit 15, the variable processing search unit 16, and the feature model generation unit 17 shown in FIG. 1 are operated by the CPU 101 using a program which is an example of the information stored in the storage device 102. It will be realized.
Further, the control logic component DB 11 and the control logic diagram DB 14 are realized by the storage device 102.
Further, the input of the control logic component to the control logic component DB 11 and the input of the control logic diagram to the control logic diagram DB 14 are realized by the input device 103. The feature model display unit 18 is realized by the output device 104.
The hardware configuration for realizing the control logic diagram analysis device 10 is not limited to a PC, and may be, for example, a general computer.

図3は、実施の形態1による制御ロジック図解析装置の制御ロジック図DBに格納される制御ロジック図の例を示す図である。
図3において、論理演算子がMIL論理記号などで示される。制御権切替装置およびリモート制御装置などの設備50、インターロックおよび軽故障などの処理51、これらの間の入出力信号および出力信号のつながりが接続線52で示され、信号の向きが矢印で示されている。信号が分岐する場合は、分岐点56を用いて示される。
なお、論理演算子には、例えば、論理和演算子53、論理積演算子54または否定演算子55などがあり、その他に排他的論理和演算子などがある。
FIG. 3 is a diagram showing an example of a control logic diagram stored in the control logic diagram DB of the control logic diagram analysis device according to the first embodiment.
In FIG. 3, logical operators are indicated by MIL logical symbols and the like. Equipment 50 such as control right switching device and remote control device, processing 51 such as interlock and minor failure, connection of input / output signal and output signal between them is indicated by connection line 52, and signal direction is indicated by arrow. Has been done. If the signal branches, it is indicated using a branch point 56.
The logical operators include, for example, a logical sum operator 53, a logical product operator 54, a negative operator 55, and the like, and an exclusive logical sum operator and the like.

なお、本実施の形態1に関する制御ロジック図は、図3の例に限られず、IEC 61131−3で規定されているFBD(Function Block Diagram)言語またはSFC(Sequential Function Chart)言語などの、処理に対する入力および出力信号と論理演算子との関係性が分かる記法で示されるものであればよい。 The control logic diagram according to the first embodiment is not limited to the example of FIG. 3, and is for processing such as an FBD (Funkion Block Diagram) language or an SFC (Sequential Function Chart) language defined by IEC 61131-3. Anything shown in a notation that understands the relationship between input and output signals and logical operators may be used.

図4は、実施の形態1による制御ロジック図解析装置のフィーチャモデル生成部から入力されるフィーチャモデルの例を示す図である。
図4において、フィーチャ61とは、対象製品または対象プラントが提供する機能、性能などの特徴のことである。フィーチャモデルは、対象製品または対象プラントのフィーチャの関連を木構造で表したものである。
フィーチャの親子関係において、子のフィーチャ側に黒丸62がついている場合は、親のフィーチャにとって子のフィーチャは必須であることを示す。また、同様に子のフィーチャ側に白丸63がついている場合は、親のフィーチャにとって、子のフィーチャはオプションであることを示す。
また、一つの親と二つの子のフィーチャ間で曲線64がある場合は、親のフィーチャにとって、子のフィーチャは代替可能であることを示す。
FIG. 4 is a diagram showing an example of a feature model input from the feature model generation unit of the control logic diagram analysis device according to the first embodiment.
In FIG. 4, the feature 61 is a feature such as a function and a performance provided by the target product or the target plant. A feature model is a tree-structured representation of the relationships between features in a target product or plant.
In the parent-child relationship of features, when a black circle 62 is attached to the child feature side, it indicates that the child feature is indispensable for the parent feature. Similarly, when a white circle 63 is attached to the child feature side, it indicates that the child feature is an option for the parent feature.
Also, if there is a curve 64 between one parent and two child features, it indicates that the child features are substitutable for the parent features.

図4では、下水処理システムには「ポンプ制御」と「バルブ制御」が機能として含まれ、「ポンプ制御」は具体的には、必須の機能である「ポンプON/OFF制御」と、オプションの「インターロック」機能と「遠隔監視」機能から構成されることを示している。
また、「ポンプ制御」の「アラーム要件」は必須であることが定義されているが、この「アラーム要件」は図5で後述する非機能要件である。図4では、「アラーム要件」は「故障発生時にアラーム生成」するか、「アラームを生成しない」のいずれかが必須であることを示している。
In FIG. 4, the sewage treatment system includes "pump control" and "valve control" as functions, and "pump control" is specifically an essential function "pump ON / OFF control" and an optional function. It shows that it consists of an "interlock" function and a "remote monitoring" function.
Further, it is defined that the "alarm requirement" of "pump control" is indispensable, and this "alarm requirement" is a non-functional requirement described later in FIG. In FIG. 4, the “alarm requirement” indicates that either “alarm generation when a failure occurs” or “no alarm generation” is indispensable.

図5は、実施の形態1による制御ロジック図解析装置の制御ロジック部品仕様設定部で設定する部品仕様の例を示す図である。
図5において、制御ロジック部品に対して、この制御ロジック部品を一意に識別する制御ロジック部品ID、制御ロジック部品名、部品の機能を示す機能要件、部品の性能あるいはセキュリティなどを示す非機能要件を対応付ける。
これにより、各制御ロジック部品が有している機能と非機能要件を把握することができる。
なお、この制御ロジック部品仕様は、図5に示されている例に限らず、例えば非機能要件は、数式または論理式などで記述されていてもよい。また、各部品に設定される非機能要件は、一つに限らず、複数設定されていてもよい。
FIG. 5 is a diagram showing an example of component specifications set by the control logic component specification setting unit of the control logic diagram analysis device according to the first embodiment.
In FIG. 5, the control logic component is provided with a control logic component ID that uniquely identifies the control logic component, a control logic component name, a functional requirement indicating the function of the component, and a non-functional requirement indicating the performance or security of the component. Correspond.
This makes it possible to grasp the functional requirements and non-functional requirements of each control logic component.
The control logic component specifications are not limited to the example shown in FIG. 5, and for example, non-functional requirements may be described by mathematical formulas or logical formulas. Further, the non-functional requirements set for each component are not limited to one, and a plurality of non-functional requirements may be set.

図8は、実施の形態1による制御ロジック図解析装置の共通処理検索部の動作における制御ロジック部品が表れている箇所を記憶する方式の例を示す図である。
図8は、後述する共通処理検索部15の動作を示す図7のフローチャート中のステップST601における、制御ロジック部品が表れている箇所を記憶する方式の例を示している。この処理では、複数の制御ロジック部品がどのように関連しているかを記憶する。
FIG. 8 is a diagram showing an example of a method of storing a portion where a control logic component appears in the operation of the common processing search unit of the control logic diagram analysis device according to the first embodiment.
FIG. 8 shows an example of a method of storing a portion where a control logic component appears in step ST601 in the flowchart of FIG. 7 showing the operation of the common processing search unit 15 described later. In this process, how a plurality of control logic components are related is stored.

図8(a)は、「パターン1:直列」を示し、部品1の出力が部品2の入力となっていることを示す。
図8(b)は、「パターン2:直列(間接)」を示し、部品1の出力が部品2の入力になっているが、その間に制御ロジック部品ではない非部品箇所の処理が行われることを示す。
図8(c)は、「パターン3:並列」を示し、部品1と部品2の出力が部品3の入力になっていることを示す。
図8(d)は、「パターン4:並列(間接)A」を示し、部品1と部品2の出力が部品3の入力になっているが、部品1と部品3の間に非部品箇所の処理が行われることを示す。
図8(e)は、「パターン5:並列(間接)B」を示し、部品1と部品2の出力が部品3の入力になっているが、部品2と部品3の間に非部品箇所の処理が行われることを示す。
図8(f)は、「パターン6:並列(間接)C」を示し、部品1と部品2の出力が部品3の入力になっているが、部品1と部品3および部品2と部品3間に非部品箇所の処理が行われることを示す。
FIG. 8A shows “Pattern 1: Series”, indicating that the output of component 1 is the input of component 2.
FIG. 8B shows “Pattern 2: Series (indirect)”, in which the output of the component 1 is the input of the component 2, but the non-component portion that is not the control logic component is processed during that time. Is shown.
FIG. 8C shows “Pattern 3: Parallel”, indicating that the output of component 1 and component 2 is the input of component 3.
FIG. 8D shows "Pattern 4: Parallel (indirect) A", and the outputs of the parts 1 and 2 are the inputs of the parts 3, but there is a non-part part between the parts 1 and 3. Indicates that processing is to be performed.
FIG. 8 (e) shows "Pattern 5: Parallel (indirect) B", and the outputs of the parts 1 and 2 are the inputs of the parts 3, but there is a non-part part between the parts 2 and 3. Indicates that processing is to be performed.
FIG. 8 (f) shows "Pattern 6: Parallel (indirect) C", and the outputs of the parts 1 and 2 are the inputs of the parts 3, but between the parts 1 and 3 and between the parts 2 and the parts 3. Indicates that the processing of non-part parts is performed.

図12は、実施の形態1による制御ロジック図解析装置のフィーチャモデル生成部の部品の並びからフィーチャ間の親子関係を設定する方法の具体例を示す図である。
図12は、後述する図11のステップST821で行う部品の並びから、フィーチャ間の親子関係を設定する方法の具体例を示し、図8の部品間の並びのパターン1、パターン2、およびパターン3の詳細について述べている。
図12(a)は、「パターン1:直列」の場合、図12(b)は、「パターン2:直列(間接)」の場合、図12(c)は、「パターン3:並列」の場合について、フィーチャ間の親子関係を図の右側に示している。
FIG. 12 is a diagram showing a specific example of a method of setting a parent-child relationship between features from the arrangement of parts of the feature model generation unit of the control logic diagram analysis device according to the first embodiment.
FIG. 12 shows a specific example of a method of setting a parent-child relationship between features from the arrangement of parts performed in step ST821 of FIG. 11, which will be described later, and shows patterns 1, pattern 2, and pattern 3 of the arrangement between parts of FIG. Describes the details of.
12 (a) shows the case of "pattern 1: series", FIG. 12 (b) shows the case of "pattern 2: series (indirect)", and FIG. 12 (c) shows the case of "pattern 3: parallel". The parent-child relationship between features is shown on the right side of the figure.

図14は、実施の形態1による制御ロジック図解析装置のフィーチャモデル生成部の非機能要件のフィーチャを生成する例を示す図である。
図14は、後述する図10のステップST801による非機能要件のフィーチャを生成する例を示している。
図14において、部品2の非機能要件1から非機能要件Nを取得し、フィーチャ「部品2の機能」の子フィーチャ(必須)として設定している。
FIG. 14 is a diagram showing an example of generating features of non-functional requirements of the feature model generation unit of the control logic diagram analysis device according to the first embodiment.
FIG. 14 shows an example of generating features of non-functional requirements according to step ST801 of FIG. 10 described later.
In FIG. 14, the non-functional requirement N is acquired from the non-functional requirement 1 of the component 2, and is set as a child feature (required) of the feature “function of component 2”.

次に、動作について説明する。
まず、図6を用いて、制御ロジック部品仕様設定部13の動作について説明する。
制御ロジック部品仕様設定部13は、ステップST500にて、制御ロジック部品DB11から部品仕様が設定されていない部品を取得し、ステップST501へ移動する。
Next, the operation will be described.
First, the operation of the control logic component specification setting unit 13 will be described with reference to FIG.
In step ST500, the control logic component specification setting unit 13 acquires a component for which component specifications are not set from the control logic component DB 11 and moves to step ST501.

ステップST501では、制御ロジック部品の部品IDと名称に、制御ロジック部品仕様入力部12で入力された機能要件と非機能要件の対応付けを行い、制御ロジック部品DB11に格納し、ステップST502へ移動する。 In step ST501, the component ID and name of the control logic component are associated with the functional requirements and non-functional requirements input by the control logic component specification input unit 12, stored in the control logic component DB 11, and moved to step ST502. ..

ステップST502では、制御ロジック部品DB11中の全ての制御ロジック部品に対して部品仕様を設定しているかどうかを判定する。設定されている場合は、終了し、設定されていない場合は、ステップST500へ移動する。 In step ST502, it is determined whether or not the component specifications are set for all the control logic components in the control logic component DB 11. If it is set, the process ends, and if it is not set, the process proceeds to step ST500.

次いで、図7を用いて、共通処理検索部15の動作(第一のステップ)について説明する。
共通処理検索部15は、ステップST600で、制御ロジック部品DB11から制御ロジック部品を一つ取得し、ステップST601へ移動する。
ステップST601で、ステップST600で取得した制御ロジック部品が、制御ロジック図DB14中の制御ロジック図で、当該部品が出現している箇所を検索して記憶し、ステップST602へ移動する。
Next, the operation (first step) of the common processing search unit 15 will be described with reference to FIG. 7.
In step ST600, the common processing search unit 15 acquires one control logic component from the control logic component DB 11 and moves to step ST601.
In step ST601, the control logic component acquired in step ST600 searches for and stores the location where the component appears in the control logic diagram in the control logic diagram DB 14, and moves to step ST602.

ステップST602では、全ての制御ロジック部品に対して、ステップST601の処理が終了しているかどうかを判定する。すなわち、全ての制御ロジック部品に対して、対応する制御ロジック図部品を検索し、記憶したかどうかを判定する。
全ての制御ロジック部品に対して、終了している場合は終了し、終了していない場合はステップST600へ移動する。
In step ST602, it is determined whether or not the processing of step ST601 has been completed for all the control logic components. That is, the corresponding control logic diagram component is searched for all the control logic components, and it is determined whether or not the corresponding control logic diagram component is stored.
For all control logic components, if it is finished, it ends, and if it is not finished, it moves to step ST600.

共通処理検索部15の動作における制御ロジック部品が表れている箇所を記憶する方式の例を図8に示している。図8(a)〜図8(f)のいずれかのパターンで、複数の部品がどのように関連しているかを本処理により記憶する。
ここで、制御ロジック部品が共通処理となる。
FIG. 8 shows an example of a method of storing the location where the control logic component appears in the operation of the common processing search unit 15. In any of the patterns of FIGS. 8 (a) to 8 (f), how the plurality of parts are related is stored by this processing.
Here, the control logic component becomes a common process.

次に、図9を用いて、可変処理検索部16の動作(第二のステップ)について説明する。
可変処理検索部16は、ステップST700で、共通処理検索部15がステップST601で記憶している制御ロジック部品の出現箇所において、非部品箇所を一つ取得し、ステップST701へ移動する。
ステップST701では、ステップST700で取得した非部品箇所と類似する箇所を制御ロジック図DB14中の制御ロジック図から検索し、ステップST703へ移動する。
Next, the operation (second step) of the variable processing search unit 16 will be described with reference to FIG.
In step ST700, the variable processing search unit 16 acquires one non-part part at the appearance location of the control logic component stored in step ST601 by the common processing search unit 15 and moves to step ST701.
In step ST701, a part similar to the non-part part acquired in step ST700 is searched from the control logic diagram in the control logic diagram DB14, and the process proceeds to step ST703.

ステップST703では、非部品箇所と類似する箇所が一定以上出現した場合、新たに制御ロジック部品とし、制御ロジック部品仕様入力部12で入力した部品仕様を制御ロジック部品仕様設定部13に渡し、ステップST704へ移動する。制御ロジック部品仕様設定部13は、制御ロジック部品として、制御ロジック部品DB11に記憶する。
ここで、類似する箇所が一定数に満たない非部品箇所は、可変処理とする。
ステップST704では、全ての非部品箇所を取得したかどうかを判定する。取得した場合は終了し、取得していない場合は、ステップST700へ移動する。
In step ST703, when a part similar to a non-part part appears more than a certain amount, a new control logic part is used, and the part specification input by the control logic part specification input unit 12 is passed to the control logic part specification setting unit 13, and step ST704 Move to. The control logic component specification setting unit 13 stores the control logic component in the control logic component DB 11 as a control logic component.
Here, non-part parts where the number of similar parts is less than a certain number are subjected to variable processing.
In step ST704, it is determined whether or not all the non-part parts have been acquired. If it has been acquired, it ends, and if it has not been acquired, the process proceeds to step ST700.

次に、図10を用いて、フィーチャモデル生成部17の動作(第三のステップ)について説明する。
フィーチャモデル生成部17は、ステップST800で、部品間設定処理を行い、ステップST801へ移動する。
ステップST801では、非機能要件設定処理を行い、ステップST802へ移動する。
ステップST802では、部品間連結処理を行い、終了する。
各処理の詳細については後述する。
Next, the operation (third step) of the feature model generation unit 17 will be described with reference to FIG.
The feature model generation unit 17 performs inter-component setting processing in step ST800 and moves to step ST801.
In step ST801, the non-functional requirement setting process is performed, and the process proceeds to step ST802.
In step ST802, the inter-parts connection process is performed and the process ends.
Details of each process will be described later.

次に、図10のステップST800の部品間設定処理の詳細について、図11を用いて説明する。
ステップST820で、ステップST601で記憶した部品間の並びを取得し、ステップST821へ移動する。
ステップST821で、部品の並びから、フィーチャ間の親子関係を設定し、ステップST822へ移動する。
ステップST822で、全ての部品の並びを取得したかどうかを判定する。取得した場合は終了する。取得していない場合は、ステップST820へ移動する。
Next, the details of the inter-parts setting process in step ST800 of FIG. 10 will be described with reference to FIG.
In step ST820, the sequence between the parts stored in step ST601 is acquired, and the process proceeds to step ST821.
In step ST821, the parent-child relationship between the features is set from the arrangement of parts, and the process proceeds to step ST822.
In step ST822, it is determined whether or not the arrangement of all the parts has been acquired. If it is acquired, it will end. If it has not been acquired, the process proceeds to step ST820.

ステップST821で行う部品の並びから、フィーチャ間の親子関係を設定する方法の具体例は、図12に示す通りである。
すなわち、図12(a)は、「パターン1:直列」の場合で、部品1の出力が部品2の入力になっているため、フィーチャ「部品1の機能」は、フィーチャ「部品2の機能」にとって必須であると考えられる。よって、図12(a)の右の通りのフィーチャ間の関係が導出される。
A specific example of a method of setting a parent-child relationship between features from the arrangement of parts performed in step ST821 is as shown in FIG.
That is, FIG. 12A shows the case of "Pattern 1: Series", and since the output of the component 1 is the input of the component 2, the feature "function of the component 1" is the feature "function of the component 2". It is considered essential for. Therefore, the relationship between the features as shown on the right in FIG. 12A is derived.

図12(b)は、「パターン2:直列(間接)」の場合で、部品1と部品2の間に一定以下の頻度で非部品箇所が表れる場合は、非部品箇所は、オプションであると判定し、図12(b)の右のように、フィーチャ「部品2の機能」にとって、フィーチャ「部品1の機能」は必須で、かつフィーチャ「非部品箇所の機能」はオプションとなる。
また、部品1と部品2の間に、一定以上の頻度で非部品箇所が表れる場合は、フィーチャ「部品2の機能」にとって、フィーチャ「部品1の機能」とフィーチャ「非部品箇所の機能」は必須になる。
FIG. 12B shows the case of "Pattern 2: Series (indirect)", and when non-part parts appear between parts 1 and part 2 at a frequency of a certain level or less, the non-part parts are considered to be optional. As shown on the right side of FIG. 12B, the feature "function of component 1" is indispensable for the feature "function of component 2", and the feature "function of non-component part" is optional.
In addition, when non-part parts appear between part 1 and part 2 more frequently than a certain frequency, the feature "function of part 1" and the feature "function of non-part part" are used for the feature "function of part 2". Become mandatory.

図12(c)は、「パターン3:並列」の場合で、部品1と部品2の出力が部品3の入力となるから、図12(c)の右のように、フィーチャ「部品3の機能」にとって、フィーチャ「部品1の機能」とフィーチャ「部品2の機能」は必須となる。 FIG. 12 (c) shows the case of "pattern 3: parallel", and since the outputs of the component 1 and the component 2 are the inputs of the component 3, as shown on the right of FIG. 12 (c), the feature "function of the component 3" is shown. The feature "function of component 1" and the feature "function of component 2" are indispensable.

次に、フィーチャモデル生成部17の動作を示す図10における、ステップST801の非機能要件設定処理の詳細について、図13を用いて説明する。
ステップST850で、フィーチャに対応する制御ロジック部品の非機能要件を取得し、ステップST851へ移動する。
ステップST851で、非機能要件に対するフィーチャを生成し、ステップST850のフィーチャの子(必須)フィーチャとして登録し、ステップST852へ移動する。
ステップST852で、全てのフィーチャを取得したかどうかを判定する。取得した場合は終了し、取得していない場合はステップST850へ移動する。
Next, the details of the non-functional requirement setting process in step ST801 in FIG. 10 showing the operation of the feature model generation unit 17 will be described with reference to FIG.
In step ST850, the non-functional requirements of the control logic component corresponding to the feature are acquired and the process proceeds to step ST851.
In step ST851, a feature for the non-functional requirement is generated, registered as a child (required) feature of the feature in step ST850, and moved to step ST852.
In step ST852, it is determined whether or not all the features have been acquired. If it has been acquired, it ends, and if it has not been acquired, it moves to step ST850.

図14は、ステップST801による非機能要件のフィーチャを生成する例を示している。部品2の非機能要件1から非機能要件Nを取得し、フィーチャ「部品2の機能」の子フィーチャ(必須)として設定している。 FIG. 14 shows an example of generating features with non-functional requirements according to step ST801. The non-functional requirement N is acquired from the non-functional requirement 1 of the component 2, and is set as a child feature (required) of the feature "function of the component 2".

次に、フィーチャモデル生成部17の動作を示す図10における、ステップST802の部品間連結処理の詳細について、図15を用いて説明する。
ステップST900で、部品間の関連設定を再帰的に行い、フィーチャモデル全体を生成し、終了する。
Next, the details of the inter-component connection processing in step ST802 in FIG. 10 showing the operation of the feature model generation unit 17 will be described with reference to FIG.
In step ST900, the relationship settings between the parts are recursively set, the entire feature model is generated, and the process ends.

実施の形態1によれば、既存の制御ロジック図資産における制御ロジック部品の使用状況から、複数のプラント間の共通処理とプラントごとの可変処理をフィーチャモデルとして抽出することができ、制御ロジック図のプロダクトライン開発を実現することができる。
これにより、適切に制御ロジック図の派生作成を行うことができ、制御ロジック図を用いたシステム開発のシステム構築コスト低減を実現することができる。
According to the first embodiment, the common processing between a plurality of plants and the variable processing for each plant can be extracted as a feature model from the usage status of the control logic components in the existing control logic diagram asset. Product line development can be realized.
As a result, the control logic diagram can be appropriately derived and created, and the system construction cost of system development using the control logic diagram can be reduced.

実施の形態2.
図16は、実施の形態2による制御ロジック図解析装置の概略構成を示すブロック図である。
図16において、符号10〜18は図1におけるものと同一のものである。図16では、制御ロジック図解析装置10に、階層化制御ロジック図解析ルールを生成する階層化制御ロジック図解析ルール生成部31を設けている。階層化制御ロジック図解析ルールは、制御ロジック図を解析し、利用に適した制御ロジック部品を抽出するためのルールである。
Embodiment 2.
FIG. 16 is a block diagram showing a schematic configuration of the control logic diagram analysis device according to the second embodiment.
In FIG. 16, reference numerals 10 to 18 are the same as those in FIG. In FIG. 16, the control logic diagram analysis device 10 is provided with a layered control logic diagram analysis rule generation unit 31 that generates a layered control logic diagram analysis rule. The layered control logic diagram analysis rule is a rule for analyzing a control logic diagram and extracting control logic components suitable for use.

図18は、実施の形態2による制御ロジック図解析装置の階層化制御ロジック図解析ルール生成部が生成する階層化制御ロジック図解析ルールの例を示す図である。
図18(a)は、Basic処理ルールNo.1を示す図である。
図18(b)は、事前条件ルールNo.1を示す図である。
図18(c)は、遠隔監視機能ルールNo.1を示す図である。
図18においては、図18(a)〜図18(c)の3つの制御ロジック図解析ルールが示されている。制御ロジック図解析ルールは、工程部品80と論理演算子部品とから構成される。論理演算子部品には、論理積演算子部品81、否定演算子部品82または論理和演算子部品83などがある。
制御ロジック図解析ルールは、制御ロジック図を解析し、制御ロジック部品を抽出するためのルールであり、各ルールは親子関係を持ち、階層化されている。
FIG. 18 is a diagram showing an example of a layered control logic diagram analysis rule generated by the layered control logic diagram analysis rule generation unit of the control logic diagram analysis device according to the second embodiment.
FIG. 18A shows the Basic processing rule No. It is a figure which shows 1.
FIG. 18B shows the precondition rule No. It is a figure which shows 1.
FIG. 18C shows the remote monitoring function rule No. It is a figure which shows 1.
In FIG. 18, three control logic diagram analysis rules of FIGS. 18A to 18C are shown. The control logic diagram analysis rule is composed of a process component 80 and a logic operator component. The logical operator component includes a logical AND operator component 81, a negative operator component 82, a logical sum operator component 83, and the like.
The control logic diagram analysis rule is a rule for analyzing the control logic diagram and extracting the control logic component, and each rule has a parent-child relationship and is layered.

次に、動作について説明する。
階層化制御ロジック図解析ルールは、制御ロジック図の作成に当たって、解析対象の制御ロジック図から、再利用性の高い類似の制御ロジック部品を抽出することができるようになっている。
ユーザは、再利用性の高い制御ロジック部品だけでなく、それに伴うプラント固有処理を利用することができ、効率的に制御ロジック図を作成することができる。
実施の形態2では、階層化制御ロジック図解析ルール生成部31を設けて、階層化制御ロジック図解析ルールの作成を効率的に行うものである。
Next, the operation will be described.
The layered control logic diagram analysis rule can extract similar control logic components with high reusability from the control logic diagram to be analyzed when creating the control logic diagram.
The user can use not only the highly reusable control logic components but also the plant-specific processing associated therewith, and can efficiently create the control logic diagram.
In the second embodiment, the layered control logic diagram analysis rule generation unit 31 is provided to efficiently create the layered control logic diagram analysis rule.

次に、階層化制御ロジック図解析ルール生成部31の動作(第四のステップ)について、図17を用いて説明する。
ステップST1000で、フィーチャモデル生成部17が生成したフィーチャモデルを取得し、ステップST1001へ移動する。
ステップST1001では、フィーチャモデルが示す木構造の葉から根に向かって辿って行き、各フィーチャに対応する制御ロジック部品を組合せ、ステップST1002へ移動する。
ステップST1002では、ステップST1001で取得したフィーチャが、オプションフィーチャかどうかを判定し、オプションであった場合は、そのフィーチャに対応する制御ロジック部品は可変処理であると判定し、終了する。
このとき、組み合わされた制御ロジック部品は、階層化制御ロジック図解析ルールとなる。
Next, the operation (fourth step) of the layered control logic diagram analysis rule generation unit 31 will be described with reference to FIG.
In step ST1000, the feature model generated by the feature model generation unit 17 is acquired and moved to step ST1001.
In step ST1001, the tree structure indicated by the feature model is traced from the leaves to the roots, the control logic components corresponding to each feature are combined, and the process proceeds to step ST1002.
In step ST1002, it is determined whether or not the feature acquired in step ST1001 is an optional feature, and if it is an option, it is determined that the control logic component corresponding to the feature is variable processing, and the process ends.
At this time, the combined control logic components become a layered control logic diagram analysis rule.

階層化制御ロジック図解析ルール生成部31が生成する階層化制御ロジック図解析ルールの例を図18に示す。
階層化制御ロジック図解析ルールは、制御ロジック図を解析し、制御ロジック部品を抽出するためのルールであり、図18(a)〜図18(c)の各制御ロジック図解析ルールは、親子関係を持っている。
すなわち、図18(c)の遠隔監視機能ルールNo.1の具体的な処理は、図18(a)のBasic処理ルールNo.1で定義されており、Basic処理ルールNo.1の事前条件は、図18(b)の事前条件ルールNo.1で定義されている。
このようなルール間の関連は、階層構造で表現されており、例えば、図18(c)の遠隔監視機能ルールNo.1の具体的な処理を、別のルール、例えば、Basic処理ルールNo.2などに切り替えることで、柔軟に制御ロジック図を解析することができる。
A layered control logic diagram An example of a layered control logic diagram analysis rule generated by the analysis rule generation unit 31 is shown in FIG.
The layered control logic diagram analysis rule is a rule for analyzing the control logic diagram and extracting the control logic component, and each control logic diagram analysis rule of FIGS. 18 (a) to 18 (c) has a parent-child relationship. have.
That is, the remote monitoring function rule No. 1 in FIG. 18 (c). The specific processing of No. 1 is described in the Basic processing rule No. 1 of FIG. 18A. It is defined in No. 1 and the Basic processing rule No. The precondition of 1 is the precondition rule No. 1 of FIG. 18 (b). It is defined in 1.
The relationship between such rules is expressed in a hierarchical structure. For example, the remote monitoring function rule No. 1 in FIG. 18 (c). The specific processing of 1 is referred to by another rule, for example, Basic processing rule No. By switching to 2, etc., the control logic diagram can be analyzed flexibly.

実施の形態2によれば、以上の構成とすることで、制御ロジック図から再利用性の高い制御ロジック部品を抽出するために必要な階層化制御ロジック図解析ルールを生成することができ、制御ロジック図作成コストを低減することができる。 According to the second embodiment, with the above configuration, it is possible to generate a layered control logic diagram analysis rule necessary for extracting highly reusable control logic components from the control logic diagram, and control the control. The logic diagram creation cost can be reduced.

本開示は、様々な例示的な実施の形態および実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
Although the present disclosure describes various exemplary embodiments and examples, the various features, embodiments, and functions described in one or more embodiments are those of a particular embodiment. It is not limited to application, but can be applied to embodiments alone or in various combinations.
Therefore, innumerable variations not illustrated are envisioned within the scope of the techniques disclosed herein. For example, it is assumed that at least one component is modified, added or omitted, and further, at least one component is extracted and combined with the components of other embodiments.

10 制御ロジック図解析装置、11 制御ロジック部品DB、
12 制御ロジック部品仕様入力部、13 制御ロジック部品仕様設定部、
14 制御ロジック図DB、15 共通処理検索部、16 可変処理検索部、
17 フィーチャモデル生成部、18 フィーチャモデル表示部、
31 階層化制御ロジック図解析ルール生成部、50 設備、51 処理、
52 接続線、53 論理和演算子、54 論理積演算子、55 否定演算子、
56 分岐点、61 フィーチャ、62 黒丸、63 白丸、64 曲線、
80 工程部品、81 論理積演算子部品、82 否定演算子部品、
83 論理和演算子部品、100 PC、101 CPU、102 記憶装置、
103 入力装置、104 出力装置
10 Control logic diagram analyzer, 11 Control logic component DB,
12 Control logic component specification input section, 13 Control logic component specification setting section,
14 Control logic diagram DB, 15 Common processing search unit, 16 Variable processing search unit,
17 feature model generator, 18 feature model display,
31 Hierarchical control logic diagram Analysis rule generator, 50 equipment, 51 processing,
52 connection line, 53 OR operator, 54 AND operator, 55 negation operator,
56 branch points, 61 features, 62 black circles, 63 white circles, 64 curves,
80 process parts, 81 AND operator parts, 82 negative operator parts,
83 OR operator component, 100 PC, 101 CPU, 102 storage device,
103 input device, 104 output device

Claims (5)

プラントを制御するための制御ロジック図を記憶した制御ロジック図データベース、
複数の上記プラントで共通に用いられる共通処理を、上記制御ロジック図を作成するための制御ロジック部品として記憶した制御ロジック部品データベース、
この制御ロジック部品データベースの上記制御ロジック部品について、上記制御ロジック図データベースの上記制御ロジック図中で使用されている箇所を検索して、上記共通処理を検索する共通処理検索部、
この共通処理検索部による検索結果に基づいて、上記プラントごとに変化する可変処理を上記制御ロジック図から検索する可変処理検索部、
上記共通処理検索部により検索された共通処理と、上記可変処理検索部により検索された可変処理とに基づき、これら処理間の関連を規定したフィーチャモデルを生成するフィーチャモデル生成部を備えたことを特徴とする制御ロジック図解析装置。
Control logic diagram database that stores control logic diagrams for controlling the plant,
A control logic component database that stores common processes commonly used by a plurality of plants as control logic components for creating the control logic diagram.
A common process search unit that searches for the parts used in the control logic diagram of the control logic diagram database for the control logic component of the control logic component database, and searches for the common process.
A variable processing search unit that searches the control logic diagram for variable processing that changes for each plant based on the search results of this common processing search unit.
It is provided with a feature model generation unit that generates a feature model that defines the relationship between these processes based on the common process searched by the common process search unit and the variable process searched by the variable process search unit. A featured control logic diagram analyzer.
上記フィーチャモデル生成部により生成されたフィーチャモデルを表示するフィーチャモデル表示部を備えたことを特徴とする請求項1に記載の制御ロジック図解析装置。 The control logic diagram analysis device according to claim 1, further comprising a feature model display unit that displays a feature model generated by the feature model generation unit. 上記制御ロジック図データベースから、新たな制御ロジック図の作成に利用可能な制御ロジック部品を検索するための階層化制御ロジック図解析ルールを、上記フィーチャモデルに基づき生成する階層化制御ロジック図解析ルール生成部を備えたことを特徴とする請求項1または請求項2に記載の制御ロジック図解析装置。 Layered control logic diagram analysis rule generation that generates a layered control logic diagram analysis rule for searching control logic components that can be used to create a new control logic diagram from the above control logic diagram database based on the above feature model. The control logic diagram analysis device according to claim 1 or 2, further comprising a unit. プラントを制御するための制御ロジック図の作成に用いられる制御ロジック部品について、共通処理検索部が、制御ロジック図データベースの上記制御ロジック図中で使用されている箇所を検索して、複数の上記プラントで共通に用いられる共通処理を検索する第一のステップ、
可変処理検索部が、上記第一のステップによる検索結果に基づいて、上記プラントごとに変化する可変処理を上記制御ロジック図から検索する第二のステップ、
上記第一のステップにより検索された共通処理と、上記第二のステップにより検索された可変処理とに基づき、フィーチャモデル生成部が、これら処理間の関連を規定したフィーチャモデルを生成する第三のステップを含むことを特徴とする制御ロジック図解析方法。
Regarding the control logic components used to create the control logic diagram for controlling the plant, the common processing search unit searches for the parts used in the control logic diagram of the control logic diagram database, and searches for the parts used in the control logic diagram of the control logic diagram database, and searches for the parts used in the control logic diagram, and a plurality of the above plants. The first step in searching for common processing that is commonly used in
The second step, in which the variable processing search unit searches the control logic diagram for variable processing that changes for each plant based on the search results obtained in the first step.
Based on the common process searched by the first step and the variable process searched by the second step, the feature model generator generates a third feature model that defines the relationship between these processes. A control logic diagram analysis method characterized by including steps.
階層化制御ロジック図解析ルール生成部が、上記制御ロジック図データベースから、新たな制御ロジック図の作成に利用可能な制御ロジック部品を検索するための階層化制御ロジック図解析ルールを、上記フィーチャモデルに基づき生成する第四のステップを含むことを特徴とする請求項4に記載の制御ロジック図解析方法。 The layered control logic diagram analysis rule generation unit uses the layered control logic diagram analysis rule for searching the control logic components that can be used to create a new control logic diagram from the control logic diagram database in the above feature model. The control logic diagram analysis method according to claim 4, wherein a fourth step of generation is included.
JP2018208599A 2018-11-06 2018-11-06 Control logic diagram analysis device and control logic diagram analysis method Expired - Fee Related JP6948997B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018208599A JP6948997B2 (en) 2018-11-06 2018-11-06 Control logic diagram analysis device and control logic diagram analysis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018208599A JP6948997B2 (en) 2018-11-06 2018-11-06 Control logic diagram analysis device and control logic diagram analysis method

Publications (2)

Publication Number Publication Date
JP2020077079A JP2020077079A (en) 2020-05-21
JP6948997B2 true JP6948997B2 (en) 2021-10-13

Family

ID=70724097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018208599A Expired - Fee Related JP6948997B2 (en) 2018-11-06 2018-11-06 Control logic diagram analysis device and control logic diagram analysis method

Country Status (1)

Country Link
JP (1) JP6948997B2 (en)

Also Published As

Publication number Publication date
JP2020077079A (en) 2020-05-21

Similar Documents

Publication Publication Date Title
Hsieh et al. Tool documentation enables zero-shot tool-usage with large language models
Shynkarenko et al. Constructive-synthesizing structures and their grammatical interpretations. I. Generalized formal constructive-synthesizing structure
Darvas et al. Formal verification of complex properties on PLC programs
Yu et al. Graph-based code semantics learning for efficient semantic code clone detection
Franco et al. Shape Grammar of steel cold-formed sections based on manufacturing rules
Istafa et al. Numerical solutions of Hadamard fractional differential equations by generalized Legendre functions
Weng et al. Autoformalization in the era of large language models: A survey
JP6289748B2 (en) Control logic diagram analysis apparatus and control logic diagram analysis method
Mokhov et al. Mining conditional partial order graphs from event logs
JP6948997B2 (en) Control logic diagram analysis device and control logic diagram analysis method
Kastenberg Towards attributed graphs in groove: Work in progress
Chatley et al. Software clone detection: A review
Stocco et al. Solution of differential-algebraic equations through symbolic index reduction
Armstrong et al. Programming and automating mathematics in the Tarski–Kleene hierarchy
CN119376789A (en) Code clone detection method, device, electronic device and storage medium
Balbiani et al. A dynamic logic for termgraph rewriting
Luckow et al. Symbolic pathfinder v7
Mahboubi Programming and certifying a CAD algorithm in the Coq system
Guo et al. From Evolution to Generation: Leveraging LLMs to Redefine Genetic Programming for Symbolic Regression
Wen et al. LLM-Assisted Collaborative Change Specification of Industrial Control Software
Chen et al. Geoilp: A synthetic dataset to guide large-scale rule induction
Pak et al. Research on Log Analysis of Verification Data for Embedded Systems Based on LLM
Bardovskaya et al. The method of deductive inference of consequences with the scheme construction
EP4579504A1 (en) Large language model-based software reverse engineering assistant
EP4625178A1 (en) A method for generating a simulation code to test a control logic code

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20201207

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210820

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210921

R151 Written notification of patent or utility model registration

Ref document number: 6948997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees