Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6950447B2 - Semiconductor device - Google Patents
[go: Go Back, main page]

JP6950447B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6950447B2
JP6950447B2 JP2017203379A JP2017203379A JP6950447B2 JP 6950447 B2 JP6950447 B2 JP 6950447B2 JP 2017203379 A JP2017203379 A JP 2017203379A JP 2017203379 A JP2017203379 A JP 2017203379A JP 6950447 B2 JP6950447 B2 JP 6950447B2
Authority
JP
Japan
Prior art keywords
layer
film
alloy
electrode layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017203379A
Other languages
Japanese (ja)
Other versions
JP2019079846A (en
Inventor
和希 南
和希 南
和馬 榎本
和馬 榎本
慎吾 川島
慎吾 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daido Steel Co Ltd
Original Assignee
Daido Steel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daido Steel Co Ltd filed Critical Daido Steel Co Ltd
Priority to JP2017203379A priority Critical patent/JP6950447B2/en
Publication of JP2019079846A publication Critical patent/JP2019079846A/en
Application granted granted Critical
Publication of JP6950447B2 publication Critical patent/JP6950447B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

この発明は、半導体層と、半導体層と接合する金属電極層とを備えた半導体装置に関し、詳しくは、金属電極層が、拡散防止に有効な保護層を有するものに関する。 The present invention relates to a semiconductor device including a semiconductor layer and a metal electrode layer bonded to the semiconductor layer, and more particularly to a metal electrode layer having a protective layer effective for preventing diffusion.

半導体特性を利用することで機能する半導体装置として、薄膜トランジスタを備えたものがある。薄膜トランジスタ(以下、「TFT」と称する)は、ゲート、ソース、ドレインの三つの電極層を有し、ゲートと重畳した領域にチャネル領域が形成される半導体層を有している。TFTの電極層には、AlやCuなど電気抵抗値の低い金属材料を用いることが望ましいが、Al原子やCu原子は、TFT製造時の加熱処理により半導体層中に拡散して、TFTの特性を劣化させる場合がある。このため電極層と半導体層との間には、MoまたはMo合金からなる保護層(バリア膜)が設けられ、金属原子の拡散防止が図られている。 As a semiconductor device that functions by utilizing the semiconductor characteristics, there is one equipped with a thin film transistor. The thin film transistor (hereinafter referred to as "TFT") has three electrode layers of a gate, a source, and a drain, and has a semiconductor layer in which a channel region is formed in a region superimposed on the gate. It is desirable to use a metal material with a low electrical resistance value such as Al and Cu for the electrode layer of the TFT, but Al atoms and Cu atoms diffuse into the semiconductor layer by heat treatment during TFT manufacturing, and the characteristics of the TFT May deteriorate. Therefore, a protective layer (barrier membrane) made of Mo or Mo alloy is provided between the electrode layer and the semiconductor layer to prevent the diffusion of metal atoms.

しかしながら、Alを電極層に用いた場合、従来のMoまたはMo合金からなる保護層との組み合わせでは十分な耐食性が確保できず、高温高湿下においてAl電極の腐食により信頼性が低下する虞があった。 However, when Al is used for the electrode layer, sufficient corrosion resistance cannot be ensured in combination with a conventional protective layer made of Mo or Mo alloy, and there is a risk that reliability will decrease due to corrosion of the Al electrode under high temperature and high humidity. there were.

尚、下記特許文献1では、TFTのソース・ドレン電極層を、Cu薄膜と、Cu薄膜と酸化物半導体層の間に配置された拡散防止薄膜と、で構成し、酸化物半導体層と電極層との間で拡散移動を防止するようになした点が開示されている。しかしながら、ここで開示されている拡散防止薄膜は、CuまたはCu合金の酸化物で構成されており、本発明とは保護層(拡散防止薄膜)の組成が異なっている。 In Patent Document 1 below, the source / drain electrode layer of the TFT is composed of a Cu thin film and a diffusion prevention thin film arranged between the Cu thin film and the oxide semiconductor layer, and the oxide semiconductor layer and the electrode layer are formed. It is disclosed that the point that the diffusion movement is prevented is made between the two. However, the anti-diffusion thin film disclosed here is composed of an oxide of Cu or a Cu alloy, and the composition of the protective layer (anti-diffusion thin film) is different from that of the present invention.

特開2014−239217号公報Japanese Unexamined Patent Publication No. 2014-239217

本発明は以上のような事情を背景とし、Alを主成分とする金属電極層におけるAl原子の拡散を抑制するとともに耐食性にも優れた半導体装置を提供することを目的としてなされたものである。 Against the background of the above circumstances, the present invention has been made for the purpose of providing a semiconductor device that suppresses diffusion of Al atoms in a metal electrode layer containing Al as a main component and has excellent corrosion resistance.

而して請求項1のものは、半導体層と、該半導体層と接合する金属電極層と、を有する半導体装置であって、該金属電極層は、Alまたは90at%以上のAl合金からなる主層と、該主層の前記半導体層側の面に設けられた第1の保護層と、を有し、該第1の保護層は、質量%で、Cu:30〜50%を含有し、更に、Ti:3〜5%、Cr:3〜5%から選ばれた1種を含有し、残部Niおよび不可避的不純物の組成を有するNiCuTi合金またはNiCuCr合金からなることを特徴とする。 Therefore, claim 1 is a semiconductor device having a semiconductor layer and a metal electrode layer bonded to the semiconductor layer, and the metal electrode layer is mainly made of Al or an Al alloy of 90 at% or more. It has a layer and a first protective layer provided on the surface of the main layer on the semiconductor layer side, and the first protective layer contains Cu: 30 to 50% in mass%. Further, it is characterized by containing one selected from Ti: 3 to 5% and Cr: 3 to 5%, and composed of a NiCuTi alloy or a NiCuCr alloy having a composition of the balance Ni and unavoidable impurities.

請求項2のものは、請求項1において、前記金属電極層の前記半導体層とは反対側に酸化物導電層が形成されるとともに、前記金属電極層は、前記主層の前記酸化物導電層側の面に設けられた第2の保護層を更に有し、該第2の保護層により前記酸化物導電層と接合されており、該第2の保護層は、質量%で、Cu:30〜50%を含有し、更に、Ti:3〜5%、Cr:3〜5%から選ばれた1種を含有し、残部Niおよび不可避的不純物の組成を有するNiCuTi合金またはNiCuCr合金からなることを特徴とする。 In claim 2, in claim 1, an oxide conductive layer is formed on the side of the metal electrode layer opposite to the semiconductor layer, and the metal electrode layer is the oxide conductive layer of the main layer. It further has a second protective layer provided on the side surface, which is bonded to the oxide conductive layer by the second protective layer, and the second protective layer is Cu: 30 in mass%. It is composed of a NiCuTi alloy or a NiCuCr alloy containing ~ 50%, further containing one selected from Ti: 3 to 5%, Cr: 3 to 5%, and having a composition of the balance Ni and unavoidable impurities. It is characterized by.

本発明は、半導体層と接合する金属電極層を、Alまたは90at%以上のAl合金からなる主層と、主層の半導体層側の面に設けられた第1の保護層と、で構成し、かかる第1の保護層を所定の組成範囲内にあるNiCuTi合金またはNiCuCr合金としたものである。
所定の組成範囲内にあるNiCuTi合金またはNiCuCr合金は、Al原子の拡散を防止するバリア効果を有することから、高温環境下で金属電極層内のAl原子が半導体層中に拡散して、TFTの特性が劣化してしまうのを防止することができる。
In the present invention, the metal electrode layer to be bonded to the semiconductor layer is composed of a main layer made of Al or an Al alloy of 90 at% or more, and a first protective layer provided on the surface of the main layer on the semiconductor layer side. The first protective layer is a NiCuTi alloy or a NiCuCr alloy within a predetermined composition range.
Since the NiCuTi alloy or NiCuCr alloy within the predetermined composition range has a barrier effect of preventing the diffusion of Al atoms, the Al atoms in the metal electrode layer diffuse into the semiconductor layer under a high temperature environment, and the TFT It is possible to prevent the characteristics from deteriorating.

また、Alまたは90at%以上のAl合金からなる主層と、所定の組成範囲内にあるNiCuTi合金またはNiCuCr合金からなる保護層との組み合わせであれば、高温高湿環境下にあっても金属電極層の腐食・変色等を良好に抑制することができる。 Further, if the combination of the main layer made of Al or 90 at% or more of Al alloy and the protective layer made of NiCuTi alloy or NiCuCr alloy within a predetermined composition range is used, the metal electrode can be used even in a high temperature and high humidity environment. Corrosion and discoloration of the layer can be suppressed satisfactorily.

また本発明では、主層の半導体層とは反対側の面にも、NiCuTi合金またはNiCuCr合金からなる第2の保護層を設けておくことができる。
ITO(Indium Tin Oxide:酸化インジウムスズ)などを用いて形成された酸化物導電層と金属電極層とを接合するに際し、かかる第2の保護層を介して接合すれば、金属電極層内のAl原子が酸化物導電層中に拡散するのを良好に防止しつつ、酸化物導電層と金属電極層との導通を確保することができる。
Further, in the present invention, a second protective layer made of NiCuTi alloy or NiCuCr alloy can be provided on the surface of the main layer opposite to the semiconductor layer.
When joining an oxide conductive layer formed by using ITO (Indium Tin Oxide) or the like and a metal electrode layer, if the metal electrode layer is joined via the second protective layer, Al in the metal electrode layer can be joined. It is possible to ensure continuity between the oxide conductive layer and the metal electrode layer while satisfactorily preventing atoms from diffusing into the oxide conductive layer.

次に、本発明の第1の保護層および第2の保護層における化学成分の限定理由を以下に説明する。尚、以降の説明では、特にことわりがない限り「%」は「質量%」を意味するものとする。 Next, the reasons for limiting the chemical components in the first protective layer and the second protective layer of the present invention will be described below. In the following description, "%" means "mass%" unless otherwise specified.

第1の保護層または第2の保護層をNiCuTi合金で形成した場合、Cu量が少なくなり過ぎると密着性が低下する。一方、Cu量が多くなり過ぎると、残部のNi量が過度に減少してバリア性および耐食性が低下する。このためCu含有量は30〜50%とする。
また、Cu量が一定である場合、Ti量が多くなるほど密着性および耐食性は向上するが、Ti量が多くなり過ぎるとエッチング性が低下する。このためTi含有量は3〜5%とする。
When the first protective layer or the second protective layer is formed of NiCuTi alloy, if the amount of Cu is too small, the adhesiveness is lowered. On the other hand, if the amount of Cu is too large, the amount of Ni in the balance is excessively reduced, and the barrier property and corrosion resistance are lowered. Therefore, the Cu content is set to 30 to 50%.
Further, when the amount of Cu is constant, the adhesion and corrosion resistance are improved as the amount of Ti is increased, but the etching property is lowered when the amount of Ti is too large. Therefore, the Ti content is set to 3 to 5%.

第1の保護層または第2の保護層をNiCuCr合金で形成した場合、Cu量が少なくなり過ぎると密着性が低下する。一方、Cu量が多くなり過ぎると、残部のNi量が過度に減少してバリア性および耐食性が低下する。このためCu含有量は30〜50%とする。
また、Cu量が一定である場合、Cr量が多くなるほど密着性および耐食性は向上するが、Cr量が多くなり過ぎるとエッチング性が低下する。このためCr含有量は3〜5%とする。
When the first protective layer or the second protective layer is formed of a NiCuCr alloy, if the amount of Cu is too small, the adhesion deteriorates. On the other hand, if the amount of Cu is too large, the amount of Ni in the balance is excessively reduced, and the barrier property and corrosion resistance are lowered. Therefore, the Cu content is set to 30 to 50%.
Further, when the amount of Cu is constant, the adhesion and corrosion resistance are improved as the amount of Cr is increased, but the etching property is lowered when the amount of Cr is too large. Therefore, the Cr content is set to 3 to 5%.

以上のような本発明によれば、Alを主成分とする金属電極層におけるAl原子の拡散を抑制するとともに、耐食性にも優れた半導体装置を提供することができる。 According to the present invention as described above, it is possible to provide a semiconductor device which suppresses diffusion of Al atoms in a metal electrode layer containing Al as a main component and has excellent corrosion resistance.

本発明の一実施形態の半導体装置の模式的な断面図である。It is a schematic cross-sectional view of the semiconductor device of one Embodiment of this invention. 同半導体装置の製造手順を示す説明図である。It is explanatory drawing which shows the manufacturing procedure of the semiconductor device. 図2に続く製造手順を示す説明図である。It is explanatory drawing which shows the manufacturing procedure following FIG. 図3に続く製造手順を示す説明図である。It is explanatory drawing which shows the manufacturing procedure following FIG. 図4に続く製造手順を示す説明図である。It is explanatory drawing which shows the manufacturing procedure following FIG. 同半導体装置の他の形態例を示した図である。It is a figure which showed the other form example of the semiconductor device.

次に本発明の実施形態を以下に詳しく説明する。
図1において、10は半導体装置で、TFT12と、TFT12を覆う層間絶縁層14と、TFT12に接合する酸化物導電層16と、を備えている。
Next, embodiments of the present invention will be described in detail below.
In FIG. 1, reference numeral 10 denotes a semiconductor device, which includes a TFT 12, an interlayer insulating layer 14 covering the TFT 12, and an oxide conductive layer 16 bonded to the TFT 12.

TFT12は、基板18上に形成されたゲート電極層20と、ゲート電極層20を覆うゲート絶縁層22と、ゲート絶縁層22を介してゲート電極層20と重なるように配置された半導体層24と、半導体層24と接合するソース電極層26およびドレイン電極層28と、を備えている。 The TFT 12 includes a gate electrode layer 20 formed on the substrate 18, a gate insulating layer 22 covering the gate electrode layer 20, and a semiconductor layer 24 arranged so as to overlap the gate electrode layer 20 via the gate insulating layer 22. A source electrode layer 26 and a drain electrode layer 28 for joining with the semiconductor layer 24 are provided.

基板18は、ソーダライムガラス、無アルカリガラス等のガラス基板のほか、ポリエチレンテレフタレート(PET)などの樹脂基板を使用することができる。基板18の厚みは300μm〜1mmとするのが加工性の点から好ましい。 As the substrate 18, a glass substrate such as soda lime glass or non-alkali glass, or a resin substrate such as polyethylene terephthalate (PET) can be used. The thickness of the substrate 18 is preferably 300 μm to 1 mm from the viewpoint of workability.

ゲート電極層20は、AlやCuなどの低抵抗の金属材料で形成することが望ましいが、例えばAl単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので他の耐熱性導電性材料と組み合わせて形成することも可能である。 It is desirable that the gate electrode layer 20 is formed of a low-resistance metal material such as Al or Cu, but for example, Al alone has problems such as inferior heat resistance and easy corrosion, so other heat-resistant conductivity. It can also be formed in combination with materials.

ゲート絶縁層22は、単層であっても2層以上であってもよく、従来一般に用いられるもの、例えばシリコン酸化膜(SiOx膜)、シリコン窒化膜(SiNx膜)等を用いることができる。 The gate insulating layer 22 may be a single layer or two or more layers, and conventionally commonly used ones such as a silicon oxide film (SiOx film) and a silicon nitride film (SiNx film) can be used.

半導体層24は、In−Ga−Zn系酸化物(IGZOとも表記する)などの酸化物半導体で構成することができる。In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。
なお、半導体層24は、酸化物半導体に限定されるものではなく、例えばアモルファスシリコン(a−Siとも表記する)を用いることも可能である。
The semiconductor layer 24 can be composed of an oxide semiconductor such as In—Ga—Zn-based oxide (also referred to as IGZO). The In-Ga-Zn-based oxide means an oxide containing In, Ga, and Zn as main components, and the ratio of In, Ga, and Zn does not matter. Further, a metal element other than In, Ga and Zn may be contained.
The semiconductor layer 24 is not limited to the oxide semiconductor, and for example, amorphous silicon (also referred to as a-Si) can be used.

ソース電極層26およびドレイン電極層28は、それぞれ半導体層24に接合されている。詳しくは、ソース電極層26とドレイン電極層28の間には凹部29が設けられ、この凹部29によってソース電極層26とドレイン電極層28とは分離された状態で、それぞれ半導体層24に接合されている。ソース電極層26およびドレイン電極層28は、本発明の金属電極層であり、以下において金属電極層30と総称する場合がある。 The source electrode layer 26 and the drain electrode layer 28 are respectively bonded to the semiconductor layer 24. Specifically, a recess 29 is provided between the source electrode layer 26 and the drain electrode layer 28, and the source electrode layer 26 and the drain electrode layer 28 are separated from each other by the recess 29 and are bonded to the semiconductor layer 24, respectively. ing. The source electrode layer 26 and the drain electrode layer 28 are the metal electrode layers of the present invention, and may be collectively referred to as the metal electrode layer 30 below.

ソース電極層26およびドレイン電極層28、すなわち金属電極層30は、Al単体で構成される主層32と、主層32の半導体層24側の面に設けられた第1の保護層34と、主層32の半導体層24とは反対側の面に設けられた第2の保護層35と、を含む積層構造をなしている。 The source electrode layer 26 and the drain electrode layer 28, that is, the metal electrode layer 30, are a main layer 32 composed of Al alone, and a first protective layer 34 provided on the surface of the main layer 32 on the semiconductor layer 24 side. It has a laminated structure including a second protective layer 35 provided on a surface of the main layer 32 opposite to the semiconductor layer 24.

主層32は、低抵抗とするためAl単体で構成することが望ましい。一般に電極材料としてAlのほかCuが用いられる。これらAl、Cuはともにウェットエッチングによる加工が可能であるが、Cuはドライエッチングによる加工ができないため、Alの方が汎用性が高い。またコスト面において、AlはCuの1/3程度と安価である。
主層32をAl単体で構成する場合、純Alのターゲット材料を用いた非反応性スパッタリングによって成膜することができる。また、場合によっては主層32を、Al含有量が90at%以上であるAl合金で構成することも可能である。主層32の厚みは、10nm〜1μmとすることが好ましい。
The main layer 32 is preferably composed of Al alone in order to have low resistance. Generally, Cu is used in addition to Al as the electrode material. Both Al and Cu can be processed by wet etching, but Cu cannot be processed by dry etching, so Al is more versatile. In terms of cost, Al is as inexpensive as about 1/3 of Cu.
When the main layer 32 is composed of Al alone, a film can be formed by non-reactive sputtering using a target material of pure Al. Further, in some cases, the main layer 32 may be made of an Al alloy having an Al content of 90 at% or more. The thickness of the main layer 32 is preferably 10 nm to 1 μm.

第1の保護層34および第2の保護層35は、NiCuTi合金またはNiCuCr合金からなり、主層32の下面および上面を被覆する。第1の保護層34および第2の保護層35は、所定組成のNiCuTi合金またはNiCuCr合金からなるターゲット材料を用いた非反応性スパッタリングによって成膜することができる。
第1の保護層34および第2の保護層35の組成は、互いに同一であっても良く、あるいは異なってもよい。同一の組成であれば共通のターゲット材料を使用することができる。尚、Alを主成分とする主層32の面を確実に被覆して十分な耐食性及び拡散バリア性を得るため、第1の保護層34および第2の保護層35の厚みは15〜200nmとすることが好ましい。
The first protective layer 34 and the second protective layer 35 are made of a NiCuTi alloy or a NiCuCr alloy and cover the lower surface and the upper surface of the main layer 32. The first protective layer 34 and the second protective layer 35 can be formed by non-reactive sputtering using a target material composed of a NiCuTi alloy or a NiCuCr alloy having a predetermined composition.
The composition of the first protective layer 34 and the second protective layer 35 may be the same as or different from each other. Common target materials can be used as long as they have the same composition. The thickness of the first protective layer 34 and the second protective layer 35 is set to 15 to 200 nm in order to reliably cover the surface of the main layer 32 containing Al as a main component to obtain sufficient corrosion resistance and diffusion barrier properties. It is preferable to do so.

層間絶縁層14は、ソース電極層26およびドレイン電極層28を覆うように配置され、ソース電極層26とドレイン電極層28との間の凹部29において、半導体層24のチャネル領域43と接するように配置されている。層間絶縁層14は、ゲート絶縁層22と同様に、シリコン酸化膜(SiOx膜)、シリコン窒化膜(SiNx膜)等を用いることができる。 The interlayer insulating layer 14 is arranged so as to cover the source electrode layer 26 and the drain electrode layer 28, and is in contact with the channel region 43 of the semiconductor layer 24 in the recess 29 between the source electrode layer 26 and the drain electrode layer 28. Have been placed. As the interlayer insulating layer 14, a silicon oxide film (SiOx film), a silicon nitride film (SiNx film), or the like can be used as in the gate insulating layer 22.

酸化物導電層16は、ITO、ZnO、SnO2、IZOなどで構成され、層間絶縁層14上に配置される。本例において半導体装置10が液晶表示装置として機能するものであれば、酸化物導電層16は図示を省略した液晶表示部における画素電極を構成する。酸化物導電層16は、層間絶縁層14に形成された接続孔36を介してドレイン電極層28と電気的に接続されており、TFT12がON・OFFすることで、酸化物導電層16への電圧印加の開始・終了が行われる。 The oxide conductive layer 16 is composed of ITO, ZnO, SnO 2 , IZO, etc., and is arranged on the interlayer insulating layer 14. If the semiconductor device 10 functions as a liquid crystal display device in this example, the oxide conductive layer 16 constitutes a pixel electrode in a liquid crystal display unit (not shown). The oxide conductive layer 16 is electrically connected to the drain electrode layer 28 via a connection hole 36 formed in the interlayer insulating layer 14, and when the TFT 12 is turned ON / OFF, the oxide conductive layer 16 is connected to the oxide conductive layer 16. The voltage application is started and stopped.

次に、この半導体装置10の製造工程を説明する。
先ず、基板18上に、スパッタ法や蒸着法等の真空薄膜形成方法によって第1の導電膜を形成し、第1の導電膜をパターニングして図2(A)に示すように、Al等からなるゲート電極層20を形成する。
Next, the manufacturing process of the semiconductor device 10 will be described.
First, a first conductive film is formed on the substrate 18 by a vacuum thin film forming method such as a sputtering method or a thin film deposition method, and the first conductive film is patterned from Al or the like as shown in FIG. 2 (A). The gate electrode layer 20 is formed.

第1の導電膜のパターニングによってゲート電極層20が形成されると、ゲート電極層20が位置する部分以外は基板18の表面が露出する。図2(B)に示すように、基板18およびゲート電極層20の表面に、SiO2、SiNx等のゲート絶縁層22を形成する。 When the gate electrode layer 20 is formed by patterning the first conductive film, the surface of the substrate 18 is exposed except for the portion where the gate electrode layer 20 is located. As shown in FIG. 2B, a gate insulating layer 22 such as SiO 2 or SiNx is formed on the surfaces of the substrate 18 and the gate electrode layer 20.

次に、図2(C)に示すように、ゲート絶縁層22上に半導体の薄膜を形成し、その後パターニングして、パターニングされた半導体の薄膜からなる半導体層24を形成する。例えば、In、Ga、Znを所定の割合で含有するIn−Ga−Zn系酸化物からなる酸化物半導体層を形成する。 Next, as shown in FIG. 2C, a semiconductor thin film is formed on the gate insulating layer 22, and then patterned to form a semiconductor layer 24 made of the patterned semiconductor thin film. For example, an oxide semiconductor layer made of an In—Ga—Zn-based oxide containing In, Ga, and Zn in a predetermined ratio is formed.

次に、図3(A)、(B)、(C)に示すように、半導体層24の表面と、半導体層24の位置する部分以外の場所で露出するゲート絶縁層22の表面に、第1の保護膜34a、第2の導電膜32a、第2の保護膜35aを順に積層する。
第1の保護膜34aは、図2(C)の状態まで作製された積層体に対し、所定組成のNiCuTi合金若しくはNiCuCr合金からなるターゲット材料を用い、スパッタリングガスとしてターゲット材料とは非反応性のガスを用いた非反応性スパッタリングによって形成する。
Next, as shown in FIGS. 3A, 3B, and 3C, the surface of the semiconductor layer 24 and the surface of the gate insulating layer 22 exposed at a place other than the portion where the semiconductor layer 24 is located are placed on the surface of the semiconductor layer 24. The protective film 34a of 1, the second conductive film 32a, and the second protective film 35a are laminated in this order.
The first protective film 34a uses a target material composed of a NiCuTi alloy or a NiCuCr alloy having a predetermined composition with respect to the laminate prepared up to the state shown in FIG. 2C, and is non-reactive with the target material as a sputtering gas. It is formed by non-reactive sputtering using gas.

次に、Alを主成分とするターゲット材料を用い、スパッタリングガスとしてターゲット材料とは非反応性のガスを用いた非反応性スパッタリングによって、第2の導電膜32aを、図3(B)に示すように、第1の保護膜34aの表面に形成する。 Next, the second conductive film 32a is shown in FIG. 3B by non-reactive sputtering using a target material containing Al as a main component and a gas non-reactive with the target material as the sputtering gas. As described above, it is formed on the surface of the first protective film 34a.

次に、所定組成のNiCuTi合金若しくはNiCuCr合金からなるターゲット材料を用い、スパッタリングガスとしてターゲット材料とは非反応性のガスを用いた非反応性スパッタリングによって第2の保護膜35aを、図3(C)に示すように、第2の導電膜32aの表面に形成する。このようにして第1の保護膜34a、第2の導電膜32a、第2の保護膜35aからなる金属電極膜30aが形成される。 Next, a second protective film 35a is formed by non-reactive sputtering using a target material composed of a NiCuTi alloy or a NiCuCr alloy having a predetermined composition and a gas that is non-reactive with the target material as the sputtering gas. ), It is formed on the surface of the second conductive film 32a. In this way, the metal electrode film 30a composed of the first protective film 34a, the second conductive film 32a, and the second protective film 35a is formed.

その後、図4(A)に示すように金属電極膜30aの非除去部分にレジスト38を形成して、この状態で金属電極膜30aを含む積層体をエッチング液に浸漬することで金属電極膜30aの、レジスト38にてマスクされていない部分が部分的に除去される。その後、レジスト38を除去すると、図4(B)に示すように、第1の保護層34、主層32および第2の保護層35を有するソース電極層26およびドレイン電極層28が形成される。 After that, as shown in FIG. 4A, a resist 38 is formed on the non-removed portion of the metal electrode film 30a, and in this state, the laminate containing the metal electrode film 30a is immersed in the etching solution to form the metal electrode film 30a. However, the portion not masked by the resist 38 is partially removed. After that, when the resist 38 is removed, as shown in FIG. 4B, a source electrode layer 26 and a drain electrode layer 28 having a first protective layer 34, a main layer 32, and a second protective layer 35 are formed. ..

図4(B)において、半導体層24の、ソース領域41とドレイン領域42の間がチャネル領域43であり、ゲート電極層20は、ゲート絶縁層22を挟んでチャネル領域43と対向する位置にある。この状態で、半導体層24と、ゲート絶縁層22と、ゲート・ソース・ドレインの各電極層20、26、28とで、TFT12が構成される。 In FIG. 4B, the channel region 43 is between the source region 41 and the drain region 42 of the semiconductor layer 24, and the gate electrode layer 20 is located at a position facing the channel region 43 with the gate insulating layer 22 interposed therebetween. .. In this state, the TFT 12 is composed of the semiconductor layer 24, the gate insulating layer 22, and the gate, source, and drain electrode layers 20, 26, and 28.

ここでソース電極層26およびドレイン電極層28では、AlまたはAl合金からなる主層32と、半導体層24との間に第1の保護層34が配置される。NiCuTi合金(またはNiCuCr合金)からなる第1の保護層34は、Al原子に対するバリア機能を有しているため、主層32から半導体層24へのAl原子の拡散が良好に防止される。また、半導体層24が酸化物半導体である場合、第1の保護層34は、半導体層24からソース電極層26およびドレイン電極層28へのO原子の拡散を防止できる。従って、半導体層24を酸化物半導体としつつ、Cuと比べて酸化されやすいAlをソース電極層26およびドレイン電極層28に用いることができる。 Here, in the source electrode layer 26 and the drain electrode layer 28, the first protective layer 34 is arranged between the main layer 32 made of Al or an Al alloy and the semiconductor layer 24. Since the first protective layer 34 made of NiCuTi alloy (or NiCuCr alloy) has a barrier function against Al atoms, diffusion of Al atoms from the main layer 32 to the semiconductor layer 24 is satisfactorily prevented. When the semiconductor layer 24 is an oxide semiconductor, the first protective layer 34 can prevent the diffusion of O atoms from the semiconductor layer 24 to the source electrode layer 26 and the drain electrode layer 28. Therefore, while using the semiconductor layer 24 as an oxide semiconductor, Al, which is more easily oxidized than Cu, can be used for the source electrode layer 26 and the drain electrode layer 28.

次に、図5(A)に示すようにSiNxやSiO2等からなる層間絶縁層14を形成する。これとともに、層間絶縁層14の所定の箇所には接続孔36(図1参照)を形成しておく。その後、図5(B)に示すように層間絶縁層14の表面に、ITOなどの第3の導電膜を形成し、その後パターニングして、酸化物導電層16を形成する。 Next, as shown in FIG. 5A, an interlayer insulating layer 14 made of SiNx, SiO 2, or the like is formed. At the same time, a connection hole 36 (see FIG. 1) is formed at a predetermined position of the interlayer insulating layer 14. Then, as shown in FIG. 5B, a third conductive film such as ITO is formed on the surface of the interlayer insulating layer 14, and then patterning is performed to form the oxide conductive layer 16.

このとき図1に示すように、酸化物導電層16の一部は接続孔36内に形成され、接続孔36の底面に露出するドレイン電極層28と接合する。詳しくはドレイン電極層28の第2の保護層35と接合する。第2の保護層35はNiCuTi合金(またはNiCuCr合金)からなり、Al原子に対するバリア機能を有しているため、ドレイン電極層28の主層32から酸化物導電層16へのAl原子の拡散が良好に防止される。また、第2の保護層35は、酸化物導電層16からドレイン電極層28へのO原子の拡散を防止する。従って、Cuと比べて酸化されやすいAlをドレイン電極層28に用いた場合であっても、ドレイン電極層28の酸化を防止しつつ、酸化物導電層16を第2の保護層35を介してドレイン電極層28と電気的に接続することができる。 At this time, as shown in FIG. 1, a part of the oxide conductive layer 16 is formed in the connection hole 36 and is joined to the drain electrode layer 28 exposed on the bottom surface of the connection hole 36. Specifically, it is joined to the second protective layer 35 of the drain electrode layer 28. Since the second protective layer 35 is made of a NiCuTi alloy (or NiCuCr alloy) and has a barrier function against Al atoms, the diffusion of Al atoms from the main layer 32 of the drain electrode layer 28 to the oxide conductive layer 16 is allowed. Well prevented. Further, the second protective layer 35 prevents the diffusion of O atoms from the oxide conductive layer 16 to the drain electrode layer 28. Therefore, even when Al, which is more easily oxidized than Cu, is used for the drain electrode layer 28, the oxide conductive layer 16 is passed through the second protective layer 35 while preventing the drain electrode layer 28 from being oxidized. It can be electrically connected to the drain electrode layer 28.

以上、本発明の一実施形態の半導体装置の構成およびその製造方法について説明したが、半導体装置の構成およびその製造方法については適宜変更可能である。例えば、ソース電極層26およびドレイン電極層28を形成する際、半導体層24が浸食されるエッチング液を使用する場合には、図6に示すように、半導体層24の表面が露出しないようにストッパ層45を設けておき、エッチング液が半導体層24と接触しないように構成することも可能である。 Although the configuration of the semiconductor device and the manufacturing method thereof according to the embodiment of the present invention have been described above, the configuration of the semiconductor device and the manufacturing method thereof can be appropriately changed. For example, when forming the source electrode layer 26 and the drain electrode layer 28, when an etching solution in which the semiconductor layer 24 is eroded is used, as shown in FIG. 6, a stopper is used so that the surface of the semiconductor layer 24 is not exposed. It is also possible to provide the layer 45 so that the etching solution does not come into contact with the semiconductor layer 24.

次に本発明の実施例を以下に説明する。ここでは、表1に示す構成で、且つ第1の保護膜を表2に示す膜組成とした積層体を、以下のようにして製造し、密着性を測定し、評価を行った。 Next, examples of the present invention will be described below. Here, a laminate having the configuration shown in Table 1 and having the first protective film having the film composition shown in Table 2 was produced as follows, and the adhesion was measured and evaluated.

Figure 0006950447
Figure 0006950447

Figure 0006950447
Figure 0006950447

(各種積層体の製造)
サイズ:10cm×10cmのガラス基板を用い、基板上に、第1の導電膜、絶縁膜、半導体膜、第1の保護膜、第2の導電膜、第2の保護膜、第3の導電膜をこの順で積層形成した。
(Manufacturing of various laminates)
Size: Using a glass substrate of 10 cm x 10 cm, a first conductive film, an insulating film, a semiconductor film, a first protective film, a second conductive film, a second protective film, and a third conductive film are used on the substrate. Was laminated in this order.

第1の導電膜の成膜は、純Alのスパッタリングターゲットを用い、真空度を5×10-4Paとし、チャンバ内にArガス(不活性ガス)を導入して行った。スパッタ圧は0.1〜1.0Pa,電力は100〜500Wとして行なった。第1の導電膜の厚さは、150〜1000nmである。 The first conductive film was formed by using a pure Al sputtering target, setting the degree of vacuum to 5 × 10 -4 Pa, and introducing Ar gas (inert gas) into the chamber. The sputter pressure was 0.1 to 1.0 Pa, and the power was 100 to 500 W. The thickness of the first conductive film is 150 to 1000 nm.

絶縁膜の成膜は、原料ガスとして酸素およびSiH4を用い、プラズマCVD法により、SiO2膜を成膜した。絶縁膜の厚さは、500〜2000nmである。 For the film formation of the insulating film, oxygen and SiH 4 were used as raw material gases, and the SiO 2 film was formed by the plasma CVD method. The thickness of the insulating film is 500 to 2000 nm.

半導体膜の成膜は、Ga:In:Zn:Sn=16.8:16.6:47.2:19.4(原子比)からなるスパッタリングターゲットを用い、真空度を5×10-4Paとし、チャンバ内に酸素及びArを含むスパッタガスを導入して行った。スパッタ圧は0.1〜1.0Pa,電力は100〜500Wとして行なった。半導体膜の厚さは、30〜200nmである。 For film formation of the semiconductor film, a sputtering target consisting of Ga: In: Zn: Sn = 16.8: 16.6: 47.2: 19.4 (atomic ratio) was used, and the degree of vacuum was 5 × 10 -4 Pa. Then, a sputtering gas containing oxygen and Ar was introduced into the chamber. The sputter pressure was 0.1 to 1.0 Pa, and the power was 100 to 500 W. The thickness of the semiconductor film is 30 to 200 nm.

第1の保護膜の成膜は、表2に示す各種組成に対応するNiCuTi合金、NiCuCr合金等のスパッタリングターゲットを用い、真空度を5×10-4Paとし、チャンバ内にArガスを導入して行った。スパッタ圧は0.1〜1.0Pa,電力は100〜500Wとして行った。第1の保護膜の厚さは、15〜200nmである。 For the formation of the first protective film, a sputtering target such as NiCuTi alloy or NiCuCr alloy corresponding to various compositions shown in Table 2 was used, the degree of vacuum was set to 5 × 10 -4 Pa, and Ar gas was introduced into the chamber. I went. The sputter pressure was 0.1 to 1.0 Pa, and the power was 100 to 500 W. The thickness of the first protective film is 15 to 200 nm.

第2の導電膜の成膜は、純Alのスパッタリングターゲットを用い、真空度を5×10-4Paとし、チャンバ内にArガスを導入して行った。スパッタ圧は0.1〜1.0Pa,電力は100〜500Wとして行なった。第2の導電膜の厚さは、150〜1000nmである。 The second conductive film was formed by using a pure Al sputtering target, setting the degree of vacuum to 5 × 10 -4 Pa, and introducing Ar gas into the chamber. The sputter pressure was 0.1 to 1.0 Pa, and the power was 100 to 500 W. The thickness of the second conductive film is 150 to 1000 nm.

第2の保護膜の成膜は、NiCuTi合金若しくはNiCuCr合金のスパッタリングターゲットを用い、真空度を5×10-4Paとし、チャンバ内にArガスを導入して行った。スパッタ圧は0.1〜1.0Pa,電力は100〜500Wとして行った。第2の保護膜の厚さは、15〜200nmである。
尚、第2の保護膜がNiCuTi合金の場合、Ni:67%、Cu:30%、Ti:3%のスパッタリングターゲットを用い、第2の保護膜がNiCuCr合金の場合、Ni:67%、Cu:30%、Cr:3%のスパッタリングターゲットを用いた。
The second protective film was formed by using a sputtering target of NiCuTi alloy or NiCuCr alloy, setting the degree of vacuum to 5 × 10 -4 Pa, and introducing Ar gas into the chamber. The sputter pressure was 0.1 to 1.0 Pa, and the power was 100 to 500 W. The thickness of the second protective film is 15 to 200 nm.
When the second protective film is a NiCuTi alloy, a sputtering target of Ni: 67%, Cu: 30%, Ti: 3% is used, and when the second protective film is a NiCuCr alloy, Ni: 67%, Cu A sputtering target of: 30% and Cr: 3% was used.

第3の導電膜の成膜は、SnO2を10%含有するIn23からなるスパッタリングターゲットを用い、真空度を5×10-4Paとし、チャンバ内に酸素及びArを含むスパッタガスを導入して行った。スパッタ圧は0.1〜1.0Pa,電力は100〜500Wとして行なった。ITOからなる第3の導電膜の厚さは、30〜200nmである。 For the film formation of the third conductive film, a sputtering target composed of In 2 O 3 containing 10% SnO 2 was used, the degree of vacuum was set to 5 × 10 -4 Pa, and a sputtering gas containing oxygen and Ar was placed in the chamber. I introduced it. The sputter pressure was 0.1 to 1.0 Pa, and the power was 100 to 500 W. The thickness of the third conductive film made of ITO is 30 to 200 nm.

(密着性試験)
作製した各積層体について、JIS K5600−5−6に準拠した密着性試験を行なった。JIS K5600−5−6で定めるところの分類0〜3であることを目標として定め、下記評価基準にて評価した。その結果を表2に示す。
○:密着性が分類0〜3
×:密着性が分類4以上
(Adhesion test)
Adhesion tests in accordance with JIS K5600-5-6 were performed on each of the produced laminates. The target was set to be classified as 0 to 3 as defined by JIS K5600-5-6, and the evaluation was made according to the following evaluation criteria. The results are shown in Table 2.
◯: Adhesion is classified 0 to 3
X: Adhesion is classified as 4 or higher

表2に示すように、比較例1、比較例2は、Cu含有量が本発明の下限値を下回っており、且つTi,Crが無添加とされたNiCu合金で第1の保護膜を形成した。これら比較例1、比較例2は、いずれも密着性が分類4以上で、密着性の評価が「×」であった。
そのほかの比較例3〜8、実施例1〜12は何れも良好な密着性が得られていた。
このような結果から、NiCu系合金の保護膜を用いて良好な密着性を得るためには、Cu量30〜50%で、更にTiもしくはCr量3〜5%の添加が必要であることが分る。
As shown in Table 2, in Comparative Example 1 and Comparative Example 2, the first protective film was formed of a NiCu alloy in which the Cu content was below the lower limit of the present invention and Ti and Cr were not added. bottom. In both Comparative Example 1 and Comparative Example 2, the adhesion was classified as 4 or higher, and the evaluation of the adhesion was "x".
Good adhesion was obtained in each of the other Comparative Examples 3 to 8 and Examples 1 to 12.
From these results, in order to obtain good adhesion using the protective film of NiCu-based alloy, it is necessary to add Cu amount of 30 to 50% and Ti or Cr amount of 3 to 5%. I understand.

次に、表3に示す構成で、且つ保護膜を表4に示す膜組成とした積層体を製造し、エッチング性,バリア性および耐食性を以下の方法で評価した。ここでは、ガラス基板上に、半導体膜、保護膜、導電膜をこの順で積層形成した。半導体膜、保護膜および導電膜の成膜方法は、上記実施例1における半導体膜、第1の保護膜および第2の導電膜の場合と同様である。 Next, a laminate having the composition shown in Table 3 and having the protective film having the film composition shown in Table 4 was produced, and the etching property, the barrier property and the corrosion resistance were evaluated by the following methods. Here, a semiconductor film, a protective film, and a conductive film were laminated and formed on the glass substrate in this order. The method for forming the semiconductor film, the protective film and the conductive film is the same as in the case of the semiconductor film, the first protective film and the second conductive film in the first embodiment.

Figure 0006950447
Figure 0006950447

Figure 0006950447
Figure 0006950447

(エッチング性評価)
作製した積層体から5cm角の試料を切り出し、この試料を関東化学製のエッチング液Cu―03に浸漬し、基板上に形成した膜が完全に溶解されるまでの時間を測定し、下記評価基準にて評価した。その結果を表4に示す。
○:溶解に要する時間が1分未満
×:溶解に要する時間が1分以上
(Etching property evaluation)
A 5 cm square sample was cut out from the prepared laminate, and this sample was immersed in an etching solution Cu-03 manufactured by Kanto Chemical Co., Inc., and the time until the film formed on the substrate was completely dissolved was measured. Evaluated at. The results are shown in Table 4.
◯: Time required for dissolution is less than 1 minute ×: Time required for dissolution is 1 minute or more

(バリア性評価)
作製した積層体に対し、熱処理の前後において、4探針法により金属膜(Al膜)の5箇所で測定し、その平均値より熱処理前と熱処理後での電気比抵抗(μΩ・cm)を算出した。そして、熱処理の前後での電気比抵抗値の変化から、下記評価基準に基づいて元素の拡散の有無を評価した。なお、熱処理条件は、大気中、250℃の環境下で2時間保持とした。その結果を表4に示す。
○:熱処理前後で電気比抵抗値に変化はない(電気比抵抗値の変化が10μΩ・cm未満)
×:熱処理前と比較して、熱処理後に電気比抵抗値が10μΩ・cm以上増加
(Barrier evaluation)
Before and after the heat treatment, the prepared laminate was measured at 5 points on the metal film (Al film) by the 4-probe method, and the electrical resistivity (μΩ · cm) before and after the heat treatment was measured from the average value. Calculated. Then, the presence or absence of element diffusion was evaluated based on the following evaluation criteria from the change in the electrical resistivity value before and after the heat treatment. The heat treatment conditions were maintained in the air at 250 ° C. for 2 hours. The results are shown in Table 4.
◯: There is no change in the resistivity value before and after the heat treatment (change in resistivity is less than 10 μΩ · cm).
X: Compared with before heat treatment, the electrical resistivity value increased by 10 μΩ · cm or more after heat treatment.

(耐食性評価)
作製した各積層体を85℃×85%RH(相対湿度)の大気雰囲気環境下にて500時間保持し、保持後の積層体の変色の有無等について、JIS C 60068に準拠して下記評価基準にて評価した。その結果を表4に示す。
◎:上記環境条件での保持前後において、試料の中心および端部に変色及び膜はがれが無い
○:少なくとも保持後において、試料の端部に変色または膜はがれが認められるも、試料端部を除く領域に変色及び膜はがれが無い
×:少なくとも保持後において、試料の中心および端部に、変色または膜はがれが認められる
(Evaluation of corrosion resistance)
Each of the prepared laminates was held in an air atmosphere environment of 85 ° C. × 85% RH (relative humidity) for 500 hours, and the presence or absence of discoloration of the laminate after holding was evaluated according to the following evaluation criteria in accordance with JIS C 60068. Evaluated at. The results are shown in Table 4.
⊚: No discoloration or film peeling at the center and edges of the sample before and after holding under the above environmental conditions ○: At least after holding, discoloration or film peeling is observed at the edges of the sample, but the edges of the sample are excluded. No discoloration or film peeling in the area ×: Discoloration or film peeling is observed at the center and edges of the sample, at least after holding.

表4において、比較例11は、NiCuTi合金からなる保護膜において、Ti含有量が本発明の上限を上回っている。また比較例12は、NiCuCr合金からなる保護膜において、Cr含有量が本発明の上限を上回っている。これら比較例11,比較例12では、バリア性および耐食性に問題はないものの、エッチング性が悪化しており、半導体装置のソースおよびドレイン電極層を形成する際、1種類のエッチング液でのパターニングが難しい。 In Table 4, in Comparative Example 11, the Ti content of the protective film made of NiCuTi alloy exceeds the upper limit of the present invention. Further, in Comparative Example 12, the Cr content of the protective film made of NiCuCr alloy exceeds the upper limit of the present invention. In Comparative Examples 11 and 12, although there is no problem in barrier property and corrosion resistance, the etching property is deteriorated, and when forming the source and drain electrode layers of the semiconductor device, patterning with one kind of etching solution is possible. difficult.

比較例13は、NiCuTi合金からなる保護膜において、Cu含有量が本発明の上限を上回っている。また比較例14は、NiCuCr合金からなる保護膜において、Cu含有量が本発明の上限を上回っている。これら比較例13,比較例14では、エッチング性に問題はないものの、バリア性および耐食性が悪化している。このことからCu自体にバリア性や耐食性を高める効果は無く、相対的なNi量の低下にともないバリア性および耐食性が悪化したものと推測される。 In Comparative Example 13, in the protective film made of NiCuTi alloy, the Cu content exceeds the upper limit of the present invention. Further, in Comparative Example 14, the Cu content of the protective film made of NiCuCr alloy exceeds the upper limit of the present invention. In Comparative Examples 13 and 14, although there is no problem in etching property, barrier property and corrosion resistance are deteriorated. From this, it is presumed that Cu itself has no effect of enhancing the barrier property and the corrosion resistance, and the barrier property and the corrosion resistance deteriorate as the relative amount of Ni decreases.

比較例15は、Mo単体からなる保護膜を用いた例である。また比較例16は、MoTi合金からなる保護膜を用いた例である。これら比較例15,比較例16では、高温高湿環境下で保持した後に膜はがれが認められた。従来、拡散防止用のバリア膜として用いられていたMoもしくはMoTi合金からなる保護膜は、Al金属膜との組み合わせでは十分な耐食性が確保できず、Al電極の腐食による信頼性の低下が懸念される。 Comparative Example 15 is an example in which a protective film made of Mo alone is used. Further, Comparative Example 16 is an example in which a protective film made of MoTi alloy is used. In Comparative Examples 15 and 16, peeling of the film was observed after holding in a high temperature and high humidity environment. Conventionally, a protective film made of Mo or MoTi alloy, which has been used as a barrier film for preventing diffusion, cannot secure sufficient corrosion resistance in combination with an Al metal film, and there is a concern that reliability may decrease due to corrosion of the Al electrode. NS.

そのほかの比較例9,10、実施例13〜24は、何れもエッチング性、バリア性、耐食性の結果は良好であった。特にNiCuTi合金もしくはNiCuCr合金において、Cu量を抑えて、Ni量を55%以上とした実施例13〜16、実施例19〜22は、密着性の結果が他の例に比べて良好であった。 In the other Comparative Examples 9 and 10 and Examples 13 to 24, the results of etching property, barrier property and corrosion resistance were good. In particular, in the NiCuTi alloy or NiCuCr alloy, the adhesion results of Examples 13 to 16 and Examples 19 to 22 in which the Cu amount was suppressed and the Ni amount was 55% or more were better than those of the other examples. ..

尚、上記実施例においては半導体膜にIGZOを用いているが、IGZOに代えてa−Siを用いた表1の構成c,d、表3の構成j,kの積層体においても同様の結果が得られている。 In the above embodiment, IGZO is used as the semiconductor film, but the same result can be obtained with the laminated body of the configurations c and d in Table 1 and the configurations j and k in Table 3 in which a-Si is used instead of IGZO. Has been obtained.

以上の評価結果についてまとめると、Alの金属膜と、Ni−30〜50%Cu−3〜5%Ti(Cr)合金の保護膜との組合せは、密着性、バリア性、耐食性、およびエッチング性に優れている。かかる組合せを、半導体装置の金属電極層に適用すれば、半導体装置においても、高いバリア性および高耐食性を発揮することが期待できる。 Summarizing the above evaluation results, the combination of the metal film of Al and the protective film of Ni-30 to 50% Cu-3 to 5% Ti (Cr) alloy has adhesion, barrier property, corrosion resistance, and etching property. Is excellent. If such a combination is applied to the metal electrode layer of a semiconductor device, it can be expected that high barrier properties and high corrosion resistance will be exhibited even in the semiconductor device.

以上、本発明の実施形態及び実施例について詳しく説明したが、これはあくまで一例示である。本発明はその趣旨を逸脱しない範囲において種々変更を加えた態様で実施可能である。 The embodiments and examples of the present invention have been described in detail above, but these are merely examples. The present invention can be carried out in a manner in which various modifications are made without departing from the spirit of the present invention.

10 半導体装置
16 酸化物導電層
24 半導体層
30 金属電極層
32 主層
34 第1の保護層
35 第2の保護層
10 Semiconductor device 16 Oxide conductive layer 24 Semiconductor layer 30 Metal electrode layer 32 Main layer 34 First protective layer 35 Second protective layer

Claims (2)

半導体層と、該半導体層と接合する金属電極層と、を有する半導体装置であって、
該金属電極層は、Alまたは90at%以上のAl合金からなる主層と、該主層の前記半導体層側の面に設けられた第1の保護層と、を有し、
該第1の保護層は、質量%で、Cu:30〜50%を含有し、更に、Ti:3〜5%、Cr:3〜5%から選ばれた1種を含有し、残部Niおよび不可避的不純物の組成を有するNiCuTi合金またはNiCuCr合金からなることを特徴とする半導体装置。
A semiconductor device having a semiconductor layer and a metal electrode layer bonded to the semiconductor layer.
The metal electrode layer has a main layer made of Al or an Al alloy of 90 at% or more, and a first protective layer provided on the surface of the main layer on the semiconductor layer side.
The first protective layer contains Cu: 30 to 50% in mass%, and further contains one selected from Ti: 3 to 5% and Cr: 3 to 5%, and the balance Ni and A semiconductor device comprising a NiCuTi alloy or a NiCuCr alloy having an unavoidable composition of impurities.
請求項1において、前記金属電極層の前記半導体層とは反対側に酸化物導電層が形成されるとともに、
前記金属電極層は、前記主層の前記酸化物導電層側の面に設けられた第2の保護層を更に有し、該第2の保護層により前記酸化物導電層と接合されており、
該第2の保護層は、質量%で、Cu:30〜50%を含有し、更に、Ti:3〜5%、Cr:3〜5%から選ばれた1種を含有し、残部Niおよび不可避的不純物の組成を有するNiCuTi合金またはNiCuCr合金からなることを特徴とする半導体装置。
In claim 1, an oxide conductive layer is formed on the side of the metal electrode layer opposite to the semiconductor layer, and the oxide conductive layer is formed.
The metal electrode layer further has a second protective layer provided on the surface of the main layer on the oxide conductive layer side, and is bonded to the oxide conductive layer by the second protective layer.
The second protective layer contains Cu: 30 to 50% in mass%, and further contains one selected from Ti: 3 to 5% and Cr: 3 to 5%, and the balance Ni and A semiconductor device comprising a NiCuTi alloy or a NiCuCr alloy having an unavoidable impurity composition.
JP2017203379A 2017-10-20 2017-10-20 Semiconductor device Active JP6950447B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017203379A JP6950447B2 (en) 2017-10-20 2017-10-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017203379A JP6950447B2 (en) 2017-10-20 2017-10-20 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2019079846A JP2019079846A (en) 2019-05-23
JP6950447B2 true JP6950447B2 (en) 2021-10-13

Family

ID=66628204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017203379A Active JP6950447B2 (en) 2017-10-20 2017-10-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6950447B2 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4730662B2 (en) * 2005-03-02 2011-07-20 日立金属株式会社 Thin film wiring layer
KR101425131B1 (en) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 Display substrate and display device comprising the same
KR101681483B1 (en) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 Thin film transistor array substrate and method of manufacturing the same
JP5532767B2 (en) * 2009-09-04 2014-06-25 大同特殊鋼株式会社 NiCu alloy target material for Cu electrode protection film
JP5895370B2 (en) * 2010-08-30 2016-03-30 大同特殊鋼株式会社 NiCu alloy target material for Cu electrode protective film for panel and laminated film
JP2012160381A (en) * 2011-02-01 2012-08-23 Sanyo Shinku Kogyo Kk Metal film
JP2015119175A (en) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 Semiconductor device and display device
JP6706418B2 (en) * 2015-03-20 2020-06-10 日立金属株式会社 Sputtering target material for forming laminated wiring film and coating layer for electronic parts

Also Published As

Publication number Publication date
JP2019079846A (en) 2019-05-23

Similar Documents

Publication Publication Date Title
TWI437697B (en) Wiring structure and a display device having a wiring structure
JP4970622B2 (en) Semiconductor device, liquid crystal display device having semiconductor device, and method of manufacturing semiconductor device
TWI516832B (en) Thin film transistor
TWI478308B (en) Wiring construction and display device
JP5805270B2 (en) Semiconductor device, liquid crystal display device having semiconductor device, and method of manufacturing semiconductor device
CN102473730B (en) Wiring structure, manufacturing method thereof, and display device having wiring structure
JP6706638B2 (en) Semiconductor device and manufacturing method thereof
JP2011040730A5 (en) Semiconductor device
JP2011091364A (en) Wiring structure and method of manufacturing the same, as well as display apparatus with wiring structure
KR101175970B1 (en) Wiring layer, semiconductor device, liquid crystal display device
CN102119230A (en) Display device, Cu alloy film for use in the display device, and Cu alloy sputtering target
JP2014197662A (en) Thin film transistor and manufacturing method of the same
KR20150038310A (en) Thin film transistor and display device
CN103460351A (en) Cu alloy film, and display device and electronic device each equipped with same
US8373832B2 (en) Wiring layer, semiconductor device, and liquid crystal display device using semiconductor device
TW201034200A (en) Thin-film transistor having barrier layer as constituent layer and copper alloy sputtering target for forming barrier layer by sputter deposition
TWI424570B (en) TFT transistor with copper electrode
JP6950447B2 (en) Semiconductor device
CN110310960A (en) Active-matrix substrate
JP5416470B2 (en) Display device and Cu alloy film used therefor
JP2010258347A (en) DISPLAY DEVICE AND Cu ALLOY FILM USED FOR THE SAME
JP2011091365A (en) Wiring structure and method of manufacturing the same, and display device with wiring structure
TWI712502B (en) Laminated body and target
KR20150029843A (en) Thin film transistor, thin film trnasistor array panel and manufacturing method of thin film transistor
KR102160278B1 (en) Thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210906

R150 Certificate of patent or registration of utility model

Ref document number: 6950447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150