JP6964705B2

JP6964705B2 - 電力変換装置

Info

Publication number: JP6964705B2
Application number: JP2020070236A
Authority: JP
Inventors: 俊和 ▲高▼木
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2020-04-09
Filing date: 2020-04-09
Publication date: 2021-11-10
Anticipated expiration: 2040-04-09
Also published as: JP2021168534A

Description

本願は、電力変換装置に関するものである。

パワー回路をコントロール制御する方式としては、位相シフト方式の電力変換装置が主流である。車載用のＤＣ／ＤＣコンバータでも、位相シフト方式を採用したものが一般的に使用されてきた。このような位相シフト方式では、スイッチング効率を高めるため、スイッチング素子を独立して駆動する駆動回路を、素子ごとに個別に設ける必要があった。一方、車載用の電力変換装置では、回路の小型化、低コスト化が要求されている。

例えば、位相シフト方式を使った電力変換装置としては特許文献１がある。位相シフト方式フルブリッジ型の電源回路であり、トランスの漏れインダクタンスによる電圧を抑えたＤＣ／ＤＣコンバータを実現している。

特開２０１７−１２７０５１号公報

位相シフト方式では、スイッチング素子のオン／オフタイミングを素子ごとにずらして所望の効率・電力伝送を実現する。高効率を実現させるためには、ＺＶＳ（Zero Voltage Switching）、ＺＣＳ（Zero Current Switching）といった技術が必要である。スイッチング周波数の高速化にともなってスイッチング素子のオン／オフタイミングの調整精度が要求される。そのため、ＧａＮ（窒化ガリウム）またはＳｉＣ（シリコンカーバイト）などのワイドギャップ半導体を使用してスイッチング周波数を上げようとすると、スイッチング素子のオン／オフタイミングの調整が難しいといった問題点があった。

また、車載装置としては、単にスイッチングの効率の高い位相シフト方式を用いただけでは、解決できない問題があった。パワー回路と制御回路の絶縁するためにパルストランスを使用している。位相シフト方式ではスイッチング素子ごとに個別に駆動を制御するため、スイッチング素子ごとに１つのパルストランスと１つのゲートドライバＩＣを設ける必要があった。そのため、駆動回路の小型化の弊害になっていた。また、パルストランスは、そのサイズが１つあたり１０ｍｍ角程度の立方体であり、車の振動対策として、取付け強度を上げるための構造が必要であった。

以上のような課題に対して、本願はスイッチング素子の駆動タイミングの調整が不要で、また、回路の小型化と低コスト化が図れる電力変換装置を得ることを目的とする。

本願に係わる電力変換装置は、四角形の各頂点にスイッチング素子が配置されたフルブリッジ回路と、前記スイッチング素子を駆動する駆動回路と、前記駆動回路をＰＷＭ制御する制御部と、前記駆動回路によって前記スイッチング素子を開閉することにより、直流電源から前記フルブリッジ回路を介して交流をつくるインバータ部と、前記インバータ部の交流出力を直流に変換するコンバータ部と、を備え、前記制御部は位相シフト方式のコントローラＩＣを含み、前記コントローラＩＣからの信号のうち、対角に配置された前記スイッチング素子の２つの駆動用信号が、ＡＮＤ回路によって組み合わされて前記駆動回路のゲートドライバＩＣに入力され、前記ゲートドライバＩＣの出力信号がパルストランスに入力され、前記パルストランスの出力信号により、対角に配置された前記スイッチング素子が駆動されるものである。

本願の電力変換装置は、ブリッジ回路の前記スイッチング素子をＰＷＭ制御することで直流電源から交流出力を得るインバータ部と、その交流出力で直流出力を得るコンバータ部と、で構成されているので、位相シフト方式のような複雑なタイミング調整が不要である。

また、前記駆動回路はペアとなる前記スイッチング素子に共通にパルストランスおよびゲートドライバＩＣを設けたので、パルストランスおよびゲートドライバＩＣの部品点数を減らし、装置全体の小型化と部品コスト削減が可能である。

実施の形態１に係わる電力変換装置のインバータ部を示す回路図である。実施の形態１に係わる電力変換装置の全体を示す回路図である。実施の形態１に係わる電力変換装置の制御部が出力する駆動信号を示すタイミングチャートである。実施の形態１に係わる電力変換装置のスイッチング素子の駆動信号を示すタイミングチャートである。実施の形態２に係わる電力変換装置の全体を示す回路図である。

実施の形態１．
図１は、本願の実施の形態１に係わる電力変換装置のインバータ部を示す回路図である。インバータ部１０は直流入力から交流出力を得るＤＣ／ＡＣの電力変換部であり、スイッチング素子Ｑａ、Ｑｂ、Ｑｃ、Ｑｄの４つによるフルブリッジ回路２０を有する。スイッチング素子ＱａからＱｄは直流入力電圧の高圧側と低圧側のそれぞれに、アームと呼ばれるペアとなるスイッチング素子Ｑａ、Ｑｂ、およびスイッチング素子Ｑｃ、Ｑｄがあり、素子の各々には、電圧と逆方向に導通のあるダイオードが並列に設けられる。各ペアとなるスイッチング素子Ｑａ、Ｑｂ、およびスイッチング素子Ｑｃ、Ｑｄのそれぞれの中点から交流出力が取り出される。

これらの素子のペアであるスイッチング素子Ｑａ、Ｑｂおよびスイッチング素子Ｑｃ、Ｑｄのそれぞれの素子のゲートを駆動する駆動回路１にはペアごとに共通するパルストランス５がそれぞれ設けられ、ＰＷＭ制御を行う制御部３０からの信号で２出力を有する１つのゲートドライバＩＣ６のドライブ出力により起動される。ゲートドライバＩＣ６とパルストランス５との間にはゲート抵抗７ａと直流カット用のコンデンサ８が設けられる。また、スイッチング素子ＱａからＱｄの各ゲートには、パルストランス５の出力がゲート抵抗７ｂを介して入力される。

フルブリッジ回路２０に設けられるスイッチング素子ＱａからＱｄは、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。ＩＧＢＴ（Insulated Gate Bipolar Transistor）、もしくは、ＧａＮおよびＳｉＣなど次世代ワイドバンドギャップ半導体などの半導体を用いることも可能であるが、本実施例ではＭＯＳＦＥＴとして説明する。ＭＯＳＦＥＴは電圧駆動のため駆動損失が小さく、高周波動作にも適している。

制御部３０は、出力端子ＧａおよびＧｂを有し、基準となる正弦波信号をベースにキャリア波（例えば、三角波）と比較し、その結果でパルス幅をもった矩形波のオンオフ信号を出力端子ＧａおよびＧｂに出力する。出力端子ＧａおよびＧｂの出力は互いに位相をずらした信号であり、同時にオンになることがない。このように正弦波信号に合わせた出力信号でフルブリッジ回路２０の対角に配置されたスイッチング素子Ｑａとスイッチング素子Ｑｄ、および、スイッチング素子Ｑｂとスイッチング素子Ｑｃをそれぞれセットにしてオン／オフすることで交流出力を出力することができる。このような制御形態をＰＷＭ制御と呼んでいる。

パルストランス５は、１入力２出力タイプのトランスであり、前記ＭＯＳＦＥＴのスイッチング素子Ｑａ、Ｑｂとスイッチング素子Ｑｃ、Ｑｄの組合せで片側アームずつ駆動する。また、パルストランスの適用により、高圧のパワー回路側と低圧の制御回路側を絶縁でき、また、ＭＯＳＦＥＴを駆動するために新たな電源回路を追加する必要がない。よって、電源回路数を必要最小限にできる。

本実施の形態では、スイッチング素子Ｑａとスイッチング素子Ｑｄをオンしている際には、スイッチング素子Ｑｂとスイッチング素子Ｑｃをオフするようパルストランス５の出力側極性を相互逆に接続する。このようにすることで、スイッチング素子Ｑａとスイッチング素子Ｑｂ、および、スイッチング素子Ｑｃとスイッチング素子Ｑｄが同時にオンとなるアーム短絡を防止することができる。また、フルブリッジ回路の対角に位置するスイッチング素子ＱａからＱｄのオン／オフタイミングの遅延を軽減できる。

ゲートドライバＩＣ６は、それらパルストランス５を介して、各々ＭＯＳＦＥＴを駆動する。なお、本実施の形態では２出力を有する１つのゲートドライバＩＣ６としたが、１出力タイプのゲートドライバＩＣ６を２個使用する、あるいは、ディスクリート回路で構成しても構わない。

コンデンサ８は、パルストランス５の入力への直流成分をカットするために設けたものである。これにより、パルストランス５の損失を軽減し、パルストランス５の磁気飽和を抑制する。

図２は、電力変換装置の全体を示す回路図である。図２では、図１に加えて、インバータ部１０の交流出力を変換して直流出力するコンバータ部４０を追加して示す。図１で示した交流出力を電圧変換するトランス４１、電圧変換された交流を整流するダイオード４２、変換された整流電圧を平滑化するリアクタンス４３とコンデンサ４４から構成される。

また、図２では制御部３０に位相シフト方式のコントローラＩＣを使用した場合を例に示す。制御部からは図３のタイミングチャートに示すようにスイッチング素子ＱａからＱｄの駆動信号が、出力端子ＯｕｔＡからＯｕｔＤから出力される。これらのタイミングはスイッチング素子Ｑａ、Ｑｂのオン／オフをＤｕｔｙ比５０％で駆動し、スイッチング素子Ｑｃ、Ｑｄの位相をずらして所望の効率・電力伝送を実現するものである。ここで、高効率を実現させるためにはＺＶＳ、ＺＣＳを実現する必要があり、それにはデッドタイム（ｔｄ）の調整が必要になる。

実施の形態１においては、制御部３０に設けたＡＮＤ回路３１を設けることによって、スイッチング素子ＱａからＱｄを駆動させる。フルブリッジ回路２０の対角に配置されたスイッチング素子Ｑａとスイッチング素子Ｑｄ、および、スイッチング素子Ｑｂとスイッチング素子Ｑｃをそれぞれセットにして同時にオン／オフするＰＷＭ制御で、スイッチング素子ＱａからＱｄを動作させるので、デッドタイム（ｔｄ）の調整を必要としない。

ここで、位相シフト方式ではスイッチング素子ＱａからＱｄに対する制御部３０の出力はスイッチング素子Ｑａと出力端子ＯｕｔＡ、スイッチング素子Ｑｂと出力端子ＯｕｔＢ、スイッチング素子Ｑｃと出力端子ＯｕｔＣ、スイッチング素子Ｑｄと出力端子ＯｕｔＤがそれぞれ対応するが、ゲートドライバＩＣ６と制御部３０との間にＡＮＤ回路３１を設けて、制御部３０の出力端子ＯｕｔＡとＯｕｔＤ、出力端子ＯｕｔＢとＯｕｔＣのゲート信号のそれぞれをＡＮＤし、図４のようなスイッチング制御信号を形成することができる。

以上のように、ペアとなるスイッチング素子Ｑａとスイッチング素子Ｑｂ、および、スイッチング素子Ｑｃとスイッチング素子Ｑｄのそれぞれで素子を駆動するためのパルストランス５およびゲートドライバＩＣ６を共通にすることができ、部品点数を減らすことになり、コスト削減できる。また、パルストランス５が４つから２つになったことで、耐振のための取付け強度を上げる構造が簡素化できる。

また、ゲート抵抗７ａおよび７ｂにより、ＭＯＳＦＥＴの駆動部に印加される波形を調整でき、主回路のスイッチング動作時のサージ電圧を抑制できる。これにより、主回路のスイッチングに起因するノイズ発生を抑制できる。

また、コンデンサ８により、パルストランス入力への直流成分がカットされるので、パルストランスの損失を軽減し、パルストランスの磁気飽和を抑制することができる。これにより、パルストランスの容量を減らすことができるので、小型化につながる。

また、ＰＷＭ制御によりインバータ部１０から交流出力し、その交流出力をコンバータ部４０で直流化するというシンプルな構造とした。位相シフト方式と異なり、対角アームを交互にオン／オフするシンプルな方式であるので、ＺＶＳ、ＺＣＳのためのスイッチング素子のオン／オフタイミングの調整が必要なくなった。スイッチング周波数を上げるとこの調整が難しいとされていたものが不要となるため、変換効率を高めるための高速スイッチング駆動が可能となる。

さらに、高速スイッチング駆動が容易となることで、電力変換装置においても高速スイッチング駆動に適した次世代半導体デバイスの利用が可能となる。

以上、ＤＣ／ＤＣコンバータを例に説明したが、車載充電器、ＡＣ／ＤＣコンバータ、及びインバータなどの電力変換装置などでも同様に適用が可能である。前述の例と同様に主回路にブリッジ回路を備えていれば、本願技術の適用が可能であり、同様の効果が期待できる。

実施の形態２．
図５は、実施の形態２に係わる電力変換装置の全体を示す回路図である。実施の形態１のパルストランス５を２個使用する構成に替えて、実施の形態２では、図５のように１個の１入力４出力タイプのパルストランス５１を使用したものである。

このようにすることで、パルストランス１個で駆動できるので、さらなる小型化と低コスト化が実現できる。

本願は、様々な例示的な実施の形態および実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

Ｑａ，Ｑｂ，Ｑｃ，Ｑｄスイッチング素子、Ｇａ，Ｇｂ出力端子、ＯｕｔＡ，ＯｕｔＢ，ＯｕｔＣ，ＯｕｔＤ出力端子、１駆動回路、５パルストランス、６ゲートドライバＩＣ、７ａ，７ｂゲート抵抗、８コンデンサ、１０インバータ部、２０フルブリッジ回路、３０制御部、３１ＡＮＤ回路、４０コンバータ部、４１トランス、４２ダイオード、４３リアクタンス、４４コンデンサ、５１パルストランス。

Claims

四角形の各頂点にスイッチング素子が配置されたフルブリッジ回路と、
前記スイッチング素子を駆動する駆動回路と、
前記駆動回路をＰＷＭ制御する制御部と、
前記駆動回路によって前記スイッチング素子を開閉することにより、
直流電源から前記フルブリッジ回路を介して交流をつくるインバータ部と、
前記インバータ部の交流出力を直流に変換するコンバータ部と、
を備え、
前記制御部は位相シフト方式のコントローラＩＣを含み、
前記コントローラＩＣからの信号のうち、対角に配置された前記スイッチング素子の２つの駆動用信号が、ＡＮＤ回路によって組み合わされて前記駆動回路のゲートドライバＩＣに入力され、
前記ゲートドライバＩＣの出力信号がパルストランスに入力され、
前記パルストランスの出力信号により、対角に配置された前記スイッチング素子が駆動されることを特徴とする電力変換装置。
前記スイッチング素子はＭＯＳＦＥＴであることを特徴とする請求項１に記載の電力変換装置。
前記パルストランスの入力側と出力側のそれぞれに、ゲート抵抗が設けられていることを特徴とする請求項１または請求項２に記載の電力変換装置。
前記パルストランスの入力側には、コンデンサが設けられていることを特徴とする請求項１から請求項３のいずれか１項に記載の電力変換装置。
前記パルストランスは１入力４出力のパルストランスであり、各出力は前記フルブリッジ回路に配置された４つの前記スイッチング素子に入力されることを特徴とする請求項１に記載の電力変換装置。
前記スイッチング素子は、ＩＧＢＴであることを特徴とする請求項１に記載の電力変換装置。
前記スイッチング素子は、ワイドバンドギャップ半導体であることを特徴とする請求項１に記載の電力変換装置。