Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6967196B2 - Semiconductor device - Google Patents
[go: Go Back, main page]

JP6967196B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6967196B2
JP6967196B2 JP2020169187A JP2020169187A JP6967196B2 JP 6967196 B2 JP6967196 B2 JP 6967196B2 JP 2020169187 A JP2020169187 A JP 2020169187A JP 2020169187 A JP2020169187 A JP 2020169187A JP 6967196 B2 JP6967196 B2 JP 6967196B2
Authority
JP
Japan
Prior art keywords
film
solder
layer
diffusion prevention
solder joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020169187A
Other languages
Japanese (ja)
Other versions
JP2021007169A (en
Inventor
将義 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016105385A external-priority patent/JP6776621B2/en
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020169187A priority Critical patent/JP6967196B2/en
Publication of JP2021007169A publication Critical patent/JP2021007169A/en
Application granted granted Critical
Publication of JP6967196B2 publication Critical patent/JP6967196B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Description

本発明は、半導体装置及び電気機器に関する。本発明は、特には、高温はんだを用いた
場合に電気的接続性を確保することができる接合部を備える半導体装置及び電気機器に関
する。
The present invention relates to semiconductor devices and electrical devices. The present invention particularly relates to a semiconductor device and an electric device provided with a joint portion capable of ensuring electrical connectivity when high temperature solder is used.

鉛フリーはんだ実装技術分野において、リードフレームのアイランド部に半導体チップ
を搭載し、樹脂封止体でモールドした半導体装置において、リードフレーム材を樹脂とす
ることで熱膨張係数を同程度とし、モールド樹脂との密着性を確保するとともに、該リー
ドフレームのうち少なくともリード部の表面に導電性の金属薄層を固着形成することを特
徴とした半導体装置が知られている(例えば、特許文献1を参照)。
In the field of lead-free solder mounting technology, in a semiconductor device in which a semiconductor chip is mounted on the island portion of a lead frame and molded with a resin encapsulant, the lead frame material is made of resin to make the coefficient of thermal expansion about the same, and the mold resin is used. A semiconductor device is known in which a conductive metal thin layer is fixedly formed on the surface of at least a lead portion of the lead frame while ensuring adhesion to the lead frame (see, for example, Patent Document 1). ).

リードフレームのアイランド部と半導体チップ間をはんだ材を用いて接合する際、接合
プロセス条件によっては、リードフレーム表面に固着形成した導電性の金属薄層が接合層
中に拡散し、金属薄層厚さの低減あるいは消失により、電気的接続性の確保が困難になる
ことが懸念される。
When joining the island part of the lead frame and the semiconductor chip with a solder material, depending on the joining process conditions, the conductive metal thin layer fixed and formed on the lead frame surface diffuses into the joining layer, and the metal thin layer thickness There is a concern that it will be difficult to secure electrical connectivity due to the reduction or disappearance of the solder.

被接合体表面に形成した金属薄層の低減対策として、Zn合金母材表面に近い側から、
Niめっき層(膜厚0.3μm以上1.0μm以下)及びSnめっき層(膜厚0.5μm
以上2.0μm以下)を成膜して、150℃以上170℃以下の温度条件で熱処理した後
、Snめっき層を残留させることで、Znの拡散を防止する技術が知られている(例えば
、特許文献2を参照)。また、Znの拡散を防止することで、ZnO(酸化亜鉛)の層が
形成されることなく、電気的接続性を確保している。
As a measure to reduce the thin metal layer formed on the surface of the object to be joined, from the side close to the surface of the Zn alloy base material,
Ni plating layer (thickness 0.3 μm or more and 1.0 μm or less) and Sn plating layer (thickness 0.5 μm)
There is known a technique for preventing the diffusion of Zn by forming a film of 2.0 μm or less and heat-treating it under a temperature condition of 150 ° C. or higher and 170 ° C. or lower to leave a Sn plating layer. See Patent Document 2). Further, by preventing the diffusion of Zn, the ZnO (zinc oxide) layer is not formed and the electrical connectivity is ensured.

特開2000-277679号公報Japanese Unexamined Patent Publication No. 2000-277679 特開平11-135226号公報Japanese Unexamined Patent Publication No. 11-135226

しかしながら、上記を、Zn系はんだ(融点:382℃)等の高温はんだ材のリフロー
工程に適用するとき、温度400℃でのSnからZnへの拡散係数が温度170℃での拡
散係数に比べて約10倍大きいことを考慮すると、プロセス中にSnめっき成分が接合
層(はんだ)中に溶出する、もしくは、消失に至ることが懸念される。具体的には、Zn
中へのSnの拡散係数(DSn→Zn)が、150℃では、1.4×10―20/s
、170℃では、6.9×10―20/sであるのに対し、400℃では、6.9×
10―15/sになる。その結果、下地Niめっきがはんだ中に拡散して、Zn−N
i化合物が接合界面に形成することで界面抵抗が上昇し、電気的接続性の確保が困難にな
ることが想定される。
However, when the above is applied to a reflow process of a high temperature solder material such as a Zn-based solder (melting point: 382 ° C.), the diffusion coefficient from Sn to Zn at a temperature of 400 ° C. is higher than the diffusion coefficient at a temperature of 170 ° C. considering that approximately 10 5 times greater, Sn plating component is eluted into the bonding layer (solder) in the process, or is concerned that lead to loss. Specifically, Zn
The diffusion coefficient of Sn inward (D Sn → Zn ) is 1.4 × 10-20 m 2 / s at 150 ° C.
At 170 ° C, it is 6.9 × 10-20 m 2 / s, whereas at 400 ° C, it is 6.9 ×.
It will be 10-15 m 2 / s. As a result, the underlying Ni plating diffuses into the solder, and Zn-N
It is assumed that the formation of the i-compound at the bonding interface increases the interface resistance, making it difficult to secure electrical connectivity.

Zn系はんだに比べて融点が低いBi系はんだ材(融点:262℃)を用いたリフロー
工程に関しても、プロセス中にSnめっき成分が接合層(はんだ)中に溶出する、もしく
は消失すると、接合界面にBi−Ni化合物が形成して界面抵抗が上昇し、電気的接続性
の確保が困難になることが想定される。
Even in the reflow process using a Bi-based solder material (melting point: 262 ° C), which has a lower melting point than Zn-based solder, if the Sn plating component elutes or disappears in the bonding layer (solder) during the process, the bonding interface It is assumed that a Bi-Ni compound is formed in the solder and the interfacial resistance increases, making it difficult to secure electrical connectivity.

上記課題を解決するために、本発明者は、Ni処理層を表面に、あるいは内部に備える
被接合体の接合面に、Niの拡散を防止する膜を形成することを考え、本発明を完成する
に至った。本発明は、一実施形態によれば、はんだ接合部であって、Ni処理膜を備え、
接合面にSn拡散防止膜を備える被接合体と、BiまたはZnを主成分とするはんだ材を
溶融させてなるはんだ接合層とを少なくとも備えてなる。
In order to solve the above problems, the present inventor has completed the present invention by considering forming a film for preventing the diffusion of Ni on the bonding surface of the object to be bonded having the Ni-treated layer on the surface or inside. I came to do. According to one embodiment, the present invention is a solder joint, comprising a Ni-treated film.
It is provided with at least an object to be bonded having a Sn diffusion preventing film on the bonding surface and a solder bonding layer formed by melting a solder material containing Bi or Zn as a main component.

前記はんだ接合部において、前記被接合体が、Ni処理膜を含む電極上にSn拡散防止
膜を備える半導体素子であることが好ましい。
In the solder joint portion, it is preferable that the object to be joined is a semiconductor element having a Sn diffusion prevention film on an electrode containing a Ni-treated film.

前記はんだ接合部において、前記被接合体が、母材表面にNi処理膜を備え、前記Ni
処理膜上にSn拡散防止膜を備えるリードフレームもしくは基板電極であることが好まし
い。
In the solder joint, the object to be joined has a Ni-treated film on the surface of the base material, and the Ni
A lead frame or a substrate electrode having a Sn diffusion prevention film on the treated film is preferable.

前記はんだ接合部において、前記Sn拡散防止膜が、2〜10μmであることが好まし
い。
In the solder joint, the Sn diffusion prevention film is preferably 2 to 10 μm.

前記はんだ接合部において、前記BiまたはZnを主成分とするはんだ材が、Bi単体
、Zn単体、または、BiまたはZnに、Sn、Sb、Ge、Ag、Cu、Ni、P、A
lから選択される1以上の添加元素を含む、固相線温度が260℃以上の高温はんだであ
ることが好ましい。
In the solder joint, the solder material containing Bi or Zn as a main component is Bi alone, Zn alone, or Bi or Zn in Sn, Sb, Ge, Ag, Cu, Ni, P, A.
It is preferable that the solder contains one or more additive elements selected from l and has a solid phase line temperature of 260 ° C. or higher.

本発明は、別の実施形態によれば、前述のいずれかに記載のはんだ接合部を備える半導
体装置に関する。
According to another embodiment, the present invention relates to a semiconductor device including the solder joint according to any one of the above.

本発明は、また別の実施形態によれば、前述のいずれかに記載のはんだ接合部を備える
電気機器に関する。
The present invention relates to an electrical device comprising the solder joint according to any of the above, according to another embodiment.

本発明は、また別の実施形態によれば、半導体装置の製造方法であって、Ni処理膜を
備える被接合体の接合面にSn拡散防止膜を形成する工程と、前記被接合体を、Biまた
はZnを主成分とする、固相線温度が260℃以上の高温はんだ材を用いて、リフロー接
合する工程とを含む。
According to another embodiment, the present invention is a method for manufacturing a semiconductor device, in which a step of forming a Sn diffusion prevention film on a bonding surface of a bonded body provided with a Ni-treated film and a method of forming the bonded body with the bonded body. It includes a step of reflow bonding using a high-temperature solder material containing Bi or Zn as a main component and having a solid phase line temperature of 260 ° C. or higher.

前記半導体装置の製造方法において、前記Sn拡散防止膜を形成する工程が、蒸着、ス
パッタリング、電気めっき、無電解めっき、溶融めっきから選択される方法により実施さ
れることが好ましい。
In the method for manufacturing the semiconductor device, it is preferable that the step of forming the Sn diffusion prevention film is carried out by a method selected from vapor deposition, sputtering, electroplating, electroless plating, and hot-dip plating.

前記半導体装置の製造方法において、前記Ni処理膜を備える被接合体が、Ni処理膜
を含む電極を備える半導体素子、及び/または、母材表面にNi処理膜を備えるリードフ
レームもしくは基板電極であることが好ましい。
In the method for manufacturing a semiconductor device, the object to be joined provided with the Ni-treated film is a semiconductor element having an electrode containing the Ni-treated film and / or a lead frame or a substrate electrode having a Ni-treated film on the surface of the base material. Is preferable.

本発明に係るはんだ接合部によれば、Sn拡散防止膜を成膜することにより、Ni処理
膜の、高温はんだ材を溶融させた接合層への拡散及び/または消失を抑制することができ
る。そして、これにより電気的接続性を確保した半導体装置を提供することが可能となる
According to the solder joint portion according to the present invention, by forming the Sn diffusion prevention film, it is possible to suppress the diffusion and / or disappearance of the Ni-treated film to the joint layer in which the high-temperature solder material is melted. This makes it possible to provide a semiconductor device that ensures electrical connectivity.

図1は、本発明の一実施形態に係るはんだ接合部を備える半導体装置の概念的な断面図である。FIG. 1 is a conceptual cross-sectional view of a semiconductor device including a solder joint according to an embodiment of the present invention. 図2は、本発明の実施例に係る評価サンプルを模式的に示す平面図である。FIG. 2 is a plan view schematically showing an evaluation sample according to an embodiment of the present invention. 図3は、本発明の実施例に係るはんだ接合部の断面を示す写真である。FIG. 3 is a photograph showing a cross section of a solder joint portion according to an embodiment of the present invention. 図4は、本発明の比較例に係るはんだ接合部の断面を示す写真である。FIG. 4 is a photograph showing a cross section of a solder joint portion according to a comparative example of the present invention.

以下に、図面を参照して、本発明の実施の形態を説明する。ただし、本発明は、以下に
説明する実施の形態によって限定されるものではない。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to the embodiments described below.

本発明は、一実施形態によれば、はんだ接合部に関する。はんだ接合部は、接合面にS
n拡散防止膜を備え、Ni処理膜を備える被接合体と、BiまたはZnを主成分とするは
んだ材を溶融させてなるはんだ接合層とを少なくとも備えてなる。
The present invention relates to a solder joint according to one embodiment. The solder joint is S on the joint surface.
It is provided with at least an object to be bonded having an anti-diffusion film and a Ni-treated film, and a solder bonding layer obtained by melting a solder material containing Bi or Zn as a main component.

はんだ接合部は、典型的には電気機器における比較的大面積を接合する接合部であって
よい。電気機器としては、例えば、半導体装置、LED素子を用いた照明部品や、インバ
ータの駆動回路、電力変換機等が挙げられるが、これらには限定されない。好ましくは、
電気機器は、半導体装置であり、接合部は、リードフレームと半導体ダイの電極との接合
部、基板電極と半導体ダイの電極との接合部、あるいは半導体ダイの電極とインプラント
ピンとの接合部が挙げられるが、これらには限定されない。以下、本発明を半導体装置に
おけるダイボンド接合部を一例として説明するが、本発明の接合部は特定の装置の特定の
接合部に接合されるものではない。
The solder joint may typically be a joint that joins a relatively large area of electrical equipment. Examples of the electric device include, but are not limited to, a semiconductor device, a lighting component using an LED element, an inverter drive circuit, a power converter, and the like. Preferably,
The electrical equipment is a semiconductor device, and the joint includes the joint between the lead frame and the electrode of the semiconductor die, the joint between the substrate electrode and the electrode of the semiconductor die, or the joint between the electrode of the semiconductor die and the implant pin. However, it is not limited to these. Hereinafter, the present invention will be described with reference to a die bond joint portion in a semiconductor device as an example, but the joint portion of the present invention is not joined to a specific joint portion of a specific device.

図1は、本発明の一実施形態によるはんだ接合部を備える半導体装置の一例である、半
導体モジュールの概念的な断面図である。半導体モジュール100は、主として、半導体
素子1と、はんだ接合層2と、リードフレーム3と、ワイヤ4並びに、これらをモールド
する封止樹脂5から構成される。図示する半導体モジュール100においては、半導体素
子1、はんだ接合層2、リードフレーム3がダイボンド接合部Pを構成する。
FIG. 1 is a conceptual cross-sectional view of a semiconductor module, which is an example of a semiconductor device including a solder joint according to an embodiment of the present invention. The semiconductor module 100 is mainly composed of a semiconductor element 1, a solder bonding layer 2, a lead frame 3, a wire 4, and a sealing resin 5 for molding these. In the illustrated semiconductor module 100, the semiconductor element 1, the solder bonding layer 2, and the lead frame 3 form the die bond bonding portion P.

図示する実施形態において、被接合体は、半導体素子1及びリードフレーム3であり、
これらが、はんだ接合層2により接合される。
In the illustrated embodiment, the objects to be joined are the semiconductor device 1 and the lead frame 3.
These are joined by the solder joining layer 2.

はんだ接合層2は、BiまたはZnを主成分とするはんだ材を溶融させてなる。Biま
たはZnを主成分とするはんだ材は、固相線温度が260℃以上のはんだ材であって、S
n、Sb、Ge、Ag、Cu、Ni、P、Alといった添加元素が含まれていてもよく、
さらに不可避不純物を含みうる。不可避不純物とは、主として、Cu、Ni、Zn、Fe
、Al、As、Cd、Ag、Au、In、P、Pbなどをいう。また、本発明によるはん
だ材は、Pbを含まない鉛フリーはんだである。以下、本明細書において、当該はんだ材
を、高温はんだ材と指称することがある。
The solder joint layer 2 is formed by melting a solder material containing Bi or Zn as a main component. The solder material containing Bi or Zn as a main component is a solder material having a solid phase line temperature of 260 ° C. or higher, and is S.
Additive elements such as n, Sb, Ge, Ag, Cu, Ni, P, and Al may be contained.
It may also contain unavoidable impurities. Inevitable impurities are mainly Cu, Ni, Zn, Fe.
, Al, As, Cd, Ag, Au, In, P, Pb and the like. Further, the solder material according to the present invention is a lead-free solder containing no Pb. Hereinafter, in the present specification, the solder material may be referred to as a high temperature solder material.

このようなはんだ材のうち、Biを主成分とするはんだ材としては、純Bi、Bi−S
n、Bi−Ge、Bi−Sb、Bi−Cu、Bi−Zn、Bi−Sn−Ag、Bi−Sb
−Ge、Bi−Sb−Ge−P、Bi−Sb−Ge−Ni、Bi−Sb−Ge−Ni−P
が挙げられるが、これらには限定されない。また、Znを主成分とするはんだ材としては
、純Zn、Zn−Bi、Zn−Al−Geが挙げられるが、これらには限定されない。
Among such solder materials, the solder materials containing Bi as the main component include pure Bi and Bi-S.
n, Bi-Ge, Bi-Sb, Bi-Cu, Bi-Zn, Bi-Sn-Ag, Bi-Sb
-Ge, Bi-Sb-Ge-P, Bi-Sb-Ge-Ni, Bi-Sb-Ge-Ni-P
However, it is not limited to these. Further, examples of the solder material containing Zn as a main component include, but are not limited to, pure Zn, Zn-Bi, and Zn-Al-Ge.

はんだ接合層2の形成方法については後述するが、典型的には、高温はんだ材の固相線
温度以上の温度で溶融させる、リフロー工程により形成されたものであってよい。
The method for forming the solder joint layer 2 will be described later, but typically, the solder joint layer 2 may be formed by a reflow step of melting at a temperature equal to or higher than the solid phase temperature of the high temperature solder material.

図1(b)を参照すると、被接合体である半導体素子1、リードフレーム3は、両者と
も接合面にSn拡散防止膜10、30を備え、接合面の内側(接合面に対し、はんだ接合
層の逆側)にNi処理膜11、31を備えるものである。
Referring to FIG. 1 (b), both the semiconductor element 1 and the lead frame 3 to be joined are provided with Sn diffusion prevention films 10 and 30 on the joint surface, and are soldered to the inside of the joint surface (to the joint surface). Ni-treated films 11 and 31 are provided on the opposite side of the layer).

リードフレーム3は、Cu母材32表面に、Ni処理膜31を備えており、さらにNi
処理膜31上にSn拡散防止膜30を備えている。Ni処理膜31は、一般的に、防錆等
の目的でCu部材表面に設けられるものであり、無電解Niめっき膜、無電解P−Niめ
っき膜、電解Niめっき膜であってよいが、これらには限定されない。Ni処理膜31の
膜厚は、目的によって適宜決定することができ、例えば、0.1〜5μmであってよく、
0.5〜3μmとすることができるが、特定の膜厚には限定されない。
The lead frame 3 is provided with a Ni-treated film 31 on the surface of the Cu base material 32, and further Ni.
A Sn diffusion prevention film 30 is provided on the treated film 31. The Ni-treated film 31 is generally provided on the surface of a Cu member for the purpose of preventing rust, and may be an electroless Ni plating film, an electroless P-Ni plating film, or an electrolytic Ni plating film. Not limited to these. The film thickness of the Ni-treated film 31 can be appropriately determined depending on the intended purpose, and may be, for example, 0.1 to 5 μm.
It can be 0.5 to 3 μm, but is not limited to a specific film thickness.

Sn拡散防止膜30は、Ni処理膜31上に形成されためっき膜、スパッタリング膜な
どであってよい。また、Snを主成分とするものであれば、Sn以外の成分を含んでいて
もよい。例えば、Ag、Cu、Bi、Zn、Sb、Ge、Niから選択される1以上の元
素とSnとからなる膜であって良いが、これらには限定されない。特に、はんだ接合層を
形成するはんだ材の主成分がBiの場合は、SnとBiを含むSn拡散防止膜とすること
ができ、はんだ材の主成分がZnの場合は、SnとZnを含むSn拡散防止膜とすること
ができる。拡散防止膜の主成分をAuやAgとした場合、はんだ接合層中に拡散して、S
iチップやリードフレームの表面処理膜の接合材への拡散を抑制する効果は殆どなくなる
ため、AgやAuは拡散防止膜の主成分として適さず、Snを主成分とすることが好まし
い。なお、Snを主成分とすれば、Ag等を含んでいても拡散防止機能に影響を与えるも
のではない。
The Sn diffusion prevention film 30 may be a plating film, a sputtering film, or the like formed on the Ni-treated film 31. Further, as long as it contains Sn as a main component, it may contain a component other than Sn. For example, it may be a film composed of one or more elements selected from Ag, Cu, Bi, Zn, Sb, Ge, and Ni and Sn, but is not limited thereto. In particular, when the main component of the solder material forming the solder bonding layer is Bi, it can be a Sn diffusion prevention film containing Sn and Bi, and when the main component of the solder material is Zn, it contains Sn and Zn. It can be a Sn diffusion prevention film. When the main component of the diffusion prevention film is Au or Ag, it diffuses into the solder joint layer and S
Since the effect of suppressing the diffusion of the surface-treated film of the i-chip or the lead frame into the bonding material is almost eliminated, Ag and Au are not suitable as the main component of the diffusion prevention film, and it is preferable to use Sn as the main component. If Sn is the main component, even if it contains Ag or the like, it does not affect the diffusion prevention function.

Sn拡散防止膜30の厚みは、Sn拡散防止膜30が実質的にSnのみからなる場合に
は、2〜10μmとすることが好ましい。2μm以上とするのは、ピーク加熱温度350
℃、加熱時間3minのリフロー温度プロファイル条件下で、Snがはんだ接合層中に完
全に拡散した結果、残留Snめっき膜厚を確保する理由からである。10μm以下とする
のは、剥離を防止するためである。なお、Sn拡散防止膜30に、はんだ材の主成分であ
るBiまたはZnを含める場合には、BiまたはZnの含有率に応じて、この膜厚を減ず
ることができる。一方、Sn拡散防止膜30に、BiまたはZn以外の元素を含める場合
には、Sn単体で2μm以上の膜を形成しうる膜厚とすることが好ましい。
The thickness of the Sn diffusion prevention film 30 is preferably 2 to 10 μm when the Sn diffusion prevention film 30 is substantially composed of only Sn. A peak heating temperature of 350 is set to 2 μm or more.
This is because Sn is completely diffused into the solder joint layer under the reflow temperature profile conditions of ° C. and a heating time of 3 min, and as a result, the residual Sn plating film thickness is secured. The reason why the thickness is 10 μm or less is to prevent peeling. When Bi or Zn, which is the main component of the solder material, is contained in the Sn diffusion prevention film 30, this film thickness can be reduced according to the content of Bi or Zn. On the other hand, when the Sn diffusion prevention film 30 contains an element other than Bi or Zn, it is preferable that the Sn alone has a film thickness of 2 μm or more.

図示するリードフレームは、Ni処理膜31に接触してSn拡散防止膜30を設けてい
るが、他の被接合体においては、場合により、Ni処理膜31とSn拡散防止膜30との
間にはんだ濡れ性向上、ワイヤボンディング性向上といった目的で他の層を設けることも
できる。この場合、他の層は、例えば、Pd(パラジウム)、Au(金)あるいはこれら
を含む組み合わせからなる、0.01〜1μmの層であってよいが、これらには限定され
ない。また、リードフレーム材は、Cu母材(Cu−Fe−Pなど)、Fe母材(Fe−
42%Niなど)のいずれを用いることもできる。
The lead frame shown in the figure is in contact with the Ni-treated film 31 to provide the Sn diffusion preventing film 30, but in other bonded objects, in some cases, between the Ni-treated film 31 and the Sn diffusion preventing film 30. Other layers may be provided for the purpose of improving solder wettability and wire bonding property. In this case, the other layer may be, for example, a 0.01 to 1 μm layer composed of Pd (palladium), Au (gold), or a combination containing these, but is not limited thereto. The lead frame material is a Cu base material (Cu-Fe-P, etc.) and an Fe base material (Fe-).
Any of (42% Ni, etc.) can be used.

半導体素子(シリコンチップ)1は、裏面電極上にSn拡散防止膜10を備えている。
さらに具体的には、Si結晶14に対して、Ti層13、Ni処理膜11、Au層12か
らなる一般的な裏面電極層が形成され、Au層12上にSn拡散防止膜10を備えている
。Ti層13、Ni処理膜11、Au層12の厚みは、半導体素子1の特性により異なっ
ており、当業者が適宜決定することができる。典型的には、Ni処理膜11は、無電解N
iめっき膜、無電解P−Niめっき膜、電解Niめっき膜であってよいが、これらには限
定されない。また、Ni処理膜11の膜厚は、通常、例えば、0.1〜5μmであってよ
く、0.5〜3μmとすることができるが、特定の膜厚には限定されない。また、Au層
12の厚みは、通常、例えば、0.01〜0.3μmであってよく、0.03〜0.1μ
mとすることができるが、特定の膜厚には限定されない。
The semiconductor element (silicon chip) 1 is provided with a Sn diffusion prevention film 10 on the back surface electrode.
More specifically, a general back electrode layer composed of a Ti layer 13, a Ni-treated film 11 and an Au layer 12 is formed on the Si crystal 14, and a Sn diffusion prevention film 10 is provided on the Au layer 12. There is. The thicknesses of the Ti layer 13, the Ni-treated film 11, and the Au layer 12 differ depending on the characteristics of the semiconductor element 1, and can be appropriately determined by those skilled in the art. Typically, the Ni-treated membrane 11 is electroless N.
It may be an i-plating film, an electroless P-Ni plating film, or an electrolytic Ni plating film, but is not limited thereto. The film thickness of the Ni-treated film 11 may be, for example, 0.1 to 5 μm, and may be 0.5 to 3 μm, but is not limited to a specific film thickness. The thickness of the Au layer 12 may be, for example, 0.01 to 0.3 μm, and 0.03 to 0.1 μm.
It can be m, but it is not limited to a specific film thickness.

Sn拡散防止膜10は、Au層12上に形成されためっき膜、スパッタリング膜などで
あってよく、その組成、形成方法、膜厚等は、リードフレーム3上のSn拡散防止膜30
と同様の範囲から選択することができる。半導体素子1上のSn拡散防止膜10と、リー
ドフレーム3上のSn拡散防止膜30とは、両者が同一の組成、形成方法、膜厚等であっ
てもよく、組成、形成方法、膜厚のいずれか1以上が異なっていてもよい。
The Sn diffusion prevention film 10 may be a plating film, a sputtering film, or the like formed on the Au layer 12, and the composition, forming method, film thickness, and the like thereof are the Sn diffusion prevention film 30 on the lead frame 3.
You can select from the same range as. The Sn diffusion prevention film 10 on the semiconductor element 1 and the Sn diffusion prevention film 30 on the lead frame 3 may have the same composition, forming method, film thickness, etc., and the composition, forming method, and film thickness may be the same. Any one or more of them may be different.

次に、このようなはんだ接合部を含む半導体装置の製造方法について説明する。半導体
装置の製造方法は、Ni処理膜を備える被接合体の接合面にSn拡散防止膜を形成する工
程と、前記被接合体を、BiまたはNiを主成分とする、固相線温度が260℃以上の高
温はんだ材を用いて、リフロー接合する工程とを含む。
Next, a method of manufacturing a semiconductor device including such a solder joint will be described. The method for manufacturing a semiconductor device includes a step of forming a Sn diffusion prevention film on a bonding surface of a bonded body provided with a Ni-treated film, and the bonded body containing Bi or Ni as a main component and having a solid phase line temperature of 260. It includes a step of reflow joining using a high temperature solder material of ℃ or higher.

Ni処理膜を備える被接合体の接合面にSn拡散防止膜を形成する工程は、リードフレ
ーム、基板電極、半導体素子などの接合面にSn拡散防止膜を形成する工程である。Sn
拡散防止膜は、蒸着、スパッタリング、電気めっき、無電解めっき、溶融めっき等の方法
により形成することができる。被接合体の態様により、Ni処理膜の表面上にSn拡散防
止膜を形成する場合もあり、Ni処理膜に接触することなく、他の材質からなる膜上にS
n拡散防止膜を形成する場合もある。当業者であれば、これらの方法を用いて、先に詳述
した組成、膜厚を備えるSn拡散防止膜を形成することができる。
The step of forming the Sn diffusion preventing film on the bonding surface of the object to be joined provided with the Ni-treated film is a step of forming the Sn diffusion preventing film on the bonding surface of the lead frame, the substrate electrode, the semiconductor element, and the like. Sn
The diffusion prevention film can be formed by a method such as thin film deposition, sputtering, electroplating, electroless plating, and hot dip plating. Depending on the mode of the object to be bonded, a Sn diffusion prevention film may be formed on the surface of the Ni-treated film, and S may be formed on the film made of another material without coming into contact with the Ni-treated film.
n In some cases, a diffusion prevention film is formed. Those skilled in the art can use these methods to form a Sn diffusion-preventing film having the composition and film thickness described in detail above.

被接合体をリフロー接合する工程は、被接合体間にはんだ材を接触させた状態で、はん
だ材を溶融させる。はんだ材は、フラックスと併用する粉末材、あるいは、板材、線材の
いずれであってよい。フラックスと併用する粉末材とする場合、はんだ材は、平均粒径が
、15〜50μm、好ましくは、25〜40μmのものを用いることができる。平均粒径
が15〜50μmの範囲において、隣接するはんだ材が凝集することなく、安定して製造
できるためである。フラックスは、接合の条件等に応じて、当業者が適宜選択することが
でき、特に限定されるものではないが、ZnもしくはBiの酸化を抑制することが可能な
組成を有するフラックスを用いることが好ましい。一例として、ハロゲン活性化ロジンフ
ラックス等を挙げることができる。線材は、例えば、直径が200〜1000μmの線材
とすることができ、板材は、例えば、厚みが50〜200μmの板材とすることができる
In the step of reflow joining the bonded body, the solder material is melted in a state where the solder material is in contact with the bonded body. The solder material may be a powder material used in combination with a flux, a plate material, or a wire material. When the powder material is used in combination with the flux, the solder material having an average particle size of 15 to 50 μm, preferably 25 to 40 μm can be used. This is because, in the range of the average particle size of 15 to 50 μm, the adjacent solder materials do not aggregate and can be stably produced. The flux can be appropriately selected by those skilled in the art according to the joining conditions and the like, and is not particularly limited, but a flux having a composition capable of suppressing the oxidation of Zn or Bi may be used. preferable. As an example, a halogen-activated rosin flux and the like can be mentioned. The wire may be, for example, a wire having a diameter of 200 to 1000 μm, and the plate may be, for example, a plate having a thickness of 50 to 200 μm.

例えば、糸状あるいは板状のはんだ材を、一方の被接合体上に供給し、あるいは粉末状
のはんだ材をフラックスとともに一方の被接合体上に供給し、他方の被接合体をはんだ上
に搭載して、加熱する。このときの加熱温度は、はんだ材の固相線温度以上とし、加熱ピ
ーク温度をはんだ材の液相線温度+30℃程度に設定することが好ましい。加熱時間は少
なくとも60秒以上保持することで良好な濡れ性が得られる。加熱ピーク温度に関しては
、必ずしも液相線温度以上の加熱の必要はなく、純Biもしくは純Znにより近い成分の
場合は、これらの固相線温度+30℃程度の加熱をすることで、良好な接合を確保するこ
とができる。加熱は、水素やギ酸など活性雰囲気下において実施することもできる。
For example, a thread-like or plate-shaped solder material is supplied onto one of the bonded objects, or a powdered solder material is supplied with flux on one of the bonded objects, and the other bonded body is mounted on the solder. And heat it. The heating temperature at this time is preferably set to be equal to or higher than the solidus temperature of the solder material, and the heating peak temperature is preferably set to about + 30 ° C. of the liquidus temperature of the solder material. Good wettability can be obtained by holding the heating time at least 60 seconds or more. Regarding the heating peak temperature, it is not always necessary to heat above the liquidus phase temperature, and in the case of components closer to pure Bi or pure Zn, heating at these solid phase temperature + 30 ° C. gives good bonding. Can be secured. The heating can also be carried out in an active atmosphere such as hydrogen or formic acid.

以上のような工程で、Sn拡散防止膜を形成した接合部を備える半導体装置を製造する
ことにより、Ni処理膜の接合層への拡散を抑制し、熱衝撃耐性の低い金属間化合物の生
成を抑制することができる。すなわち、Sn拡散防止膜が存在しない場合に、はんだ接合
層の被接合体との界面に生成しうるBiNi、BiNiなどのBi−Ni化合物や、N
Zn11、NiZn、NiZn21などのZn−Ni化合物の生成を抑制し、電
気的接続性を確保することができる。
By manufacturing a semiconductor device provided with a junction having a Sn diffusion prevention film formed by the above steps, diffusion of the Ni-treated film into the junction layer is suppressed, and an intermetallic compound having low thermal shock resistance can be produced. It can be suppressed. That is, when the Sn diffusion preventing film does not exist, Bi 3 Ni capable of forming the interface between the object to be bonded of the solder bonding layer, bini compounds such bini and, N
It is possible to suppress the formation of Zn—Ni compounds such as i 2 Zn 11 , NiZn 3 , and Ni 5 Zn 21 to ensure electrical connectivity.

なお、本発明は、図示する実施形態に限定されるものではない。被接合体の少なくとも
一方が、接合面にSn拡散防止膜が形成され、接合面の内側(はんだ接合層と反対側)に
Ni処理膜を備えるものであればよく、他方の被接合体の構成は限定されるものではない
。したがって、図示するSn拡散防止膜10または30の一方が存在しなくてもよい。ま
た、被接合体の接合面にSn拡散防止膜が形成されていれば、Sn拡散防止膜とNi処理
膜とが接触して設けられている必要はない。Ni処理膜が、被接合体の接合面近傍(例え
ば、0.1〜5μm)に位置しており、Sn拡散防止膜とNi処理膜との間に、高温はん
だ材の接合温度条件下で、拡散しやすい層が存在してもよい。具体的には、Sn拡散防止
膜とNi処理膜との間に、Ag、Pd、Au等からなる、0.01〜1μmの層が存在し
ていてもよい。はんだ接合層を介して接合される2つの被接合体ともに、接合面にSn拡
散防止膜が形成されるものである場合は、それらのSn拡散防止膜の膜厚、組成、並びに
Sn拡散防止膜とNi処理膜との位置関係は、それぞれ、同一であってもよく、異なって
いてもよい。
The present invention is not limited to the illustrated embodiment. At least one of the objects to be bonded may have a Sn diffusion prevention film formed on the bonding surface and a Ni-treated film on the inside of the bonding surface (opposite to the solder bonding layer). Is not limited. Therefore, one of the illustrated Sn diffusion prevention films 10 or 30 may not be present. Further, if the Sn diffusion prevention film is formed on the joint surface of the object to be joined, it is not necessary that the Sn diffusion prevention film and the Ni-treated film are provided in contact with each other. The Ni-treated film is located near the bonding surface of the object to be bonded (for example, 0.1 to 5 μm), and is placed between the Sn diffusion prevention film and the Ni-treated film under the bonding temperature conditions of a high-temperature solder material. There may be a layer that is easy to diffuse. Specifically, a layer of 0.01 to 1 μm made of Ag, Pd, Au, etc. may be present between the Sn diffusion prevention film and the Ni-treated film. When the Sn diffusion prevention film is formed on the bonding surface of both of the two objects to be bonded via the solder bonding layer, the thickness and composition of the Sn diffusion prevention film and the Sn diffusion prevention film are formed. The positional relationship between the Ni-treated film and the Ni-treated film may be the same or different.

また、本発明に係る接合部を備える半導体装置のその他の態様として、図示はしないが
、別の構成を備える半導体モジュールが挙げられる。具体的には、上下2つの電極で挟ま
れた絶縁基板を備え、絶縁基板の上側の電極上に、半導体ダイを複数個接合した半導体モ
ジュールであってもよい。このモジュールは、さらに、半導体ダイを、アルミワイヤーで
接続し(ワイヤボンディング)、上側の電極から銅配線(銅バー)を引き出し、半導体ダ
イ、電極、絶縁基板、アルミワイヤーが、封止材により封止されている。このような構成
は、特には、Siチップを搭載する半導体モジュールにおいて好ましく採用される。この
場合、Sn拡散防止膜は、絶縁基板の電極のNi処理膜上、及び/または、半導体ダイの
裏面電極(絶縁基板の電極と接合する電極)上に形成することができる。
Further, as another aspect of the semiconductor device including the joint portion according to the present invention, although not shown, a semiconductor module having another configuration can be mentioned. Specifically, it may be a semiconductor module provided with an insulating substrate sandwiched between two upper and lower electrodes, and a plurality of semiconductor dies are bonded to the upper electrode of the insulating substrate. In this module, the semiconductor die is further connected with an aluminum wire (wire bonding), the copper wiring (copper bar) is pulled out from the upper electrode, and the semiconductor die, the electrode, the insulating substrate, and the aluminum wire are sealed with a sealing material. It has been stopped. Such a configuration is particularly preferably adopted in a semiconductor module on which a Si chip is mounted. In this case, the Sn diffusion prevention film can be formed on the Ni-treated film of the electrode of the insulating substrate and / or on the back surface electrode of the semiconductor die (the electrode bonded to the electrode of the insulating substrate).

あるいは、さらに他の態様として、上下2つの銅ブロックで挟まれた絶縁基板を備え、
絶縁基板の上側の銅ブロック上に、半導体ダイを複数個接合し、半導体ダイ上にインプラ
ントピンを接合した半導体モジュールであってもよい。このモジュールでは、インプラン
トピンに、さらにプリント基板を接合し、半導体ダイ、銅ブロック、絶縁基板、ピン、並
びにプリント基板が、封止材により封止されている。このような構成は、特には、SiC
チップを搭載する半導体モジュールにおいて好ましく採用される。この場合、Sn拡散防
止膜は、銅ブロックのNi処理膜上、及び/または、半導体ダイの裏面電極(ブロックと
接合する電極)、及び/または、半導体ダイのおもて面電極(インプラントピンと接合す
る電極)、インプラントピンの接合面上に形成することができる。
Alternatively, as yet another embodiment, an insulating substrate sandwiched between two upper and lower copper blocks is provided.
It may be a semiconductor module in which a plurality of semiconductor dies are bonded on a copper block on the upper side of an insulating substrate and an implant pin is bonded on the semiconductor die. In this module, a printed circuit board is further bonded to the implant pin, and the semiconductor die, the copper block, the insulating substrate, the pin, and the printed circuit board are sealed with a sealing material. Such configurations, in particular, SiC
It is preferably used in semiconductor modules on which chips are mounted. In this case, the Sn diffusion prevention film is on the Ni-treated film of the copper block and / or the back electrode of the semiconductor die (the electrode to be bonded to the block) and / or the front surface electrode of the semiconductor die (bonded to the implant pin). Electrodes), which can be formed on the joint surface of the implant pin.

以下に、本発明を、実施例を参照してより詳細に説明する。しかし、以下の実施例は本
発明の代表的な一態様を示すものであり、本発明を限定するものではない。
Hereinafter, the present invention will be described in more detail with reference to examples. However, the following examples show a typical aspect of the present invention and do not limit the present invention.

[Ni拡散抑制効果及び電気特性試験]
[実施例]
実施例に係る接合部を製造した。被接合体としては、8.7mm×7.0mm×t1.
4mmのリードフレーム、6mm×4.5mm×t0.28mmのSiチップを用いた。
リードフレームはFe母材(Fe−42%Ni)上に、膜厚2μmのNi表面処理膜を形
成し、Ni処理膜上に拡散防止膜として、膜厚2μmのSn拡散防止膜を電気めっき法に
て形成した。一方、Siチップの表面処理はSiチップ側より、Ti/Ni/Auで構成
し、それぞれの膜厚は、Ti:0.8μm、Ni:1μm、Au:0.03μmとした。
さらに、Au表面処理層上に、拡散防止膜として、膜厚2μmのSn拡散防止膜を上記と
同様の方法にて形成した。
[Ni diffusion suppression effect and electrical property test]
[Example]
The joint according to the embodiment was manufactured. The object to be joined is 8.7 mm × 7.0 mm × t1.
A 4 mm lead frame and a 6 mm × 4.5 mm × t0.28 mm Si chip were used.
For the lead frame, a Ni surface-treated film having a film thickness of 2 μm is formed on the Fe base material (Fe-42% Ni), and a Sn diffusion-preventing film having a film thickness of 2 μm is electroplated on the Ni-treated film as a diffusion-preventing film. It was formed in. On the other hand, the surface treatment of the Si chip was composed of Ti / Ni / Au from the Si chip side, and the film thicknesses were Ti: 0.8 μm, Ni: 1 μm, and Au: 0.03 μm, respectively.
Further, a Sn diffusion prevention film having a film thickness of 2 μm was formed on the Au surface treatment layer as a diffusion prevention film by the same method as described above.

ダイボンダを用いて、リードフレーム上に、直径φ0.8mmの純Biからなる糸はん
だを供給した。その後、Siチップを、Sn拡散防止膜がはんだに接触するようにはんだ
に搭載してスクラブをかけ、加熱温度320℃、N+10%H雰囲気(ガス流量:2
.25L/min)下で接合することで、図2に示す実施例サンプルを作製した。
Using a die bonder, a thread solder made of pure Bi having a diameter of 0.8 mm was supplied onto the lead frame. After that, the Si chip is mounted on the solder so that the Sn diffusion prevention film comes into contact with the solder and scrubbed, and the heating temperature is 320 ° C., N 2 + 10% H 2 atmosphere (gas flow rate: 2).
.. By joining at 25 L / min), the example sample shown in FIG. 2 was prepared.

Sn拡散防止膜を成膜したSiチップ/リードフレーム接合の接合後の断面観察結果を
図3に示す。図3(a)は、走査型顕微鏡写真であり、はんだ接合層2に接して、被接合
体であるリードフレーム3、Siチップ1が観察できる。図3(b)は、EDXマッピン
グによるNiの元素分析結果である。Ni処理層11、31が観察されるが、はんだ接合
層2への拡散は見られない。図3(c)は、EDXマッピングによるBiの元素分析結果
である。Biは、はんだ接合層中に存在していることが確認できる。図3(d)は、ED
XマッピングによるSnの元素分析結果である。はんだ接合層2の両面に、Sn拡散防止
膜10、30の存在(点線で囲んだ部分)が確認できる。これらの観察結果から、Siチ
ップとはんだ接合層との界面、及び、はんだ接合層とリードフレームとの界面にSn−N
i系化合物が形成され、はんだ接合層中へのNiの拡散を抑制していることが確認された
FIG. 3 shows the cross-sectional observation results of the Si chip / lead frame bonding on which the Sn diffusion prevention film is formed. FIG. 3A is a scanning micrograph, in which the lead frame 3 and the Si chip 1 which are the objects to be bonded can be observed in contact with the solder bonding layer 2. FIG. 3B is an elemental analysis result of Ni by EDX mapping. Ni-treated layers 11 and 31 are observed, but diffusion into the solder joint layer 2 is not observed. FIG. 3C is an elemental analysis result of Bi by EDX mapping. It can be confirmed that Bi is present in the solder joint layer. FIG. 3 (d) shows the ED.
It is the elemental analysis result of Sn by X mapping. The presence of Sn diffusion prevention films 10 and 30 (the portion surrounded by the dotted line) can be confirmed on both sides of the solder joint layer 2. From these observation results, Sn-N is found at the interface between the Si chip and the solder joint layer and at the interface between the solder joint layer and the lead frame.
It was confirmed that an i-based compound was formed and suppressed the diffusion of Ni into the solder joint layer.

Siチップ及びリードフレームの表面処理膜上に、膜厚2μmのSnめっきからなるS
n拡散防止膜を成膜し、表面処理膜成分であるNiの拡散を抑制した半導体装置の電気特
性試験を行った。その結果、Idss(ゲート、ソース間を短絡した時のドレイン、ソー
ス間電流)が規格値を満足することから、電気的接続性を確保することが可能であること
もわかった。本実験は、Biはんだについて行ったが、Sn拡散防止膜によるNiの拡散
抑制効果は、Zn系はんだ材での接合においても同様に確認される。
S consisting of Sn plating with a film thickness of 2 μm on the surface-treated film of the Si chip and lead frame.
An electrical property test of a semiconductor device in which an diffusion prevention film was formed and diffusion of Ni, which is a surface treatment film component, was suppressed was performed. As a result, it was also found that the Idss (gate, drain when short-circuited between sources, current between sources) satisfies the standard value, so that it is possible to secure electrical connectivity. This experiment was performed on Bi solder, but the diffusion suppression effect of Ni by the Sn diffusion prevention film is also confirmed in the bonding with Zn-based solder material.

[比較例]
上記実施例において、Siチップにも、リードフレームにも、Sn拡散防止膜を設けな
かった以外は上記と同様にして、比較例サンプルを作製した。比較例におけるSiチップ
/リードフレーム接合の断面観察結果を図4に示す。図4(a)は、走査型顕微鏡写真で
あり、被接合体1、3とはんだ接合層2との界面に、NiとBiの化合物Xがみられる。
図4(b)は、EDXマッピングによるNiの元素分析結果である。Ni処理層11、3
1が観察され、さらにはんだ接合層2へ拡散し、化合物Xを形成しているNi成分がみら
れる。図4(c)は、EDXマッピングによるBiの元素分析結果である。Biは、はん
だ接合層中に存在していることが確認できる。図4(d)は、EDXマッピングによるS
nの元素分析結果である。比較例では、Sn拡散防止膜は形成しておらず、Snの存在は
確認できない。これらの観察結果から、比較例の接合部では、Ni処理膜の成分であるN
iが拡散し、Siチップ/はんだ接合界面、及び、はんだ/リードフレーム接合界面にB
i−Ni化合物Xが異常成長(化合物層厚さ:最大23μm)していることが確認された
。Siチップ1上のNi処理膜は1μmから0.3μmに減肉し、リードフレーム3上の
Ni処理膜は2μmから0.7μmへと減肉した。接合プロセス条件によっては、拡散が
さらに進行し、Ni処理膜の消失に至る可能性がある。
[Comparison example]
In the above example, a comparative example sample was prepared in the same manner as above except that the Sn diffusion prevention film was not provided on either the Si chip or the lead frame. FIG. 4 shows the cross-sectional observation results of the Si chip / lead frame junction in the comparative example. FIG. 4A is a scanning micrograph, in which the compound X of Ni and Bi is seen at the interface between the objects 1 and 3 to be bonded and the solder bonding layer 2.
FIG. 4B is an elemental analysis result of Ni by EDX mapping. Ni treatment layer 11, 3
1 is observed, and the Ni component which is further diffused into the solder joint layer 2 to form the compound X is observed. FIG. 4C is an elemental analysis result of Bi by EDX mapping. It can be confirmed that Bi is present in the solder joint layer. FIG. 4 (d) shows S by EDX mapping.
It is an elemental analysis result of n. In the comparative example, the Sn diffusion prevention film is not formed, and the presence of Sn cannot be confirmed. From these observation results, in the joint portion of the comparative example, N, which is a component of the Ni-treated film, is used.
i diffuses and B at the Si chip / solder joint interface and the solder / lead frame joint interface
It was confirmed that the i-Ni compound X had abnormal growth (compound layer thickness: maximum 23 μm). The Ni-treated film on the Si chip 1 was thinned from 1 μm to 0.3 μm, and the Ni-treated film on the lead frame 3 was thinned from 2 μm to 0.7 μm. Depending on the bonding process conditions, diffusion may proceed further, leading to the disappearance of the Ni-treated membrane.

そして、比較例の半導体装置の電気特性試験の結果、Idssが規格値を満足せず、電
気的接続性を確保できないことが確認された。
As a result of the electrical characteristic test of the semiconductor device of the comparative example, it was confirmed that Idss did not satisfy the standard value and the electrical connectivity could not be ensured.

[Sn拡散防止膜の膜厚評価]
ディスクリート製品のSiチップの耐熱性より、リフロープロセス条件として、ピーク
加熱温度350℃以下、加熱時間3min以下が求められる。Siチップ表面にSnめっ
きを2μm狙い(平均値)で成膜した場合、膜厚バラツキ±0.4μmを考慮すると、膜
厚範囲は1.6μm〜2.4μmとなる。3mm×3mm×t0.45mmのSiチップ
上にSnめっき2μmを成膜した。接合層としては実施例と同じ純Biはんだを用いた。
上記のリフロー温度プロファイル条件下で、Snが接合層中に完全に拡散した結果、残留
Snめっき膜厚の最小値が0.2μmとなった。すなわち、被接合体のSnめっき膜減り
量は1.4μmであり、少なくとも平均2μmのSnめっき膜を成膜する必要がある。し
たがって、Siチップやリードフレームの表面処理膜上の成膜するSnめっき膜厚の下限
値は2μmに設定した。
[Evaluation of Sn diffusion prevention film film thickness]
From the heat resistance of Si chips of discrete products, a peak heating temperature of 350 ° C. or less and a heating time of 3 min or less are required as reflow process conditions. When Sn plating is formed on the surface of the Si chip with the aim of 2 μm (average value), the film thickness range is 1.6 μm to 2.4 μm in consideration of the film thickness variation ± 0.4 μm. Sn plating 2 μm was formed on a Si chip of 3 mm × 3 mm × t0.45 mm. As the bonding layer, the same pure Bi solder as in the examples was used.
Under the above reflow temperature profile conditions, Sn was completely diffused into the bonding layer, resulting in a minimum residual Sn plating film thickness of 0.2 μm. That is, the amount of Sn plating film reduction of the object to be joined is 1.4 μm, and it is necessary to form a Sn plating film having an average of at least 2 μm. Therefore, the lower limit of the Sn plating film thickness to be formed on the surface-treated film of the Si chip or the lead frame is set to 2 μm.

10mm×10mm×t1mmのCu上にSnめっき拡散防止膜を形成した。Sn拡散
防止膜厚をパラメータとして剥離発生状況を調べた結果を表2に示す。めっき剥離判定は
、超音波探傷像の白色部、もしくは、断面観察により剥離部を特定し、剥離が無い場合は
、○、剥離が生じた場合は×とした。Sn拡散防止膜厚が11μm以上のとき、めっき剥
離が確認された。膜厚11μm狙い(平均値)におけるSn拡散防止膜厚バラツキ±0.
6μmを考慮して、拡散防止膜の膜厚の上限値は10μmとすることが好ましい。
A Sn plating diffusion prevention film was formed on Cu of 10 mm × 10 mm × t1 mm. Table 2 shows the results of investigating the state of peeling occurrence using the Sn diffusion prevention film thickness as a parameter. For the plating peeling judgment, the white part of the ultrasonic flaw detection image or the peeled part was specified by observing the cross section, and if there was no peeling, it was marked as ◯, and if peeling occurred, it was marked as x. When the Sn diffusion prevention film thickness was 11 μm or more, plating peeling was confirmed. Sn diffusion prevention film thickness variation ± 0.
Considering 6 μm, the upper limit of the film thickness of the diffusion prevention film is preferably 10 μm.

Figure 0006967196
Figure 0006967196

本発明による接合部は、ダイボンド接合部に用いられる。特には、ICなどパッケージ
部品に好適に用いられる。また発熱の大きい部品、例えばLED素子や、パワーダイオー
ドなどパワー半導体デバイスの接合部、さらにはプリント配線板などに搭載される電子部
品全般におけるIC素子などの接合部に好適に用いられる。応用される製品では、先に述
べたLED素子を用いた照明部品や、インバータの駆動回路、パワーモジュールといわれ
る電力変換機などが対象として挙げられる。
The joint according to the present invention is used for a die bond joint. In particular, it is suitably used for package parts such as ICs. Further, it is suitably used for a joint portion of a component that generates a large amount of heat, for example, an LED element, a junction portion of a power semiconductor device such as a power diode, and a junction portion such as an IC element in all electronic components mounted on a printed wiring board or the like. Examples of applied products include lighting components using the LED elements described above, inverter drive circuits, and power converters called power modules.

1 半導体素子
10 Sn拡散防止膜
11 Ni処理膜
12 Au
13 Ti
14 Si
2 はんだ接合層
3 リードフレーム
30 Sn拡散防止膜
31 Ni処理膜
32 Cu
4 ワイヤ
5 封止材
100 半導体モジュール
1 Semiconductor element 10 Sn diffusion prevention film 11 Ni-treated film 12 Au
13 Ti
14 Si
2 Solder joint layer 3 Lead frame 30 Sn diffusion prevention film 31 Ni-treated film 32 Cu
4 Wire 5 Encapsulant 100 Semiconductor module

Claims (9)

Ni処理膜を備え、SnとBiを含むSn拡散防止膜を接合面に備える被接合体と、Biを主成分とするはんだ材を溶融させてなるはんだ接合層とを少なくとも備えてなるはんだ接合部。 A solder joint portion provided with at least a solder joint layer provided with a Ni-treated film and a Sn diffusion prevention film containing Sn and Bi on the joint surface, and a solder joint layer formed by melting a solder material containing Bi as a main component. .. 前記被接合体が、Ti層、Ni処理膜、Au層を含む電極層が形成され、当該電極層上に前記Sn拡散防止膜を備える半導体素子である、請求項1に記載のはんだ接合部。 The solder joint portion according to claim 1, wherein the bonded body is a semiconductor element in which an electrode layer including a Ti layer, a Ni-treated film, and an Au layer is formed, and the Sn diffusion prevention film is provided on the electrode layer. 前記被接合体が、母材表面にNi処理膜を備え、前記Ni処理膜上に前記Sn拡散防止膜を備えるリードフレームもしくは基板電極である、請求項1または2に記載のはんだ接合部。 The solder joint portion according to claim 1 or 2, wherein the bonded body is a lead frame or a substrate electrode having a Ni-treated film on the surface of the base material and the Sn diffusion preventing film on the Ni-treated film. 前記Biを主成分とするはんだ材が、Bi単体、または、Biに、Sn、Sb、Ge、Ag、Cu、Ni、P、Alから選択される1以上の添加元素を含む、固相線温度が260℃以上の高温はんだである、請求項1〜3のいずれか1項に記載のはんだ接合部。 The solid-state temperature of the solder material containing Bi as a main component is a simple substance of Bi, or Bi contains one or more additive elements selected from Sn, Sb, Ge, Ag, Cu, Ni, P, and Al. The solder joint according to any one of claims 1 to 3, wherein the solder is a high-temperature solder having a temperature of 260 ° C. or higher. 請求項1〜4のいずれか1項に記載のはんだ接合部を備える半導体装置。 A semiconductor device including the solder joint according to any one of claims 1 to 4. 請求項1〜4のいずれか1項に記載のはんだ接合部を備える電気機器。 An electric device including the solder joint according to any one of claims 1 to 4. Ni処理膜を備える被接合体の接合面にSn拡散防止膜を形成する工程と、
前記被接合体を、Biを主成分とする、固相線温度が260℃以上の高温はんだ材を用いて、リフロー接合する工程と
を含む、請求項5に記載の半導体装置の製造方法。
The process of forming a Sn diffusion prevention film on the joint surface of the object to be joined provided with the Ni-treated film, and
The method for manufacturing a semiconductor device according to claim 5, further comprising a step of reflow joining the bonded body using a high-temperature solder material containing Bi as a main component and having a solid phase line temperature of 260 ° C. or higher.
前記Sn拡散防止膜を形成する工程が、蒸着、スパッタリング、電気めっき、無電解めっき、溶融めっきから選択される方法により実施される、請求項7に記載の方法。 The method according to claim 7, wherein the step of forming the Sn diffusion prevention film is carried out by a method selected from vapor deposition, sputtering, electroplating, electroless plating, and hot-dip plating. 前記Ni処理膜を備える被接合体が、Ni処理膜を含む電極を備える半導体素子、及び/または、母材表面にNi処理膜を備えるリードフレームもしくは基板電極である、請求項7または8に記載の方法。 6. the method of.
JP2020169187A 2016-05-26 2020-10-06 Semiconductor device Active JP6967196B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020169187A JP6967196B2 (en) 2016-05-26 2020-10-06 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016105385A JP6776621B2 (en) 2016-05-26 2016-05-26 Semiconductor device
JP2020169187A JP6967196B2 (en) 2016-05-26 2020-10-06 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016105385A Division JP6776621B2 (en) 2016-05-26 2016-05-26 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2021007169A JP2021007169A (en) 2021-01-21
JP6967196B2 true JP6967196B2 (en) 2021-11-17

Family

ID=74165419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020169187A Active JP6967196B2 (en) 2016-05-26 2020-10-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6967196B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779864B2 (en) * 2000-07-19 2006-05-31 古河電気工業株式会社 Electronic component lead wire, method for manufacturing the same, and electronic component using the lead wire
JP2003013280A (en) * 2001-07-02 2003-01-15 Nec Tokin Corp Laminated chip component
JP5526997B2 (en) * 2010-05-10 2014-06-18 住友金属鉱山株式会社 Electronic component and substrate for Bi-based solder bonding and electronic component mounting substrate

Also Published As

Publication number Publication date
JP2021007169A (en) 2021-01-21

Similar Documents

Publication Publication Date Title
EP0847828B1 (en) Solder material and electronic part using the same
TWI523724B (en) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
JP6642865B2 (en) Solder joint
TWI230105B (en) Solder
JP5578326B2 (en) Lead component, manufacturing method thereof, and semiconductor package
CN101405863A (en) Semiconductor device and electrical component fabrication using metal coated wire
CN102017107B (en) Bonding structures and electronic devices
WO2021065036A1 (en) Wire joining structure, bonding wire used in same, and semiconductor device
WO2020158660A1 (en) Solder joint
JP2011023631A (en) Junction structure
JP2011243752A (en) Semiconductor device manufacturing method, internal semiconductor connection member, and internal semiconductor connection member group
JP6967196B2 (en) Semiconductor device
CN101872748B (en) The manufacture method of semiconductor device and semiconductor device
JP2019085631A (en) Method for manufacturing electronic component, and electronic component
JP2019188456A (en) Solder alloy, solder paste, mold solder, and semiconductor device using solder alloy
JP2007142271A (en) Bump material and bonding structure
JP6776621B2 (en) Semiconductor device
TWI555125B (en) Method for manufacturing package of power module
JP6477517B2 (en) Manufacturing method of semiconductor device
JP6543890B2 (en) High temperature solder alloy
TWI852200B (en) Solder and semiconductor device
CN100550363C (en) Bonding structure of terminal pad and solder, semiconductor device having the bonding structure, and manufacturing method of the semiconductor device
JP2012142320A (en) Semiconductor device manufacturing method
JP6356478B2 (en) Manufacturing method of semiconductor device
JP3540249B2 (en) Method of connecting external lead of semiconductor device package to external electrode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211007

R150 Certificate of patent or registration of utility model

Ref document number: 6967196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250