Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6969487B2 - バイポーラトランジスタおよびその製造方法 - Google Patents
[go: Go Back, main page]

JP6969487B2 - バイポーラトランジスタおよびその製造方法 - Google Patents

バイポーラトランジスタおよびその製造方法 Download PDF

Info

Publication number
JP6969487B2
JP6969487B2 JP2018082781A JP2018082781A JP6969487B2 JP 6969487 B2 JP6969487 B2 JP 6969487B2 JP 2018082781 A JP2018082781 A JP 2018082781A JP 2018082781 A JP2018082781 A JP 2018082781A JP 6969487 B2 JP6969487 B2 JP 6969487B2
Authority
JP
Japan
Prior art keywords
emitter
base
heat dissipation
layer
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018082781A
Other languages
English (en)
Other versions
JP2019192745A (ja
Inventor
悠太 白鳥
実 井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
NTT Inc USA
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Inc USA filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2018082781A priority Critical patent/JP6969487B2/ja
Priority to US17/046,236 priority patent/US20210036134A1/en
Priority to PCT/JP2019/016117 priority patent/WO2019208295A1/ja
Publication of JP2019192745A publication Critical patent/JP2019192745A/ja
Application granted granted Critical
Publication of JP6969487B2 publication Critical patent/JP6969487B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/80Heterojunction BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/22Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/021Manufacture or treatment of heterojunction BJTs [HBT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/80Heterojunction BJTs
    • H10D10/821Vertical heterojunction BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126Top-view geometrical layouts of the regions or the junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231Emitter or collector electrodes for bipolar transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281Base electrodes for bipolar transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/22Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/25Arrangements for cooling characterised by their materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/25Arrangements for cooling characterised by their materials
    • H10W40/253Semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Bipolar Transistors (AREA)

Description

本発明は、ヘテロ接合を備えるバイポーラトランジスタおよびその製造方法に関する。
インジウムリン(InP)系ダブルヘテロ接合バイポーラトランジスタ(DHBT)は、InP系材料の高い電子速度および高い絶縁破壊電界による、高速性と高出力性に優れたトランジスタとして、主に光通信用集積回路に応用されている。InP系DHBTの更なる高速・高出力化とDHBTの信頼性を両立するためには放熱性の改善による接合温度の低減が必須となる。そのための1つの手法として、シリコン(Si)といった熱伝導率が高い放熱基板上にInP系DHBTを形成した構造が提案・技術検討されている(非特許文献1)。
ここで、Siからなる放熱基板301の上に形成されたInP系DHBTの構成について、図3を用いて説明する。このDHBTは、放熱基板301の上に形成された金属からなるサブコレクタ層302、n型不純物が低濃度に添加された化合物半導体からなるコレクタ層303、p型不純物が高濃度に添加された化合物半導体からなるベース層304、n型不純物が低濃度に添加された化合物半導体からなるエミッタ層305、n型不純物が高濃度に添加された化合物半導体からなるエミッタキャップ層306を備える。
また、エミッタ層305には、金属からなるエミッタ電極307が接続して形成され、ベース層304には、金属からなるベース電極308が接続して形成されている。また、素子部は、樹脂からなる絶縁膜309で追われている。なお、金属からなるサブコレクタ層302、エミッタキャップ層306からコレクタ層303までの化合物半導体からなる結晶層と、放熱基板301とを機械的に接合する際の接着層であるとともに、コレクタ電極としての機能も有する。
一般的に、DHBTにおける発熱は、コレクタ層内部で生じ、基板裏面(DHBTが形成されていない面)に放熱される。これはDHBTの集積回路をパッケージに実装・収容する際に、集積回路が形成された基板の裏面とパッケージとを直接ボンディングする形態を取ることが一般的であることによる。従って、上記のDHBTでは、コレクタ層直下がそれぞれInP系材料よりも熱伝導率が高い金属サブコレクタ層とSiからなる放熱基板で構成されるため、InP基板上に形成されたDHBTと比較して放熱性が向上する。
A. Thiam et al., "InP HBT Thermal Management by Transferring to High Thermal Conductivity Silicon Substrate", IEEE Electron Device Letters, vol. 35, issue 10, pp. 1010-1012, 2014. D. W. Scott et al., "InP HBT Transferred to Higher Thermal Conductivity Substrate", IEEE Electron Device Letters, vol. 33, no. 4, pp. 507-509, 2012.
しかしながら、前述した従来のDHBT構造では、電気的特性とのトレードオフなく、コレクタ層から基板裏面に対する放熱性を更に向上させることは容易では無い。より具体的に上記経路における放熱性を改善する方向性を検討すると、まず、第1の検討として、放熱基板をより熱伝導率が高い材料に置き換え、かつ放熱基板を薄層化することが考えられる。第2の検討として、金属サブコレクタ層をより熱伝導率が高い材料に置き換え、かつ金属サブコレクタ層を薄層化することが考えられる。第3の検討として、コレクタ層を熱伝導率が高い材料に置き換え、かつコレクタ層を薄層化することが考えられる。
第1の検討については、Siより熱伝導率が高いシリコンカーバイド(SiC)や窒化アルミニウム(AlN)を基板として用いればよく、実際にSiC基板上にInP系DHBTを形成して放熱性を改善することが報告されている(非特許文献2参照)。基板薄層化によって放熱性を改善するためには、基板厚を1μm程度まで薄層化しなければ有意な放熱性改善効果を得られないが、機械的強度が大きく損なわれるため、歩留まりの低下が懸念される。
第2の検討については、既に非特許文献1において、熱伝導率が金属の中でも高いAuが使われており、大きな放熱性の改善は困難である。また、金属サブコレクタの薄層化は、コレクタ寄生抵抗の増大を招くため、高周波特性の低下が懸念される。第3の検討については、耐圧、高周波特性等、電気的特性全般に与える影響が大きく、変更は容易でない。
以上のことから、現状の技術では、電気的特性や機械的強度の低下なく、InP系DHBTの放熱性を向上させることは困難である。
本発明は、以上のような問題点を解消するためになされたものであり、電気的特性や機械的強度の低下なく、InP系DHBTの放熱性をより向上させることを目的とする。
本発明に係るバイポーラトランジスタは、InPより熱伝導率が高く絶縁性を備えた放熱基板と、金属から構成されて放熱基板の上に接して各々絶縁分離して形成されたコレクタ放熱パッド、エミッタ放熱パッド、およびベース放熱パッドと、コレクタ放熱パッドの上に形成された化合物半導体からなるコレクタ層と、コレクタ層の上に形成された化合物半導体からなるベース層と、ベース層の上に接して形成されたベース層とは異なる化合物半導体からなるエミッタ層と、エミッタ層上に形成された化合物半導体からなるエミッタキャップ層と、エミッタキャップ層の上に形成されたエミッタ電極と、エミッタ層の周囲のベース層の上に形成されたベース電極と、エミッタキャップ層の上方の配線形成層に形成されてエミッタ電極に電気的に接続する金属からなるエミッタ配線と、配線形成層に形成されてベース電極に電気的に接続する金属からなるベース配線と、エミッタ配線とエミッタ放熱パッドとを接続する金属からなるエミッタ放熱ビアと、ベース配線とベース放熱パッドとを接続する金属からなるベース放熱ビアとを備える。
上記バイポーラトランジスタにおいて、配線形成層に形成されてコレクタ放熱パッドに電気的に接続する金属からなるコレクタ配線と、コレクタ配線とコレクタ放熱パッドを接続する金属からなるコレクタポスト電極とを備える。
上記バイポーラトランジスタにおいて、エミッタ配線とエミッタ電極とを接続する金属からなるエミッタポスト電極と、ベース配線とベース電極とを接続する金属からなるベースポスト電極とを備える。
上記バイポーラトランジスタにおいて、コレクタ層、ベース層、エミッタ層、エミッタキャップ層、エミッタ電極、およびベース電極を備える素子部、並びにコレクタ放熱パッド、エミッタ放熱パッド、ベース放熱パッドを覆って放熱基板の上に形成された絶縁膜を備え、エミッタ放熱ビアは、エミッタ電極の上で絶縁膜を貫通して形成され、ベース放熱ビアは、ベース電極の上で絶縁膜を貫通して形成されている。
また、本発明に係るバイポーラトランジスタの製造方法は、InPより熱伝導率が高く絶縁性を備えた放熱基板の上に金属層を形成する第1工程と、金属層の上に、化合物半導体からなるコレクタ層、コレクタ層の上に形成された化合物半導体からなるベース層、ベース層の上に接して形成されたベース層とは異なる化合物半導体からなるエミッタ層、エミッタ層上に形成された化合物半導体からなるエミッタキャップ層、エミッタキャップ層の上に形成されたエミッタ電極、エミッタ層の周囲のベース層の上に形成されたベース電極を備える素子部を形成する第2工程と、金属層をパターニングすることで放熱基板の上に接して各々絶縁分離するコレクタ放熱パッド、エミッタ放熱パッド、およびベース放熱パッドを形成する第3工程と、エミッタ放熱パッドの上に接して配置される金属からなるエミッタ放熱ビア、ベース放熱パッドとの上に接して配置される金属からなるベース放熱ビア、コレクタ放熱パッドの上に接して配置される金属からなるコレクタポスト電極、エミッタ電極の上に接して配置される金属からなるエミッタポスト電極、ベース電極の上に接して配置される金属からなるベースポスト電極を一括して形成する第4工程と、素子部、コレクタ放熱パッド、エミッタ放熱パッド、ベース放熱パッド、エミッタ放熱ビア、ベース放熱ビア、コレクタポスト電極、エミッタポスト電極、ベースポスト電極を覆う絶縁膜を放熱基板の上に形成する第5工程と、絶縁膜の上の配線形成層に、エミッタポスト電極およびエミッタ放熱ビアに接続する金属からなるエミッタ配線、ベースポスト電極およびベース放熱ビアに接続する金属からなるベース配線、コレクタポスト電極に接続するコレクタ配線を一括して形成する第6工程とを備える。
以上説明したように、本発明によれば、放熱基板の上に、エミッタ配線とエミッタ放熱パッドとを接続する金属からなるエミッタ放熱ビアに加え、ベース配線とベース放熱パッドとを接続する金属からなるベース放熱ビアを備えるようにしたので、電気的特性や機械的強度の低下なく、InP系DHBTの放熱性をより向上させることができるという優れた効果が得られる。
図1Aは、本発明の実施の形態におけるバイポーラトランジスタの構成を示す断面図である。 図1Bは、本発明の実施の形態におけるバイポーラトランジスタの構成を示す断面図である。 図1Cは、本発明の実施の形態におけるバイポーラトランジスタの構成を示す平面図である。 図2Aは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す断面図である。 図2Bは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す断面図である。 図2Cは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す断面図である。 図2Dは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す断面図である。 図2Eは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す断面図である。 図2Fは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す平面図である。 図2Gは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す断面図である。 図2Hは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す断面図である。 図2Iは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す平面図である。 図2Jは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す平面図である。 図2Kは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す断面図である。 図2Lは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す断面図である。 図2Mは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す断面図である。 図2Nは、本発明の実施の形態におけるバイポーラトランジスタの製造方法を説明するための各工程の状態を示す断面図である。 図3は、ヘテロ接合バイポーラトランジスタの構成を示す断面図である。
以下、本発明の実施の形態おけるバイポーラトランジスタについて図1A,図1B,図1Cを参照して説明する。このバイポーラトランジスタは、ダブルヘテロ接合バイポーラトランジスタ(DHBT)である。
このDHBTは、まず、InPより熱伝導率が高く絶縁性を備えた放熱基板101と、金属から構成されて放熱基板101の上に接して各々絶縁分離して形成されたコレクタ放熱パッド102、エミッタ放熱パッド103、およびベース放熱パッド104とを備える。また、コレクタ放熱パッド102の上には、コレクタ層105,ベース層106、エミッタ層107、エミッタキャップ層108,エミッタ電極109,ベース電極110を備えるよく知られたDHBTの素子部が形成されている。素子部においてエミッタ層107(エミッタキャップ層108)は、よく知られているように、平面視で長方形に形成され、互いに平行な2組の辺の一方が、他方より長くされている。
エミッタ電極109は、エミッタキャップ層108の上に形成され、ベース電極110は、エミッタ層107の周囲のベース層106の上に形成されている。なお、実施の形態では、平面視でエミッタ層107の周囲をコの字に囲うようにベース電極110を形成しているが、エミッタ層107の周囲全域を覆うようにベース電極110を形成してもよい。ここで、図1Aは、図1Cの平面図のxx’線の断面を示している。また、図1Bは、放熱基板101の平面に垂直で、かつ図1Aの断面に垂直な面の断面を示している。図1Bは、平面視矩形のエミッタ層107の、長手方向の断面を示している。
放熱基板101は、例えば、SiCから構成されている。コレクタ層105は、例えばSiを低濃度にドーピングした化合物半導体であるn−InPから構成され、ベース層106は、例えばCを高濃度にドーピングした化合物半導体であるp+−GaAsSbから構成され、エミッタ層107は、例えばSiを低濃度にドーピングした化合物半導体であるn−InPから構成されている。また、エミッタキャップ層108は、Siを高濃度にドーピングした化合物半導体であるn+−InGaAsから構成されている。エミッタ層107は、ベース層106とは異なる化合物半導体から構成されている。
また、このDHBTは、エミッタキャップ層108の上方の配線形成層120に形成されてエミッタ電極109に電気的に接続する金属からなるエミッタ配線114と、配線形成層120に形成されてベース電極110に電気的に接続する金属からなるベース配線115とを備える。
また、エミッタ配線114とエミッタ放熱パッド103とを接続する金属からなるエミッタ放熱ビア117と、ベース配線115とベース放熱パッド104とを接続する金属からなるベース放熱ビア119とを備える。
また、このDHBTは、配線形成層120に形成されてコレクタ放熱パッド102に電気的に接続する金属からなるコレクタ配線116と、コレクタ配線116とコレクタ放熱パッド102を接続する金属からなるコレクタポスト電極118と、エミッタ配線114とエミッタ電極109とを接続する金属からなるエミッタポスト電極111と、ベース配線115とベース電極110とを接続する金属からなるベースポスト電極112とを備える。
また、このDHBTは、コレクタ層105、ベース層106、エミッタ層107、エミッタキャップ層108、エミッタ電極109、およびベース電極110を備える素子部、並びにコレクタ放熱パッド102、エミッタ放熱パッド103、ベース放熱パッド104を覆って放熱基板101の上に形成された絶縁膜113を備える。エミッタ放熱ビア117は、エミッタ電極109の上で絶縁膜113を貫通して形成され、ベース放熱ビア119は、ベース電極110の上で絶縁膜113を貫通して形成されている。
上述した実施の形態におけるDHBTは、化合物半導体からなる素子部で発生した熱は、以下に示す3つの経路により放熱される。
・経路A:エミッタ電極109からエミッタ配線114、エミッタ放熱ビア117、エミッタ放熱パッド103を介して放熱基板101の裏面。
・経路B:ベース電極110からベース配線115、ベース放熱ビア119、ベース放熱パッド104を介して放熱基板101の裏面。
・経路C:コレクタ放熱パッド102から放熱基板101の裏面。
このため、経路Cのみで放熱する従来の構造と比較し、実施の形態におけるDHBTによれば放熱性を向上させることができる。実施の形態におけるDHBTは、後述するように、化合物半導体からなるエミッタキャップ層108からコレクタ層105を放熱基板101に接合する際の金属接着層を、パターニングし、エミッタ放熱パッド103、ベース放熱パッド104、コレクタ放熱パッド102として利用すること、また、エミッタ電極109とベース電極110とコレクタ電極(コレクタ放熱パッド102)を、各々対応する配線と接続するために設けるポスト電極の形成工程時に合わせ、エミッタ放熱ビア117およびベース放熱ビア119を形成するため、一切の追加工程なく放熱性を向上させることができる。
以上示したように、実施の形態のDHBTによれば、電気的特性や機械的強度の低下なく、また工程の追加なく簡便に放熱性を向上させることができる。
次に、本発明の実施の形態におけるバイポーラトランジスタの製造方法について、図2A〜図2Nを参照して説明する。
まず、図2Aに示すように、放熱基板101の上に金属層201を形成する(第1工程)。放熱基板101は、InPより熱伝導率が高く絶縁性を備えたSiCから構成する。金属層201は、例えば、Auから構成すればよい。
次に、金属層201の上に、Siを低濃度にドーピングしたn−InPからなるコレクタ形成層202、Cを高濃度にドーピングしたp+−GaAsSbからなるベース形成層203、Siを低濃度にドーピングしたn−InPからなるエミッタ形成層204、Siを高濃度にドーピングしたn+−InGaAsからなるエミッタキャップ形成層205が形成された状態とする。
例えば,InPからなる成長基板の上に、よく知られた有機金属気相成長法や分子線エピタキシ法などにより、犠牲層を形成した後、上述した化合物半導体からなる各層をエピタキシャル成長する。ここでは、最上層は、コレクタ形成層202となる。次いで、コレクタ形成層202の上に、Auからなる接着金属層を形成する。一方で、放熱基板101の上にもAuからなる接着金属層を形成しておく。
次に、成長基板と放熱基板101とを、公知のウエハ接合技術により、両者の接着金属層同士を接合して貼り合わせる。Auは、低ヤング率で極めて酸化しづらく、熱伝導率が金属の中でも320W/m/Kと高い。このため、この構成は接合に好適であり、また、後述するように、放熱パッドとするためにも好適である。
上述した貼り合わせにより、2つの接着金属層が接着することで、金属層201が形成され、金属層201の上に、上述した化合物半導体からなる各層が形成された状態となる。この後、犠牲層を用いることで、成長基板を除去することで、放熱基板101の上に、金属層201、コレクタ形成層202、ベース形成層203、エミッタ形成層204、エミッタキャップ形成層205が形成された状態が得られる。
次に、エミッタキャップ形成層205、エミッタ形成層204、ベース形成層203、コレクタ形成層202を、公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、図2B,図2Cに示すように、金属層201の上に、コレクタ層105、ベース層106、エミッタ層107、エミッタキャップ層108からなる素子部を形成する。また、エミッタ電極109、ベース電極110を形成する(第2工程)。なお、図2Bは、図1Cの平面図のxx’線の断面を示している。また、図2Cは、放熱基板101の平面に垂直で、かつ図2Bの断面に垂直な面の断面を示している。図2Cは、平面視矩形のエミッタ層107の、長手方向の断面を示している。
次に、金属層201を、公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、図2D,図2E,図2Fに示すように、放熱基板101の上に接して各々絶縁分離するコレクタ放熱パッド102、エミッタ放熱パッド103、およびベース放熱パッド104を形成する(第3工程)。例えば、フォトリソグラフィ技術により、各パッド部となる箇所にパターンを備えるマスクパターンを形成する。次いで、形成したマスクパターンをマスクとし、ヨウ素系のウェットエッチャントを用いたウェットエッチングにより、Auからなる金属層201をエッチングすればよい。また、Arミリングによりエッチングしてもよい。なお、図2Dは、図2Bと同じ面の断面を示し、図2Eは、図2Cと同じ面の断面を示している。また、図2Fは、平面図である。
次に、図2G,図2H,図2Iに示すように、エミッタ放熱ビア117、ベース放熱ビア119、コレクタポスト電極118、エミッタポスト電極111、ベースポスト電極112を一括して形成する(第4工程)。図2Gは、図2Bと同じ面の断面を示し、図2Hは、図2Cと同じ面の断面を示している。また、図2Iは、平面図である。図2Iでは、放熱基板101を省略して示していない。
なお、エミッタ放熱ビア117は、エミッタ放熱パッド103の上に接して配置される。ベース放熱ビア119は、ベース放熱パッド104との上に接して配置される。コレクタポスト電極118は、コレクタ放熱パッド102の上に接して配置される。エミッタポスト電極111は、エミッタ電極109の上に接して配置される。ベースポスト電極112は、ベース電極110の上に接して配置される。
上述した各ポスト電極は、例えば公知のリソグラフィ技術、真空蒸着技術、およびリフトオフ法により形成すれば良い。
実施の形態におけるDHBTにおける放熱の効果を高める上での放熱ビアおよび放熱パッドの設計指針としては、回路設計上のDHBTセルサイズの許容範囲内において、図2Jに示すように、第1に、エミッタ放熱ビア117aおよびエミッタ放熱パッド103aは、長さおよび幅を拡大する。第2に、ベース放熱ビア119aおよびベース放熱パッド104aは、長さおよび幅を拡大する。少なくとも、それぞれ長さおよび幅が1μm程度あれば、充分な効果が得られる。図2J、平面図である。図2Jでは、放熱基板101を省略して示していない。
加えて、各ポスト電極および放熱ビアの高さを可能な限り低くする方が、放熱経路が短くなるため、放熱性を高めることができる。ただし、最低でも素子部の厚さ(エミッタ電極109からコレクタ層105までの厚さ)より、各ポスト電極と放熱ビアの高さは高くなければならない。
次に、図2K,図2Lに示すように、素子部、コレクタ放熱パッド102、エミッタ放熱パッド103、ベース放熱パッド104、エミッタ放熱ビア117、ベース放熱ビア119、コレクタポスト電極118、エミッタポスト電極111、ベースポスト電極112を覆う絶縁膜113を放熱基板101の上に形成する(第5工程)。絶縁膜113は、表面が平坦化されるように形成する。例えば、ベンゾシクロブテン(BCB)などの樹脂をスピン塗布して樹脂膜を形成した後、加熱して熱硬化させることで、絶縁膜113が形成できる。なお、図2Kは、図2Bと同じ面の断面を示し、図2Lは、図2Cと同じ面の断面を示している。
次に、絶縁膜113をエッチバックすることで、図2M、図2Nに示すように、各ポスト電極および放熱ビアの上部を露出させる。絶縁膜113をBCBから構成した場合、フッ素のガスを用いたドライエッチングによりエッチバックすればよい。
次に、既知の半導体プロセスにより、絶縁膜113の上の配線形成層120に、エミッタポスト電極111およびエミッタ放熱ビア117に接続する金属からなるエミッタ配線114、ベースポスト電極112およびベース放熱ビア119に接続する金属からなるベース配線115、コレクタポスト電極118に接続するコレクタ配線116を一括して形成する(第6工程)。以上の製造方法により、図1A、図1B、図1Cを用いて説明した実施の形態におけるDHBTが得られる。
以上に説明したように、本発明によれば、放熱基板の上に、エミッタ配線とエミッタ放熱パッドとを接続する金属からなるエミッタ放熱ビアに加え、ベース配線とベース放熱パッドとを接続する金属からなるベース放熱ビアを備えるようにしたので、電気的特性や機械的強度の低下なく、InP系DHBTの放熱性をより向上させることができるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態では、超高速集積回路を実現する上で有望なSiC放熱基板上のnpn型InP/GaAsSb系HBTについて詳細に述べたが、同様な効果は、他のHBT、具体的にはInP基板上に形成されたHBTに対しても有効である。
101…放熱基板、102…コレクタ放熱パッド、103…エミッタ放熱パッド、104…ベース放熱パッド、105…コレクタ層、106…ベース層、107…エミッタ層、108…エミッタキャップ層、109…エミッタ電極、110…ベース電極、111…エミッタポスト電極、112…ベースポスト電極、113…絶縁膜、114…エミッタ配線、115…ベース配線、116…コレクタ配線、117…エミッタ放熱ビア、118…コレクタポスト電極、119…ベース放熱ビア、120…配線形成層。

Claims (5)

  1. InPより熱伝導率が高く絶縁性を備えた放熱基板と、
    金属から構成されて前記放熱基板の上に接して各々絶縁分離して形成されたコレクタ放熱パッド、エミッタ放熱パッド、およびベース放熱パッドと、
    前記コレクタ放熱パッドの上に形成された化合物半導体からなるコレクタ層と、
    前記コレクタ層の上に形成された化合物半導体からなるベース層と、
    前記ベース層の上に接して形成された前記ベース層とは異なる化合物半導体からなるエミッタ層と、
    前記エミッタ層上に形成された化合物半導体からなるエミッタキャップ層と、
    前記エミッタキャップ層の上に形成されたエミッタ電極と、
    前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極と、
    前記エミッタキャップ層の上方の配線形成層に形成されて前記エミッタ電極に電気的に接続する金属からなるエミッタ配線と、
    前記配線形成層に形成されて前記ベース電極に電気的に接続する金属からなるベース配線と、
    前記エミッタ配線と前記エミッタ放熱パッドとを接続する金属からなるエミッタ放熱ビアと、
    前記ベース配線と前記ベース放熱パッドとを接続する金属からなるベース放熱ビアと
    を備えることを特徴とするバイポーラトランジスタ。
  2. 請求項1記載のバイポーラトランジスタにおいて、
    前記配線形成層に形成されて前記コレクタ放熱パッドに電気的に接続する金属からなるコレクタ配線と、
    前記コレクタ配線と前記コレクタ放熱パッドを接続する金属からなるコレクタポスト電極と
    を備えることを特徴とするバイポーラトランジスタ。
  3. 請求項1または2記載のバイポーラトランジスタにおいて、
    前記エミッタ配線と前記エミッタ電極とを接続する金属からなるエミッタポスト電極と、
    前記ベース配線と前記ベース電極とを接続する金属からなるベースポスト電極と
    を備えることを特徴とするバイポーラトランジスタ。
  4. 請求項1〜3のいずれか1項に記載のバイポーラトランジスタにおいて、
    前記コレクタ層、前記ベース層、前記エミッタ層、前記エミッタキャップ層、前記エミッタ電極、および前記ベース電極を備える素子部、並びに前記コレクタ放熱パッド、前記エミッタ放熱パッド、前記ベース放熱パッドを覆って前記放熱基板の上に形成された絶縁膜を備え、
    前記エミッタ放熱ビアは、前記エミッタ電極の上で前記絶縁膜を貫通して形成され、
    前記ベース放熱ビアは、前記ベース電極の上で前記絶縁膜を貫通して形成されていることを特徴とするバイポーラトランジスタ。
  5. InPより熱伝導率が高く絶縁性を備えた放熱基板の上に金属層を形成する第1工程と、
    前記金属層の上に、化合物半導体からなるコレクタ層、前記コレクタ層の上に形成された化合物半導体からなるベース層、前記ベース層の上に接して形成された前記ベース層とは異なる化合物半導体からなるエミッタ層、前記エミッタ層上に形成された化合物半導体からなるエミッタキャップ層、前記エミッタキャップ層の上に形成されたエミッタ電極、前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極を備える素子部を形成する第2工程と、
    前記金属層をパターニングすることで前記放熱基板の上に接して各々絶縁分離するコレクタ放熱パッド、エミッタ放熱パッド、およびベース放熱パッドを形成する第3工程と、
    前記エミッタ放熱パッドの上に接して配置される金属からなるエミッタ放熱ビア、前記ベース放熱パッドとの上に接して配置される金属からなるベース放熱ビア、前記コレクタ放熱パッドの上に接して配置される金属からなるコレクタポスト電極、前記エミッタ電極の上に接して配置される金属からなるエミッタポスト電極、前記ベース電極の上に接して配置される金属からなるベースポスト電極を一括して形成する第4工程と、
    前記素子部、前記コレクタ放熱パッド、前記エミッタ放熱パッド、前記ベース放熱パッド、前記エミッタ放熱ビア、前記ベース放熱ビア、前記コレクタポスト電極、前記エミッタポスト電極、前記ベースポスト電極を覆う絶縁膜を前記放熱基板の上に形成する第5工程と、
    前記絶縁膜の上の配線形成層に、前記エミッタポスト電極および前記エミッタ放熱ビアに接続する金属からなるエミッタ配線、前記ベースポスト電極および前記ベース放熱ビアに接続する金属からなるベース配線、前記コレクタポスト電極に接続するコレクタ配線を一括して形成する第6工程と
    を備えることを特徴とするバイポーラトランジスタの製造方法。
JP2018082781A 2018-04-24 2018-04-24 バイポーラトランジスタおよびその製造方法 Active JP6969487B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018082781A JP6969487B2 (ja) 2018-04-24 2018-04-24 バイポーラトランジスタおよびその製造方法
US17/046,236 US20210036134A1 (en) 2018-04-24 2019-04-15 Bipolar Transistor and Production Method Therefor
PCT/JP2019/016117 WO2019208295A1 (ja) 2018-04-24 2019-04-15 バイポーラトランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018082781A JP6969487B2 (ja) 2018-04-24 2018-04-24 バイポーラトランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2019192745A JP2019192745A (ja) 2019-10-31
JP6969487B2 true JP6969487B2 (ja) 2021-11-24

Family

ID=68293619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018082781A Active JP6969487B2 (ja) 2018-04-24 2018-04-24 バイポーラトランジスタおよびその製造方法

Country Status (3)

Country Link
US (1) US20210036134A1 (ja)
JP (1) JP6969487B2 (ja)
WO (1) WO2019208295A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230307518A1 (en) 2020-09-07 2023-09-28 Nippon Telegraph And Telephone Corporation Hetero-Junction Bipolar Transistor and Method of Manufacturing the Same
JP2022080639A (ja) * 2020-11-18 2022-05-30 株式会社村田製作所 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274381A (ja) * 1998-03-26 1999-10-08 Mitsubishi Electric Corp バイポーラトランジスタ装置の放熱構造
JP2008181990A (ja) * 2007-01-24 2008-08-07 Sony Corp 半導体装置の製造方法および半導体装置
US8860092B1 (en) * 2008-09-22 2014-10-14 Hrl Laboratories, Llc Metallic sub-collector for HBT and BJT transistors
JP2015211049A (ja) * 2014-04-23 2015-11-24 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタの製造方法およびヘテロ接合バイポーラトランジスタ
JP2019075536A (ja) * 2017-10-11 2019-05-16 株式会社村田製作所 パワーアンプモジュール

Also Published As

Publication number Publication date
US20210036134A1 (en) 2021-02-04
JP2019192745A (ja) 2019-10-31
WO2019208295A1 (ja) 2019-10-31

Similar Documents

Publication Publication Date Title
JP4216634B2 (ja) 半導体装置
JP3084541B2 (ja) 縦型構造トランジスタ
TWI879574B (zh) 半導體裝置
JP6969487B2 (ja) バイポーラトランジスタおよびその製造方法
JP5601079B2 (ja) 半導体装置、半導体回路基板および半導体回路基板の製造方法
JP2016171172A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP6589584B2 (ja) 半導体装置及び半導体装置の製造方法
JP2003163218A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP6348451B2 (ja) ヘテロ接合バイポーラトランジスタ
JP4303903B2 (ja) 半導体装置及びその製造方法
JP5280611B2 (ja) 半導体デバイスの製造方法、および得られるデバイス
JP6791828B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP7480854B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
CN116705844A (zh) 半导体结构及其形成方法
JP7673798B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP6611182B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP7521405B2 (ja) 電力増幅器
JP3243454B2 (ja) 縦型構造トランジスタ
JP3715548B2 (ja) 半導体装置
JP3715549B2 (ja) 半導体装置
WO2020245907A1 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP5671861B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R150 Certificate of patent or registration of utility model

Ref document number: 6969487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350