JP6969487B2 - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP6969487B2 JP6969487B2 JP2018082781A JP2018082781A JP6969487B2 JP 6969487 B2 JP6969487 B2 JP 6969487B2 JP 2018082781 A JP2018082781 A JP 2018082781A JP 2018082781 A JP2018082781 A JP 2018082781A JP 6969487 B2 JP6969487 B2 JP 6969487B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- heat dissipation
- layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
- H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
- H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/231—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/281—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/25—Arrangements for cooling characterised by their materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/25—Arrangements for cooling characterised by their materials
- H10W40/253—Semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
Landscapes
- Bipolar Transistors (AREA)
Description
・経路B:ベース電極110からベース配線115、ベース放熱ビア119、ベース放熱パッド104を介して放熱基板101の裏面。
・経路C:コレクタ放熱パッド102から放熱基板101の裏面。
Claims (5)
- InPより熱伝導率が高く絶縁性を備えた放熱基板と、
金属から構成されて前記放熱基板の上に接して各々絶縁分離して形成されたコレクタ放熱パッド、エミッタ放熱パッド、およびベース放熱パッドと、
前記コレクタ放熱パッドの上に形成された化合物半導体からなるコレクタ層と、
前記コレクタ層の上に形成された化合物半導体からなるベース層と、
前記ベース層の上に接して形成された前記ベース層とは異なる化合物半導体からなるエミッタ層と、
前記エミッタ層上に形成された化合物半導体からなるエミッタキャップ層と、
前記エミッタキャップ層の上に形成されたエミッタ電極と、
前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極と、
前記エミッタキャップ層の上方の配線形成層に形成されて前記エミッタ電極に電気的に接続する金属からなるエミッタ配線と、
前記配線形成層に形成されて前記ベース電極に電気的に接続する金属からなるベース配線と、
前記エミッタ配線と前記エミッタ放熱パッドとを接続する金属からなるエミッタ放熱ビアと、
前記ベース配線と前記ベース放熱パッドとを接続する金属からなるベース放熱ビアと
を備えることを特徴とするバイポーラトランジスタ。 - 請求項1記載のバイポーラトランジスタにおいて、
前記配線形成層に形成されて前記コレクタ放熱パッドに電気的に接続する金属からなるコレクタ配線と、
前記コレクタ配線と前記コレクタ放熱パッドを接続する金属からなるコレクタポスト電極と
を備えることを特徴とするバイポーラトランジスタ。 - 請求項1または2記載のバイポーラトランジスタにおいて、
前記エミッタ配線と前記エミッタ電極とを接続する金属からなるエミッタポスト電極と、
前記ベース配線と前記ベース電極とを接続する金属からなるベースポスト電極と
を備えることを特徴とするバイポーラトランジスタ。 - 請求項1〜3のいずれか1項に記載のバイポーラトランジスタにおいて、
前記コレクタ層、前記ベース層、前記エミッタ層、前記エミッタキャップ層、前記エミッタ電極、および前記ベース電極を備える素子部、並びに前記コレクタ放熱パッド、前記エミッタ放熱パッド、前記ベース放熱パッドを覆って前記放熱基板の上に形成された絶縁膜を備え、
前記エミッタ放熱ビアは、前記エミッタ電極の上で前記絶縁膜を貫通して形成され、
前記ベース放熱ビアは、前記ベース電極の上で前記絶縁膜を貫通して形成されていることを特徴とするバイポーラトランジスタ。 - InPより熱伝導率が高く絶縁性を備えた放熱基板の上に金属層を形成する第1工程と、
前記金属層の上に、化合物半導体からなるコレクタ層、前記コレクタ層の上に形成された化合物半導体からなるベース層、前記ベース層の上に接して形成された前記ベース層とは異なる化合物半導体からなるエミッタ層、前記エミッタ層上に形成された化合物半導体からなるエミッタキャップ層、前記エミッタキャップ層の上に形成されたエミッタ電極、前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極を備える素子部を形成する第2工程と、
前記金属層をパターニングすることで前記放熱基板の上に接して各々絶縁分離するコレクタ放熱パッド、エミッタ放熱パッド、およびベース放熱パッドを形成する第3工程と、
前記エミッタ放熱パッドの上に接して配置される金属からなるエミッタ放熱ビア、前記ベース放熱パッドとの上に接して配置される金属からなるベース放熱ビア、前記コレクタ放熱パッドの上に接して配置される金属からなるコレクタポスト電極、前記エミッタ電極の上に接して配置される金属からなるエミッタポスト電極、前記ベース電極の上に接して配置される金属からなるベースポスト電極を一括して形成する第4工程と、
前記素子部、前記コレクタ放熱パッド、前記エミッタ放熱パッド、前記ベース放熱パッド、前記エミッタ放熱ビア、前記ベース放熱ビア、前記コレクタポスト電極、前記エミッタポスト電極、前記ベースポスト電極を覆う絶縁膜を前記放熱基板の上に形成する第5工程と、
前記絶縁膜の上の配線形成層に、前記エミッタポスト電極および前記エミッタ放熱ビアに接続する金属からなるエミッタ配線、前記ベースポスト電極および前記ベース放熱ビアに接続する金属からなるベース配線、前記コレクタポスト電極に接続するコレクタ配線を一括して形成する第6工程と
を備えることを特徴とするバイポーラトランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018082781A JP6969487B2 (ja) | 2018-04-24 | 2018-04-24 | バイポーラトランジスタおよびその製造方法 |
| US17/046,236 US20210036134A1 (en) | 2018-04-24 | 2019-04-15 | Bipolar Transistor and Production Method Therefor |
| PCT/JP2019/016117 WO2019208295A1 (ja) | 2018-04-24 | 2019-04-15 | バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018082781A JP6969487B2 (ja) | 2018-04-24 | 2018-04-24 | バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019192745A JP2019192745A (ja) | 2019-10-31 |
| JP6969487B2 true JP6969487B2 (ja) | 2021-11-24 |
Family
ID=68293619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018082781A Active JP6969487B2 (ja) | 2018-04-24 | 2018-04-24 | バイポーラトランジスタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20210036134A1 (ja) |
| JP (1) | JP6969487B2 (ja) |
| WO (1) | WO2019208295A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230307518A1 (en) | 2020-09-07 | 2023-09-28 | Nippon Telegraph And Telephone Corporation | Hetero-Junction Bipolar Transistor and Method of Manufacturing the Same |
| JP2022080639A (ja) * | 2020-11-18 | 2022-05-30 | 株式会社村田製作所 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274381A (ja) * | 1998-03-26 | 1999-10-08 | Mitsubishi Electric Corp | バイポーラトランジスタ装置の放熱構造 |
| JP2008181990A (ja) * | 2007-01-24 | 2008-08-07 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| US8860092B1 (en) * | 2008-09-22 | 2014-10-14 | Hrl Laboratories, Llc | Metallic sub-collector for HBT and BJT transistors |
| JP2015211049A (ja) * | 2014-04-23 | 2015-11-24 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタの製造方法およびヘテロ接合バイポーラトランジスタ |
| JP2019075536A (ja) * | 2017-10-11 | 2019-05-16 | 株式会社村田製作所 | パワーアンプモジュール |
-
2018
- 2018-04-24 JP JP2018082781A patent/JP6969487B2/ja active Active
-
2019
- 2019-04-15 US US17/046,236 patent/US20210036134A1/en not_active Abandoned
- 2019-04-15 WO PCT/JP2019/016117 patent/WO2019208295A1/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US20210036134A1 (en) | 2021-02-04 |
| JP2019192745A (ja) | 2019-10-31 |
| WO2019208295A1 (ja) | 2019-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4216634B2 (ja) | 半導体装置 | |
| JP3084541B2 (ja) | 縦型構造トランジスタ | |
| TWI879574B (zh) | 半導體裝置 | |
| JP6969487B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP5601079B2 (ja) | 半導体装置、半導体回路基板および半導体回路基板の製造方法 | |
| JP2016171172A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP6589584B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2003163218A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP6348451B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4303903B2 (ja) | 半導体装置及びその製造方法 | |
| JP5280611B2 (ja) | 半導体デバイスの製造方法、および得られるデバイス | |
| JP6791828B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP7480854B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| CN116705844A (zh) | 半导体结构及其形成方法 | |
| JP7673798B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP6611182B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP7521405B2 (ja) | 電力増幅器 | |
| JP3243454B2 (ja) | 縦型構造トランジスタ | |
| JP3715548B2 (ja) | 半導体装置 | |
| JP3715549B2 (ja) | 半導体装置 | |
| WO2020245907A1 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP5671861B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211011 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6969487 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |