JP6969982B2 - Load release detection circuit - Google Patents
Load release detection circuit Download PDFInfo
- Publication number
- JP6969982B2 JP6969982B2 JP2017217125A JP2017217125A JP6969982B2 JP 6969982 B2 JP6969982 B2 JP 6969982B2 JP 2017217125 A JP2017217125 A JP 2017217125A JP 2017217125 A JP2017217125 A JP 2017217125A JP 6969982 B2 JP6969982 B2 JP 6969982B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- circuit
- detection circuit
- transistor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
本発明は、負荷に電源供給を行う負荷駆動回路等に設けられて、負荷の開放を検出する負荷開放検出回路に係り、特に、構成の簡素化、消費電力の低減等を図ったものに関する。 The present invention relates to a load release detection circuit that is provided in a load drive circuit or the like that supplies power to a load and detects the release of the load, and particularly relates to a circuit that simplifies the configuration and reduces power consumption.
従来、負荷に電源電圧を供給する負荷駆動回路においては、その回路が組み込まれたシステムの動作状態を管理するため、負荷の断線や出力端子の短絡等の異常を検出する機能を備えることが多い。
特に、高い安全性が優先される自動車用のシステム等においては、必要な時に確実にシステムが機能するよう常時異常検出を実施している。このため、このようなシステム等に用いられる負荷駆動回路では、負荷駆動回路が動作してない状態にあっても負荷開放を検出することが求められる。
Conventionally, a load drive circuit that supplies a power supply voltage to a load often has a function of detecting an abnormality such as a disconnection of the load or a short circuit of an output terminal in order to manage the operating state of the system in which the circuit is incorporated. ..
In particular, in automobile systems and the like where high safety is prioritized, abnormality detection is constantly carried out to ensure that the system functions when necessary. Therefore, in the load drive circuit used in such a system or the like, it is required to detect the load release even when the load drive circuit is not operating.
図３には、従来の負荷開放検出回路の構成例が示されており、以下、同図を参照しつつ従来回路について説明する。
まず、この従来の負荷開放検出回路１０１Ａは、ゲートドライブ回路Ｇ−ＤＲＶとトランジスタＱ１により構成された負荷駆動回路１０２Ａに設けられたものである。
かかる負荷開放検出回路１０１Ａは、電源端子４１と出力端子４２の間に設けられた抵抗器Ｒ１と比較回路ＣＯＭＰを有して構成されている。
FIG. 3 shows a configuration example of a conventional load release detection circuit, and the conventional circuit will be described below with reference to the same figure.
First, this conventional load
The load
この負荷開放検出回路１０１Ａは、出力端子４２の電圧が抵抗器Ｒ１と負荷抵抗ＲＬにより抵抗分圧されることを利用し、その分圧電圧を比較回路ＣＯＭＰにより基準電圧ＶＲと比較することで負荷開放の有無を検出可能としたものである。
This load
以下、具体的に説明すれば、先ず、電源電圧をＶＣＣ、出力端子４２の電圧をＶＯＵＴ、基準電圧をＶＲとすると、出力電圧ＶＯＵＴは、ＶＯＵＴ＝｛ＲＬ／（Ｒ１＋ＲＬ）｝×ＶＣＣと表される。
したがって、負荷抵抗ＲＬの抵抗値が高くなると出力電圧ＶＯＵＴも高くなり、ＶＯＵＴ≦ＶＲの場合は正常であるとして比較回路ＣＯＭＰは、正常に対応する所定の出力電圧を出力する。
Specifically, first, assuming that the power supply voltage is VCS, the voltage of the
Therefore, when the resistance value of the load resistance RL becomes high, the output voltage VOUT also becomes high, and when VOUT ≦ VR, the comparison circuit COMP outputs a predetermined output voltage corresponding to the normal one, assuming that it is normal.
また、ＶＯＵＴ＞ＶＲ、すなわち、負荷抵抗がＲＬ＞｛ＶＲ／（ＶＣＣ−ＶＲ）｝×Ｒ１となる場合には、負荷開放と判断され、比較回路ＣＯＭＰは、正常時とは逆論理の出力状態となる。 Further, when VOUT> VR, that is, when the load resistance is RL> {VR / (VCC-VR)} × R1, it is determined that the load is open, and the comparison circuit COMP is in an output state having the opposite logic to that in the normal state. It becomes.
ところで、上述の従来回路において、抵抗器Ｒ１は、例えば、非特許文献１に示されたように、半導体集積回路内に内蔵する方法と、非特許文献２に示されたように、負荷開放検出機能を使用する場合のみ外部に接続する方法がある。
By the way, in the above-mentioned conventional circuit, for example, the resistor R1 is incorporated in the semiconductor integrated circuit as shown in Non-Patent Document 1, and the load release detection is detected as shown in Non-Patent
非特許文献１に示された方法の場合、Ｒ１＝１００ｋΩであり、通常、ＲＬ＜＜Ｒ１であるので、負荷が正常に接続されている場合でも、負荷駆動回路１０２Ａが動作してない待機状態において、抵抗器Ｒ１にはＶＣＣ／Ｒ１の電流が流れる。
例えば、一例を挙げれば、ＶＣＣ＝１２Ｖとすると、この場合、抵抗器Ｒ１には１２０μＡの電流が流れることになる。
In the case of the method shown in Non-Patent Document 1, since R1 = 100 kΩ and usually RL << R1, even if the load is normally connected, the
For example, if VCS = 12V, a current of 120 μA will flow through the resistor R1 in this case.
また、非特許文献２に示されたように抵抗器Ｒ１を外部に設ける構成を採る場合、外部に抵抗器Ｒ１を設けるための設置スペースを別途設ける必要がある。
さらに、負荷駆動回路１０２Ａが待機状態にある場合、常時、抵抗器Ｒ１に電流が流れないようにするためには、別途、電流を遮断するためのスイッチと、このスイッチの動作を制御する回路が必要となる。
Further, in the case of adopting a configuration in which the resistor R1 is provided externally as shown in Non-Patent
Further, when the
このように、従来の負荷開放検出回路１０１Ａにおいては、負荷駆動回路１０２Ａが待機状態であっても電源端子４１からグランドに対して抵抗器Ｒ１と負荷ＲＬを介してＶＣＣ／（Ｒ１＋ＲＬ）の電流が流れ続け、しかも、電源電圧を高くすると、それに比例して電流が増加してしまう。
As described above, in the conventional load
さらに、負荷開放として判断される際の負荷抵抗値ＲＬの閾値も、先に述べたようにＲＬ＞｛ＶＲ／（ＶＣＣ−ＶＲ）｝×Ｒ１であることから、電源電圧の変動により変化してしまうという問題がある。
またさらに、従来の負荷開放検出回路１０１Ａは、基準電圧ＶＲと負荷駆動回路１０２Ａの出力電圧とを比較する構成のため、一般的には差動回路を用いることとなり、回路規模が大きくなってしまうという問題も発生する。
Further, the threshold value of the load resistance value RL when it is determined that the load is open also changes due to the fluctuation of the power supply voltage because RL> {VR / (VCC-VR)} × R1 as described above. There is a problem that it will be stored.
Furthermore, since the conventional load
本発明は、上記実状に鑑みてなされたもので、簡易な回路構成で、電源電圧の変化に影響されることなく低消費電流で、安定、かつ、信頼性の高い負荷開放検出を可能とする負荷開放検出回路を提供するものである。 The present invention has been made in view of the above circumstances, and enables stable and highly reliable load release detection with low current consumption without being affected by changes in the power supply voltage with a simple circuit configuration. It provides a load release detection circuit.
上記本発明の目的を達成するため、本発明に係る負荷開放検出回路は、
ドレインが電源端子に、ソースが出力端子に、それぞれ接続された負荷駆動トランジスタと、前記負荷駆動トランジスタのゲート・ソース間電圧を制御し、当該負荷駆動トランジスタの導通、非導通を制御可能に構成されたゲートドライブ回路とを具備してなる負荷駆動回路により駆動され、前記出力端子とグランドとの間に接続された負荷の開放を検出する負荷開放検出回路において、
前記負荷開放検出回路は、前記負荷駆動回路の前記電源端子と前記出力端子の間に定電流素子が接続され、前記出力端子にはダイオードのアノードが接続され、当該ダイオードのカソードには、デプレッション型の検出回路用第１のトランジスタのドレインが接続され、前記検出回路用第１のトランジスタのゲートとソースは相互に接続されると共に、カレントミラー回路の入力側に接続され、前記カレントミラー回路の出力側は抵抗器を介して検出回路用電源端子に接続されると共に、インバータの入力段に接続され、前記負荷が開放状態となった場合に、前記インバータにより論理値Ｈｉｇｈに相当する開放検出信号を出力可能に構成され、少なくとも前記ゲートドライブ回路と共に半導体集積回路として形成されてなるものである。
In order to achieve the above object of the present invention, the load release detection circuit according to the present invention is
The drain is connected to the power supply terminal and the source is connected to the output terminal. The load drive transistor and the gate-source voltage of the load drive transistor are controlled, and the conduction and non-conduction of the load drive transistor can be controlled. In a load release detection circuit that is driven by a load drive circuit provided with a gate drive circuit and detects the release of a load connected between the output terminal and the ground.
It said load opening detection circuit, a constant current element connected between the power supply terminal and the output terminal of the load driving circuit, the anode of the diode is connected to the output terminal to the cathode of the diode, a depletion type The drain of the first transistor for the detection circuit is connected, the gate and the source of the first transistor for the detection circuit are connected to each other and connected to the input side of the current mirror circuit, and the output of the current mirror circuit is connected. The side is connected to the power supply terminal for the detection circuit via a resistor, and is also connected to the input stage of the inverter. When the load is in the open state, the inverter outputs an open detection signal corresponding to the logical value High. It is configured to be outputable, and is formed as a semiconductor integrated circuit together with at least the gate drive circuit.
本発明によれば、電源電圧が高くなっても消費電流が増加することなく、電源電圧が変わっても負荷開放検出の閾値が変動することなく、安定、かつ、信頼性の高い負荷開放検出を実現することができるという効果を奏するものである。 According to the present invention, stable and highly reliable load release detection can be performed without increasing the current consumption even when the power supply voltage is high and without changing the load release detection threshold value even when the power supply voltage is changed. It has the effect of being able to be realized.
以下、本発明の実施の形態について、図１及図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における負荷開放検出回路の第１の回路構成例について、図１を参照しつつ説明する。
本発明の実施の形態における負荷開放検出回路１０１は、負荷駆動回路１０２によって電源供給を受ける負荷３０が開放状態となったことを検出するものである。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 and 2.
The members, arrangements, etc. described below are not limited to the present invention, and can be variously modified within the scope of the purpose of the present invention.
First, a first circuit configuration example of the load release detection circuit according to the embodiment of the present invention will be described with reference to FIG.
The load
最初に、負荷駆動回路１０２について説明する。
本発明の実施の形態における負荷駆動回路１０２は、基本的に従来同様の回路構成を有してなるものである。
すなわち、負荷駆動回路１０２は、負荷駆動トランジスタ（図１においては「Ｑ１」と表記）２１とゲートドライブ回路（図１においては「Ｇ−ＤＲＶ」と表記）２２とを有して構成されたものとなっている。
First, the
The
That is, the
ゲートドライブ回路２２は、ｎチャンネルＭＯＳＦＥＴを用いた負荷駆動トランジスタ２１の動作制御を行うよう構成されたものである。
ゲートドライブ回路２２は、負荷駆動トランジスタ２１のゲート・ソース間電圧を制御することで、負荷駆動トランジスタ２１の導通、非導通を制御可能に構成されたものとなっている。
The
The
負荷駆動トランジスタ２１のドレインは電源端子２５に接続される一方、ソースは、出力端子２６に接続されている。
出力端子２６とグランドとの間には、負荷３０が接続されている。
The drain of the
A
かかる構成の負荷駆動回路１０２は、負荷開放検出回路１０１と同一半導体基板上に形成されることを前提としている。
但し、負荷駆動トランジスタ２１は、負荷開放検出回路１０１と同一半導体基板上に形成されたもの、又は、別の半導体基板上に形成されたディスクリート型トランジスタのいずれであっても良い。
The
However, the
負荷開放検出回路１０１は、検出回路用第１乃至第５のトランジスタ（図１においては、それぞれ「Ｑdet1」、「Ｑdet2」、「Ｑdet3」、「Ｑdet4」、「Ｑdet5」と表記）１〜５と、ダイオード（図１においては「Ｄ１」と表記）６と、定電流素子１０と、抵抗器（図１においては「Ｒ１」と表記）１１を有して構成されている。
The load
本発明の実施の形態において、検出回路用第１のトランジスタ１にはデプレッション型のｎチャンネルＭＯＳＦＥＴが用いられている。
検出回路用第２及び第３のトランジスタ２，３には、ｎｐｎトランジスタが、検出回路用第４のトランジスタ４には、ｎチャンネルＭＯＳＦＥＴが、検出回路用第５のトランジスタ５には、ｐチャンネルＭＯＳＦＥＴが、それぞれ用いられている。
In the embodiment of the present invention, a depletion type n-channel MOSFET is used for the first transistor 1 for the detection circuit.
The second and
電源端子２５と出力端子２６との間に定電流素子１０が接続され、出力端子２６には、ダイオード６のアノードが接続されている。
定電流素子１０は、具体的には、検出回路用第１のトランジスタ１同様のデプレッション型トランジスタのゲートとソースを相互に接続して構成された定電流源を用いるのが好適である。
A constant
Specifically, as the constant
また、定電流素子１０は、この負荷開放検出回路１０１が用いられている半導体集積回路の電流源の電流をカレントミラー回路を介して定電流が得られるよう構成したものであっても良い。
なお、いずれの構成であっても、定電流値は検出回路用第１のトランジスタ１の飽和電流より大きな値に設定する。
上述の負荷開放検出回路１０１を構成する各素子は、全てゲートドライブ回路２２と同一半導体基板上に形成されている。
Further, the constant
In any configuration, the constant current value is set to a value larger than the saturation current of the first transistor 1 for the detection circuit.
Each element constituting the load
ダイオード６のカソードは、検出回路用第１のトランジスタ１のドレインに接続され、検出回路用第１のトランジスタ１のソースは、ゲートと共に、カレントミラー回路の入力側となる検出回路用第２のトランジスタ２のコレクタに接続されている。
The cathode of the
検出回路用第１のトランジスタ１は、上述のようにゲートとソースが相互に接続されて、いわゆるダイオード接続状態とされており、飽和領域で動作させた際の飽和電流が数μＡ程度となるようにサイズ設定がなされている。 As described above, the gate and the source of the first transistor 1 for the detection circuit are connected to each other in a so-called diode connection state, and the saturation current when operated in the saturation region is about several μA. The size is set to.
検出回路用第２及び第３のトランジスタ２，３は、カレントミラー回路を構成している。
すなわち、まず、検出回路用第２のトランジスタ２はコレクタとベースが、検出回路用第３のトランジスタ３のベースと相互に接続されている。
検出回路用第２及び第３のトランジスタ２，３のエミッタは、共にグランドに接続されている。
The second and
That is, first, the collector and the base of the
The emitters of the second and
そして、カレントミラー回路の出力側となる検出回路用第３のトランジスタ３のコレクタは、抵抗器１１を介して検出回路用電源端子１５に接続されると共に、検出回路用第４及び第５のトランジスタ４，５のゲート（インバータの入力段）に接続されている。
検出回路用第４及び第５のトランジスタ４，５は、インバータを構成するものとなっている。
Then, the collector of the third transistor 3 for the detection circuit, which is the output side of the current mirror circuit, is connected to the
The fourth and
すなわち、検出回路用第４のトランジスタ４のドレインと検出回路用第５のトランジスタ５のドレインは、相互に接続されると共に、検出出力端子（図１においては「ＯＰ」と表記）１６に接続されている。
また、検出回路用第４のトランジスタ４のソースは、グランドに接続される一方、検出回路用第５のトランジスタ５のソースは、検出回路用電源端子１５に接続されている。
That is, the drain of the fourth transistor 4 for the detection circuit and the drain of the
Further, the source of the fourth transistor 4 for the detection circuit is connected to the ground, while the source of the
次に、かかる構成における回路動作について説明する。
最初に、負荷駆動回路１０２が負荷３０を駆動している場合について説明する。
負荷駆動回路１０２の動作状態にあっては、ゲートドライブ回路２２により負荷駆動トランジスタ２１がオンとされ、負荷３０には電流が流れる。
通常、負荷駆動トランジスタ２１のオン抵抗は、負荷３０よりはるかに低抵抗であるため、出力端子２６は電源電圧ＶＣＣ１と同程度の電位となる。
Next, the circuit operation in such a configuration will be described.
First, a case where the
In the operating state of the
Normally, the on-resistance of the
本発明の実施の形態における負荷開放検出回路１０１は、負荷駆動回路１０２が待機状態（非動作状態）にある場合における負荷開放検出を目的とするものであるので、負荷駆動回路１０２の動作状態における検出出力端子１６の出力ＯＰの状態は基本的に不問であるが、検出回路用第１のトランジスタ１の耐圧については、次述するように所定の耐圧が必要とされる。
Since the load
すなわち、負荷駆動回路１０２が待機状態にあっても、出力端子２６に接続されたダイオード６を介して、検出回路用第１及び第２のトランジスタ１，２、グランドに至る経路に検出回路用第１のトランジスタ１の飽和電流に相当する数μＡの電流が流れる。このため、ダイオード６と検出回路用第２のトランジスタ２には、ＰＮ接合の順方向電圧である０．７Ｖ程度の電圧降下しか生じないため、検出回路用第１のトランジスタ１のドレイン・ソース間に大半の電圧が印加されることとなる。それ故、検出回路用第１のトランジスタ１には、ドレイン・ソース間耐圧電圧が電源端子２５における電圧より高いトランジスタを用いる必要がある。
That is, even if the
さらに、負荷駆動トランジスタ２１がオフ状態となり、負荷駆動が停止された際、負荷３０にインダクタンス成分があると、負荷３０の両端に逆起電力が発生し、出力端子２６の電圧は、過渡的にグランド電位よりも低い負電圧となる。
この時、出力端子２６が、Ｐ型半導体基板と負荷開放検出回路１０１を構成する素子との間に形成される寄生ダイオードによりグランド電位にクランプされてしまうと、負荷３０に蓄積されたインダクタンス成分によりエネルギー放出が促進されず、負荷駆動のオフ時間が著しく遅延することになる。
Further, when the
At this time, if the
これは、Ｐ型半導体基板上に検出回路用第１のトランジスタ１に用いられたデプレッション型トランジスタを形成すると、ドレインにＰ型半導体基板（グランド）との寄生ダイオードが形成されるため、検出回路用第１のトランジスタ１のドレインを出力端子２６に接続することで、前述したようなオフ時の遅延を生ずることになる。
This is because when the depletion type transistor used for the first transistor 1 for the detection circuit is formed on the P-type semiconductor substrate, a parasitic diode with the P-type semiconductor substrate (ground) is formed on the drain, so that the detection circuit is used. By connecting the drain of the first transistor 1 to the
本発明の実施の形態においては、出力端子２６にダイオード６のアノードを接続し、カソードに検出回路用第１のトランジスタ１のドレインを接続することで、出力端子２６に上述した寄生ダイオードが接続されることなく負荷３０にインダクタンス成分があっても適正なオフ時間で負荷駆動回路１０２がオフされるようになっている。
In the embodiment of the present invention, the anode of the
次に、負荷駆動回路１０２が負荷３０を駆動していない待機状態において、負荷３０が正常に接続されている場合における負荷開放検出回路１０１の動作について説明する。
この場合、ゲートドライブ回路２２により負荷駆動トランジスタ２１のゲート・ソース間電圧は、閾値電圧より低くなるように制御されて負荷駆動トランジスタ２１はオフ状態とされるため、出力端子２６には電流は流れない。
Next, the operation of the load
In this case, the gate-source voltage of the
出力端子２６に接続された定電流素子１０は、負荷開放検出のために定電流を出力端子２６に出力している。
出力端子２６からグランドに至る電流経路としては、下記する３つの経路がある。
１）負荷３０を介してグランドへ至る経路
２）ダイオード６、検出回路用第１及び第２のトランジスタ１，２を介してグランドへ至る経路
３）負荷駆動トランジスタ２１のソースからゲートドライブ回路２２を介してグランドへ至る経路
The constant
There are the following three current paths from the
1) Path to ground via
この３つの経路の内、３）の第３の経路については、出力端子２６は負電圧から電源電圧まで変動し、この変動に追従して負荷駆動トランジスタ２１のソースとゲートの電位も変動する必要があるため、ソース及びゲートいずれもグランドに対して高抵抗となっており、一般的に、この経路は数百ｋΩの抵抗と見なして良い。
Of these three paths, for the third path of 3), the
負荷３０が正常に接続されていれば、１）の第１の経路が他の経路よりもはるかに低抵抗であり、ほとんどの電流がこの経路を流れる。
例を挙げれば、例えば、負荷３０の抵抗値が１０Ω、定電流素子１０の出力電流が２０μＡとすると、出力端子２６の電圧は、０．２ｍＶであり、グランド電位とほぼ同電位と見なすことができる。
If the
For example, if the resistance value of the
かかる状況にあって、ダイオード６を経由して負荷開放検出回路１０１に電流は流入しない。このため、検出回路用第２のトランジスタ２とカレントミラーを構成する検出回路用第３のトランジスタ３のコレクタと抵抗器１１の接続点の電位は、検出回路用電源電圧ＶＣＣ２と等しくなり、検出回路用第４及び第５のトランジスタ４，５で構成されるインバータの出力は、負荷３０が正常に接続されていることを表す論理値Ｌｏｗに相当する電圧（グランド電位）となる。
In such a situation, no current flows into the load
次に、負荷駆動回路１０１が負荷３０を駆動していない待機状態にあって、負荷３０が断線、又は、接続不良により著しく高抵抗状態となった場合の動作について説明する。
この場合、負荷３０を経由して流れる電流が極端に減少することで出力端子２６の電圧が上昇し、負荷開放検出回路１０１のダイオード６へ電流が流入されることで負荷開放が、次述するようにして検出されることとなる。
Next, the operation when the
In this case, the voltage of the
まず、負荷開放が検出されるためには、検出回路用第１のトラジスタ１が飽和領域で動作し、定電流を流す必要がある。
この定電流をＩＣ２、検出回路用第１のトラジスタ１の飽和電圧をＶＤ２、ＩＣ２がダイオード６に流れた際の順方向電圧をＶＤ１、検出回路用第２のトランジスタ２のベース・エミッタ間電圧をＶＢ３とすると、負荷開放検出時の出力端子２６における電圧は、ＶＤ１＋ＶＤ２＋ＶＢ３となる。
First, in order for the load release to be detected, it is necessary for the first radiator 1 for the detection circuit to operate in the saturation region and pass a constant current.
This constant current is the IC2, the saturation voltage of the first transistor 1 for the detection circuit is VD2, the forward voltage when IC2 flows through the
この場合、先の３）の第３の経路にも電流が流れるので、負荷開放検出時の電圧における３つ目の電流経路の抵抗をＲＧＤとすると、この経路に流れる電流は、（ＶＤ１＋ＶＤ２＋ＶＢ３）／ＲＧＤと表せる。
負荷３０が完全に断線した場合でも、定電流素子１０は、先に述べた２）の２つ目の経路と、３）の３つ目の経路に流れる電流を供給できる必要があるため、定電流素子１０の定電流は、ＩＣ１＞ＩＣ２＋（ＶＤ１＋ＶＤ２＋ＶＢ３）／ＲＧＤを満たす大きさに設定されている。
なお、上述の不等式において、”ＩＣ１”は定電流素子１０が出力する定電流であるとする。
In this case, a current also flows in the third path of 3) above, so if the resistance of the third current path in the voltage at the time of load release detection is RGD, the current flowing in this path is (VD1 + VD2 + VB3) /. It can be expressed as RGD.
Even if the
In the above inequality, "IC1" is assumed to be a constant current output by the constant
さらに、負荷開放検出回路１０１に流入する電流は、最大でＩＣ２であるので、検出回路用第２及び第３のトランジスタ２，３のカレントミラー比をＮとすると、抵抗器１１に生ずる電圧降下ＩＣ２×Ｎ×Ｒ１で、検出回路用第４及び第５のトランジスタ４，５によるインバータの出力が、確実に反転するようにＮと抵抗器１１の抵抗値Ｒ１の値を設定する必要がある。
このような設定を行うことで、検出出力端子１６は論理値Ｈｉｇｈに相当する電位（ＶＣＣ２と同電位）となり、負荷開放が生じたことを表す開放検出信号が出力されるものとなっている。
Further, since the maximum current flowing into the load
By making such a setting, the
このように、負荷駆動回路１０２が待機状態にあって、負荷３０が正常に接続された状態において消費される電流は、定電流素子１０による電流のみであり、この定電流は電源電圧に依存しないため、電源電圧の変動に伴い変動することはない。この定電流素子１０に流れる定電流は、ゲートドライブ回路２２の回路構成に依存するものではあるが、電流値は数十μＡ程度の大きさに設定できる。
As described above, the current consumed when the
また、負荷開放検出回路１０１に流入する電流により負荷開放が検出されるよう構成しているため、負荷開放の検出感度が電源電圧により変動することなく安定、かつ、信頼性の高い検出が可能となっている。
Further, since the load release is detected by the current flowing into the load
次に、本発明の実施の形態における負荷開放検出回路１０１の第２の回路構成例について、図１を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の回路構成例は、検出用第２及び第３のトランジスタ２，３として、図１におけるｎｐｎトランジスタに代えて、ｎチャンネルＭＯＳＦＥＴを用いた点が、第１の回路構成例と異なるもので、他の構成部分については、第１の回路構成例と同一の構成を有するものである。
Next, a second circuit configuration example of the load
The same components as those shown in FIG. 1 are designated by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
This second circuit configuration example differs from the first circuit configuration example in that n-channel MOSFETs are used instead of the npn transistors in FIG. 1 as the second and
以下、具体的な回路構成について説明する。
検出回路用第２のトランジスタ２のドレインは、検出回路用第１のトランジスタ１のソースと接続されると共に、検出回路用第２及び第３のトランジスタ２，３のゲートと相互に接続されている。
Hereinafter, a specific circuit configuration will be described.
The drain of the
検出回路用第２及び第３のトランジスタ２，３のソースは、共にグランドに接続される一方、検出回路用第３のトランジスタ３のドレインは、抵抗器１１を介して検出回路用電源端子１５に接続されると共に、検出回路用第４及び第５のトランジスタ４，５のゲートに接続されている。
なお、かかる構成における回路動作については、図１に示された第１の回路構成例と基本的に同一であるので、ここでの再度の詳細な説明は省略する。
The sources of the second and
Since the circuit operation in such a configuration is basically the same as that of the first circuit configuration example shown in FIG. 1, detailed description here will be omitted.
簡易な回路構成で、電源電圧の変化に影響されることなく低消費電流で、安定、かつ、信頼性の高い負荷開放検出が所望される負荷開放検出回路に適用できる。 With a simple circuit configuration, it can be applied to a load release detection circuit in which stable and highly reliable load release detection is desired with low current consumption without being affected by changes in the power supply voltage.
１〜５…検出回路用第１乃至第５のトランジスタ
６…ダイオード
１０…定電流素子
1 to 5 ... First to fifth transistors for
Claims (1)
前記負荷開放検出回路は、前記負荷駆動回路の前記電源端子と前記出力端子の間に定電流素子が接続され、前記出力端子にはダイオードのアノードが接続され、当該ダイオードのカソードには、デプレッション型の検出回路用第１のトランジスタのドレインが接続され、前記検出回路用第１のトランジスタのゲートとソースは相互に接続されると共に、カレントミラー回路の入力側に接続され、前記カレントミラー回路の出力側は抵抗器を介して検出回路用電源端子に接続されると共に、インバータの入力段に接続され、前記負荷が開放状態となった場合に、前記インバータにより論理値Ｈｉｇｈに相当する開放検出信号を出力可能に構成され、少なくとも前記ゲートドライブ回路と共に半導体集積回路として形成されてなることを特徴とする負荷開放検出回路。 The drain is connected to the power supply terminal and the source is connected to the output terminal. The load drive transistor and the gate-source voltage of the load drive transistor are controlled, and the conduction and non-conduction of the load drive transistor can be controlled. In a load release detection circuit that is driven by a load drive circuit provided with a gate drive circuit and detects the release of a load connected between the output terminal and the ground.
It said load opening detection circuit, a constant current element connected between the power supply terminal and the output terminal of the load driving circuit, the anode of the diode is connected to the output terminal to the cathode of the diode, a depletion type The drain of the first transistor for the detection circuit is connected, the gate and the source of the first transistor for the detection circuit are connected to each other and connected to the input side of the current mirror circuit, and the output of the current mirror circuit is connected. The side is connected to the power supply terminal for the detection circuit via a resistor, and is also connected to the input stage of the inverter. When the load is in the open state, the inverter outputs an open detection signal corresponding to the logical value High. A load release detection circuit characterized in that it is configured to be outputable and is formed as a semiconductor integrated circuit together with at least the gate drive circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017217125A JP6969982B2 (en) | 2017-11-10 | 2017-11-10 | Load release detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017217125A JP6969982B2 (en) | 2017-11-10 | 2017-11-10 | Load release detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019087189A JP2019087189A (en) | 2019-06-06 |
| JP6969982B2 true JP6969982B2 (en) | 2021-11-24 |
Family
ID=66763157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017217125A Active JP6969982B2 (en) | 2017-11-10 | 2017-11-10 | Load release detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6969982B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7270418B2 (en) * | 2019-03-08 | 2023-05-10 | 日清紡マイクロデバイス株式会社 | Abnormality detection circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6649021B2 (en) * | 2015-09-28 | 2020-02-19 | 新日本無線株式会社 | Load release detection circuit |
| JP6612583B2 (en) * | 2015-10-22 | 2019-11-27 | 新日本無線株式会社 | Open / Circuit detection circuit |
-
2017
- 2017-11-10 JP JP2017217125A patent/JP6969982B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019087189A (en) | 2019-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7719242B2 (en) | Voltage regulator | |
| JP5067786B2 (en) | Power semiconductor device | |
| US6400209B1 (en) | Switch circuit with back gate voltage control and series regulator | |
| CN1900875B (en) | Voltage Regulator | |
| US8242817B2 (en) | Power-on reset circuit with suppressed current | |
| JP4587804B2 (en) | Voltage regulator circuit | |
| JP3633522B2 (en) | Load drive circuit | |
| JP7270418B2 (en) | Abnormality detection circuit | |
| JP5511569B2 (en) | Voltage regulator | |
| JP5999987B2 (en) | Power path circuit | |
| JP4070654B2 (en) | Semiconductor integrated circuit device | |
| US8129862B2 (en) | Scalable highest available voltage selector circuit | |
| JP2004364280A (en) | Current sensing for power mosfet operable in linear and saturated regions | |
| JP2013153597A (en) | Protection circuit | |
| US7626799B2 (en) | Microelectronic device equipped with a thermal protection circuit and thermal protection method for a microelectronic device | |
| JP6962851B2 (en) | Power supply circuit | |
| KR20200108786A (en) | Voltage detector | |
| US7741872B2 (en) | Level shifter | |
| JP6969982B2 (en) | Load release detection circuit | |
| JP2013059206A (en) | Charging circuit and control method therefor | |
| JP7173915B2 (en) | power circuit | |
| CN1937344A (en) | Method of forming an integrated voltage protection device and structure | |
| US8664925B2 (en) | Voltage regulator | |
| JPH07321621A (en) | Semiconductor integrated circuit | |
| JP2010114679A (en) | Semiconductor circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211028 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6969982 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |