Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6970632B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP6970632B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6970632B2
JP6970632B2 JP2018050096A JP2018050096A JP6970632B2 JP 6970632 B2 JP6970632 B2 JP 6970632B2 JP 2018050096 A JP2018050096 A JP 2018050096A JP 2018050096 A JP2018050096 A JP 2018050096A JP 6970632 B2 JP6970632 B2 JP 6970632B2
Authority
JP
Japan
Prior art keywords
contact
region
semiconductor device
width
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018050096A
Other languages
English (en)
Other versions
JP2019161190A (ja
JP2019161190A5 (ja
Inventor
達也 西脇
浩平 大麻
博 松葉
喜久夫 相田
洪 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018050096A priority Critical patent/JP6970632B2/ja
Priority to CN201810946471.XA priority patent/CN110277448B/zh
Priority to CN202210727614.4A priority patent/CN115101597B/zh
Priority to US16/126,668 priority patent/US10593793B2/en
Publication of JP2019161190A publication Critical patent/JP2019161190A/ja
Publication of JP2019161190A5 publication Critical patent/JP2019161190A5/ja
Priority to JP2021176918A priority patent/JP7284797B2/ja
Application granted granted Critical
Publication of JP6970632B2 publication Critical patent/JP6970632B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、半導体装置に関する。
ＭＯＳＦＥＴ（Metal-oxide-semiconductor field-effect transistor）には、ソース電極とドレイン電極との間に、ボディーダイオードが等価的に存在する。このボディーダイオードを順方向電流から逆方向電流に切り替える逆回復時に、ＭＯＳＦＥＴを備える半導体装置では、ドリフト領域に蓄積されたホールを排出する必要がある。しかし、終端領域の近傍に蓄積されたホールは、ソース電極のコンタクトまで遠く、終端領域に近接したコンタクトに電流が集中する。このため、電圧降下から戻る際の急激な電圧上昇によって、ゲート酸化膜が破壊されたり、発熱によって半導体装置が破壊されたりする問題がある。
特許第５６７２７６６号公報 特許第５５６０９９１号公報 特許第５９８７９９０号公報
本実施形態の目的は、回復動作時に破壊が生じるのを抑制した半導体装置を提供することにある。
本実施形態に係る半導体装置は、第１導電形の第１半導体領域と、前記第１半導体領域の上に形成された第２導電形のベース領域と、前記ベース領域を貫通して前記第１半導体領域に達する、複数のゲート電極と、前記複数のゲート電極のそれぞれの周囲に形成された、複数のゲート絶縁膜と、前記複数のゲート絶縁膜の間である複数の領域のうち、第１導電形のソース領域が形成された第１領域と、前記複数の領域のうち、前記第１領域の終端領域に位置し、前記ソース領域が形成されていない第２領域と、前記第１領域に形成されて、前記ベース領域とソース電極とを電気的に接続する、第１の幅の第１コンタクトと、前記第２領域に形成されて、前記ベース領域と前記ソース電極とを電気的に接続する、前記第１の幅よりも広い第２の幅の第２コンタクトとを備える。
第１実施形態に係る半導体装置の図２におけるＩ−Ｉ線断面図。 第１実施形態に係る半導体装置の図１におけるＩＩ−ＩＩ線断面図。 逆回復時のボディーダイオード電流ＩＦと時間の関係と、ドレイン・ソース電圧ＶＤＳと時間の関係とを表すグラフ。 図３の時刻ｔ１において、ボディーダイオードの順方向に電流が流れ、ドリフト領域にホールが注入される様子を示す図。 図３の時刻ｔ２における逆回復時に、ボディーダイオードの逆方向に電流が流れた際のホール排出の様子を示す図。 第１実施形態に係る半導体装置の製造工程の一例を示す図。 第１実施形態に係る半導体装置の製造工程の一例を示す図。 第１実施形態に係る半導体装置の製造工程の一例を示す図。 第１実施形態に係る半導体装置の製造工程の一例を示す図。 第１実施形態に係る半導体装置の製造工程の一例を示す図。 第１実施形態に係る半導体装置の製造工程の一例を示す図。 第１実施形態に係る半導体装置の製造工程の一例を示す図。 第１実施形態に係る半導体装置の製造工程の一例を示す図。 第１実施形態に係る半導体装置の製造工程の一例を示す図。 第１実施形態に係る半導体装置の製造工程の一例を示す図。 第１実施形態に係る半導体装置の製造工程の一例を示す図。 第２実施形態に係る半導体装置における平面方向の断面図。 第３実施形態に係る半導体装置におけるトレンチ直交方向の断面図。 第３実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置におけるトレンチ直交方向の断面図。 第４実施形態に係る半導体装置における図２０のＸＸＩ−ＸＸＩ線断面図。 第４実施形態に係る半導体装置における図２１のＸＸＩＩ−ＸＸＩＩ線断面図。 第４実施形態に係る半導体装置における図２１のＸＸＩＩＩ−ＸＸＩＩＩ線断面図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第４実施形態に係る半導体装置の製造工程の一例を示す図。 第５実施形態に係る半導体装置の平面方向の断面図。 第５実施形態に係る半導体装置の図３８におけるＸＸＸＩＸ−ＸＸＸＩＸ線断面図。 第５実施形態に係る半導体装置の図３８におけるＸＬ−ＸＬ線断面図。 第６実施形態に係る半導体装置の平面方向の断面図。 第６実施形態に係る半導体装置の図４１におけるＸＬＩＩ−ＸＬＩＩ線断面図。 第６実施形態に係る半導体装置の図４１におけるＸＬＩＩＩ−ＸＬＩＩＩ線断面図。 第７実施形態に係る半導体装置の平面方向の断面図。 第７実施形態に係る半導体装置の図４４におけるＸＬＶ−ＸＬＶ線断面図。 第７実施形態に係る半導体装置の図４４におけるＸＬＶＩ−ＸＬＶＩ線断面図。 第８実施形態に係る半導体装置の平面方向の断面図。 第８実施形態に係る半導体装置の図４７におけるＸＬＶＩＩＩ−ＸＬＶＩＩＩ線断面図。 第８実施形態に係る半導体装置１の図４７におけるＸＬＩＸ−ＸＬＩＸ線断面図。
以下、図面を参照しながら、本実施形態に係る半導体装置を説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行うこととする。
なお、以下の各実施形態の説明において、ｎ形が第１導電形に相当しており、ｐ形が第２導電形に相当している。また、ｎ＋やｐ＋の表記は、＋の付されていない表記よりも不純物濃度が相対的に高いことを示しており、ｎ−やｐ−の表記は、−の付されていない表記よりも不純物濃度が相対的に低いことを示している。さらに、例えばｐ＋＋の表記は、ｐ＋よりもさらに不純物濃度が相対的に高いことを示している。
〔第１実施形態〕
第１実施形態に係る半導体装置は、終端領域に位置する、ソース領域が形成されていないメサ部における、ソース電極のコンタクトの幅を、ソース領域が形成されたメサ部のソース電極のコンタクトの幅よりも広くすることにより、回復動作時のホール排出抵抗の低減を図ったものである。以下に、その詳細を説明する。
図１は、本実施形態に係る半導体装置１の図２におけるＩ−Ｉ線断面図であり、図２は、本実施形態に係る半導体装置１の図１におけるＩＩ−ＩＩ線断面図である。換言すれば、図１は、半導体装置１におけるトレンチ直交方向の断面図であり、図２は、半導体装置１における平面方向の断面図である。
これら図１及び図２から分かるように、本実施形態に係る半導体装置１は、複数のセルＣを備えて構成されている。図１においては、５個のセルＣを例示的に示しているが、半導体装置１が備えるセルＣの数は任意である。
本実施形態に係る半導体装置１は、ドレイン電極１０と、ｎ＋形のドレイン領域１２と、ｎ−形のドリフト領域１４と、ｐ形のベース領域１６と、ゲート電極１８と、ゲート絶縁膜２０と、ｎ＋形のソース領域２２と、絶縁領域２４と、ソース電極２６と、ｐ＋形のコンタクト領域２８と、を備えて構成されている。すなわち、本実施形態においては、半導体装置１は、トレンチゲート形のＭＯＳＦＥＴを備えて構成されている。
より具体的には、ドレイン電極１０上には、ドレイン領域１２が形成されている。ドレイン領域１２上には、ドリフト領域１４が形成されている。ドリフト領域１４上には、ベース領域１６が形成されている。これらドレイン電極１０とドレイン領域１２とドリフト領域１４とベース領域１６は、複数のセルＣに対して共通に形成されている。
ベース領域１６上には、セルＣ毎に、ソース領域２２が形成されている。また、セルＣ毎に、ソース領域２２とベース領域１６を貫通して、ドリフト領域１４に達するゲート電極１８が形成されている。このゲート電極１８は、トレンチ長手方向に延伸している。各ゲート電極１８の周囲には、ゲート絶縁膜２０が形成されており、ゲート電極１８と、その周囲との絶縁性を担保している。すなわち、ゲート電極１８とドリフト領域１４との間、ゲート電極１８とベース領域１６との間、及び、ゲート電極１８とソース領域２２との間に、ゲート絶縁膜２０が形成されている。これらゲート電極１８とゲート絶縁膜２０とにより、ベース領域１６が区分けされており、以下においては、１つの区分けされた領域をメサ部と呼ぶ。
ゲート電極１８上、ソース領域２２上及びゲート絶縁膜２０上には、絶縁領域２４が形成されている。絶縁領域２４上には、ソース電極２６が形成されている。本実施形態においては、絶縁領域２４とソース電極２６とを貫通して、ベース領域１６に達するトレンチ３０が各ゲート電極１８の間に形成されており、このトレンチ３０を埋めるように、ソース電極２６が形成されている。このように、トレンチコンタクト構造となるようにソース電極２６を形成することにより、ゲート構造を微細化してオン抵抗を低減しつつ、アバランシェ耐圧を高く維持できるようにしている。本実施形態においては、トレンチ３０に埋め込まれたソース電極２６の部分をコンタクト３２と呼ぶこととする。
トレンチ３０の底部に位置するベース領域１６には、ｐ＋形のコンタクト領域２８が形成されている。このコンタクト領域２８の不純物濃度は、ベース領域１６の不純物濃度より高くなるように形成されており、ソース電極２６のコンタクト３２とベース領域１６との間の接続抵抗の低減を図っている。このため、コンタクト領域２８は、省略することも理論上可能である。
また、本実施形態に係る半導体装置１においては、終端領域の近傍のメサ部には、ソース領域２２は形成されていないが、ソース電極２６のコンタクト３２は形成されている。以下においては、ソース領域２２が形成されていない、終端領域の近傍にあるメサ部のコンタクト３２を、適宜、コンタクト３２ａとし、一方、終端領域ではない、ソース領域２２が形成されているメサ部のコンタクト３２を、適宜、コンタクト３２ｂとする。
さらに、終端領域の近接にあるメサ部のコンタクト３２ａの幅Ｗ１は、ソース領域２２が形成されたメサ部のコンタクト３２ｂの幅Ｗ２より、広い。すなわち、セルＣを構成しない終端領域の近傍のメサ部に形成されたコンタクト３２ａの幅Ｗ１は、セルＣを構成しているメサ部のコンタクト３２ｂの幅Ｗ２よりも、広くなっている。
終端領域の近傍のメサ部にセルＣを形成しないのは、製造工程において、終端領域の近傍の領域は、フォトレジストの液だまり等が発生して、光リソグラフィーでセルＣを形成するのに必要な精度が得にくいからである。また、本実施形態のように広い幅Ｗ１でコンタクト３２ａを形成することにより、逆回復時の動作において、終端領域に蓄積したホールを、この幅広のコンタクト３２ａから排出しやすくして、ホールの排出抵抗の低減を図っている。すなわち、ソース領域２２が形成されているメサ部のコンタクト３２ｂの幅Ｗ２を広げると、セルＣにより構成されたＭＯＳＦＥＴのチャネルとコンタクト領域２８の距離が近くなり、ＭＯＳＦＥＴのしきい値が上昇してしまう。このため、コンタクト３２ｂの幅Ｗ２を広げることは難しい。しかし、終端領域の近傍のメサ部には、ソース領域２２が形成されないことから、コンタクト３２ａの幅Ｗ１を広げることができるのである。また、上述のように、終端領域付近は、配線等の段差により、フォトレジストの厚さが厚くなり、コンタクト３２ａを形成するための光リソグラフィーの際に、精度よく開口を形成しにくいという問題があるが、コンタクト３２ａの幅Ｗ１が広いことから、フォトレジストに開口を形成しやすくなる利点もある。
次に、本実施形態に係る半導体装置１の動作原理について説明する。例えば、ソース電極２６よりも高い所定の正の電圧をドレイン電極１０に印加する。この状態で、ゲート電極１８にしきい値以上の電圧が印加されると、セルＣに形成されたＭＯＳＦＥＴがオン状態となる。このとき、ベース領域１６におけるゲート絶縁膜２０の近傍に、チャネルが形成される。その後、ゲート絶縁膜２０がしきい値未満になると、セルＣに形成されたＭＯＳＦＥＴはオフ状態となる。
また、半導体装置１のボディーダイオードに、順方向の電流が流れていた状態で、この電流の流れが逆方向に切り替わるような逆回復時には、瞬間的にボディーダイオードに逆方向の電流が流れる。図３は、逆回復時における、ボディーダイオード電流ＩＦと時間の関係と、ドレイン・ソース電圧ＶＤＳと時間の関係とを表すグラフを示す図である。この図３に示すように、逆回復時には、ボディーダイオードの逆方向に電流が流れるが、逆回復に必要な時間が経過すると、逆方向に流れる電流はゼロとなる。
すなわち、時刻ｔ１においては、図４に示すように、ボディーダイオードの順方向に電流が流れ、ドリフト領域１４にホールが注入される。ドリフト領域１４に注入されたホールはドレイン電極１０に流れるが、ホールの一部は、半導体装置１の終端領域に蓄積される。しかし、図５に示すように、時刻ｔ２の逆回復時には、ごく短い時間ではあるが、ボディーダイオードの逆方向に電流が流れる。この逆回復時には、ドリフト領域１４に蓄積されたホールがコンタクト３２から排出されるが、終端領域に蓄積されたホールは、ソース電極２６のコンタクト３２ａまでの距離が遠く、排出されるための抵抗が高くなってしまう。そこで、本実施形態においては、終端領域の近傍にあるコンタクト３２ａの幅Ｗ１を広くして、ホールがソース電極２６のコンタクト３２ａから排出されやすくし、排出抵抗を低減している。これにより、ゲート絶縁膜２０が破壊されたり、電流集中による発熱を原因とする発破壊されたりするのを、抑制している。
次に、図６乃至図１６に基づいて、本実施形態に係る半導体装置１の製造工程の一例を説明する。これら図６乃至図１６は、半導体装置１におけるトレンチ直交方向の断面図であり、上述した図１に対応する図である。
まず、図６に示すように、ｎ＋形の半導体基板１２Ｘ上に、ｎ−形の半導体層１４Ｘを形成する。半導体基板１２Ｘが、上述したドレイン領域１２となり、半導体層１４Ｘが、上述したドリフト領域１４となる。
次に、図７に示すように、ドリフト領域１４に、複数のトレンチ５０を形成する。続いて、図８に示すように、トレンチ５０を含むドリフト領域１４の表面に、例えば熱酸化やＣＶＤ（Chemical Vapor Deposition）により、ゲート絶縁膜２０を形成する。
次に、図９に示すように、ゲート絶縁膜２０上に、例えばＣＶＤによりポリシリコンを堆積し、エッチバックすることにより、トレンチ５０に充填されたポリシリコンで、ゲート電極１８を形成する。
次に、図１０に示すように、例えばボロン（Ｂ）をドリフト領域１４にイオン注入することにより、ドリフト領域１４に、ベース領域１６を形成する。このボロンのイオン注入によるベース領域１６の形成は、セルＣを形成するメサ部と、セルＣを形成しない終端領域の近傍のメサ部の双方に対して行う。続いて、例えばリン（Ｐ）又はヒ素（Ａｓ）のイオン注入を、ベース領域１６の上部に行い、ｎ＋形の半導体領域２２Ｘを形成する。この半導体領域２２Ｘの形成は、セルＣが形成されるメサ部に対して行われる。すなわち、セルＣを形成しない終端領域の近傍のメサ部には、半導体領域２２Ｘは形成しない。
次に、図１１に示すように、例えばＣＶＤにより、この半導体装置の全体上に、絶縁膜２４Ｘを形成する。続いて、図１２に示すように、絶縁膜２４Ｘ上に、フォトレジスト５２を形成する。このフォトレジスト５２は、例えば、フォトレジスト液をスピンコートで塗布するが、その際、終端領域の近傍では、どうしても液だまり等が発生しやすく、フォトレジスト５２の膜厚むらが生じやすくなる。
次に、図１３に示すように、フォトレジスト５２を光リソグラフィーでパターニングして、フォトレジスト５２に開口５２ａ、５２ｂを形成する。この開口５２ａ、５２ｂは、ソース電極２６のコンタクト３２を形成すべき位置に形成される。また、開口５２ａは、フォトレジスト５２の膜厚にばらつきがある終端領域の近傍に形成されることから、精度を担保するのが難しい。このため、コンタクト不良等が発生やすいが、本実施形態においては、終端領域の近傍のメサ部に形成されるコンタクト３２ａの幅Ｗ１は、セルＣが存在するメサ部に形成されるコンタクト３２ｂの幅Ｗ２よりも広い。このため、終端領域の近傍のメサ部の開口５２ａの幅の方を、セルを形成するメサ部の開口５２ｂよりも、広くすることができる。本実施形態においては、開口５２ａも幅の広い幅Ｗ１で形成され、開口５２ｂも幅の狭い幅Ｗ２で形成される。これにより、終端領域の近傍のメサ部に形成するコンタクト３２ａに、コンタクト不良が発生する確率を低減している。
次に、図１４に示すように、例えばＲＩＥにより、絶縁膜２４Ｘをエッチングして、絶縁膜２４Ｘをパターニングする。これにより、絶縁領域２４が形成される。続いて、図１５に示すように、例えばＲＩＥにより、半導体領域２２Ｘとベース領域１６をエッチングして、絶縁領域２４と半導体領域２２Ｘとを貫通して、ベース領域１６に達するトレンチ３０を形成する。エッチングされた半導体領域２２Ｘにより、ソース領域２２が形成される。そして、フォトレジスト５２を剥離する。
次に、図１６に示すように、トレンチ３０を介してベース領域１６に、例えばボロン（Ｂ）のイオン注入をすることにより、トレンチ３０の底部で露出しているベース領域１６にコンタクト領域２８を形成する。
次に、図１及び図２に示すように、トレンチ３０を埋めるように絶縁領域２４上にソース電極２６を形成し、ドレイン領域１２下側にドレイン電極１０を形成する。具体的には、例えば、表面メタルを形成して加工し、パッシベーション膜を形成した後に、ウェハーの薄膜化を行う。これにより、ソース電極２６が形成される。さらに、裏面メタルを生成することにより、ドレイン電極１０が形成され、図１及び図２に示した、半導体装置１が得られる。
なお、本実施形態に係るドレイン領域１２及び／又はドリフト領域１４が、第１半導体領域に相当しており、本実施形態に係るソース領域２２が形成されたメサ部が、第１領域に相当しており、本実施形態に係るソース領域２２が形成されていないメサ部が、第２領域に相当しており、本実施形態に係るコンタクト３２ｂが第１コンタクトに相当しており、本実施形態に係るコンタクト３２ａが第２コンタクトに相当している。また、コンタクト３２ｂの幅Ｗ２が第１の幅に相当しており、コンタクト３２ａの幅Ｗ１が第２の幅に相当している。
以上のように、本実施形態に係る半導体装置１によれば、セルＣの形成されない終端領域の近傍にあるメサ部におけるソース電極２６のコンタクト３２ａの幅Ｗ１を、セルＣの形成されるメサ部におけるソース電極２６のコンタクト３２ｂの幅Ｗ２よりも、広くなるようにしたので、ＭＯＳＦＥＴの逆回復時における電圧上昇を起因とするゲート絶縁膜２０の破壊を生じにくくすることができる。また、ＭＯＳＦＥＴの逆回復時には、終端領域の近傍にあるコンタクト３２ａに電流が集中するが、コンタクト３２ａを幅広の幅Ｗ１にしたことにより、発熱を抑制し、半導体装置１の破損を防止することができる。
〔第２実施形態〕
第２実施形態は、上述した第１実施形態に係る半導体装置１において、トレンチ長手方向の終端部における、セルＣのソース領域２２が形成されていない領域にあるコンタクト３２の幅も広げることにより、逆回復時における終端部からのホール排出抵抗の低減を図ったものである。以下、上述した第１実施形態と異なる部分を説明する。
図１７は、本実施形態に係る半導体装置１における平面方向の断面図であり、上述した第１実施形態における図２に対応する図である。この図１７に示すように、本実施形態に係る半導体装置１においては、トレンチ長手方向の終端部、つまり、コンタクト３２が延びる方向の終端部には、ソース領域２２が形成されていない。これは、上述したように、光リソグラフィーの精度を担保するのが難しいからであるが、本実施形態に係る半導体装置１において、このトレンチ長手方向の終端部にあるコンタクト３２の幅を、上述した幅Ｗ２よりも広い幅Ｗ３としている。以下では、幅Ｗ３のコンタクト３２の部分を、コンタクト３２ｃとする。このコンタクト３２ｃは、ソース電極２６と一体のメタルにより形成されているが、換言すれば、コンタクト３２ｃは電気的にコンタクト３２ｂと接続されており、また、ソース電極２６に電気的に接続されている。
なお、コンタクト３２ｃの幅Ｗ３は、コンタクト３２ａの幅Ｗ１と同じでもよいし、異なっていてもよい。また、コンタクト３２ｃは、図示しないコンタクト３２ｂの反対側の終端部にも形成されていてもよい。
このコンタクト３２ｃが存在することにより、逆回復時には、ソース電極２６のコンタクト３２ａだけでなく、コンタクト３２ｃからもホールを排出できるので、ドリフト領域１４に蓄積されたホールがより排出しやすくなり、ホールの排出抵抗を低減することができる。このため、ＭＯＳＦＥＴの逆回復時における電圧上昇を起因とするゲート絶縁膜２０の破壊を生じにくくすることができる。
なお、本実施形態に係るコンタクト３２ｃが第３コンタクトに相当しており、本実施形態に係るコンタクト３２ｃの幅Ｗ３が第３の幅に相当している。
〔第３実施形態〕
第３実施形態は、上述した第１実施形態に係る半導体装置１において、コンタクト３２を、ソース電極２６の一部であるメタルにより形成するのではなく、ｐ＋形の半導体領域により形成するようにしたものである。以下、上述した第１実施形態と異なる部分を説明する。
図１８は、本実施形態に係る半導体装置１におけるトレンチ直交方向の断面図であり、上述した第１実施形態における図１に対応する図である。この図１８に示すように、本実施形態においては、ソース電極２６とベース領域１６との間を電気的に接続するコンタクト３２が、ｐ＋形の半導体領域により形成されている。すなわち、上述した第１実施形態においては、コンタクト３２は、ソース電極２６を形成するメタルにより構成されていた。しかし、本実施形態においては、コンタクト３２は、ベース領域１６に多段イオン注入等により形成されたｐ＋形の半導体領域により構成されている。
本実施形態においても、ソース領域２２が形成されない終端領域の近傍のメサ部に形成されたコンタクト３２の幅Ｗ１は、ソース領域２２が存在するメサ部に形成されたコンタクト３２の幅Ｗ２よりも、幅広に構成されている。このため、上述した第１実施形態と同様に、ホールの排出抵抗を低減することができる。なお、本実施形態においては、コンタクト領域２８はベース領域１６に形成されていないが、ｐ＋＋形のコンタクト領域２８を、コンタクト３２の下端に位置するベース領域１６に形成することも可能である。
次に、本実施形態に係る半導体装置１の製造工程を説明する。本実施形態に係る半導体装置１の製造工程は、上述した第１実施形態に係る半導体装置１の図１４に示す工程までは同じである。この図１４の後、図１９に示すように、例えばボロン（Ｂ）等の多段のイオン注入をベース領域１６に行い、コンタクト３２を形成する。すなわち、イオン注入の深さを適宜変えて、複数回、ベース領域１６にイオン注入を行う。
その際、フォトレジスト５２に形成された開口５２ａの幅Ｗ１は、開口５２ｂの幅Ｗ２よりも広く形成されている。このため、終端領域の近傍のメサ部には、広い幅Ｗ１でコンタクト３２ａが形成され、ソース領域２２が形成されてセルＣを構成するメサ部には、狭い幅Ｗ２でコンタクト３２ｂが形成される。そして、フォトレジスト５２を剥離する。この後、上述した第１実施形態と同様に、半導体装置１の表面にソース電極２６を形成し、半導体装置１の裏面にドレイン電極１０を形成することにより、図１８に示す半導体装置１が得られる。
以上のように、本実施形態に係る半導体装置１によっても、セルＣの形成されない終端領域の近傍にあるメサ部におけるソース電極２６のコンタクト３２ａの幅Ｗ１を、セルＣの形成されるメサ部におけるソース電極２６のコンタクト３２ｂの幅Ｗ２よりも、広くなるようにしたので、ＭＯＳＦＥＴの逆回復時における電圧上昇を起因とするゲート絶縁膜２０の破壊を生じにくくすることができる。また、ＭＯＳＦＥＴの逆回復時には、終端領域の近傍にあるコンタクト３２ａに電流が集中するが、コンタクト３２ａを幅広にしたことにより、発熱を抑制し、半導体装置１の破損を防止することができる。
なお、本実施形態に係るコンタクト３２ａとコンタクト３２ｂが、第２半導体領域に相当する。
〔第４実施形態〕
第４実施形態は、上述した第１実施形態を変形して、ゲート電極１８の下方に埋め込みの電極を形成したトレンチフィールドプレート構造にしたものである。以下、上述した第１実施形態と異なる部分を説明する。
図２０は、本実施形態に係る半導体装置１におけるトレンチ直交方向の断面図であり、上述した第１実施形態の図１に対応する図である。図２１は、図２０の半導体装置１におけるＸＸＩ−ＸＸＩ線断面図であり、上述した第１実施形態の図２に対応する図である。図２２は、図２１の半導体装置１におけるＸＸＩＩ−ＸＸＩＩ線断面図であり、図２３は、図２１の半導体装置１におけるＸＸＩＩＩ−ＸＸＩＩＩ線断面図である。
これら図２０乃至図２３に示すように、本実施形態に係る半導体装置１は、ゲート電極１８のそれぞれの下方における、ドリフト領域１４にフィールドプレート電極６０が埋め込まれている。すなわち、ドリフト領域１４の中にフィールドプレート絶縁膜６２を介して、フィールドプレート電極６０が埋め込まれている。フィールドプレート絶縁膜６２は、フィールドプレート電極６０の周囲を囲うように形成されているが、フィールドプレート電極６０は、電気的にはゲート電極１８又はソース電極２６に接続されている。また、フィールドプレート絶縁膜６２の厚さは、ゲート絶縁膜２０の厚さより、厚く形成されている。
このフィールドプレート電極６０が存在するＭＯＳＦＥＴの構造を、トレンチフィールドプレート構造というが、別名、スプリットゲート構造と言ったり、シールドゲート構造と言ったりする。このフィールドプレート電極６０が存在することにより、ドリフト領域１４にあるイオン化ドナーの正電荷をキャンセルすることができ、ドリフト領域１４内の空間電荷が実質的なゼロに見えて、電界がフラットに近づくため、この半導体装置１の耐圧が向上する。また、ドリフト領域１４の不純物濃度は、ゲート電極１８同士の幅、つまりメサ部の幅に反比例して高くすることができるため、セルＣのピッチシュリンクにより不純物濃度を高めることで、ドリフト領域１４の抵抗を低減することができる。
なお、図２１及び図２３に示すように、ソース電極２６のコンタクト３２のトレンチ長手方向の終端部には、ソース領域２２は形成されていない。これは、フィールドプレート絶縁膜６２とゲート絶縁膜２０とから形成された絶縁膜の膜厚が厚いことから、フォトレジストを形成した際に、液だまりが生じて、精度よく開口を形成することができず、高い精度でＭＯＳＦＥＴを形成することができないためである。
次に、図２４乃至図３７に基づいて、本実施形態に係る半導体装置１の製造工程を説明する。これら図２４乃至図３７は、半導体装置１におけるトレンチ直交方向の断面図であり、上述した図２０に対応する図である。
まず、図２４に示すように、ｎ＋形の半導体基板１２Ｘ上に、ｎ−形の半導体層１４Ｘを形成する。半導体基板１２Ｘが、上述したドレイン領域１２となり、半導体層１４Ｘが、上述したドリフト領域１４となる。
次に、図２５に示すように、ドリフト領域１４に、複数のトレンチ７０を形成する。このトレンチ７０は、後の工程でフィールドプレート電極６０を形成することから、第１実施形態におけるトレンチ５０よりも深く形成される。続いて、図２６に示すように、トレンチ７０を含むドリフト領域１４の表面に、例えば熱酸化やＣＶＤにより、フィールドプレート絶縁膜６２を形成する。上述したように、このフィールドプレート絶縁膜６２は、ゲート電極１８よりも厚い膜厚を有している。
次に、図２７に示すように、フィールドプレート絶縁膜６２上に、例えばＣＶＤによりポリシリコンを堆積し、エッチバックすることにより、トレンチ７０に充填されたポリシリコンで、フィールドプレート電極６０を形成する。
次に、図２８に示すように、光リソグラフィーによりパターニングされたフォトレジスト７４を形成する。このフォトレジスト７４は、ソース領域２２を形成するメサ部に開口７４ａを有している。なお、ソース領域２２を形成しない最も終端領域の近傍にあるメサ部の終端領域側のフィールドプレート絶縁膜６２は、フォトレジスト７４で覆われている。その後、例えばウエットエッチングにより、開口７４ａから露出しているフィールドプレート絶縁膜６２を除去する。このため、終端領域にあるトレンチ７０の終端領域側の側壁に形成されたフィールドプレート絶縁膜６２の絶縁膜も、フォトレジスト７４に覆われていることから、エッチングされずに残る。
次に、図２９に示すように、フォトレジスト７４を剥離し、例えば熱酸化又はＣＶＤにより、この半導体装置の全体上にゲート絶縁膜２０を形成する。すなわち、トレンチ７０の内側と、フィールドプレート電極６０の上に、ゲート絶縁膜２０を形成する。このときに、終端領域には、フィールドプレート絶縁膜６２が残存しているので、このフィールドプレート絶縁膜６２の上に、ゲート絶縁膜２０が形成される。このため、終端領域の絶縁膜の厚さは、セルＣが形成される領域の絶縁膜の厚さより厚くなる。また、終端領域にあるトレンチ７０の終端側の側壁の絶縁膜も、残存するフィールドプレート絶縁膜６２とゲート絶縁膜２０とを合わせた厚さとなる。なお、膜厚調整等の必要に応じて、フィールドプレート電極６０の上に選択的に絶縁膜を形成する工程を行ってもよい。
次に、図３０に示すように、例えばＣＶＤによりポリシリコンを形成し、エッチバックすることにより、トレンチ７０の残っている空間にポリシリコンを充填して、ゲート絶縁膜２０を形成する。
次に、図３１に示すように、例えばボロン（Ｂ）をドリフト領域１４にイオン注入することにより、ドリフト領域１４に、ベース領域１６を形成する。このボロンのイオン注入によるベース領域１６の形成は、セルＣを形成するメサ部と、セルＣを形成しない終端領域の近傍のメサ部の双方に対して行う。続いて、例えばリン（Ｐ）又はヒ素（Ａｓ）のイオン注入を、ベース領域１６の上部に行い、ｎ＋形の半導体領域２２Ｘを形成する。この半導体領域２２Ｘの形成は、セルＣが形成されるメサ部に対して行われる。すなわち、セルＣを形成しない終端領域の近傍のメサ部には、半導体領域２２Ｘは形成しない。
次に、図３２に示すように、例えばＣＶＤにより、この半導体装置の全体上に、絶縁膜２４Ｘを形成する。この際、終端領域の近傍には、ゲート絶縁膜２０とフィールドプレート絶縁膜６２とから形成された絶縁膜とゲート絶縁膜２０との段差が存在することから、絶縁膜２４Ｘにも段差が形成される。
次に、図３３に示すように、絶縁膜２４Ｘ上に、フォトレジスト５２を形成する。このフォトレジスト５２は、例えば、フォトレジスト液をスピンコートで塗布するが、その際、終端領域の近傍では、どうしても液だまり等が発生しやすく、フォトレジスト５２の膜厚むらが生じやすくなる。
次に、図３４に示すように、フォトレジスト５２を光リソグラフィーでパターニングして、フォトレジスト５２に開口５２ａ、５２ｂを形成する。この開口５２ａ、５２ｂは、ソース電極２６のコンタクト３２を形成すべき位置に形成される。また、開口５２ａは、フォトレジスト５２の膜厚にばらつきがある終端領域の近傍に形成されることから、精度を担保するのが難しい。このため、コンタクト不良等が発生やすいが、本実施形態においては、終端領域の近傍のメサ部に形成されるコンタクト３２ａの幅Ｗ１は、セルＣが存在するメサ部に形成されるコンタクト３２ｂの幅Ｗ２よりも広い。このため、終端領域の近傍のメサ部の開口５２ａの幅の方を、セルを形成するメサ部の開口５２ｂよりも、広くすることができる。本実施形態においては、開口５２ａも幅の広い幅Ｗ１で形成され、開口５２ｂも幅の狭い幅Ｗ２で形成される。これにより、終端領域の近傍のメサ部に形成するコンタクト３２ａに、コンタクト不良が発生する確率を低減している。
次に、図３５に示すように、例えばＲＩＥにより、絶縁膜２４Ｘをエッチングして、絶縁膜２４Ｘをパターニングする。これにより、絶縁領域２４が形成される。続いて、図３６に示すように、例えばＲＩＥにより、半導体領域２２Ｘとベース領域１６をエッチングして、絶縁領域２４と半導体領域２２Ｘとを貫通して、ベース領域１６に達するトレンチ３０を形成する。エッチングされた半導体領域２２Ｘにより、ソース領域２２が形成される。そして、フォトレジスト５２を剥離する。
次に、図３７に示すように、トレンチ３０を介してベース領域１６に、例えばボロン（Ｂ）のイオン注入をすることにより、トレンチ３０の底部で露出しているベース領域１６にコンタクト領域２８を形成する。この後、上述した第１実施形態と同様に、半導体装置１の表面にソース電極２６を形成し、半導体装置１の裏面にドレイン電極１０を形成することにより、図２０に示す半導体装置１が得られる。
以上のように、本実施形態に係る半導体装置１によっても、ソース領域２２の形成されない終端領域の近傍にあるメサ部におけるソース電極２６のコンタクト３２ａの幅Ｗ１を、ソース領域２２の形成されるメサ部におけるソース電極２６のコンタクト３２ｂの幅Ｗ２よりも、広くなるようにしたので、ＭＯＳＦＥＴの逆回復時における電圧上昇を起因とするゲート絶縁膜２０の破壊を生じにくくすることができる。また、ＭＯＳＦＥＴの逆回復時には、終端領域の近傍にあるコンタクト３２ａに電流が集中するが、コンタクト３２ａを幅広にしたことにより、発熱を抑制し、半導体装置１の破損を防止することができる。
〔第５実施形態〕
第５実施形態は、上述した第２実施形態と第４実施形態とを組み合わせたものであり、第２実施形態に係るトレンチ長手方向の終端部に幅広のコンタクト３２ｃを形成した半導体装置１を、トレンチフィールドプレート構造にしたものである。
図３８は、本実施形態に係る半導体装置１の平面方向の断面図であり、上述した第４実施形態の図２１に相当する図である。図３９は、本実施形態に係る半導体装置１の図３８におけるＸＸＸＩＸ−ＸＸＸＩＸ線断面図であり、上述した第４実施形態の図２２に相当する図である。図４０は、本実施形態に係る半導体装置１の図３８におけるＸＬ−ＸＬ線断面図であり、上述した第４実施形態の図２３に相当する図である。
これら図３８乃至図４０に示すように、本実施形態に係る半導体装置１においては、上述した第２実施形態に係る半導体装置１に、フィールドプレート電極６０を追加的に設けて構成されている。すなわち、ドリフト領域１４の中にフィールドプレート絶縁膜６２を介して、フィールドプレート電極６０が埋め込まれている。フィールドプレート絶縁膜６２は、フィールドプレート電極６０の周囲を囲うように形成されているが、フィールドプレート電極６０は、電気的にはゲート電極１８又はソース電極２６に接続されている。
また、本実施形態に係る半導体装置１においても、トレンチ長手方向の終端部には、ソース領域２２が形成されていない。これは、上述したように、光リソグラフィーの精度を担保するのが難しいからであるが、このトレンチ長手方向の終端部にあるコンタクト３２ｃの幅を、幅Ｗ２によりも広い幅Ｗ３としている。なお、コンタクト３２ｃの幅Ｗ３は、コンタクト３２ａの幅Ｗ１と同じでもよいし、異なっていてもよい。
このように、フィールドプレート電極６０をドリフト領域１４に設けることにより、半導体装置１の耐圧を向上させつつ、ドリフト領域１４の抵抗を低減することができる。また、幅広のコンタクト３２ａに加えて、幅広のコンタクト３２ｃを設けることにより、このＭＯＳＦＥＴの逆回復時に、ソース電極２６のコンタクト３２ｃから、さらにホールを排出しやすくし、ホールの排出抵抗を低減することができる。
〔第６実施形態〕
第６実施形態は、上述した第３実施形態と第４実施形態とを組み合わせたものであり、第３実施形態に係るトレンチ長手方向の終端部に幅広のコンタクト３２ｃを形成した半導体装置１を、トレンチフィールドプレート構造にしたものである。別な見方をすれば、上述した第５実施形態における半導体装置１において、コンタクト３２をメタルではなく、ｐ＋形の半導体領域により形成したものである。
図４１は、本実施形態に係る半導体装置１の平面方向の断面図であり、上述した第４実施形態の図２１に相当する図である。図４２は、本実施形態に係る半導体装置１の図４１におけるＸＬＩＩ−ＸＬＩＩ線断面図であり、上述した第４実施形態の図２２に相当する図である。図４３は、本実施形態に係る半導体装置１の図４１におけるＸＬＩＩＩ−ＸＬＩＩＩ線断面図であり、上述した第４実施形態の図２３に相当する図である。
これら図４１乃至図４３に示すように、本実施形態に係る半導体装置１においては、上述した第３実施形態に係る半導体装置１に、フィールドプレート電極６０を追加的に設けて構成されている。すなわち、ドリフト領域１４の中にフィールドプレート絶縁膜６２を介して、フィールドプレート電極６０が埋め込まれている。フィールドプレート絶縁膜６２は、フィールドプレート電極６０の周囲を囲うように形成されているが、フィールドプレート電極６０は、電気的にはゲート電極１８又はソース電極２６に接続されている。
また、本実施形態に係る半導体装置１においては、ソース電極２６とベース領域１６との間を電気的に接続するコンタクト３２が、ｐ＋形の半導体領域により形成されている。すなわち、上述した第５実施形態においては、コンタクト３２は、ソース電極２６を形成するメタルにより構成されていた。しかし、本実施形態においては、コンタクト３２は、ベース領域１６に多段イオン注入等により形成されたｐ＋形の半導体領域により構成されている。
同様に、コンタクト３２のトレンチ長手方向の終端部には、コンタクト３２ｃが形成されているが、このコンタクト３２ｃも、ｐ＋形の半導体領域により形成されている。このコンタクト３２ｃの幅は、上述同様に、幅Ｗ２によりも広い幅Ｗ３としている。なお、コンタクト３２ｃの幅Ｗ３は、コンタクト３２ａの幅Ｗ１と同じでもよいし、異なっていてもよい。
このように、フィールドプレート電極６０をドリフト領域１４に設けることにより、半導体装置１の耐圧を向上させつつ、ドリフト領域１４の抵抗を低減することができる。また、幅広のコンタクト３２ａに加えて、幅広のコンタクト３２ｃを設けることにより、このＭＯＳＦＥＴの逆回復時に、ソース電極２６のコンタクト３２ｃから、さらにホールを排出しやすくし、ホールの排出抵抗を低減することができる。
なお、本実施形態に係るコンタクト３２ａとコンタクト３２ｂとコンタクト３２ｃとが、第３半導体領域に相当している。
〔第７実施形態〕
第７実施形態は、上述した第４実施形態の半導体装置１において、セルＣの形成されない終端領域の近傍にあるメサ部における幅Ｗ１のコンタクト３２ａを、セルＣの形成されるメサ部における幅Ｗ２のコンタクト３２ｂよりも、深い位置まで形成し、より一層のホールの排出抵抗の低減を図ったものである。以下、上述した第４実施形態と異なる部分を説明する。
図４４は、本実施形態に係る半導体装置１の平面方向の断面図であり、上述した第４実施形態の図２１に相当する図である。図４５は、本実施形態に係る半導体装置１の図４４におけるＸＬＶ−ＸＬＶ線断面図であり、上述した第４実施形態の図２２に相当する図である。図４６は、本実施形態に係る半導体装置１の図４４におけるＸＬＶＩ−ＸＬＶＩ線断面図であり、上述した第４実施形態の図２３に相当する図である。
これら図４４乃至図４６に示すように、ソース領域２２の形成されない終端領域の近傍にあるメサ部におけるソース電極２６の幅Ｗ１のコンタクト３２ａを、ソース領域２２の形成されるメサ部におけるソース電極２６の幅Ｗ２のコンタクト３２ｂよりも、深い位置まで形成されている。すなわち、コンタクト３２ａの深さＤＰ１の方が、コンタクト３２ｂの深さＤＰ２よりも深い。つまり、本実施形態においては、このコンタクト３２ｂの深さＤＰ２は、上述した第４実施形態におけるコンタクト３２ｂの深さと同じであるが、コンタクト３２ａの深さＤＰ１は、上述した第４実施形態におけるコンタクト３２ａの深さよりも深い。
このように、ソース領域２２の形成されない終端領域の近傍のメサ部にあるコンタクト３２ａの深さＤＰ１を、ソース領域２２の形成されるメサ部にあるコンタクト３２ｂの深さＤＰ２よりも、深くしたので、ホールの排出抵抗をさらに低減することができる。すなわち、コンタクト３２ａを介して、終端領域に蓄積したホールを、この幅広で深く形成されたコンタクト３２ａから排出しやすくして、ホールの排出抵抗の低減を図ることができる。
なお、この終端領域の近傍にある深さＤＰ１のコンタクト３２ａを形成するためには、第４実施形態の図３３乃至図３６の製造工程において、コンタクト３２ａを形成するためのトレンチ３０とコンタクト３２ｂを形成するためのトレンチ３０とを、それぞれ、深さＤＰ１と深さＤＰ２とで作り分ければよい。或いは、コンタクト３２ａのトレンチ３０を形成するためのフォトレジスト５２の開口５２ａの方が、コンタクト３２ｂのトレンチ３０を形成するためのフォトレジスト５２の開口５２ｂよりも、広いことから、これら開口５２ａ、５２ｂを通じてベース領域１６を同時にエッチングしても、コンタクト３２ａのトレンチ３０の方が、コンタクト３２ｂのトレンチ３０よりも深く形成される特性を利用してもよい。
〔第８実施形態〕
第８実施形態は、上述した第２実施形態と第７実施形態とを組み合わせたものであり、第７実施形態に係る半導体装置１のコンタクト３２におけるトレンチ長手方向の終端部に、幅広のコンタクト３２ｃを形成したものである。以下、上述した第７実施形態と異なる部分を説明する。
図４７は、本実施形態に係る半導体装置１の平面方向の断面図であり、上述した第７実施形態の図４４に相当する図である。図４８は、本実施形態に係る半導体装置１の図４７におけるＸＬＶＩＩＩ−ＸＬＶＩＩＩ線断面図であり、上述した第７実施形態の図４５に相当する図である。図４９は、本実施形態に係る半導体装置１の図４７におけるＸＬＩＸ−ＸＬＩＸ線断面図であり、上述した第７実施形態の図４６に相当する図である。
これら図４７乃至図４９に示すように、本実施形態に係る半導体装置１においては、トレンチ長手方向の終端部にあるコンタクト３２ｃの幅を、第２実施形態と同様に、幅Ｗ２によりも広い幅Ｗ３としている。なお、コンタクト３２ｃの幅Ｗ３は、コンタクト３２ａの幅Ｗ１と同じでもよいし、異なっていてもよい。また、本実施形態においては、コンタクト３２ｃが形成される深さＤＰ１は、コンタクト３２ａが形成される深さＤＰ１と同じであるが、コンタクト３２ｃが形成される深さとコンタクト３２ａが形成される深さは異なっていてもよい。換言すれば、コンタクト３２ｃが形成される深さとコンタクト３２ａが形成される深さが、それぞれ、コンタクト３２ｂが形成される深さよりも深ければ足りる。
このため、逆回復時には、ソース電極２６のコンタクト３２ａだけでなく、コンタクト３２ｃからホールを排出できるので、ホールがより排出しやすくなり、ホールの排出抵抗を低減することができる。このため、ＭＯＳＦＥＴの逆回復時における電圧上昇を起因とするゲート絶縁膜２０の破壊を生じにくくすることができる。また、ＭＯＳＦＥＴの逆回復時には、終端領域の近傍にあるコンタクト３２ａに電流が集中するのを抑制して、半導体装置１の破損を防止することができる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
例えば、上述した各実施形態においては、ソース領域２２の形成されていない終端領域のメサ部が、トレンチ直交方向の両側に１つずつ設けられている例を説明したが、ソース領域２２の形成されていないメサ部の数は任意である。例えば、トレンチ直交方向の両側に２つずつ、ソース領域２２が形成されないメサ部が設けられている場合には、それぞれのメサ部に広い幅Ｗ１を有するコンタクト３２ａを形成すればよい。
１：半導体装置、１０：ドレイン電極、１２：ドレイン領域、１４：ドリフト領域、１６：ベース領域、１８：ゲート電極、２０：ゲート絶縁膜、２２：ソース領域、２４：絶縁領域、２６：ソース電極、２８：コンタクト領域、３０：トレンチ、３２：コンタクト、Ｃ：セル

Claims (12)

  1. 第１導電形の第１半導体領域と、
    前記第１半導体領域の上に形成された第２導電形のベース領域と、
    前記ベース領域を貫通して前記第１半導体領域に達する、複数のゲート電極と、
    前記複数のゲート電極のそれぞれの周囲に形成された、複数のゲート絶縁膜と、
    前記複数のゲート絶縁膜の間である複数の領域のうち、２つの前記ゲート絶縁膜の間に位置する第１領域であって、第１導電形のソース領域が形成された第１領域と、
    前記複数の領域のうち、２つの前記ゲート絶縁膜の間に位置する第２領域であって、前記第１領域の終端領域に位置し、前記ソース領域が形成されていない第２領域と、
    前記第１領域に形成されて、前記ベース領域とソース電極とを電気的に接続する、第１の幅の第１コンタクトと、
    前記第２領域に形成されて、前記ベース領域と前記ソース電極とを電気的に接続する、前記第１の幅よりも広い第２の幅の第２コンタクトと、
    を備え、
    前記ベース領域、前記ゲート電極、前記ゲート絶縁膜、前記第１領域、前記第２領域、前記第１コンタクト、及び、前記第２コンタクトは、第１方向に沿って連続して形成されており、
    前記第２領域は、前記第１方向と交差する方向である第２方向の両側に設けられ、これら両側に設けられた前記第２領域のそれぞれに１つの前記第２コンタクトが形成されているとともに、これら前記第２領域の間には複数の前記第１領域が形成されており、
    複数の前記第１領域のそれぞれに形成された前記第１コンタクトにおける前記第１方向の両端の終端部に、前記第１の幅よりも広い第３の幅で第３コンタクトがそれぞれ形成されている、半導体装置。
  2. 前記第１コンタクトと前記第２コンタクトは、メタルにより形成されている、請求項１に記載の半導体装置。
  3. 前記第３コンタクトの前記第３の幅は、前記第２コンタクトの前記第２の幅と同じである、請求項１又は請求項２に記載の半導体装置。
  4. 前記第１コンタクト及び前記第２コンタクトは、第２導電形の第２半導体領域により形成されている、請求項１に記載の半導体装置。
  5. 前記複数のゲート電極のそれぞれの下方における、前記第１半導体領域に埋め込まれた、複数のフィールドプレート電極をさらに備える請求項１乃至請求項４のいずれかに記載の半導体装置。
  6. 前記複数のフィールドプレート電極は、前記ゲート電極又は前記ソース電極に接続されている、請求項５に記載の半導体装置。
  7. 前記複数のフィールドプレート電極の周囲には、前記ゲート絶縁膜よりも厚いフィールドプレート絶縁膜が形成されている、請求項５又は請求項６に記載の半導体装置。
  8. 前記第１コンタクト、前記第２コンタクト及び前記第３コンタクトは、第２導電形の第３半導体領域により形成されている、請求項３に記載の半導体装置。
  9. 前記第１領域に形成される前記第１コンタクトの深さよりも、前記第２領域に形成される前記第２コンタクトの深さの方が深い、請求項１又は請求項２に記載の半導体装置。
  10. 前記第１領域に形成される前記第１コンタクトの深さよりも、前記第２領域に形成される前記第２コンタクトの深さの方が深く、且つ、
    前記第１領域に形成される前記第１コンタクトの深さよりも、前記第１コンタクトが延びる方向の終端部に形成された前記第３コンタクトの深さの方が深い、
    請求項３に記載の半導体装置。
  11. 前記第１コンタクトと前記第２コンタクトは、前記ベース領域に達するトレンチ内に形成されたメタルにより構成されており、
    前記第１領域に形成される前記第１コンタクトの深さよりも、前記第２領域に形成される前記第２コンタクトの深さの方が深い、請求項１に記載の半導体装置。
  12. 前記第１コンタクトと前記第２コンタクトと前記第３コンタクトは、前記ベース領域に達するトレンチ内に形成されたメタルにより構成されており、
    前記第３コンタクトの前記第３の幅は、前記第２コンタクトの前記第２の幅と同じであり、
    前記第１領域に形成される前記第１コンタクトの深さよりも、前記第２領域に形成される前記第２コンタクトの深さの方が深く、且つ、
    前記第１領域に形成される前記第１コンタクトの深さよりも、前記第１コンタクトが延びる方向の終端部に形成された前記第３コンタクトの深さの方が深い、
    請求項１に記載の半導体装置。
JP2018050096A 2018-03-16 2018-03-16 半導体装置 Active JP6970632B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018050096A JP6970632B2 (ja) 2018-03-16 2018-03-16 半導体装置
CN201810946471.XA CN110277448B (zh) 2018-03-16 2018-08-20 半导体装置
CN202210727614.4A CN115101597B (zh) 2018-03-16 2018-08-20 半导体装置
US16/126,668 US10593793B2 (en) 2018-03-16 2018-09-10 Semiconductor device
JP2021176918A JP7284797B2 (ja) 2018-03-16 2021-10-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018050096A JP6970632B2 (ja) 2018-03-16 2018-03-16 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021176918A Division JP7284797B2 (ja) 2018-03-16 2021-10-28 半導体装置

Publications (3)

Publication Number Publication Date
JP2019161190A JP2019161190A (ja) 2019-09-19
JP2019161190A5 JP2019161190A5 (ja) 2020-03-26
JP6970632B2 true JP6970632B2 (ja) 2021-11-24

Family

ID=67906119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018050096A Active JP6970632B2 (ja) 2018-03-16 2018-03-16 半導体装置

Country Status (3)

Country Link
US (1) US10593793B2 (ja)
JP (1) JP6970632B2 (ja)
CN (2) CN110277448B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7249269B2 (ja) * 2019-12-27 2023-03-30 株式会社東芝 半導体装置およびその製造方法
FR3128312B1 (fr) * 2021-10-20 2025-02-28 St Microelectronics Srl Dispositif électronique comprenant des transistors
CN116364755A (zh) * 2023-03-14 2023-06-30 瑶芯微电子科技(上海)有限公司 屏蔽栅沟槽型mosfet器件及其制作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405649B2 (ja) * 1996-12-05 2003-05-12 株式会社東芝 半導体装置
JP2001094104A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 電力用半導体素子
JP2001284574A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 絶縁ゲート付き半導体装置
JP4696335B2 (ja) * 2000-05-30 2011-06-08 株式会社デンソー 半導体装置およびその製造方法
US7566622B2 (en) * 2005-07-06 2009-07-28 International Rectifier Corporation Early contact, high cell density process
JP5055786B2 (ja) * 2006-02-20 2012-10-24 富士電機株式会社 Ｍｏｓ型半導体装置とその製造方法
JP5222466B2 (ja) * 2006-08-09 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2011100877A (ja) * 2009-11-06 2011-05-19 Toshiba Corp 半導体装置及びその製造方法
JP5672766B2 (ja) 2010-05-17 2015-02-18 株式会社デンソー 半導体装置
JP5560991B2 (ja) 2010-07-23 2014-07-30 株式会社デンソー 半導体装置
JP2012204395A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
JP2014146666A (ja) * 2013-01-28 2014-08-14 Toshiba Corp 半導体装置
JP6271155B2 (ja) * 2013-05-21 2018-01-31 株式会社東芝 半導体装置
EP2942816B1 (en) 2013-08-15 2020-10-28 Fuji Electric Co., Ltd. Semiconductor device
CN105210187B (zh) * 2013-10-04 2017-10-10 富士电机株式会社 半导体装置
JP6311723B2 (ja) * 2013-12-16 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6448434B2 (ja) * 2015-03-25 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6353804B2 (ja) * 2015-03-27 2018-07-04 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
JP6509673B2 (ja) * 2015-08-10 2019-05-08 株式会社東芝 半導体装置
DE102015118524B4 (de) * 2015-10-29 2022-01-27 Infineon Technologies Ag Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung
JP6378220B2 (ja) * 2016-02-01 2018-08-22 株式会社東芝 半導体装置
JP6507112B2 (ja) * 2016-03-16 2019-04-24 株式会社東芝 半導体装置
JP6739372B2 (ja) * 2017-02-21 2020-08-12 株式会社東芝 半導体装置
JP6872951B2 (ja) * 2017-03-30 2021-05-19 エイブリック株式会社 半導体装置及びその製造方法
US20180337172A1 (en) * 2017-05-19 2018-11-22 Sanken Electric Co., Ltd. Semiconductor Device

Also Published As

Publication number Publication date
CN115101597B (zh) 2026-01-09
CN110277448B (zh) 2022-07-26
JP2019161190A (ja) 2019-09-19
US10593793B2 (en) 2020-03-17
CN115101597A (zh) 2022-09-23
US20190288103A1 (en) 2019-09-19
CN110277448A (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
US10186609B2 (en) Semiconductor device, RC-IGBT, and method of manufacturing semiconductor device
US7999314B2 (en) Semiconductor device and manufacturing method thereof
US9385202B2 (en) Semiconductor device having a patterned gate dielectric
US7893489B2 (en) Semiconductor device having vertical MOSFET
US6972458B2 (en) Horizontal MOS transistor
US6919249B2 (en) Semiconductor device and its manufacturing method comprising a trench gate
US20190035903A1 (en) Trench gate power mosfet and manufacturing method thereof
US10388725B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10903202B2 (en) Semiconductor device
JP6666671B2 (ja) 半導体装置
US20100127322A1 (en) Vertical trench gate transistor semiconductor device and method for fabricating the same
US9722071B1 (en) Trench power transistor
US20200105946A1 (en) Diode structure
US20200168714A1 (en) Semiconductor device and method for manufacturing the same
CN106549035A (zh) 半导体装置
JP6970632B2 (ja) 半導体装置
CN113192884A (zh) 双向功率器件及其制造方法
JP2023103365A (ja) 半導体装置
JP2012160601A (ja) 半導体装置の製造方法
US8445956B2 (en) Method for manufacturing a semiconductor device and semiconductor device
JP7284797B2 (ja) 半導体装置
US20240234518A9 (en) Transistor device and method of fabricating contacts to a semiconductor substrate
TWI921001B (zh) 溝槽式功率半導體元件
US20180358437A1 (en) Semiconductor device and method of manufacturing the same
US20230042721A1 (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211029

R150 Certificate of patent or registration of utility model

Ref document number: 6970632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150