JP6971129B2 - Current sense amplifier circuit and switching power supply - Google Patents
Current sense amplifier circuit and switching power supply Download PDFInfo
- Publication number
- JP6971129B2 JP6971129B2 JP2017219925A JP2017219925A JP6971129B2 JP 6971129 B2 JP6971129 B2 JP 6971129B2 JP 2017219925 A JP2017219925 A JP 2017219925A JP 2017219925 A JP2017219925 A JP 2017219925A JP 6971129 B2 JP6971129 B2 JP 6971129B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- power supply
- current sense
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、電源端子に一端が接続された第1抵抗を流れる電流を該第1抵抗に発生する電圧に基づいて検出する電流センスアンプ回路及びその電流センスアンプ回路を使用した電流モード制御型のスイッチング電源装置に関する。 The present invention is a current mode control type using a current sense amplifier circuit that detects a current flowing through a first resistor having one end connected to a power supply terminal based on the voltage generated in the first resistor, and a current sense amplifier circuit thereof. Regarding switching power supply.
<第1従来例>
入力電圧を降圧して一定の電圧を出力する電流モード制御型のスイッチング電源装置は、例えば図5に示すように構成されている(類似の技術として特許文献1、2、3)。このスイッチング電源装置は、第1ノードLXと第1電源端子1の間に接続され駆動信号φ1によってON/OFFが制御されるPMOSの第1スイッチングトランジスタMP1と、第1ノードLXと接地端子(第2電源端子)2の間に接続され駆動信号φ1と同相の駆動信号φ2によってON/OFFが制御されるNMOSの同期整流用の第2スイッチングトランジスタMN1を備える。L1は第1ノードLXと出力端子3の間に接続されたインダクタ、C1は出力端子3と接地端子2の間に接続された出力キャパシタである。
<First conventional example>
A current mode control type switching power supply device that steps down an input voltage and outputs a constant voltage is configured as shown in FIG. 5, for example (
MP2はドレインが第1ノードLXに接続され駆動信号φ1によって第1スイッチングトランジスタMP1と同期してON/OFFが制御されるPMOSの電流検出トランジスタ、R1はトランジスタMP2のソースと第1電源端子1との間に接続された電流検出用の抵抗、4CはインダクタL1に流れる電流Iswが分流することで抵抗R1に発生する電圧Vdを増幅して電流センス電圧Voとして出力する電流センスアンプ回路である。
MP2 is a current detection transistor of FIGURE whose drain is connected to the first node LX and whose ON / OFF is controlled in synchronization with the first switching transistor MP1 by the drive signal φ1, and R1 is the source of the transistor MP2 and the first power supply terminal 1. The
5はトランジスタMP1,MP2,MN1のON/OFFを制御する制御回路であり、駆動回路51を備える。この駆動回路51は、発振器52で発振される固定周期の信号の立上りエッジをSET端子に入力することによって駆動信号φ1、φ2を“L”レベルに設定し、RESET端子に入力する信号の立上りエッジによって駆動信号φ1、φ2を“H”レベルに設定する。53はエラーアンプとして働くオペアンプであり、出力端子3に出力する出力電圧Voutを抵抗Ra,Rbで分圧した帰還電圧Vfbを、出力電圧Voutの目標電圧を設定する基準電圧Vrefと比較することで、エラー電圧Verrを発生する。54はコンパレータであり、電流センス回路4Cから出力する電流センス電圧Voとエラー電圧Verrを比較して、その比較結果を駆動回路51のRESET端子にリセット信号として出力する。
Reference numeral 5 denotes a control circuit for controlling ON / OFF of the transistors MP1, MP2, and MN1, and includes a
電流センスアンプ回路4Cは、反転入力端子が抵抗R2を介して第1電源端子1に接続され、非反転入力端子がトランジスタMP2のソースに接続されたオペアンプ41と、オペアンプ41の出力端子にゲートが接続されソースがオペアンプ41の反転入力端子に接続されドレインが抵抗R3を介して接地端子2に接続されたPMOSの制御トランジスタMP3とを備える。この電流センスアンプ回路4Cのゲインは、G=Vo/Vd=R3/R2となる。
In the current
図6に図5のスイッチング電源装置の動作波形を示す。発振器52から出力するパルスが“H”に立ち上がると、駆動回路51によって駆動信号φ1が“H”から“L”に立ち下り、トランジスタMP1,MP2がONとなる。なお、駆動信号φ2はデッドタイムだけ早期に“H”から“L”に立ち下がっていて、このときはトランジスタMN1はOFFしている。そして、トランジスタMP1がONすることで、第1電源端子1から電流Iswが第1ノードLXを経由してインダクタL1に流れ、そこにエネルギーが蓄積されると共にキャパシタC1が充電され、また出力端子3から図示しない負荷に電力が供給される。この電流IswはインダクタL1のインダクタンスに応じて徐々に大きくなるので、電流センスアンプ回路4Cから出力する電流センス電圧Voはその電流Iswに応じて徐々に大きくなる。
FIG. 6 shows the operation waveform of the switching power supply device of FIG. When the pulse output from the
一方、出力電圧Voutに対応した帰還電圧Vfbがオペアンプ53において基準電圧Vrefと比較され、その比較結果であるエラー電圧Verr(=Vref−Vfb)がコンパレータ54に入力している。そして、このコンパレータ54において電流センスアンプ回路4Cから出力する電流センス電圧Voとエラー電圧Verrが比較されて、Vo>Verrになると、駆動回路51のRESET端子の電圧を“L”から“H”に立ち上げる。
On the other hand, the feedback voltage Vfb corresponding to the output voltage Vout is compared with the reference voltage Vref in the
これによって、駆動回路51から出力している駆動信号φ1は“H”に立ち上り、トランジスタMP1,MP2がONからOFFに切り替わる。また、駆動信号φ2がデッドタイムだけ遅れて“L”から“H”に立ち上がり、トランジスタMN1がOFFからONに切り替わる。これによって、インダクタL1に蓄積されていたエネルギーによって、電流Iswが出力端子3の方向に流れ、負荷とトランジスタMN1を経由して第1ノードLXに戻る。以後、同様な動作が繰り返され、出力電圧Voutは基準電圧Vrefに対応した電圧に収束される。
As a result, the drive signal φ1 output from the
<第2従来例>
ここで、このゲインGを可変させるための一例として、図7に示す電流センスアンプ回路4Dが考えられる。この図7の電流センスアンプ回路4Dでは、抵抗R3と接地端子2の間に4個の抵抗R55〜R58を挿入接続するとともに、それらの抵抗R55〜R58を個々に短絡するスイッチSW1〜SW4を接続している。そのスイッチSW1〜SW4はトリミング設定回路6から出力する4ビットのトリム信号D1〜D4によってON/OFFが制御される。このため、抵抗R55〜R58の抵抗値を適宜設定しておけば、トリム信号D1〜D4によって16通りの抵抗値を実現できるので、ゲインGを16通りに可変することができる。
<Second conventional example>
Here, as an example for varying the gain G, the current
ところが、図7の電流センスアンプ回路4Dは、スイッチSW1〜SW4をトランジスタで構成する場合のON抵抗や温度特性がゲインGに影響を及ぼす。そこで、この影響を減らすためにスイッチSW1〜SW4を構成するトランジスタのON抵抗を抵抗R55〜R58の抵抗値よりも小さくすることが考えれるが、この場合は、スイッチSW1〜SW4を構成するトランジスタのサイズが大きくなり半導体集積回路の専有面積が大きくなる問題がある。
However, in the current
<第3従来例>
一方、図8に示す電流センスアンプ回路4Eのように、負帰還制御トランジスタMP3のドレインに直列接続した抵抗R3、R55〜R58の接続点を選択するスイッチSW11〜SW15を設けて、そのいずれか1つをトリミング設定回路6によって選択することで、そのスイッチSW11〜SW15から電流センス電圧Voを取り出すことも考えられる。この場合は、電流センス電圧Voを取り込む図示しない後段回路の入力段をハイインピーダンスに構成することで、スイッチSW11〜SW15に電流を流さないようにすることができ、スイッチSW11〜SW15のON抵抗や温度特性の影響を回避できる。しかし、分解能を高くするためにはスイッチの数が多く必要となり、半導体集積回路の専有面積が大きくなる問題がある。
<Third conventional example>
On the other hand, as in the current
<第4従来例>
また、図9に示す電流センスアンプ回路4Fのように、抵抗R3と接地端子2との間に抵抗R59を接続し、オペアンプ41の出力によって負帰還制御トランジスタMP2と同様に制御される4個の制御トランジスタMP45〜MP48のソースと電源端子1の間に抵抗R45〜R48を接続すると共に、その制御トランジスタMP45〜MP48のドレインと抵抗R3とR59の共通接続点との間に、PMOSのトリムトランジスタMP51〜MP54を接続することも考えられる。
<Fourth conventional example>
Further, as in the current
この電流センスアンプ回路4Fでは、抵抗R2、R45〜R48の抵抗値や制御トランジスタMP45〜MP48のサイズの設定によって各経路の電流IS0,IS5〜IS8に重みを設定し、トリムトランジスタMP51〜MP54のON/OFFを4ビットのトリム信号D1〜D4で制御することで、トリムトランジスタ数の増大を回避することができる。しかし、この例では、電流IS0,IS5〜IS8に重みを設定する必要ためのマッチングを取ることが難しい。また、ビット数が増大すると消費電流が増大する。
In this current
本発明の目的は、トランジスタのサイズ増大を回避し消費電流増大を防止して電流センス電圧のゲインを可変できるようにした電流センスアンプ回路及びそれを使用したスイッチング電源装置を提供することである。 An object of the present invention is to provide a current sense amplifier circuit capable of avoiding an increase in the size of a transistor, preventing an increase in current consumption, and making it possible to change the gain of a current sense voltage, and a switching power supply device using the same.
上記目的を達成するために、請求項1にかかる発明の電流センスアンプ回路は、第1電源端子に一端が接続された第1抵抗を流れる電流を該第1抵抗に発生する電圧に基づいて検出する電流センスアンプ回路において、反転入力端子が第2抵抗を介して前記第1電源端子に接続され非反転入力端子が前記第1抵抗の他端に接続されるオペアンプと、該オペアンプの出力端子にゲートが接続されソースが前記オペアンプの反転入力端子に接続されドレインに第3抵抗の一端が接続された負帰還制御トランジスタと、前記オペアンプの出力端子にゲートが接続されソースが第4抵抗を介して前記第1電源端子に接続された制御トランジスタと、該制御トランジスタのドレインに一端が接続されトリム信号によってON/OFFが制御されるトリムトランジスタと、該トリムトランジスタの他端に一端が接続された第5抵抗とを備え、前記第4抵抗を前記第2抵抗と同一抵抗値に設定し、前記制御トランジスタを前記負帰還制御トランジスタと同一サイズに設定し、前記第5抵抗の前記一端を前記第3抵抗の他端に接続し、前記第5抵抗の他端を第2電源端子に接続して、前記負帰還制御トランジスタのドレインから電流センス電圧を取り出すことを特徴とする。
請求項2にかかる発明は、第1電源端子に一端が接続された第1抵抗を流れる電流を該第1抵抗に発生する電圧に基づいて検出する電流センスアンプ回路において、反転入力端子が第2抵抗を介して前記第1電源端子に接続され非反転入力端子が前記第1抵抗の他端に接続されたオペアンプと、該オペアンプの出力端子にゲートが接続されソースが前記オペアンプの反転入力端子に接続されドレインが第3抵抗を介して第2電源端子に接続された負帰還制御トランジスタと、前記オペアンプの出力端子にゲートが接続されソースが第4抵抗を介して前記第1電源端子に接続された制御トランジスタと、該制御トランジスタのドレインに一端が接続されトリム信号によってON/OFFが制御されるトリムトランジスタと、該トリムトランジスタの他端に一端が接続された第5抵抗とを備え、前記第4抵抗を前記第2抵抗と同一抵抗値に設定し、前記制御トランジスタを前記負帰還制御トランジスタと同一サイズに設定し、前記第5抵抗の他端を前記第2電源端子に接続し、前記第5抵抗の前記一端から電流センス電圧を取り出すことを特徴とする。
請求項3にかかる発明は、請求項1に記載の電流センスアンプ回路において、前記第4抵抗と前記制御トランジスタと前記トリムトランジスタと前記第5抵抗の組をN組(Nは2以上の正の整数)設け、第1組の前記第5抵抗の前記他端を前記第2電源端子に接続し、第2組の前記第5抵抗の前記他端を前記第1組の前記第5抵抗の前記一端に接続し、・・・、第N組の前記第5抵抗の前記他端を第N−1組の前記第5抵抗の前記一端に接続し、前記N組の前記第5抵抗の前記一端を前記第3抵抗の前記他端に接続したことを特徴とする。
請求項4にかかる発明は、請求項2に記載の電流センスアンプ回路において、前記第4抵抗と前記制御トランジスタと前記トリムトランジスタと前記第5抵抗の組をN組(Nは2以上の正の整数)設け、第1組の前記第5抵抗の前記他端を前記第2電源端子に接続し、第2組の前記第5抵抗の前記他端を前記第1組の前記第5抵抗の前記一端に接続し、・・・、N組の前記第5抵抗の前記他端をN−1組の前記第5抵抗の前記一端に接続し、前記第N組の前記第5抵抗の前記一端を前記第N組の前記トリムトランジスタの前記他端に接続し、第N組の第5抵抗の前記一端から前記電流センス電圧を取り出すことを特徴とする。
請求項5にかかる発明は、請求項1乃至4のいずれか1つに記載の電流センスアンプ回路において、前記トリムトランジスタを、前記トリム信号によって切断されるヒューズに置き換えたことを特徴とする。
請求項6にかかる発明のスイッチング電源装置は、ドレインが第1ノードに接続されソースが第1電源端子に接続された第1スイッチングトランジスタと、ドレインが前記第1ノードに接続されソースが第1抵抗の他端に接続され前記第1スイッチングトランジスタと同期してON/OFFが制御される電流検出トランジスタと、ドレインが前記第1ノードに接続されソースが第2電源端子に接続され、前記第1スイッチングトランジスタと相補的にON/OFFが制御される第2スイッチングトランジスタと、前記第1ノードと出力端子の間に接続されたインダクタと、前記出力端子と前記第2電源端子の間に接続された出力キャパシタと、請求項1乃至5のいずれか1つに記載の電流センスアンプ回路と、該電流センスアンプ回路で得られる電流センス電圧と前記出力端子の出力電圧に応じて、前記第1スイッチングトランジスタ、前記電流検出トランジスタ、及び前記第2スイッチングトランジスタのON/OFFを制御する制御回路と、を備えることを特徴とする。
In order to achieve the above object, the current sense amplifier circuit of the invention according to claim 1 detects a current flowing through a first resistor having one end connected to a first power supply terminal based on a voltage generated in the first resistor. In the current sense amplifier circuit, the inverting input terminal is connected to the first power supply terminal via the second resistor, and the non-inverting input terminal is connected to the other end of the first resistor, and the output terminal of the transistor. A negative feedback control transistor in which the gate is connected, the source is connected to the inverting input terminal of the operational capacitor, and one end of the third resistor is connected to the drain, and the gate is connected to the output terminal of the operational capacitor, and the source is connected via the fourth resistor. A control transistor connected to the first power supply terminal, a trim transistor having one end connected to the drain of the control transistor and ON / OFF controlled by a trim signal, and a first end connected to the other end of the trim transistor. The fourth resistance is set to the same resistance value as the second resistance, the control transistor is set to the same size as the negative feedback control transistor, and one end of the fifth resistance is set to the third. It is characterized in that it is connected to the other end of the resistor, the other end of the fifth resistor is connected to the second power supply terminal, and the current sense voltage is taken out from the drain of the negative feedback control transistor.
The invention according to
According to the third aspect of the present invention, in the current sense amplifier circuit according to the first aspect, N sets of the fourth resistor, the control transistor, the trim transistor, and the fifth resistor are set (N is two or more positives). (Integer) is provided, the other end of the fifth resistor of the first set is connected to the second power supply terminal, and the other end of the fifth resistor of the second set is the end of the fifth resistor of the first set. Connect to one end, ..., connect the other end of the fifth resistor of the Nth set to the one end of the fifth resistor of the N-1 set, and connect the other end of the fifth resistor of the N set. Is connected to the other end of the third resistor.
According to the fourth aspect of the present invention, in the current sense amplifier circuit according to the second aspect, N sets of the fourth resistor, the control transistor, the trim transistor, and the fifth resistor are set (N is two or more positives). integer) is provided, the other end of the first set of the fifth resistor connected to the second power supply terminal, a second set of said fifth resistor of the other end of said first set of said fifth said resistor Connect to one end, ..., connect the other end of the 5th resistor of the N group to the end of the 5th resistor of the N-1 set, and connect the end of the 5th resistor of the Nth set. It is characterized in that it is connected to the other end of the trim transistor of the Nth set and the current sense voltage is taken out from the one end of the fifth resistor of the Nth set.
The invention according to claim 5 is the current sense amplifier circuit according to any one of claims 1 to 4, the trim transistor, characterized in that replacing the fuse is cut by the trim signal ..
In the switching power supply device of the invention according to
本発明によれば、第4抵抗が第2抵抗と同一抵抗値に設定され、制御トランジスタが負帰還制御トランジスタと同一サイズに設定されているので、負帰還制御トランジスタと制御トランジスタに流れる電流を同一にすることができ、制御トランジスタから第5抵抗に流れる電流をトリムトランジスタによって選定するだけで、電流センスアンプ回路のゲインを所定値に設定することができ、トランジスタのサイズ増大を回避し消費電流増大を防止することができる。 According to the present invention, since the fourth resistance is set to the same resistance value as the second resistance and the control transistor is set to the same size as the negative feedback control transistor, the current flowing through the negative feedback control transistor and the control transistor is the same. By simply selecting the current flowing from the control transistor to the 5th resistor with the trim transistor, the gain of the current sense amplifier circuit can be set to a predetermined value, avoiding the increase in transistor size and increasing the current consumption. Can be prevented.
<第1の実施例>
図1にスイッチング電源装置の本発明の第1実施例の電流センスアンプ回路4Aとその近傍の部分を示す。この電流センスアンプ回路4Aは、オペアンプ41の出力端子に対して、PMOSの負帰還制御トランジスタMP3のゲートの他に、その負帰還制御トランジスタMP3と同一サイズのPMOSの制御トランジスタMP41〜MNP44のゲートがされており、各トランジスタMP41〜MP44のソースは抵抗R2と同じ抵抗値の抵抗R41〜R44を介して入力端子1に接続されている。また、負帰還制御トランジスタMP3のドレインと接地端子2の間には抵抗R3、R51〜R54の直列回路が接続されている。また、制御トランジスタMP41〜MP44のドレインには、トリミング設定回路6から出力する4ビットのトリム信号D1〜D4によってON/OFFが設定されるスイッチとしてのPMOSのトリムトランジスタMP51〜MP54のソースが接続されている。そして、トランジスタMP51のドレインは抵抗R51,R52の共通接続点に、トランジスタMP52のドレインは抵抗R52,R53の共通接続点に、トランジスタMP53のドレインは抵抗R53,R54の共通接続点に、トランジスタMP54のドレインは抵抗R54,R3の共通接続点に、それぞれ接続されている。
<First Example>
FIG. 1 shows a current
上記のように、抵抗R2、R41〜R44が同一抵抗値に設定され、トランジスタMP3、M41〜MP44が同一サイズに設定されているので、トランジスタMP3、MP41〜MP44のドレイン電流IS0〜IS4は同一となっている。 As described above, since the resistors R2 and R41 to R44 are set to the same resistance value and the transistors MP3 and M41 to MP44 are set to the same size, the drain currents IS0 to IS4 of the transistors MP3 and MP41 to MP44 are the same. It has become.
よって、例えば、トリム信号D1〜D4が[0000]であれば、トランジスタMP51〜MP54がすべてOFFであるので、抵抗R3、R51〜R64には電流IS0のみが流れ、このときの電流センスアンプ回路4AのゲインGは、
となる。トランジスタMP2のソース電圧Vdは、スイッチトランジスタMP1の出力電流Iswに比例する電流であり、その比例係数をαとすると、
で表される。
Therefore, for example, if the trim signals D1 to D4 are [0000], all the transistors MP51 to MP54 are OFF, so that only the current IS0 flows through the resistors R3 and R51 to R64, and the current
Will be. The source voltage Vd of the transistor MP2 is a current proportional to the output current Isw of the switch transistor MP1, and the proportionality coefficient is α.
It is represented by.
ところで、抵抗R2と抵抗R41〜R44には相対バラツキがあり、また比例係数αは電流Iswを検出する電流検出手段によってバラツキがあるので、式(1)のゲインGに誤差が発生する。そこで本実施例では、トリミング設定回路6で設定されるトリム信号D1〜D4によって、トリムトランジスタMP51〜MP54のON/OFFの組み合わせを16通りの中から選択することで、ゲインGの誤差を解消する。
By the way, since the resistors R2 and the resistors R41 to R44 have relative variations, and the proportional coefficient α varies depending on the current detecting means for detecting the current Isw, an error occurs in the gain G of the equation (1). Therefore, in this embodiment, the gain G error is eliminated by selecting the ON / OFF combination of the trim transistors MP51 to MP54 from 16 combinations by the trim signals D1 to D4 set by the
このとき、調整量や調整範囲に応じて、抵抗R3、R51〜R54の抵抗値を予め決めておく。例えば、トリム信号D1〜D4によって線形的にトリミングを行う場合は、
のように最小変動量を設定する。そして、
のように設定しておけば、
によって、ゲインGを微調整することができる。TRIM[4:1]はトリム信号D1〜D4で決まる倍率(=0〜15のいずれか)である。
At this time, the resistance values of the resistors R3 and R51 to R54 are determined in advance according to the adjustment amount and the adjustment range. For example, when performing linear trimming by the trimming signals D1 to D4,
Set the minimum fluctuation amount as in. and,
If you set it like
Allows the gain G to be fine-tuned. TRIM [4: 1] is a magnification (any of 0 to 15) determined by the trim signals D1 to D4.
図3にこのゲインGの微調整による電流センス電圧Voの特性を示した。この電流センス電圧Voは出力電流Iswの増大に比例して増大するが、トリム信号D1〜D4の設定に応じたゲインの電流センス電圧Voを取り出すことができる。データD1〜D4が[0000]のときは電流IS0のみが流れるのでゲインGが最低(電流センス電圧Voの傾斜が最小)となり、[1111]のときは電流IS0〜IS4のすべてが流れるのでゲインGが最高(電流センス電圧Voの傾斜が最大)となる。基準となる抵抗R51の抵抗値を小さくするほど、細かいゲイン調整が可能となる。 FIG. 3 shows the characteristics of the current sense voltage Vo by finely adjusting the gain G. This current sense voltage Vo increases in proportion to the increase in the output current Isw, but the current sense voltage Vo with a gain corresponding to the setting of the trim signals D1 to D4 can be taken out. When the data D1 to D4 are [0000], only the current IS0 flows, so the gain G is the lowest (the gradient of the current sense voltage Vo is the minimum), and when the data D1 to D4 are [1111], all the currents IS0 to IS4 flow, so the gain G Is the highest (the slope of the current sense voltage Vo is the highest). The smaller the resistance value of the reference resistor R51, the finer the gain adjustment becomes possible.
<第2実施例>
図2に本発明のスイッチング電源装置の第2実施例の電流センスアンプ回路4Bとその近傍の部分を示す。本実施例の電流センスアンプ回路4Bは、負帰還制御トランジスタMP3のドレインに抵抗R3のみを接続し、制御トランジスタM54のドレインに抵抗R51〜R54を直列接続している。トランジスタMP51〜MP54のドレインの抵抗R51〜R54に対する接続関係とその他は第1実施例と同じである。
<Second Example>
FIG. 2 shows the current
本実施例における電流センスアンプ回路4BのゲインGは、
のように、式(5)における抵抗R30がなくなった形となる。したがって、トリム信号D1〜D4が[0000]のときは、電流IS1〜IS4が流れないので、ゲインGの最低値を0とすることができる。図4にこのゲインGの微調整による電流センス電圧Voの特性を示した。
The gain G of the current
As shown in the above, the resistance R30 in the equation (5) is eliminated. Therefore, when the trim signals D1 to D4 are [0000], the currents IS1 to IS4 do not flow, so that the minimum value of the gain G can be set to 0. FIG. 4 shows the characteristics of the current sense voltage Vo by finely adjusting the gain G.
<その他の実施例>
なお、以上の第1及び第2実施例の電流センスアンプ回路において、トリムトランジスタMP51〜MP54は、4ビットのトリム信号D1〜D4が“0”になることで遮断するヒューズに置き換えることができる。また、以上では、4ビットのトリム信号D1〜D4でゲインを微調整することができる例で説明したが、ビット数は任意である。さらに、第1及び第2実施例の電流センスアンプ回路はスイッチング電源装置以外の電流検出用に適用できる。
<Other Examples>
In the current sense amplifier circuits of the first and second embodiments, the trim transistors MP51 to MP54 can be replaced with a fuse that cuts off when the 4-bit trim signals D1 to D4 become “0”. Further, although the above has been described with an example in which the gain can be finely adjusted by the 4-bit trim signals D1 to D4, the number of bits is arbitrary. Further, the current sense amplifier circuits of the first and second embodiments can be applied for current detection other than the switching power supply device.
1:電源端子、2:接地端子、3:出力端子、4A〜4F:電流センスアンプ回路、41:オペアンプ、5:制御回路、51:駆動回路、52:発振器、53:オペアンプ、54:コンパレータ、6:トリミング設定回路 1: Power supply terminal, 2: Ground terminal, 3: Output terminal, 4A-4F: Current sense amplifier circuit, 41: Operational amplifier, 5: Control circuit, 51: Drive circuit, 52: Oscillator, 53: Operational amplifier, 54: Comparator, 6: Trimming setting circuit
Claims (6)
反転入力端子が第2抵抗を介して前記第1電源端子に接続され非反転入力端子が前記第1抵抗の他端に接続されるオペアンプと、該オペアンプの出力端子にゲートが接続されソースが前記オペアンプの反転入力端子に接続されドレインに第3抵抗の一端が接続された負帰還制御トランジスタと、前記オペアンプの出力端子にゲートが接続されソースが第4抵抗を介して前記第1電源端子に接続された制御トランジスタと、該制御トランジスタのドレインに一端が接続されトリム信号によってON/OFFが制御されるトリムトランジスタと、該トリムトランジスタの他端に一端が接続された第5抵抗とを備え、
前記第4抵抗を前記第2抵抗と同一抵抗値に設定し、前記制御トランジスタを前記負帰還制御トランジスタと同一サイズに設定し、前記第5抵抗の前記一端を前記第3抵抗の他端に接続し、前記第5抵抗の他端を第2電源端子に接続して、前記負帰還制御トランジスタのドレインから電流センス電圧を取り出すことを特徴とする電流センスアンプ回路。 In a current sense amplifier circuit that detects a current flowing through a first resistor having one end connected to the first power supply terminal based on the voltage generated in the first resistor.
An operational amplifier whose inverting input terminal is connected to the first power supply terminal via a second resistor and whose non-inverting input terminal is connected to the other end of the first resistance, and an operational amplifier whose gate is connected to the output terminal of the operational amplifier and whose source is the above. A negative feedback control transistor connected to the inverting input terminal of the operational amplifier and one end of the third resistor connected to the drain, and a gate connected to the output terminal of the operational amplifier and the source connected to the first power supply terminal via the fourth resistor. The control transistor is provided with a trim transistor having one end connected to the drain of the control transistor and ON / OFF controlled by a trim signal, and a fifth resistor having one end connected to the other end of the trim transistor.
The fourth resistance is set to the same resistance value as the second resistance, the control transistor is set to the same size as the negative feedback control transistor, and one end of the fifth resistance is connected to the other end of the third resistance. The current sense amplifier circuit is characterized in that the other end of the fifth resistor is connected to the second power supply terminal and the current sense voltage is taken out from the drain of the negative feedback control transistor.
反転入力端子が第2抵抗を介して前記第1電源端子に接続され非反転入力端子が前記第1抵抗の他端に接続されたオペアンプと、該オペアンプの出力端子にゲートが接続されソースが前記オペアンプの反転入力端子に接続されドレインが第3抵抗を介して第2電源端子に接続された負帰還制御トランジスタと、前記オペアンプの出力端子にゲートが接続されソースが第4抵抗を介して前記第1電源端子に接続された制御トランジスタと、該制御トランジスタのドレインに一端が接続されトリム信号によってON/OFFが制御されるトリムトランジスタと、該トリムトランジスタの他端に一端が接続された第5抵抗とを備え、
前記第4抵抗を前記第2抵抗と同一抵抗値に設定し、前記制御トランジスタを前記負帰還制御トランジスタと同一サイズに設定し、前記第5抵抗の他端を前記第2電源端子に接続し、前記第5抵抗の前記一端から電流センス電圧を取り出すことを特徴とする電流センスアンプ回路。 In a current sense amplifier circuit that detects a current flowing through a first resistor having one end connected to the first power supply terminal based on the voltage generated in the first resistor.
An operational amplifier in which an inverting input terminal is connected to the first power supply terminal via a second resistor and a non-inverting input terminal is connected to the other end of the first resistor, and a gate is connected to an output terminal of the operational amplifier to generate a source. A negative feedback control transistor connected to the inverting input terminal of the operational amplifier and the drain connected to the second power supply terminal via the third resistor, and the gate connected to the output terminal of the operational amplifier and the source connected to the second power supply terminal via the fourth resistor. 1 A control transistor connected to a power supply terminal, a trim transistor whose one end is connected to the drain of the control transistor and whose ON / OFF is controlled by a trim signal, and a fifth resistor whose one end is connected to the other end of the trim transistor. And with
The fourth resistance is set to the same resistance value as the second resistance, the control transistor is set to the same size as the negative feedback control transistor, and the other end of the fifth resistance is connected to the second power supply terminal. A current sense amplifier circuit, characterized in that a current sense voltage is taken out from the one end of the fifth resistor.
前記第4抵抗と前記制御トランジスタと前記トリムトランジスタと前記第5抵抗の組をN組(Nは2以上の正の整数)設け、第1組の前記第5抵抗の前記他端を前記第2電源端子に接続し、第2組の前記第5抵抗の前記他端を前記第1組の前記第5抵抗の前記一端に接続し、・・・、第N組の前記第5抵抗の前記他端を第N−1組の前記第5抵抗の前記一端に接続し、前記N組の前記第5抵抗の前記一端を前記第3抵抗の前記他端に接続したことを特徴とする電流センスアンプ回路。 In the current sense amplifier circuit according to claim 1,
N sets (N is a positive integer of 2 or more) of the fourth resistor, the control transistor, the trim transistor, and the fifth resistor are provided, and the other end of the fifth resistor of the first set is the second. Connect to the power supply terminal, connect the other end of the fifth resistor of the second set to the one end of the fifth resistor of the first set, ..., The other of the fifth resistor of the Nth set. A current sense amplifier characterized in that the end is connected to the one end of the fifth resistor of the N-1 set, and the end of the fifth resistor of the N set is connected to the other end of the third resistor. circuit.
前記第4抵抗と前記制御トランジスタと前記トリムトランジスタと前記第5抵抗の組をN組(Nは2以上の正の整数)設け、第1組の前記第5抵抗の前記他端を前記第2電源端子に接続し、第2組の前記第5抵抗の前記他端を前記第1組の前記第5抵抗の前記一端に接続し、・・・、第N組の前記第5抵抗の前記他端を第N−1組の前記第5抵抗の前記一端に接続し、前記第N組の前記第5抵抗の前記一端を前記第N組の前記トリムトランジスタの前記他端に接続し、第N組の第5抵抗の前記一端から前記電流センス電圧を取り出すことを特徴とする電流センスアンプ回路。 In the current sense amplifier circuit according to claim 2,
N sets (N is a positive integer of 2 or more) of the fourth resistor, the control transistor, the trim transistor, and the fifth resistor are provided, and the other end of the fifth resistor of the first set is the second. Connect to the power supply terminal, connect the other end of the fifth resistor of the second set to the one end of the fifth resistor of the first set , ..., The other of the fifth resistor of the Nth set. The end is connected to the one end of the fifth resistor of the N-1 set, the end of the fifth resistor of the Nth set is connected to the other end of the trim transistor of the Nth set, and the Nth A current sense amplifier circuit characterized in that the current sense voltage is taken out from the one end of the fifth resistor of the set.
前記トリムトランジスタを、前記トリム信号によって切断されるヒューズに置き換えたことを特徴とする電流センスアンプ回路。 In the current sense amplifier circuit according to any one of claims 1 to 4.
Current sense amplifier circuit, characterized in that the trim transistors were replaced with fuse cut off by the trim signal.
ドレインが前記第1ノードに接続されソースが第1抵抗の他端に接続され前記第1スイッチングトランジスタと同期してON/OFFが制御される電流検出トランジスタと、
ドレインが前記第1ノードに接続されソースが第2電源端子に接続され、前記第1スイッチングトランジスタと相補的にON/OFFが制御される第2スイッチングトランジスタと、
前記第1ノードと出力端子の間に接続されたインダクタと、
前記出力端子と前記第2電源端子の間に接続された出力キャパシタと、
請求項1乃至5のいずれか1つに記載の電流センスアンプ回路と、
該電流センスアンプ回路で得られる電流センス電圧と前記出力端子の出力電圧に応じて、前記第1スイッチングトランジスタ、前記電流検出トランジスタ、及び前記第2スイッチングトランジスタのON/OFFを制御する制御回路と、
を備えることを特徴とするスイッチング電源装置。 A first switching transistor whose drain is connected to the first node and whose source is connected to the first power supply terminal.
A current detection transistor in which the drain is connected to the first node, the source is connected to the other end of the first resistor, and ON / OFF is controlled in synchronization with the first switching transistor.
A second switching transistor in which the drain is connected to the first node, the source is connected to the second power supply terminal, and ON / OFF is controlled in a complementary manner to the first switching transistor.
An inductor connected between the first node and the output terminal,
An output capacitor connected between the output terminal and the second power supply terminal,
The current sense amplifier circuit according to any one of claims 1 to 5.
A control circuit that controls ON / OFF of the first switching transistor, the current detection transistor, and the second switching transistor according to the current sense voltage obtained by the current sense amplifier circuit and the output voltage of the output terminal.
A switching power supply that is characterized by being equipped with.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017219925A JP6971129B2 (en) | 2017-11-15 | 2017-11-15 | Current sense amplifier circuit and switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017219925A JP6971129B2 (en) | 2017-11-15 | 2017-11-15 | Current sense amplifier circuit and switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019092306A JP2019092306A (en) | 2019-06-13 |
| JP6971129B2 true JP6971129B2 (en) | 2021-11-24 |
Family
ID=66836838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017219925A Active JP6971129B2 (en) | 2017-11-15 | 2017-11-15 | Current sense amplifier circuit and switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6971129B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110932698A (en) * | 2019-12-17 | 2020-03-27 | 中晟微电子(南京)有限公司 | A leakage current compensation circuit of a high-pass filter |
| TWI772032B (en) * | 2021-05-21 | 2022-07-21 | 茂達電子股份有限公司 | Power converter with negative current detection mechanism |
| CN120121954B (en) * | 2024-10-14 | 2025-10-14 | 哈尔滨工业大学(威海) | Semiconductor grid adjustable resistance circuit with measured power |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5170208B2 (en) * | 2010-10-22 | 2013-03-27 | 富士電機株式会社 | Current detection circuit for power semiconductor devices |
| JP5950591B2 (en) * | 2012-01-31 | 2016-07-13 | エスアイアイ・セミコンダクタ株式会社 | Voltage regulator |
| JP6233954B2 (en) * | 2013-07-01 | 2017-11-22 | 新日本無線株式会社 | Switching power supply |
-
2017
- 2017-11-15 JP JP2017219925A patent/JP6971129B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019092306A (en) | 2019-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10594215B2 (en) | Circuits and methods to linearize conversion gain in a DC-DC converter | |
| US8368363B2 (en) | Current sensing circuit and switching regulator including the same | |
| CN110620574B (en) | System and method for driving a power switch in combination with regulated DI/DT and/or DV/DT | |
| KR101037306B1 (en) | Switching regulator and its pulse width adjustment method | |
| CN111740600B (en) | Voltage-based automatic correction of switching time | |
| JP6205142B2 (en) | Constant voltage circuit | |
| JP2004516458A (en) | Systems and methods for current sensing | |
| KR102444199B1 (en) | Voltage compensation circuit including low-dropout regulators and method of operation thereof | |
| JP6601211B2 (en) | DC-DC converter and load driving semiconductor integrated circuit | |
| JP6971129B2 (en) | Current sense amplifier circuit and switching power supply | |
| JP2004078332A (en) | Switching regulator and slope correction circuit | |
| US9331575B2 (en) | Phase adjustment circuit of power converter, power converter, and control method thereof | |
| JP2017134756A (en) | Voltage/current conversion circuit and switching regulator having the same | |
| JP2018173868A (en) | Overcurrent protection circuit and voltage regulator | |
| JP2014161146A (en) | Switching power supply device | |
| TWI449337B (en) | Triangle wave generation circuit | |
| US10491119B2 (en) | Combined high side and low side current sensing | |
| US20150002113A1 (en) | Power supply circuit | |
| KR100627000B1 (en) | Fuel Gauge Power Switch for Current Sensing | |
| JP6253481B2 (en) | Voltage regulator and manufacturing method thereof | |
| CN109560690B (en) | III/V semiconductor-based circuits and methods of operating the circuits | |
| JP6912300B2 (en) | Switching regulator | |
| KR20170044342A (en) | Voltage regulator and operating method thereof | |
| JP7008478B2 (en) | Current sense amplifier circuit and switching power supply | |
| KR101206300B1 (en) | DIGITAL DC to DC CONVERTER |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200220 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200408 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211101 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6971129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |