JP6972530B2

JP6972530B2 - 電子部品

Info

Publication number: JP6972530B2
Application number: JP2016201071A
Authority: JP
Inventors: 豊増田; 邦浩宮原; 洋介松下; 一生山元
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2015-10-16
Filing date: 2016-10-12
Publication date: 2021-11-24
Anticipated expiration: 2036-10-12
Also published as: CN107017854B; JP2017076796A; US10600560B2; TWI656543B; CN107017854A; US20170110240A1; TW201725594A

Description

本発明は、底面に外部電極が設けられている電子部品に関する。

従来の電子部品に関する発明としては、例えば、特許文献１に記載のシールド型積層電子部品（以下、単に電子部品と呼ぶ）が知られている。図７は、特許文献１に記載の電子部品５００の外観斜視図である。

電子部品５００は、図７に示すように、本体５０２、グランド電極５０４及び外部電極５０６を備えている。本体５０２は、直方体状をなしている。外部電極５０６は、本体５０２の底面に設けられていると共に、側面に僅かに折り返されている。グランド電極５０４は、本体５０２の底面以外の面（すなわち、上面及び４つの側面）に設けられている。また、グランド電極５０４は、外部電極５０６に対して物理的に接続されている。これにより、外部電極５０６がグランド電位に接続されると、外部電極５０６を介してグランド電極５０４がグランド電位に保たれるようになる。その結果、電子部品５００において高いシールド効果を得ることが可能となる。

しかしながら、特許文献１に記載の電子部品５００では、他の電子部品を近接させた状態で電子部品５００を回路基板に実装することが困難である。より詳細には、電子部品５００では、グランド電極５０４は、外部電極５０６に対して物理的に接続されている。そのため、電子部品５００を回路基板に実装する際には、図７に示すように、本体５０２の側面に設けられた外部電極５０６及びグランド電極５０４にはんだが濡れ上がる。よって、電子部品５００と他の電子部品とを回路基板に実装する場合には、電子部品５００に付着しているはんだが他の電子部品に接触しないように、電子部品５００と他の電子部品とを離して配置する必要がある。

特開平９−１２１０９３号公報

そこで、本発明の目的は、他の電子部品と近接させた状態で回路基板に実装できると共に、高いシールド効果を有する電子部品を提供することである。

本発明の一形態に係る電子部品は、直方体状の本体と、前記本体内に設けられている内部導体と、前記本体の底面に設けられ、かつ、該本体の４つの側面には設けられていない１以上の外部電極と、前記本体の４つの側面を覆うことにより筒状をなすシールド電極であって、前記１以上の外部電極のいずれとも該本体の表面において物理的に接続されておらず、前記内部導体と接続されているシールド電極と、を備えていること、を特徴とする。

本発明によれば、他の電子部品と近接させた状態で回路基板に電子部品を実装できると共に、高いシールド効果を得ることができる。

図１Ａは、第１の実施形態に係る電子部品１０ａ〜１０ｇの等価回路図である。図１Ｂは、電子部品１０ａの外観斜視図である。図２Ａは、電子部品１０ａの分解斜視図である。図２Ｂは、積層体１２及びシールド電極１３の断面構造図である。図３Ａは、第１のモデルのシミュレーション結果を示したグラフである。図３Ｂは、第２のモデルのシミュレーション結果を示したグラフである。図４は、第２の実施形態に係る電子部品１０ｂの外観斜視図である。図５は、第３の実施形態に係る電子部品１０ｃの外観斜視図である。図６Ａは、電子部品１０ｄの断面構造図である。図６Ｂは、第５の実施形態に係る電子部品１０ｅの断面構造図である。図６Ｃは、第６の実施形態に係る電子部品１０ｆの断面構造図である。図６Ｄは、第７の実施形態に係る電子部品１０ｇの断面構造図である。図７は、特許文献１に記載の電子部品５００の外観斜視図である。

（第１の実施形態）
（電子部品の構成）
以下に、本発明の第１の実施形態に係る電子部品の構成について図面を参照しながら説明する。図１Ａは、第１の実施形態に係る電子部品１０ａ〜１０ｇの等価回路図である。

電子部品１０ａは、複数の受動素子により構成されているローパスフィルタを含む電子部品であり、図１Ａに示すように、ＬＣ並列共振器ＬＣ１，ＬＣ２、コンデンサＣ３〜Ｃ５（受動素子の一例）及び外部電極１４ａ〜１４ｃを備えている。外部電極１４ａ，１４ｂは、高周波信号が入出力する入出力外部電極であり、外部電極１４ｃは、グランド電位に接続されるグランド外部電極である。

ＬＣ並列共振器ＬＣ１，ＬＣ２は、外部電極１４ａと外部電極１４ｂとの間においてこの順に直列に接続されている。ＬＣ並列共振器ＬＣ１は、インダクタＬ１（受動素子の一例）及びコンデンサＣ１（受動素子の一例）を含んでいる。インダクタＬ１とコンデンサＣ１とは互いに並列に接続されている。ＬＣ並列共振器ＬＣ２は、インダクタＬ２（受動素子の一例）及びコンデンサＣ２（受動素子の一例）を含んでいる。インダクタＬ２とコンデンサＣ２とは互いに並列に接続されている。

コンデンサＣ３の一方の電極は、外部電極１４ａに接続され、コンデンサＣ３の他方の電極は、外部電極１４ｃに接続されている。コンデンサＣ４の一方の電極は、ＬＣ並列共振器ＬＣ１とＬＣ並列共振器ＬＣ２との間に接続され、コンデンサＣ４の他方の電極は、外部電極１４ｃに接続されている。コンデンサＣ５の一方の電極は、外部電極１４ｂに接続され、コンデンサＣ４の他方の電極は、外部電極１４ｃに接続されている。

次に、電子部品１０ａの具体的な構成について図面を参照しながら説明する。図１Ｂは、電子部品１０ａの外観斜視図である。図２Ａは、電子部品１０ａの分解斜視図である。図２Ａでは、理解の容易のために、グランド導体層５０，５２ａ〜５２ｄにハッチングを施した。図２Ｂは、積層体１２及びシールド電極１３の断面構造図である。以下では、電子部品１０ａの積層方向を上下方向（又は上面と底面を繋ぐ方向）と定義し、上側から見たときに、電子部品１０ａの長辺が延在している方向を左右方向と定義し、上側から見たときの電子部品１０ａの短辺が延在している方向を前後方向と定義する。上下方向、左右方向及び前後方向は直交している。

電子部品１０ａは、図１Ｂ及び図２Ａに示すように、積層体１２（本体の一例）、シールド電極１３、外部電極１４ａ〜１４ｃ、インダクタ導体層１８ａ〜１８ｃ，３８ａ〜３８ｃ、コンデンサ導体層２０ａ，２０ｂ，２２ａ，２２ｂ，２６，３２，４０ａ，４０ｂ，４２ａ，４２ｂ，４６、接続導体層３４，３５、グランド導体層２４，３０ａ，３０ｂ，４４，５０，５２ａ〜５２ｄ、方向識別マーク６０及びビアホール導体ｖ１〜ｖ６，ｖ１１〜ｖ１４を備えている。

積層体１２は、図２Ａに示すように、複数の絶縁体層１６ａ〜１６ｏが上側から下側に向かってこの順に並ぶように積層されて構成され、直方体状をなしている。図２Ａでは表現されていないが、積層体１２にはバレル加工が施されることにより、面取りが施されている。従って、積層体１２の角及び稜線は丸みを帯びている。積層体１２は、上面、底面及び４つの側面（前面、後面、右面及び左面）を有している。絶縁体層１６ａ〜１６ｏは、長方形状の誘電体層である。以下では、絶縁体層１６ａ〜１６ｏの上側の主面を表面と呼び、絶縁体層１６ａ〜１６ｏの下側の主面を裏面と呼ぶ。

外部電極１４ａ，１４ｃ，１４ｂは、長方形状をなしており、積層体１２の底面において左側から右側へとこの順に並ぶように設けられている。外部電極１４ａ〜１４ｃは、積層体１２の底面のみに設けられており、積層体１２の前面、後面、左面及び右面には設けられていない。外部電極１４ａ〜１４ｃは、Ａｇ又はＣｕからなる下地電極上にＮｉめっき及びＳｎめっき又はＡｕめっきが下層側から上層側へとこの順に施されることにより作製される。

シールド電極１３は、積層体１２の４つの側面（前面、後面、右面及び左面）の全面を覆うことにより四角筒状をなしている。これにより、シールド電極１３における前面に設けられた部分とシールド電極１３における左面に設けられた部分とが、前面と左面との稜線において繋がっている。シールド電極１３における左面に設けられた部分とシールド電極１３における後面に設けられた部分とが、左面と後面との稜線において繋がっている。シールド電極１３における後面に設けられた部分とシールド電極１３における右面に設けられた部分とが、後面と右面との稜線において繋がっている。シールド電極１３における右面に設けられた部分とシールド電極１３における前面に設けられた部分とが、右面と前面との稜線において繋がっている。ただし、シールド電極１３は、積層体１２の上面及び底面には設けられていない。よって、シールド電極１３は、四角筒状をなしている。

また、シールド電極１３は、いずれの外部電極１４ａ〜１４ｃとも積層体１２の表面（すなわち、上面、底面、前面、後面、右面及び左面）において物理的に接続されていない。従って、図１Ｂに示すように、積層体１２の底面において、シールド電極１３と外部電極１４ａ〜１４ｃとの間には隙間が存在している。シールド電極１３は、図２Ｂに示すように、Ｃｕ層７２及びステンレス鋼層７４（第１のステンレス鋼層の一例）を有している。Ｃｕ層７２及びステンレス鋼層７４は、下層側から上層側へとこの順に重なっている。Ｃｕ層７２及びステンレス鋼層７４はそれぞれ、積層体１２の４つの側面にスパッタ法により形成される。シールド電極１３がスパッタ法により形成される場合には、積層体１２の上面及び底面にはマスクが施される。なお、ステンレス鋼層７４の代わりに、Ｎｉ層が設けられてもよい。このＮｉ層も、ステンレス鋼層７４と同様に、スパッタ法により形成される。

コンデンサ導体層２０ａ，２０ｂ及びグランド導体層２４は、コンデンサＣ３に含まれている。コンデンサ導体層２０ａ，２０ｂはそれぞれ、絶縁体層１６ｌ，１６ｎの表面の左半分の領域に設けられている長方形状の導体層である。コンデンサ導体層２０ａ，２０ｂは、上側から見たときに、重なっている。

グランド導体層２４は、絶縁体層１６ｍの表面の左半分の領域に設けられている。グランド導体層２４は、上側から見たときに、コンデンサ導体層２０ａ，２０ｂと重なっている。これにより、グランド導体層２４は、絶縁体層１６ｌを介してコンデンサ導体層２０ａと対向し、絶縁体層１６ｍを介してコンデンサ導体層２０ｂと対向している。

また、グランド導体層２４の左端は、絶縁体層１６ｍの左側の短辺に位置している。これにより、グランド導体層２４の左端は、積層体１２の左面において積層体１２外に露出し、シールド電極１３に接続されている。

コンデンサＣ３の一方の電極（コンデンサ導体層２０ａ，２０ｂ）は、ビアホール導体ｖ１，ｖ２を介して外部電極１４ａに接続されている。ビアホール導体ｖ１は、絶縁体層１６ｎ，１６ｏを上下方向に貫通しており、コンデンサ導体層２０ｂと外部電極１４ａとを接続している。ビアホール導体ｖ２は、絶縁体層１６ｄ〜１６ｍを上下方向に貫通しており、コンデンサ導体層２０ａとコンデンサ導体層２０ｂとを接続している。これにより、外部電極１４ａとコンデンサ導体層２０ａ，２０ｂとが電気的に接続されている。

コンデンサＣ３の他方の電極（グランド導体層２４）は、グランド導体層３０ｂ及びビアホール導体ｖ６を介して外部電極１４ｃに接続されている。グランド導体層３０ｂは、絶縁体層１６ｍの表面の中央に設けられている長方形状の導体層である。グランド導体層２４の右端は、グランド導体層３０ｂに接続されている。ビアホール導体ｖ６は、絶縁体層１６ｋ〜１６ｏを上下方向に貫通しており、グランド導体層３０ｂと外部電極１４ｃとを接続している。これにより、外部電極１４ｃとグランド導体層２４とが電気的に接続されている。

また、グランド導体層３０ｂは、絶縁体層１６ｍの前側の長辺及び後ろ側の長辺に引き出されている。これにより、グランド導体層３０ｂは、積層体１２の前面及び後面において積層体１２外に露出し、シールド電極１３に接続されている。

以上のように、グランド導体層２４，３０ｂ及びビアホール導体ｖ６（内部導体の一例）は、シールド電極１３と外部電極１４ｃとを電気的に接続している。

インダクタ導体層１８ａ〜１８ｃ及びビアホール導体ｖ３，ｖ４は、インダクタＬ１に含まれている。インダクタ導体層１８ａ〜１８ｃはそれぞれ、絶縁体層１６ｄ〜１６ｆの表面の左半分の領域に設けられており、長方形状の環状の一部が切り欠かれた線状の導体層である。インダクタ導体層１８ａ〜１８ｃは、上側から見たときに、互いに重なり合って長方形状の環状の軌道を形成している。以下では、インダクタ導体層１８ａ〜１８ｃの時計回り方向の上流側の端部を上流端と呼び、インダクタ導体層１８ａ〜１８ｃの時計回り方向の下流側の端部を下流端と呼ぶ。

ビアホール導体ｖ３は、絶縁体層１６ｄを上下方向に貫通しており、インダクタ導体層１８ａの下流端とインダクタ導体層１８ｂの上流端とを接続している。ビアホール導体ｖ４は、絶縁体層１６ｅを上下方向に貫通しており、インダクタ導体層１８ｂの下流端とインダクタ導体層１８ｃの上流端とを接続している。これにより、インダクタＬ１は、上側から見たときに、時計回り方向に周回しながら上側から下側へと進行する螺旋状をなしている。

コンデンサ導体層２２ａ，２２ｂ，２６は、コンデンサＣ１に含まれている。コンデンサ導体層２２ａ，２２ｂは、絶縁体層１６ｇ，１６ｉの表面の左半分の領域に設けられている長方形状の導体層である。コンデンサ導体層２２ａ，２２ｂは、同じ形状をなしており、上側から見たときに、一致した状態で重なっている。

コンデンサ導体層２６は、絶縁体層１６ｈの表面の左半分の領域に設けられている長方形状の導体層である。コンデンサ導体層２６は、上側から見たときに、コンデンサ導体層２２ａ，２２ｂと重なっている。これにより、コンデンサ導体層２６は、絶縁体層１６ｇを介してコンデンサ導体層２２ａと対向し、絶縁体層１６ｈを介してコンデンサ導体層２２ｂと対向している。

ビアホール導体ｖ２は、コンデンサ導体層２２ａ，２２ｂ及びインダクタ導体層１８ａの上流端に接続されている。また、ビアホール導体ｖ２は、コンデンサ導体層２０ａ，２０ｂ及びビアホール導体ｖ１を介して外部電極１４ａに接続されている。従って、コンデンサ導体層２２ａ，２２ｂ及びインダクタ導体層１８ａの上流端は、外部電極１４ａに電気的に接続されている。

接続導体層３４は、絶縁体層１６ｈの表面の中央に設けられており、左右方向に延在する帯状の導体層である。接続導体層３４の左端は、コンデンサ導体層２６に接続されている。接続導体層３５は、絶縁体層１６ｆの表面の中央に設けられており、左右方向に延在する帯状の導体層である。接続導体層３５の左端は、インダクタ導体層１８ｃの下流端に接続されている。ビアホール導体ｖ５は、絶縁体層１６ｆ〜１６ｉを上下方向に貫通している。ビアホール導体ｖ５は、接続導体層３４，３５に接続されている。従って、コンデンサ導体層２６とインダクタ導体層１８ｃの下流端とは、互いに電気的に接続されている。

グランド導体層３０ａ，コンデンサ導体層３２は、コンデンサＣ４に含まれている。グランド導体層３０ａは、絶縁体層１６ｋの表面の中央に設けられている長方形状の導体層である。コンデンサ導体層３２は、絶縁体層１６ｊの表面の中央に設けられている長方形状の導体層である。コンデンサ導体層３２は、上側から見たときに、グランド導体層３０ａと重なっている。これにより、コンデンサ導体層３２は、絶縁体層１６ｊを介してグランド導体層３０ａと対向している。

コンデンサＣ４の一方の電極（コンデンサ導体層３２）とインダクタＬ１の他端（インダクタ導体層１８ｃの下流端）とは、接続導体層３５及びビアホール導体ｖ５を介して互いに接続されている。より詳細には、ビアホール導体ｖ５は、コンデンサ導体層３２に接続されている。また、ビアホール導体ｖ５は、接続導体層３５を介してインダクタ導体層１８ｃの下流端と接続されている。従って、コンデンサ導体層３２とインダクタ導体層１８ｃの下流端とは、互いに電気的に接続されている。

コンデンサＣ４の他方の電極（グランド導体層３０ａ）は、ビアホール導体ｖ６を介して外部電極１４ｃに接続されている。

ところで、インダクタＬ１及びコンデンサＣ１，Ｃ３とインダクタＬ２及びコンデンサＣ２，Ｃ５とは、上側から見たときに、積層体１２の上面の対角線の交点に関して点対称な関係を有している。点対称な関係とは、積層体１２の上面の対角線の交点を中心として、インダクタＬ１及びコンデンサＣ１，Ｃ３を１８０°回転させると、インダクタＬ２及びコンデンサＣ２，Ｃ５と一致することを意味する。より詳細には、インダクタ導体層３８ａ〜３８ｃとインダクタ導体層１８ａ〜１８ｃとは点対称な関係にある。コンデンサ導体層２０ａ，２０ｂ，２２ａ，２２ｂ，２６及びグランド導体層２４とコンデンサ導体層４０ａ，４０ｂ，４２ａ，４２ｂ，４６及びグランド導体層４４とは点対称な関係にある。ビアホール導体ｖ１〜ｖ４とビアホール導体ｖ１１〜ｖ１４とは点対称な関係にある。インダクタＬ２及びコンデンサＣ２，Ｃ５のこれ以上の詳細な説明を省略する。

グランド導体層５０（第１のグランド導体層の一例）は、インダクタＬ１，Ｌ２及びコンデンサＣ１〜Ｃ５（受動素子の一例）よりも積層体１２の上面の近くに位置する絶縁体層１６ｂ（第１の絶縁体層の一例）の表面上に設けられている。グランド導体層５０は、絶縁体層１６ｂの表面の一部を覆っており、本実施形態では、絶縁体層１６ｂの表面の略全面を覆っている。ただし、グランド導体層５０は、絶縁体層１６ｂの４辺の中央においてのみ、該４辺に接している。すなわち、絶縁体層１６ｂの４辺の中央以外の部分において、グランド導体層５０の外縁と絶縁体層１６ｂの４辺との間には隙間が存在している。これにより、グランド導体層５０は、積層体１２の前面、後面、右面及び左面において積層体１２外に露出し、シールド電極１３に接続されている。なお、グランド導体層５０は、積層体１２の上面から２００μｍ以内の位置に設けられることが好ましいが、積層体１２の上面から３００μ又は４００μｍの位置に設けられてもよい。

グランド導体層５２ａ〜５２ｄ（第２のグランド導体層の一例）は、グランド導体層５０が設けられている絶縁体層１６ｂ（第２の絶縁体層の一例）とは異なり、かつ、インダクタＬ１，Ｌ２及びコンデンサＣ１〜Ｃ５（受動素子の一例）よりも積層体１２の上面の近くに位置する絶縁体層１６ｃの表面上に設けられている。グランド導体層５２ａ〜５２ｄはそれぞれ、絶縁体層１６ｃの表面の一部を覆っており、Ｌ字型をなしている。グランド導体層５２ａは、絶縁体層１６ｃの左側の短辺の後ろ半分と後ろ側の長辺の左半分とに沿っている。グランド導体層５２ｂは、絶縁体層１６ｃの左側の短辺の前半分と前側の長辺の左半分とに沿っている。グランド導体層５２ｃは、絶縁体層１６ｃの右側の短辺の後ろ半分と後ろ側の長辺の右半分とに沿っている。グランド導体層５２ｄは、絶縁体層１６ｃの右側の短辺の前半分と前側の長辺の右半分とに沿っている。これにより、グランド導体層５２ａ〜５２ｄは、積層体１２の前面、後面、右面及び左面において積層体１２外に露出し、シールド電極１３に接続されている。更に、上側から見たときに、グランド導体層５０とグランド導体層５２ａ〜５２ｄとが組み合わさって、積層体１２の上面の全体と重なっている。

方向識別マーク６０は、積層体１２の上面（絶縁体層１６ａの表面）に設けられている円形の導体層である。方向識別マーク６０は、電子部品１０ａの方向を識別する際に用いられる。

インダクタ導体層１８ａ〜１８ｃ，３８ａ〜３８ｃ、コンデンサ導体層２０ａ，２０ｂ，２２ａ，２２ｂ，２６，３２，４０ａ，４０ｂ，４２ａ，４２ｂ，４６、接続導体層３４，３５、グランド導体層２４，３０ａ，３０ｂ，４４，５０，５２ａ〜５２ｄ、方向識別マーク６０及びビアホール導体ｖ１〜ｖ６，ｖ１１〜ｖ１４は、例えば、Ｃｕ等の導電性材料により作製されている。ここで、シールド電極１３は、Ｃｕ層７２及びステンレス鋼層７４を有している。よって、シールド電極１３は、インダクタ導体層１８ａ〜１８ｃ，３８ａ〜３８ｃ、コンデンサ導体層２０ａ，２０ｂ，２２ａ，２２ｂ，２６，３２，４０ａ，４０ｂ，４２ａ，４２ｂ，４６、接続導体層３４，３５、グランド導体層２４，３０ａ，３０ｂ，４４，５０，５２ａ〜５２ｄ、方向識別マーク６０及びビアホール導体ｖ１〜ｖ６，ｖ１１〜ｖ１４の材料と異なる材料の層を有している。

（効果）
本実施形態に係る電子部品１０ａによれば、以下に説明するように、他の電子部品と近接させた状態で回路基板に電子部品１０ａを実装できる。電子部品１０ａでは、シールド電極１３は、いずれの外部電極１４ａ〜１４ｃとも積層体１２の表面において物理的に接続されていない。従って、積層体１２の底面において、シールド電極１３と外部電極１４ａ〜１４ｃとの間には隙間が存在している。そのため、電子部品１０ａを回路基板にはんだを用いて実装した場合に、外部電極１４ａ〜１４ｃに付与されたはんだがシールド電極１３に付着することが抑制される。すなわち、積層体１２の側面にはんだが濡れ上がることが抑制される。これにより、他の電子部品が電子部品１０ａに近接しても、はんだが他の電子部品に接触することが抑制される。その結果、他の電子部品と近接させた状態で回路基板に電子部品１０ａを実装できる。

また、電子部品１０ａによれば、高いシールド効果を得ることができるので、外部からノイズが侵入することを抑制できると共に、外部にノイズが放射することを抑制できる。より詳細には、電子部品１０ａでは、シールド電極１３は、積層体１２の４つの側面の略全面を覆っている。これにより、電子部品１０ａの側面から電子部品１０ａ内にノイズが侵入することが抑制されると共に、電子部品１０ａの側面から電子部品１０ａ外にノイズが放射することが抑制される。更に、電子部品１０ａでは、インダクタＬ１，Ｌ２及びコンデンサＣ１〜Ｃ５よりも積層体１２の上面の近くにグランド導体層５０，５２ａ〜５２ｄが設けられている。グランド導体層５０とグランド導体層５２ａ〜５２ｄとは、上側から見たときに、互いに組み合わさって、積層体１２の上面の全体と重なっている。これにより、電子部品１０ａの上面からインダクタＬ１，Ｌ２及びコンデンサＣ１〜Ｃ５にノイズが侵入することが抑制されると共に、電子部品１０ａの上面からインダクタＬ１，Ｌ２及びコンデンサＣ１〜Ｃ５にノイズが放射することが抑制される。

また、電子部品１０ａでは、グランド導体層５０が絶縁体層１６ｂの表面の全面を覆っておらず、グランド導体層５２ａ〜５２ｄが絶縁体層１６ｃの表面の全面を覆っていない。そのため、グランド導体層５０が存在しない部分において、絶縁体層１６ａと絶縁体層１６ｂとが接触するようになる。同様に、グランド導体層５２ａ〜５２ｄが存在しない部分において、絶縁体層１６ｂと絶縁体層１６ｃとが接触するようになる。その結果、絶縁体層１６ａと絶縁体層１６ｂとの間、及び、絶縁体層１６ｂと絶縁体層１６ｃとの間において、層間剥離が発生することが抑制される。

また、電子部品１０ａでは、電子部品１０ａを回路基板に実装する際に、電子部品１０ａの吸着ミスの発生を抑制できる。より詳細には、シールド電極１３の表面粗さは、積層体１２の表面粗さよりも大きい。そのため、シールド電極１３を吸着すると、電子部品１０ａの吸着ミスが発生するおそれがある。そこで、電子部品１０ａでは、積層体１２の上面にはシールド電極１３が設けられていない。これにより、積層体１２の上面を吸着することが可能となり、電子部品１０ａの吸着ミスの発生が抑制される。

また、電子部品１０ａでは、積層体１２の上面にシールド電極１３が設けられていないので、積層体１２の上面に方向識別マーク６０を設けることができる。これにより、電子部品１０ａの方向の識別を容易に行うことが可能となる。

また、電子部品１０ａでは、積層体１２の上面にシールド電極１３が設けられていない。そのため、電子部品１０ａでは、積層体１２の上面がシールド電極１３に覆われている電子部品に比べて、焼成時における積層体１２の上面近傍の収縮量と積層体１２の底面近傍の収縮量とを近づけることができる。その結果、焼成後に電子部品１０ａに反りが発生することが抑制される。

また、電子部品１０ａでは、シールド電極１３は、Ｃｕ層７２及びステンレス鋼層７４が下層側から上層側へとこの順に重なった構造を有している。そのため、シールド電極１３の腐食が抑制される。

また、電子部品１０ａでは、ローパスフィルタの通過帯域外の減衰量を大きくすることができる。より詳細には、電子部品１０ａでは、シールド電極１３は、グランド外部電極である外部電極１４ｃと接続され、更に、積層体１２の側面を覆っている。これにより、グランド電極（シールド電極）を大きくすることができるため、寄生のインダクタ成分を低減することができるため、ローパスフィルタの通過帯域外の減衰量を改善することができる。

ここで、本願発明者は、ローパスフィルタの通過帯域外の減衰量が大きくなることを確認するために、以下に説明するコンピュータシミュレーションを行った。本願発明者は、図１及び図２Ａに示す電子部品１０ａにおいてシールド電極１３が設けられていないモデルを第１のモデル（比較例）として作成し、図１及び図２Ａに示す電子部品１０ａのモデルを第２のモデル（実施例）として作成した。そして、第１のモデル及び第２のモデルにおいて通過特性をコンピュータに演算させた。図３Ａは、第１のモデルのシミュレーション結果を示したグラフである。図３Ｂは、第２のモデルのシミュレーション結果を示したグラフである。縦軸は通過特性を示し、横軸は周波数を示す。

図３Ａと図３Ｂとを比較すると、２ＧＨz以上の帯域において、第２のモデルの減衰量の方が第１のモデルの減衰量よりも大きくなっていることが分かる。よって、コンピュータシミュレーションより、シールド電極１３が設けられることにより、ローパスフィルタの通過帯域外の減衰量が大きくなることが分かる。

また、電子部品１０ａでは、シールド電極をグランド電極として使用することで、グランド電極に発生する寄生インダクタを低減することができるため、通過帯域外の減衰量を改善することができる。従って、ローパスフィルタの通過帯域外の減衰量が改善する。

なお、電子部品１０ａにおいて、グランド導体層５０，５２ａ〜５２ｄ（特に、グランド導体層５２ａ〜５２ｄ）は必ずしも設けられていなくてもよい。

（第２の実施形態）
以下に、本発明の第２の実施形態に係る電子部品の構成について図面を参照しながら説明する。図４は、第２の実施形態に係る電子部品１０ｂの外観斜視図である。電子部品１０ｂの等価回路図及び分解斜視図は、電子部品１０ａのこれらの図面と同じであるので図１Ａ及び図２Ａを援用する。

電子部品１０ｂは、シールド電極１３の形状において、電子部品１０ａと相違する。以下に、かかる相違点を中心に電子部品１０ｂについて説明する。

図４に示すように、電子部品１０ｂでは、シールド電極１３は、積層体１２の上面及び底面に接していない。すなわち、シールド電極１３と積層体の上面との間には隙間が存在し、シールド電極１３と積層体の底面との間には隙間が存在する。

以上のような電子部品１０ｂは、電子部品１０ａと同様の作用効果を奏することができる。

また、電子部品１０ｂでは、製造時にシールド電極１３が積層体１２の上面に形成されることが抑制される。これにより、積層体１２の上面に凹凸が形成されることが抑制され、電子部品１０ｂの吸着ミスの発生が抑制される。

また、電子部品１０ｂでは、製造時にシールド電極１３が積層体１２の底面に形成されることが抑制される。その結果、シールド電極１３と外部電極１４ａ〜１４ｃとが短絡することが抑制される。

なお、シールド電極１３は、積層体１２の上面又は底面のいずれか一方に接していなくてもよい。

（第３の実施形態）
以下に、本発明の第３の実施形態に係る電子部品の構成について図面を参照しながら説明する。図５は、第３の実施形態に係る電子部品１０ｃの外観斜視図である。電子部品１０ｃの等価回路図は、電子部品１０ａの等価回路図と同じであるので図１Ａを援用する。

電子部品１０ｃは、シールド電極１３の形状、及び、グランド導体層５０，５２ａ〜５２ｄの有無において、電子部品１０ａと相違する。以下に、かかる相違点を中心に電子部品１０ｃについて説明する。

図５に示すように、シールド電極１３は、積層体１２の４つの側面に加えて、積層体１２の上面にも設けられている。本実施形態では、シールド電極１３は、積層体１２の上面の全面を覆っている。このようなシールド電極１３は、例えば、スパッタ法により形成することができる。

また、電子部品１０ｃでは、積層体１２の上面がシールド電極１３により覆われているので、グランド導体層５０，５２ａ〜５２ｄ及び絶縁体層１６ｂ，１６ｃが設けられていない。

以上のような電子部品１０ｃは、電子部品１０ａと同様の作用効果を奏することができる。

また、電子部品１０ｃでは、シールド電極１３が積層体１２の上面に設けられることにより、グランド導体層５０，５２ａ〜５２ｄが不要となる。これにより、積層体１２の積層数を低減でき、積層体１２の低背化を図ることができる。

（第４の実施形態）
以下に、本発明の第４の実施形態に係る電子部品の構成について図面を参照しながら説明する。図６Ａは、第４の実施形態に係る電子部品１０ｄの断面構造図である。電子部品１０ｄの等価回路図及び分解斜視図は、電子部品１０ａの等価回路図と同じであるので図１Ａ及び図２Ａを援用する。

電子部品１０ｄは、樹脂層６２を更に備えている点において、電子部品１０ａと相違する。樹脂層６２は、図６Ａに示すように、シールド電極１３の表面を覆っている。

以上のような電子部品１０ｄでは、はんだがシールド電極１３に濡れ上がることを抑制できる。より詳細には、導電性ペーストが塗布されることによりシールド電極１３が形成された場合には、外部電極１４ａ〜１４ｃに対してＮｉめっき及びＳｎめっきが施される際に、シールド電極１３の表面にもＮｉめっき及びＳｎめっきが施されてしまう。Ｎｉめっき及びＳｎめっきははんだ濡れ性に優れているので、シールド電極１３のはんだ濡れ性も向上してしまう。すなわち、電子部品１０ｄの側面にはんだが濡れ上がるおそれがある。

そこで、電子部品１０ｄでは、樹脂層６２がシールド電極１３の表面を覆っている。樹脂層６２のはんだ濡れ性はＮｉめっき及びＳｎめっきのはんだ濡れ性に比べて低い。従って、樹脂層６２（すなわち、電子部品１０ｄの側面）上にはんだが濡れ上がることが抑制される。

（第５の実施形態）
以下に、本発明の第５の実施形態に係る電子部品の構成について図面を参照しながら説明する。図６Ｂは、第５の実施形態に係る電子部品１０ｅの断面構造図である。電子部品１０ｄの等価回路図及び分解斜視図は、電子部品１０ａの等価回路図と同じであるので図１Ａ及び図２Ａを援用する。

電子部品１０ｅは、シールド電極１３が３層構造を有している点において、電子部品１０ａと相違する。電子部品１０ｅのシールド電極１３は、Ｃｕ層７２の下層側にステンレス鋼層７６（第２のステンレス鋼層の一例）が更に重なった構造を有している。すなわち、シールド電極１３は、ステンレス鋼層７６、Ｃｕ層７２及びステンレス鋼層７４が下層側から上層側へとこの順に重なった構造を有している。ステンレス鋼層７６、Ｃｕ層７２及びステンレス鋼層７４は、いずれもスパッタ法により形成される。

また、電子部品１０ｅは、電子部品１０ａと同じ作用効果を奏することができる。

なお、シールド電極１３は、Ｃｕ層、Ｎｉ層及びステンレス鋼層が下層側から上層側へとこの順に重なった構造を有していてもよい。また、シールド電極１３は、Ｎｉ層、Ｃｕ層及びステンレス鋼層が下層側から上層側へとこの順に重なった構造を有していてもよい。シールド電極１３は、ステンレス鋼層、Ｃｕ層及びＮｉ層が下層側から上層側へとこの順に重なった構造を有していてもよい。いずれの層も、スパッタ法により形成される。

（第６の実施形態）
以下に、本発明の第６の実施形態に係る電子部品の構成について図面を参照しながら説明する。図６Ｃは、第６の実施形態に係る電子部品１０ｆの断面構造図である。電子部品１０ｆの等価回路図及び分解斜視図は、電子部品１０ａの等価回路図と同じであるので図１Ａ及び図２Ａを援用する。

電子部品１０ｆは、シールド電極１３が４層構造を有している点において、電子部品１０ａと相違する。電子部品１０ｆのシールド電極１３は、Ｃｕ層７２、ステンレス鋼層７４、Ｎｉ層７８及びＳｎ層８０が下層側から上層側へとこの順に重なった構造を有している。Ｃｕ層７２及びステンレス鋼層７４は、スパッタ法により形成される。Ｎｉ層７８及びＳｎ層８０は、めっき法により形成される。すなわち、Ｎｉ層７８及びＳｎ層８０は、めっき層である。

以上のような電子部品１０ｆでは、以下の手順により各層を形成する。まず、積層体１２の底面にＡｇ又はＣｕの下地層９０を形成する。次に、積層体１２の上面及び底面を覆った状態で、スパッタ法によりＣｕ層７２を形成する。次に、スパッタ法によりステンレス鋼層７４を形成する。次に、ステンレス鋼層７４及び下地層９０上に、Ｎｉめっきを行ってＮｉ層７８，９２を形成する。最後に、Ｎｉ層７８，９２上にＳｎめっきを行ってＳｎ層８０，９４を形成する。

以上のような電子部品１０ｆは、電子部品１０ａと同じ作用効果を奏することができる。

なお、Ｓｎ層８０の代わりに、Ａｕ層が設けられてもよい。Ａｕ層はめっき法により形成される。また、Ｃｕ層７２の下層側に、更にステンレス鋼層が設けられてもよい。ステンレス鋼層はスパッタ法により形成される。

（第７の実施形態）
以下に、本発明の第７の実施形態に係る電子部品の構成について図面を参照しながら説明する。図６Ｄは、第７の実施形態に係る電子部品１０ｇの断面構造図である。電子部品１０ｇの等価回路図及び分解斜視図は、電子部品１０ａの等価回路図と同じであるので図１Ａ及び図２Ａを援用する。

電子部品１０ｇは、シールド電極１３のＣｕ層７２、ステンレス鋼層７４、Ｎｉ層７８及びＳｎ層８０の積層順において、電子部品１０ｆと相違する。電子部品１０ｇのシールド電極１３は、Ｎｉ層７８、Ｓｎ層８０、Ｃｕ層７２及びステンレス鋼層７４がこの順に下層側から上層側へと重なった構造を有している。より詳細には、電子部品１０ｇでは、グランド導体層２４，３０ａ，３０ｂ，５０，５２ａ〜５２ｄが積層体１２の側面から積層体１２外に露出している。Ｎｉ層７８及びＳｎ層８０は、グランド導体層２４，３０ａ，３０ｂ，５０，５２ａ〜５２ｄが積層体１２から露出している部分及びその近傍を覆っている。また、Ｃｕ層７２は、Ｓｎ層８０及び積層体１２の４つの側面を覆っている。ステンレス鋼層７４は、Ｃｕ層７２を覆っている。Ｎｉ層７８及びＳｎ層８０は、めっき法により形成される。すなわち、Ｎｉ層７８及びＳｎ層８０は、めっき層である。Ｃｕ層７２及びステンレス鋼層７４は、スパッタ法により形成される。

以上のような電子部品１０ｇでは、以下の手順により各層を形成する。まず、積層体１２の底面にＡｇ又はＣｕの下地層９０を形成する。次に、グランド導体層２４，３０ａ，３０ｂ，５０，５２ａ〜５２ｄが積層体１２から露出している部分及び下地層９０上に、Ｎｉめっきを行ってＮｉ層７８，９２を形成する。更に、Ｎｉ層７８，９２上にＳｎめっきを行ってＳｎ層８０，９４を形成する。次に、積層体１２の上面及び底面を覆った状態で、スパッタ法によりＣｕ層７２を形成する。最後に、積層体１２の上面及び底面を覆った状態で、スパッタ法によりステンレス鋼層７４を形成する。

以上のような電子部品１０ｇは、電子部品１０ｆと同じ作用効果を奏することができる。更に、電子部品１０ｆでは、ステンレス鋼層７４がシールド電極１３の表面に位置するので、シールド電極１３の腐食が抑制される。

なお、Ｓｎ層８０の代わりに、Ａｕ層が設けられてもよい。Ａｕ層はめっき法により形成される。また、Ｃｕ層７２の下層側に更にステンレス鋼層が設けれてもよい。ステンレス鋼層はスパッタ法により形成される。

（その他の実施形態）
本発明に係る電子部品は、電子部品１０ａ〜１０ｇに限らず、その要旨の範囲内において変更可能である。

なお、電子部品１０ａ〜１０ｇの構成を任意に組み合わせてもよい。

なお、電子部品１０ａ〜１０ｇは、一例として、ローパスフィルタを内蔵しているが、他の回路又は受動素子を内蔵していてもよい。電子部品１０ａ〜１０ｇが内蔵する回路は受動素子の組み合わせからなる回路である。従って、電子部品１０ａ〜１０ｇは、能動素子を内蔵することはない。電子部品１０ａ〜１０ｇが内蔵する受動素子としては、例えば、コイル、インダクタ、抵抗等が挙げられる。また、電子部品１０ａ〜１０ｇが内蔵する回路としては、例えば、ダイプレクサ、カプラ、ローパスフィルタ、バンドパスフィルタ等が挙げられる。

なお、電子部品１０ａ〜１０ｇは、所謂チップ部品であり、モジュール部品ではない。チップ部品とは、導体層やビアホール導体等の組み合わせにより受動素子や受動素子の組み合わせからなる回路が構成されている小型の電子部品を意味する。従って、回路基板上に半導体集積回路等の能動素子が実装され、半導体集積回路が樹脂により封止されたモジュール部品は、本願におけるチップ部品には含まれない。

なお、電子部品１０ａにおいて、グランド導体層５２ａ〜５２ｄは、一つにつながって環状をなしていてもよい。

本発明は、電子部品に有用であり、特に、他の電子部品と近接させた状態で回路基板に電子部品を実装できると共に、高いシールド効果を有する点において優れている。

１０ａ〜１０ｇ：電子部品
１２：積層体
１３：シールド電極
１４ａ〜１４ｃ：外部電極
１６ａ〜１６ｏ：絶縁体層
１８ａ〜１８ｃ，３８ａ〜３８ｃ：インダクタ導体層
２０ａ，２０ｂ，２２ａ，２２ｂ，２６，３２，４０ａ，４０ｂ，４２ａ，４２ｂ，４６：コンデンサ導体層
３４，３５：接続導体層
２４，３０ａ，３０ｂ，４４，５０，５２ａ〜５２ｄ：グランド導体層
６２：樹脂層
７２：Ｃｕ層
７４，７６：ステンレス鋼層
７８：Ｎｉ層
８０：Ｓｎ層
Ｃ１〜Ｃ５：コンデンサ
Ｌ１，Ｌ２：インダクタ
ＬＣ１，ＬＣ２：ＬＣ並列共振器
ｖ１〜ｖ６，ｖ１１〜ｖ１４：ビアホール導体

Claims

直方体状の本体と、
前記本体内に設けられている内部導体と、
前記本体の底面に設けられ、かつ、該本体の４つの側面には設けられていない１以上の外部電極と、
前記本体の４つの側面を覆うことにより筒状をなすシールド電極であって、前記１以上の外部電極のいずれとも該本体の表面において物理的に接続されておらず、前記内部導体と接続されているシールド電極と、
を備え、
前記シールド電極は、前記本体の上面を覆わず、
前記本体は、該本体の上面と底面とを繋ぐ積層方向に複数の絶縁体層が積層されることにより構成され、
前記複数の絶縁体層は、第１の絶縁体層を含んでおり、
電子部品は、
前記本体に設けられている１以上の受動素子と、
前記１以上の受動素子よりも前記本体の上面の近くに位置する前記第１の絶縁体層に設けられている第１のグランド導体と、
を更に備えていること、
を特徴とする電子部品。
前記１以上の外部電極は、グランド電位に接続されるグランド外部電極を含んでおり、
前記内部導体は、前記シールド電極と前記グランド外部電極とを電気的に接続していること、
を特徴とする請求項１に記載の電子部品。
前記複数の絶縁体層は、前記第１の絶縁体層とは異なり、かつ、前記１以上の受動素子よりも前記本体の上面の近くに位置する第２の絶縁体層を更に含んでおり、
前記電子部品は、
前記第２の絶縁体層に設けられている第２のグランド導体を、
更に備えており、
前記第１のグランド導体は、前記第１の絶縁体層の一部を覆っており、
前記第２のグランド導体は、前記第２の絶縁体層の一部を覆っており、
前記積層方向から見たときに、前記第１のグランド導体及び前記第２のグランド導体が組み合わさって、前記本体の上面の全体と重なっていること、
を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
前記シールド電極は、前記本体の上面及び／又は底面に接していないこと、
を特徴とする請求項１ないし請求項３のいずれかに記載の電子部品。
前記シールド電極は、Ｃｕ層及び第１のステンレス鋼層が下層側から上層側へとこの順に重なった構造を有していること、
を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
前記シールド電極は、前記Ｃｕ層の下層側に第２のステンレス鋼層が更に重なった構造を有していること、
を特徴とする請求項５に記載の電子部品。
前記内部導体は、前記本体の４つの側面のいずれかから該本体外に露出しており、
前記シールド電極は、前記内部導体が前記本体から露出している部分に接するように前記内部導体が前記本体から露出している部分を覆うめっき層、及び、該めっき層及び前記本体の４つの側面に接するように該めっき層及び前記本体の４つの側面を覆うＣｕ層及び前記Ｃｕ層に接するように前記Ｃｕ層を覆うステンレス鋼層を有すること、
を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
前記シールド電極は、Ｃｕ層、ステンレス鋼層及びめっき層が下層側から上層側へとこの順に重なった構造を有していること、
を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
前記シールド電極は、前記内部導体の材料と異なる材料の層を有していること、
を特徴とする請求項１ないし請求項８のいずれかに記載の電子部品。