JP6973503B2 - Δς変調器、送信機、半導体集積回路、及びコンピュータプログラム - Google Patents
Δς変調器、送信機、半導体集積回路、及びコンピュータプログラム Download PDFInfo
- Publication number
- JP6973503B2 JP6973503B2 JP2019557997A JP2019557997A JP6973503B2 JP 6973503 B2 JP6973503 B2 JP 6973503B2 JP 2019557997 A JP2019557997 A JP 2019557997A JP 2019557997 A JP2019557997 A JP 2019557997A JP 6973503 B2 JP6973503 B2 JP 6973503B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- modulator
- filter
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
本発明は、ΔΣ変調器、送信機、半導体集積回路、及びコンピュータプログラムに関するものである。
本出願は、２０１７年１２月８日出願の日本出願第２０１７−２３６３４８号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
本出願は、２０１７年１２月８日出願の日本出願第２０１７−２３６３４８号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
特許文献１には、周波数の異なる複数の信号を含む出力信号を出力することができるΔΣ変調器が記載されている。
このΔΣ変調器は、周波数の異なる複数の入力信号が与えられる複数の入力ポートと、前記複数の入力ポートそれぞれに対応して設けられた複数のループフィルタと、複数の前記ループフィルタの出力を加算する加算器とを備えている。
このΔΣ変調器は、周波数の異なる複数の入力信号が与えられる複数の入力ポートと、前記複数の入力ポートそれぞれに対応して設けられた複数のループフィルタと、複数の前記ループフィルタの出力を加算する加算器とを備えている。
和保 孝雄、安田 明 監訳（原著者 Ｒｉｃｈａｒｄ Ｓｃｈｒｅｉｅｒ， Ｇａｂｏｒ Ｃ． Ｔｅｍｅｓ）、「ΔΣ型アナログ／デジタル変換器入門」、丸善株式会社、２００７ 第８１ページ
ＬＡＷＲＥＮＣＥ Ｒ．ＲＡＢＩＮＥＲ，ＮＡＮＣＹ Ｙ．ＧＲＡＨＡＭ，ＡＮＤ ＨＯＷＡＲＤ Ｄ．ＨＥＬＭＳ， 「 Ｌｉｎｅａｒ Ｐｒｏｇｒａｍｍｉｎｇ Ｄｅｓｉｇｎ ｏｆ ＩＩＲ Ｄｉｇｉｔａｌ Ｆｉｌｔｅｒｓ ｗｉｔｈ Ａｒｂｉｔｒａｒｙ Ｍａｇｎｉｔｕｄｅ Ｆｕｎｃｔｉｏｎ 」， ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＡＣＯＵＳＴＩＣＳ， ＳＰＥＥＣＨ， ＡＮＤ ＳＩＧＮＡＬ ＰＲＯＣＥＳＳＩＮＧ， ＶＯＬ． ＡＳＳＰ−２２， ＮＯ． ２， ＡＰＲＩＬ １９７４ ＰＰ．１１７−１２３
一実施形態であるΔΣ変調器は、周波数が隣り合う第１入力信号と第２入力信号とを加算する第１加算器と、ループフィルタと、前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、前記第２加算器の出力に基づいて量子化データを生成する量子化器と、前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記差分を前記ループフィルタへ与える差分器と、を備え、前記ループフィルタは、前記第１入力信号の周波数に対応する第１通過帯域と第２入力信号の周波数に対応する第２通過帯域とを有するとともに、前記ΔΣ変調器の周波数特性において、第１通過帯域に対応する第１雑音阻止帯域と第２通過帯域に対応する第２雑音阻止帯域との間に、極点及び零点の少なくともいずれか一方が１つ以上設けられるフィルタ特性を有する。
また、一実施形態である送信機は、上述のΔΣ変調器と、前記量子化器の出力が与えられる送信部と、を備えている。
また、一実施形態である半導体集積回路は、周波数が隣り合う第１入力信号及び第２入力信号に対してΔΣ変調を行うΔΣ変調器に用いられる半導体集積回路であって、前記第１入力信号と前記第２入力信号とを加算する第１加算器と、ループフィルタと、前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、前記第２加算器の出力に基づいて量子化データを生成する量子化器と、前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記差分を前記ループフィルタへ与える差分器と、を備え、前記ループフィルタは、前記第１入力信号の周波数に対応する第１通過帯域と第２入力信号の周波数に対応する第２通過帯域とを有するとともに、前記ΔΣ変調器の周波数特性において、第１通過帯域に対応する第１雑音阻止帯域と第２通過帯域に対応する第２雑音阻止帯域との間に、極点及び零点の少なくともいずれか一方が１つ以上設けられるフィルタ特性を有する。
また、一実施形態であるコンピュータプログラムは、周波数が隣り合う第１入力信号及び第２入力信号を表すデータに対して行うΔΣ変調の歪補償処理をコンピュータに実行させるためのコンピュータプログラムであって、コンピュータに前記複数の入力信号を加算する第１加算ステップと、前記第１加算ステップの出力とループフィルタの出力とを加算する第２加算ステップと、前記第２加算ステップの出力に基づいて量子化データを生成する量子化データ生成ステップと、前記量子化データ生成ステップの出力をフィードバックしたフィードバック信号と前記第１加算ステップの出力との差分を求め、前記差分を前記ループフィルタへ出力する差分ステップと、を含む処理を実行させるコンピュータプログラムであり、前記ループフィルタは、前記第１入力信号の周波数に対応する第１通過帯域と第２入力信号の周波数に対応する第２通過帯域とを有するとともに、前記ΔΣ変調器の周波数特性において、第１通過帯域に対応する第１雑音阻止帯域と第２通過帯域に対応する第２雑音阻止帯域との間に、極点及び零点の少なくともいずれか一方が１つ以上設けられるフィルタ特性を有するコンピュータプログラムである。
［本開示が解決しようとする課題］
複数の入力ポートそれぞれに対応して複数のループフィルタを備えることで、周波数の異なる複数の信号を含む出力信号を出力可能なΔΣ変調器を構成することができる。
また、前記複数の入力信号同士を加算した加算信号を一つのループフィルタに与えることで、周波数の異なる複数の信号を含む出力信号を出力可能なΔΣ変調器を構成することも考えられる。
複数の入力ポートそれぞれに対応して複数のループフィルタを備えることで、周波数の異なる複数の信号を含む出力信号を出力可能なΔΣ変調器を構成することができる。
また、前記複数の入力信号同士を加算した加算信号を一つのループフィルタに与えることで、周波数の異なる複数の信号を含む出力信号を出力可能なΔΣ変調器を構成することも考えられる。
複数のループフィルタを用いる場合及び一つのループフィルタを用いる場合のいずれの場合においても、ΔΣ変調器は、複数の入力信号それぞれの周波数に対応して雑音が阻止される帯域を有する周波数特性となるような雑音伝達関数に設定する必要がある。
図７は、周波数の異なる複数の信号を含む出力信号を出力可能な従来のΔΣ変調器の周波数−振幅特性の一例を示す図である。
図７において、周波数の異なる２つの入力信号に対応する周波数帯域では、量子化雑音が阻止される帯域（雑音阻止帯域）が存在していることを示している。
図７において、周波数の異なる２つの入力信号に対応する周波数帯域では、量子化雑音が阻止される帯域（雑音阻止帯域）が存在していることを示している。
ここで、ΔΣ変調器ではループフィルタを通過させた量子化雑音を負帰還しているが、雑音阻止帯域以外の帯域における量子化雑音の電力が必要以上に大きくなると、雑音阻止帯域以外の帯域における量子化雑音までもが負帰還されてしまい、発振が生じることがある。このような発振の発生は、ΔΣ変調器の動作に影響を及ぼすことがある。
このため、雑音阻止帯域以外の帯域においては、量子化雑音の電力が必要以上に大きくならないように周波数−振幅特性を設定することが好ましい。
このため、雑音阻止帯域以外の帯域においては、量子化雑音の電力が必要以上に大きくならないように周波数−振幅特性を設定することが好ましい。
例えば、一つの信号だけを含む出力信号を出力するΔΣ変調器の周波数特性には、一つの入力信号に対応する雑音阻止帯域が一つ存在するだけである。このため、一つの信号だけを含む出力信号を出力するΔΣ変調器では、雑音阻止帯域を設定するためのパラメータを調整することにより、雑音阻止帯域以外の帯域の振幅が必要以上に大きくならないように間接的に調整することができる。
しかし、周波数の異なる複数の信号を含む出力信号を出力可能なΔΣ変調器の周波数特性には、複数の入力信号に対応する雑音阻止帯域と、量子化雑音が抑圧されない雑音阻止帯域帯域以外の帯域が含まれる。
このため、図７に示すように、雑音阻止帯域以外の帯域には、互いに隣り合って並ぶ２つの雑音阻止帯域の間に位置する帯域Ｂが含まれる。
このため、図７に示すように、雑音阻止帯域以外の帯域には、互いに隣り合って並ぶ２つの雑音阻止帯域の間に位置する帯域Ｂが含まれる。
この２つの雑音阻止帯域の間の帯域Ｂにおける振幅は、２つの雑音阻止帯域が隣接しているために、両雑音阻止帯域からの影響によって他の帯域よりも比較的大きくなる傾向がある。さらに、２つの雑音阻止帯域が近ければ近いほどその傾向が高まる。その上、両雑音阻止帯域の設定によって両雑音阻止帯域の間の帯域の振幅を間接的に調整しようとしても、両雑音阻止帯域からの影響により、適切に調整することが困難であった。
このため、周波数の異なる複数の信号を含む出力信号を出力可能なΔΣ変調器においては、２つの雑音阻止帯域の間の帯域Ｂにおける振幅が必要以上に大きくなり、良好な周波数特性を得るのが困難な場合があった。
このため、周波数の異なる複数の信号を含む出力信号を出力可能なΔΣ変調器においては、２つの雑音阻止帯域の間の帯域Ｂにおける振幅が必要以上に大きくなり、良好な周波数特性を得るのが困難な場合があった。
本開示はこのような事情に鑑みてなされたものであり、周波数の異なる複数の信号を含む出力信号を出力可能なΔΣ変調器において、信号の周波数が互いに近い場合であっても良好な周波数−振幅特性を得ることができる技術の提供を目的とする。
［本開示の効果］
本開示によれば、周波数の異なる複数の信号を含む出力信号を出力可能なΔΣ変調器において、信号の周波数が互いに近い場合であっても良好な周波数−振幅特性を得ることができる。
本開示によれば、周波数の異なる複数の信号を含む出力信号を出力可能なΔΣ変調器において、信号の周波数が互いに近い場合であっても良好な周波数−振幅特性を得ることができる。
［実施形態の概要］
最初に実施形態の内容を列記して説明する。
（１）一実施形態であるΔΣ変調器は、周波数が隣り合う第１入力信号と第２入力信号とを加算する第１加算器と、ループフィルタと、前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、前記第２加算器の出力に基づいて量子化データを生成する量子化器と、前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記差分を前記ループフィルタへ与える差分器と、を備え、前記ループフィルタは、前記第１入力信号の周波数に対応する第１通過帯域と第２入力信号の周波数に対応する第２通過帯域とを有するとともに、前記ΔΣ変調器の周波数特性において、第１通過帯域に対応する第１雑音阻止帯域と第２通過帯域に対応する第２雑音阻止帯域との間に、極点及び零点の少なくともいずれか一方が１つ以上設けられるフィルタ特性を有する。
最初に実施形態の内容を列記して説明する。
（１）一実施形態であるΔΣ変調器は、周波数が隣り合う第１入力信号と第２入力信号とを加算する第１加算器と、ループフィルタと、前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、前記第２加算器の出力に基づいて量子化データを生成する量子化器と、前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記差分を前記ループフィルタへ与える差分器と、を備え、前記ループフィルタは、前記第１入力信号の周波数に対応する第１通過帯域と第２入力信号の周波数に対応する第２通過帯域とを有するとともに、前記ΔΣ変調器の周波数特性において、第１通過帯域に対応する第１雑音阻止帯域と第２通過帯域に対応する第２雑音阻止帯域との間に、極点及び零点の少なくともいずれか一方が１つ以上設けられるフィルタ特性を有する。
上記構成のΔΣ変調器によれば、当該ΔΣ変調器の雑音伝達関数による周波数特性において互いに隣り合う２つの雑音阻止帯域の間に極点及び零点の少なくともいずれか一方が１つ以上設けられるので、この極点又は零点を調整することで、２つの雑音阻止帯域の間の帯域における振幅が必要以上に大きくならないように抑制することができる。この結果、周波数−振幅特性を適切に設定することができる。
（２）上記ΔΣ変調器において、前記周波数特性は、楕円関数フィルタ又は準楕円関数フィルタとしてのフィルタ特性であることが好ましい。
この場合、ΔΣ変調器の雑音伝達関数において、互いに隣り合う２つの通過帯域の間の帯域に極点又は零点を適切に設けることができる。
この場合、ΔΣ変調器の雑音伝達関数において、互いに隣り合う２つの通過帯域の間の帯域に極点又は零点を適切に設けることができる。
（３）また、上記ΔΣ変調器において、発振の発生を抑制するために、前記前記周波数特性を定める雑音伝達関数の絶対値が２以下であることが好ましい。
（４）さらに好ましくは、前記雑音伝達関数の絶対値が１．５以下であることが好ましい。
（４）さらに好ましくは、前記雑音伝達関数の絶対値が１．５以下であることが好ましい。
（５）また、上記ΔΣ変調器において、前記周波数特性は、楕円関数フィルタ又は準楕円関数フィルタとしてのフィルタ特性であり、前記雑音伝達関数の絶対値が１．５以下であることが好ましい。
（６）また、一実施形態である送信機は、上記（１）に記載のΔΣ変調器と、前記量子化器の出力が与えられる送信部と、を備えている。
（７）また、一実施形態である半導体集積回路は、周波数が隣り合う第１入力信号及び第２入力信号に対してΔΣ変調を行うΔΣ変調器に用いられる半導体集積回路であって、前記第１入力信号と前記第２入力信号とを加算する第１加算器と、ループフィルタと、前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、前記第２加算器の出力に基づいて量子化データを生成する量子化器と、前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記差分を前記ループフィルタへ与える差分器と、を備え、前記ループフィルタは、前記第１入力信号の周波数に対応する第１通過帯域と第２入力信号の周波数に対応する第２通過帯域とを有するとともに、前記ΔΣ変調器の周波数特性において、第１通過帯域に対応する第１雑音阻止帯域と第２通過帯域に対応する第２雑音阻止帯域との間に、極点及び零点の少なくともいずれか一方が１つ以上設けられるフィルタ特性を有する。
（８）また、一実施形態であるコンピュータプログラムは、周波数が隣り合う第１入力信号及び第２入力信号を表すデータに対して行うΔΣ変調の歪補償処理をコンピュータに実行させるためのコンピュータプログラムであって、コンピュータに前記複数の入力信号を加算する第１加算ステップと、前記第１加算ステップの出力とループフィルタの出力とを加算する第２加算ステップと、前記第２加算ステップの出力に基づいて量子化データを生成する量子化データ生成ステップと、前記量子化データ生成ステップの出力をフィードバックしたフィードバック信号と前記第１加算ステップの出力との差分を求め、前記差分を前記ループフィルタへ出力する差分ステップと、を含む処理を実行させるコンピュータプログラムであり、前記ループフィルタは、前記第１入力信号の周波数に対応する第１通過帯域と第２入力信号の周波数に対応する第２通過帯域とを有するとともに、前記ΔΣ変調器の周波数特性において、第１通過帯域に対応する第１雑音阻止帯域と第２通過帯域に対応する第２雑音阻止帯域との間に、極点及び零点の少なくともいずれか一方が１つ以上設けられるフィルタ特性を有するコンピュータプログラムである。
［実施形態の詳細］
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
〔送信機の構成〕
図１は、送信機の一例を示すブロック図である。
図１中、送信機１００は、複数の直交変調部（一次変調器）１０２，１０３と、ΔΣ変調器（二次変調器）１とを備えている。
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
〔送信機の構成〕
図１は、送信機の一例を示すブロック図である。
図１中、送信機１００は、複数の直交変調部（一次変調器）１０２，１０３と、ΔΣ変調器（二次変調器）１とを備えている。
複数の直交変調部１０２，１０３は、それぞれ、デジタルデータとされたベースバンド信号に対して、デジタル信号処理で直交変調を行うデジタル直交変調器として構成されている。直交変調部１０２，１０３は、ベースバンド信号Ｉ１，Ｑ１，Ｉ２，Ｑ２に対して、一次変調として直交変調を行う。
直交変調部１０２，１０３は、ベースバンド信号に対して直交変調及びアップコンバート等を行い、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号をデジタルデータとして出力する。
ＲＦ信号は、無線波として空間に放射される信号であり、例えば、移動体通信や放送サービスに用いられる信号である。
直交変調部１０２，１０３は、ベースバンド信号に対して直交変調及びアップコンバート等を行い、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号をデジタルデータとして出力する。
ＲＦ信号は、無線波として空間に放射される信号であり、例えば、移動体通信や放送サービスに用いられる信号である。
直交変調部１０２，１０３は、互いに異なる無線周波数のＲＦ信号Ｕ１，Ｕ２を出力するように構成されている。複数のＲＦ信号Ｕ１，Ｕ２は、ΔΣ変調器１への入力信号となる。
ΔΣ変調器１は、複数のＲＦ信号（入力信号）Ｕ１，Ｕ２に対して、二次変調としてΔΣ変調を行い、複数のＲＦ信号Ｕ１，Ｕ２を含むパルス信号（量子化データ）を出力することができる。
ΔΣ変調器１が出力するパルス信号は、当該パルス信号の周波数帯域のうち複数のＲＦ信号Ｕ１，Ｕ２それぞれの周波数に対応する周波数帯域にアナログ信号としてのＲＦ信号Ｕ１，Ｕ２を周波数成分として含んでいる。
ΔΣ変調器１が出力するパルス信号は、当該パルス信号の周波数帯域のうち複数のＲＦ信号Ｕ１，Ｕ２それぞれの周波数に対応する周波数帯域にアナログ信号としてのＲＦ信号Ｕ１，Ｕ２を周波数成分として含んでいる。
ΔΣ変調器１の出力信号は、伝送路１０４を介して、アナログフィルタである第１バンドバスフィルタ１０５、及び第２バンドパスフィルタ１０６に与えられる。
本実施形態の送信機１００は、ΔΣ変調器１の出力信号であるパルス信号を送信信号として送信する。
本実施形態の送信機１００は、ΔΣ変調器１の出力信号であるパルス信号を送信信号として送信する。
バンドパスフィルタ１０５，１０６は、両ＲＦ信号Ｕ１，Ｕ２に対応して設けられている。第１バンドパスフィルタ１０５は、ＲＦ信号Ｕ１を通過させる通過帯域を持つ。また、第２バンドパスフィルタ１０６は、ＲＦ信号Ｕ２を通過させる通過帯域を持つ。
ΔΣ変調器１が出力するパルス信号が第１バンドパスフィルタ１０５に与えられると、第１バンドパスフィルタ１０５は、パルス信号からＲＦ信号Ｕ１の帯域外の周波数成分（雑音成分等）が除去された信号を出力する。よって、第１バンドパスフィルタ１０５は、ＲＦ信号Ｕ１を出力する。
ΔΣ変調器１が出力するパルス信号が第２バンドパスフィルタ１０６に与えられると、第２バンドパスフィルタ１０６は、パルス信号からＲＦ信号Ｕ２の帯域外の周波数成分が除去された信号を出力する。よって、第２バンドパスフィルタ１０６は、ＲＦ信号Ｕ２を出力する。
これらＲＦ信号Ｕ１及びＲＦ信号Ｕ２は、増幅器等に与えられ、無線波として空間に放射されたり、伝送路を介して送信されたりする。
ΔΣ変調器１が出力するパルス信号が第２バンドパスフィルタ１０６に与えられると、第２バンドパスフィルタ１０６は、パルス信号からＲＦ信号Ｕ２の帯域外の周波数成分が除去された信号を出力する。よって、第２バンドパスフィルタ１０６は、ＲＦ信号Ｕ２を出力する。
これらＲＦ信号Ｕ１及びＲＦ信号Ｕ２は、増幅器等に与えられ、無線波として空間に放射されたり、伝送路を介して送信されたりする。
送信機１００の出力であるパルス信号はデジタル信号であるため、ＲＦ信号Ｕ１，Ｕ２をデジタル信号として、光ファイバーなどの高速伝送路で遠方まで伝送することが可能である。
また、一つのデータストリーム中に複数のＲＦ信号を含めることができるため、複数のＲＦ信号を一本の伝送路で送信することができる。
また、一つのデータストリーム中に複数のＲＦ信号を含めることができるため、複数のＲＦ信号を一本の伝送路で送信することができる。
〔ΔΣ変調器の構成〕
図２は、第１実施形態に係るΔΣ変調器１の構成を示すブロック図である。図２に示すように、ΔΣ変調器１は、周波数の異なる２つのＲＦ信号（入力信号）Ｕ１，Ｕ２が入力される入力ポート２ａ，２ｂを備えている。ΔΣ変調器１は、受け付けた２つのＲＦ信号Ｕ１，Ｕ２を含む単一の出力信号Ｖ（ΔΣ変調信号：量子化データ）を出力ポート４から出力する。
図２は、第１実施形態に係るΔΣ変調器１の構成を示すブロック図である。図２に示すように、ΔΣ変調器１は、周波数の異なる２つのＲＦ信号（入力信号）Ｕ１，Ｕ２が入力される入力ポート２ａ，２ｂを備えている。ΔΣ変調器１は、受け付けた２つのＲＦ信号Ｕ１，Ｕ２を含む単一の出力信号Ｖ（ΔΣ変調信号：量子化データ）を出力ポート４から出力する。
ΔΣ変調器１は、ＲＦ信号Ｕ１，Ｕ２（第１入力信号及び第２入力信号）を加算する第１加算器５と、ループフィルタ６と、第１加算器５の出力とループフィルタ６の出力とを加算する第２加算器７と、第２加算器７の出力に基づいて量子化データを生成する量子化器８と、量子化器８の出力をフィードバックした信号と、第１加算器５の出力との差分を求め、ループフィルタ６へ与える差分器９とを備えている。
第１加算器５は、入力ポート２ａ，２ｂによって受け付けられたＲＦ信号Ｕ１，Ｕ２を加算する。第１加算器５の出力は、第２加算器７及び差分器９のそれぞれに与えられる。
差分器９には、第１加算器５の出力が与えられるとともに、量子化器８から出力される出力信号Ｖがフィードバック信号として与えられる。フィードバック信号として差分器９に与えられる出力信号Ｖは、量子化器８の出力端と差分器９とを接続する経路１０を介してフィードバックされる。以下、経路１０を介して差分器９にフィードバックされる出力信号Ｖをフィードバック信号ともいう。
差分器９には、第１加算器５の出力が与えられるとともに、量子化器８から出力される出力信号Ｖがフィードバック信号として与えられる。フィードバック信号として差分器９に与えられる出力信号Ｖは、量子化器８の出力端と差分器９とを接続する経路１０を介してフィードバックされる。以下、経路１０を介して差分器９にフィードバックされる出力信号Ｖをフィードバック信号ともいう。
差分器９は、フィードバック信号と第１加算器５の出力との差分を求め、ループフィルタ６へ出力する。
ループフィルタ６は、第１フィルタ回路１５と、第２フィルタ回路１６と、第３加算器１８とを備えている。
第１フィルタ回路１５と、第２フィルタ回路１６とは、差分器９及び第３加算器１８に対して互いに並列に接続されている。差分器９の出力は、分岐部２０により分岐され、第１フィルタ回路１５と第２フィルタ回路１６へ与えられる。
第３加算器１８は、第１フィルタ回路１５の出力と第２フィルタ回路１６の出力とを加算する。第３加算器１８の出力は、ループフィルタ６の出力として第２加算器７へ与えられる。
ループフィルタ６は、第１フィルタ回路１５と、第２フィルタ回路１６と、第３加算器１８とを備えている。
第１フィルタ回路１５と、第２フィルタ回路１６とは、差分器９及び第３加算器１８に対して互いに並列に接続されている。差分器９の出力は、分岐部２０により分岐され、第１フィルタ回路１５と第２フィルタ回路１６へ与えられる。
第３加算器１８は、第１フィルタ回路１５の出力と第２フィルタ回路１６の出力とを加算する。第３加算器１８の出力は、ループフィルタ６の出力として第２加算器７へ与えられる。
第２加算器７は、第１加算器５の出力と、ループフィルタ６の出力とを加算する。
第２加算器７の出力は、量子化器８へ与えられる。量子化器８は２レベル量子化器であり、１ｂｉｔのパルス列を出力信号Ｖとして出力する。なお、上述したように、量子化器８の出力信号Ｖは、フィードバック信号として経路１０を介してループフィルタ６に与えられる。
量子化器８による出力信号Ｖは、出力ポート４に与えられ出力される。
第２加算器７の出力は、量子化器８へ与えられる。量子化器８は２レベル量子化器であり、１ｂｉｔのパルス列を出力信号Ｖとして出力する。なお、上述したように、量子化器８の出力信号Ｖは、フィードバック信号として経路１０を介してループフィルタ６に与えられる。
量子化器８による出力信号Ｖは、出力ポート４に与えられ出力される。
また、ΔΣ変調器１は、第１フィルタ回路１５及び第２フィルタ回路１６を制御するための制御部１９を備えている。制御部１９は、第１フィルタ回路１５及び第２フィルタ回路１６それぞれのフィルタ特性を定める設定パラメータを複数記憶することができる。制御部１９は、記憶している複数の設定パラメータを選択的に第１フィルタ回路１５及び第２フィルタ回路１６に与えることで、第１フィルタ回路１５及び第２フィルタ回路１６のフィルタ特性を制御する機能を有している。
ループフィルタ６の伝達関数Ｌ（ｚ）は、第１フィルタ回路１５の伝達関数と、第２フィルタ回路１６の伝達関数との和によって表される。
ループフィルタ６の伝達関数Ｌ（ｚ）は、後述するように、伝達関数Ｌ（ｚ）よりも低次の多項式の和として表すことができる。
本実施形態では、ループフィルタ６の伝達関数Ｌ（ｚ）を２項の和として表し、これら２項に対応する特性が、第１フィルタ回路１５及び第２フィルタ回路１６の特性として設定される。
ループフィルタ６の伝達関数Ｌ（ｚ）は、後述するように、伝達関数Ｌ（ｚ）よりも低次の多項式の和として表すことができる。
本実施形態では、ループフィルタ６の伝達関数Ｌ（ｚ）を２項の和として表し、これら２項に対応する特性が、第１フィルタ回路１５及び第２フィルタ回路１６の特性として設定される。
これにより、ループフィルタ６の伝達関数Ｌ（ｚ）（ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ））を、伝達関数Ｌ（ｚ）よりも低次の伝達関数のフィルタ回路で構成することができる。
本実施形態のΔΣ変調器１は、ＣＰＵや記憶部等の含んだコンピュータによって構成することもできる。この場合、コンピュータは、前記記憶部に記憶されたコンピュータプログラム等を読み出して実行することによってΔΣ変調器１が有する各機能部を実現することができる。ΔΣ変調器１をコンピュータによって構成した場合、ΔΣ変調器１は、各信号（入力信号や出力信号等）を表すデータの処理を行う。
また、本実施形態のΔΣ変調器１は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の半導体集積回路によって構成することができる。ΔΣ変調器１を半導体集積回路で構成した場合、ΔΣ変調器１が有するループフィルタ６や、量子化器８等の各機能部は、半導体集積回路に含まれている各種半導体素子を用いて構成される。
さらに、ΔΣ変調器１は、プログラム可能な集積回路であるＦＰＧＡと、このＦＰＧＡの回路構成に関する回路構成情報をＦＰＧＡに与え、前記回路構成情報に従ってＦＰＧＡに回路を構成させる機能を有するコンピュータとを備えたシステムによって構成することもできる。
この場合、コンピュータの記憶部には、回路構成情報をＦＰＧＡに与えるための処理を前記コンピュータに実行させるためのプログラムや、１又は複数の回路構成情報が記憶されている。
前記コンピュータは、前記記憶部に記憶された回路構成情報をＦＰＧＡに与える。回路構成情報が与えられたＦＰＧＡは、与えられた回路構成情報に従った回路を構成する。
前記コンピュータの記憶部には、ΔΣ変調器１をＦＰＧＡに構成させるための回路構成を示す回路構成情報が記憶されている。
前記コンピュータは、ΔΣ変調器１を構成するための回路構成情報をＦＰＧＡに与えることで、ＦＰＧＡにΔΣ変調器１を構成させることができる。
この場合、コンピュータの記憶部には、回路構成情報をＦＰＧＡに与えるための処理を前記コンピュータに実行させるためのプログラムや、１又は複数の回路構成情報が記憶されている。
前記コンピュータは、前記記憶部に記憶された回路構成情報をＦＰＧＡに与える。回路構成情報が与えられたＦＰＧＡは、与えられた回路構成情報に従った回路を構成する。
前記コンピュータの記憶部には、ΔΣ変調器１をＦＰＧＡに構成させるための回路構成を示す回路構成情報が記憶されている。
前記コンピュータは、ΔΣ変調器１を構成するための回路構成情報をＦＰＧＡに与えることで、ＦＰＧＡにΔΣ変調器１を構成させることができる。
〔ΔΣ変調器の雑音伝達関数について〕
ΔΣ変調器１の出力信号Ｖは、下記式（１）のようにｚ領域における関数で表される。
Ｖ（ｚ）＝Ｅ（ｚ）＋Ｕ１（ｚ）＋Ｕ２（ｚ）＋
Ｌ（ｚ）（Ｕ１（ｚ）＋Ｕ２（ｚ）−Ｖ（ｚ））・・・（１）
Ｖ（ｚ）＝Ｕ１（ｚ）＋Ｕ２（ｚ）＋（１／（１＋Ｌ（ｚ）））Ｅ（ｚ）
＝Ｕ１（ｚ）＋Ｕ２（ｚ）＋ＮＴＦ（ｚ）Ｅ（ｚ） ・・・（２）
ΔΣ変調器１の出力信号Ｖは、下記式（１）のようにｚ領域における関数で表される。
Ｖ（ｚ）＝Ｅ（ｚ）＋Ｕ１（ｚ）＋Ｕ２（ｚ）＋
Ｌ（ｚ）（Ｕ１（ｚ）＋Ｕ２（ｚ）−Ｖ（ｚ））・・・（１）
Ｖ（ｚ）＝Ｕ１（ｚ）＋Ｕ２（ｚ）＋（１／（１＋Ｌ（ｚ）））Ｅ（ｚ）
＝Ｕ１（ｚ）＋Ｕ２（ｚ）＋ＮＴＦ（ｚ）Ｅ（ｚ） ・・・（２）
上記式（１）及び式（２）中、Ｖ（ｚ）は出力信号、Ｕ１（ｚ）及びＵ２（ｚ）はＲＦ信号、Ｌ（ｚ）はループフィルタ６の伝達関数Ｌ（ｚ）、ＮＴＦ（ｚ）はΔΣ変調器１の雑音伝達関数、Ｅ（ｚ）はΔΣ変調器１の量子化雑音である。
上記式（２）より、差分器９の出力は、下記式（３）のように表される。
Ｕ１（ｚ）＋Ｕ２（ｚ）−Ｖ（ｚ）＝Ｕ１（ｚ）＋Ｕ２（ｚ）−
（Ｕ１（ｚ）＋Ｕ２（ｚ）＋ＮＴＦ（ｚ）Ｅ（ｚ））
＝−ＮＴＦ（ｚ）Ｅ（ｚ） ・・・（３）
Ｕ１（ｚ）＋Ｕ２（ｚ）−Ｖ（ｚ）＝Ｕ１（ｚ）＋Ｕ２（ｚ）−
（Ｕ１（ｚ）＋Ｕ２（ｚ）＋ＮＴＦ（ｚ）Ｅ（ｚ））
＝−ＮＴＦ（ｚ）Ｅ（ｚ） ・・・（３）
式（３）より、差分器９の出力は、出力信号Ｖ（ｚ）に含まれる雑音成分の逆特性となる。
本実施形態のループフィルタ６は、ＲＦ信号Ｕ１の周波数帯域を含む第１通過帯域と、ＲＦ信号Ｕ２の周波数帯域を含む第２通過帯域とを有し、第１通過帯域及び第２通過帯域以外の帯域においては信号の通過を阻止するフィルタ特性となるように設定されている。
本実施形態のループフィルタ６は、ＲＦ信号Ｕ１の周波数帯域を含む第１通過帯域と、ＲＦ信号Ｕ２の周波数帯域を含む第２通過帯域とを有し、第１通過帯域及び第２通過帯域以外の帯域においては信号の通過を阻止するフィルタ特性となるように設定されている。
よって、ループフィルタ６は、ＲＦ信号Ｕ１の周波数帯域を含む第１通過帯域、及びＲＦ信号Ｕ２の周波数帯域を含む第２通過帯域における雑音成分の逆特性を有する信号を出力し、第２加算器７に与える。前記逆特性を有する信号は、第２加算器７によって第１加算器５の出力（ＲＦ信号Ｕ１，Ｕ２を加算した信号）に加算される。前記逆特性を有する信号が加算された第１加算器５の出力は量子化器８によって量子化され、その出力信号Ｖはループフィルタ６にフィードバックされる。
本実施形態のループフィルタ６は、差分器９から出力が与えられると、第１通過帯域及び第２通過帯域における雑音成分の逆特性を有する信号を出力する。ループフィルタ６の出力は、第１加算器５の出力に対して繰り返し加算される。これにより、出力信号Ｖにおける第１通過帯域及び第２通過帯域の雑音が抑圧される。
よって、本実施形態のΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）は、ループフィルタ６によって、第１通過帯域及び第２通過帯域の２箇所に雑音阻止帯域（第１雑音阻止帯域及び第２雑音阻止帯域）を有する周波数−振幅特性（周波数−量子化雑音特性）となるように設定される。
つまり、ΔΣ変調器１の周波数−振幅特性を定める雑音伝達関数ＮＴＦ（ｚ）は、ループフィルタ６のフィルタ特性によって設定される。
よって、本実施形態のΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）は、ループフィルタ６によって、第１通過帯域及び第２通過帯域の２箇所に雑音阻止帯域（第１雑音阻止帯域及び第２雑音阻止帯域）を有する周波数−振幅特性（周波数−量子化雑音特性）となるように設定される。
つまり、ΔΣ変調器１の周波数−振幅特性を定める雑音伝達関数ＮＴＦ（ｚ）は、ループフィルタ６のフィルタ特性によって設定される。
ループフィルタ６のフィルタ特性（伝達関数Ｌ（ｚ））は、雑音伝達関数ＮＴＦ（ｚ）を求めてから、その求めた雑音伝達関数ＮＴＦ（ｚ）に基づいて設定される。
以下、雑音伝達関数ＮＴＦ（ｚ）の設定方法について説明する。
ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）は、ＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタとしての構成を取る。よって、雑音伝達関数ＮＴＦ（ｚ）は、下記式（４）のように表される。
以下、雑音伝達関数ＮＴＦ（ｚ）の設定方法について説明する。
ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）は、ＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタとしての構成を取る。よって、雑音伝達関数ＮＴＦ（ｚ）は、下記式（４）のように表される。
式（４）中、ｚｉ，ｐｉは、各ｉの値に対応するパラメータである。
式（４）から、雑音伝達関数ＮＴＦ（ｚ）は、下記式（５）のように、分母多項式Ｄ（ｚ）及び分子多項式Ｎ（ｚ）によって分数として表すことができる。
式（４）から、雑音伝達関数ＮＴＦ（ｚ）は、下記式（５）のように、分母多項式Ｄ（ｚ）及び分子多項式Ｎ（ｚ）によって分数として表すことができる。
ここで、リーの基準（Ｌｅｅ ｃｒｉｔｅｒｉｏｎ：「和保 孝雄、安田 明 監訳（原著者 Ｒｉｃｈａｒｄ Ｓｃｈｒｅｉｅｒ， Ｇａｂｏｒ Ｃ． Ｔｅｍｅｓ）、「ΔΣ型アナログ／デジタル変換器入門」、丸善株式会社、２００７ 第８１ページ」）によれば、雑音伝達関数ＮＴＦ（ｚ）の絶対値が１．５より小さければ、安定である可能性が高いとされている。
つまり、下記式（６）のように、雑音伝達関数ＮＴＦ（ｚ）の絶対値が、許容値Ｇ（例えば１．５）以下であればよい。
つまり、下記式（６）のように、雑音伝達関数ＮＴＦ（ｚ）の絶対値が、許容値Ｇ（例えば１．５）以下であればよい。
なお、この許容値Ｇは、１．５よりも大きい場合、例えば、許容値Ｇを２に設定したとしても実質的に安定動作が得られることがある。よって、許容値Ｇを２に設定してもよい。この場合、雑音伝達関数ＮＴＦ（ｚ）を求める上での自由度を高めることができる。
しかし、安定動作を重視する場合、許容値Ｇは１．５以下に設定することがより好ましい。
しかし、安定動作を重視する場合、許容値Ｇは１．５以下に設定することがより好ましい。
式（６）の両辺を２乗すると、下記式（７）のように変形することができる。
なお、ｍ＝０，１，２，・・・ｎである。
ここで、式（５）中のパラメータａｍ，ｂｍを求めれば、雑音伝達関数ＮＴＦ（ｚ）が定まる。
そこで、式（５）中のパラメータａｍ，ｂｍを求めるために、式（７）中のパラメータｃｍ，ｄｍを求める。
ここで、式（５）中のパラメータａｍ，ｂｍを求めれば、雑音伝達関数ＮＴＦ（ｚ）が定まる。
そこで、式（５）中のパラメータａｍ，ｂｍを求めるために、式（７）中のパラメータｃｍ，ｄｍを求める。
ｃｏｓ（ωｔ）＝（ｅｊωｔ＋ｅ−ｊωｔ）×（１／２）であるので、上記式（７）は、下記式（８）のように表すことができる。なお、ωは周波数、ｔは時間である。
式（８）中、分母多項式Ｄ（ｚ）を２乗したもの（以下、Ｄ（ｚ）＾とも表す）及び分子多項式Ｎ（ｚ）を２乗したもの（以下、Ｎ（ｚ）＾とも表す）は、当然、下記式（９）及び式（１０）を満たす。
また、式（１１）に示すように、雑音伝達関数ＮＴＦ（ｚ）を２乗したものに対して、上限値Ｆｕｐｐｅｒ（ω）（許容値Ｇの２乗）、及び下限値Ｆｌｏｗｅｒ（ω）を設定する。
式（１１）中の上限値Ｆｕｐｐｅｒ（ω）、及び下限値Ｆｌｏｗｅｒ（ω）を周波数ωに応じて適切な値に設定した上で、当該式（１１）に基づいて、上限値Ｆｕｐｐｅｒ（ω）に関するＤ（ｚ）＾及びＮ（ｚ）＾の制約条件、及び下限値Ｆｌｏｗｅｒ（ω）に関するＤ（ｚ）＾及びＮ（ｚ）＾の制約条件を求める。
また、式（９）及び式（１０）も、Ｄ（ｚ）＾及びＮ（ｚ）＾の制約条件である。
これら式（９）、式（１０）、及び式（１１）より得られるＤ（ｚ）＾及びＮ（ｚ）＾の制約条件に基づいて、パラメータｃｍ，ｄｍを含む関数を求め、この関数の値を集束させることで、式（７）におけるパラメータｃｍ，ｄｍを求める。
なお、パラメータｃｍ，ｄｍを求めるために、シンプレックス法等を用いることができる。
また、式（９）及び式（１０）も、Ｄ（ｚ）＾及びＮ（ｚ）＾の制約条件である。
これら式（９）、式（１０）、及び式（１１）より得られるＤ（ｚ）＾及びＮ（ｚ）＾の制約条件に基づいて、パラメータｃｍ，ｄｍを含む関数を求め、この関数の値を集束させることで、式（７）におけるパラメータｃｍ，ｄｍを求める。
なお、パラメータｃｍ，ｄｍを求めるために、シンプレックス法等を用いることができる。
求めたパラメータｃｍ，ｄｍを上記式（７）に代入することで、式（５）中のパラメータａｍ，ｂｍを求めることができる。
これにより、設定した上限値Ｆｕｐｐｅｒ（ω）、及び下限値Ｆｌｏｗｅｒ（ω）によって制限される条件を満たした雑音伝達関数ＮＴＦ（ｚ）を求めることができる。
これにより、設定した上限値Ｆｕｐｐｅｒ（ω）、及び下限値Ｆｌｏｗｅｒ（ω）によって制限される条件を満たした雑音伝達関数ＮＴＦ（ｚ）を求めることができる。
本実施形態では、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）であって、複数（２つ）の雑音阻止帯域を有する周波数特性とされた雑音伝達関数ＮＴＦ（ｚ）を求める必要がある。
このため、本実施形態では、上限値Ｆｕｐｐｅｒ（ω）、及び下限値Ｆｌｏｗｅｒ（ω）を、２つの雑音阻止帯域、及び雑音阻止帯域外の帯域に応じて適切に設定した上で、雑音伝達関数ＮＴＦ（ｚ）を求める。
このため、本実施形態では、上限値Ｆｕｐｐｅｒ（ω）、及び下限値Ｆｌｏｗｅｒ（ω）を、２つの雑音阻止帯域、及び雑音阻止帯域外の帯域に応じて適切に設定した上で、雑音伝達関数ＮＴＦ（ｚ）を求める。
上記式（１１）より、上限値Ｆｕｐｐｅｒ（ω）に関するＤ（ｚ）＾及びＮ（ｚ）＾の制約条件は、下記式（１２）のように表される。
ここで、本実施形態では、式（１２）に示すように、周波数ωが第１雑音阻止帯域内及び第２雑音阻止帯域内（第１通過帯域内及び第２通過帯域内）の値である場合、上限値Ｆｕｐｐｅｒ（ω）は、係数αの２乗（α２）に設定される。また、周波数ωが両雑音阻止帯域外の値である場合、上限値Ｆｕｐｐｅｒ（ω）は、１．５２に設定される。
また、下限値Ｆｌｏｗｅｒ（ω）に関するＤ（ｚ）＾及びＮ（ｚ）＾の制約条件は、下記式（１３）のように表される。
さらに、下限値Ｆｌｏｗｅｒ（ω）は、式（１４）に示すように、上限値Ｆｕｐｐｅｒ（ω）に、係数β（ω）の２乗（β（ω）２）を乗算することで求められる。つまり、下限値Ｆｌｏｗｅｒ（ω）は、上限値Ｆｕｐｐｅｒ（ω）を基準に設定される。
さらに、下限値Ｆｌｏｗｅｒ（ω）は、式（１４）に示すように、上限値Ｆｕｐｐｅｒ（ω）に、係数β（ω）の２乗（β（ω）２）を乗算することで求められる。つまり、下限値Ｆｌｏｗｅｒ（ω）は、上限値Ｆｕｐｐｅｒ（ω）を基準に設定される。
図３は、ΔΣ変調器１の周波数−振幅特性を示すグラフであり、上限値Ｆｕｐｐｅｒ（ω）と、下限値Ｆｌｏｗｅｒ（ω）の設定の態様の一例を示している。図中、縦軸は振幅を２乗したものの対数を示している。
上限値Ｆｕｐｐｅｒ（ω）及び下限値Ｆｌｏｗｅｒ（ω）は、離散的に設定された周波数それぞれに設定されている。
図３中、丸印は、上限値Ｆｕｐｐｅｒ（ω）が設定されている点、ばつ印は、下限値Ｆｌｏｗｅｒ（ω）が設定されている点を示している。
図３中、破線は、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）を２乗したものの対数を示す線図である。
また、図３中、周波数ｆ１はＲＦ信号Ｕ１の中心周波数であり、周波数ｆ１を含む第１雑音阻止帯域が示されている。また、周波数ｆ２はＲＦ信号Ｕ２の中心周波数であり、周波数ｆ２を含む第２雑音阻止帯域が示されている。
図３中、丸印は、上限値Ｆｕｐｐｅｒ（ω）が設定されている点、ばつ印は、下限値Ｆｌｏｗｅｒ（ω）が設定されている点を示している。
図３中、破線は、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）を２乗したものの対数を示す線図である。
また、図３中、周波数ｆ１はＲＦ信号Ｕ１の中心周波数であり、周波数ｆ１を含む第１雑音阻止帯域が示されている。また、周波数ｆ２はＲＦ信号Ｕ２の中心周波数であり、周波数ｆ２を含む第２雑音阻止帯域が示されている。
図３に示すように、第１雑音阻止帯域内及び第２雑音阻止帯域内の周波数における上限値Ｆｕｐｐｅｒ（ω）は、α２に設定されている。よって、図３における上限値Ｆｕｐｐｅｒ（ω）の値は、１０ｌｏｇ１０α２となっている。なお、αは、０．０１から０．０５の間の値に設定される。
両雑音阻止帯域外の周波数における上限値Ｆｕｐｐｅｒ（ω）は、１．５２に設定されている。よって、図３における上限値Ｆｕｐｐｅｒ（ω）の値は、１０ｌｏｇ１０１．５２となっている。
また、両雑音阻止帯域内の周波数及び両雑音阻止帯域外の周波数における下限値Ｆｌｏｗｅｒ（ω）は、上限値Ｆｕｐｐｅｒ（ω）に、β（ω）２を乗算した値に設定されている。よって、図３における下限値Ｆｌｏｗｅｒ（ω）の値は、上限値Ｆｕｐｐｅｒ（ω）の値から１０ｌｏｇ１０β（ω）２だけ下がった値となっている。なお、β（ω）は、１から１０の間の値に設定される。
また、β（ω）は、周波数ωが両雑音阻止帯域内の周波数である場合と、両雑音阻止帯域外の周波数である場合とで、異なる値に設定される。周波数ωが両雑音阻止帯域内の周波数である場合のβ（ω）は、両雑音阻止帯域外の周波数である場合よりも小さい値に設定される。これにより、周波数ωが両雑音阻止帯域内の周波数である場合における上限値Ｆｕｐｐｅｒ（ω）と、下限値Ｆｌｏｗｅｒ（ω）との差が、両雑音阻止帯域外の周波数である場合よりも小さく設定される。
なお、本実施形態では、上限値Ｆｕｐｐｅｒ（ω）を基準として下限値Ｆｌｏｗｅｒ（ω）を求めた場合を示したが、下限値Ｆｌｏｗｅｒ（ω）は、上限値Ｆｕｐｐｅｒ（ω）に対して独立した値に設定してもよい。
上記のように上限値Ｆｕｐｐｅｒ（ω）と、下限値Ｆｌｏｗｅｒ（ω）とを設定することで、図３に示すように、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）（を２乗したもの）は、第１雑音阻止帯域及び第２雑音阻止帯域を有するとともに、両雑音阻止帯域外の帯域の振幅が必要以上に大きくならないように抑制された周波数−振幅特性となる。
なお、図３に示すように、両雑音阻止帯域、及び両雑音阻止帯域外の帯域に上限値及び下限値を設けることで、得られる雑音伝達関数ＮＴＦ（ｚ）による周波数特性において、両雑音阻止帯域、及び両雑音阻止帯域外の帯域に零点及び極点が設けられる。
特に、本実施形態では、両雑音阻止帯域外の帯域に零点及び極点が設けられており、このため、互いに隣り合う２つの雑音阻止帯域（第１雑音阻止帯域及び第２雑音阻止帯域）の間の帯域に極点及び零点の少なくともいずれか一方が１つ以上設けられる。
上記のように設定した上限値Ｆｕｐｐｅｒ（ω）及び下限値Ｆｌｏｗｅｒ（ω）それぞれに関するＤ（ｚ）＾及びＮ（ｚ）＾の制約条件と、式（９）及び式（１０）によるＤ（ｚ）＾及びＮ（ｚ）＾の制約条件とに基づいて、式（７）におけるパラメータｃｍ，ｄｍを求め、さらに、式（５）中のパラメータａｍ，ｂｍを求めることで、上限値Ｆｕｐｐｅｒ（ω）、及び下限値Ｆｌｏｗｅｒ（ω）によって制限される条件を満たした雑音伝達関数ＮＴＦ（ｚ）が求められる。
なお、本実施形態において求められるΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）の周波数特性は、楕円関数フィルタとしてのフィルタ特性を有する。
なお、本実施形態において求められるΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）の周波数特性は、楕円関数フィルタとしてのフィルタ特性を有する。
なお、Ｄ（ｚ）＾及びＮ（ｚ）＾の制約条件に基づいて、雑音伝達関数ＮＴＦ（ｚ）を求める方法は、例えば、「ＬＡＷＲＥＮＣＥ Ｒ．ＲＡＢＩＮＥＲ，ＮＡＮＣＹ Ｙ．ＧＲＡＨＡＭ，ＡＮＤ ＨＯＷＡＲＤ Ｄ．ＨＥＬＭＳ， 「 Ｌｉｎｅａｒ Ｐｒｏｇｒａｍｍｉｎｇ Ｄｅｓｉｇｎ ｏｆ ＩＩＲ Ｄｉｇｉｔａｌ Ｆｉｌｔｅｒｓ ｗｉｔｈ Ａｒｂｉｔｒａｒｙ Ｍａｇｎｉｔｕｄｅ Ｆｕｎｃｔｉｏｎ 」， ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＡＣＯＵＳＴＩＣＳ， ＳＰＥＥＣＨ， ＡＮＤ ＳＩＧＮＡＬ ＰＲＯＣＥＳＳＩＮＧ， ＶＯＬ． ＡＳＳＰ−２２， ＮＯ． ２， ＡＰＲＩＬ １９７４ ＰＰ．１１７−１２３」に記載された方法に準じている。
上記文献には、一つの通過帯域を有する一般的なローパスフィルタを楕円関数フィルタとして設計する設計方法について記載されている。
本実施形態では、上記文献に記載のフィルタ設計手法を、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）に適用した。
上記文献には、一つの通過帯域を有する一般的なローパスフィルタを楕円関数フィルタとして設計する設計方法について記載されている。
本実施形態では、上記文献に記載のフィルタ設計手法を、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）に適用した。
上記方法によって雑音伝達関数ＮＴＦ（ｚ）が求められると、上記式（２）に基づいて、雑音伝達関数ＮＴＦ（ｚ）から、ループフィルタ６の伝達関数Ｌ（ｚ）が求められる。
この伝達関数Ｌ（ｚ）とされたループフィルタ６は、ＲＦ信号Ｕ１の周波数ｆ１に対応する第１通過帯域及びＲＦ信号Ｕ２の周波数ｆ２に対応する第２通過帯域を有するとともに、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）による周波数特性における帯域であって両通過帯域に対応する両雑音阻止帯域間の帯域に極点及び零点の少なくともいずれか一方が１つ以上設けられるフィルタ特性を有する。
この伝達関数Ｌ（ｚ）とされたループフィルタ６は、ＲＦ信号Ｕ１の周波数ｆ１に対応する第１通過帯域及びＲＦ信号Ｕ２の周波数ｆ２に対応する第２通過帯域を有するとともに、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）による周波数特性における帯域であって両通過帯域に対応する両雑音阻止帯域間の帯域に極点及び零点の少なくともいずれか一方が１つ以上設けられるフィルタ特性を有する。
さらに、この伝達関数Ｌ（ｚ）を２項の和に分解することで得られる各項が、第１フィルタ回路１５及び第２フィルタ回路１６の伝達関数となる。求められた第１フィルタ回路１５及び第２フィルタ回路１６の伝達関数は、制御部１９（図２）によって、第１フィルタ回路１５及び第２フィルタ回路１６に反映される。
これにより、ΔΣ変調器１は、上記方法によって求めた雑音伝達関数ＮＴＦ（ｚ）による周波数−振幅特性となる。
これにより、ΔΣ変調器１は、上記方法によって求めた雑音伝達関数ＮＴＦ（ｚ）による周波数−振幅特性となる。
本実施形態のΔΣ変調器１によれば、当該ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）による周波数特性において、互いに隣り合う両雑音阻止帯域間の帯域に極点及び零点の少なくともいずれか一方が１つ以上設けられるので、この極点又は零点を調整することで、両雑音阻止帯域の間の帯域における振幅が必要以上に大きくならないように抑制することができる。この結果、周波数−振幅特性を適切に設定することができ、両雑音阻止帯域外の量子化雑音が負帰還されてしまうのを抑制できる。これにより、ΔΣ変調器１を安定して動作させることができる。
すなわち、周波数の異なる２つのＲＦ信号を含む出力信号を出力可能なΔΣ変調器１の周波数特性には、２つの雑音阻止帯域と、量子化雑音が抑圧されない雑音阻止帯域帯域以外の帯域が含まれる。さらに、雑音阻止帯域帯域以外の帯域には、両雑音阻止帯域の間に位置する帯域が含まれる。
両雑音阻止帯域間の帯域における振幅は、両雑音阻止帯域が隣接しているために、両雑音阻止帯域からの影響によって他の帯域よりも比較的大きくなる傾向がある。さらに、両雑音阻止帯域が近ければ近いほどその傾向が高まる。
このため、周波数の異なる複数の信号を含む出力信号を出力可能なΔΣ変調器においては、２つの雑音阻止帯域の間の帯域における振幅が必要以上に大きくなることがあり、良好な周波数−振幅特性を得るのが困難な場合があった。
両雑音阻止帯域間の帯域における振幅は、両雑音阻止帯域が隣接しているために、両雑音阻止帯域からの影響によって他の帯域よりも比較的大きくなる傾向がある。さらに、両雑音阻止帯域が近ければ近いほどその傾向が高まる。
このため、周波数の異なる複数の信号を含む出力信号を出力可能なΔΣ変調器においては、２つの雑音阻止帯域の間の帯域における振幅が必要以上に大きくなることがあり、良好な周波数−振幅特性を得るのが困難な場合があった。
特に第５世代移動体通信システムにおいては、３．５ＧＨｚや、４．５ＧＨｚといった周波数帯の使用が考えられており、これらを用いてキャリアアグリゲーションによる高速化を図る場合、使用周波数帯域が１ＧＨｚ程度の間隔で隣接する場合がある。
このような、第５世代移動体通信システムにおいて、周波数の異なる複数の信号を含む出力信号を出力するように構成されたΔΣ変調器を用いてキャリアアグリゲーションを行う場合、２つの使用周波数帯域が１ＧＨｚ程度の間隔で隣接することで、両使用周波数帯域（両雑音阻止帯域）の間の帯域における振幅が他の帯域よりも比較的大きくなってしまうことがある。
このような、第５世代移動体通信システムにおいて、周波数の異なる複数の信号を含む出力信号を出力するように構成されたΔΣ変調器を用いてキャリアアグリゲーションを行う場合、２つの使用周波数帯域が１ＧＨｚ程度の間隔で隣接することで、両使用周波数帯域（両雑音阻止帯域）の間の帯域における振幅が他の帯域よりも比較的大きくなってしまうことがある。
このため、第５世代移動体通信システムにおいてキャリアアグリゲーションを行うために、周波数の異なる複数の信号を含む出力信号を出力するように構成されたΔΣ変調器を用いる場合に、良好な周波数−振幅特性を得るのが特に困難になると考えられる。
これに対して本実施形態のΔΣ変調器１によれば、両雑音阻止帯域の間の帯域に極点及び零点の少なくともいずれか一方が１つ以上設けられるので、この極点又は零点を調整することで、周波数−振幅特性を適切に設定することができる。
これにより、本実施形態のΔΣ変調器１を第５世代移動体通信システムにおいてキャリアアグリゲーションを行うために用いたとしても、周波数−振幅特性を適切に設定することができ、安定動作させることができる。
これにより、本実施形態のΔΣ変調器１を第５世代移動体通信システムにおいてキャリアアグリゲーションを行うために用いたとしても、周波数−振幅特性を適切に設定することができ、安定動作させることができる。
図４は、本実施形態のΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）による周波数−振幅特性の一例を示すグラフである。また、図５Ａは、本実施形態のΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）における極点と零点の配置の一例を示した図である。また、図５Ｂは、第１雑音阻止帯域及び第２雑音阻止帯域を互いに独立して設定したときの雑音伝達関数ＮＴＦ（ｚ）を求めた場合の極点と零点の配置を比較例として示しており、図７で示した雑音伝達関数ＮＴＦ（ｚ）における極点と零点の配置を示した図である。
図４中、雑音伝達関数ＮＴＦ（ｚ）を示す線図の紙面上側に示されている印は、極点及び零点が配置されている周波数を示している印であり、丸印は零点が配置されている周波数を示している。また、ばつ印は極点が配置されている周波数を示している。
図４に示すように、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）による周波数特性において、第１雑音阻止帯域及び第２雑音阻止帯域に零点が設けられている他、両雑音阻止帯域外においても極点及び零点が配置されている。
特に、第１雑音阻止帯域及び第２雑音阻止帯域の間の帯域Ａには、極点が２つ設けられている。
特に、第１雑音阻止帯域及び第２雑音阻止帯域の間の帯域Ａには、極点が２つ設けられている。
また、図５Ｂに示すように、第１雑音阻止帯域及び第２雑音阻止帯域を互いに独立して設定した場合では、両雑音阻止帯域のみに極点を設けたことで、各極点は円周上の特定の部分に集中して配置されている。
一方、本実施形態では、図５Ａに示すように、極点及び零点は円周上及び円周内に点在して配置されており、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）による周波数−振幅特性は、楕円関数フィルタとしてのフィルタ特性が表れている。
一方、本実施形態では、図５Ａに示すように、極点及び零点は円周上及び円周内に点在して配置されており、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）による周波数−振幅特性は、楕円関数フィルタとしてのフィルタ特性が表れている。
図６は、図５Ａで示した本実施形態のΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）の周波数−振幅特性と、図５Ｂで示した雑音伝達関数ＮＴＦ（ｚ）の周波数−振幅特性とを比較した図である。
図６中、実線は、図５Ａで示した本実施形態のΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）を示す線図、破線は、図５Ｂで示した雑音伝達関数ＮＴＦ（ｚ）を示す線図である。
図６中、実線は、図５Ａで示した本実施形態のΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）を示す線図、破線は、図５Ｂで示した雑音伝達関数ＮＴＦ（ｚ）を示す線図である。
図６に示すように、図５Ｂで示した雑音伝達関数ＮＴＦ（ｚ）による周波数−振幅特性では、第１雑音阻止帯域と第２雑音阻止帯域との間の帯域Ａにおける振幅は５ｄＢを超える値となっている。
一方、本実施形態のΔΣ変調器１の周波数−振幅特性では、帯域Ａにおける振幅は０ｄＢ近傍値となっており、必要以上に大きくならないように抑制されていることが判る。
一方、本実施形態のΔΣ変調器１の周波数−振幅特性では、帯域Ａにおける振幅は０ｄＢ近傍値となっており、必要以上に大きくならないように抑制されていることが判る。
以上のように、本実施形態のΔΣ変調器１によれば、雑音伝達関数ＮＴＦ（ｚ）による周波数−振幅特性において、第１雑音阻止帯域及び第２雑音阻止帯域の間の帯域Ａに極点が２つ設けられており、この極点を適切に調整することで、帯域Ａにおける振幅が必要以上に大きくならないように抑制することができ、良好な周波数−振幅特性を得ることができる。
〔その他〕
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
上記実施形態では、周波数の異なる（周波数が隣り合う）２つのＲＦ信号Ｕ１，Ｕ２を含む出力信号を出力可能なΔΣ変調器１を示したが、周波数が異なるより多数の入力信号を含む出力信号を出力可能なΔΣ変調器であっても同様であり、良好な周波数−振幅特性を得ることができる。
つまり、第１加算器５が３つ以上の入力信号を加算可能であり、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）が、ループフィルタ６によって、各入力信号の周波数に対応する雑音阻止帯域を有する周波数−振幅特性となるように設定された場合においても、互いに隣り合う雑音阻止帯域の間に極点を設ければ、良好な周波数−振幅特性を得ることができる。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
上記実施形態では、周波数の異なる（周波数が隣り合う）２つのＲＦ信号Ｕ１，Ｕ２を含む出力信号を出力可能なΔΣ変調器１を示したが、周波数が異なるより多数の入力信号を含む出力信号を出力可能なΔΣ変調器であっても同様であり、良好な周波数−振幅特性を得ることができる。
つまり、第１加算器５が３つ以上の入力信号を加算可能であり、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）が、ループフィルタ６によって、各入力信号の周波数に対応する雑音阻止帯域を有する周波数−振幅特性となるように設定された場合においても、互いに隣り合う雑音阻止帯域の間に極点を設ければ、良好な周波数−振幅特性を得ることができる。
上記実施形態では、ΔΣ変調器１の雑音伝達関数ＮＴＦ（ｚ）による周波数特性において、第１雑音阻止帯域及び第２雑音阻止帯域の間の帯域Ａ（図４）に極点が２つ設けられた場合を例示したが、帯域Ａに設けられる極点は１つであってもよい。また、１つ以上の零点が帯域Ａに設けられていてもよい。さらに、極点と零点の両方が帯域Ａに設けられていてもよい。
また、上記実施形態では、ΔΣ変調器１の周波数特性は、楕円関数フィルタとしてのフィルタ特性としたが、準楕円関数フィルタとしてのフィルタ特性としてもよい。
この場合においても、第１雑音阻止帯域及び第２雑音阻止帯域の間の帯域に、極点及び零点の少なくともいずれか一方が１つ以上設けられ、これにより、良好な周波数−振幅特性を得ることができる。
この場合においても、第１雑音阻止帯域及び第２雑音阻止帯域の間の帯域に、極点及び零点の少なくともいずれか一方が１つ以上設けられ、これにより、良好な周波数−振幅特性を得ることができる。
上記実施形態では、ループフィルタ６を２つのフィルタ回路を並列に接続して構成した場合を例示したが、より多数のフィルタ回路を用いて構成してもよい。また、複数のフィルタ回路を直列に接続してループフィルタ６を構成してもよい。
本発明の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
１ ΔΣ変調器
２ａ，２ｂ 入力ポート
４ 出力ポート
５ 第１加算器
６ ループフィルタ
７ 第２加算器
８ 量子化器
９ 差分器
１０ 経路
１５ 第１フィルタ回路
１６ 第２フィルタ回路
１８ 第３加算器
１９ 制御部
２０ 分岐部
１００ 送信機
１０２，１０３ 直交変調部
１０４ 伝送路
１０５ 第１バンドパスフィルタ
１０６ 第２バンドパスフィルタ
２ａ，２ｂ 入力ポート
４ 出力ポート
５ 第１加算器
６ ループフィルタ
７ 第２加算器
８ 量子化器
９ 差分器
１０ 経路
１５ 第１フィルタ回路
１６ 第２フィルタ回路
１８ 第３加算器
１９ 制御部
２０ 分岐部
１００ 送信機
１０２，１０３ 直交変調部
１０４ 伝送路
１０５ 第１バンドパスフィルタ
１０６ 第２バンドパスフィルタ
Claims (8)
- ΔΣ変調器であって、
周波数が隣り合う第１入力信号と第２入力信号とを加算する第１加算器と、
ループフィルタと、
前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、
前記第２加算器の出力に基づいて量子化データを生成する量子化器と、
前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記差分を前記ループフィルタへ与える差分器と、を備え、
前記ループフィルタは、前記第１入力信号の周波数に対応する第１通過帯域と第２入力信号の周波数に対応する第２通過帯域とを有するとともに、前記ΔΣ変調器の周波数特性において、第１通過帯域に対応する第１雑音阻止帯域と第２通過帯域に対応する第２雑音阻止帯域との間に、極点及び零点の少なくともいずれか一方が１つ以上設けられるフィルタ特性を有する
ΔΣ変調器。 - 前記周波数特性は、楕円関数フィルタ又は準楕円関数フィルタとしてのフィルタ特性である
請求項１に記載のΔΣ変調器。 - 前記周波数特性を定める雑音伝達関数の絶対値が２以下である
請求項１又は請求項２に記載のΔΣ変調器。 - 前記雑音伝達関数の絶対値が１．５以下である
請求項３に記載のΔΣ変調器。 - 前記周波数特性は、楕円関数フィルタ又は準楕円関数フィルタとしてのフィルタ特性であり、
前記雑音伝達関数の絶対値が１．５以下である
請求項１に記載のΔΣ変調器。 - 請求項１から請求項５のいずれか一項に記載のΔΣ変調器と、
前記量子化器の出力が与えられる送信部と、を備えている
送信機。 - 周波数が隣り合う第１入力信号及び第２入力信号に対してΔΣ変調を行うΔΣ変調器に用いられる半導体集積回路であって、
前記第１入力信号と前記第２入力信号とを加算する第１加算器と、
ループフィルタと、
前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、
前記第２加算器の出力に基づいて量子化データを生成する量子化器と、
前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記差分を前記ループフィルタへ与える差分器と、を備え、
前記ループフィルタは、前記第１入力信号の周波数に対応する第１通過帯域と第２入力信号の周波数に対応する第２通過帯域とを有するとともに、前記ΔΣ変調器の周波数特性において、第１通過帯域に対応する第１雑音阻止帯域と第２通過帯域に対応する第２雑音阻止帯域との間に、極点及び零点の少なくともいずれか一方が１つ以上設けられるフィルタ特性を有する
半導体集積回路。 - 周波数が隣り合う第１入力信号及び第２入力信号を表すデータに対して行うΔΣ変調の歪補償処理をコンピュータに実行させるためのコンピュータプログラムであって、
コンピュータに
前記複数の入力信号を加算する第１加算ステップと、
前記第１加算ステップの出力とループフィルタの出力とを加算する第２加算ステップと、
前記第２加算ステップの出力に基づいて量子化データを生成する量子化データ生成ステップと、
前記量子化データ生成ステップの出力をフィードバックしたフィードバック信号と前記第１加算ステップの出力との差分を求め、前記差分を前記ループフィルタへ出力する差分ステップと、
を含む処理を実行させるコンピュータプログラムであり、
前記ループフィルタは、前記第１入力信号の周波数に対応する第１通過帯域と第２入力信号の周波数に対応する第２通過帯域とを有するとともに、前記ΔΣ変調器の周波数特性において、第１通過帯域に対応する第１雑音阻止帯域と第２通過帯域に対応する第２雑音阻止帯域との間に、極点及び零点の少なくともいずれか一方が１つ以上設けられるフィルタ特性を有する
コンピュータプログラム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017236348 | 2017-12-08 | ||
| JP2017236348 | 2017-12-08 | ||
| PCT/JP2018/029746 WO2019111446A1 (ja) | 2017-12-08 | 2018-08-08 | Δς変調器、送信機、半導体集積回路、及びコンピュータプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019111446A1 JPWO2019111446A1 (ja) | 2020-12-24 |
| JP6973503B2 true JP6973503B2 (ja) | 2021-12-01 |
Family
ID=66750889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019557997A Active JP6973503B2 (ja) | 2017-12-08 | 2018-08-08 | Δς変調器、送信機、半導体集積回路、及びコンピュータプログラム |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6973503B2 (ja) |
| WO (1) | WO2019111446A1 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5598561B2 (ja) * | 2013-02-27 | 2014-10-01 | 住友電気工業株式会社 | Δς変調器及び通信装置 |
| WO2018123250A1 (ja) * | 2016-12-28 | 2018-07-05 | 住友電気工業株式会社 | Δς変調器、送信機、半導体集積回路、処理方法、及びコンピュータプログラム |
-
2018
- 2018-08-08 JP JP2019557997A patent/JP6973503B2/ja active Active
- 2018-08-08 WO PCT/JP2018/029746 patent/WO2019111446A1/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2019111446A1 (ja) | 2020-12-24 |
| WO2019111446A1 (ja) | 2019-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5598561B2 (ja) | Δς変調器及び通信装置 | |
| JP4776681B2 (ja) | 反共振成分相殺手段を備える帯域通過シグマ・デルタ変調器 | |
| Kalathil et al. | Efficient design of non-uniform cosine modulated filter banks for digital hearing aids | |
| US7042375B1 (en) | System and method using dither to tune a filter | |
| US9344111B2 (en) | N-order noise shaper | |
| JP7006689B2 (ja) | Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム | |
| JP6973503B2 (ja) | Δς変調器、送信機、半導体集積回路、及びコンピュータプログラム | |
| US9639203B2 (en) | Touch control detection system, delta-sigma modulator and modulating method thereof | |
| Risbo | On the design of tone-free/spl Sigma//spl Delta/modulators | |
| CN109842421B (zh) | 频谱整形器装置和方法以及非暂时性计算机可读介质 | |
| JP6996517B2 (ja) | Δς変調器、送信機、半導体集積回路、処理方法、及びコンピュータプログラム | |
| USRE44879E1 (en) | Phase locked loop, transceiver device and method for generating an oscillator signal | |
| CN111656743B (zh) | 混合多层信号分解方法及装置 | |
| JP2023063841A (ja) | Δς変調器、送信機、半導体集積回路、及びコンピュータプログラム | |
| JP6623914B2 (ja) | 送信システム、送信装置、及び通信システム | |
| JP2014225922A (ja) | Δς変調器及び通信装置 | |
| JP2007243394A (ja) | 信号処理装置 | |
| WO2013183534A1 (ja) | 無線送信機、及び信号処理装置 | |
| WO2018123145A1 (ja) | Δς変調器、送信機、半導体集積回路、処理方法、システム、及びコンピュータプログラム | |
| JP2025068689A (ja) | Δς変調器及びδς変調方法 | |
| US10615819B1 (en) | Modified pi-sigma-delta-modulator based digital signal processing system for wide-band applications | |
| JP2014014066A (ja) | 信号変換装置、信号出力装置、及び送信機 | |
| JP6364939B2 (ja) | 通信装置 | |
| Nagahara et al. | Optimal noise shaping in Δ∑ Modulators via generalized KYP lemma | |
| JP2013201741A (ja) | 信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211018 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6973503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |