Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6975200B2 - Multilayer ceramic capacitors and their manufacturing methods - Google Patents
[go: Go Back, main page]

JP6975200B2 - Multilayer ceramic capacitors and their manufacturing methods - Google Patents

Multilayer ceramic capacitors and their manufacturing methods Download PDF

Info

Publication number
JP6975200B2
JP6975200B2 JP2019099212A JP2019099212A JP6975200B2 JP 6975200 B2 JP6975200 B2 JP 6975200B2 JP 2019099212 A JP2019099212 A JP 2019099212A JP 2019099212 A JP2019099212 A JP 2019099212A JP 6975200 B2 JP6975200 B2 JP 6975200B2
Authority
JP
Japan
Prior art keywords
internal electrodes
side margin
laminated
ceramic capacitor
cover portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019099212A
Other languages
Japanese (ja)
Other versions
JP2019161235A (en
Inventor
高太郎 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016168334A external-priority patent/JP2018037492A/en
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019099212A priority Critical patent/JP6975200B2/en
Publication of JP2019161235A publication Critical patent/JP2019161235A/en
Application granted granted Critical
Publication of JP6975200B2 publication Critical patent/JP6975200B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、サイドマージン部が後付けされる積層セラミックコンデンサ及びその製造方法に関する。 The present invention relates to a monolithic ceramic capacitor to which a side margin portion is retrofitted and a method for manufacturing the same.

近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する大容量化等の要望がますます強くなってきている。この要望に応えるためには、例えば、積層セラミックコンデンサの内部電極の交差面積を極力大きくすることが有効である。 In recent years, as electronic devices have become smaller and have higher performance, there has been an increasing demand for larger capacities for multilayer ceramic capacitors used in electronic devices. In order to meet this demand, for example, it is effective to increase the crossing area of the internal electrodes of the monolithic ceramic capacitor as much as possible.

内部電極の交差面積を大きくするためには、内部電極を側面に露出させた積層チップに、内部電極の周囲の絶縁性を確保するためのサイドマージン部を後付けする手法が有効である。これにより、サイドマージン部を薄く形成することが可能となり、内部電極の交差面積を相対的に大きくとることができる。 In order to increase the cross-sectional area of the internal electrodes, it is effective to add a side margin portion for ensuring the insulating property around the internal electrodes to the laminated chip in which the internal electrodes are exposed on the side surface. As a result, the side margin portion can be formed thinly, and the crossing area of the internal electrodes can be made relatively large.

一方、積層チップの側面にサイドマージン部が後付けされた積層セラミックコンデンサでは、製造過程で積層チップの側面に内部電極由来の異物等が付着したりすることがある。これにより、積層チップの側面で、内部電極同士が互いに導通し合い、内部電極間の短絡不良が発生するおそれがある。 On the other hand, in a laminated ceramic capacitor having a side margin portion attached to the side surface of the laminated chip, foreign matter derived from an internal electrode may adhere to the side surface of the laminated chip during the manufacturing process. As a result, the internal electrodes may conduct each other on the side surface of the laminated chip, and a short-circuit defect between the internal electrodes may occur.

この問題に対処するためには、例えば特許文献1に記載の発明のように、内部電極の端部に導電性の低い酸化領域を形成することで、積層チップの側面における内部電極間の短絡不良を防止することができる。 In order to deal with this problem, for example, as in the invention described in Patent Document 1, a short-circuit defect between the internal electrodes on the side surface of the laminated chip is formed by forming an oxidation region having low conductivity at the end of the internal electrode. Can be prevented.

特開2009−016796号公報Japanese Unexamined Patent Publication No. 2009-016796

積層セラミックコンデンサでは、積層チップの側面にサイドマージン部が後付けされる場合に限らず、焼成時の不均一な収縮挙動などにより内部電極が変形することがある。内部電極の変形は、内部電極の端部において発生しやすい。このような内部電極の変形により、隣接する内部電極の端部同士が接触する場合がある。 In a multilayer ceramic capacitor, the internal electrode may be deformed due to non-uniform shrinkage behavior during firing, not only when the side margin portion is retrofitted to the side surface of the laminated chip. Deformation of the internal electrode is likely to occur at the end of the internal electrode. Due to such deformation of the internal electrodes, the ends of adjacent internal electrodes may come into contact with each other.

この場合、特許文献1に記載の発明のように、内部電極の端部に酸化領域を形成することで内部電極間の短絡不良を防止しようとすると、内部電極の端部における酸化領域を広く確保する必要がある。これにより、各内部電極における容量形成に寄与する領域の面積が小さくなるため、積層セラミックコンデンサの容量が低下する。 In this case, as in the invention described in Patent Document 1, if an attempt is made to prevent a short-circuit defect between the internal electrodes by forming an oxidized region at the end of the internal electrode, a wide oxidized region is secured at the end of the internal electrode. There is a need to. As a result, the area of the region contributing to the capacitance formation in each internal electrode becomes small, so that the capacitance of the multilayer ceramic capacitor decreases.

以上のような事情に鑑み、本発明の目的は、短絡不良の抑制と、容量の確保と、を両立可能な積層セラミックコンデンサ及びその製造方法を提供することにある。 In view of the above circumstances, an object of the present invention is to provide a monolithic ceramic capacitor capable of suppressing short circuit defects and securing a capacity, and a method for manufacturing the same.

上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、積層部と、サイドマージン部と、を具備する。
上記積層部は、第1の方向に積層された複数のセラミック層、及び上記複数のセラミック層の間に配置されニッケルを主成分とする複数の内部電極を有する容量形成部と、上記容量形成部を上記第1の方向から被覆するカバー部と、を有する。
上記サイドマージン部は、上記積層部を上記第1の方向に直交する第2の方向から被覆する。
上記複数の内部電極は、上記サイドマージン部に隣接し、ニッケルと共に酸化物を形成する金属元素が偏在している酸化領域を有する。
上記容量形成部は、上記カバー部に隣接する第1の部分と、上記第1の部分に上記第1の方向に隣接し、上記酸化領域の上記第2の方向の寸法が上記第1の部分よりも小さい第2の部分と、から構成される。
In order to achieve the above object, the multilayer ceramic capacitor according to one embodiment of the present invention includes a laminated portion and a side margin portion.
The laminated portion includes a plurality of ceramic layers laminated in the first direction, a capacitance forming portion arranged between the plurality of ceramic layers and having a plurality of internal electrodes containing nickel as a main component, and the capacitance forming portion. It has a cover portion for covering the above first direction.
The side margin portion covers the laminated portion from a second direction orthogonal to the first direction.
The plurality of internal electrodes have an oxidation region adjacent to the side margin portion and in which metal elements forming an oxide together with nickel are unevenly distributed.
The capacity forming portion is adjacent to the first portion adjacent to the cover portion and the first portion in the first direction, and the dimension of the oxidation region in the second direction is the first portion. It consists of a second part, which is smaller than.

この構成によれば、複数の内部電極はサイドマージン部に隣接している酸化領域を有する。これにより、積層部の側面における異物等を介した内部電極同士の導通が抑制されるため、内部電極間の短絡不良が抑制される。
また、上記構成によれば、内部電極が変形しやすい第1の部分における酸化領域が広く、内部電極が変形しにくい第2の部分における酸化領域が狭くなっている。これにより、第1の部分において、隣接する内部電極同士が接触することによる内部電極同士の導通が効果的に抑制される。従って、積層セラミックコンデンサの短絡不良が抑制される。
この一方で、第2の部分における酸化領域が狭くなっていることから、第2の部分の容量損失が抑制される。これにより、積層セラミックコンデンサは容量を確保することもできる。
According to this configuration, the plurality of internal electrodes have an oxidation region adjacent to the side margin portion. As a result, conduction between the internal electrodes via foreign matter or the like on the side surface of the laminated portion is suppressed, so that short-circuit defects between the internal electrodes are suppressed.
Further, according to the above configuration, the oxidation region in the first portion where the internal electrode is easily deformed is wide, and the oxidation region in the second portion where the internal electrode is not easily deformed is narrow. As a result, in the first portion, the conduction between the internal electrodes due to the contact between the adjacent internal electrodes is effectively suppressed. Therefore, short-circuit defects of the monolithic ceramic capacitor are suppressed.
On the other hand, since the oxidation region in the second portion is narrowed, the capacity loss in the second portion is suppressed. As a result, the capacity of the monolithic ceramic capacitor can be secured.

上記金属元素は、マグネシウム及びマンガンの少なくとも一方であってもよい。 The metal element may be at least one of magnesium and manganese.

本発明の一形態に係る積層セラミックコンデンサの製造方法では、第1の方向に積層された複数のセラミック層、及び上記複数のセラミック層の間に配置されニッケルを主成分とする複数の内部電極を有する容量形成部と、上記容量形成部を上記第1の方向から被覆し、上記第1の方向の厚みが15μm以下であるカバー部と、上記第1の方向と直交する第2の方向を向き、上記複数の内部電極が露出する側面と、を有する未焼成の積層チップが作製される。
ニッケルと共に酸化物を形成する金属元素を含み、上記金属元素の濃度が上記カバー部の上記金属元素の濃度以下であり、上記第2の方向の厚みが15μm以下であるサイドマージン部で、上記側面を上記第2の方向から被覆することにより、未焼成の素体が作製される。
上記未焼成の素体が焼成される。
In the method for manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention, a plurality of ceramic layers laminated in the first direction and a plurality of internal electrodes arranged between the plurality of ceramic layers and containing nickel as a main component are provided. The capacitance forming portion to have and the covering portion covering the capacitance forming portion from the first direction and having a thickness of 15 μm or less in the first direction are oriented in a second direction orthogonal to the first direction. An unfired laminated chip having the above-mentioned side surface where the plurality of internal electrodes are exposed is produced.
A side margin portion containing a metal element that forms an oxide together with nickel, the concentration of the metal element being equal to or less than the concentration of the metal element in the cover portion, and the thickness in the second direction being 15 μm or less. Is coated from the second direction, so that an unfired element body is produced.
The unfired element is fired.

上記製造方法によれば、カバー部の第1の方向の厚みが15μm以下であり、サイドマージン部の第2の方向の厚みが15μm以下である。
また、カバー部のニッケルと共に酸化物を形成する金属元素の濃度は、サイドマージン部の当該金属元素の濃度以上である。
According to the above manufacturing method, the thickness of the cover portion in the first direction is 15 μm or less, and the thickness of the side margin portion in the second direction is 15 μm or less.
Further, the concentration of the metal element forming an oxide together with nickel in the cover portion is equal to or higher than the concentration of the metal element in the side margin portion.

これにより、未焼成の素体の焼成時において、容量形成部の稜部付近の内部電極の端部に他の内部電極の端部よりも、ニッケルと共に酸化物を形成する金属元素と、酸素が多く供給される。
従って、容量形成部の稜部付近の内部電極の端部に、他の内部電極の端部よりも金属元素を含む複合酸化物が多く形成するため、酸化領域が広くなる。よって、焼成後の容量形成部の稜部付近において、隣接する内部電極の端部同士が接触することによる内部電極同士の導通が効果的に抑制される。従って、積層セラミックコンデンサの短絡不良が抑制される。
As a result, when the unfired element is fired, the metal element that forms an oxide together with nickel and oxygen are added to the end of the internal electrode near the ridge of the capacitance forming portion rather than the end of the other internal electrodes. Many are supplied.
Therefore, more composite oxides containing metal elements are formed at the end of the internal electrode near the ridge of the capacitance forming portion than at the ends of the other internal electrodes, so that the oxidation region becomes wider. Therefore, in the vicinity of the ridge portion of the capacitance forming portion after firing, the conduction between the internal electrodes due to the contact between the ends of the adjacent internal electrodes is effectively suppressed. Therefore, short-circuit defects of the monolithic ceramic capacitor are suppressed.

この一方で、未焼成の素体の焼成時において、容量形成部の稜部付近の内部電極の端部に他の内部電極の端部よりも金属元素が多く供給されることから、容量形成部の中央付近に位置する内部電極の端部における金属元素の供給量が相対的に少ない。
これにより、容量形成部の中央付近に位置する内部電極の端部に形成される酸化領域が狭くなるため、容量形成部の中央付近における容量損失が抑制される。従って、積層セラミックコンデンサは容量を確保することもできる。
On the other hand, when the unfired element is fired, more metal elements are supplied to the end of the internal electrode near the ridge of the capacity forming portion than to the ends of other internal electrodes, so that the capacity forming portion is formed. The amount of metal element supplied at the end of the internal electrode located near the center of the is relatively small.
As a result, the oxidation region formed at the end of the internal electrode located near the center of the capacitance forming portion is narrowed, so that the capacitance loss near the center of the capacitance forming portion is suppressed. Therefore, the monolithic ceramic capacitor can also secure the capacity.

上記未焼成の素体を焼成することにより、上記複数の内部電極に、上記サイドマージン部に隣接し、上記金属元素が偏在する酸化領域が形成されてもよい。
上記容量形成部において、上記カバー部に隣接する第1の部分では、上記第1の部分に上記第1の方向に隣接する第2の部分よりも、上記酸化領域の上記第2の方向の寸法を大きくしてもよい。
By firing the unfired element body, an oxidation region adjacent to the side margin portion and in which the metal element is unevenly distributed may be formed on the plurality of internal electrodes.
In the capacity forming portion, in the first portion adjacent to the cover portion, the dimension of the oxidation region in the second direction is larger than that of the second portion adjacent to the first portion in the first direction. May be increased.

上記金属元素は、マグネシウム及びマンガンの少なくとも一方であってもよい。 The metal element may be at least one of magnesium and manganese.

短絡不良の抑制と、容量の確保と、を両立可能な積層セラミックコンデンサ及びその製造方法を提供することができる。 It is possible to provide a monolithic ceramic capacitor capable of suppressing short-circuit defects and securing a capacity, and a method for manufacturing the same.

本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。It is a perspective view of the multilayer ceramic capacitor which concerns on one Embodiment of this invention. 上記積層セラミックコンデンサの図1のA−A'線に沿った断面図である。It is sectional drawing along the AA' line of FIG. 1 of the said monolithic ceramic capacitor. 上記積層セラミックコンデンサの図1のB−B'線に沿った断面図である。It is sectional drawing along the BB'line of FIG. 1 of the said monolithic ceramic capacitor. 上記積層セラミックコンデンサの図3の領域Pを拡大して示す模式図である。It is a schematic diagram which enlarges and shows the region P of FIG. 3 of the said monolithic ceramic capacitor. 従来の積層セラミックコンデンサの素体の拡大断面図である。It is an enlarged sectional view of the element body of the conventional multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the said monolithic ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す平面図である。It is a top view which shows the manufacturing process of the said monolithic ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view which shows the manufacturing process of the said monolithic ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す平面図である。It is a top view which shows the manufacturing process of the said monolithic ceramic capacitor. 積層セラミックコンデンサの製造過程を示す断面図である。It is sectional drawing which shows the manufacturing process of a multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view which shows the manufacturing process of the said monolithic ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view which shows the manufacturing process of the said monolithic ceramic capacitor.

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The drawings show X-axis, Y-axis, and Z-axis that are orthogonal to each other as appropriate. The X-axis, Y-axis, and Z-axis are common in all drawings.

[積層セラミックコンデンサ10の全体構成]
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB−B'線に沿った断面図である。
[Overall configuration of multilayer ceramic capacitor 10]
FIGS. 1 to 3 are views showing a multilayer ceramic capacitor 10 according to an embodiment of the present invention. FIG. 1 is a perspective view of the monolithic ceramic capacitor 10. FIG. 2 is a cross-sectional view of the monolithic ceramic capacitor 10 along the AA'line of FIG. FIG. 3 is a cross-sectional view of the monolithic ceramic capacitor 10 along the line BB'of FIG.

積層セラミックコンデンサ10は、素体11と、第1外部電極14と、第2外部電極15と、を具備する。
素体11は、典型的には、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を有する。素体11の各面を接続する稜部は面取りされている。なお、素体11の形状はこのような形状に限定されない。例えば、素体11の各面は曲面であってもよく、素体11は全体として丸みを帯びた形状であってもよい。
第1及び第2外部電極14,15は、素体11のX軸方向両端面を覆い、X軸方向両端面に接続する4つの面に延出している。これにより、第1及び第2外部電極14,15のいずれにおいても、X−Z平面に平行な断面及びX−Y軸に平行な断面の形状がU字状となっている。
The monolithic ceramic capacitor 10 includes a body 11, a first external electrode 14, and a second external electrode 15.
The element 11 typically has two sides oriented in the Y-axis direction and two main surfaces oriented in the Z-axis direction. The ridge connecting each surface of the element 11 is chamfered. The shape of the element body 11 is not limited to such a shape. For example, each surface of the element body 11 may be a curved surface, and the element body 11 may have a rounded shape as a whole.
The first and second external electrodes 14 and 15 cover both end faces in the X-axis direction of the element body 11 and extend to four surfaces connected to both end faces in the X-axis direction. As a result, in both the first and second external electrodes 14 and 15, the cross section parallel to the XY plane and the cross section parallel to the XY axis are U-shaped.

素体11は、積層部16と、サイドマージン部17と、を有する。
積層部16は、X−Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。
The element body 11 has a laminated portion 16 and a side margin portion 17.
The laminated portion 16 has a structure in which a plurality of flat plate-shaped ceramic layers extending along an XY plane are laminated in the Z-axis direction.

積層部16は、容量形成部18と、カバー部19と、を有する。
容量形成部18は、複数の第1内部電極12と、複数の第2内部電極13と、を有する。第1及び第2内部電極12,13は、複数のセラミック層の間に、Z軸方向に沿って交互に配置されている。第1内部電極12は、第1外部電極14に接続され、第2外部電極15から絶縁されている。第2内部電極13は、第2外部電極15に接続され、第1外部電極14から絶縁されている。
The laminated portion 16 has a capacity forming portion 18 and a cover portion 19.
The capacitance forming unit 18 has a plurality of first internal electrodes 12 and a plurality of second internal electrodes 13. The first and second internal electrodes 12 and 13 are alternately arranged along the Z-axis direction between the plurality of ceramic layers. The first internal electrode 12 is connected to the first external electrode 14 and is insulated from the second external electrode 15. The second internal electrode 13 is connected to the second external electrode 15 and is insulated from the first external electrode 14.

第1及び第2内部電極12,13は、それぞれ導電性材料からなり、積層セラミックコンデンサ10の内部電極として機能する。当該導電性材料としては、ニッケル(Ni)を主成分とする金属材料が採用される。 The first and second internal electrodes 12 and 13 are made of conductive materials, respectively, and function as internal electrodes of the multilayer ceramic capacitor 10. As the conductive material, a metal material containing nickel (Ni) as a main component is adopted.

容量形成部18は、図2及び図3に示すように、カバー部19に隣接する第1の部分18aと、第1の部分18aにZ軸方向に隣接する第2の部分18bと、から構成される。つまり、第1の部分18aは容量形成部18のZ軸方向両端部を構成し、第2の部分18bは容量形成部18のZ軸方向中央部を構成する。 As shown in FIGS. 2 and 3, the capacitance forming portion 18 includes a first portion 18a adjacent to the cover portion 19 and a second portion 18b adjacent to the first portion 18a in the Z-axis direction. Will be done. That is, the first portion 18a constitutes both ends of the capacitance forming portion 18 in the Z-axis direction, and the second portion 18b constitutes the central portion of the capacitance forming portion 18 in the Z-axis direction.

第1の部分18aは、図3に示すようにZ軸方向からカバー部19に被覆され、Y軸方向からサイドマージン部17に被覆される。第2の部分18bは、同図に示すようにZ軸方向から第1の部分18aに被覆され、Y軸方向からサイドマージン部17に被覆される。 As shown in FIG. 3, the first portion 18a is covered with the cover portion 19 from the Z-axis direction and is covered with the side margin portion 17 from the Y-axis direction. As shown in the figure, the second portion 18b is covered with the first portion 18a from the Z-axis direction and is covered with the side margin portion 17 from the Y-axis direction.

容量形成部18は、セラミックスによって形成されている。容量形成部18では、第1内部電極12と第2内部電極13との間の各セラミック層の容量を大きくするため、セラミック層を構成する材料として高誘電率の材料が用いられる。容量形成部18を構成する材料としては、例えば、チタン酸バリウム(BaTiO)系材料の多結晶体、つまりバリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の多結晶体を用いることができる。 The capacitance forming portion 18 is formed of ceramics. In the capacitance forming portion 18, a material having a high dielectric constant is used as a material constituting the ceramic layer in order to increase the capacitance of each ceramic layer between the first internal electrode 12 and the second internal electrode 13. As the material constituting the capacitance forming portion 18, for example, a polycrystal of barium titanate (BaTIO 3 ) -based material, that is, a polycrystal having a perovskite structure containing barium (Ba) and titanium (Ti) can be used. ..

また、容量形成部18を構成する材料は、チタン酸バリウム(BaTiO)系以外にも、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系又は酸化チタン(TiO)系材料等の多結晶体であってもよい。 The material constituting the capacitance forming portion 18 is not only barium titanate (BaTIO 3 ) -based, but also strontium titanate (SrTiO 3 ) -based, calcium titanate (CaTIO 3 ) -based, and magnesium titanate (MgTIO 3 ) -based. , Calcium zircate (CaZrO 3 ) -based, calcium titanate (Ca (Zr, Ti) O 3 ) -based, barium titanate (BaZrO 3 ) -based or titanium oxide (TIO 2 ) -based polycrystals. There may be.

カバー部19は、X−Y平面に沿って延びる平板状であり、容量形成部18のZ軸方向上下面をそれぞれ覆っている。カバー部19には、第1及び第2内部電極12,13が設けられていない。 The cover portion 19 has a flat plate shape extending along the XY plane and covers the upper and lower surfaces of the capacitance forming portion 18 in the Z-axis direction. The cover portion 19 is not provided with the first and second internal electrodes 12 and 13.

サイドマージン部17は、図3に示すように、容量形成部18及びカバー部19のY軸方向を向いた両側面S1,S2に形成されている。 As shown in FIG. 3, the side margin portion 17 is formed on both side surfaces S1 and S2 of the capacitance forming portion 18 and the cover portion 19 facing in the Y-axis direction.

このように、素体11において、容量形成部18の第1及び第2外部電極14,15が設けられたX軸方向両端面以外の面がサイドマージン部17及びカバー部19によって覆われている。サイドマージン部17及びカバー部19は、主に、容量形成部18の周囲を保護し、第1及び第2内部電極12,13の絶縁性を確保する機能を有する。 As described above, in the element body 11, the surfaces other than the X-axis direction end faces provided with the first and second external electrodes 14 and 15 of the capacitance forming portion 18 are covered with the side margin portion 17 and the cover portion 19. .. The side margin portion 17 and the cover portion 19 mainly have a function of protecting the periphery of the capacitance forming portion 18 and ensuring the insulating properties of the first and second internal electrodes 12 and 13.

サイドマージン部17及びカバー部19も、セラミックスによって形成されている。サイドマージン部17及びカバー部19を形成する材料は絶縁性セラミックスであり、容量形成部18と同種の組成系の誘電体を用いることにより素体11における内部応力が抑制される。 The side margin portion 17 and the cover portion 19 are also formed of ceramics. The material forming the side margin portion 17 and the cover portion 19 is insulating ceramics, and the internal stress in the element 11 is suppressed by using a dielectric having the same composition system as the capacitance forming portion 18.

サイドマージン部17、カバー部19及び容量形成部18は、例えば、マグネシウム(Mg)、マンガン(Mn)、アルミニウム(Al)、カルシウム(Ca)、バナジウム(V)、クロム(Cr)、ジルコニウム(Zr)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニオブ(Nb)、ケイ素(Si)、ホウ素(B)、イットリウム(Y)、ユーロピウム(Eu)、ガドリニウム(Gd)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、イッテルビウム(Yb)、リチウム(Li)、カリウム(K)、ナトリウム(Na)などの金属元素を更に含有してもよい。 The side margin portion 17, the cover portion 19, and the capacitance forming portion 18 are, for example, magnesium (Mg), manganese (Mn), aluminum (Al), calcium (Ca), vanadium (V), chromium (Cr), zirconium (Zr). ), Molybdenum (Mo), Tungsten (W), Tantal (Ta), Niob (Nb), Silicon (Si), Boron (B), Ittrium (Y), Europium (Eu), Gadolinium (Gd), Dysprosium (Dy) ), Holmium (Ho), Elbium (Er), Itterbium (Yb), Lithium (Li), Potassium (K), Sodium (Na) and other metal elements may be further contained.

上記の構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。 With the above configuration, in the monolithic ceramic capacitor 10, when a voltage is applied between the first external electrode 14 and the second external electrode 15, a plurality of layers between the first internal electrode 12 and the second internal electrode 13 are applied. A voltage is applied to the ceramic layer. As a result, in the multilayer ceramic capacitor 10, electric charges corresponding to the voltage between the first external electrode 14 and the second external electrode 15 are stored.

なお、本実施形態に係る積層セラミックコンデンサ10は、積層部16及びサイドマージン部17を備えていればよく、その他の構成について適宜変更可能である。例えば、第1及び第2内部電極12,13の枚数は、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
また、図2,3では、第1及び第2内部電極12,13の対向状態を見やすくするために、第1及び第2内部電極12,13の枚数をそれぞれ4枚に留めている。しかし、実際には、積層セラミックコンデンサ10の容量を確保するために、より多くの第1及び第2内部電極12,13が設けられている。
The laminated ceramic capacitor 10 according to the present embodiment may be provided with the laminated portion 16 and the side margin portion 17, and other configurations can be appropriately changed. For example, the number of the first and second internal electrodes 12 and 13 can be appropriately determined according to the size and performance required for the multilayer ceramic capacitor 10.
Further, in FIGS. 2 and 3, in order to make it easy to see the facing states of the first and second internal electrodes 12 and 13, the number of the first and second internal electrodes 12 and 13 is limited to four, respectively. However, in reality, more first and second internal electrodes 12 and 13 are provided in order to secure the capacity of the monolithic ceramic capacitor 10.

[酸化領域E1,E2]
図4は、図3に示した領域Pを拡大して示す模式図であり、第1及び第2の部分18a,18bにある内部電極12,13の端部を拡大して示す図である。
[Oxidation regions E1, E2]
FIG. 4 is an enlarged schematic view showing the region P shown in FIG. 3, and is an enlarged view showing the ends of the internal electrodes 12 and 13 in the first and second portions 18a and 18b.

第1及び第2内部電極12,13は図4に示すように、積層部16の側面S1,S2に露出した端部に、酸化により導電性が低下した領域である酸化領域E1,E2が形成されている。酸化領域E1,E2は図4に示すようにサイドマージン部17に隣接している。 As shown in FIG. 4, the first and second internal electrodes 12 and 13 have oxidation regions E1 and E2 formed on the end portions exposed on the side surfaces S1 and S2 of the laminated portion 16 which are regions whose conductivity is reduced by oxidation. Has been done. The oxidation regions E1 and E2 are adjacent to the side margin portion 17 as shown in FIG.

ここで、第1の部分18a内の内部電極12,13の端部に形成されている酸化領域E1のY軸方向の寸法D1は、図4に示すように、第2の部分18b内の内部電極12,13の端部に形成されている酸化領域E2のY軸方向の寸法D2より長い。 Here, the dimension D1 in the Y-axis direction of the oxidation region E1 formed at the ends of the internal electrodes 12 and 13 in the first portion 18a is the inside in the second portion 18b as shown in FIG. The oxidation region E2 formed at the ends of the electrodes 12 and 13 is longer than the dimension D2 in the Y-axis direction.

なお、図4では、説明の便宜上、複数の酸化領域E1の寸法D1を等しく示し、複数の酸化領域E2の寸法D2を等しく示している。しかし、各酸化領域E1ごとに寸法D1が異なり、各酸化領域E2ごとに寸法D2が異なっていてもよい。この場合、寸法D1,D2は、すべての酸化領域E1,E2の平均値とすることができる。 In FIG. 4, for convenience of explanation, the dimensions D1 of the plurality of oxidation regions E1 are shown equally, and the dimensions D2 of the plurality of oxidation regions E2 are shown equally. However, the dimension D1 may be different for each oxidation region E1, and the dimension D2 may be different for each oxidation region E2. In this case, the dimensions D1 and D2 can be the average value of all the oxidation regions E1 and E2.

酸化領域E1は第1の部分18a内の内部電極12,13の端部の全てに形成されていることが好ましいが、一部に形成されていなくてもよい。酸化領域E2も同様に、第2の部分18b内の内部電極12,13の端部の全てに形成されていることが好ましいが、一部に形成されていなくてもよい。 The oxidation region E1 is preferably formed on all the ends of the internal electrodes 12 and 13 in the first portion 18a, but may not be formed on a part thereof. Similarly, the oxidation region E2 is preferably formed on all the ends of the internal electrodes 12 and 13 in the second portion 18b, but may not be partially formed.

本実施形態に係る素体11では、ニッケル(Ni)と共に複合酸化物を形成する金属元素が酸化領域E1,E2に偏在している特徴的な組成分布が見られる。このような金属元素としては、例えば、マグネシウム(Mg)やマンガン(Mn)などが挙げられる。酸化領域E1,E2は、この金属元素とニッケル(Ni)とを含む複合酸化物を主成分として構成されている。 In the element 11 according to the present embodiment, a characteristic composition distribution is observed in which the metal elements forming a composite oxide together with nickel (Ni) are unevenly distributed in the oxidation regions E1 and E2. Examples of such a metal element include magnesium (Mg) and manganese (Mn). The oxidation regions E1 and E2 are composed mainly of a composite oxide containing the metal element and nickel (Ni).

酸化領域E1,E2を構成する複合酸化物は、典型的にはマグネシウム(Mg)又はマンガン(Mn)と、ニッケル(Ni)とを含む3元系酸化物である。しかし、複合酸化物は、マグネシウム(Mg)及びマンガン(Mn)の両方を含んでいてもよく、上記で列挙した他の金属元素を含んでいてもよい。 The composite oxide constituting the oxidation regions E1 and E2 is typically a ternary oxide containing magnesium (Mg) or manganese (Mn) and nickel (Ni). However, the composite oxide may contain both magnesium (Mg) and manganese (Mn), and may contain other metal elements listed above.

酸化領域E1,E2の寸法D1,D2は、例えば、数百〜数千nm程度の範囲内とすることができる。 The dimensions D1 and D2 of the oxidation regions E1 and E2 can be, for example, in the range of several hundred to several thousand nm.

図5は、従来の積層セラミックコンデンサ210の素体211を拡大して示す部分断面図である。図5を参照して、本実施形態に係る酸化領域E1,E2の作用について、従来の積層セラミックコンデンサ210と比較して説明する。積層セラミックコンデンサ210の素体211は、同図に示すように、容量形成部218と、容量形成部218をZ軸方向から被覆するカバー部219と、容量形成部218とカバー部219をY軸方向から被覆するサイドマージン部217と、を有する。 FIG. 5 is an enlarged partial cross-sectional view showing the element body 211 of the conventional multilayer ceramic capacitor 210. With reference to FIG. 5, the actions of the oxidation regions E1 and E2 according to the present embodiment will be described in comparison with the conventional multilayer ceramic capacitor 210. As shown in the figure, the element body 211 of the multilayer ceramic capacitor 210 has a capacitance forming portion 218, a cover portion 219 that covers the capacitance forming portion 218 from the Z-axis direction, and a capacitance forming portion 218 and a cover portion 219 on the Y axis. It has a side margin portion 217 that covers from the direction.

容量形成部218は、図5に示すように、カバー部219近傍の内部電極212aと、容量形成部218の中央付近に位置する内部電極212bと、を有する。 As shown in FIG. 5, the capacitance forming portion 218 has an internal electrode 212a near the cover portion 219 and an internal electrode 212b located near the center of the capacitance forming portion 218.

従来の積層セラミックコンデンサ210は、製造過程で未焼成の容量形成部の側面に、内部電極由来の異物等が付着することがある。これにより、焼成後の容量形成部218の側面S3で、異物を介して内部電極212a,212b同士が互いに導通し合い、内部電極212a,212b間の短絡不良が発生するおそれがある。 In the conventional monolithic ceramic capacitor 210, foreign matter derived from an internal electrode may adhere to the side surface of the unfired capacitance forming portion in the manufacturing process. As a result, the internal electrodes 212a and 212b may conduct each other via foreign matter on the side surface S3 of the capacitance forming portion 218 after firing, and a short-circuit defect may occur between the internal electrodes 212a and 212b.

また、積層セラミックコンデンサ210は、サイドマージン部217、容量形成部218及びカバー部219の焼成時の収縮挙動がそれぞれ異なることにより、未焼成の素体の焼成時に、容量形成部218のX軸方向に延びる稜部R付近に応力が集中しやすい。
このため、焼成後の素体211において、図5に示すように容量形成部218の稜部R付近にある内部電極212aのY軸方向の端部が変形することがある。
Further, in the monolithic ceramic capacitor 210, the shrinkage behavior of the side margin portion 217, the capacitance forming portion 218 and the cover portion 219 at the time of firing is different from each other, so that the capacity forming portion 218 is in the X-axis direction when the unfired element body is fired. Stress tends to concentrate near the ridge R extending to.
Therefore, in the element body 211 after firing, the end portion of the internal electrode 212a near the ridge portion R of the capacitance forming portion 218 may be deformed in the Y-axis direction as shown in FIG.

さらに、積層セラミックコンデンサ210では、製造過程で、後述の押し切り刃を用いた切断(後述のステップS03参照)によっても、稜部R付近にある内部電極212aのY軸方向の端部が変形することがある。 Further, in the monolithic ceramic capacitor 210, the end portion of the internal electrode 212a near the ridge R in the Y-axis direction is deformed by cutting using a push-cutting blade described later (see step S03 described later) in the manufacturing process. There is.

積層セラミックコンデンサ210は、容量形成部218の稜部R付近の内部電極212aが変形することにより、図5に示すように、内部電極212aの端部同士が接触し、短絡不良を引き起こすことがある。 In the multilayer ceramic capacitor 210, the internal electrodes 212a near the ridge R of the capacitance forming portion 218 are deformed, so that the ends of the internal electrodes 212a come into contact with each other as shown in FIG. 5, which may cause a short circuit failure. ..

これに対し、本実施形態に係る積層セラミックコンデンサ10は、図4に示すように、内部電極12,13の端部に酸化領域E1,E2が形成されている。これにより、製造過程で未焼成の積層チップの側面に異物等が付着していても、焼成後の積層部16の側面S1,S2における異物等を介した内部電極12,13同士の導通が抑制される。よって、内部電極12,13間の短絡不良が抑制される。 On the other hand, in the multilayer ceramic capacitor 10 according to the present embodiment, as shown in FIG. 4, the oxidation regions E1 and E2 are formed at the ends of the internal electrodes 12 and 13. As a result, even if foreign matter or the like adheres to the side surface of the unfired laminated chip in the manufacturing process, conduction between the internal electrodes 12 and 13 via the foreign matter or the like on the side surfaces S1 and S2 of the laminated portion 16 after firing is suppressed. Will be done. Therefore, a short-circuit defect between the internal electrodes 12 and 13 is suppressed.

さらに、本実施形態では図4に示すように、内部電極12,13が変形しやすいカバー部19近傍の第1の部分18aにおける酸化領域E1が広く、内部電極12,13が変形しにくい容量形成部18の中央付近に位置する第2の部分18bにおける酸化領域E2が狭くなっている。
これにより、第1の部分18aにおいて、隣接する内部電極12,13の端部同士が接触することによる内部電極12,13同士の導通が効果的に抑制される。従って、積層セラミックコンデンサ10の短絡不良が抑制される。
この一方で、第2の部分18bにおける酸化領域E2が狭くなっていることから、第2の部分18bの容量損失が抑制されている。これにより、積層セラミックコンデンサ10は容量を確保することもできる。
Further, in the present embodiment, as shown in FIG. 4, the oxidation region E1 in the first portion 18a near the cover portion 19 where the internal electrodes 12 and 13 are easily deformed is wide, and the internal electrodes 12 and 13 are hard to be deformed. The oxidation region E2 in the second portion 18b located near the center of the portion 18 is narrowed.
As a result, in the first portion 18a, the conduction between the internal electrodes 12 and 13 due to the contact between the ends of the adjacent internal electrodes 12 and 13 is effectively suppressed. Therefore, the short circuit failure of the monolithic ceramic capacitor 10 is suppressed.
On the other hand, since the oxidation region E2 in the second portion 18b is narrowed, the capacity loss of the second portion 18b is suppressed. Thereby, the multilayer ceramic capacitor 10 can also secure the capacity.

[積層セラミックコンデンサ10の製造方法]
図6は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図7〜12は積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図6に沿って、図7〜12を適宜参照しながら説明する。
[Manufacturing method of multilayer ceramic capacitor 10]
FIG. 6 is a flowchart showing a method of manufacturing the monolithic ceramic capacitor 10. FIGS. 7 to 12 are views showing a manufacturing process of the monolithic ceramic capacitor 10. Hereinafter, a method for manufacturing the monolithic ceramic capacitor 10 will be described with reference to FIGS. 7 to 12 with reference to FIGS. 6.

(ステップS01:セラミックシート準備工程)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を準備する。
(Step S01: Ceramic sheet preparation process)
In step S01, a first ceramic sheet 101 and a second ceramic sheet 102 for forming the capacitance forming portion 18 and a third ceramic sheet 103 for forming the cover portion 19 are prepared.

セラミックシート103は、ニッケル(Ni)と共に複合酸化物を形成する金属元素を含むセラミックシートである。本実施形態では、このような金属元素として、マグネシウム(Mg)を利用する。しかし、マンガン(Mn)などの他の金属元素を利用する場合や、二種類以上の金属元素を利用する場合にも、下記の説明と同様の作用が得られる。 The ceramic sheet 103 is a ceramic sheet containing a metal element that forms a composite oxide together with nickel (Ni). In this embodiment, magnesium (Mg) is used as such a metal element. However, when other metal elements such as manganese (Mn) are used, or when two or more kinds of metal elements are used, the same action as described below can be obtained.

セラミックシート103は、上記のような金属元素に加え、例えば、アルミニウム(Al)、カルシウム(Ca)、バナジウム(V)、クロム(Cr)、ジルコニウム(Zr)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニオブ(Nb)、ケイ素(Si)、ホウ素(B)、イットリウム(Y)、ユーロピウム(Eu)、ガドリニウム(Gd)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、イッテルビウム(Yb)、リチウム(Li)、カリウム(K)、ナトリウム(Na)などの金属元素を更に含有してもよい。 In addition to the metal elements as described above, the ceramic sheet 103 includes, for example, aluminum (Al), calcium (Ca), vanadium (V), chromium (Cr), zirconium (Zr), molybdenum (Mo), and tungsten (W). , Tantal (Ta), Niob (Nb), Silicon (Si), Boron (B), Ittrium (Y), Europium (Eu), Gadolinium (Gd), Dysprosium (Dy), Holmium (Ho), Elbium (Er) , Itterbium (Yb), Lithium (Li), Potassium (K), Sodium (Na) and other metal elements may be further contained.

セラミックシート101,102も同様に、マグネシウム(Mg)、マンガン(Mn)、アルミニウム(Al)、カルシウム(Ca)、バナジウム(V)、クロム(Cr)、ジルコニウム(Zr)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニオブ(Nb)、ケイ素(Si)、ホウ素(B)、イットリウム(Y)、ユーロピウム(Eu)、ガドリニウム(Gd)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、イッテルビウム(Yb)、リチウム(Li)、カリウム(K)、ナトリウム(Na)などの金属元素を含有してもよい。 Similarly, the ceramic sheets 101 and 102 also have magnesium (Mg), manganese (Mn), aluminum (Al), calcium (Ca), vanadium (V), chromium (Cr), zirconium (Zr), molybdenum (Mo), and tungsten. (W), Tantal (Ta), Niob (Nb), Silicon (Si), Boron (B), Ittrium (Y), Europium (Eu), Gadolinium (Gd), Dysprosium (Dy), Holmium (Ho), Elbium It may contain metal elements such as (Er), itterbium (Yb), lithium (Li), potassium (K) and sodium (Na).

セラミックシート101,102,103は、未焼成の誘電体グリーンシートとして構成され、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。 The ceramic sheets 101, 102, 103 are configured as unfired dielectric green sheets, and are formed into a sheet shape using, for example, a roll coater or a doctor blade.

図7は、セラミックシート101,102,103の平面図である。この段階では、セラミックシート101,102,103は各積層セラミックコンデンサ10ごとに切り分けられていない。図7には、各積層セラミックコンデンサ10ごとに切り分ける際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。 FIG. 7 is a plan view of the ceramic sheets 101, 102, 103. At this stage, the ceramic sheets 101, 102, and 103 are not separated for each laminated ceramic capacitor 10. FIG. 7 shows cutting lines Lx and Ly for cutting each laminated ceramic capacitor 10. The cutting line Lx is parallel to the X axis, and the cutting line Ly is parallel to the Y axis.

図7に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。なお、カバー部19に対応する第3セラミックシート103には内部電極が形成されていない。 As shown in FIG. 7, the first ceramic sheet 101 is formed with an unfired first internal electrode 112 corresponding to the first internal electrode 12, and the second ceramic sheet 102 is not corresponding to the second internal electrode 13. The second internal electrode 113 for firing is formed. An internal electrode is not formed on the third ceramic sheet 103 corresponding to the cover portion 19.

第1及び第2内部電極112,113は、例えば、ニッケル(Ni)を含む導電性ペーストを用いて形成することができる。導電性ペーストによる第1及び第2内部電極112,113の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。 The first and second internal electrodes 112 and 113 can be formed by using, for example, a conductive paste containing nickel (Ni). For the formation of the first and second internal electrodes 112 and 113 by the conductive paste, for example, a screen printing method or a gravure printing method can be used.

第1及び第2内部電極112,113は、切断線Lyによって仕切られたX軸方向に隣接する2つの領域にわたって配置され、Y軸方向に帯状に延びている。第1内部電極112と第2内部電極113とでは、切断線Lyによって仕切られた領域1列ずつX軸方向にずらされている。つまり、第1内部電極112の中央を通る切断線Lyが第2内部電極113の間の領域を通り、第2内部電極113の中央を通る切断線Lyが第1内部電極112の間の領域を通っている。 The first and second internal electrodes 112 and 113 are arranged over two regions adjacent to each other in the X-axis direction separated by the cutting line Ly, and extend in a band shape in the Y-axis direction. The first internal electrode 112 and the second internal electrode 113 are displaced in the X-axis direction by one row of regions partitioned by the cutting line Ly. That is, the cutting line Ly passing through the center of the first internal electrode 112 passes through the region between the second internal electrodes 113, and the cutting line Ly passing through the center of the second internal electrode 113 passes through the region between the first internal electrodes 112. Passing through.

(ステップS02:積層工程)
ステップS02では、ステップS01で準備したセラミックシート101,102,103を積層することにより積層シート104を作製する。
(Step S02: Laminating process)
In step S02, the laminated sheet 104 is produced by laminating the ceramic sheets 101, 102, 103 prepared in step S01.

図8は、ステップS02で得られる積層シート104の斜視図である。図8では、説明の便宜上、セラミックシート101,102,103を分解して示している。しかし、実際の積層シート104では、セラミックシート101,102,103が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート104が得られる。 FIG. 8 is a perspective view of the laminated sheet 104 obtained in step S02. In FIG. 8, for convenience of explanation, the ceramic sheets 101, 102, and 103 are shown in an exploded manner. However, in the actual laminated sheet 104, the ceramic sheets 101, 102, 103 are pressure-bonded and integrated by hydrostatic pressure pressurization, uniaxial pressurization, or the like. As a result, a high-density laminated sheet 104 can be obtained.

積層シート104では、容量形成部18に対応する第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層されている。
また、積層シート104では、交互に積層された第1及び第2セラミックシート101,102のZ軸方向上下面にカバー部19に対応する第3セラミックシート103が積層される。
第3セラミックシート103は、Z軸方向の全体の厚みが15μm以下となる範囲内において、複数枚積層される。なお、図8に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
In the laminated sheet 104, the first ceramic sheet 101 and the second ceramic sheet 102 corresponding to the capacitance forming portion 18 are alternately laminated in the Z-axis direction.
Further, in the laminated sheet 104, the third ceramic sheet 103 corresponding to the cover portion 19 is laminated on the upper and lower surfaces in the Z-axis direction of the first and second ceramic sheets 101 and 102 which are alternately laminated.
A plurality of the third ceramic sheets 103 are laminated within a range in which the total thickness in the Z-axis direction is 15 μm or less. In the example shown in FIG. 8, three third ceramic sheets 103 are laminated, but the number of third ceramic sheets 103 can be changed as appropriate.

(ステップS03:切断工程)
ステップS03では、ステップS02で得られた積層シート104を回転刃や押し切り刃などによって切断することにより未焼成の積層チップ116を作製する。
(Step S03: Cutting step)
In step S03, the laminated sheet 104 obtained in step S02 is cut with a rotary blade, a push-cutting blade, or the like to produce an unfired laminated chip 116.

図9は、ステップS03の後の積層シート104の平面図である。積層シート104は、保持部材Cに固定された状態で、切断線Lx,Lyに沿って切断される。これにより、積層シート104が個片化され、積層チップ116が得られる。このとき、保持部材Cは切断されておらず、各積層チップ116は保持部材Cによって接続されている。 FIG. 9 is a plan view of the laminated sheet 104 after step S03. The laminated sheet 104 is cut along the cutting lines Lx and Ly while being fixed to the holding member C. As a result, the laminated sheet 104 is separated into individual pieces, and the laminated chip 116 is obtained. At this time, the holding member C is not cut, and each laminated chip 116 is connected by the holding member C.

図10は積層シート104が切断されている状態を示す図である。図10では、説明の便宜上、内部電極112,113の枚数を合計で4枚とし、セラミックシート101,102,103の枚数を合計で5枚としている。しかし、実際には、より多くの内部電極112,113とセラミックシート101,102が設けられている。
積層シート104は、押し切り刃等の切断刃Fにより切断される際に、積層シート104を切断中の切断刃Fが内部電極112,113を引き摺り、内部電極112,113の端部が図10に示すようにZ軸方向に引き延ばされる場合がある。これにより、積層チップ116の側面において、引き延ばされた内部電極を介して内部電極112,113同士が接触し、短絡不良を引き起こすおそれがある。
FIG. 10 is a diagram showing a state in which the laminated sheet 104 is cut. In FIG. 10, for convenience of explanation, the total number of internal electrodes 112 and 113 is 4, and the total number of ceramic sheets 101, 102 and 103 is 5. However, in reality, more internal electrodes 112, 113 and ceramic sheets 101, 102 are provided.
When the laminated sheet 104 is cut by a cutting blade F such as a push cutting blade, the cutting blade F cutting the laminated sheet 104 drags the internal electrodes 112 and 113, and the ends of the internal electrodes 112 and 113 are shown in FIG. As shown, it may be stretched in the Z-axis direction. As a result, on the side surface of the laminated chip 116, the internal electrodes 112 and 113 may come into contact with each other via the stretched internal electrodes, which may cause a short circuit failure.

しかしながら、本実施形態に係る内部電極112,113は後述する焼成工程により、図4に示すように、端部に酸化領域E1,E2が良好に形成される。従って、積層シート104の切断時に内部電極112,113が引き摺られ、引き摺られた内部電極を介して内部電極112,113の端部同士が接触していたとしても内部電極112,113間の短絡不良が抑制される。 However, in the internal electrodes 112 and 113 according to the present embodiment, the oxidation regions E1 and E2 are satisfactorily formed at the ends as shown in FIG. 4 by the firing step described later. Therefore, even if the internal electrodes 112 and 113 are dragged when the laminated sheet 104 is cut and the ends of the internal electrodes 112 and 113 are in contact with each other via the dragged internal electrodes, a short-circuit failure between the internal electrodes 112 and 113 is defective. Is suppressed.

図11は、ステップS03で得られる積層チップ116の斜視図である。積層チップ116には、未焼成の容量形成部118及びカバー部119が形成されている。積層チップ116では、切断面であるY軸方向を向いた両側面S4,S5に未焼成の第1及び第2内部電極112,113が露出している。 FIG. 11 is a perspective view of the laminated chip 116 obtained in step S03. The laminated chip 116 is formed with an unfired capacity forming portion 118 and a cover portion 119. In the laminated chip 116, unfired first and second internal electrodes 112 and 113 are exposed on both side surfaces S4 and S5 facing the Y-axis direction, which are cut surfaces.

(ステップS04:サイドマージン部形成工程)
ステップS04では、ステップS03で得られた積層チップ116の側面S4,S5に未焼成のサイドマージン部117を設けることにより、未焼成の素体111を作製する。
(Step S04: Side margin forming step)
In step S04, the unfired element body 111 is manufactured by providing the unfired side margin portions 117 on the side surfaces S4 and S5 of the laminated chip 116 obtained in step S03.

ステップS04では、積層チップ116の両側面S4,S5にサイドマージン部117を設けるために、テープなどの保持部材の貼り替えなどにより積層チップ116の向きが適宜変更される。
特に、ステップS04では、ステップS03における積層チップ116の切断面であるY軸方向を向いた両側面S4,S5にサイドマージン部117が設けられる。このため、ステップS04では、予め保持部材Cから積層チップ116を剥がし、積層チップ116の向きを90度回転させておくことが好ましい。
In step S04, in order to provide the side margin portions 117 on both side surfaces S4 and S5 of the laminated chip 116, the orientation of the laminated chip 116 is appropriately changed by reattaching a holding member such as a tape.
In particular, in step S04, side margin portions 117 are provided on both side surfaces S4 and S5 facing the Y-axis direction, which are the cut surfaces of the laminated chips 116 in step S03. Therefore, in step S04, it is preferable to peel off the laminated chip 116 from the holding member C in advance and rotate the direction of the laminated chip 116 by 90 degrees.

図12は、ステップS04によって得られる未焼成の素体111の斜視図である。
サイドマージン部117は、ニッケル(Ni)と共に複合酸化物を形成する金属元素としてマグネシウム(Mg)を含むセラミックシートとして用意される。このセラミックシートに用いる金属元素も、セラミックシート103と同様に、マグネシウム(Mg)以外のマンガン(Mn)などであってもよい。
次いで、サイドマージン部117が積層チップ116の側面S4,S5に貼り付けられる。
FIG. 12 is a perspective view of the unfired element body 111 obtained by step S04.
The side margin portion 117 is prepared as a ceramic sheet containing magnesium (Mg) as a metal element forming a composite oxide together with nickel (Ni). Similar to the ceramic sheet 103, the metal element used in this ceramic sheet may be manganese (Mn) other than magnesium (Mg).
Next, the side margin portion 117 is attached to the side surfaces S4 and S5 of the laminated chip 116.

サイドマージン部117は、上記のような金属元素に加え、例えば、マンガン(Mn)、アルミニウム(Al)、カルシウム(Ca)、バナジウム(V)、クロム(Cr)、ジルコニウム(Zr)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニオブ(Nb)、ケイ素(Si)、ホウ素(B)、イットリウム(Y)、ユーロピウム(Eu)、ガドリニウム(Gd)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、イッテルビウム(Yb)、リチウム(Li)、カリウム(K)、ナトリウム(Na)などの金属元素を更に含有してもよい。 In addition to the metal elements as described above, the side margin portion 117 includes, for example, manganese (Mn), aluminum (Al), calcium (Ca), vanadium (V), chromium (Cr), zirconium (Zr), molybdenum (Mo). ), Tungsten (W), Tantal (Ta), Niob (Nb), Silicon (Si), Boron (B), Ittrium (Y), Europium (Eu), Gadolinium (Gd), Dysprosium (Dy), Holmium (Ho) ), Elbium (Er), Itterbium (Yb), Lithium (Li), Potassium (K), Sodium (Na) and other metal elements may be further contained.

本実施形態に係るサイドマージン部117のマグネシウム(Mg)の濃度は、第3セラミックシート103のマグネシウム(Mg)の濃度以下である。 The concentration of magnesium (Mg) in the side margin portion 117 according to the present embodiment is equal to or less than the concentration of magnesium (Mg) in the third ceramic sheet 103.

サイドマージン部117は、15μm以下となるように、Y軸方向の厚みが調整される。 The thickness of the side margin portion 117 is adjusted in the Y-axis direction so as to be 15 μm or less.

ステップS04では、サイドマージン部117をシート状に成形せずに、マグネシウム(Mg)を含むセラミックスからなるペースト材に、積層チップ116の各側面S4,S5を浸漬させて、引き上げることにより形成してもよい。 In step S04, the side margin portions 117 are not formed into a sheet shape, but are formed by immersing each side surface S4 and S5 of the laminated chip 116 in a paste material made of ceramics containing magnesium (Mg) and pulling it up. May be good.

(ステップS05:焼成工程)
ステップS05では、ステップS04で得られた未焼成の素体111を焼成することにより、図1〜3に示す積層セラミックコンデンサ10の素体11を作製する。
つまり、ステップS05により第1及び第2内部電極112,113が第1及び第2内部電極12,13になり、積層チップ116が積層部16になり、サイドマージン部117がサイドマージン部17になる。
(Step S05: Firing step)
In step S05, the unfired element 111 obtained in step S04 is fired to produce the element 11 of the multilayer ceramic capacitor 10 shown in FIGS. 1 to 3.
That is, in step S05, the first and second internal electrodes 112 and 113 become the first and second internal electrodes 12 and 13, the laminated chip 116 becomes the laminated portion 16, and the side margin portion 117 becomes the side margin portion 17. ..

ステップS05における素体111の焼成温度は、積層チップ116及びサイドマージン部117の焼結温度に基づいて決定することができる。例えば、セラミックスとしてチタン酸バリウム(BaTiO)系材料を用いる場合には、素体111の焼成温度は1000〜1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。 The firing temperature of the element body 111 in step S05 can be determined based on the sintering temperature of the laminated chip 116 and the side margin portion 117. For example, when a barium titanate (BaTIO 3 ) -based material is used as the ceramics, the firing temperature of the element 111 can be about 1000 to 1300 ° C. Further, the calcination can be performed, for example, in a reducing atmosphere or a low oxygen partial pressure atmosphere.

ここで、本実施形態に係る素体111は、カバー部119及びサイドマージン部117の厚みが15μm以下となるように調整されている。これにより、焼成時において、内部電極112,113に酸素が供給されやすくなり、内部電極112,113の端部に酸化領域E1,E2が良好に形成される。
従って、製造過程で、内部電極112,113の端部が露出した積層チップ116の側面S4,S5に異物等が付着したとしても、焼成後の素体11の側面S1,S2おける異物等を介した内部電極12,13同士の導通が抑制される。よって、内部電極12,13間の短絡不良が抑制される。
Here, the element body 111 according to the present embodiment is adjusted so that the thickness of the cover portion 119 and the side margin portion 117 is 15 μm or less. As a result, oxygen is easily supplied to the internal electrodes 112 and 113 during firing, and the oxidation regions E1 and E2 are satisfactorily formed at the ends of the internal electrodes 112 and 113.
Therefore, even if foreign matter or the like adheres to the side surfaces S4 and S5 of the laminated chip 116 where the ends of the internal electrodes 112 and 113 are exposed during the manufacturing process, the foreign matter or the like on the side surfaces S1 and S2 of the element body 11 after firing is interposed. The conduction between the internal electrodes 12 and 13 is suppressed. Therefore, a short-circuit defect between the internal electrodes 12 and 13 is suppressed.

また、本実施形態では、上述のとおりカバー部119及びサイドマージン部117の厚みが15μm以下となるように調整されている。このため、容量形成部118の稜部付近には、サイドマージン部117側のみならずカバー部119側からも酸素が供給される。
さらに、カバー部119のマグネシウム(Mg)の濃度は、サイドマージン部117のマグネシウム(Mg)の濃度以上である。このため、容量形成部118の稜部付近には、サイドマージン部117のみならずカバー部119からもマグネシウム(Mg)が供給される。
Further, in the present embodiment, as described above, the thickness of the cover portion 119 and the side margin portion 117 is adjusted to be 15 μm or less. Therefore, oxygen is supplied not only from the side margin portion 117 side but also from the cover portion 119 side to the vicinity of the ridge portion of the capacitance forming portion 118.
Further, the concentration of magnesium (Mg) in the cover portion 119 is equal to or higher than the concentration of magnesium (Mg) in the side margin portion 117. Therefore, magnesium (Mg) is supplied not only from the side margin portion 117 but also from the cover portion 119 in the vicinity of the ridge portion of the capacitance forming portion 118.

従って、未焼成の素体111の焼成時において、容量形成部118の稜部付近にある内部電極112,113の端部に他の内部電極112,113の端部よりも、マグネシウム(Mg)及び酸素が多く供給される。 Therefore, when the unfired element 111 is fired, magnesium (Mg) and magnesium (Mg) and more are generated at the ends of the internal electrodes 112 and 113 near the ridge of the capacitance forming portion 118 than at the ends of the other internal electrodes 112 and 113. A lot of oxygen is supplied.

これにより、容量形成部118の稜部付近の内部電極112,113の端部に、他の内部電極112,113の端部よりもマグネシウム(Mg)を含む複合酸化物が多く形成する。よって、変形しやすい容量形成部118の稜部付近の内部電極112,113の端部に形成される酸化領域E1が広くなる。 As a result, more composite oxides containing magnesium (Mg) are formed at the ends of the internal electrodes 112 and 113 near the ridge of the capacitance forming portion 118 than at the ends of the other internal electrodes 112 and 113. Therefore, the oxidation region E1 formed at the ends of the internal electrodes 112 and 113 near the ridge of the easily deformable capacitance forming portion 118 becomes wide.

従って、焼成後の容量形成部18の稜部付近において、隣接する内部電極12,13の端部同士が接触することによる内部電極12,13同士の導通が効果的に抑制される。これにより、積層セラミックコンデンサ10の短絡不良が抑制される。 Therefore, in the vicinity of the ridge portion of the capacitance forming portion 18 after firing, the conduction between the internal electrodes 12 and 13 due to the contact between the ends of the adjacent internal electrodes 12 and 13 is effectively suppressed. As a result, short-circuit defects of the monolithic ceramic capacitor 10 are suppressed.

この一方で、未焼成の素体111の焼成時において、容量形成部118の稜部付近の内部電極112,113の端部に他の内部電極112,113の端部よりもマグネシウム(Mg)が多く供給されることから、容量形成部118の中央付近に位置する内部電極112,113の端部におけるマグネシウム(Mg)の供給量が相対的に少ない。
これにより、焼成後の容量形成部18の中央付近に位置する内部電極12,13の端部に形成される酸化領域E2が狭くなるため、容量形成部18の中央付近における容量損失が抑制される。従って、積層セラミックコンデンサ10は容量を確保することもできる。
On the other hand, when the unfired element 111 is fired, magnesium (Mg) is contained at the ends of the internal electrodes 112 and 113 near the ridge of the capacitance forming portion 118 more than at the ends of the other internal electrodes 112 and 113. Since a large amount is supplied, the amount of magnesium (Mg) supplied at the ends of the internal electrodes 112 and 113 located near the center of the capacitance forming portion 118 is relatively small.
As a result, the oxidation region E2 formed at the ends of the internal electrodes 12 and 13 located near the center of the capacitance forming portion 18 after firing is narrowed, so that the capacitance loss near the center of the capacitance forming portion 18 is suppressed. .. Therefore, the multilayer ceramic capacitor 10 can also secure the capacity.

(ステップS06:外部電極形成工程)
ステップS06では、ステップS05で得られた素体11に第1及び第2外部電極14,15を形成することにより、図1〜3に示す積層セラミックコンデンサ10を作製する。
(Step S06: External electrode forming step)
In step S06, the multilayer ceramic capacitors 10 shown in FIGS. 1 to 3 are manufactured by forming the first and second external electrodes 14 and 15 on the element body 11 obtained in step S05.

ステップS06では、まず、素体11の一方のX軸方向端面を覆うように未焼成の電極材料を塗布し、素体11の他方のX軸方向端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体11に下地膜を形成する。そして、素体11に焼き付けられた下地膜の上に、中間膜及び表面膜を電解メッキなどのメッキ処理で形成して、第1及び第2外部電極14,15が完成する。 In step S06, first, an unfired electrode material is applied so as to cover one X-axis direction end face of the element body 11, and then an unfired electrode material is applied so as to cover the other X-axis direction end surface of the element body 11. do. The applied unfired electrode material is baked, for example, in a reducing atmosphere or a low oxygen partial pressure atmosphere to form a base film on the element body 11. Then, the intermediate film and the surface film are formed by plating treatment such as electrolytic plating on the base film baked on the element body 11, and the first and second external electrodes 14 and 15 are completed.

なお、上記のステップS06における処理の一部を、ステップ05の前に行ってもよい。例えば、ステップS05の前に未焼成の素体111のX軸方向両端面に未焼成の電極材料を塗布し、ステップS05において、未焼成の素体111を焼結させると同時に、未焼成の電極材料を焼き付けて第1及び第2外部電極14,15の下地膜を形成してもよい。 In addition, a part of the process in step S06 may be performed before step 05. For example, before step S05, an unfired electrode material is applied to both end faces in the X-axis direction of the unfired element body 111, and in step S05, the unfired element body 111 is sintered and at the same time, the unfired electrode is formed. The material may be baked to form the undercoats of the first and second external electrodes 14, 15.

以下、本発明の実施例について説明する。 Hereinafter, examples of the present invention will be described.

[積層セラミックコンデンサの製造]
(未焼成の素体の作製)
実施例1〜6及び比較例1〜4に係る未焼成の素体のサンプルを、上記の製造方法にしたがって作製した。実施例1〜6及び比較例1〜4に係るサンプルは、カバー部及びサイドマージン部の厚みと、カバー部及びサイドマージン部のマンガンや、マグネシウムの濃度がそれぞれ異なり、これ以外の製造条件についは共通する。
[Manufacturing of multilayer ceramic capacitors]
(Preparation of unfired element body)
Samples of unfired elements according to Examples 1 to 6 and Comparative Examples 1 to 4 were prepared according to the above-mentioned production method. The samples according to Examples 1 to 6 and Comparative Examples 1 to 4 differ in the thickness of the cover portion and the side margin portion and the concentrations of manganese and magnesium in the cover portion and the side margin portions. Common.

(実施例1)
実施例1に係るサンプルは、カバー部119とサイドマージン部117の厚みが共に15μmである。また、カバー部119とサイドマージン部117を構成するチタン酸バリウム(BaTiO)を100mol%とした場合に、カバー部119とサイドマージン部117のマグネシウムの濃度が共に0.48mol%である。
(Example 1)
In the sample according to the first embodiment, the thickness of the cover portion 119 and the side margin portion 117 are both 15 μm. Further, when the barium titanate (BaTIO 3 ) constituting the cover portion 119 and the side margin portion 117 is 100 mol%, the magnesium concentrations of the cover portion 119 and the side margin portion 117 are both 0.48 mol%.

(実施例2)
実施例2に係るサンプルは、カバー部119とサイドマージン部117の厚みが共に15μmである。また、カバー部119とサイドマージン部117を構成するチタン酸バリウム(BaTiO)を100mol%とした場合に、カバー部119のマグネシウムの濃度が0.96mol%であり、サイドマージン部117のマグネシウムの濃度が0.48mol%である。
(Example 2)
In the sample according to Example 2, the thickness of the cover portion 119 and the side margin portion 117 are both 15 μm. Further, when the barium titanate (BaTIO 3 ) constituting the cover portion 119 and the side margin portion 117 is 100 mol%, the magnesium concentration of the cover portion 119 is 0.96 mol%, and the magnesium of the side margin portion 117 is The concentration is 0.48 mol%.

(実施例3)
実施例3に係るサンプルは、カバー部119とサイドマージン部117の厚みが共に10μmである。また、カバー部119とサイドマージン部117を構成するチタン酸バリウム(BaTiO)を100mol%とした場合に、カバー部119とサイドマージン部117のマグネシウムの濃度が共に0.48mol%である。
(Example 3)
In the sample according to Example 3, the thickness of the cover portion 119 and the side margin portion 117 are both 10 μm. Further, when the barium titanate (BaTIO 3 ) constituting the cover portion 119 and the side margin portion 117 is 100 mol%, the magnesium concentrations of the cover portion 119 and the side margin portion 117 are both 0.48 mol%.

(実施例4)
実施例4に係るサンプルは、カバー部119とサイドマージン部117の厚みが共に15μmである。また、カバー部119とサイドマージン部117を構成するチタン酸バリウム(BaTiO)を100mol%とした場合に、カバー部119とサイドマージン部117のマンガンの濃度が共に0.48mol%である。
(Example 4)
In the sample according to Example 4, the thickness of the cover portion 119 and the side margin portion 117 are both 15 μm. Further, when the barium titanate (BaTIO 3 ) constituting the cover portion 119 and the side margin portion 117 is 100 mol%, the manganese concentrations in the cover portion 119 and the side margin portion 117 are both 0.48 mol%.

(実施例5)
実施例5に係るサンプルは、カバー部119とサイドマージン部117の厚みが共に15μmである。また、カバー部119とサイドマージン部117を構成するチタン酸バリウム(BaTiO)を100mol%とした場合に、カバー部119のマンガンの濃度が0.96mol%であり、サイドマージン部117のマンガンの濃度が0.48mol%である。
(Example 5)
In the sample according to Example 5, the thickness of the cover portion 119 and the side margin portion 117 are both 15 μm. Further, when the barium titanate (BaTiO 3 ) constituting the cover portion 119 and the side margin portion 117 is 100 mol%, the manganese concentration in the cover portion 119 is 0.96 mol%, and the manganese in the side margin portion 117 is The concentration is 0.48 mol%.

(実施例6)
実施例6に係るサンプルは、カバー部119とサイドマージン部117の厚みが共に10μmである。また、カバー部119とサイドマージン部117を構成するチタン酸バリウム(BaTiO)を100mol%とした場合に、カバー部119とサイドマージン部117のマンガンの濃度が共に0.48mol%である。
(Example 6)
In the sample according to Example 6, the thickness of the cover portion 119 and the side margin portion 117 are both 10 μm. Further, when the barium titanate (BaTIO 3 ) constituting the cover portion 119 and the side margin portion 117 is 100 mol%, the manganese concentrations in the cover portion 119 and the side margin portion 117 are both 0.48 mol%.

(比較例1)
比較例1に係るサンプルは、カバー部とサイドマージン部の厚みが共に20μmである。また、カバー部とサイドマージン部を構成するチタン酸バリウム(BaTiO)を100mol%とした場合に、カバー部とサイドマージン部のマグネシウムの濃度が共に0.48mol%である。
(Comparative Example 1)
In the sample according to Comparative Example 1, the thickness of both the cover portion and the side margin portion is 20 μm. Further, when the barium titanate (BaTIO 3 ) constituting the cover portion and the side margin portion is 100 mol%, the magnesium concentrations in the cover portion and the side margin portion are both 0.48 mol%.

(比較例2)
比較例2に係るサンプルは、カバー部とサイドマージン部の厚みが共に15μmである。また、カバー部とサイドマージン部を構成するチタン酸バリウム(BaTiO)を100mol%とした場合に、カバー部のマグネシウムの濃度が0.48mol%であり、サイドマージン部のマグネシウムの濃度が0.96mol%である。
(Comparative Example 2)
In the sample according to Comparative Example 2, the thickness of both the cover portion and the side margin portion is 15 μm. Further, when the barium titanate (BaTIO 3 ) constituting the cover portion and the side margin portion is 100 mol%, the magnesium concentration in the cover portion is 0.48 mol%, and the magnesium concentration in the side margin portion is 0. It is 96 mol%.

(比較例3)
比較例3に係るサンプルは、カバー部とサイドマージン部の厚みが共に20μmである。また、カバー部とサイドマージン部を構成するチタン酸バリウム(BaTiO)を100mol%とした場合に、カバー部とサイドマージン部のマンガンの濃度が共に0.48mol%である。
(Comparative Example 3)
In the sample according to Comparative Example 3, the thickness of both the cover portion and the side margin portion is 20 μm. Further, when the barium titanate (BaTIO 3 ) constituting the cover portion and the side margin portion is 100 mol%, the concentration of manganese in both the cover portion and the side margin portion is 0.48 mol%.

(比較例4)
比較例4に係るサンプルは、カバー部とサイドマージン部の厚みが共に15μmである。また、カバー部とサイドマージン部を構成するチタン酸バリウム(BaTiO)を100mol%とした場合に、カバー部のマンガンの濃度が0.48mol%であり、サイドマージン部のマンガンの濃度が0.96mol%である。
(Comparative Example 4)
In the sample according to Comparative Example 4, the thickness of both the cover portion and the side margin portion is 15 μm. Further, when the barium titanate (BaTIO 3 ) constituting the cover portion and the side margin portion is 100 mol%, the manganese concentration in the cover portion is 0.48 mol%, and the manganese concentration in the side margin portion is 0. It is 96 mol%.

(積層セラミックコンデンサの作製)
実施例1〜6及び比較例1〜4に係る未焼成の素体を用いて、上記製造方法にしたがい、実施例1〜6及び比較例1〜4に係る積層セラミックコンデンサを作製した。
表1は、実施例1〜6及び比較例1〜4に係る未焼成の素体のカバー部及びサイドマージン部の厚みと、未焼成の素体のカバー部及びサイドマージン部のマグネシウム(Mg)や、マンガン(Mn)の濃度と、実施例1〜6及び比較例1〜4に係る積層セラミックコンデンサの酸化領域の寸法をまとめた表である。
(Manufacturing of multilayer ceramic capacitors)
Using the unfired elements according to Examples 1 to 6 and Comparative Examples 1 to 4, monolithic ceramic capacitors according to Examples 1 to 6 and Comparative Examples 1 to 4 were produced according to the above manufacturing method.
Table 1 shows the thicknesses of the cover portion and the side margin portion of the unfired element body according to Examples 1 to 6 and Comparative Examples 1 to 4, and the magnesium (Mg) of the cover portion and the side margin portion of the unfired element body. It is a table summarizing the concentration of manganese (Mn) and the dimensions of the oxidation region of the multilayer ceramic capacitors according to Examples 1 to 6 and Comparative Examples 1 to 4.

Figure 0006975200
Figure 0006975200

表1に示すように、比較例1〜4に係る積層セラミックコンデンサは、カバー部近傍における酸化領域の寸法と、容量形成部の中央付近における酸化領域の寸法が同等であるのに対し、実施例1〜6に係る積層セラミックコンデンサ10はいずれも、カバー部近傍における酸化領域の寸法が、容量形成部の中央付近における酸化領域の寸法より大きい。 As shown in Table 1, the monolithic ceramic capacitors according to Comparative Examples 1 to 4 have the same dimensions of the oxidized region near the cover portion and the dimensions of the oxidized region near the center of the capacitance forming portion, whereas the dimensions of the oxidized region are the same. In each of the multilayer ceramic capacitors 10 according to 1 to 6, the dimension of the oxidation region in the vicinity of the cover portion is larger than the dimension of the oxidation region in the vicinity of the center of the capacitance forming portion.

[積層セラミックコンデンサの評価]
実施例1〜6及び比較例1〜4に係る積層セラミックコンデンサの容量損失率とショート率を算出した。この際、容量損失率が1.5%以下、ショート率が10%未満のものを合格と判定した。表2はこの結果をまとめた表である。
[Evaluation of multilayer ceramic capacitors]
The capacity loss rate and short-circuit rate of the multilayer ceramic capacitors according to Examples 1 to 6 and Comparative Examples 1 to 4 were calculated. At this time, those having a capacity loss rate of 1.5% or less and a short-circuit rate of less than 10% were judged to be acceptable. Table 2 is a table summarizing the results.

表2に示す容量損失率は、実施例1〜6及び比較例1〜4に係る積層セラミックコンデンサの実測容量値が、設計容量値と比較してどの程度低下しているのかを示す低下率である。設計容量値は、各コンデンサの誘電体の厚み、誘電率及び内部電極の交差面積から算出された値である。
また、表2に示すショート率は、Osc(Oscillation level)が0.5Vであり、周波数が1kHzの電圧を印加する条件下で、実施例1〜6及び比較例1〜4に係る200個のコンデンサのうち短絡不良が発生したコンデンサの割合を示している。なお、コンデンサに短絡不良が発生しているか否かはLCRメータを用いて判定した。
The capacity loss rate shown in Table 2 is a reduction rate indicating how much the measured capacity value of the monolithic ceramic capacitor according to Examples 1 to 6 and Comparative Examples 1 to 4 is lower than the design capacity value. be. The design capacitance value is a value calculated from the thickness of the dielectric of each capacitor, the dielectric constant, and the intersecting area of the internal electrodes.
The short-circuit rate shown in Table 2 is 200 pieces according to Examples 1 to 6 and Comparative Examples 1 to 4 under the condition that Osc (Oscillation level) is 0.5 V and a voltage having a frequency of 1 kHz is applied. The ratio of capacitors with short-circuit defects is shown. It should be noted that whether or not a short-circuit defect has occurred in the capacitor was determined using an LCR meter.

Figure 0006975200
Figure 0006975200

表2を参照すると、比較例1及び3に係る積層セラミックコンデンサは、容量損失率が1.5%以下であったが、ショート率が10%であった。これは、未焼成の素体のカバー部とサイドマージン部の厚みが15μmより厚いことにより、内部電極の酸化が促進されず、内部電極の端部に酸化領域が十分に形成されなかったためにショート率が大きくなってしまったものと推察される。 Referring to Table 2, the multilayer ceramic capacitors according to Comparative Examples 1 and 3 had a capacitance loss rate of 1.5% or less, but a short circuit rate of 10%. This is because the thickness of the cover portion and the side margin portion of the unfired element is thicker than 15 μm, so that the oxidation of the internal electrode is not promoted and the oxidation region is not sufficiently formed at the end of the internal electrode, resulting in a short circuit. It is presumed that the rate has increased.

また、比較例2及び4に係る積層セラミックコンデンサは、ショート率は10%未満であったが、容量損失率が1.5%より大きかった。これは、マグネシウム(Mg)や、マンガン(Mn)の濃度が、カバー部よりサイドマージン部のほうが高いことにより、サイドマージン部に隣接する内部電極の端部が過剰に酸化されたことで容量損失率が大きくなってしまったものと推察される。 Further, the monolithic ceramic capacitors according to Comparative Examples 2 and 4 had a short-circuit rate of less than 10%, but a capacity loss rate of more than 1.5%. This is because the concentration of magnesium (Mg) and manganese (Mn) is higher in the side margin than in the cover, and the end of the internal electrode adjacent to the side margin is excessively oxidized, resulting in capacity loss. It is presumed that the rate has increased.

一方、実施例1〜6に係る積層セラミックコンデンサ10はいずれも容量損失率が1.5%以下、ショート率が10%未満であった。これにより、実施例1〜6に係る積層セラミックコンデンサ10は短絡不良の抑制と、容量の確保と、を両立できていることが確認された。 On the other hand, all of the multilayer ceramic capacitors 10 according to Examples 1 to 6 had a capacity loss rate of 1.5% or less and a short circuit rate of less than 10%. As a result, it was confirmed that the monolithic ceramic capacitor 10 according to Examples 1 to 6 was able to suppress short-circuit defects and secure the capacity at the same time.

以上のことから、上記製造方法に従って作製された本実施形態に係る積層セラミックコンデンサ10は、短絡不良の抑制と、容量の確保と、を両立可能な構成であることが実験的に確認された。 From the above, it was experimentally confirmed that the multilayer ceramic capacitor 10 according to the present embodiment manufactured according to the above manufacturing method has a configuration capable of suppressing short-circuit defects and securing a capacity at the same time.

[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
[Other embodiments]
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and it goes without saying that various modifications can be made.

例えば、積層セラミックコンデンサ10では、容量形成部18がZ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部18において第1及び第2内部電極12,13がZ軸方向に沿って交互に配置されていればよく、容量形成部18が切り替わる部分において第1内部電極12又は第2内部電極13が連続して配置されていてもよい。 For example, in the monolithic ceramic capacitor 10, the capacitance forming portion 18 may be provided by being divided into a plurality of portions in the Z-axis direction. In this case, it is sufficient that the first and second internal electrodes 12 and 13 are alternately arranged along the Z-axis direction in each capacitance forming portion 18, and the first internal electrode 12 or the first internal electrode 12 or the second is used in the portion where the capacitance forming portion 18 is switched. 2 The internal electrodes 13 may be continuously arranged.

10…積層セラミックコンデンサ
11…素体
12…第1内部電極
13…第2内部電極
14…第1外部電極
15…第2外部電極
16…積層部
17…サイドマージン部
18…容量形成部
18a…第1の部分
18b…第2の部分
19…カバー部
111…未焼成の素体
116…未焼成の積層チップ
E1,E2…酸化領域
10 ... Multilayer ceramic capacitor 11 ... Elementary body 12 ... 1st internal electrode 13 ... 2nd internal electrode 14 ... 1st external electrode 15 ... 2nd external electrode 16 ... Laminated part 17 ... Side margin part 18 ... Capacity forming part 18a ... Part 1 18b ... Second part 19 ... Cover part 111 ... Unfired element body 116 ... Unfired laminated chips E1, E2 ... Oxidized region

Claims (4)

第1の方向に積層された複数のセラミック層、及び前記複数のセラミック層の間に配置されニッケルを主成分とする複数の内部電極を有する容量形成部と、前記容量形成部を前記第1の方向から被覆するカバー部と、を有する積層部と、
前記積層部を前記第1の方向に直交する第2の方向から被覆する一対のサイドマージン部と、
を具備し、
前記複数の内部電極は、前記一対のサイドマージン部に隣接し、マンガンが偏在している一対の酸化領域を有し、
前記容量形成部は、前記カバー部に隣接する第1の部分と、前記第1の部分に前記第1の方向に隣接し、前記一対の酸化領域の前記第2の方向の寸法が前記第1の部分よりも小さい第2の部分と、から構成され、
前記サイドマージン部の前記第1の方向の全領域にわたってマンガンの濃度が、前記カバー部のマンガンの濃度より小さい
積層セラミックコンデンサ。
A capacitance forming portion having a plurality of ceramic layers laminated in the first direction, a plurality of internal electrodes arranged between the plurality of ceramic layers and having a nickel as a main component, and the capacitance forming portion are referred to as the first. A laminated portion having a cover portion covering from the direction, and a laminated portion having
A pair of side margin portions that cover the laminated portion from a second direction orthogonal to the first direction,
Equipped with
The plurality of internal electrodes have a pair of oxidation regions adjacent to the pair of side margin portions and in which manganese is unevenly distributed.
The capacity forming portion is adjacent to the first portion adjacent to the cover portion and the first portion in the first direction, and the dimension of the pair of oxidation regions in the second direction is the first. Consists of a second part, which is smaller than the part of
A laminated ceramic capacitor in which the concentration of manganese over the entire region of the side margin portion in the first direction is smaller than the concentration of manganese in the cover portion.
第1の方向に積層された複数のセラミック層、及び前記複数のセラミック層の間に配置されニッケルを主成分とする複数の内部電極を有する容量形成部と、前記容量形成部を前記第1の方向から被覆し、前記第1の方向の厚みが15μm以下であるカバー部と、前記第1の方向と直交する第2の方向を向き、前記複数の内部電極が露出する側面と、を有する未焼成の積層チップを作製し、
ニッケルと共に酸化物を形成する金属元素を含み、前記金属元素の濃度が前記カバー部の前記金属元素の濃度より小さく、前記第2の方向の厚みが15μm以下であるサイドマージン部で、前記側面を前記第2の方向から被覆することにより、未焼成の素体を作製し、
前記未焼成の素体を焼成する
積層セラミックコンデンサの製造方法。
A capacitance forming portion having a plurality of ceramic layers laminated in the first direction, a plurality of internal electrodes arranged between the plurality of ceramic layers and having a plurality of internal electrodes containing nickel as a main component, and the capacitance forming portion are referred to as the first. It does not have a cover portion that is covered from a direction and has a thickness of 15 μm or less in the first direction, and a side surface that faces a second direction orthogonal to the first direction and exposes the plurality of internal electrodes. Make laminated chips for firing,
A side margin portion containing a metal element that forms an oxide together with nickel, the concentration of the metal element is smaller than the concentration of the metal element in the cover portion, and the thickness in the second direction is 15 μm or less. By coating from the second direction, an unfired element body is produced.
A method for manufacturing a multilayer ceramic capacitor that fires the unfired element body.
請求項2に記載の積層セラミックコンデンサの製造方法であって、
前記未焼成の素体を焼成することにより、前記複数の内部電極に、前記サイドマージン部に隣接し、前記金属元素が偏在する酸化領域を形成し、
前記容量形成部において、前記カバー部に隣接する第1の部分では、前記第1の部分に前記第1の方向に隣接する第2の部分よりも、前記酸化領域の前記第2の方向の寸法が大きい
積層セラミックコンデンサの製造方法。
The method for manufacturing a multilayer ceramic capacitor according to claim 2.
By firing the unfired element body, an oxidation region adjacent to the side margin portion and in which the metal element is unevenly distributed is formed on the plurality of internal electrodes.
In the capacitance forming portion, in the first portion adjacent to the cover portion, the dimension of the oxidation region in the second direction is larger than that of the second portion adjacent to the first portion in the first direction. How to make a large monolithic ceramic capacitor.
請求項2又は3に記載の積層セラミックコンデンサの製造方法であって、
前記金属元素は、マグネシウム及びマンガンの少なくとも一方である
積層セラミックコンデンサの製造方法。
The method for manufacturing a multilayer ceramic capacitor according to claim 2 or 3.
A method for manufacturing a multilayer ceramic capacitor in which the metal element is at least one of magnesium and manganese.
JP2019099212A 2016-08-30 2019-05-28 Multilayer ceramic capacitors and their manufacturing methods Active JP6975200B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019099212A JP6975200B2 (en) 2016-08-30 2019-05-28 Multilayer ceramic capacitors and their manufacturing methods

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016168334A JP2018037492A (en) 2016-08-30 2016-08-30 Multilayer ceramic capacitor and manufacturing method thereof
JP2019099212A JP6975200B2 (en) 2016-08-30 2019-05-28 Multilayer ceramic capacitors and their manufacturing methods

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016168334A Division JP2018037492A (en) 2016-08-30 2016-08-30 Multilayer ceramic capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2019161235A JP2019161235A (en) 2019-09-19
JP6975200B2 true JP6975200B2 (en) 2021-12-01

Family

ID=67993720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019099212A Active JP6975200B2 (en) 2016-08-30 2019-05-28 Multilayer ceramic capacitors and their manufacturing methods

Country Status (1)

Country Link
JP (1) JP6975200B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7351279B2 (en) * 2020-09-30 2023-09-27 株式会社村田製作所 multilayer ceramic capacitor
JP7276296B2 (en) * 2020-09-30 2023-05-18 株式会社村田製作所 Multilayer ceramic capacitor
KR20230102525A (en) * 2021-12-30 2023-07-07 삼성전기주식회사 Multilayer electronic component
JP7681538B2 (en) * 2022-02-16 2025-05-22 株式会社村田製作所 Multilayer Ceramic Capacitors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135138A (en) * 2004-11-08 2006-05-25 Matsushita Electric Ind Co Ltd Multilayer ceramic capacitor
JP5315856B2 (en) * 2008-08-21 2013-10-16 株式会社村田製作所 Multilayer ceramic electronic components
KR101141457B1 (en) * 2010-12-08 2012-05-04 삼성전기주식회사 The multi-layerd ceramic condenser and fabricating method using thereof
JP6024483B2 (en) * 2013-01-29 2016-11-16 株式会社村田製作所 Multilayer ceramic electronic components
KR101548797B1 (en) * 2013-04-08 2015-08-31 삼성전기주식회사 A multilayer ceramic capacitor and a method for manufactuaring the same

Also Published As

Publication number Publication date
JP2019161235A (en) 2019-09-19

Similar Documents

Publication Publication Date Title
US11335507B2 (en) Multi-layer ceramic capacitor and method of producing the same
KR102385725B1 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP7044465B2 (en) Multilayer ceramic capacitors
JP6835561B2 (en) Multilayer ceramic capacitors and their manufacturing methods
JP6686676B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP6975200B2 (en) Multilayer ceramic capacitors and their manufacturing methods
JP7167227B2 (en) Multilayer ceramic capacitor
JP6937981B2 (en) Laminated ceramic electronic component packaging and storage method for laminated ceramic electronic components
JP2021019186A (en) Multilayer ceramic electronic component and manufacturing method of the multilayer ceramic electronic component
JP2023015365A (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2022100208A (en) Multi-layer ceramic electronic component and mounting board of the same
JP6851174B2 (en) Multilayer ceramic capacitors
JP7493322B2 (en) Multilayer Ceramic Capacitors
JP7238086B2 (en) Multilayer ceramic capacitor
JP7162690B2 (en) Multilayer ceramic capacitor
JP7171796B2 (en) Multilayer ceramic capacitor
WO2026028588A1 (en) Multilayer ceramic capacitor
JP2026070453A (en) Multilayer ceramic capacitor
KR20260054295A (en) Multilayer Ceramic Capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210825

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210825

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210825

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210901

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211105

R150 Certificate of patent or registration of utility model

Ref document number: 6975200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250