JP6976426B2 - 電力変換装置 - Google Patents

Description

本発明は、直並列に接続された複数のＤＣ／ＤＣ変換器セルを備えた電力変換装置に関する。

電力変換装置において、半導体スイッチング素子を用いたＤＣ／ＤＣ変換器セルを複数直並列に接続することで、直流電圧を高電圧の直流電圧に変換する技術が提案されている（例えば、特許文献１参照）。

上述の電力変換装置は、例えば大規模な配電および送電システムに適用されており、電力変換装置の電圧レベルは数１０ｋＶから数１００ｋＶに達する。このような電力変換装置を流れる電流は数ｋＡから数１０ｋＡに達することから、半導体スイッチング素子を用いたＤＣ／ＤＣ変換器セルが直列または並列に複数接続されることになる。

欧州特許出願公開第２３４１５９４号明細書

特許文献１に記載の電力変換装置では、大規模な送電システムに適用されることが想定されるが、電力変換装置１に含まれるＤＣ／ＤＣ変換器セルに故障が発生した場合に、故障したＤＣ／ＤＣ変換器セル（以下、「故障セル」と呼ぶ場合あり）を除くＤＣ／ＤＣ変換器セルで電力変換装置を継続運転させることについては、詳細な考慮がなされていないという問題があった。

このような場合、例えば電力変換装置の送電が停止することになり、この電力変換装置を含む配電および送電システム全体が停止することになる。

本発明は上述のような事情を鑑みてなされたものであって、ＤＣ／ＤＣ変換器セルに故障が発生した際にも送電を継続可能な電力変換装置を提供することを目的とする。

本発明に係る電力変換装置は、入出力のいずれか一方である第１側に設けられた第１端子と入出力の他方である第２側に設けられた第２端子との間に、複数のＤＣ／ＤＣ変換器セルを有するユニットを備え、第１端子と第２端子との間で電力伝送を行う、電力変換装置であって、複数のＤＣ／ＤＣ変換器セルのうち故障が発生したＤＣ／ＤＣ変換器セルである故障セルを短絡する短絡装置と、複数のＤＣ／ＤＣ変換器セルを制御する制御部とを備え、ユニットは、ユニットの第１側に設けられた第１ユニット端子、および、ユニットの第２側に設けられた第２ユニット端子を有し、ユニットに含まれる複数のＤＣ／ＤＣ変換器セルにおいて、第１側の端子である第１セル端子の各々が、第１ユニット端子の間にて、互いに並列に接続されると共に、第２側の端子である第２セル端子の各々が、第２ユニット端子の間にて、互いに直列に接続され、制御部は、ユニットにおいて故障セルが検知される場合には、故障セルが含まれるユニットのうち故障セルを除くＤＣ／ＤＣ変換器セルである健全セルにおいて、第１セル端子の電力と第２セル端子の電力とが一致するように、故障セル数に基づいて第２セル端子の電圧に対する制御指令値を算出するものである。

本発明に係る電力変換装置にあっては、連続運転中にＤＣ／ＤＣ変換器セルに故障が発生した際にも送電を継続することできる。

本発明の実施の形態１における電力変換装置の構成の一例を示す図である。 本発明の実施の形態１におけるセル故障時における電力変換装置の構成の一例を示す図である。 本発明の実施の形態１におけるセルの回路図の一例である。 本発明の実施の形態１におけるセルの動作波形図である。 本発明の実施の形態１における制御部の構成図である。 本発明の実施の形態１における検知部を説明する回路図である。 本発明の実施の形態１における制御部のフローチャート図である。 本発明の実施の形態３における故障セルと電流最大値および制御係数の関係の一例を示す図である。 本発明の実施の形態３におけるセルの動作波形に関する説明図である。 本発明の実施の形態５における故障セル数ｍごとの出力電圧の制御係数と電流最大値の関係の一例を示す図である。 本発明の実施の形態６における故障セル数ｍごとの出力電圧の制御係数と電流実効値の関係の一例を示す図である。

以下に、電力変換装置の実施の形態の一例について、図１〜図１１に基づいて詳細に説明する。なお、本実施の形態により開示する発明が限定されるものではない。各実施の形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。以下、同一または相当部分には同一の符号を付し、説明は繰り返さない。

本発明に係る電力変換装置は、入出力のいずれか一方である第１側に設けられた第１端子と入出力の他方である第２側に設けられた第２端子との間に、複数のＤＣ／ＤＣ変換器セルを有するユニットを備える。
複数のＤＣ／ＤＣ変換器セルのうち故障が発生したＤＣ／ＤＣ変換器セルである故障セルを短絡する短絡装置と、複数のＤＣ／ＤＣ変換器セルを制御する制御部とを備える。
さらにユニットは、ユニットの第１側に設けられた第１ユニット端子、および、ユニットの第２側に設けられた第２ユニット端子を有する。
ユニットに含まれる複数のＤＣ／ＤＣ変換器セルにおいて、第１側の端子である第１セル端子の各々が、第１ユニット端子の間にて、互いに並列に接続されると共に、第２側の端子である第２セル端子の各々が、第２ユニット端子の間にて、互いに直列に接続される。
制御部は、ユニットにおいて故障セルが検知される場合には、故障セルが含まれるユニットのうち故障セルを除くＤＣ／ＤＣ変換器セルである健全セルにおいて、第１セル端子の電力と第２セル端子の電力とが一致するように、故障セル数に基づいて第２セル端子の電圧に対する制御指令値を算出する。

なお、上述の「一致する」とは、予め定められた誤差範囲内で複数の値が互いに等しい状態のことであり、以下の説明では「同等」と表現する場合もある。

実施の形態１．
図１は、本発明の実施の形態１に係る電力変換装置１の構成の一例を示す回路図である。図１に示す構成はあくまでも一例であって、ＤＣ／ＤＣ変換器セル（以下、単に「セル」と呼ぶ場合あり。）を用いた装置であればよい。

図１において、電力変換装置１は、第１のＤＣ端子２と第２のＤＣ端子３との間で電力変換を行う。第１のＤＣ端子２は正負両端子から構成され、正端子には正極電源ラインＰＬ１が、負端子には負極電源ＮＬ１がそれぞれ接続される。同様に、第２のＤＣ端子３は正負両端子から構成され、正端子には正極電源ラインＰＬ２が、負端子には負極電源ラインＮＬ２が接続される。

電力変換装置１は複数のユニット１０＃１〜１０＃Ｎ（以下、総称する場合は単に「ユニット１０」と呼ぶ場合あり。）を備える。各ユニット１０は、ＤＣ端子１１と、ＤＣ端子１２との間で電力変換を行う。
ＤＣ端子１１は、正負両端子から構成され、正端子には正極電源ラインＰＬ１０が、負端子には負極電源ラインＮＬ１０が接続される。同様にＤＣ端子１２は正負両端子から構成され、正端子には正極電源ラインＰＬ２０が、負端子には負極電源ラインＮＬ２０がそれぞれ接続される。

ユニット１０は複数のセル１００＃１〜１００＃Ｍ（以下、総称する場合は単に「セル１００」と呼ぶ場合あり。）を有する。セル１００はＤＣ端子１０４とＤＣ端子１０５との間で電力変換を行う。
以下、ユニットのＤＣ端子１１を「第１ユニット端子１１」と呼び、ユニットのＤＣ端子１２を「第２ユニット端子１２」と呼ぶ場合がある。さらに、セル１００のＤＣ端子１０４を「第１セル端子１０４」と呼ぶ場合があり、セル１００のＤＣ端子１０５を「第２セル端子１０５」と呼ぶ場合がある。

ＤＣ端子１０４は、正負両端子から構成され、正端子には正極電源ラインＰＬ１００が、負端子には負極電源ラインＮＬ１００が接続される。同様にＤＣ端子１０５は、正負両端子から構成され、正端子には正極電源ラインＰＬ２００が、負端子には負極電源ラインＮＬ２００がそれぞれ接続される。

以下では、簡略化のため、「正極電源ラインＰＬ１０」、「負極電源ラインＮＬ１０」、「正極電源ラインＰＬ２０」、および「負極電源ラインＮＬ２０」を、それぞれ「ＰＬ１０」、「ＮＬ１０」、「ＰＬ２０」、および「ＮＬ２０」と単に呼ぶ場合がある。同様に、「正極電源ラインＰＬ１００」、「負極電源ラインＮＬ１００」、「正極電源ラインＰＬ２００」、および「負極電源ラインＮＬ２００」を、それぞれ「ＰＬ１００」、「ＮＬ１００」、「ＰＬ２００」、および「ＮＬ２００」と単に呼ぶ場合がある。

本実施の形態の電力変換装置１におけるユニット１０とセル１００とに関する回路構成を以下に簡単に説明する。以下の説明では、ユニット１０の個数をＮ個とし、各ユニット１０のセル１００の個数をＭ個として、合計（Ｍ×Ｎ）個のセル１００を有する電力変換装置１を例にあげて説明する。しかし、ユニット１０およびセル１００の個数は上述の例に限定されない。例えば、ＭおよびＮを３以上の場合を図示しているが、ＭおよびＮは２であってもよい。ユニット１０を１つのみ設けた構成であってもよい。

電力変換装置１のＤＣ端子２側およびＤＣ端子３側では、Ｎ個分のユニット１０が共に直列に接続される。Ｎ個分のユニット１０の各々において、第１ユニット端子１１側ではＭ個のセル１００が並列接続される。一方で第２ユニット端子１２側ではＭ個のセル１００が直列接続される。

図１のようにセル１００を直列または並列に接続することで、高電圧かつ大電流を扱うことができ、直列に接続することで高電圧を扱うことが可能になる。すなわち、電力変換装置の大容量化が可能となる。

さらに、ＤＣ端子１０５には常時開の短絡装置２００が並列に接続されている。この短絡装置２００は、セル１００の出力側に設けられ、セル１００に故障が発生した場合に閉状態となり、例えば図２に示す状態となる。図２は本発明の実施の形態１におけるセル故障時における電力変換装置１の構成の一例を示す図である。図２では、ユニット１０＃１のセル１００＃２が故障し、このセル１００＃２の短絡装置２００が閉状態である場合を示している。

ここで、ユニット１０とセル１００とに関する回路構成をより詳細に説明する。上述のとおり、電力変換装置１において、複数のユニット１０のＤＣ端子１１が互いに直列に接続される。より詳細には、電力変換装置１において、ＰＬ１とユニット１０＃１のＰＬ１０とが接続され、ユニット１０＃１のＮＬ１０とユニット１０＃２のＰＬ１０が接続される。なお、ユニット＃３以降も上記と同様に接続されるため、その説明は繰り返さない。
また、図中最下段のユニット１０であるＮ番目のユニット１０＃ＮのＮＬ１０は、電力変換装置１のＮＬ１が接続される。

電力変換装置１において、複数のユニット１０のＤＣ端子１２が互いに直列に接続される。より詳細には、電力変換装置１のＰＬ２とユニット１０＃１のＰＬ２０が接続される。ユニット１０＃１のＮＬ２０とユニット＃２のＰＬ２０が接続される。なお、ユニット＃３以降も上記と同様に接続されるため、その説明は繰り返さない。
図中最下段のユニット１０であるＮ番目のユニット１０＃ＮのＮＬ２０は電力変換装置１のＮＬ２に接続される。

ユニット１０において、複数のセル１００の第１セル端子１０４は、互いに並列に接続される。上述の構成により、ＤＣ端子１１に印加される電圧が、複数のセル１００の各第１セル端子１０４に印加される電圧と等しくなる。
より詳細には、ユニット１０＃１のＰＬ１０は、セル１００＃１〜１００＃ＭにおけるＰＬ１００に、それぞれ接続される。同様に、ユニット１０＃１のＮＬ１０は、セル１００＃１〜１００＃ＭにおけるＮＬ１００に、それぞれ接続される。

ユニット１０において、複数のセル１００のＤＣ端子１０５は、互いに直列に接続される。ＤＣ端子１２を流れる電流が複数のセル１００の各ＤＣ端子１０５を流れる電流と等しくなる。
より詳細には、ユニット１０＃１のＰＬ２０とセル１００＃１のＰＬ２００とが接続される。セル１００＃１のＮＬ２００とセル１００＃２のＰＬ２００とを接続することで、セル１００＃１とセル１００＃２とが接続される。以下、セル１００＃２以降も上述と同様に接続されるため、それらの説明は繰り返さない。
図中最下段のユニット１０＃ＮのＮＬ２０には電力変換装置１のＮＬ２が接続されると共に、ユニット１０＃Ｎにおけるセル１００＃ＭのＮＬ２００が接続される。

さらに、電力変換装置１は補助変換器２０を備える。この補助変換器２０は、異なる電圧の直流電圧間の変換を行うもので、この場合、隣接する２つのユニット１０の２組のＤＣ端子１１に接続され、この２組のＤＣ端子１１の間で電力授受を行う。例えば、図中、補助変換器２０はユニット１０＃１および１０＃２の２組のＤＣ端子１１の間に接続されている。
以下では、第１ユニット端子１１に補助変換器２０が接続された構成を用いて説明を行うが、第２ユニット端子１２に補助変換器２０が接続された構成であってもよい。この場合は、制御部３００が第２ユニット端子１２の電圧を制御する構成である。

より詳細には、ユニット１０＃１の正極電源ラインＰＬ１０が、補助変換器の正極電源ラインＡＰＬ１０に接続される。また、ユニット１０＃１の負極電源ラインＮＬ１０が、補助変換器２０の負極電源ラインＡＮＬ１０に接続される。上述の構成により、ユニット１０＃１のＮＬ１０がユニット１０＃２のＰＬ１０と補助変換器２０を介して接続される。

ユニット１０＃２の正極電源ラインＰＬ１０が、補助変換器２０の正極電源ラインＡＰＬ２０に接続される。ユニット１０＃２の負極電源ラインＮＬ１０が、補助変換器２０の負極電源ラインＡＮＬ２０に接続される。上述の構成により、ユニット１０＃１のＰＬ１０がユニット１０＃２のＮＬ１０と補助変換器２０を介して接続される。

図１示すように電力変換装置１のＤＣ端子２および３、ユニット１０のＤＣ端子１１および１２（「両ユニット端子」と呼ぶ場合あり。）、セル１００のＤＣ端子１０４および１０５（「両セル端子」と呼ぶ場合あり）、並びに補助変換器２０は、全て正負の２つの端子を有する。ここでは、特に説明の無い限り、正負の端子間電圧を、その端子の電圧と呼ぶ。

図３は実施の形態１におけるセル１００の回路図の一例である。セル１００は、１次側のＤＣ端子１０４の電圧Ｖ_Ｃｉｎを、２次側のＤＣ端子１０５の電圧Ｖ_Ｃｏｕｔに変換する回路であり、双方向の電力変換が自由に制御可能である。セル１００は、第１フルブリッジ回路１０１、第２フルブリッジ回路１０２、変圧器１０３、および駆動回路１０６を備える。

第１フルブリッジ回路１０１は、２つのスイッチングレグ、および、直流キャパシタＣｄｃ１を含む。上記２つのスイッチングレグは、半導体スイッチング素子Ｑ１１およびＱ１２からなるスイッチングレグ、並びに半導体スイッチング素子Ｑ１３およびＱ１４からなるスイッチングレグを有する。

同様に、第２フルブリッジ回路１０２は、２つのスイッチングレグと、直流キャパシタＣｄｃ２とを含む。上記２つのスイッチングレグは、半導体スイッチング素子Ｑ２１およびＱ２２からなるスイッチングレグ、並びに半導体スイッチング素子Ｑ２３およびＱ２４からなるスイッチングレグを有する。直流キャパシタＣｄｃ２はＤＣ端子１０５に並列に接続される。

また、第１フルブリッジ回路１０１における各スイッチングレグの中間接続点と変圧器１０３の１次側が接続され、第２フルブリッジ回路１０２における各スイッチングレグの中間接続点と変圧器１０３の２次側が接続されている。

変圧器１０３の一次側コイルに対する二次側コイルの巻数比は、ＤＣ端子１０４の電圧に対するＤＣ端子１０５の電圧の比に合わせて調整される。例えば、入力電圧が３ｋＶで出力電圧が６ｋＶの場合、変圧器１０３の巻数比は１：２とする。なお以下の説明ではＤＣ端子１０４の電圧Ｖ_Ｃｉｎは、ＤＣ端子１０５の電圧Ｖ_Ｃｏｕｔを変圧器の巻数比を用いて換算されたものとする。

両フルブリッジ回路１０１および１０２に含まれる半導体スイッチング素子Ｑ１１〜Ｑ２４には、例えば、ダイオードが逆並列に接続されたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の自己消孤機能を有した半導体スイッチング素子を用いる。各半導体スイッチング素子Ｑ１１〜Ｑ２４は、電流容量に応じて複数の半導体スイッチング素子を並列に組み合わせて構成してもよい。
駆動回路１０６は、セル１００内の各半導体スイッチング素子Ｑ１１〜Ｑ２４へのゲート信号１０７を生成して各半導体スイッチング素子Ｑ１１〜Ｑ２４のスイッチングを制御する。各半導体スイッチング素子Ｑ１１〜Ｑ２４のスイッチングを制御することで、第１フルブリッジ回路１０１は変圧器１０３の１次側巻き線に交流電圧Ｖ１を出力し、第２フルブリッジ回路１０２は変圧器１０３の２次側巻き線に交流電圧Ｖ２を出力する。

各半導体スイッチング素子Ｑ１１〜Ｑ２４には、スナバキャパシタＣＳが並列に接続される。スナバキャパシタＣＳと交流出力線のインダクタンスＬＳとの作用により、各半導体スイッチング素子Ｑ１１〜Ｑ２４のソフトスイッチングであるゼロ電圧スイッチングが可能となる。よって、半導体スイッチング素子Ｑ１１〜Ｑ２４におけるスイッチング損失が低減でき、これらの素子の動作周波数を高め、変圧器１０３の小型化が可能となる。ここで、ソフトスイッチングとは、共振現象の利用により、スイッチング過渡期間に半導体スイッチング素子に加わる電圧または電流を軽減し、スイッチング損失や電磁ノイズの低減を行う技術である。上記インダクタンスＬＳは変圧器１０３の漏れインダクタンスを利用してもよい。

直流キャパシタＣｄｃ１、Ｃｄｃ２は、電解コンデンサまたはフィルムコンデンサ等を用いて構成する。直流キャパシタＣｄｃ１、Ｃｄｃ２には高周波の電流が流れるが、フィルムコンデンサを用いた場合、この高周波の電流による劣化が抑制でき、長寿命化が図れる。

なお、図３に示すセル１００の構成は一例であって、ブリッジ回路を用いたＤＣ／ＤＣ変換装置であれば、本発明に係る範囲となる。例えば、図３では、第１フルブリッジ回路１０１側を並列接続、第２フルブリッジ回路１０２側を直列に接続したが、並列接続および直列接続は、接続する側を入れ替えてもよい。すなわち、入出力のいずれか一方である第１側を並列接続、入出力の他方である第２側を直列接続すればよい。

図４は実施の形態１におけるセル１００の動作波形図である。同図（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）はそれぞれ、スイッチング素子Ｑ１１およびＱ１４による動作波形、スイッチング素子Ｑ１２およびＱ１３による動作波形、スイッチング素子Ｑ２１およびＱ２４による動作波形、およびスイッチング素子Ｑ２２およびＱ２３による動作波形である。なお、同図（Ａ）〜（Ｄ）において、ＴＤはスイッチングレグ内での半導体スイッチング素子の短絡を防止するためのデッドタイムである。
図４（Ｅ）、（Ｆ）、および（Ｇ）は、それぞれ第１フルブリッジ回路１０１が出力する交流電圧Ｖ１、第２フルブリッジ回路１０２が出力する交流電圧Ｖ２、および各セル１００を流れる電流ＩＬを示している。
同図（Ｅ）および（Ｆ）に示すとおり、交流電圧Ｖ１と交流電圧Ｖ２の間には位相差φが存在している。また、セル１００においては、この位相差φが制御されることで、送電電力が制御されている。

変圧器１０３を小型化するために各半導体スイッチング素子Ｑ１１〜Ｑ２４の動作周波数を高周波化（例えば６１Ｈｚ以上）を行った場合、変圧器１０３の損失が増加してしまうが、アモルファス（非晶質）材を鉄心材料とすることで高周波化による損失増加を抑制できる。

電力変換装置１は制御部３００を備えている。図５は実施の形態１における制御部３００の構成図である。制御部３００は、制御演算部３０７、ＰＷＭ（パルス幅変調：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号生成部３０９、および故障数計測部３１１を備える。

制御部３００の制御演算部３０７は、以下に示す電圧情報のうち少なくとも１つの値を用いて、制御指令値３０８を算出する。例えば、制御演算部３０７は、故障セルが検知されない場合には（通常動作時）、第２ユニット端子１２の電圧検出値３０４が目標電圧に近づくように制御指令値３０８を演算する。故障セルが検知された場合（故障発生時）には、制御演算部３０７は上記目標電圧と故障セル数ｍに基づいて制御指令値３０８を演算する。

電圧情報には、第１のＤＣ端子２の電圧検出値３０１、第２のＤＣ端子３の電圧検出値３０２、第１ユニット端子１１の電圧検出値３０３、第２ユニット端子１２の電圧検出値３０４、第１セル端子１０４の電圧検出値３０５、および第２セル端子１０５の電圧検出値３０６が含まれる。なお電圧情報に関しては上述の例に限定されず、電圧制御が必要な端子に応じて、制御演算部３０７が用いる電圧検出値の数および種類を適宜変更してもよい。

ＰＷＭ信号生成部３０９は、制御演算部３０７により算出された制御指令値３０８を用いて、ＰＷＭ信号３１０を生成する。生成されたＰＷＭ信号３１０は、駆動回路１０６（図３に図示）へ送信される。

故障数計測部３１１は、図６で後述する短絡検知部５１１から送信されるセル故障信号３１２を受信し故障セル数３１３を計測し、制御演算部３０７に送信する。

図６は、検知部５１を説明する回路図であり、特に、図３で説明した短絡電流を検知する短絡検知部５１１とその周辺回路を詳細に説明する回路図である。

検知部５１は、半導体素子５１０と、短絡電流を検知する短絡検知部５１１と、この短絡検知部５１１が短絡電流を検知した場合に遮断動作を行う遮断部５１２とを備える。

検知部５１は、さらに検知制御部５１３を備え、この検知制御部５１３は短絡検知部５１１にオン信号またはオフ信号を入力することで、短絡検知部５１１を起動または停止させる。

ここで、図６に示す検知部５１は、セル１００の両フルブリッジ回路１０１および１０２に対応して設けられる。両フルブリッジ回路１０１および１０２に含まれるスイッチング素子Ｑ１１〜Ｑ２４それぞれに、検知部５１を設けてもよい。

短絡検知部５１１は、半導体素子５１０にオン信号が入力されている場合に、コレクタ電位が所定の電圧以上であるか否かを検知して短絡電流の有無を検知する。短絡検知部５１１が短絡電流を検知した場合には、短絡検知部５１１は遮断部５１２に短絡検知信号を出力する。また、短絡検知部５１１はセル故障信号３１２を故障数計測部３１１に出力する。

短絡検知部５１１からの短絡検知信号が入力された場合、遮断部５１２は定常動作の遮断時よりも大きな抵抗を介して遮断を実施する。この遮断により、遮断時に発生するサージ電圧を抑制したソフト遮断を実現している。

ここで、図７を用いて制御部３００の動作を説明する。図７は本発明の実施の形態１における制御部３００のフローチャート図である。

まず、外部からの指令により制御部３００は電力変換装置１の動作を開始させる（ステップＳ１）。

次に、故障数計測部３１１は、短絡検知部５１１からのセル故障信号３１２の入力があるか否かを判断することで、故障セルの有無を検知する（ステップＳ２）。

故障数計測部３１１は、ステップＳ２にてセル故障信号３１２の入力がある場合は（ＹＥＳ）、ステップＳ３Ｂに進むと共に、故障セルの短絡装置２００が閉状態となるように制御する。ここで、第１のフルブリッジ回路１０１の半導体スイッチング素子Ｑ１１〜Ｑ１４をすべてオフ状態にすることで、該当する故障セルが解列されている。

ステップＳ２にてセル故障信号３１２の入力がない場合（ＮＯ）は、制御演算部３０７が電力変換装置１における通常動作時における制御指令値３０８を演算する（ステップＳ３Ａ）。

ステップＳ３Ｂは、ステップＳ３０およびステップＳ３１から構成される。まず故障数計測部３１１は、セル故障信号３１２を用いて、故障したセル１００を含むユニット（以下、故障ユニットとも称する）における故障セル数３１３を計測する（ステップＳ３０）。
次に、計測した故障セル数３１３が制御演算部３０７に出力される。故障セル数３１３を用いて、制御演算部３０７は故障発生時の制御指令値３０８を演算する（ステップＳ３１）。

ＰＷＭ信号生成部３０９は、ステップＳ３１又はステップＳ３Ａにおいて生成された制御指令値３０８を用いて、ＰＷＭ信号３１０を生成する（ステップＳ４）。

電力変換装置１への運転停止指令が入力されているか否かを制御部３００が確認する。運転停止指令が入力されている場合は（ＹＥＳ）、制御部３００は、電力変換装置１の動作を停止させる。上記指令が入力されていない場合は（ＮＯ）、ステップＳ２に戻る。以降、運転停止指令が入力されるまで上記ステップＳ２からステップＳ５を繰り返す。

各第１ユニット端子１１側では、故障発生前後において、第１セル端子１０４の電圧が一致するように制御される。
第２ユニット端子１２側では、制御部３００は故障セル数ｍに基づいて、故障発生前後で第２セル端子１０５電圧を変化させる。例えば、制御部３００は故障セル数が増加した場合、第２セル端子１０５において、故障発生後の制御指令値３０８が故障発生前に比べて増加するように制御する。

第２ユニット端子１２における電圧制御を以下に詳細に説明する。直列に接続されたセル１００の個数は、故障前がＭ個に対して故障後は（Ｍ−ｍ）個となる。なお、セル数ｍはセル数Ｍより小さい自然数である。
よって、故障前の第２セル端子１０５の電圧Ｖ_Ｃｏｕｔは（Ｖ_Ｕｏｕｔ／Ｍ）である。また、故障後の第２セル端子１０５の電圧Ｖ"_Ｃｏｕは下記（１）式で表現できる。
Ｖ”_Ｃｏｕｔ＝Ｖ_Ｕｏｕｔ／（Ｍ−ｍ）＝Ｖ_Ｃｏｕｔ・Ｍ／（Ｍ−ｍ）
・・・ （１）
（１）式では、故障後の第２セル端子１０５の電圧Ｖ"_Ｃｏｕｔが、故障前の第２セル端子電圧１０５の電圧Ｖ_Ｃｏｕｔと比較して、Ｍ／（Ｍ−ｍ）倍となるように電圧制御がなされる。

ここで、発明者の鋭意検討の結果、セル故障発生後において、第２セル端子１０５と同様に電圧制御を第１セル端子１０４にも行う場合、以下の問題が発生することを発見した。すなわち、セル１００における第１セル端子１０４側における電力（以下、「セル１００の入力電力」と呼ぶ場合あり。）は第２セル端子１０５側における電力（以下、「セル１００の出力電力」と呼ぶ場合あり。）に一致せず、結果として電力変換装置１は運転が継続できないという問題が発生する。

以下に比較例として、上述の第２セル端子１０５と同様に電圧制御を第１セル端子１０４にも行う構成を用いて、上述の問題の説明を行う。
半導体スイッチング素子故障発生前の電流をＩ_Ｕｉｎ、故障発生後の第１ユニット端子１１の電流をＩ"_Ｕｉｎとすると、健全セルの第１セル端子１０４を流れる電流Ｉ"_Ｃｉｎは以下の（２）式で表される。
Ｉ”_Ｃｉｎ＝Ｉ_Ｕｉｎ／（Ｍ−ｍ）＝Ｉ_Ｃｉｎ・Ｍ／（Ｍ−ｍ）
・・・ （２）
故障ユニットにおいて、第１ユニット端子１１に並列に接続しているセル１００の数は、Ｍ個から（Ｍ−ｍ）個に減少するため、上式に示すとおり、故障発生後の電流Ｉ"_Ｃｉｎは故障発生前の電流Ｉ_Ｃｉｎの（Ｍ／（Ｍ−ｍ））倍となる。
一方で第２ユニット端子１２に流入する電流は故障発生前後で同等の値を取り、第２セル端子１０５の電流も故障発生前後で同等の値を取る。

つまり、電流は、第２セル端子１０５では電流が故障発生前後で同等に制御されるものの、第１セル端子１０４では電流が故障発生前後で同等に制御できず、異なる値を取ることとなる。
すなわち、第１セル端子１０５における故障発生後の電流は故障発生前に比べて（Ｍ／（Ｍ−ｍ））倍となる。

なお上述のとおり比較例では、故障後の第１セル端子１０４の電圧は故障前に比べて（Ｍ／（Ｍ−ｍ））倍となるように制御され、故障後の第２セル端子１０５の電圧も故障前に比べて（Ｍ／（Ｍ−ｍ））となるように制御される。

したがって、故障発生後において、第１セル端子１０４の電力（入力電力）が、第２セル端子１０５の電力（出力電力）と一致しないという問題が生じる。

本実施の形態では、セル１００における入力電力と出力電力を一致させるよう故障セル数に応じた制御を行うので、上記問題を回避することができる。ここで、「入力電力と出力電力を一致させるよう制御」とは、詳細には、各第１ユニット端子１１側では、故障発生前後で、第１セル端子１０４の電圧に対する制御指令値を同等とし、第２ユニット端子１２側では、故障セル数ｍに基づいて、第２セル端子１０５の電圧が故障発生前後で同等になるように制御指令値を算出するものである。

試験の簡略化や製造性の向上の観点から、ユニット１０およびセル１００を同じ部品で構成することが望ましい。両セル端子および両ユニット端子における電圧を同等とすることで、同じ部品で構成することが容易となる。

ここで上述の観点から、変形例として、各ＤＣ端子（両ユニット端子１１および１２、並びに第２セル端子１０５）の電圧を同等にする制御を行う場合を説明する。

具体的には、本変形例では次の１）〜３）のバランス制御を行う。１）ユニット入力電圧バランス制御は、各ユニット１０の第１ユニット端子１１の直流電圧を互いに同等にする制御である。２）ユニット出力電圧バランス制御は、各ユニット１０の第２ユニット端子１２の直流電圧を互いに同等とする制御である。３）セル出力電圧バランス制御は、各ユニット１０に内在するセル１００の各第２セル端子１０５の直流電圧を互いに同等とする制御である。

電力変換装置１の送電電力をＰとした場合、各ユニット１０の電力ＰＵは送電電力ＰをＮ（電力変換装置１に含まれるユニット数に対応する）で除算したＰ／Ｎとなる。同様に、各セル１００の電力ＰＣは、ユニット１０の電力ＰＵを各ユニットに含まれるセル数Ｍで除算したＰＵ／Ｍとなる。

バランス制御では、例えば第２ユニット端子１２の直流電圧各々を同等にする場合には、制御演算部３０７は、第２ユニット端子１２の電圧検出値３０４の大きさに応じて、各ユニット１０の送電電力ＰＵを増減させるように制御指令値３０８（以下、符号を省略して「制御指令値」と表現する場合あり）を演算する。これにより、複数のユニット１０において、各第２ユニット端子１２の電圧を互いに同等にしている。

これは、第２セル端子１０５の直流電圧各々を同等にする場合も同様である。すなわち、第２セル端子１０５の直流電圧の電圧検出値３０６の大きさに応じて、各セル１００の送電電力ＰＣを増減させるように制御指令値３０８を演算する。これにより、各第２セル端子１０５の直流電圧を同等に維持することができる。

ここで、上記１）ユニット入力電圧バランス制御により、故障ユニットにおける第１ユニット端子１１の電圧Ｖ"_Ｕｉｎは、故障発生前の健全ユニットの電圧Ｖ_Ｕｉｎと同等となるように制御される。すなわち、故障発生後のＶ"_Ｕｉｎは故障発生前の電圧Ｖ_Ｕｉｎと同等となる。ここで、健全ユニットとは複数のユニット１０のうち故障ユニットを除くユニット１０である。

同様に２）ユニット出力電圧バランス制御により、故障発生後における第２ユニット端子１２の電圧Ｖ"_Ｕｏｕｔは、故障発生前の電圧Ｖ_Ｕｏｕｔと同等に制御される。

第２ユニット端子１２側では、上述のとおり、故障セル数ｍのセル１００がバイパスされているため、セル１００の数がＭから（Ｍ−ｍ）に減少する。ここで、上記３）セル出力電圧バランス制御により、第２セル端子１０５の電圧が同等に制御されている。健全セル１００の第２セル端子１０５の電圧Ｖ"_Ｃｏｕｔは、（１）式で表現できる。

上記の動作により、電力変換装置１の複数のユニット１０各々の第２ユニット端子１２は、電圧が互いに同等に制御される。同様に、ユニット１０において複数のセル１００各々の第２セル端子１０５は、電圧が互いに同等に制御される。
ここで、第１ユニット端子１１には、電圧制御を行うために補助変換器２０が接続される。この補助変換器２０は、第１ユニット端子１１の電圧Ｖ_Ｕｉｎが同等となるように制御する。
第１ユニット端子１１の直流電圧の各々を同等に制御するためには、補助変換器２０を設けることが望ましい。これにより、第２ユニット端子１２の電圧制御にユニット１０の送電電力ＰＵを用いた場合でも、第１ユニット端子１１の電圧制御を適切に行うことができる。

ここで故障後において、健全セルの第１セル端子１０４の入力電力Ｐ”_Ｃｉｎは以下の式で表すことができる。
Ｐ”_Ｃｉｎ＝Ｉ”_Ｃｉｎ×Ｖ”_Ｃｉｎ＝（Ｉ_Ｕｉｎ／（Ｍ−ｍ））×Ｖ_Ｃｉｎ
・・・ （３）

健全セルの第２セル端子１０５を流れる電流は、半導体スイッチング素子故障発生後も変わらない。よって、健全セルの第２セル端子１０５から出力される電力Ｐ”_Ｃｏｕｔは以下の式で表される。
Ｐ”_Ｃｏｕｔ＝Ｉ”_Ｃｏｕｔ×Ｖ”_Ｃｏｕｔ＝Ｉ_Ｃｏｕｔ×（Ｖ_Ｕｏｕｔ／（Ｍ−ｍ））
・・・ （４）
さらに、図１に示す電力変換装置１の回路構成から以下の式で示す関係が成り立つ。
Ｖ”_Ｕｏｕｔ＝Ｖ”_Ｃｉｎ×（Ｍ―ｍ）＝Ｖ_Ｃｉｎ×（Ｍ―ｍ）
・・・ （５）
Ｉ”_Ｕｏｕｔ＝Ｉ”_Ｕｉｎ／（Ｍ−ｍ）＝Ｉ_Ｕｉｎ／（Ｍ−ｍ）
・・・ （６）
Ｉ”_Ｃｏｕｔ＝Ｉ”_Ｕｏｕｔ ・・・ （７）

なお、前述のとおり、Ｖ_ＣｏｕｔはＶ_Ｃｉｎを変圧器の巻数比で換算した後の電圧である。上記（５）〜（７）式を（４）式に代入すると、（８）式が導出できる。（８）式において、健全セルの第１セル端子１０４の入力電力Ｐ”_Ｃｉｎは、第２セル端子１０５の出力電力Ｐ”_Ｃｏｕｔと同等の値を取る。
Ｐ”_Ｃｏｕｔ＝（Ｉ_Ｕｉｎ／（Ｍ−ｍ））×（Ｖ”_Ｃｉｎ×（Ｍ―ｍ））／（Ｍ−ｍ）
＝Ｉ”_Ｕｉｎ×Ｖ”_Ｃｉｎ／（Ｍ−ｍ）
＝Ｉ_Ｕｉｎ×Ｖ_Ｃｉｎ／（Ｍ−ｍ）=Ｐ”_Ｃｉｎ ・・・ （８）

上述のように、電力変換装置１に付加されているバランス制御を半導体スイッチング素子の故障後も付加すると、各健全セル１００における入出力電力の歪みを抑制できる。さらに、電力変換装置１において、各ユニット１０を同じ構成部品で構成でき、各セル１００を同じ構成部品で構成できる。結果として、試験の簡略化や製造性の向上を図ることができる。

半導体スイッチング素子故障発生時においても送電を継続することが可能となる。さらに、半導体スイッチング素子故障発生ごとに、電力変換装置１が接続された送電設備の改修が不要となることから、送電設備の稼働率が向上する。また、メンテナンスコストの抑制が可能となる。

本実施の形態では、１）〜３）のバランス制御を行うことでセル１００の入出力電圧が一致させる構成としたが、故障ユニットの健全セルにおいて、入出力電力が同等となるように故障セル数ｍに応じて、第２セル端子の電圧を制御すればよい。

実施の形態２．
本実施の形態では、両ユニット端子１１および１２において、制御演算部３０７は、後述する制御係数を算出すると共に、この算出した制御係数を使用して制御指令値３０８を演算する。

故障ユニット以外のユニットである健全ユニットにおいて、故障セル数ｍに基づいて、第１ユニット端子１１および第２ユニット端子１２の電圧を減少させる。これにより、故障ユニットの第１ユニット端子１１および第２ユニット端子１２の電圧を低下させ、故障ユニットにおける第２セル端子１０５の直流電圧Ｖ_Ｃｏｕｔの増加を抑制する。

以下では、制御係数ｋ_１およびｋ_２を用いて、電力変換装置１の送電を継続した場合について説明する。すなわち、故障ユニットに含まれるセル１００における第２セル端子１０５の直流電圧Ｖ_Ｃｏｕｔに制御係数ｋ_１を乗算し、健全ユニットに含まれるセル１００における第２セル端子１０５の直流電圧Ｖ_Ｃｏｕｔに制御係数ｋ_２を乗算する。
ここで、制御係数ｋ_１およびｋ_２は、第２セル端子１０５の直流電圧が予め設定されたセル１００の過電圧値に基づき設定され、例えば、過電圧値を下回るように設定される。

実施の形態１では、故障ユニットの両ユニット端子電圧を故障発生前後で同等に制御する構成であった。この場合、故障セル数ｍが増加すると、上記（２）式に示すように第２セル端子１０５の電圧Ｖ_Ｃｏｕｔが増加してしまい、セル１００を安定的に動作させるための電圧マージンを確保できない。結果として、半導体スイッチング素子の耐圧を超えてしまい、故障セル数ｍがさらに増加し最終的に電力変換装置１が送電を継続できなくなる。

本実施の形態では、故障後における電圧が故障前に対して減少するよう、両ユニット端子１１および１２に対する電圧制御が行われる。

故障ユニットのおける健全セルの第２セル端子１０５の電圧Ｖ"_Ｃｏｕｔおよび電流Ｉ"_Ｃｏｕｔは、以下の２式で表現できる。
（故障ユニット内のＶ"_Ｃｏｕｔ）＝Ｖ_Ｃｏｕｔ×ｋ_１ ・・・ （９）
（故障ユニット内のＩ"_Ｃｏｕｔ）＝Ｉ_Ｃｏｕｔ ・・・ （１０）

故障ユニットに含まれる健全セルの第２セル端子１０５に出力する電力は故障前のｋ_１倍となる。

一方で、故障ユニットのおける健全セルの第１セル端子１０４の電流は、故障前のＭ／（Ｍ−ｍ）倍である。ここで、セル１００の入力電力と出力電力が一致させるように制御するため、故障後の第１セル端子１０４の電圧Ｖ"_Ｃｉｎは以下の式で表現できる。
（故障ユニット内のＶ"_Ｃｉｎ）＝Ｖ_Ｃｉｎ×［（Ｍ−ｍ）／Ｍ］×ｋ_１
・・・ （１１）

健全セルの第１セル端子１０４の電圧Ｖ"_Ｃｉｎを故障後に式（１１）のように設定することで、セル１００の入力電力は出力電力と同じく故障前のｋ_１倍となる。

故障ユニットの出力電圧Ｖ"_Ｕｏｕｔは以下の式で示すことができる。
Ｖ"_Ｕｏｕｔ＝（Ｍ−ｍ）×Ｖ_Ｃｏｕｔ×ｋ_１ ・・・ （１２）
（１２）式より、故障ユニットの故障後の出力電圧Ｖ"_Ｕｏｕｔは、故障前と比べ［（Ｍ−ｍ）×ｋ_１］／Ｍ］倍となることがわかる。

一方で、健全ユニットにおけるセル１００の第２セル端子１０５の電圧Ｖ"_Ｃｏｕｔおよび電流Ｉ"_Ｃｏｕｔは以下の式で表現できる。
（健全ユニット内のＶ"_Ｃｏｕｔ）＝Ｖ_Ｃｏｕｔ×ｋ_２ ・・・ （１３）
（健全ユニット内のＩ"_Ｃｏｕｔ）＝Ｉ_Ｃｏｕｔ ・・・ （１４）

（１３）および（１４）式に示すとおり、故障ユニットに含まれるセル１００が第２セル端子１０５に出力する電力は、故障前のｋ_２倍である。

一方で、健全ユニットの第１セル端子１０４での電流は、故障発生前後で同等である。セル１００の入力電力と出力電力とが一致するためには、健全ユニット内の第１セル端子１０４の電圧Ｖ"_ｃｉｎを以下の（１５）式で制御する必要がある。
Ｖ"_ｃｉｎ＝Ｖ_Ｃｉｎ×ｋ_２ ・・・ （１５）
ここで、第１セル端子１０４の電圧Ｖ"_ｃｉｎは故障前のｋ_２倍となる。

上述より、健全ユニットでは、セル１００の入力電圧と出力電圧に乗算する制御係数がｋ_２であることがわかる。

ここで、第１ユニット端子１１の電圧Ｖ_Ｕｉｎの合計と第２ユニット端子１２の電圧Ｖ_Ｕｏｕｔの合計は、半導体スイッチング素子の故障発生前後で同等であることを考慮すると、それぞれ以下に示す式の関係が成立する。

Ｎ×Ｖ_Ｃｉｎ＝｛（Ｎ−ｎ）×ｋ_２＋［（Ｍ−ｍ）／Ｍ］×ｋ_１｝×Ｖ_Ｃｉｎ
・・・（１６）
ただし、（１６）式においてＮはユニットの数、ｎは故障ユニットの数である。
（１６）式を整理することでｋ_１はｋ_２を用いて以下の式で表すことができる。
ｋ_１＝［Ｎ−（Ｎ−ｎ）×ｋ_２］×［Ｍ／（Ｍ−ｍ）］ ・・・ （１７）

なお、制御演算部３０７はユニット１０ごとに設けてもよい。この場合、制御係数を高速に演算することができ、制御における安定性と信頼性が向上する。

上述の構成により、半導体スイッチング素子故障発生時においても送電を継続することが可能となる。また、半導体スイッチング素子故障発生ごとに送電設備の改修が不要となることから送電設備の稼働率が向上する。また、メンテナンスコストが抑制できる。

なお、実施の形態２では、制御係数は２つの場合を例として示したが、この例に限定されず、制御係数の数を故障セル数に応じて変更してもよい。また制御係数から制御指令値を算出していたが、制御係数を算出することなく制御指令値を直接算出してもよい。

実施の形態３．
実施の形態２では、セル故障数ｍが増加した際に、セル１００の両端子電圧１０４および１０５が過電圧とならないように制御を行っていた。
本実施の形態では、電流最大値Ｉ_ＬＰに基づいて制御指令値を決定する点が異なる。具体的には、電流最大値Ｉ_ＬＰが予め設定された値よりも小さくなるように制御指令値を決定する。

制御指令値の決定方法としては、まず、互いに異なる複数の制御指令値における電流最大値Ｉ_ＬＰを算出する。次に、この算出された複数の電流最大値Ｉ_ＬＰのうち最小の値を取るような電流最大値Ｉ_ＬＰを選択する。最後に、選択した電流最大値Ｉ_ＬＰに対応する制御指令値で両セル端子１０４および１０５の電圧を制御する。

セル数Ｍおよび故障セル数ｍの故障ニットにおいて、各セル１００の電流最大値Ｉ_ＬＰは以下の（１８）式で導出できる。同式では、セル故障数ｍと半導体スイッチング素子故障発生後のＤＣ端子の制御係数により、セル１００の電流最大値Ｉ_ＬＰが決定されることがわかる。なお、同式において、Ｌ_Ｓはインダクタンスであり、ωは角周波数である。

・・・ （１８）

なお、（１８）式において位相差φは電力変換装置１の送電電力に限定されず、定格電力を送電した場合の値を入力してもよい。このような構成とすることで、電力変換装置１の送電電力の情報が不要となるため、制御演算部を簡単に構成することが可能となる。

図８は、故障ユニットにおける故障セル数ｍに対する電流最大値Ｉ_ＬＰが最小となる制御指令値（ｋ_１×Ｖ_Cout）とその制御指令値における電流最大値Ｉ_ＬＰを示す図である。なお、同図では、故障セル数ｍ＝０の時はｋ_１＝１として計算しており、電流最大値Ｉ_ＬＰはｍ＝０の時を基準として、各故障セル数ｍに応じた倍率を算出している。なお、図８において、ユニット１０におけるセル数Ｍは１４である。このセル数Ｍは以下に示す図１０および図１１においても同様である。

制御演算部では、まず、制御係数ｋ_１を変更した場合の電流最大値Ｉ_ＬＰの変化を故障セル数ｍごとに算出する。次に、算出した電流最小値Ｉ_ＬＰが最小となる制御係数ｋ_１を決定する。

ここで、本実施の形態に係る効果を以下に説明する。実施の形態２のｋ_１倍またはｋ_２倍になった制御係数を用いると、セル故障数ｍの増加または健全ユニットの制御係数の設定に起因して、以下の問題が生じる場合がある。つまり、第１セル端子１０４と第２セル端子１０５との電圧差（以下「セル入出力電圧差」と呼ぶ場合あり。）が、故障ユニット内の健全セルにおいて故障発生前に比べて増大する問題がある。

ここで、上記セル入出力電圧差の増大とセル１００における電流の増加との関係を図９（特に、同図（Ｇ））を用いて説明する。図９は、本発明の実施の形態３におけるセルの動作波形に関する説明図である。
図９（Ｇ）では、セル入出力電圧差の大きさが異なる２つの電流波形を示す。詳細には、図中の２つ電流波形のうち、実線の電流波形は破線の電流波形よりも大きいセル電圧差を有する。図９（Ｇ）に示すように、実線の電流波形が破線の電流波形に比べてその最大値が大きくなることがわかる。
このように、第１セル端子１０４と第２セル端子１０５の電圧差が増大する場合、電流の最大値が増加する。結果として、セル１００において、電力損失が増加するとともに、過大な電流が流入して半導体スイッチング素子の許容電流値を超えてしまうことで、半導体スイッチング素子が故障する場合がある。このような故障を回避するために、電力変換装置では、半導体スイッチング素子を流れる電流が予め設定された閾値を超えた場合に、回路の動作を停止する過電流保護停止機能を有する場合が多い。

上述のような過電流保護停止機能を有する場合、半導体スイッチング素子に上記閾値を超える電流が発生する際には、電力変換装置１が動作を停止することになる。結果として、電力変換装置１の信頼性が低下するという問題があった。

本実施の形態では、電流最大値Ｉ_ＬＰの大きさが予め設定された閾値以下となるように制御指令値を算出するため、上述した電力変換装置１の動作停止が抑制できる。

なお、制御演算部３０７では、故障セル数ｍに対する電流最大値Ｉ_ＬＰが最小となるｋ_１と電流最大値Ｉ_ＬＰの関係を予め導出し、導出結果をルックアップテーブルに格納してもよい。この場合、ルックアップテーブルから、故障セル数ｍに応じて制御係数ｋ_１が選択できる。
このような構成とすることで、膨大な計算が不要となり、制御演算部を簡単に構成することが可能となる。

なお、健全ユニットでは、故障セルが存在しないため、新たに制御指令値（ｋ₂×Ｖ_Cout）を制御演算部３０７で算出する必要がない。したがって、ｋ_２＝１すなわち故障前と同様の制御指令値で送電を継続することができる。

さらに、本実施の形態では、故障セル数ｍに対する電流最大値Ｉ_ＬＰが最小となる電圧値（ｋ_１×Ｖ_Ｃｏｕｔ）を用いて出力電圧の制御指令値を算出する。入力電圧については、（１１）式により算出している。しかし上述の例に限定されず、故障セル数ｍに対する電流最大値Ｉ_ＬＰが最小となる入力電圧の制御係数ｋ_１を算出し、これを用いて制御指令値を算出し、出力電圧については、セル１００の入力電力と出力電力の関係から算出してもよい。これは以下の説明についても同様である。

実施の形態４．
実施の形態３では、故障ユニットにおいて、各セル１００の電流最大値Ｉ_ＬＰが最小になる制御指令値（ｋ_１×Ｖ_Cout）で送電を継続することで、損失の増加を抑制し過電流保護停止を回避していた。

本実施の形態３で示す制御指令値（ｋ_１×Ｖ_Cout）で送電を継続した場合に故障発生前の電圧に比べて低下する電圧を、故障セル以外のユニット１０で負担する点が上述の実施の形態と異なる。

故障ユニットにおいて実施の形態３で示す制御指令値（ｋ_１×Ｖ_Cout）で送電を継続した場合に、電力変換装置１の電圧である出力電圧差ΔＶは以下に示す式で表すことができる。
ΔＶ＝ΣＶ_Ｕｏｕｔ−Σ（ｋ_１×Ｖ_Ｕｏｕｔ） ・・・ （１９）

なお、（１９）式において、右辺第１項は故障セルを検知する前の複数のユニット１０の出力電圧の合計である。右辺第２項は、健全セルを制御係数ｋ１で制御した場合の複数のユニット１０の出力電圧の合計である。換言すると、出力電圧差ΔＶ（第２電圧差）は以下のとおり算出される。すなわち、複数のユニット１０における第２ユニット端子１２の電圧を合計した値を第２合計電圧とすると、健全セルを制御指令値で制御した場合の第２合計電圧の、故障検知前の第２合計電圧に対する減少分を、出力電圧差ΔＶとして算出する。

以下では（１９）式で算出できる出力電圧差ΔＶをユニット１０で均等に負担することで、半導体スイッチング素子の故障前と同じ電圧で電力変換装置１の送電を継続する場合を説明する。しかし、上述の例に限定されず、出力電圧差ΔＶが予め設定された値よりも大きい場合には、健全ユニットに対しては故障セル検知前の健全ユニットの電圧指令値を増加させると共に故障ユニット対しては、健全セルの制御指令値を増加させることで、出力電圧差ΔＶを減少させるよう制御すればよい。

ここで、故障ユニットにおける第２ユニット端子１２の電圧をＶ_{Ｕｏｕｔｂ}とすると、以下の式で表すことができる。
Ｖ_{Ｕｏｕｔｂ}＝ｋ_１×Ｖ_Ｕｏｕｔ+（ΔＶ／Ｎ） ・・・ （２０）

（２０）式で示す電圧Ｖ_{Ｕｏｕｔｂ}で故障ユニットの送電を継続するための制御指令値は、以下の式で導出できる制御係数ｋ_１ｎが乗算された値となる。
ｋ_１ｎ＝ｋ_１+［ΔＶ／（Ｎ×Ｖ_Ｕｏｕｔ）］ ・・・ （２１）

一方で、健全ユニットにおける第２ユニット端子１２の電圧をＶ_{Ｕｏｕｔｈ}とすると、以下の式で表すことができる。
Ｖ_{Ｕｏｕｔｈ}＝Ｖ_Ｕｏｕｔ+（ΔＶ／Ｎ） ・・・ （２２）

（２２）式で示す電圧Ｖ_{Ｕｏｕｔｈ}により健全ユニットの送電を継続するための制御係数は以下の式で導出できるｋ_２が乗算された値となる。
ｋ_２＝１＋［ΔＶ／（Ｎ×Ｖ_Ｕｏｕｔ）］ ・・・ （２３）

図９を用いて、本実施の形態に係る効果について説明する。図９は発明の実施の形態３における故障セルと電流最大値および制御係数の関係の一例を示す図である。図９に示すように故障セル数が１〜９である場合は、ｋ_１＜１である。これは、この状態で電力変換装置１が送電を継続すると、半導体スイッチング素子の故障発生後の両ＤＣ端子２、３の電圧が、故障発生前と比べて減少することを意味する。

電力変換装置１の電圧が減少すると、送電系統の電圧が低下することになる。一般的に送電系統では、電圧を高くして電流を小さくすることで、送電線で発生する損失を抑制している。したがって、電力変換装置１の電圧の減少による送電電圧の不足は、送電系統の損失悪化を招くことになる。

一方、本実施の形態では、（２１）式および（２３）式で算出できるｋ_１ｎおよびｋ_２倍となった制御指令値を制御演算部が算出する構成である。

上述の構成により、出力電力差ΔＶが減少するため、送電系統での損失悪化が抑制でき、低損失な電力システムが実現可能である。
なお、故障発生前後における第２ユニット端子１２の出力電圧差ΔＶを減少させるよう制御する代わりに、故障発生前後における第１ユニット端子１１の入力電圧差（第１電圧差）を、上述のように複数のユニットで分担するように構成してもよい。
ここで、「入力電圧差」は、制御指令値で健全セルを制御した場合の第１合計電圧（複数のユニット１０の第１ユニット端子における電圧合計値）の、故障セルが検知される前の第１合計電圧からの減少分として算出したものである。これは後述の実施の形態５についても同様である。

実施の形態５．
実施の形態４では、故障セルの発生に起因する電圧の減少分を電力変換装置１に含まれるすべてのユニット１０で負担する構成であった。
一方、本実施の形態に係る制御演算部は、実施の形態４と比較して、故障セル数ｍが最も多い故障ユニットである重故障ユニットを除くユニットにより電圧の減少分を負担する点が異なる。なお、以下では重故障ユニットは、故障セル数ｍが最も多いユニットであるとして説明するが、予め設定された数よりも多い故障セルを有するユニットであるとしてもよい。

図１０は、本発明の実施の形態５における故障セル数ｍごとの出力電圧の制御係数（図中では、「出力電圧の倍率」と表記。）ｋ_１と電流最大値Ｉ_ＬＰの関係の一例を示す図である。

図１０に示すように、セル故障数ｍが増加するほど、特にｍ≧２の領域で出力電圧の制御係数ｋ１の変化に対する電流最大値Ｉ_ＬＰの変化が大きくなる。
したがって、故障ユニットが複数あり、そのうち１つの故障ユニットの故障セル数ｍ（ｍ≧２）が大きい場合、出力電圧の制御係数が変化する。結果として、電流最大値Ｉ_ＬＰが大幅に増加する問題がある。

そこで、本実施の形態では、上述のとおり、電流最大値Ｉ_ＬＰの増加が予測される重故障ユニットについては、電力変換装置１における電圧の減少分を負担させない。この構成により、重故障ユニットにおける電流最大値の増加を抑制できるという効果を奏する。

このとき、故障ユニット数の内、重故障ユニット数をｎ_ｓとすると、故障ユニットにおけるＤＣ端子１２の電圧をＶ_{Ｕｏｕｔｂ}は（２０）式に対して以下のように表すことができる。
Ｖ_{Ｕｏｕｔｂ}＝ｋ_１×Ｖ_Ｕｏｕｔ+［ΔＶ／（Ｎ−ｎ_ｓ）］ ・・・ （２４）

したがって、（２４）式で示す電圧Ｖ_{Ｕｏｕｔｂ}で故障ユニットの送電を継続するための制御係数ｋ_１ｎは以下の式で導出できる。
ｋ_１ｎ＝ｋ_１+｛ΔＶ／［（Ｎ−ｎ_ｓ）×Ｖ_Ｕｏｕｔ］｝
・・・ （２５）

一方で、健全ユニットにおけるＤＣ端子の電圧をＶ_{Ｕｏｕｔｈ}とすると、以下の式で表すことができる。
Ｖ_{Ｕｏｕｔｈ}＝Ｖ_Ｕｏｕｔ+［ΔＶ／（Ｎ−ｎ_ｓ）］
・・・ （２６）

（２６）式で示す電圧Ｖ_{Ｕｏｕｔｈ}で健全ユニットの送電を継続するための制御係数ｋ_２は以下の式で導出できる。
ｋ_２＝１＋｛ΔＶ／［（Ｎ−ｎ_ｓ）×Ｖ_Ｕｏｕｔ］｝
・・・ （２７）

上述の構成により、本実施の形態では、実施の形態４の効果に加えて、故障セル数ｍが多い重故障ユニットにおける電流最大値Ｉ_ＬＰの増加が抑制できるため低損失および高信頼な電力変換装置とすることができる、という効果を奏する。

実施の形態６．
実施の形態４に係る制御演算部は電流最大値Ｉ_ＬＰに基づいて制御指令値を選択していた。一方、本実施の形態では、電流実効値Ｉ_Lｒｍｓに基づいて制御指令値を選択する点が実施の形態４と異なる。
より詳細には、電流実効値Ｉ_Lｒｍｓが予め設定された値よりも小さくなるように制御指令値を選択する。制御指令値の選択方法としては、例えば、互いに異なる複数の制御指令値における電流実効値Ｉ_Lｒｍｓを算出し、この算出された複数の電流実効値Ｉ_Lｒｍｓのうち最小の値となる電流実効値Ｉ_Lｒｍｓに対応する制御指令値を選択する。

セル数Ｍ個、故障セル数ｍの故障ユニットにおいて、各セル１００の電流実効値Ｉ_Ｌｒｍｓは以下の式で導出できる。

・・・（２８）

ただし、（２８）式におけるＡ，Ｂ，Ｉ_Ｌ０は下記の（２９）〜（３１）式で定義される。

・・・（２９）

・・・（３０）

・・・（３１）

また、（２８）式においてＩ_ＬＰは電流最大値であり（１８）式で定義される。（２８）式はセル１００の電流実効値Ｉ_Lｒｍｓはセル故障セル数ｍと半導体スイッチング素子故障発生後の両セル端子の電圧の制御係数によって決まることを示している。
なお、（２８）式において位相差φは電力変換装置１の送電電力に限定されず、定格電力を送電した場合の値を入力してもよい。このような構成とすることで、電力変換装置１の送電電力の情報が不要となるため制御演算部を簡単に構成することが可能となる。

図１１は、故障ユニットにおける故障セル数ｍに対する電流実効値Ｉ_Lｒｍｓが最小となる電圧の制御係数ｋ_１ｒｍｓにより生成した制御指令値を用いた場合の電流実効値Ｉ_Lｒｍｓを示す。同図における縦軸および横軸は、それぞれ出力電力の倍率（電流実効値）および１ユニット当たりのセル故障数ｍを示す。なお、図１１では、故障セル数ｍ＝０の時はｋ_１＝１として計算しており、上記「出力電力の倍率」は、電流実効値Ｉ_Lｒｍｓはｍ＝０の時を基準として、各故障セル数ｍに応じた倍率を算出している。

制御演算部では、まず、故障セル数ｍごとに制御係数ｋ_１を変更して電流実効値Ｉ_Lｒｍｓを算出する。そして、算出した電流実効値Ｉ_Lｒｍｓのうち電流実効値Ｉ_Lｒｍｓの大きさに基づいて、対応する制御係数ｋ_１を選択する。ここで、例えば電流実効値Ｉ_Lｒｍｓが最小となる制御係数ｋ_１を選択する。

送電設備の容量は扱う電圧実効値と電流実効値の掛け算で決まることから、上述の構成とすることで、故障ユニットにおいて、電流Ｉ_Ｌの実効値Ｉ_Lｒｍｓの増加を抑制することができる。よって、電力変換装置１を小型化することができる。

なお、制御演算部では、電流実効値Ｉ_Lｒｍｓが最小となるｋ_１と電流実効値Ｉ_Lｒｍｓとを故障セル数ｍごとに予め導出しておき、記憶部（図示省略）に、導出結果をルックアップテーブルとして格納しておいてもよい。この場合、制御演算部は、そのルックアップテーブルを用いて、故障セル数ｍに応じて制御係数ｋ_１を選択する。このような構成とすることで、制御演算部における計算量が削減でき、制御演算部を簡単に構成できる。

なお、健全ユニットでは、故障セルが存在しないので、新たに制御係数ｋ_２を制御演算部で算出する必要がなく、ｋ_２＝１で送電を継続してもよい。

または、実施の形態４で説明したように、送電電圧の減少分を電力変換装置１に含まれるユニット１０で均等に負担して送電を継続してもよい。

実施の形態５で説明したように、最も故障セル数ｍが多い故障ユニットを重故障ユニットと定義し、重故障ユニットは電流実効値Ｉ_Lｒｍｓが最小となる制御指令値（ｋ_１rms×Ｖ_Ｃｏｕｔ）で送電を継続し、重故障ユニット以外で、電圧の減少分を負担して送電を継続してもよい。

本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 電力変換装置、２ 第１のＤＣ端子、３ 第２のＤＣ端子、１０ ユニット、
１１ ＤＣ端子（第１ユニット端子）、１２ ＤＣ端子（第２ユニット端子）、
２０ 補助変換器、１００ ＤＣ／ＤＣ変換器セル、１０４ ＤＣ端子（第１セル端子）、１０５ ＤＣ端子（第２セル端子）、２００ 短絡装置、３００ 制御部。

Claims (11)

1. 入出力のいずれか一方である第１側に設けられた第１端子と前記入出力の他方である第２側に設けられた第２端子との間に、複数のＤＣ／ＤＣ変換器セルを有するユニットを備え、前記第１端子と前記第２端子との間で電力伝送を行う、電力変換装置であって、
   前記複数のＤＣ／ＤＣ変換器セルのうち故障が発生したＤＣ／ＤＣ変換器セルである故障セルを短絡する短絡装置と、
   前記複数のＤＣ／ＤＣ変換器セルを制御する制御部と
   を備え、
   前記ユニットは、前記ユニットの前記第１側に設けられた第１ユニット端子、および、前記ユニットの前記第２側に設けられた第２ユニット端子を有し、
   前記ユニットに含まれる前記複数のＤＣ／ＤＣ変換器セルにおいて、前記第１側の端子である第１セル端子の各々が、前記第１ユニット端子の間にて、互いに並列に接続されると共に、前記第２側の端子である第２セル端子の各々が、前記第２ユニット端子の間にて、互いに直列に接続され、
   前記制御部は、
   前記ユニットにおいて前記故障セルが検知される場合には、前記故障セルが含まれる前記ユニットのうち前記故障セルを除くＤＣ／ＤＣ変換器セルである健全セルにおいて、前記第１セル端子の電力と前記第２セル端子の電力とが一致するように、故障セル数に基づいて前記第２セル端子の電圧に対する制御指令値を算出する、電力変換装置。
2. 前記制御指令値は、前記故障セルを検知する前に設定されていた前記第２セル端子に対する目標電圧、および前記検知された前記故障セル数に基づき算出される
   請求項１に記載の電力変換装置。
3. 前記制御部は、前記制御指令値と前記故障セル数との対応関係が格納されたルックアップテーブルを備え、前記ルックアップテーブルを用いて、前記故障セル数に対応する前記制御指令値を算出する
   請求項１に記載の電力変換装置。
4. 前記制御部は、前記故障セルを含む前記ユニットの前記健全セルの第２セル端子の電圧合計値を、前記故障セルを検知する前の前記ユニットにおける第２セル端子での電圧合計値と一致させるように、前記制御指令値を算出する
   請求項１から請求項３のいずれか一項に記載の電力変換装置。
5. 前記制御指令値は、前記健全セルの電流最大値または電流実効値が予め設定された値よりも小さくなるように算出される、請求項１から請求項４のいずれか一項に記載の電力変換装置。
6. 前記ユニットは複数であって、
   前記複数のユニットの各々の第１ユニット端子が互いに直列に接続されると共に、
   前記複数のユニットの各々の第２ユニット端子が互いに直列に接続される、
   請求項１から請求項５のいずれか一項に記載の電力変換装置。
7. 前記第１ユニット端子の電圧の各々が一致するように制御されており、
   前記第２ユニット端子の電圧の各々が一致するように制御されており、
   前記第２セル端子の電圧の各々が一致するように制御されている
   請求項６に記載の電力変換装置。
8. 前記複数のユニットでの前記第１ユニット端子の電圧合計値を第１合計電圧とし、
   前記複数のユニットでの前記第２ユニット端子の電圧合計値を第２合計電圧とすると、
   前記制御部は、
   前記制御指令値で前記健全セルを制御した場合の前記第１合計電圧の、前記故障セルが検知される前の前記第１合計電圧からの減少分を、第１電圧差として算出し、
   前記健全セルを前記制御指令値で制御した場合の前記第２合計電圧の、前記故障セルが検知される前の前記第２合計電圧からの減少分を、第２電圧差として算出する
   請求項６または７に記載の電力変換装置。
9. 前記制御部は、前記故障セルを含むユニットである故障ユニットに対して前記健全セルの前記制御指令値を増加させると共に、前記複数のユニットのうち前記故障ユニットを除く前記ユニットである健全ユニットに対して電圧指令値を増加させることにより、前記第２電圧差を減少させる、請求項８に記載の電力変換装置。
10. 前記制御部は、予め設定された設定値よりも前記故障セル数が多い前記故障ユニットを重故障ユニットとし、前記重故障ユニットに対しては前記制御指令値を増加させない、請求項９に記載の電力変換装置。
11. 前記制御部は、前記複数のユニットの前記第１ユニット端子に対する電圧指令値を増加させることにより、前記第１電圧差を減少させる、請求項９または請求項１０に記載の電力変換装置。

Images