JP6980530B2 - 相互接続のスタックと、はんだレジスト層上の相互接続と、基板の側面部分上の相互接続とを備える基板 - Google Patents

Description

優先権の主張／利益の主張
本出願は、２０１５年５月４日に米国特許商標庁に出願した「Ｓｕｂｓｔｒａｔｅ Ｃｏｍｐｒｉｓｉｎｇ Ｓｔａｃｋｓ ｏｆ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ， Ｉｎｔｅｒｃｏｎｎｅｃｔ ｏｎ Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ Ｌａｙｅｒ ａｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ ｏｎ Ｓｉｄｅ Ｐｏｒｔｉｏｎ ｏｆ Ｓｕｂｓｔｒａｔｅ」と題する米国非仮特許出願第１４／７０３，２９０号の優先権および利益を主張し、２０１５年２月１８日に出願した「Ｓｕｂｓｔｒａｔｅ Ｃｏｍｐｒｉｓｉｎｇ Ｓｔａｃｋｓ ｏｆ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ， Ｉｎｔｅｒｃｏｎｎｅｃｔ ｏｎ Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ Ｌａｙｅｒ ａｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ ｏｎ Ｓｉｄｅ Ｐｏｒｔｉｏｎ ｏｆ Ｓｕｂｓｔｒａｔｅ」と題する米国仮出願第６２／１１７，８３５号の優先権を主張するものであり、両出願は参照により本明細書に明確に組み込まれる。

様々な特徴は、相互接続のスタックと、はんだレジスト層上の相互接続と、基板の側面部分上の相互接続とを含む基板に関する。

図１は、基板１０２上に取り付けられたダイ１００を示す。基板１０２は、はんだボールのセット１０４を介してプリント回路板（ＰＣＢ）１０６上に取り付けられる。基板１０２は、いくつかのトレース、パッドおよびビア（それらは図示されていない）を含んでよい。これらのトレース、パッドおよびビアは、ダイ１００との間に電気経路を設けるために使用される。はんだボールのセット１０４は、接地基準信号、電力信号および入力／出力信号に対する電気経路を設けるように構成される。しかしながら、基板１０２の最近の集積回路設計は、接地基準信号のために使用される（はんだボールのセット１０４からの）はんだボールの数が、電力信号および入力／出力信号のために使用される（はんだボールのセット１０４からの）はんだボールの数とほぼ同じであることを必要とする。一般に、電力信号または入力／出力信号に対する電気経路を設けるように構成された信号はんだボールは、接地基準信号に対する電気経路を設けるように構成された接地はんだボールの隣に配置される必要がある。たとえば、図１および図２に示すように、はんだボール１０４は、接地基準信号（Ｇ）および非接地基準信号（Ｓ）に対する電気経路を設けるために、交互に配列される。この要件は、はんだボールが、集積デバイスパッケージおよび／または基板１０２内に大きい面積（ｒｅａｌ ｅｓｔａｔｅ）を占める結果をもたらす。図２に示すように、接地基準信号（Ｇ）に対する電気経路を設けるように構成されたはんだボールは、大部分のはんだボールを構成する。接地基準信号（Ｇ）に対する電気経路を設けるために使用されるはんだボールは、非接地基準信号を与えるためには使用できないので、機会費用である。

集積デバイスパッケージのサイズファクタおよび／またはフォームファクタを低減することが絶えず求められている。しばしば、はんだボールが基板内の他の相互接続と比較して大きいので、はんだボールのサイズによって、集積デバイスパッケージが小さくなり得る程度が制限される。このことがひいては、集積デバイスパッケージおよび／またはパッケージ基板内で相互接続が近接して高密度に形成され得る程度を制限する。

それゆえ、改善された集積デバイスパッケージおよび／またはパッケージ基板が必要である。理想的には、そのような集積デバイスパッケージおよび／またはパッケージ基板は、デバイスの構造安定性を犠牲にする必要なしに良好な性能を有しながら、集積デバイスパッケージおよび／またはパッケージ基板に対してより小さいフォームファクタを可能にする、より良好なはんだボール設計を有する。

第１の例は、パッケージ基板と、パッケージ基板に結合されたダイとを含む集積回路デバイスを提供する。パッケージ基板は、少なくとも１つの誘電体層と、少なくとも１つの誘電体層内の第１の相互接続の第１のスタックと、少なくとも１つの誘電体層の少なくとも１つの側面部分上に形成された第２の相互接続とを含む。第１の相互接続の第１のスタックは、非接地基準信号に対する第１の電気経路を設けるように構成され、ここで第１の相互接続の第１のスタックは、パッケージ基板の少なくとも１つの側面に沿って配置される。第２の相互接続は、接地基準信号に対する第２の電気経路を設けるように構成される。

第２の例は、パッケージ基板と、パッケージ基板に結合されたダイとを含む集積回路デバイスを提供する。パッケージ基板は、少なくとも１つの誘電体層と、少なくとも１つの誘電体層上のはんだレジスト層と、少なくとも１つの誘電体層内の第１の相互接続の第１のスタックと、はんだレジスト層上に形成された第２の相互接続とを含む。第１の相互接続の第１のスタックは、非接地基準信号に対する第１の電気経路を設けるように構成され、ここで第１の相互接続の第１のスタックは、パッケージ基板の少なくとも１つの側面に沿って配置される。第２の相互接続は、接地基準信号に対する第２の電気経路を設けるように構成される。

第３の例は、パッケージ基板と、はんだボールのセットを介してパッケージ基板に結合されたダイとを含むデバイスを提供する。パッケージ基板は、少なくとも１つの誘電体層と、少なくとも１つの誘電体層内の第１の相互接続の第１のスタックと、少なくとも１つの誘電体層の少なくとも１つの側面部分上に形成された第２の相互接続とを含む。第１の相互接続の第１のスタックは、非接地基準信号に対する第１の電気経路を設けるように構成され、ここで第１の相互接続の第１のスタックは、パッケージ基板の少なくとも１つの側面に沿って配置される。第２の相互接続は、接地基準信号に対する第２の電気経路を設けるように構成される。

第４の例は、パッケージ基板と、はんだボールのセットを介してパッケージ基板に結合されたダイとを含むデバイスを提供する。パッケージ基板は、少なくとも１つの誘電体層と、少なくとも１つの誘電体層上のはんだレジスト層と、少なくとも１つの誘電体層内の第１の相互接続の第１のスタックと、はんだレジスト層上に形成された第２の相互接続とを含む。第１の相互接続の第１のスタックは、非接地基準信号に対する第１の電気経路を設けるように構成され、ここで第１の相互接続の第１のスタックは、パッケージ基板の少なくとも１つの側面に沿って配置される。第２の相互接続は、接地基準信号に対する第２の電気経路を設けるように構成される。はんだボールのセットからのはんだボールの少なくとも１つは、第２の相互接続に結合される。

第５の例は、パッケージ基板を製作するための方法を提供する。方法は、少なくとも１つの誘電体層を形成する。方法は、少なくとも１つの非接地基準信号に対する第１の電気経路を形成し、第１の電気経路を形成するステップは、第１の相互接続の第１のスタックがパッケージ基板の少なくとも１つの側面に沿って配置されるように、少なくとも１つの誘電体層内に第１の相互接続の第１のスタックを形成するステップを含む。方法は、接地基準信号に対する第２の電気経路を形成し、第２の電気経路を形成するステップは、少なくとも１つの誘電体層の少なくとも１つの側面部分上に第２の相互接続を形成するステップを含む。

同様の参照符号が全体を通じて対応するものを特定する図面と併せて読んだときに、以下に記載される詳細な説明から、種々の特徴、性質、および利点が明らかになる場合がある。

プリント回路板（ＰＣＢ）上に取り付けられた集積デバイスパッケージの側面図である。 パッケージ基板とＰＣＢとの間のはんだボールの配列の平面図である。 相互接続のスタックと、はんだレジスト層上の相互接続と、パッケージ基板の側面部分上の相互接続とを含むパッケージ基板を備える集積デバイスパッケージを示す図である。 相互接続のスタックと、はんだレジスト層上の相互接続と、パッケージ基板の側面部分上の相互接続とを含むパッケージ基板の拡大図（ｃｌｏｓｅ ｖｉｅｗ）である。 はんだボールパッドおよび／またははんだボールの配列の平面図である。 はんだボールパッドおよび／またははんだボールの別の配列の平面図である。 相互接続のスタックとパッケージ基板の側面部分上の相互接続とを含むパッケージ基板の平面図である。 相互接続の例示的なスタックの側面図である。 ３つの相互接続の電気特性を示す図である。 相互接続のスタックとパッケージ基板の側面部分上のパターン化相互接続とを含むパッケージ基板の平面図である。 ４つの相互接続の電気特性を示す図である。 相互接続のスタックと、はんだレジスト層上の相互接続と、エッジ相互接続と、パッケージ基板の側面部分上の相互接続とを含むパッケージ基板を備える集積デバイスパッケージを示す図である。 相互接続のスタックと、はんだレジスト層上の相互接続と、エッジ相互接続と、パッケージ基板の側面部分上の相互接続とを含むパッケージ基板の拡大図である。 相互接続のスタックと、エッジ相互接続と、パッケージ基板の側面部分上の相互接続とを含むパッケージ基板の平面図である。 パッケージ基板の側面部分上のパターン化相互接続を含むパッケージ基板の側面図である。 パッケージ基板の側面部分上の別のパターン化相互接続を含むパッケージ基板の側面図である。 パッケージ基板の側面部分上の相互接続に結合された相互接続のスタックを含む別のパッケージ基板の平面図である。 パッケージ基板の側面部分上のパターン化相互接続を含むパッケージ基板の側面図である。 パッケージ基板の側面部分上の相互接続に結合された相互接続のスタックを含むパッケージ基板の側面図である。 はんだレジスト層上の相互接続の平面図である。 はんだボールが相互接続の空洞内に置かれた、はんだレジスト層上の相互接続の平面図である。 はんだレジスト層上のパターン化相互接続の平面図である。 はんだボールが相互接続の空洞内に置かれた、はんだレジスト層上のパターン化相互接続の平面図である。 ダイが、はんだレジスト層上の相互接続を含むパッケージ基板に結合されるシーケンスの間の、パッケージ基板の一部分のクローズアップ図（ｃｌｏｓｅ ｕｐ ｖｉｅｗ）である。 ダイが、はんだレジスト層上の相互接続を含むパッケージ基板に結合されるシーケンスの間の、パッケージ基板の別の部分のクローズアップ図である。 ダイが、はんだレジスト層上の相互接続を含むパッケージ基板に結合されるシーケンスの間の、パッケージ基板の別の部分のクローズアップ図である。 相互接続のスタックと、はんだレジスト層上の相互接続と、パッケージ基板の側面部分上の相互接続とを有するパッケージ基板を含む集積デバイスパッケージを設ける／製作するための例示的なシーケンスを示す図である。 相互接続のスタックと、はんだレジスト層上の相互接続と、パッケージ基板の側面部分上の相互接続とを有するパッケージ基板を含む集積デバイスパッケージを設ける／製作するための例示的なシーケンスを示す図である。 相互接続のスタックと、はんだレジスト層上の相互接続と、パッケージ基板の側面部分上の相互接続とを有するパッケージ基板を含む集積デバイスパッケージを設ける／製作するための例示的なシーケンスを示す図である。 相互接続のスタックと、はんだレジスト層上の相互接続と、パッケージ基板の側面部分上の相互接続とを有するパッケージ基板を含む集積デバイスパッケージを設ける／製作するための方法の例示的なフロー図である。 セミアディティブパターニング（ＳＡＰ）プロセスの一例を示す図である。 セミアディティブパターニング（ＳＡＰ）プロセスのフロー図の一例を示す図である。 ダマシンプロセスの一例を示す図である。 ダマシンプロセスのフロー図の一例を示す図である。 本明細書に記載の集積デバイスパッケージ、パッケージ基板、半導体デバイス、ダイ、集積回路、および／またはＰＣＢを集積することができる様々な電子デバイスを示す図である。

以下の説明では、本開示の様々な態様を完全に理解できるように、具体的な詳細が与えられる。しかしながら、各態様がこれらの具体的な詳細なしに実施されてもよいことが、当業者には理解されよう。たとえば、回路は、不必要な詳細で態様を不明瞭にすることを避けるために、ブロック図で示されることがある。他の事例では、周知の回路、構造、および技法は、本開示の態様を不明瞭にしないために、詳細には示されないことがある。

概説
本開示は、少なくとも１つの誘電体層と、少なくとも１つの誘電体層内の相互接続の第１のスタックのセットと、少なくとも１つの誘電体層の少なくとも１つの側面部分上に形成された第２の相互接続とを含むパッケージ基板を記述する。相互接続の第１のスタックのセットは、少なくとも１つの非接地基準信号に対する少なくとも１つの第１の電気経路を設けるように構成される。相互接続の第１のスタックのセットは、パッケージ基板の少なくとも１つの側面に沿って配置される（たとえば、整列される）。第２の相互接続は、接地基準信号に対する第２の電気経路を設けるように構成される。

相互接続のスタックと、はんだレジスト層上の相互接続と、基板の側面部分上の相互接続とを有する基板を備える例示的な集積デバイスパッケージ
図３は、基板３０２とダイ３０４とを含む集積デバイスパッケージ３００（たとえば、集積回路デバイス）の側面図を示す。ダイ３０４は、ベアダイであってよい。ダイ３０４は、いくつかのトランジスタおよび／または他の電子構成要素を含む集積回路（ＩＣ）とすることができる。ダイ３０４は、はんだボールの第１のセット３１０を介して基板３０２に結合される。はんだボールの第１のセット３１０は、はんだボール３１０ａと、はんだボール３１０ｂと、はんだボール３１０ｃとを含む。

基板３０２は、パッケージ基板および／またはインターポーザとすることができる。基板３０２は、第１の誘電体層３２０と、第２の誘電体層３２２と、第３の誘電体層３２４とを含む。いくつかの実装態様では、第１の誘電体層３２０はコア層とすることができ、第２の誘電体層３２２はプリプレグ層とすることができ、第３の誘電体層３２４はプリプレグ層とすることができる。いくつかの実装形態では、基板３０２は、コアレス基板とすることができる。そのような例では、第１の誘電体層３２０、第２の誘電体層３２２、および第３の誘電体層は、プリプレグ誘電体層とすることができる。

また、基板３０２は、相互接続の第１のセット３３０と、相互接続の第２のセット３３２と、相互接続の第３のセット３３４とを含む。相互接続のセットは、１つまたは複数の相互接続を含んでもよい。相互接続は、トレース、パッド、および／またはビアを含んでもよい。相互接続の第１のセット３３０は、第１の誘電体層３２０内に配置されたビアのセットを含んでもよい。また、相互接続の第１のセット３３０（それはトレース、パッド、および／またはビアを含んでもよい）は、第２の誘電体層３２２の内に配置されてもよい。また、相互接続の第１のセット３３０は、第３の誘電体層３２４内に配置されてもよい。

相互接続の第２のセット３３２は、第２の誘電体層３２２上に配置される。相互接続の第２のセット３３２は、トレースのセットおよび／またはパッドのセットを含んでもよい。いくつかの実装形態では、相互接続の第２のセット３３２は、第２の誘電体層３２２内に埋め込まれてもよい。相互接続の第２のセット３３２は、パッド３３２ａと、パッド３３２ｂと、パッド３３２ｃとを含む。相互接続の第２のセット３３２は、相互接続の第１のセット３３０に結合される。パッド３３２ａ、パッド３３２ｂ、およびパッド３３２ｃは、はんだボール（たとえば、はんだボール２１０ａ）に結合されるように構成されたはんだボールパッドとすることができる。パッド３３２ａ、パッド３３２ｂ、およびパッド３３２ｃは、ダイ側のパッドとすることができる。基板のダイ側は、基板の、ダイが基板に結合されたときにダイに面する側である。

相互接続の第３のセット３３４は、第３の誘電体層３２４上に配置される。相互接続の第３のセット３３４は、トレースのセットおよび／またはパッドのセットを含んでもよい。いくつかの実装形態では、相互接続の第３のセット３３４は、第３の誘電体層３２４内に埋め込まれてもよい。相互接続の第３のセット３３４は、相互接続の第１のセット３３０に結合される。はんだボールの第１のセット３６０は、相互接続の第３のセット３３４に結合される。たとえば、はんだボールの第１のセット３６０は、相互接続の第３のセット３３４からのパッド（たとえば、はんだボールパッド）に結合される。相互接続の第３のセットからのパッドは、プリント回路板（ＰＣＢ）側のパッドとすることができる。基板のＰＣＢ側は、基板の、基板がＰＣＢに結合されたときにＰＣＢに面する側である。パッケージ基板は、ＰＣＢ上の相互接続より小さい寸法（たとえば、より小さいピッチ、より小さい間隔）を有する相互接続を含む。

また、基板３０２は、相互接続の第１のスタックのセット３８０（たとえば、第１の相互接続の第１のスタック）と、相互接続の第２のスタックのセット３９０（たとえば、第２の相互接続の第２のスタック、第３の相互接続の第３のスタック、第４の相互接続の第４のスタック）とを含む。相互接続の第１のスタックのセット３８０は、少なくとも１つの第１の非接地基準信号（たとえば、第１の電力信号、第１の入力／出力信号、第２の入力／出力信号）に対する少なくとも１つの第１の電気経路を設けるように構成されてよい。相互接続の第１のスタックのセット３８０は、相互接続の第１のスタックのセット３８０が、少なくとも部分的に、基板３０２の周縁または外周の中または付近にあるように、基板３０２内に配置される。いくつかの実装形態では、基板３０２の周縁は、基板３０２の側面部分（たとえば、側壁、側部エッジ）の約３００ミクロン（μｍ）以下である基板３０２のエリアおよび／または部分を含む。相互接続の第１のスタックのセット３８０は、相互接続の第１のセット３３０、相互接続の第２のセット３３２、および／または相互接続の第３のセット３３４からの相互接続によって画定されてよい。相互接続の第２のスタックのセット３９０は、少なくとも１つの第２の接地基準信号に対する少なくとも１つの第２の電気経路を設けるように構成されてよい。相互接続の第２のスタックのセット３９０は、相互接続の第１のセット３３０、相互接続の第２のセット３３２、および／または相互接続の第３のセット３３４からの相互接続によって画定されてよい。相互接続の第１のスタックのセット３８０および相互接続の第２のスタックのセット３９０は、図４および図７〜図１１において以下で詳細にさらに説明される。

また、基板３０２は、第１のはんだレジスト層３４０と、第２のはんだレジスト層３４２と、表面相互接続３５０と、側面相互接続３５２とを含む。第１のはんだレジスト層３４０は、第２の誘電体層３２２上に配置される。第２のはんだレジスト層３４２は、第３の誘電体層３２４上に配置される。

表面相互接続３５０は、第１のはんだレジスト層３４０上に配置される。表面相互接続３５０は、１つまたは複数のパッドの上の開口（たとえば、空洞）を含んでよい。これらの開口は、ダイ３０４を基板３０２に結合するためにはんだボール３１０が置かれる表面相互接続３５０の部分である。表面相互接続３５０は、少なくとも１つの接地基準信号（たとえば、少なくとも１つの第２の信号）に対する少なくとも１つの第２の電気経路を設けるように構成されてよい。表面相互接続３５０は、相互接続の第２のセット３３２からの相互接続のうちのいくつかに、電界によって結合するように構成されてよい。たとえば、表面相互接続３５０は、非接地基準信号（たとえば、電力信号、入力／出力信号）に対する電気経路を設けるように構成された相互接続の第２のセット３３２からの相互接続に、電界によって結合するように構成されてよい。電界による結合の例は、少なくとも図９および図１１において以下で詳細にさらに説明される。

表面相互接続３５０は、異なる実装形態では、異なる形状および構成を有する場合がある。基板上の表面相互接続３５０の異なる形状および／または構成の例は、少なくとも図２３〜図２６において以下でさらに説明される。少なくとも図２３〜図２６においてさらに説明されるように、表面相互接続３５０は、パターン化表面相互接続３５０とすることができる。

図３は、表面相互接続３５０が、はんだボールのセット３１０からのはんだボールのうちのいくつかに結合される（タッチしている）ことを示す。たとえば、表面相互接続３５０は、少なくともはんだボール３１０ｂとはんだボール３１０ｃとに結合される。いくつかの実装形態では、はんだボール３１０ｂおよびはんだボール３１０ｃは、少なくとも１つの接地基準信号（たとえば、第２の信号）に対する少なくとも１つの第２の電気経路を設けるように構成される。図３は、表面相互接続３５０がはんだボール３１０ａに結合されない（たとえば、タッチしていない）ことをさらに示す。はんだボール３１０ａは、少なくとも１つの第１の信号に対する少なくとも１つの第１の電気経路を設けるように構成される。第１の信号は、非接地基準信号（たとえば、電力信号、入力／出力（Ｉ／Ｏ）信号）とすることができる。

側面相互接続３５２は、基板３０２の少なくとも１つの側面（たとえば、側面部分、側壁）上に配置される。側面相互接続３５２は、基板３０２の側面の一部または全部をカバーしてよい。側面相互接続３５２は、少なくとも１つの接地基準信号（たとえば、少なくとも１つの第２の信号）に対する少なくとも１つの第２の電気経路を設けるように構成されてよい。側面相互接続３５２は、表面相互接続３５０に結合される。いくつかの実装形態では、側面相互接続３５２は表面相互接続３５０と同じ金属層とすることができる。側面相互接続３５２は、第１の誘電体層３２０、第２の誘電体層３２２、第３の誘電体層３２４、第１のはんだレジスト層３４０、および／または第２のはんだレジスト層３４２のうちの少なくともいくつかの部分をカバーしてよい。側面相互接続３５２は、異なる実装形態では、異なる形状および／または構成を有する場合がある。基板上の側面相互接続３５２の異なる構成の例が、少なくとも図７、図１０および図１３〜図１９において以下でさらに説明される。少なくとも図１０および図１３〜図１９においてさらに説明されるように、側面相互接続３５２は、パターン化側面相互接続３５２とすることができる。

上述のように、ダイ３０４は、はんだボールの第１のセット３６０を介して基板３０２に結合される。ダイ２０４は、アンダーバンプメタライゼーション（ＵＢＭ）層３７０のセットを含む。ＵＢＭ層３７０のセットは、ＵＢＭ層３７０ａと、ＵＢＭ層３７０ｂと、ＵＢＭ層３７０ｃとを含む。

図３は、ＵＢＭ層３７０ａがはんだボール３１０ａに結合されることを示す。はんだボール３１０ａは、パッド３３２ａに結合される。しかしながら、はんだボール３１０ａは、表面相互接続３５０にタッチしない。いくつかの実装形態では、はんだボール３１０ａおよびパッド３３２ａは、第１の信号（たとえば、電力信号、入力／出力信号）に対する電気経路を設けるように構成される。

また、図３は、ＵＢＭ層３７０ｂがはんだボール３１０ｂに結合されることを示す。はんだボール３１０ｂは、パッド３３２ｂに結合される。また、はんだボール３１０ｂは、表面相互接続３５０に結合される。表面相互接続３５０は、パッド３３２ｂに結合される。表面相互接続３５０は、はんだレジスト層３４０の少なくとも側面部分をカバーする。いくつかの実装形態では、はんだボール３１０ｂ、パッド３３２ｂ、および表面相互接続３５０は、第２の信号（たとえば、接地基準信号）に対する電気経路を設けるように構成される。

さらに、図３は、ＵＢＭ層３７０ｃがはんだボール３１０ｃに結合されることを示す。はんだボール３１０ｃは、パッド３３２ｃに結合される。また、はんだボール３１０ｃは、表面相互接続３５０に結合される。表面相互接続３５０は、パッド３３２ｃに直接結合されない（たとえば、直接タッチしていない）。いくつかの実装形態では、はんだボール３１０ｃ、パッド３３２ｃ、および表面相互接続３５０は、第２の信号（たとえば、接地基準信号）に対する電気経路を設けるように構成される。

図４は、基板３０２のクローズアップ側面図を示す。図４は、基板３０２が、相互接続の第１のスタック４００（たとえば、第１の相互接続の第１のスタック）と、相互接続の第２のスタック４１０（たとえば、第２の相互接続の第２のスタック、第３の相互接続の第３のスタック、第４の相互接続の第４のスタック）とを含むことを示す。相互接続の第１のスタック４００は、上述のように、相互接続の第１のスタックのセット３８０からの相互接続のスタックとすることができる。相互接続の第２のスタック４１０は、上述のように、相互接続の第２のスタックのセット３９０からの相互接続のスタックとすることができる。いくつかの実装形態では、相互接続のスタックは、実質的に１つのスタック（たとえば、垂直スタック）内に配列された相互接続の配列および／または構成である。相互接続のスタックは、スタック内に完全に整列される必要はない（たとえば、完全に垂直に整列される必要はない）。相互接続のスタックは、ビアのスタックとすることができる。

図４に示すように、相互接続の第１のスタック４００は、相互接続４０２、ビア４０３、相互接続４０４、ビア４０５、相互接続４０６、ビア４０７、および／または相互接続４０８を含む。相互接続４０２は、ビア４０３に結合されたパッド（たとえば、ビアパッド）とすることができる。相互接続４０２は、第２の誘電体層３２２の上に配置されてよい。ビア４０３は、相互接続４０４に結合されてよい。相互接続４０４は、パッド（たとえば、ビアパッド）とすることができる。ビア４０３および相互接続４０４は、第２の誘電体層３２２内に配置されてよい。相互接続４０４は、ビア４０５に結合されてよい。ビア４０５は、第１の誘電体層３２０内に配置されてよい。ビア４０５は、相互接続４０６に結合されてよい。相互接続４０６は、パッドとすることができる。相互接続４０６は、ビア４０７に結合されてよい。相互接続４０６およびビア４０７は、第３の誘電体層３２４内に配置されてよい。ビア４０７は、相互接続４０８に結合されてよい。相互接続４０８は、パッド（たとえば、ビアパッド）とすることができる。相互接続４０８は、第３の誘電体層３２４上に配置されてよい。相互接続４０８は、はんだボール３６０ａに結合されてよい。相互接続のスタック（たとえば、相互接続の第１のスタック４００）は、より多いまたはより少ない相互接続（たとえば、より多いまたはより少ないパッドおよび／またはビア）を含んでもよいことに留意されたい。したがって、相互接続の第１のスタック４００は、相互接続のスタックの構成の一例を示すにすぎない。

相互接続の第１のスタック４００は、第１の信号（たとえば、非接地基準信号、第１の電力信号、第１の入力／出力信号）に対する第１の電気経路を設けるように構成されてよい。相互接続の第１のスタックのセット３８０からの異なる相互接続のスタックは、異なる第１の信号（たとえば、第１の電力信号、第１の入力／出力信号、第２の電力信号、第２の入力／出力信号、など）に対する異なる電気経路を設けるように構成されてよい。少なくとも図７および図１０においてさらに図示し説明するように、相互接続の第１のスタック４００のセットは、相互接続の第１のスタック４００が、少なくとも部分的に、基板３０２の周縁または外周の中または付近に配置されるように、基板３０２内に配置されてよい。いくつかの実装形態では、基板３０２の周縁は、基板３０２の側面部分（たとえば、側壁、側部エッジ）の約３００ミクロン（μｍ）以下である基板３０２のエリアおよび／または部分を含む。いくつかの実装形態では、相互接続の第１のスタック４００のセットは、側面相互接続３５２に最も近く配置された相互接続のスタックである。

相互接続の第２のスタック４１０は、相互接続の第２のスタックのセット３９０からの相互接続のスタックとすることができる。相互接続の第２のスタック４１０は、第２の信号（たとえば、接地基準信号）に対する第２の電気経路を設けるように構成されてよい。

相互接続の第２のスタック４１０は、相互接続４１２、ビア４１３、相互接続４１４、ビア４１５、相互接続４１６、ビア４１７、および／または相互接続４１８を含む。相互接続４１２は、ビア４１３に結合されたパッド（たとえば、ビアパッド）とすることができる。相互接続４１２は、第２の誘電体層３２２上に配置されてよい。ビア４１３は、相互接続４１４に結合されてよい。相互接続４１４は、パッド（たとえば、ビアパッド）とすることができる。ビア４１３および相互接続４１４は、第２の誘電体層３２２の内に配置されてよい。相互接続４１４は、ビア４１５に結合されてよい。ビア４１５は、第１の誘電体層３２０内に配置されてよい。ビア４１５は、相互接続４１６に結合されてよい。相互接続４１６は、パッドとすることができる。相互接続４１６は、ビア４１７に結合されてよい。相互接続４１６およびビア４１７は、第３の誘電体層３２４内に配置されてよい。ビア４１７は、相互接続４１８に結合されてよい。相互接続４１８は、パッドとすることができる。相互接続４１８は、第３の誘電体層３２４上に配置されてよい。相互接続４１８は、はんだボール３６０ｂに結合されてよい。相互接続のスタック（たとえば、相互接続の第２のスタック４１０）は、より多いまたはより少ない相互接続（たとえば、より多いまたはより少ないパッドおよび／またはビア）を含んでもよいことに留意されたい。したがって、相互接続の第２のスタック４１０は、相互接続のスタックの構成の一例を示すにすぎない。

相互接続４０８および相互接続４１８は、プリント回路板（ＰＣＢ）側のパッドとすることができる。基板のＰＣＢ側は、基板の、基板がＰＣＢに結合されたときにＰＣＢに面する側である。

図４は、相互接続の第２のスタック４１０が、表面相互接続３５０に結合される（たとえば、物理的にタッチしている）ことを示す。いくつかの実装形態では、相互接続の第２のスタック４１０は、はんだボール（たとえば、はんだボール３１０ｂ）を介して表面相互接続３５０に結合されてよい（たとえば、電気的に結合されてよい）。

いくつかの実装形態では、スタック化相互接続（たとえば、相互接続のスタック４００）、表面相互接続３５０、および／または側面相互接続３５２の使用によって、いくつかの技術的利点がもたらされる。一例では、相互接続のスタック、表面相互接続３５０、および／または側面相互接続３５２の使用によって、パッケージ基板内で使用されるはんだボールおよび／またははんだボールパッドの数の低減が可能になる。具体的に言うと、接地基準信号に対する電気経路を設けるように構成されたはんだボールおよび／またははんだボールパッドの数は、表面相互接続３５０および／または側面相互接続３５２の存在によって低減され得る。加えて、さもなければ接地基準信号に対する電気経路を設けるように構成されることになるはんだボールおよび／またははんだボールパッドを、ここでは、少なくとも１つの非接地基準信号（たとえば、電力信号、入力／出力信号）に対する少なくとも１つの電気経路を設けるために使用することができる。したがって、はんだボールおよび／またははんだボールパッド（たとえば、プリント回路板に結合されるはんだボール）のより大きい割合が、非接地基準信号のために使用され得る。

いくつかの実装形態では、少なくとも大部分のはんだボールおよび／またははんだボールパッド（たとえば、プリント回路板に結合されたはんだボール）は、少なくとも１つの非接地基準信号に対する少なくとも１つの電気経路を設けるように構成される。いくつかの実装形態では、はんだボールおよび／またははんだボールパッド（たとえば、はんだボールのセット３６０からのはんだボール）の大部分またはかなりの数（たとえば、約６０パーセント以上、約７０パーセント以上、約８０パーセント以上）が、少なくとも１つの非接地基準信号に対する少なくとも１つの電気経路を設けるように構成される。

図５および図６は、相互接続のスタック（たとえば、相互接続のスタック４００）、表面相互接続（たとえば、表面相互接続３５０）、および／または側面相互接続（たとえば、側面相互接続３５２）が基板内／上に実装されるとき、はんだボールおよび／またははんだボールパッドが基板内にどのように配列され得るかの例を示す。

図５は、基板５００内の相互接続５１０および５２０の配列の平面図を示す。相互接続５１０は、非接地基準信号に対する電気経路を設けるように構成されたはんだボールおよび／またははんだボールパッドを表してよい。相互接続５２０は、接地基準信号に対する電気経路を設けるように構成されたはんだボールおよび／またははんだボールパッドを表してよい。図５に示すように、相互接続５１０のセットは、基板５００の周縁または外周に沿って（たとえば、少なくとも部分的に基板５００の周辺内に）配置される。相互接続５１０のセットは、基板の周縁、外周および／またはエッジに沿って相互接続の外側の行および／または相互接続の外側の列の中に配列される。図５は、相互接続（たとえば、はんだボール、はんだボールパッド）の大部分、または圧倒的多数もしくは割合（たとえば、約６０パーセント以上、７０パーセント以上、８０パーセント以上）が、非接地基準信号に対する電気経路を設けるように構成されることを示す。

図６は、基板５００内の相互接続５１０および５２０の別の配列の平面図を示す。図６は、いくつかの相互接続が基板５００から除去されたことを示す。加えて、図６は、いくつかの相互接続５２０（たとえば、接地基準信号相互接続）が、少なくとも部分的に基板５００の周縁内に、外周に、および／またはエッジ付近に配置されてよいことを示す。たとえば、相互接続５２０は、基板５００の相互接続の外側の行および／または相互接続の外側の列内に配置されてよい。

図５および図６は、基板５００の平面図を示す。基板５００の平面図は、ダイ側から見たものであってよく、またはプリント回路板（ＰＣＢ）側から見たものであってもよい。したがって、図５および図６は、基板（たとえば、基板３０２）のダイ側の相互接続（たとえば、ダイ側のパッド、ダイ側のはんだボール）を表してよく、またはＰＣＢ側の相互接続（たとえば、ＰＣＢ側のパッド、ＰＣＢ側のはんだボール）を表してもよい。いくつかの実装形態では、別の形態の相互接続が使用されてもよいことに留意されたい。たとえば、相互接続５１０および５２０は、導電性ピラー（たとえば、銅ピラー）を表してよい。導電性ピラーは、はんだとともに使用されてよい。

いくつかの実装形態では、パッケージ基板のダイ側のパッドおよび／またはＰＣＢパッドは、はんだ（たとえば、はんだボール）ならびに／あるいは導電性ポストおよび／またはピラーに結合するように構成されたパッドである。パッケージ基板のダイ側は、基板の、ダイがパッケージ基板に結合されるときにダイに面する側である。パッケージ基板のＰＣＢ側は、基板の、パッケージ基板がＰＣＢに結合されるときにＰＣＢに面する側である。

相互接続のスタック（たとえば、相互接続のスタック４００）、表面相互接続（たとえば、表面相互接続３５０）、および／または側面相互接続（たとえば、側面相互接続３５２）がいかにして基板への利点、相互接続のスタック、表面相互接続、および／または側面相互接続を含む基板の電気的特性をもたらすかについて説明した。

図７は、側面相互接続３５２を含む基板３０２の平面図を示す。基板３０２は、上述のように、いくつかの相互接続の第１のスタック４００を含む。図８は、例示的な相互接続の第１のスタック４００の側面図を示す。異なる相互接続のスタックは、異なる数および構成の相互接続（たとえば、トレース、パッド、ビア）を有してよい。相互接続の第１のスタック４００は、信号（たとえば、電力信号、入力／出力信号）に対する電気経路を設けるように構成されてよい。異なる相互接続の第１のスタック４００は、異なる信号（たとえば、非接地基準信号）に対する電気経路を設けてよい。

図７に示すように、いくつかの相互接続の第１のスタック４００は、相互接続の第１のスタック４００が、基板３０２の周縁または外周の中に、周縁または外周においてまたはその付近に、少なくとも部分的に配置されるように基板３０２内に配置されてよい。いくつかの実装形態では、基板３０２の周縁は、基板３０２の側面部分（たとえば、側壁、側部エッジ）の約３００ミクロン（μｍ）以下である基板３０２のエリアおよび／または部分を含む。いくつかの実装形態では、相互接続の第１のスタックは、側面相互接続３５２に最も近く配置された相互接続のスタックである。相互接続の第１のスタック４００は、相互接続のスタックの外側の行および／または外側の列の中に配列されてよい。側面相互接続３５２は、接地基準信号に対する電気経路を設けるように構成される。いくつかの実装形態では、相互接続の第１のスタック４００を側面相互接続３５２に近接および／または隣接して置くことで、いくつかの技術的利点が集積デバイスパッケージ（たとえば、集積回路デバイス）にもたらされる。

図９は、金属層付近の相互接続のスタックの電気特性を概念的に示す。図９で説明する電気特性は、本開示で説明する接地基準信号に対する電気経路を設けるように構成された別の相互接続の近くにある、第１の信号（たとえば、電力信号、入力／出力信号）に対する電気経路を設けるように構成された任意の相互接続（たとえば、相互接続のスタック）に適用されてよい。

図９は、第１の相互接続９０２と、第２の相互接続９０４と、第３の相互接続９１０とを示す。第１の相互接続９０２および第２の相互接続９０４はそれぞれ、相互接続のスタック（たとえば、相互接続の第１のスタック４００）を表してよい。第１の相互接続９０２および第２の相互接続９０４はそれぞれ、非接地基準信号（たとえば、第１の電力信号、第１の入力／出力信号、第２の入力／出力信号）に対するそれぞれの電気経路を設けるように構成されてよい。第３の相互接続９１０は、側面相互接続３５２を表してよい。第３の相互接続９１０は、接地基準信号に対する電気経路を設けるように構成される。

図９に示すように、第３の相互接続９１０が第１の相互接続９０２および第２の相互接続９０４の近くに存在することは、第１の相互接続９０２と第２の相互接続９０４との間の分離と挿入損失とを改善する助けになる。図示のように、導体間の電界および磁界は緊密に結合されて密閉され、第１の相互接続９０２および第２の相互接続９０４において改善された信号送出特性をもたらす。図９に示すように、第１の相互接続９０２を通過する信号は、第２の相互接続９０４を通過する信号（たとえば、第１の信号）と干渉しない（または、ごくわずかしか干渉しない）。同様に、第２の相互接続９０４を通過する信号（たとえば、第２の信号）は、第１の相互接続９０２を通過する信号と干渉しない（または、ごくわずかしか干渉しない）。第１の信号および第２の信号は互に干渉しないかまたは混じりあわないので、各それぞれの信号（たとえば、第１の信号、第２の信号）の完全性および品質が維持され、集積デバイスパッケージ（たとえば、集積回路デバイス）において改善された信号性能がもたらされる。第３の相互接続９１０が存在しなければ、第１の相互接続９０２および第２の相互接続９０４を通過するそれぞれの信号は互に大幅に干渉し、第１の相互接続９０２および第２の相互接続９０４において低品質の信号がもたらされることになる。したがって、第３の相互接続９１０は、第２の相互接続９０４を通過する第２の信号から、第１の相互接続９０２を通過する第１の信号を分離するのを助け（たとえば、少なくとも部分的に分離するのを助け）、その逆も同様である。

いくつかの実装形態では、上記で説明した信号分離を達成するために、第１の相互接続９０２および第２の相互接続９０４は、第３の相互接続９１０に十分に接近する必要がある。いくつかの実装形態では、第３の相互接続９１０と第１の相互接続９０２との間の第１の間隔は、第１の相互接続９０２と第２の相互接続９０４との間の第２の間隔より小さい。同様に、いくつかの実装形態では、第３の相互接続９１０と第２の相互接続９０４との間第３の間隔は、第１の相互接続９０２と第２の相互接続９０４との間の第２の間隔より小さい。したがって、いくつかの実装形態では、上記で説明したように所望の信号分離を得るために、第１の相互接続９０２は第２の相互接続９０４より第３の相互接続９１０に近くなければならないことがある。同様に、上記で説明したように所望の信号分離を得るために、第２の相互接続９０４は第１の相互接続９０２より第３の相互接続９１０に近くなければならないことがある。

図９は、第１の相互接続９０２が第３の相互接続９１０に直接タッチしていなくても、信号（たとえば、第１の信号）が第１の相互接続９０２を通過するときに、第１の相互接続９０２と第３の相互接続９１０との間に電界（矢印で示される）による少なくとも部分的な電気的結合が存在する。同様に、第２の相互接続９０４が第３の相互接続９１０に直接タッチしていなくても、信号（たとえば、第２の信号）が第２の相互接続９０４を通過するときに、第２の相互接続９０４と第３の相互接続９１０との間に電界（矢印で示される）による少なくとも部分的な電気的結合が存在する。したがって、いくつかの実装形態では、第１の相互接続９０２が第３の相互接続９１０と直接接触していなくても、第１の相互接続９０２は、信号（たとえば、第１の信号）が第１の相互接続９０２を通過するとき、（たとえば、電界によって）第３の相互接続９１０に少なくとも部分的に結合される。同様に、いくつかの実装形態では、第２の相互接続９０４が第３の相互接続９１０と直接接触していなくても、第２の相互接続９０４は、信号（たとえば、第２の信号）が第２の相互接続９０４を通過するとき、（たとえば、電界によって）第３の相互接続９１０に少なくとも部分的に結合される。

図９は、第３の相互接続９１０が、相互接続の単一の連続体であることを示す。第３の相互接続９１０は、電界によって２つ以上の相互接続（たとえば、相互接続９０２、９０４）に結合されてよい。しかしながら、いくつかの実装形態では、第３の相互接続９１０は、数体の相互接続を含む場合がある。そのような例が、図１１において以下で説明される。

上述のように、側面相互接続３５２は、パターン化されてよい。図１０は、パターン化側面相互接続３５２を含む基板３０２を示し、パターン化側面相互接続３５２は、接地基準信号に対する電気経路を設けるように構成される。図１０に示すように、基板３０２は、相互接続の第１のスタック４００が、基板３０２の周縁または外周の中に、周縁または外周においてまたはその付近に、少なくとも部分的に配置されるように、基板３０２内に配置され得るいくつかの相互接続の第１のスタック４００を含む。いくつかの実装形態では、相互接続の第１のスタックは、側面相互接続３５２に最も近く配置された相互接続のスタックである。いくつかの実装形態では、基板３０２の周縁は、基板３０２の側面部分（たとえば、側壁、側部エッジ）の約３００ミクロン（μｍ）以下である基板３０２のエリアおよび／または部分を含む。相互接続の第１のスタック４００は、相互接続のスタックの外側の行および／または外側の列の中に配列されてよい。側面相互接続３５２は、側面相互接続３５２のそれぞれの部分がそれぞれの相互接続の第１のスタック４００に近接または隣接するように、パターン化される。いくつかの実装形態では、側面相互接続３５２をパターン化することで材料が低減され、それによって基板および／または集積デバイスパッケージを製作するコストが低減される。

その上、側面相互接続３５２は、近くにある信号の分離を改善するようにパターン化されてよい。加えて、側面相互接続３５２は、共振構造を設けてデバイス（たとえば、ダイ）の性能を改善するようにパターン化されてよい。いくつかの実装形態では、側面相互接続３５２は、パッケージ基板内に空きスペースまたは空きエリアを作製してデバイスの性能を改善するようにパターン化されてよい。いくつかの実装形態では、側面相互接続３５２は、いくつかの異なる接地基準信号に対するいくつかの電気経路を設けるように構成された別々の相互接続を作製するようにパターン化され、区分されてよい。たとえば、側面相互接続３５２は、（１）第１の接地基準信号（たとえば、一般的接地基準信号（ｇｅｎｅｒａｌ ｇｒｏｕｎｄ ｒｅｆｅｒｅｎｃｅ ｓｉｇｎａｌ））に対する第１の電気経路を設けるように構成された第１の側面相互接続と、（２）第２の接地基準信号（たとえば、アナログ接地基準信号）に対する第２の電気経路を設けるように構成された第２の側面相互接続と、（３）第３の接地基準信号（たとえば、デジタル接地基準信号）に対する第３の電気経路を設けるように構成された第３の側面相互接続と、（４）第４の接地基準信号（たとえば、無線周波数（ＲＦ）接地基準信号）に対する第４の電気経路を設けるように構成された第４の側面相互接続とにパターン化および区分されてよい。いくつかの実装形態では、上記の側面相互接続のうちの１つまたは複数は、互いに物理的にタッチしていない。

図１１は、金属層付近の相互接続のスタックの電気特性を概念的に示す。図１１で説明する電気特性は、本開示で説明する接地基準信号に対する電気経路を設けるように構成された別の相互接続の近くにある、第１の信号（たとえば、電力信号、入力／出力信号）に対する電気経路を設けるように構成された任意の相互接続（たとえば、相互接続のスタック）に適用されてよい。

図１１は、第１の相互接続９０２と、第２の相互接続９０４と、第３の相互接続１１０２と、第４の相互接続１１０４とを示す。第１の相互接続９０２および第２の相互接続９０４はそれぞれ、相互接続のスタック（たとえば、相互接続の第１のスタック４００）を表してよい。第１の相互接続９０２および第２の相互接続９０４はそれぞれ、非接地基準信号（たとえば、第１の電力信号、第１の入力／出力信号、第２の入力／出力信号）に対するそれぞれの電気経路を設けるように構成されてよい。第３の相互接続１１０２および第４の相互接続１１０４は、側面相互接続３５２の部分を表してよい。第３の相互接続１１０２および第４の相互接続１１０４は、接地基準信号に対する電気経路を設けるように構成される。

図１１に示すように、第３の相互接続１１０２が第１の相互接続９０２の近くに存在すること、および第４の相互接続１１０４が第２の相互接続９０４の近くに存在することは、第１の相互接続９０２と第２の相互接続９０４との間の分離と挿入損失とを改善する助けになる。図示のように、導体間の電界および磁界は緊密に結合されて密閉され、第１の相互接続９０２および第２の相互接続９０４において改善された信号送出特性がもたらされる。図１１に示すように、第１の相互接続９０２を通過する信号は、第２の相互接続９０４を通過する信号（たとえば、第１の信号）と干渉しない（または、ごくわずかしか干渉しない）。同様に、第２の相互接続９０４を通過する信号（たとえば、第２の信号）は、第１の相互接続９０２を通過する信号と干渉しない（または、ごくわずかしか干渉しない）。第１の信号および第２の信号は互に干渉しないかまたは混じりあわないので、各それぞれの信号（たとえば、第１の信号、第２の信号）の完全性および品質が維持され、集積デバイスパッケージ（たとえば、集積回路デバイス）において改善された信号性能がもたらされる。第３の相互接続１１０２および／または第４の相互接続１１０４が存在しなければ、第１の相互接続９０２および第２の相互接続９０４を通過するそれぞれの信号は互に大幅に干渉し、第１の相互接続９０２および第２の相互接続９０４において低品質の信号がもたらされることになる。したがって、第３の相互接続１１０２および第４の相互接続１１０４は、第２の相互接続９０４を通過する第２の信号から第１の相互接続９０２を通過する第１の信号を分離するのを助け（たとえば、少なくとも部分的に分離するのを助け）、その逆も同様である。

いくつかの実装形態では、上記で説明した信号分離を達成するために、第１の相互接続９０２および第２の相互接続９０４は、それぞれの第３の相互接続１１０２とそれぞれの第４の相互接続１１０４とに十分に接近する必要がある。いくつかの実装形態では、第３の相互接続１１０２と第１の相互接続９０２との間の第１の間隔は、第１の相互接続９０２と第２の相互接続９０４との間の第２の間隔より小さい。同様に、いくつかの実装形態では、第４の相互接続１１０４と第２の相互接続９０４との間の第３の間隔は、第１の相互接続９０２と第２の相互接続９０４との間の第２の間隔より小さい。したがって、いくつかの実装形態では、上記で説明したように所望の信号分離を得るために、第１の相互接続９０２は第２の相互接続９０４より第３の相互接続１１０２に近くなければならないことがある。同様に、上記で説明したように所望の信号分離を得るために、第２の相互接続９０４は第１の相互接続９０２より第４の相互接続１１０４に近くなければならないことがある。

図１１は、第１の相互接続９０２が第３の相互接続１１０２に直接タッチしていなくても、信号（たとえば、第１の信号）が第１の相互接続９０２を通過するときに、第１の相互接続９０２と第３の相互接続１１０２との間に電界（矢印で示される）による少なくとも部分的な電気的結合が存在する。同様に、第２の相互接続９０４が第４の相互接続１１０４に直接タッチしていなくても、信号（たとえば、第２の信号）が第２の相互接続９０４を通過するときに、第２の相互接続９０４と第４の相互接続１１０４との間に電界（矢印で示される）による少なくとも部分的な電気的結合が存在する。したがって、いくつかの実装形態では、第１の相互接続９０２が第３の相互接続１１０２と直接接触していなくても、第１の相互接続９０２は、信号（たとえば、第１の信号）が第１の相互接続９０２を通過するとき、（たとえば、電界によって）第３の相互接続１１０２に少なくとも部分的に結合される。同様に、いくつかの実装形態では、第２の相互接続９０４が第４の相互接続１１０４と直接接触していなくても、第２の相互接続９０４は、信号（たとえば、第２の信号）が第２の相互接続９０４を通過するとき、（たとえば、電界によって）第４の相互接続１１０４に少なくとも部分的に結合される。

相互接続のスタック、はんだレジスト層上の相互接続および基板の側面部分上の相互接続を有する基板を備える例示的な集積デバイスパッケージ
図１２は、基板１２０２およびダイ３０４を含む集積デバイスパッケージ１２００（たとえば、集積回路デバイス）の側面図を示す。ダイ３０４は、ベアダイであってよい。ダイ３０４は、はんだボールの第１のセット３１０を介してパッケージ基板１２０２に結合される。はんだボールの第１のセット３１０は、はんだボール３１０ａと、はんだボール３１０ｂと、はんだボール３１０ｃとを含む。

基板１２０２は、パッケージ基板および／またはインターポーザとすることができる。基板１２０２は、図３において上記で説明した基板３０２に類似している。ダイ３０４は、図３において上記で説明した、ダイ３０４が基板３０２に結合される方法と同様に、基板１２０２に結合されてよい。

図１２は、基板１２０２が、基板１２０２の側部エッジに配置されるいくつかのエッジ相互接続１２１０、１２１１、１２１２、１２１３、１２１４、１２１５および１２１６を含む。図１３は、図１２の基板１２０２のエッジのクローズアップ図を示す。図１２および図１３に示すように、エッジ相互接続１２１０は、第２の誘電体層３２２上に配置される。エッジ相互接続１２１２は、第２の誘電体層３２２内に配置される。エッジ相互接続１２１４は、第３の誘電体層３２４内に配置される。エッジ相互接続１２１６は、第３の誘電体層３２４上に配置される。エッジ相互接続１２１０、１２１１、１２１２、１２１３、１２１４、１２１５および／または１２１６のうちの１つまたは複数は、随意であってよい。いくつかの実装形態では、エッジ相互接続１２１０、１２１１、１２１２、１２１３、１２１４、１２１５および／または１２１６は、基板１２０２の製作中に側面相互接続３５２の形成を助ける。たとえば、エッジ相互接続１２１０、１２１１、１２１２、１２１３、１２１４、１２１５および／または１２１６のうちの１つまたは複数は、基板１２０２のめっきプロセス中に側面相互接続３５２（たとえば、パターン化側面相互接続）を作製するのを助ける。したがって、いくつかの実装形態では、基板１２０２のエッジ（たとえば、側面相互接続３５２を形成する前の基板のエッジ）に沿ってエッジ相互接続を選択的に形成することが、基板１２０２上に形成されることになる側面相互接続３５２のパターンを画定するのを助ける。

エッジ相互接続（たとえば、エッジ相互接続１２１１）は、側面相互接続（たとえば、側面相互接続３５２）の一部分とすることができ、その逆も同様である。エッジ相互接続は、表面相互接続３５０に結合されてよい。いくつかの実装形態では、エッジ相互接続が使用されるとき、側面相互接続３５２は随意であってよい。

いくつかの実装形態では、１つまたは複数のエッジ相互接続（たとえば、エッジ相互接続１２１０）は、接地基準信号に対する電気経路を設けるように構成された相互接続のスタックに結合されてよい。そのような例が、少なくとも図１７〜図１９において以下で図示され、説明される。

図１４は、側面相互接続３５２といくつかのエッジ相互接続（たとえば、エッジ相互接続１２１０）とを含む基板１２０２の平面図を示す。基板１２０２は、上述のいくつかの相互接続の第１のスタック４００を含む。異なる相互接続のスタックは、異なる数および構成の相互接続（たとえば、トレース、パッド、ビア）を有してよい。相互接続の第１のスタック４００は、信号（たとえば、電力信号、入力／出力信号）に対する電気経路を設けるように構成されてよい。異なる相互接続の第１のスタック４００は、異なる信号（たとえば、非接地基準信号）に対する電気経路を設けてよい。図１４に示すように、基板１２０２は、相互接続の第１のスタック４００が少なくとも部分的に基板１２０２の周縁または外周において、またはその付近に配置されるように、基板１２０２内に配置され得るいくつかの相互接続の第１のスタック４００を含む。いくつかの実装形態では、基板１２０２の周縁は、基板１２０２の側面部分（たとえば、側壁、側部エッジ）の約３００ミクロン（μｍ）以下である基板１２０２のエリアおよび／または部分を含む。相互接続の第１のスタック４００は、相互接続のスタックの外側の行および／または外側の列の中に配列されてよい。いくつかの実装形態では、相互接続の第１のスタック４００は、エッジ相互接続および／または側面相互接続３５２に最も近く配置された相互接続のスタックである。側面相互接続３５２は、側面相互接続３５２のそれぞれの部分がそれぞれの相互接続の第１のスタック４００に近接または隣接するように、パターン化される。いくつかの実装形態では、相互接続の第１のスタック４００をエッジ相互接続および／または側面相互接続３５２に近接および／または隣接して置くことで、いくつかの技術的利点が集積デバイスパッケージ（たとえば、集積回路デバイス）にもたらされる。

図１５は、基板１２０２の一部分の側面図を示す。図１５に示すように、側面相互接続３５２は、側面相互接続３５２の第１の部分が相互接続のスタック４００と実質的に整列され、側面相互接続３５２の第２の部分が別の相互接続のスタック４００と実質的に整列されるようなパターンで形成される。

図１６は、基板１２０２の別の一部分の側面図を示す。基板１２０２は、異なる構成および配列の相互接続を有する相互接続のスタック１６００（たとえば、第１の相互接続の第１のスタック）を含む。相互接続のスタック１６００は、非接地基準信号（たとえば、電力信号、入力／出力信号）に対する電気経路を設けるように構成される。図１６は、側面相互接続３５２が、側面相互接続３５２の第３の部分が相互接続のスタック１６００と実質的に整列されるようなパターンで形成されることを示す。

上述のように、相互接続のスタックは、側面相互接続３５２に結合されてよい（たとえば、電気的に結合されてよい）。図１７は、いくつかの相互接続のスタック４００と、いくつかの相互接続のスタック１７１０（たとえば、第１の相互接続の第１のスタック、第２の相互接続の第２のスタック、第３の相互接続の第３のスタック、第４の相互接続の第４のスタック）とを含む基板１７０２を示す。相互接続のスタック１７１０は、側面相互接続３５２に結合される（たとえば、直接タッチしている）。いくつかの実装形態では、相互接続のスタック１７１０は、１つまたは複数のエッジ相互接続（たとえば、エッジ相互接続１２１０）を介して側面相互接続３５２に結合される。図１７に示すように、相互接続のスタック４００および相互接続のスタック１７１０は、相互接続のスタック４００および相互接続のスタック１７１０が、基板１２０２の周縁または外周の中に、周縁または外周においてまたはその付近に、少なくとも部分的に配置される（たとえば、相互接続のスタックの外側の行および／または外側の列の中に配置される）ように、基板１７０２内に配置されてよい。いくつかの実装形態では、相互接続のスタック４００および１７１０は、側面相互接続３５２に最も近く配置された相互接続のスタックである。側面相互接続３５２は、側面相互接続３５２のそれぞれの部分がそれぞれの相互接続の第１のスタック４００に近接または隣接するように、パターン化される。

いくつかの実装形態では、基板１２０２の周縁または外周付近の少なくとも大部分の相互接続のスタックは、非接地基準信号（たとえば、電力信号、入力／出力信号）に対する少なくとも１つの電気経路を設けるように構成された相互接続のスタックである。たとえば、少なくとも部分的に基板１２０２の周縁または外周内にある相互接続のスタックの大部分またはかなりの数もしくは割合（たとえば、約６０パーセント以上、７０パーセント以上、８０パーセント以上）は、非接地基準信号（たとえば、電力信号、入力／出力信号）に対する少なくとも１つの電気経路を設けるように構成された相互接続のスタックである。

図１８は基板１７０２の側面図を示し、そこにおいて、側面相互接続３５２の第１の部分が、側面相互接続３５２の第１の部分および第２の部分を接続するラテラル側面相互接続を介して、側面相互接続３５２の第２の部分に結合される。

図１５〜図１８は、近くにある相互接続（たとえば、相互接続のスタック、相互接続レイアウト）の形態を少なくとも実質的に反映または模倣するようにパターン化された側面相互接続（たとえば、側面相互接続３５２）の例を示す。いくつかの実装形態では、側面相互接続は、近くにある相互接続の形態を正確に反映または模倣してよい。図１５〜図１８に示すように、いくつかの実装形態では、側面相互接続は、近くにある相互接続と、必ずしも同一であるとは限らないが同様にパターン化されてよい。いくつかの実装形態では、より複雑な形状または構造を反映または模倣するために、より簡単な形状が使用されてよい。たとえば、側面相互接続の長方形形状の部分が、ビアおよびパッドを備える相互接続のスタックの形状を反映または模倣するために使用されてよい。

図１９は、基板１７０２内の相互接続のスタック４００および相互接続のスタック１７１０の側面図を示す。相互接続のスタック１７１０は、側面相互接続３５２に結合される。異なる実装形態は、異なる構成および／または配列の相互接続を有する相互接続のスタック４００と相互接続のスタック１７１０とを提供してよい。たとえば、相互接続のスタック１７１０は、表面相互接続３５０に直接的または間接的（たとえば、はんだボールを介して）のいずれかで結合されてよい。

側面相互接続３５２は、表面相互接続３５０に結合されてよい（たとえば、タッチしてよい）ことに留意されたい。いくつかの実装形態では、側面相互接続３５２は、表面相互接続３５０とタッチしないかまたは直接タッチしない。

基板のはんだレジスト層上の例示的な相互接続
図２０は、基板のはんだレジスト層上の表面相互接続３５０の断面平面図を示す。表面相互接続３５０は、接地基準信号に対する電気経路を設けるように構成されてよい。表面相互接続３５０は、開口の第１のセット２００２と、開口の第２のセット２００４とを含む。開口の第１のセット２００２は、１つまたは複数の開口（たとえば、空洞）を含んでよい。開口の第２のセット２００４は、１つまたは複数の開口を含んでよい。開口の第１のセット２００２内の開口（たとえば、空洞）は、第１の寸法（たとえば、第１の直径、第１の幅）を有する。開口の第２のセット２００４内の開口は、第１の寸法より小さい第２の寸法（たとえば、第２の直径、第２の幅）を有する。

図２１は、はんだボールのセットが表面相互接続３５０の一部または全部の開口に配置された後の表面相互接続３５０の断面平面図を示す。はんだボールのセットは、ダイ（たとえば、ダイ３０４）を基板（たとえば、基板３０２）に結合するはんだボールとすることができる。図２１は、開口の第１のセット２００２内に配置されたはんだボールの第１のセット２１０２を示す。図２１に示すように、はんだボールの第１のセット２１０２は、表面相互接続３５０に直接タッチしない（たとえば、接触していない）。いくつかの実装形態では、はんだボールの第１のセット２１０２は、少なくとも１つの信号（たとえば、第１の電力信号、第１の入力／出力信号、第２の入力／出力信号、など）に対する少なくとも１つの第１の電気経路を設けるように構成される。

また、図２１は、開口の第２のセット２００４内に配置されたはんだボールの第２のセット２１０４を示す。図２１に示すように、はんだボールの第２のセット２１０４は、表面相互接続３５０に結合される（たとえば、直接タッチする、接触している）。いくつかの実装形態では、はんだボールの第２のセット２１０４は、少なくとも１つの第２の信号（たとえば、第１の非接地基準信号）に対する少なくとも１つの第２の電気経路を設けるように構成される。したがって、いくつかの実装形態では、はんだボールの第２のセット２１０４からの一部または全部のはんだボールは、異なる信号（たとえば、非接地基準信号）に対する電気経路を設けるように構成されてよい。

上述のように、表面相互接続３５０は、いくつかの表面相互接続を含むパターン化金属層とすることができる。図２２および図２３は、パターン化表面相互接続２２００の一例を示す。パターン化表面相互接続２２００は、本開示で説明する表面相互接続３５０を置き換えてよい。パターン化表面相互接続２２００は、パターン化表面相互接続の一例にすぎない。したがって、異なる実装形態は、異なる設計および／またはパターンを有するパターン化表面相互接続を利用してもよい。

図２２は、パターン化表面相互接続２２００の断面平面図を示す。パターン化表面相互接続２２００は、開口の第１のセット２００２と開口の第２のセット２００４とを含む。開口の第１のセット２００２は、１つまたは複数の開口（たとえば、空洞）を含んでよい。開口の第２のセット２００４は、１つまたは複数の開口を含んでよい。開口の第１のセット２００２内の開口（たとえば、空洞）は、第１の寸法（たとえば、第１の直径、第１の幅）を有する。開口の第２のセット２００４の開口は、第１の寸法より小さい第２の寸法（たとえば、第２の直径、第２の幅）を有する。

図２３は、はんだボールのセットがパターン化表面相互接続２２００の一部または全部の開口内に配置された後のパターン化表面相互接続２２００の断面平面図を示す。はんだボールのセットは、ダイ（たとえば、ダイ３０４）を基板（たとえば、基板３０２）に結合するはんだボールとすることができる。図２３は、開口の第１のセット２００２内に配置されたはんだボールの第１のセット２１０２を示す。図２３に示すように、はんだボールの第１のセット２１０２は、パターン化表面相互接続２２００に直接タッチしない（たとえば、接触していない）。いくつかの実装形態では、はんだボールの第１のセット２１０２は、少なくとも１つの第１の信号（たとえば、第１の接地基準信号）に対する少なくとも１つの第１の電気経路を設けるように構成される。

また、図２３は、開口の第１のセット２００４内に配置されたはんだボールの第２のセット２１０４を示す。図２３に示すように、はんだボールの第２のセット２１０４は、パターン化表面相互接続２２００に結合されない（たとえば、直接タッチしない、接触していない）。いくつかの実装形態では、はんだボールの第２のセット２１０４は、少なくとも１つの第２の信号（たとえば、第１の電力信号、第１の入力／出力信号、第２の入力／出力信号、など）に対する少なくとも１つの第２の電気経路を設けるように構成される。したがって、いくつかの実装形態では、はんだボールの第２のセット２１０４からの一部または全部のはんだボールは、異なる信号（たとえば、非接地基準信号）に対する電気経路を設けるように構成されてよい。

表面相互接続（たとえば、パターン化表面相互接続２２００）は、近くにある相互接続（たとえば、パッケージ基板のトップレベル相互接続、ダイの相互接続、パッケージ基板の相互接続レイアウトおよび／またはダイの相互接続レイアウト）の設計および／または形態を少なくとも実質的に反映または模倣するようにパターン化される。いくつかの実装形態では、パッケージ基板のトップレベル相互接続は、パッケージ基板の上面に最も近いパッケージ基板内の少なくとも１つの相互接続である。いくつかの実装形態では、パッケージ基板のトップレベル相互接続は、パッケージ基板の上面に最も近いパッケージ基板内の少なくとも１つの金属層および／または少なくとも１つの導電層である。いくつかの実装形態では、表面相互接続は、近くにある相互接続の設計および／または形態を正確に反映または模倣してよい。いくつかの実装形態では、表面相互接続は、近くにある相互接続と、必ずしも同一であるとは限らないが同様にパターン化されてよい。いくつかの実装形態では、より複雑な設計、形状および／またはレイアウトを反映または模倣するために、より簡単なパターンおよび／または形状が使用されてよい。

表面相互接続２２００は、近くにある信号の分離を改善するようにパターン化されてよい。加えて、表面相互接続２２００は、共振構造を設けてデバイス（たとえば、ダイ）の性能を改善するようにパターン化されてよい。いくつかの実装形態では、表面相互接続２２００は、パッケージ基板内に空きスペースまたは空きエリアを作製してデバイスの性能を改善するようにパターン化されてよい。いくつかの実装形態では、表面相互接続２２００は、いくつかの異なる接地基準信号に対するいくつかの電気経路を設けるように構成された別々の相互接続を作製するようにパターン化され、区分されてよい。たとえば、表面相互接続２２００は、（１）第１の接地基準信号（たとえば、一般的接地基準信号）に対する第１の電気経路を設けるように構成された第１の表面相互接続と、（２）第２の接地基準信号（たとえば、アナログ接地基準信号）に対する第２の電気経路を設けるように構成された第２の表面相互接続と、（３）第３の接地基準信号（たとえば、デジタル接地基準信号）に対する第３の電気経路を設けるように構成された第３の表面相互接続と、（４）第４の接地基準信号（たとえば、無線周波数（ＲＦ）接地基準信号）に対する第４の電気経路を設けるように構成された第４の表面相互接続とにパターン化され、区分されてよい。いくつかの実装形態では、上記の表面相互接続のうちの１つまたは複数は、互に物理的にタッチしていない。

はんだレジスト層上に相互接続を備える基板へのダイの例示的な結合
図２４は、ダイを基板に結合する（たとえば、取り付ける）シーケンスのクローズアップ図を示す。図２４のステージ１は、第２の誘電体層３２２と、パッド３３２ａと、第１のはんだレジスト層３４０と、表面相互接続３５０とを含む基板３０２の一部分のクローズアップ図を示す。表面相互接続３５０は、パッド３３２ａと直接接触しない。図２４のステージ２は、ダイ３０４が基板３０２に結合された後のクローズアップ図を示す。ステージ２に示すように、ダイ３０４のＵＢＭ層３７０ａは、はんだボール３１０ａに示されるように結合される。はんだボール３１０ａは、パッド３３２ａに結合される。はんだボール３１０ａは、表面相互接続３５０と直接接触していない。いくつかの実装形態では、はんだボール３１０ａおよびパッド３３２ａは、第１の信号（たとえば、電力信号、入力／出力信号）に対する電気経路を設けるように構成される。

図２５は、ダイを基板に結合する（たとえば、取り付ける）シーケンスのクローズアップ図を示す。図２５のステージ１は、第２の誘電体層３２２と、パッド３３２ｂと、第１のはんだレジスト層３４０と、表面相互接続３５０とを含む基板３０２の別の一部分のクローズアップ図を示す。表面相互接続３５０は、パッド３３２ｂと直接には接触していない。図２５のステージ２は、ダイ３０４が基板３０２に結合された後のクローズアップ図を示す。ステージ２に示すように、ダイ３０４のＵＢＭ層３７０ｂは、はんだボール３１０ｂに結合される。はんだボール３１０ｂは、パッド３３２ｂに結合される。はんだボール３１０ｂは、表面相互接続３５０に結合される（たとえば、直接接触している）。いくつかの実装形態では、はんだボール３１０ｂ、パッド３３２ｂ、および表面相互接続３５０は、第２の信号（たとえば、接地基準信号）に対する電気経路を設けるように構成される。

図２６は、ダイを基板に結合する（たとえば、取り付ける）シーケンスのクローズアップ図を示す。図２６のステージ１は、第２の誘電体層３２２と、パッド３３２ｃと、第１のはんだレジスト層３４０と、表面相互接続３５０とを含む基板３０２の別の一部分のクローズアップ図を示す。表面相互接続３５０は、パッド３３２ｃに結合される（たとえば、直接接触している）。図２６のステージ２は、ダイ３０４が基板３０２に結合された後のクローズアップ図を示す。ステージ２に示すように、ダイ３０４のＵＢＭ層３７０ｃは、はんだボール３１０ｃに結合される。はんだボール３１０ｃは、パッド３３２ｃに結合される。また、はんだボール３１０ｃは、表面相互接続３５０に結合される（たとえば、直接接触している）。いくつかの実装形態では、はんだボール３１０ｃ、パッド３３２ｃ、および表面相互接続３５０は、第２の信号（たとえば、接地基準信号）に対する電気経路を設けるように構成される。

相互接続のスタック、はんだレジスト層上の相互接続および基板の側面部分上の相互接続を有する基板を備える集積デバイスパッケージを設ける／製作するための例示的なシーケンス
いくつかの実装形態では、相互接続のスタックと、表面相互接続と、側面相互接続とを有する基板（たとえば、パッケージ基板）を設ける／製作するステップは、いくつかのプロセスを含む。図２７（図２７Ａ〜図２７Ｃを含む）は、スタック化相互接続と、表面相互接続と、側面相互接続とを有する基板（たとえば、パッケージ基板）を設ける／製作するための例示的なシーケンスを示す。いくつかの実装形態では、図２７Ａ〜図２７Ｃのシーケンスが、図２、図１６の基板、および／または本開示で説明する他の基板を設ける／製作するために使用されてもよい。しかしながら、簡略化のために、図２７Ａ〜図２７Ｃは、図２の基板を設ける／製作する文脈において説明されることになる。

図２７Ａ〜図２７Ｃのシーケンスでは、基板を提供するためのシーケンスを簡略化しおよび／または明確化するために、１つまたは複数のステージを組み合わせてもよいことに留意されたい。いくつかの実装形態では、プロセスの順序は、変更または修正されてもよい。

図２７Ａのステージ１は、コア層２７００が設けられた後の状態を示す。いくつかの実装形態では、コア層２７００は、サプライヤによって提供される。いくつかの実装形態では、コア層２７００は、製作される（たとえば、形成される）。コア層２７００は、第１の誘電体層２７０２と、第１の金属層２７０４と、第２の金属層２７０６とを含む。第１の金属層２７０４は、第１の誘電体層２７０２の第１の表面（たとえば、上面）上にある。第２の金属層２７０６は、第１の誘電体層２７０２の第２の表面（たとえば、下面）上にある。

ステージ２は、いくつかの空洞がコア層２７００内に形成された後の状態を示す。ステージ２に示すように、いくつかの空洞（たとえば、空洞２７０７）は、第１の誘電体層２７０２、第１の金属層２７０４、および第２の金属層２７０６の中に形成される。異なる実装形態は、空洞をコア層２７００内に形成するために異なるプロセスを使用してもよい。いくつかの実装形態では、レーザプロセスおよび／またはフォトエッチングプロセス（たとえば、フォトリソグラフィ）が、空洞をコア層２７００内に形成するために使用されてもよい。

ステージ３は、ビア（たとえば、ビア２７０８）が空洞（たとえば、空洞２７０７）内に形成された後の状態を示す。異なる実装形態は、ビアを空洞内に形成するために異なるプロセスを使用してもよい。いくつかの実装形態では、１つまたは複数のめっきプロセスが、ビアを形成するために使用されてもよい。いくつかの実装形態では、ペーストを使用してビアを形成してもよい。

ステージ４は、第１の金属層２７０４の部分および第２の金属層２７０６の部分が選択的に除去されて（たとえば、エッチングされて）１つまたは複数の相互接続（たとえば、トレース、パッド、エッジ相互接続）が画定された後の状態を示す。

ステージ５は、第２の誘電体層２７１０および第３の誘電体層２７１２がコア層２７００上に形成された後の状態を示す。ステージ５に示すように、第２の誘電体層２７１０は第１の誘電体層２７０２の第１の表面の上に形成され、第３の誘電体層２７１２は第１の誘電体層２７０２の第２の表面の上に形成される。いくつかの実装形態では、第２および第３の誘電体層２７１０および２７１２は、プリプレグ層である。また、第１の誘電体層２７０２は、いくつかの実装形態ではプリプレグ層とすることができることに留意されたい。

図２７Ｂに示すように、ステージ６は、いくつかの空洞（たとえば、空洞２７１１）が第２の誘電体層２７１０内に形成され（たとえば、作製され）、いくつかの空洞（たとえば、空洞２７１３）が第３の誘電体層２７１２内に形成された後の状態を示す。異なる実装形態は、誘電体層内に空洞を形成するために異なるプロセスを使用してもよい。いくつかの実装形態では、レーザプロセスおよび／またはフォトエッチングプロセス（たとえば、フォトリソグラフィ）が、空洞を誘電体層内に形成するために使用されてもよい。

ステージ７は、金属層２７１４が第２の誘電体層２７１０内／上に形成された後の状態を示す。第２の誘電体層２７１０の空洞内に形成された金属層２７１４は、ビアを画定してよい。第２の誘電体層２７１０上に形成された金属層２７１４は、１つまたは複数の相互接続（たとえば、トレース、パッド、エッジ相互接続）を画定してよい。

また、ステージ７は、金属層２７１６が第３の誘電体層２７１２内／上に形成されることを示す。第３の誘電体層２７１２の空洞内に形成された金属層２７１６は、ビアを画定してよい。第３の誘電体層２７１２上に形成された金属層２７１６は、１つまたは複数の相互接続（たとえば、トレース、パッド、エッジ相互接続）を画定してよい。異なる実装態様は、金属層を形成するために異なるプロセスを使用してもよい。いくつかの実装形態では、１つまたは複数のめっきプロセスが、金属層を形成するために使用されてもよい。いくつかの実装形態では、ペーストを使用して金属層（たとえば、ビア）を形成してもよい。

ステージ７は、少なくとも図３および図１６において上記で前述したように、第１の誘電体層２７０２、第２の誘電体層２７１０、および／または第３の誘電体層２７１２内に形成された相互接続のうちのいくつかがスタック構成に配列され、それによって相互接続のスタックが形成されることを示す。

ステージ８は、第１のはんだレジスト層２７２０が、第２の誘電体層２７１０と、金属層２７１４の一部との上に形成された後の状態を示す。また、ステージ８は、第２のはんだレジスト層２７２２が、第３の誘電体層２７１２と、金属層２７１６の一部との上に形成された後の状態を示す。

ステージ９は、表面相互接続２７３０が、第１のはんだレジスト層２７２０の上に形成された後の状態を示す。表面相互接続２７３０は、パターン化表面相互接続とすることができる。いくつかの実装形態では、めっきプロセスが、表面相互接続２７３０を形成するために使用される。さらに、ステージ９は、側部表面相互接続２７３２が、基板の側面（たとえば、誘電体層の側面、はんだレジスト層）上に形成されることを示す。いくつかの実装形態では、側部表面相互接続２７３２は、パターン化側部表面相互接続である。いくつかの実装形態では、側部表面相互接続２７３２は、誘電体層内／上に形成されたエッジ相互接続の近くおよび／または周囲に画定されてよい。側部表面相互接続２７３２は、表面相互接続２７３０と同じ層とすることができる。いくつかの実装形態では、ステージ９は、基板の周縁の近くのおよび／または周縁におけるスタック化相互接続と、表面相互接続と、側面相互接続とを含む基板２７５０を示す。

ステージ１０は、はんだボールのセット２７６０が、金属層２７１６から形成されたパッドに結合された後の状態を示す。いくつかの実装形態では、はんだボールのセット２７６０からの少なくとも大部分のはんだボールが、少なくとも１つの非接地基準信号に対する少なくとも１つの電気経路を設けるように構成される。いくつかの実装形態では、はんだボールのセット２７６０からの少なくともかなりの数（たとえば、７０パーセント以上）のはんだボールが、少なくとも１つの非接地基準信号に対する少なくとも１つの電気経路を設けるように構成される。

ステージ１１は、ダイ２７７０が、はんだボールのセット２７８０を介して基板２７５０に結合された後の状態を示す。

相互接続のスタックと、はんだレジスト層上の相互接続と、基板の側面部分上の相互接続とを有する基板を備える集積デバイスパッケージを設ける／製作するための方法の例示的なフロー図
いくつかの実装形態では、相互接続のスタックと、表面相互接続と、側面相互接続とを有する基板（たとえば、パッケージ基板）を設ける／製作するステップは、いくつかのプロセスを含む。図２８は、相互接続のスタックと、表面相互接続と、側面相互接続とを有する基板（たとえば、パッケージ基板）を設ける／製作するための方法２８００の例示的なフロー図を示す。いくつかの実装形態では、図２８の方法は、図３の基板、および／または本開示における他の基板を設ける／製作するためのものである。

図２８の方法が、集積デバイスを提供するためのシーケンスを簡略化および／または明確化するために、１つまたは複数のステップを組み合わせてもよいことに留意されたい。いくつかの実装形態では、プロセスの順序は、変更または修正されてもよい。

この方法は、（２８０５において）いくつかの誘電体層を設ける。いくつかの実装形態では、いくつかの誘電体層を設けるステップは、コア層といくつかのプリプレグ層とを形成するステップを含む。いくつかの実装形態では、プリプレグ層だけが形成される。

この方法は、（２８１０において）誘電体層内に少なくとも１つの相互接続のスタックを形成する。相互接続のスタックは、２つ以上の相互接続を含んでもよい。相互接続は、トレース、パッド、および／またはビアを含んでもよい。相互接続のスタックは、スタック（たとえば、垂直スタック）内に実質的に配列されたいくつかの相互接続とすることができる。相互接続のスタックは、いくつかの誘電体層内／上に形成されてよい。相互接続のスタックのセットは、相互接続のスタックが、基板の周縁または外周において、周縁または外周の付近に、またはその中に、少なくとも部分的に配置されるように、誘電体層内に配置されてよい。相互接続のスタックは、相互接続のスタックの外側の行および／または外側の列の中に配列されてよい。相互接続の第１のスタックは、少なくとも１つの第１の非接地基準信号に対する電気経路を設けるように構成されてよい。相互接続の第２のスタックは、少なくとも１つの接地基準信号に対する電気経路を設けるように構成されてよい。相互接続のスタックの例（たとえば、相互接続のスタック４００、４１０）は、少なくとも図４において上記で説明されている。異なる実装形態は、相互接続と相互接続のスタックとを別様に形成してもよい。いくつかの実装形態では、めっきプロセスが、相互接続と相互接続のスタックとを形成するために使用される。相互接続（たとえば、相互接続のスタック）を形成するステップの例が、少なくとも以下の図２９〜図３２において詳細に説明される。

この方法は、（２８１５において）少なくとも１つのエッジ相互接続を随意で形成する。エッジ相互接続は、１つまたは複数の相互接続のスタックに結合するように形成されてよい。エッジ相互接続の例は、少なくとも図１２〜図１４において上記で説明されている。相互接続（たとえば、エッジ相互接続）を形成するステップの例は、少なくとも以下の図２９〜図３２において詳細に説明される。

この方法は、（２８２０において）誘電体層のうちの少なくとも１つの上でパッドを形成する。パッドは、基板のダイ側のパッド（たとえば、ダイ側のはんだボールパッド）および／またはプリント回路板（ＰＣＢ）側のパッド（たとえば、ＰＣＢ側のはんだボールパッド）とすることができる。大部分、または実質的に大部分（たとえば、６０パーセント以上）のパッドが、少なくとも１つの非接地基準信号に対する少なくとも１つの電気経路を設けるように構成される。

この方法は、（２８２５において）１つまたは複数の誘電体層上に少なくとも１つのはんだレジスト層を形成する。

また、この方法は、（２８３０において）はんだレジスト層上に表面相互接続を形成する。表面相互接続は、パターン化金属層とすることができる。表面相互接続は、接地基準信号を与えるように構成されてよい。

この方法は、（２８３５において）基板の側面上に側面相互接続を形成する。側面相互接続は、パターン化金属層とすることができる。側面相互接続は、接地基準信号を与えるように構成されてよい。側面相互接続は、表面相互接続に結合されてよい（たとえば、接触してよい）。いくつかの実装形態では、側面相互接続は、１つまたは複数の相互接続のスタック（たとえば、接地基準信号に対する電気経路を設けるように構成された相互接続のスタック）に結合されてよい。

この方法は、（２８４０において）はんだボールをパッドに供給する。はんだボールのうちのいくつかは、接地基準信号に対する電気経路を設けるように構成されてよい。大部分のはんだボールは、少なくとも１つの非接地基準信号（たとえば、電力信号、入力／出力信号）に対する少なくとも１つの電気経路を設けるように構成されてよい。

例示的なセミアディティブパターニング（ＳＡＰ）プロセス
様々な相互接続（たとえば、トレース、ビア、パッド）および金属層が、本開示で説明される。いくつかの実装形態では、これらの相互接続は、１つまたは複数の金属層を含んでもよい。たとえば、いくつかの実装形態では、これらの相互接続は、第１の金属シード層と第２の金属層とを含んでよい。金属層は、異なるめっきプロセスを使用して設けられてよい（たとえば、形成されてよい）。シード層を有する相互接続（たとえば、トレース、ビア、パッド）の例、およびこれらの相互接続が異なるめっきプロセスを使用してどのように形成され得るかについて、以下で詳述される。

異なる実装形態は、金属層（たとえば、相互接続、表面相互接続、側面相互接続）を形成および／または製作するために異なるプロセスを使用してもよい。いくつかの実装形態では、これらのプロセスは、セミアディティブパターニング（ＳＡＰ）プロセスとダマシンプロセスとを含む。これらの様々な異なるプロセスについて、以下でさらに説明される。

図２９は、１つまたは複数の誘電体層内に相互接続を設けるおよび／または形成するためにセミアディティブパターニング（ＳＡＰ）プロセスを使用して相互接続を形成するためのシーケンスを示す。図２９に示すように、ステージ１は、誘電体層２９０２が設けられた（たとえば、形成された）後の集積デバイス（たとえば、基板）の状態を示す。いくつかの実装形態では、ステージ１は、誘電体層２９０２が第１の金属層２９０４を含むことを示す。第１の金属層２９０４は、いくつかの実装形態ではシード層である。いくつかの実装形態では、第１の金属層２９０４は、誘電体層２９０２が設けられた（たとえば、受け取られたまたは形成された）後に、誘電体層２９０２上に設けられ得る（たとえば、形成され得る）。ステージ１は、第１の金属層２９０４が誘電体層２９０２の第１の表面上に設けられる（たとえば、形成される）ことを示す。いくつかの実装形態では、第１の金属層２９０４は、堆積プロセス（たとえば、ＰＶＤ、ＣＶＤ、めっきプロセス）を使用することによって設けられる。

ステージ２は、フォトレジスト層２９０６（たとえば、フォト現像レジスト層）が第１の金属層２９０４上に選択的に設けられた（たとえば、形成された）後の集積デバイスの状態を示す。いくつかの実装形態では、レジスト層２９０６を選択的に設けることは、第１の金属層２９０４上に第１のレジスト層２９０６を設けることと、（たとえば、現像プロセスを使用して）現像することによってレジスト層２９０６の部分を選択的に除去することとを含む。ステージ２は、空洞２９０８が形成されるようにレジスト層２９０６が設けられることを示す。

ステージ３は、第２の金属層２９１０が空洞２９０８内に形成された後の集積デバイスの状態を示す。いくつかの実装形態では、第２の金属層２９１０は、第１の金属層２９０４の露出部分の上に形成される。いくつかの実装形態では、第２の金属層２９１０は、堆積プロセス（たとえば、めっきプロセス）を使用することによって設けられる。

ステージ４は、レジスト層２９０６が除去された後の集積デバイスの状態を示す。異なる実装形態は、レジスト層２９０６を除去するための異なるプロセスを使用してもよい。

ステージ５は、第１の金属層２９０４の一部が選択的に除去された後の集積デバイスの状態を示す。いくつかの実装形態では、第２の金属層２９１０によって覆われていない第１の金属層２９０４の１つまたは複数の部分は、除去される。ステージ５に示すように、残りの第１の金属層２９０４および第２の金属層２９１０は、集積デバイスおよび／または基板内の相互接続２９１２（たとえば、トレース、ビア、パッド）を形成および／または画定することができる。いくつかの実装形態では、第１の金属層２９０４は、第２の金属層２９１０の下にある第１の金属層２９０４の寸法（たとえば、長さ、幅）が第２の金属層２９１０の寸法（たとえば、長さ、幅）とほぼ同じかまたはそれより小さくなるように除去され、これは、図２９のステージ５に示すように、アンダーカットをもたらすことができる。いくつかの実装形態では、前述のプロセスは、集積デバイスおよび／または基板の１つまたは複数の誘電体層内にいくつかの相互接続を設けるおよび／または形成するために、複数回繰り返されてもよい。

図３０は、１つまたは複数の誘電体層内に相互接続を設けるおよび／または形成するために（ＳＡＰ）プロセスを使用するための方法のフロー図を示す。方法は、（３００５で）誘電体層（たとえば、誘電体層２９０２）を設ける。いくつかの実装形態では、誘電体層を設けるステップは、誘電体層を形成するステップを含む。いくつかの実装形態では、誘電体層を設けるステップは、第１の金属層（たとえば、第１の金属層２９０４）を形成するステップを含む。第１の金属層は、いくつかの実装形態では、シード層である。いくつかの実装形態では、第１の金属層は、誘電体層が設けられた（たとえば、受け取られたまたは形成された）後、誘電体層上に設けられてもよい（たとえば、形成されてもよい）。いくつかの実装形態では第１の金属層は、堆積プロセス（たとえば、物理気相堆積（ＰＶＤ）またはめっきプロセス）を使用することによって設けられる。

方法は、（３０１０で）第１の金属層上にフォトレジスト層（たとえば、フォト現像レジスト層２９０６）を選択的に設ける。いくつかの実装形態では、レジスト層を選択的に設けるステップは、第１の金属層上に第１のレジスト層を設けるステップと、（１つまたは複数の空洞を提供する）レジスト層の部分を選択的に除去するステップとを含む。

方法は、次いで、（３０１５で）フォトレジスト層の空洞内に第２の金属層（たとえば、第２の金属層２９１０）を設ける。いくつかの実装形態では、第２の金属層は、第１の金属層の露出部分の上に形成される。いくつかの実装形態では、第２の金属層は、堆積プロセス（たとえば、めっきプロセス）を使用することによって設けられる。

方法は、さらに、（３０２０で）レジスト層を除去する。異なる実装形態は、レジスト層を除去するための異なるプロセスを使用してもよい。方法はまた、（３０２５で）第１の金属層の一部を選択的に除去する。いくつかの実装形態では、第２の金属層によって覆われていない第１の金属層の１つまたは複数の部分が除去される。いくつかの実装形態では、任意の残りの第１の金属層および第２の金属層は、集積デバイスおよび／または基板内に１つまたは複数の相互接続（たとえば、トレース、ビア、パッド）を形成および／または画定することができる。いくつかの実装形態では、前述の方法は、集積デバイスおよび／または基板の１つまたは複数の誘電体層内にいくつかの相互接続を設けるおよび／または形成するために、複数回繰り返されてもよい。

例示的なダマシンプロセス
図３１は、誘電体層内に相互接続を設けるおよび／または形成するためにダマシンプロセスを使用して相互接続を形成するためのシーケンスを示す。図３１に示すように、ステージ１は、誘電体層３１０２が設けられた（たとえば、形成された）後の集積デバイスの状態を示す。いくつかの実装形態では、誘電体層３１０２は、無機層（たとえば、無機膜）である。

ステージ２は、空洞３１０４が誘電体層３１０２内に形成された後の集積デバイスの状態を示す。異なる実装形態は、誘電体層３１０２内に空洞３１０４を設けるための異なるプロセスを使用してもよい。

ステージ３は、第１の金属層３１０６が誘電体層３１０２上に設けられた後の集積デバイスの状態を示す。図３に示すように、第１の金属層３１０６は、誘電体層３１０２の第１の表面上に設けられる。第１の金属層３１０６は、第１の金属層３１０６が空洞３１０４の輪郭を含む誘電体層３１０２の輪郭をとるように、誘電体層３１０２上に設けられる。第１の金属層３１０６は、いくつかの実装形態では、シード層である。いくつかの実装形態では、第１の金属層３１０６は、堆積プロセス（たとえば、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、またはめっきプロセス）を使用することによって設けられる。

ステージ４は、第２の金属層３１０８が空洞３１０４および誘電体層３１０２の表面内に形成された後の集積デバイスの状態を示す。いくつかの実装形態では、第２の金属層３１０８は、第１の金属層３１０６の露出部分の上に形成される。いくつかの実装形態では、第２の金属層３１０８は、堆積プロセス（たとえば、めっきプロセス）を使用することによって設けられる。

ステージ５は、第２の金属層３１０８の一部および第１の金属層３１０６の一部が除去された後の集積デバイスの状態を示す。異なる実装形態は、第２の金属層３１０８と第１の金属層３１０６とを除去するための異なるプロセスを使用してもよい。いくつかの実装形態では、化学機械研磨（ＣＭＰ：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｌａｎａｒｉｚａｔｉｏｎ）プロセスは、第２の金属層３１０８の一部と第１の金属層３１０６の一部とを除去するために使用される。ステージ５に示すように、残りの第１の金属層３１０６および第２の金属層３１０８は、集積デバイスおよび／または基板内の相互接続３１１２（たとえば、トレース、ビア、パッド）を形成および／または画定することができる。ステージ５に示すように、相互接続３１１２は、第１の金属層３１０６が第２の金属層３１０８のベース部分および側面部分上に形成されるようにして形成される。いくつかの実装形態では、空洞３１０４は、ビアおよび相互接続（たとえば、金属トレース）が単一の堆積ステップにおいて形成され得るように、２つのレベルの誘電体におけるトレンチおよび／またはホールの組合せを含んでもよい。いくつかの実装形態では、前述のプロセスは、集積デバイスおよび／または基板の１つまたは複数の誘電体層内にいくつかの相互接続を設けるおよび／または形成するために、複数回繰り返されてもよい。

図３２は、誘電体層内に相互接続を設けるおよび／または形成するためにダマシンプロセスを使用して相互接続を形成するための方法３２００のフロー図を示す。方法は、（３２０５で）誘電体層（たとえば、誘電体層３１０２）を設ける。いくつかの実装形態では、誘電体層を設けるステップは、誘電体層を形成するステップを含む。いくつかの実装形態では、誘電体層を設けるステップは、供給業者から誘電体層を受け取るステップを含む。いくつかの実装形態では、誘電体層は、無機層（たとえば、無機膜）である。

方法は、（３２１０で）誘電体層内に少なくとも１つの空洞（たとえば、空洞３１０４）を形成する。異なる実装形態は、誘電体層内に空洞を設けるための異なるプロセスを使用してもよい。

方法は、（３２１５で）誘電体層上に第１の金属層（たとえば、第１の金属層３１０６）を設ける。いくつかの実装形態では、第１の金属層は、誘電体層の第１の表面上に設けられる（たとえば、形成される）。いくつかの実装形態では、第１の金属層は、第１の金属層が空洞の輪郭を含む誘電体層の輪郭をとるように、誘電体層上に設けられる。第１の金属層は、いくつかの実装形態では、シード層である。いくつかの実装形態では、第１の金属層３１０６は、堆積プロセス（たとえば、ＰＶＤ、ＣＶＤ、またはめっきプロセス）を使用することによって設けられる。

方法は、（３２２０で）誘電体層の空洞および表面内に金属層（たとえば、第２の金属層３１０８）を設ける。いくつかの実装形態では、第２の金属層は、第１の金属層の露出部分の上に形成される。いくつかの実装形態では、第２の金属層は、堆積プロセス（たとえば、めっきプロセス）を使用することによって設けられる。いくつかの実装形態では、第２の金属層は、第１の金属層と同様または同一である。いくつかの実装形態では、第２の金属層は、第１の金属層とは異なる。

方法は次いで、（３２２５で）第２の金属層の一部と第１の金属層の一部とを除去する。異なる実装形態は、第２の金属層と第１の金属層とを除去するための異なるプロセスを使用してもよい。いくつかの実装形態では、化学機械研磨（ＣＭＰ）プロセスは、第２の金属層の一部と第１の金属層の一部とを除去するために使用される。いくつかの実装形態では、残りの第１の金属層および第２の金属層は、相互接続（たとえば、相互接続３１１２）を形成および／または画定することができる。いくつかの実装形態では、相互接続は、少なくとも、集積デバイスおよび／または基板内の、トレース、ビア、および／またはパッドのうちの１つを含んでもよい。いくつかの実装形態では、相互接続は、第１の金属層が第２の金属層のベース部分および側面部分上に形成されるようにして形成される。いくつかの実装形態では、前述の方法は、集積デバイスおよび／または基板の１つまたは複数の誘電体層内にいくつかの相互接続を設けるおよび／または形成するために、複数回繰り返されてもよい。

例示的な電子デバイス
図３３は、上述の集積デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、またはパッケージオンパッケージ（ＰｏＰ）のいずれかと統合され得る様々な電子デバイスを示す。たとえば、モバイル電話デバイス話３３０２、ラップトップコンピュータデバイス３３０４、および固定位置端末デバイス３３０６が、本明細書で説明する集積デバイス３３００を含んでもよい。集積デバイス３３００は、たとえば、本明細書で説明した集積回路、ダイ、集積デバイス、集積デバイスパッケージ、集積回路デバイス、パッケージオンパッケージデバイスのうちのいずれかとすることができる。図３３に示すデバイス３３０２、３３０４、３３０６は例にすぎない。また、他の電子デバイスは、限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、サーバ、ルータ、自動車車両（たとえば、自律走行車両）内に実装された電子デバイス、またはデータもしくはコンピュータ命令を記憶し、もしくは取り出す任意の他のデバイス、あるいはそれらの任意の組合せを含むデバイス（たとえば、電子デバイス）のグループを含む集積デバイス３３００を特徴とする場合がある。

図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９、図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７Ａ〜図２７Ｃ、図２８、図２９、図３０、図３１、図３２、および／または図３３に示す構成要素、ステップ、特徴および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成および／または結合されてよく、あるいは、いくつかの構成要素、ステップ、または機能で具現化されてよい。追加の要素、構成要素、ステップ、および／または機能も、本開示から逸脱することなく追加され得る。本開示における図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９、図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７Ａ〜図２７Ｃ、図２８、図２９、図３０、図３１、図３２、および／または図３３、ならびにそれの対応する説明は、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実装形態では、図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９、図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７Ａ〜図２７Ｃ、図２８、図２９、図３０、図３１、図３２、および／または図３３、ならびにそれの対応する説明は、集積デバイスを製作、作製、提供、および／または生産するために使用されてよい。いくつかの実装形態では、デバイスは、ダイ、ダイパッケージ、集積回路（ＩＣ）、集積デバイス、集積デバイスパッケージ、ウエハ、半導体デバイス、パッケージオンパッケージ、パッケージ基板、および／またはインターポーザを含む場合がある。

「例示的」という語は、本明細書では「例、事例、または例示としての役割を果たすこと」を意味するために使用される。「例示的」として本明細書において説明される任意の実装形態または態様は、必ずしも本開示の他の態様よりも好ましいか、または有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられる特徴、利点、または動作モードを含むことを必要としない。「結合された」という用語は、本明細書において、２つの物体間の直接または間接的な結合を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体Ａと物体Ｃとは、互いに物理的に直接接触していない場合でも、それでも互いに結合されていると見なされ得る。

物体の「セット」は、１つまたは複数の物体を含んでもよい。たとえば、相互接続のセットは、１つまたは複数の相互接続を含んでもよい。はんだボールのセットは、１つまたは複数のはんだボールを含んでもよい。ビアのセットは、１つまたは複数のビアを含んでもよい。パッドのセットは、１つまたは複数のパッドを含んでもよい。相互接続のスタックのセットは、１つまたは複数の相互接続のスタックを含んでもよい。

また、実施形態は、フローチャート、流れ図、構造線図またはブロック図として描かれているプロセスとして記述され得ることに留意されたい。フローチャートは、動作を逐次プロセスとして説明し得るが、動作の多くは、並列にまたは同時に実行され得る。加えて、動作の順序は並べ替えられ得る。プロセスは、その動作が完了したとき、終了される。

本明細書で説明した本開示の様々な特徴は、本開示から逸脱することなく様々なシステムにおいて実装され得る。本開示の上記の態様は例にすぎず、本開示を限定するものとして解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示的であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用されることが可能であり、多くの代替、修正、および変形が当業者には明らかとなろう。

１００ ダイ
１０２ 基板
１０４ はんだボールのセット
１０６ プリント回路板（ＰＣＢ）
２６０ はんだボールのセット
３００ 集積デバイスパッケージ
３０２ 基板
３０４ ダイ
３１０ はんだボールの第１のセット
３１０ａ はんだボール
３１０ｂ はんだボール
３１０ｃ はんだボール
３２０ 第１の誘電体層
３２２ 第２の誘電体層
３２４ 第３の誘電体層
３３０ 相互接続の第１のセット
３３２ 相互接続の第２のセット
３３２ａ パッド
３３２ｂ パッド
３３２ｃ パッド
３３４ 相互接続の第３のセット
３４０ 第１のはんだレジスト層
３４２ 第２のはんだレジスト層
３５０ 表面相互接続
３５２ 側面相互接続
３６０ はんだボールの第１のセット
３６０ａ はんだボール
３６０ｂ はんだボール
２７０ アンダーバンプメタライゼーション（ＵＢＭ）層
３７０ａ ＵＢＭ層
３７０ｂ ＵＢＭ層
３７０ｃ ＵＢＭ層
３８０ 相互接続の第１のスタックのセット
３９０ 相互接続の第２のスタックのセット
４００ 相互接続の第１のスタック
４０２ 相互接続
４０３ ビア
４０４ 相互接続
４０５ ビア
４０６ 相互接続
４０７ ビア
４０８ 相互接続
４１０ 相互接続の第２のスタック
４１２ 相互接続
４１３ ビア
４１４ 相互接続
４１５ ビア
４１６ 相互接続
４１７ ビア
４１８ 相互接続
５００ 基板
５１０ 相互接続のセット
５２０ 相互接続
９０２ 第１の相互接続
９０４ 第２の相互接続
９１０ 第３の相互接続
１１０２ 第３の相互接続
１１０４ 第４の相互接続
１２００ 集積デバイスパッケージ
１２０２ 基板
１２１０ エッジ相互接続
１２１１ エッジ相互接続
１２１２ エッジ相互接続
１２１３ エッジ相互接続
１２１４ エッジ相互接続
１２１５ エッジ相互接続
１２１６ エッジ相互接続
１６００ 相互接続のスタック
１７０２ 基板
１７１０ 相互接続のスタック
２００２ 開口の第１のセット
２００４ 開口の第２のセット
２１０２ はんだボールの第１のセット
２１０４ はんだボールの第２のセット
２２００ パターン化表面相互接続
２７００ コア層
２７０２ 第１の誘電体層
２７０４ 第１の金属層
２７０６ 第２の金属層
２７０７ 空洞
２７０８ ビア
２７１０ 第２の誘電体層
２７１１ 空洞
２７１２ 第３の誘電体層
２７１３ 空洞
２７１４ 金属層
２７１６ 金属層
２７２０ 第１のはんだレジスト層
２７２２ 第２のはんだレジスト層
２７３０ 表面相互接続
２７３２ 側部表面相互接続
２７５０ 基板
２７６０ はんだボールのセット
２７７０ ダイ
２７８０ はんだボールのセット
２９０２ 誘電体層
２９０４ 第１の金属層
２９０６ フォトレジスト層、第１のレジスト層
２９０８ 空洞
２９１０ 第２の金属層
２９１２ 相互接続
３１０２ 誘電体層
３１０４ 空洞
３１０６ 第１の金属層
３１０８ 第２の金属層
３１１２ 相互接続
３３００ 集積デバイス
３３０２ モバイル電話デバイス
３３０４ ラップトップコンピュータデバイス
３３０６ 固定位置端末デバイス

Claims (11)

1. ダイと、
   前記ダイに結合されたパッケージ基板とを備え、前記パッケージ基板が、
   少なくとも１つの誘電体層と、
   前記少なくとも１つの誘電体層内の第１の相互接続の第１のスタックであって、第１の非接地基準信号に対する第１の電気経路を設けるように構成され、前記パッケージ基板の少なくとも１つの側面に沿って配置される、第１の相互接続の第１のスタックと、
   前記少なくとも１つの誘電体層内の第１の相互接続の第２のスタックであって、第２の非接地基準信号に対する別の電気経路を設けるように構成され、前記パッケージ基板の少なくとも１つの側面に沿って配置される、第１の相互接続の第２のスタックと、
   前記少なくとも１つの誘電体層の少なくとも１つの外側の側面部分上に形成された側面相互接続であって、前記側面相互接続が、接地基準信号に対する第２の電気経路を設けるように構成され、前記側面相互接続が、前記第１の相互接続の第２のスタックを通過する前記第２の非接地基準信号から、前記第１の相互接続の第１のスタックを通過する前記第１の非接地基準信号を少なくとも部分的に分離するように構成されている側面相互接続と、
   前記少なくとも１つの誘電体層上のはんだレジスト層と、
   前記はんだレジスト層上の表面相互接続とを備え、
   前記パッケージ基板が、前記パッケージ基板のプリント回路板（ＰＣＢ）側にパッドのセットを含み、前記パッドのセットからの前記パッドが、少なくとも１つの非接地基準信号に対する複数の電気経路を設けるように構成され、および／または、
   前記パッケージ基板が、前記パッケージ基板のダイ側にパッドのセットを含み、前記パッドのセットからの前記パッドが、少なくとも１つの非接地基準信号に対する複数の電気経路を設けるように構成され、
   前記第１の相互接続の第１のスタックおよび前記第１の相互接続の第２のスタックは、前記パッケージ基板の周縁内に少なくとも部分的に配置され、
   前記表面相互接続が、前記接地基準信号に対する前記第２の電気経路を設けるように構成されている、パッケージ。
2. 前記第１の相互接続の第１のスタックが、ビアのスタックを備える、請求項１に記載のパッケージ。
3. 前記パッケージ基板が、前記はんだレジスト層上に第２の表面相互接続をさらに備え、前記第２の表面相互接続が、第２の接地基準信号に対する第３の電気経路を設けるように構成される、請求項１に記載のパッケージ。
4. 前記側面相互接続が、前記少なくとも１つの誘電体層内の相互接続に直接結合される、請求項１に記載のパッケージ。
5. 前記側面相互接続が、前記少なくとも１つの誘電体層内に少なくとも部分的に配置される、請求項１に記載のパッケージ。
6. 前記パッケージ基板が、前記少なくとも１つの誘電体層内に配置された少なくとも１つの第２の相互接続の第３のスタックをさらに備え、前記少なくとも１つの第２の相互接続の第３のスタックが、前記接地基準信号に対する前記第３の電気経路を設けるように構成され、前記少なくとも１つの第２の相互接続の第３のスタックが、前記パッケージ基板の周縁内に少なくとも部分的に配置されており、前記少なくとも１つの第２の相互接続の第３のスタックが、前記側面相互接続に結合される、請求項３に記載のパッケージ。
7. 前記表面相互接続が、前記パッケージ基板の少なくとも１つのトップレベル相互接続、前記ダイからの少なくとも１つの相互接続、前記パッケージ基板の相互接続レイアウト、および／または前記ダイの相互接続レイアウトのうちの１つからの相互接続を少なくとも部分的に反映するようにパターン化されたパターン化相互接続である、請求項１に記載のパッケージ。
8. 前記ダイは、はんだボールのセットを介して前記パッケージ基板に結合されている、請求項１に記載のパッケージ。
9. 前記はんだボールのセットからの前記はんだボールが、少なくとも１つの非接地基準信号に対する複数の電気経路を設けるように構成され、前記はんだボールのセットが、前記ダイを前記パッケージ基板に結合するすべての前記はんだボールを含む、請求項８に記載のデバイス。
10. 前記デバイスが、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、および／または自動車車両内のデバイスから成るグループから選択された電子デバイス内に組み込まれ、前記電子デバイスをさらに含む、請求項９に記載のデバイス。
11. パッケージ基板を製作するための方法であって、
    少なくとも１つの誘電体層を形成するステップと、
    少なくとも１つの第１の非接地基準信号に対する第１の電気経路を形成するステップであって、第１の相互接続の第１のスタックが前記パッケージ基板の少なくとも１つの側面に沿って配置されるように、前記第１の相互接続の第１のスタックを前記少なくとも１つの誘電体層内に形成するステップを含む、第１の電気経路を形成するステップと、少なくとも１つの第２の非接地基準信号に対する別の電気経路を形成するステップであって、第１の相互接続の第２のスタックが前記パッケージ基板の少なくとも１つの側面に沿って配置されるように、前記第１の相互接続の第２のスタックを前記少なくとも１つの誘電体層内に形成するステップを含む、別の電気経路を形成するステップと、
    接地基準信号に対する第２の電気経路を形成するステップであって、側面相互接続が前記第１の相互接続の第２のスタックを通過する前記第２の非接地基準信号から前記第１の相互接続の第１のスタックを通過する前記第１の非接地基準信号を少なくとも部分的に分離するように構成されるように前記側面相互接続を前記少なくとも１つの誘電体層の少なくとも１つの外側の側面部分上に形成するステップを含む、第２の電気経路を形成するステップと、
    前記少なくとも１つの誘電体層上にはんだレジスト層を形成するステップと、
    前記はんだレジスト層上に表面相互接続を形成するステップとを含み、
    前記第１の電気経路を形成するステップが、前記パッケージ基板のプリント回路板（ＰＣＢ）側のパッドのセットが前記パッケージ基板の前記ＰＣＢ側に配置された前記パッドであるように、前記パッケージ基板の前記ＰＣＢ側に前記パッドのセットを形成するステップをさらに含む、および／または
    前記第１の電気経路を形成するステップが、前記パッケージ基板のダイ側のパッドのセットが前記パッケージ基板の前記ダイ側に配置された前記パッドであるように、前記パッケージ基板の前記ダイ側に前記パッドのセットを形成するステップをさらに含み、
    前記第１の相互接続の第１のスタックおよび前記第１の相互接続の第２のスタックは、前記パッケージ基板の周縁内に少なくとも部分的に配置され、
    前記表面相互接続が、前記接地基準信号に対する前記第２の電気経路を設けるように構成されている、方法。

Images