JP6984453B2

JP6984453B2 - 誘電体フィルタ

Info

Publication number: JP6984453B2
Application number: JP2018015687A
Authority: JP
Inventors: 裕太芦田; 憲幸平林; 重光戸蒔
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2018-01-31
Filing date: 2018-01-31
Publication date: 2021-12-22
Anticipated expiration: 2038-01-31
Also published as: CN110098452B; US20190237838A1; US10854939B2; JP2019134326A; CN110098452A

Description

本発明は、複数の誘電体共振器を含む誘電体フィルタに関する。

現在、第５世代移動通信システム（以下、５Ｇと言う。）の規格化が進められている。５Ｇでは、周波数帯域を拡大するために、１０ＧＨｚ以上の周波数帯域、特に、１０〜３０ＧＨｚの準ミリ波帯や３０〜３００ＧＨｚのミリ波帯の利用が検討されている。

通信装置に用いられる電子部品には、複数の共振器を含むバンドパスフィルタがある。１０ＧＨｚ以上の周波数帯域に用いられるバンドパスフィルタとしては、複数の誘電体共振器を含む誘電体フィルタが有望である。

ところで、バンドパスフィルタの好ましい特性の一つに、通過帯域よりも低く通過帯域に近い周波数領域である第１の通過帯域近傍領域と、通過帯域よりも高く通過帯域に近い周波数領域である第２の通過帯域近傍領域の少なくとも一方において、挿入損失が急峻に変化する特性が挙げられる。このような特性は、例えば、挿入損失の周波数特性において、第１の通過帯域近傍領域と第２の通過帯域近傍領域の少なくとも一方に減衰極を生じさせることによって実現することができる。

また、回路構成上隣接する２つの共振器が電磁結合するように構成された３つ以上の共振器を備えたバンドパスフィルタにおいて、挿入損失の周波数特性に１つ以上の減衰極を生じさせる方法としては、回路構成上隣接しない２つの共振器を電磁結合させる方法がある。

特許文献１には、回路構成上隣接する２つの誘電体ブロックが電磁結合するように構成された複数の誘電体ブロックを備えた誘電体フィルタにおいて、回路構成上隣接しない２つの誘電体ブロックを電磁結合させることによって、挿入損失の周波数特性に１つ以上の減衰極を生じさせる技術が記載されている。

特開２０００−１３１０７号公報

従来、複数の誘電体共振器を含む誘電体フィルタにおいて、回路構成上隣接しない２つの誘電体共振器を電磁結合させる場合には、その電磁結合を実現するために構造上の工夫が必要であり、その結果、誘電体フィルタの構造が複雑になるという問題点があった。

本発明はかかる問題点に鑑みてなされたもので、その目的は、簡単な構造で、挿入損失の周波数特性に２つの減衰極を生じさせることができるようにした誘電体フィルタを提供することにある。

本発明の誘電体フィルタは、第１の入出力ポートと、第２の入出力ポートと、偶数個の誘電体共振器と、第１の入出力ポートと第２の入出力ポートとを容量結合させるためのキャパシタとを備えている。偶数個の誘電体共振器は、回路構成上第１の入出力ポートと第２の入出力ポートの間に設けられ、回路構成上隣接する２つの誘電体共振器が磁気結合するように構成されている。

本発明の誘電体フィルタにおいて、偶数個の誘電体共振器は、回路構成上第１の入出力ポートに最も近い第１の入出力段共振器と、回路構成上第２の入出力ポートに最も近い第２の入出力段共振器とを含んでいてもよい。この場合、誘電体フィルタは、更に、回路構成上第１の入出力ポートと第１の入出力段共振器の間に設けられた第１の移相器と、回路構成上第２の入出力ポートと第２の入出力段共振器の間に設けられた第２の移相器とを備えていてもよい。

第１の移相器は、第１の入出力段共振器に対して容量結合するように構成されていてもよく、第２の移相器は、第２の入出力段共振器に対して容量結合するように構成されていてもよい。

また、本発明の誘電体フィルタは、更に、偶数個の誘電体共振器およびキャパシタを構成するための構造体を備えていてもよい。構造体は、それぞれ第１の比誘電率を有する第１の誘電体よりなり、偶数個の誘電体共振器に対応する偶数個の共振器本体部と、第１の比誘電率よりも小さい第２の比誘電率を有する第２の誘電体よりなり、偶数個の共振器本体部の周囲に存在する周囲誘電体部とを含んでいてもよい。

構造体は、更に、導体よりなるシールド部を含んでいてもよい。シールド部は、偶数個の共振器本体部とシールド部との間に周囲誘電体部の少なくとも一部が介在するように、偶数個の共振器本体部の周囲に配置されている。この場合、偶数個の共振器本体部の各々は、シールド部に接していなくてもよい。

また、構造体は、導体よりなり、偶数個の共振器本体部が存在する領域とキャパシタが存在する領域とを分離する分離導体層を含んでいてもよい。

誘電体フィルタが上記構造体を備えている場合、偶数個の誘電体共振器は、回路構成上第１の入出力ポートに最も近い第１の入出力段共振器と、回路構成上第２の入出力ポートに最も近い第２の入出力段共振器と、回路構成上第１の入出力段共振器と第２の入出力段共振器の間に位置する２つ以上の中間共振器とを含んでいてもよい。この場合、偶数個の共振器本体部は、第１の入出力段共振器に対応する第１の入出力段共振器本体部と、第２の入出力段共振器に対応する第２の入出力段共振器本体部と、２つ以上の中間共振器に対応する２つ以上の中間共振器本体部とを含んでいてもよい。また、第１の入出力段共振器本体部と第２の入出力段共振器本体部は、２つ以上の中間共振器本体部のいずれをも介することなく物理的に隣接していてもよい。また、構造体は、更に、導体よりなり、第１の入出力段共振器本体部と第２の入出力段共振器本体部の間を通過するように設けられた仕切り部を含んでいてもよい。

本発明の誘電体フィルタによれば、簡単な構造で、挿入損失の周波数特性に２つの減衰極を生じさせることができるという効果を奏する。

本発明の第１の実施の形態に係る誘電体フィルタの内部を示す斜視図である。本発明の第１の実施の形態に係る誘電体フィルタの内部を示す側面図である。本発明の第１の実施の形態に係る誘電体フィルタの内部を示す平面図である。本発明の第１の実施の形態に係る誘電体フィルタの等価回路を示す回路図である。図１に示した周囲誘電体部における１層目の誘電体層のパターン形成面を示す平面図である。図１に示した周囲誘電体部における２層目の誘電体層のパターン形成面を示す平面図である。図１に示した周囲誘電体部における３層目の誘電体層のパターン形成面を示す平面図である。図１に示した周囲誘電体部における４層目の誘電体層のパターン形成面を示す平面図である。図１に示した周囲誘電体部における５層目ないし８層目の誘電体層のパターン形成面を示す平面図である。図１に示した周囲誘電体部における９層目の誘電体層のパターン形成面を示す平面図である。図１に示した周囲誘電体部における１０層目ないし３０層目の誘電体層のパターン形成面を示す平面図である。図１に示した周囲誘電体部における３１層目の誘電体層のパターン形成面を示す平面図である。図１に示した周囲誘電体部における３２層目の誘電体層のパターン形成面を示す平面図である。本発明の第１の実施の形態に係る誘電体フィルタにおける２つの誘電体共振器間の磁気結合を説明するための平面図である。本発明の第１の実施の形態に係る誘電体フィルタにおける２つの誘電体共振器間の磁気結合を説明するための斜視図である。本発明の第１の実施の形態に係る誘電体フィルタの特性の第１の例を示す特性図である。本発明の第１の実施の形態に係る誘電体フィルタの特性の第２の例を示す特性図である。本発明の第１の実施の形態に係る誘電体フィルタにおける第１および第２の移相器の作用を説明するための特性図である。本発明の第２の実施の形態に係る誘電体フィルタの内部を示す斜視図である。本発明の第２の実施の形態に係る誘電体フィルタの等価回路を示す回路図である。図１９に示した周囲誘電体部における１層目の誘電体層のパターン形成面を示す平面図である。図１９に示した周囲誘電体部における２層目の誘電体層のパターン形成面を示す平面図である。図１９に示した周囲誘電体部における３層目の誘電体層のパターン形成面を示す平面図である。図１９に示した周囲誘電体部における４層目の誘電体層のパターン形成面を示す平面図である。図１９に示した周囲誘電体部における５層目ないし８層目の誘電体層のパターン形成面を示す平面図である。図１９に示した周囲誘電体部における９層目の誘電体層のパターン形成面を示す平面図である。図１９に示した周囲誘電体部における１０層目ないし３０層目の誘電体層のパターン形成面を示す平面図である。図１９に示した周囲誘電体部における３１層目の誘電体層のパターン形成面を示す平面図である。図１９に示した周囲誘電体部における３２層目の誘電体層のパターン形成面を示す平面図である。本発明の第２の実施の形態に係る誘電体フィルタの特性の一例を示す特性図である。本発明の第３の実施の形態に係る誘電体フィルタの内部を示す斜視図である。本発明の第３の実施の形態に係る誘電体フィルタの等価回路を示す回路図である。図３１に示した周囲誘電体部における１層目の誘電体層のパターン形成面を示す平面図である。図３１に示した周囲誘電体部における２層目の誘電体層のパターン形成面を示す平面図である。図３１に示した周囲誘電体部における３層目の誘電体層のパターン形成面を示す平面図である。図３１に示した周囲誘電体部における４層目の誘電体層のパターン形成面を示す平面図である。図３１に示した周囲誘電体部における５層目ないし８層目の誘電体層のパターン形成面を示す平面図である。図３１に示した周囲誘電体部における９層目の誘電体層のパターン形成面を示す平面図である。図３１に示した周囲誘電体部における１０層目ないし３０層目の誘電体層のパターン形成面を示す平面図である。図３１に示した周囲誘電体部における３１層目の誘電体層のパターン形成面を示す平面図である。図３１に示した周囲誘電体部における３２層目の誘電体層のパターン形成面を示す平面図である。本発明の第３の実施の形態に係る誘電体フィルタの特性の一例を示す特性図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１ないし図４を参照して、本発明の第１の実施の形態に係る誘電体フィルタの構成について説明する。図１は、本実施の形態に係る誘電体フィルタの内部を示す斜視図である。図２は、本実施の形態に係る誘電体フィルタの内部を示す側面図である。図３は、本実施の形態に係る誘電体フィルタの内部を示す平面図である。図４は、本実施の形態に係る誘電体フィルタの等価回路を示す回路図である。

本実施の形態に係る誘電体フィルタ１は、バンドパスフィルタの機能を有している。図４に示したように、誘電体フィルタ１は、第１の入出力ポート５Ａと、第２の入出力ポート５Ｂと、偶数個の誘電体共振器と、第１の入出力ポート５Ａと第２の入出力ポート５Ｂとを容量結合させるためのキャパシタＣ１０とを備えている。

キャパシタＣ１０は、第１の入出力ポート５Ａに接続された第１端と第２の入出力ポート５Ｂに接続された第２端とを有し、第１の入出力ポート５Ａと第２の入出力ポート５Ｂとの間に設けられている。

偶数個の誘電体共振器は、回路構成上第１の入出力ポート５Ａと第２の入出力ポート５Ｂの間に設けられ、回路構成上隣接する２つの誘電体共振器が磁気結合するように構成されている。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。

本実施の形態では特に、図４に示したように、誘電体フィルタ１が４個の誘電体共振器２Ａ，２Ｂ，２Ｃ，２Ｄを備えている例を示す。誘電体共振器２Ａ，２Ｂ，２Ｃ，２Ｄは、回路構成上、第１の入出力ポート５Ａ側からこの順に配置されている。誘電体共振器２Ａ，２Ｂ，２Ｃ，２Ｄは、誘電体共振器２Ａ，２Ｂが回路構成上隣接して磁気結合し、誘電体共振器２Ｂ，２Ｃが回路構成上隣接して磁気結合し、誘電体共振器２Ｃ，２Ｄが回路構成上隣接して磁気結合するように構成されている。誘電体共振器２Ａ，２Ｂ，２Ｃ，２Ｄの各々は、インダクタンスとキャパシタンスを有している。

以下、回路構成上第１の入出力ポート５Ａに最も近い誘電体共振器２Ａを第１の入出力段共振器２Ａとも言い、回路構成上第２の入出力ポート５Ｂに最も近い誘電体共振器２Ｄを第２の入出力段共振器２Ｄとも言う。また、回路構成上第１の入出力段共振器２Ａと第２の入出力段共振器２Ｄの間に位置する２つの誘電体共振器２Ｂ，２Ｃを、中間共振器２Ｂ，２Ｃとも言う。

図４に示したように、誘電体フィルタ１は、更に、第１の移相器１１Ａと第２の移相器１１Ｂを備えている。第１の移相器１１Ａと第２の移相器１１Ｂの各々は、そこを通過する信号に対して位相の変化を生じさせるものである。以下、第１の移相器１１Ａと第２の移相器１１Ｂの各々における位相の変化量を位相変化量と言う。

第１の移相器１１Ａは、回路構成上第１の入出力ポート５Ａと第１の入出力段共振器２Ａの間に設けられている。第１の移相器１１Ａは、第１の入出力段共振器２Ａに対して容量結合するように構成されている。図４において、符号Ｃ１１Ａを付したキャパシタの記号は、第１の移相器１１Ａと第１の入出力段共振器２Ａの間の容量結合を表している。

第２の移相器１１Ｂは、回路構成上第２の入出力ポート５Ｂと第２の入出力段共振器２Ｄの間に設けられている。第２の移相器１１Ｂは、第２の入出力段共振器２Ｄに対して容量結合するように構成されている。図４において、符号Ｃ１１Ｂを付したキャパシタの記号は、第２の移相器１１Ｂと第２の入出力段共振器２Ｄの間の容量結合を表している。

また、図１ないし図３に示したように、誘電体フィルタ１は、第１および第２の入出力ポート５Ａ，５Ｂ、誘電体共振器２Ａ，２Ｂ，２Ｃ，２Ｄ、キャパシタＣ１０および第１および第２の移相器１１Ａ，１１Ｂを構成するための構造体２０を備えている。

構造体２０は、それぞれ第１の比誘電率を有する第１の誘電体よりなり、偶数個の誘電体共振器に対応する偶数個の共振器本体部と、第１の比誘電率よりも小さい第２の比誘電率を有する第２の誘電体よりなり、偶数個の共振器本体部の周囲に存在する周囲誘電体部４とを含んでいる。本実施の形態では特に、構造体２０は、４個の誘電体共振器２Ａ，２Ｂ，２Ｃ，２Ｄに対応する４個の共振器本体部３Ａ，３Ｂ，３Ｃ，３Ｄを含んでいる。

以下、第１の入出力段共振器２Ａに対応する共振器本体部３Ａを第１の入出力段共振器本体部３Ａとも言い、第２の入出力段共振器２Ｄに対応する共振器本体部３Ｄを第２の入出力段共振器本体部３Ｄとも言う。また、中間共振器２Ｂ，２Ｃに対応する共振器本体部３Ｂ，３Ｃを中間共振器本体部３Ｂ，３Ｃとも言う。

本実施の形態では、周囲誘電体部４は、積層された複数の誘電体層からなる積層体によって構成されている。ここで、図１ないし図３に示したように、Ｘ方向、Ｙ方向およびＺ方向を定義する。Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。本実施の形態では、複数の誘電体層の積層方向（図１では上側に向かう方向）を、Ｚ方向とする。

周囲誘電体部４は、外面を有する直方体形状をなしている。周囲誘電体部４の外面は、Ｚ方向における互いに反対側に位置する下面４ａおよび上面４ｂと、下面４ａと上面４ｂを接続する４つの側面４ｃ，４ｄ，４ｅ，４ｆとを含んでいる。側面４ｃ，４ｄは、Ｙ方向における互いに反対側に位置している。側面４ｅ，４ｆは、Ｘ方向における互いに反対側に位置している。

図１に示した例では、共振器本体部３Ａ〜３Ｄの各々は、中心軸がＺ方向に向いた円柱形状を有している。しかし、共振器本体部３Ａ〜３Ｄの各々の形状は、円柱形状に限られず、例えば四角柱形状であってもよい。また、共振器本体部３Ａ〜３Ｄの各々は、それぞれ第１の誘電体よりなる複数本の棒状部材の集合体によって構成されていてもよい。

共振器本体部３Ａ〜３Ｄは、共振器本体部３Ａ，３Ｂが磁気結合し、共振器本体部３Ｂ，３Ｃが磁気結合し、共振器本体部３Ｃ，３Ｄが磁気結合するように構成されている。

図１に示したように、構造体２０は、更に、それぞれ導体よりなる分離導体層６とシールド部７を含んでいる。

分離導体層６は、共振器本体部３Ａ〜３Ｄが存在する領域とキャパシタＣ１０が存在する領域とを分離する。

シールド部７は、共振器本体部３Ａ〜３Ｄとシールド部７との間に周囲誘電体部４の少なくとも一部が介在するように、共振器本体部３Ａ〜３Ｄの周囲に配置されている。

本実施の形態では、分離導体層６は、シールド部７の一部を兼ねている。シールド部７は、分離導体層６とシールド導体層７２と接続部７１とを含んでいる。なお、図３では、シールド導体層７２を省略している。

分離導体層６とシールド導体層７２は、周囲誘電体部４の内部において、Ｚ方向に互いに離れた位置に配置されている。分離導体層６は、周囲誘電体部４の下面４ａの近くに配置されている。シールド導体層７２は、周囲誘電体部４の上面４ｂの近くに配置されている。共振器本体部３Ａ〜３Ｄは、構造体２０内における、分離導体層６とシールド導体層７２との間の領域に配置されている。共振器本体部３Ａ〜３Ｄの各々は、分離導体層６に最も近い下端面と、シールド導体層７２に最も近い上端面とを有している。

接続部７１は、分離導体層６とシールド導体層７２を電気的に接続している。接続部７１は、複数のスルーホール列７１Ｔを含んでいる。複数のスルーホール列７１Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。分離導体層６、シールド導体層７２および接続部７１は、共振器本体部３Ａ〜３Ｄを囲むように配置されている。共振器本体部３Ａ〜３Ｄの各々は、シールド部７に接していない。

図１および図３に示したように、第１の入出力段共振器本体部３Ａと第２の入出力段共振器本体部３Ｄは、中間共振器本体部３Ｂ，３Ｃのいずれをも介することなく物理的に隣接している。共振器本体部３Ａ，３Ｄは、周囲誘電体部４の側面４ｃの近傍において、Ｘ方向に並んでいる。共振器本体部３Ｂ，３Ｃは、周囲誘電体部４の側面４ｄの近傍において、Ｘ方向に並んでいる。

図１に示したように、構造体２０は、更に、それぞれ導体よりなる仕切り部８、グランド層９および接続部１２を含んでいる。

仕切り部８は、第１の入出力段共振器本体部３Ａと第２の入出力段共振器本体部３Ｄの間に磁気結合が生じないようにするためのものである。仕切り部８は、第１の入出力段共振器本体部３Ａと第２の入出力段共振器本体部３Ｄの間を通過するように設けられている。仕切り部８は、分離導体層６とシールド導体層７２を電気的に接続している。仕切り部８は、複数のスルーホール列８Ｔを含んでいる。複数のスルーホール列８Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。

グランド層９は、周囲誘電体部４の下面４ａに配置されている。接続部１２は、グランド層９と分離導体層６を電気的に接続している。接続部１２は、複数のスルーホール列１２Ｔを含んでいる。複数のスルーホール列１２Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。

Ｚ方向から見たグランド層９、分離導体層６およびシールド導体層７２の形状は、いずれも矩形である。

図１に示したように、構造体２０は、更に、それぞれ導体よりなる結合調整部１３，１４，１５を含んでいる。

結合調整部１３は、共振器本体部３Ａ，３Ｂの間の磁気結合の大きさを調整するためのものである。結合調整部１４は、共振器本体部３Ｂ，３Ｃの間の磁気結合の大きさを調整するためのものである。結合調整部１５は、共振器本体部３Ｃ，３Ｄの間の磁気結合の大きさを調整するためのものである。結合調整部１３，１４，１５の各々は、分離導体層６とシールド導体層７２を電気的に接続している。

図１に示した例では、結合調整部１３は、１つのスルーホール列１３Ｔを含んでいる。結合調整部１４は、複数のスルーホール列１４Ｔを含んでいる。結合調整部１５は、１つのスルーホール列１５Ｔを含んでいる。スルーホール列１３Ｔ，１４Ｔ，１５Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。

誘電体共振器２Ａは、共振器本体部３Ａと周囲誘電体部４の少なくとも一部とシールド部７によって構成されている。誘電体共振器２Ｂは、共振器本体部３Ｂと周囲誘電体部４の少なくとも一部とシールド部７によって構成されている。誘電体共振器２Ｃは、共振器本体部３Ｃと周囲誘電体部４の少なくとも一部とシールド部７によって構成されている。誘電体共振器２Ｄは、共振器本体部３Ｄと周囲誘電体部４の少なくとも一部とシールド部７によって構成されている。

本実施の形態では、誘電体共振器２Ａ〜２Ｄの各々の共振モードは、ＴＭモードである。誘電体共振器２Ａ〜２Ｄによって発生する電磁界は、共振器本体部３Ａ〜３Ｄの内部および外部に存在する。シールド部７は、共振器本体部３Ａ〜３Ｄの外部の電磁界を、シールド部７によって囲まれた領域内に閉じ込める機能を有する。

次に、図５ないし図１３を参照して、周囲誘電体部４を構成する複数の誘電体層と、この複数の誘電体層に形成された複数の導体層および複数のスルーホールの構成の一例について説明する。この例では、周囲誘電体部４は、積層された３２層の誘電体層を有している。以下、この３２層の誘電体層を、下から順に１層目ないし３２層目の誘電体層と呼ぶ。また、１層目ないし３２層目の誘電体層を符号３１〜６２で表す。図５ないし図１２において、複数の小さな円は複数のスルーホールを表している。

図５は、１層目の誘電体層３１のパターン形成面を示している。誘電体層３１のパターン形成面には、グランド層９と、第１の入出力ポート５Ａを構成する導体層３１１と、第２の入出力ポート５Ｂを構成する導体層３１２が形成されている。グランド層９には、２つの円形の孔９ａ，９ｂが形成されている。導体層３１１は孔９ａの内側に配置され、導体層３１２は孔９ｂの内側に配置されている。

また、誘電体層３１には、導体層３１１に接続されたスルーホール３１Ｔ１と、導体層３１２に接続されたスルーホール３１Ｔ２が形成されている。誘電体層３１には、更に、複数のスルーホール列１２Ｔの一部を構成する複数のスルーホール１２Ｔ１が形成されている。図５において、スルーホール３１Ｔ１，３１Ｔ２以外の複数のスルーホールは、全てスルーホール１２Ｔ１である。複数のスルーホール１２Ｔ１は、グランド層９に接続されている。

図６は、２層目の誘電体層３２のパターン形成面を示している。誘電体層３２のパターン形成面には、それぞれＸ方向に長い導体層３２１，３２２が形成されている。導体層３２１，３２２の各々は、互いに反対側に位置する第１端と第２端を有している。導体層３２１の第１端と導体層３２２の第１端は、互いに対向している。導体層３２１における第１端の近傍部分には、図５に示したスルーホール３１Ｔ１が接続されている。導体層３２２における第１端の近傍部分には、図５に示したスルーホール３１Ｔ２が接続されている。

また、誘電体層３２には、導体層３２１における第２端の近傍部分に接続されたスルーホール３２Ｔ１と、導体層３２２における第２端の近傍部分に接続されたスルーホール３２Ｔ２が形成されている。誘電体層３２には、更に、複数のスルーホール列１２Ｔの一部を構成する複数のスルーホール１２Ｔ２が形成されている。図６において、スルーホール３２Ｔ１，３２Ｔ２以外の複数のスルーホールは、全てスルーホール１２Ｔ２である。複数のスルーホール１２Ｔ２には、図５に示した複数のスルーホール１２Ｔ１が接続されている。

図７は、３層目の誘電体層３３のパターン形成面を示している。誘電体層３３のパターン形成面には、Ｘ方向に長い導体層３３１が形成されている。導体層３３１の一部は、誘電体層３２を介して導体層３２１における第１端の近傍部分に対向している。導体層３３１の他の一部は、誘電体層３２を介して導体層３２２における第１端の近傍部分に対向している。

また、誘電体層３３には、スルーホール３３Ｔ１，３３Ｔ２と、複数のスルーホール列１２Ｔの一部を構成する複数のスルーホール１２Ｔ３が形成されている。スルーホール３３Ｔ１，３３Ｔ２には、それぞれ図６に示したスルーホール３２Ｔ１，３２Ｔ２が接続されている。図７において、スルーホール３３Ｔ１，３３Ｔ２以外の複数のスルーホールは、全てスルーホール１２Ｔ３である。複数のスルーホール１２Ｔ３には、図６に示した複数のスルーホール１２Ｔ２が接続されている。

図８は、４層目の誘電体層３４のパターン形成面を示している。誘電体層３４のパターン形成面には、分離導体層６が形成されている。分離導体層６には、２つの矩形の孔６ａ，６ｂが形成されている。

また、誘電体層３４には、スルーホール３４Ｔ１，３４Ｔ２が形成されている。誘電体層３４には、更に、それぞれスルーホール列８Ｔ，１３Ｔ，１４Ｔ，１５Ｔ，７１Ｔの一部を構成するスルーホール８Ｔ１，１３Ｔ１，１４Ｔ１，１５Ｔ１，７１Ｔ１が形成されている。図８において、スルーホール３４Ｔ１，３４Ｔ２，８Ｔ１，１３Ｔ１，１４Ｔ１，１５Ｔ１以外の複数のスルーホールは、全てスルーホール７１Ｔ１である。

スルーホール３４Ｔ１は孔６ａの内側に配置され、スルーホール３４Ｔ２は孔６ｂの内側に配置されている。スルーホール３４Ｔ１，３４Ｔ２には、それぞれ図７に示したスルーホール３３Ｔ１，３３Ｔ２が接続されている。

図８において、スルーホール３４Ｔ１，３４Ｔ２以外の全てのスルーホールは、分離導体層６に接続されている。分離導体層６は、矩形の外縁を有している。複数のスルーホール７１Ｔ１は、分離導体層６のうち、外縁の近傍の部分に接続されている。

図９は、５層目ないし８層目の誘電体層３５〜３８のパターン形成面を示している。誘電体層３５〜３８の各々には、スルーホール３５Ｔ１，３５Ｔ２が形成されている。誘電体層３５〜３８の各々には、更に、それぞれスルーホール列８Ｔ，１３Ｔ，１４Ｔ，１５Ｔ，７１Ｔの一部を構成するスルーホール８Ｔ２，１３Ｔ２，１４Ｔ２，１５Ｔ２，７１Ｔ２が形成されている。図９において、スルーホール３５Ｔ１，３５Ｔ２，８Ｔ２，１３Ｔ２，１４Ｔ２，１５Ｔ２以外の複数のスルーホールは、全てスルーホール７１Ｔ２である。

５層目の誘電体層３５に形成されたスルーホール３５Ｔ１，３５Ｔ２，８Ｔ２，１３Ｔ２，１４Ｔ２，１５Ｔ２，７１Ｔ２には、それぞれ図８に示したスルーホール３４Ｔ１，３４Ｔ２，８Ｔ１，１３Ｔ１，１４Ｔ１，１５Ｔ１，７１Ｔ１が接続されている。誘電体層３５〜３８では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図１０は、９層目の誘電体層３９のパターン形成面を示している。誘電体層３９のパターン形成面には、導体層３９１，３９２が形成されている。導体層３９１，３９２には、それぞれ８層目の誘電体層３８に形成されたスルーホール３５Ｔ１，３５Ｔ２が接続されている。

また、誘電体層３９には、それぞれスルーホール列８Ｔ，１３Ｔ，１４Ｔ，１５Ｔ，７１Ｔの一部を構成するスルーホール８Ｔ３，１３Ｔ３，１４Ｔ３，１５Ｔ３，７１Ｔ３が形成されている。図１０において、スルーホール８Ｔ３，１３Ｔ３，１４Ｔ３，１５Ｔ３以外の複数のスルーホールは、全てスルーホール７１Ｔ３である。

誘電体層３９に形成されたスルーホール８Ｔ３，１３Ｔ３，１４Ｔ３，１５Ｔ３，７１Ｔ３には、それぞれ８層目の誘電体層３８に形成されたスルーホール８Ｔ２，１３Ｔ２，１４Ｔ２，１５Ｔ２，７１Ｔ２が接続されている。

図１１は、１０層目ないし３０層目の誘電体層４０〜６０のパターン形成面を示している。誘電体層４０〜６０の各々には、それぞれスルーホール列８Ｔ，１３Ｔ，１４Ｔ，１５Ｔ，７１Ｔの一部を構成するスルーホール８Ｔ４，１３Ｔ４，１４Ｔ４，１５Ｔ４，７１Ｔ４が形成されている。図１１において、スルーホール８Ｔ４，１３Ｔ４，１４Ｔ４，１５Ｔ４以外の複数のスルーホールは、全てスルーホール７１Ｔ４である。

１０層目の誘電体層４０に形成されたスルーホール８Ｔ４，１３Ｔ４，１４Ｔ４，１５Ｔ４，７１Ｔ４には、それぞれ図１０に示したスルーホール８Ｔ３，１３Ｔ３，１４Ｔ３，１５Ｔ３，７１Ｔ３が接続されている。誘電体層４０〜６０では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

共振器本体部３Ａ〜３Ｄは、誘電体層４０〜６０を貫通するように設けられている。図１０に示した導体層３９１は、誘電体層３９を介して共振器本体部３Ａの下端面に対向している。図１０に示した導体層３９２は、誘電体層３９を介して共振器本体部３Ｄの下端面に対向している。

図１２は、３１層目の誘電体層６１のパターン形成面を示している。誘電体層６１には、それぞれスルーホール列８Ｔ，１３Ｔ，１４Ｔ，１５Ｔ，７１Ｔの一部を構成するスルーホール８Ｔ５，１３Ｔ５，１４Ｔ５，１５Ｔ５，７１Ｔ５が形成されている。図１２において、スルーホール８Ｔ５，１３Ｔ５，１４Ｔ５，１５Ｔ５以外の複数のスルーホールは、全てスルーホール７１Ｔ５である。

誘電体層６１に形成されたスルーホール８Ｔ５，１３Ｔ５，１４Ｔ５，１５Ｔ５，７１Ｔ５には、それぞれ３０層目の誘電体層６０に形成されたスルーホール８Ｔ４，１３Ｔ４，１４Ｔ４，１５Ｔ４，７１Ｔ４が接続されている。

図１３は、３２層目の誘電体層６２のパターン形成面を示している。誘電体層６２のパターン形成面には、シールド導体層７２が形成されている。シールド導体層７２には、図１２に示したスルーホール８Ｔ５，１３Ｔ５，１４Ｔ５，１５Ｔ５，７１Ｔ５が接続されている。

周囲誘電体部４は、図５に示した誘電体層３１のパターン形成面が周囲誘電体部４の下面４ａになるように、誘電体層３１〜６２が積層されて構成されている。

図４に示したキャパシタＣ１０は、図７に示した導体層３３１と、図６に示した導体層３２１，３２２と、これらの間の誘電体層３２とによって構成されている。キャパシタＣ１０は、構造体２０内における、分離導体層６とグランド層９との間の領域に配置されている。前述の通り、共振器本体部３Ａ〜３Ｄは、構造体２０内における、分離導体層６とシールド導体層７２との間の領域に配置されている。このように、分離導体層６は、共振器本体部３Ａ〜３Ｄが存在する領域とキャパシタＣ１０が存在する領域とを分離している。

接続部１２を構成する複数のスルーホール列１２Ｔのうちの一部のスルーホール列１２Ｔは、キャパシタＣ１０を構成する導体層３２１，３２２，３３１を囲うように配置されている。

図２に示したように、導体層３２１と導体層３９１は、直列に接続されたスルーホール３２Ｔ１，３３Ｔ１，３４Ｔ１，３５Ｔ１からなるスルーホール列１１ＡＴによって接続されている。また、導体層３２２と導体層３９２は、直列に接続されたスルーホール３２Ｔ２，３３Ｔ２，３４Ｔ２，３５Ｔ２からなるスルーホール列１１ＢＴによって接続されている。

第１の移相器１１Ａは、導体層３２１とスルーホール列１１ＡＴによって構成されている。第２の移相器１１Ｂは、導体層３２２とスルーホール列１１ＢＴによって構成されている。

導体層３９１は、誘電体層３９を介して共振器本体部３Ａの下端面に対向している。これにより、第１の移相器１１Ａと第１の入出力段共振器２Ａの間の容量結合Ｃ１１Ａが実現されている。導体層３９２は、誘電体層３９を介して共振器本体部３Ｄの下端面に対向している。これにより、第２の移相器１１Ｂと第２の入出力段共振器２Ｄの間の容量結合Ｃ１１Ｂが実現されている。

なお、周囲誘電体部４は、誘電体層３１，３２，３３を含まずに、誘電体層３４〜６２からなる積層体によって構成されていてもよい。この場合、誘電体層３１，３２，３３を構成する誘電体の比誘電率は、共振器本体部３Ａ〜３Ｄを構成する第１の誘電体の第１の比誘電率以上であってもよい。

ここで、図１４および図１５を参照して、回路構成上隣接する２つの誘電体共振器間の磁気結合について、シミュレーションの結果を参照して説明する。図１４は、シミュレーションで用いたモデルの平面図である。図１５は、このモデルの斜視図である。このモデルは、２つの誘電体共振器に対応する２つの共振器本体部３Ｍ１，３Ｍ２と、それらを囲う周囲誘電体部およびシールド部と、２つの共振器本体部３Ｍ１，３Ｍ２の間の磁気結合の大きさを調整するための結合調整部とを備えている。

図１４および図１５では、磁界の分布を複数の矢印を用いて表している。矢印の方向は磁界の方向を表し、矢印の大きさは磁界の大きさを表している。図１４および図１５に示したモデルにおいて、２つの誘電体共振器がＴＭモードで共振するとき、共振器本体部３Ｍ１，３Ｍ２の周りには、図１４および図１５に示したような分布の磁界が生じる。この磁界の一部は、共振器本体部３Ｍ１，３Ｍ２の間の平面を貫く。これにより、２つの誘電体共振器間の磁気結合が実現される。

次に、本実施の形態に係る誘電体フィルタ１の製造方法について説明する。この製造方法は、後に焼成されて構造体２０となる焼成前積層体を作製する工程と、焼成前積層体を焼成して構造体２０を完成させる工程とを含んでいる。

焼成前積層体を作製する工程では、まず、複数の誘電体層３１〜６２となる複数の焼成前のセラミックシートを作製する。次に、複数のスルーホールが形成された誘電体層に対応するセラミックシートに、複数の焼成前のスルーホールを形成する。また、１つ以上の導体層が形成された誘電体層に対応するセラミックシートに、１つ以上の焼成前の導体層を形成する。以下、複数の焼成前のスルーホールと１つ以上の焼成前の導体層の少なくとも一方が形成された後のセラミックシートを焼成前シートと言う。

焼成前積層体を作製する工程では、次に、図１１に示した誘電体層４０〜６０に対応する複数の焼成前シートを積層して、焼成前積層体の一部を形成する。次に、この焼成前積層体の一部に、共振器本体部３Ａ〜３Ｄを収容するための４つの収容部を形成する。次に、この４つの収容部に共振器本体部３Ａ〜３Ｄを収容する。次に、上記焼成前積層体の一部と、焼成前積層体の残りの部分を構成する複数の焼成前シートとを積層して、焼成前積層体を完成させる。

次に、本実施の形態に係る誘電体フィルタ１の作用および効果について説明する。誘電体フィルタ１は、バンドパスフィルタの機能を有している。誘電体フィルタ１は、通過帯域が例えば１０〜３０ＧＨｚの準ミリ波帯または３０〜３００ＧＨｚのミリ波帯に存在するように設計および構成される。なお、通過帯域は、例えば、挿入損失の最小値から３ｄＢだけ挿入損失が大きくなる２つの周波数の間の周波数帯域である。

誘電体フィルタ１は、回路構成上隣接する２つの誘電体共振器が磁気結合するように構成された偶数個の誘電体共振器２Ａ〜２Ｄと、第１の入出力ポート５Ａと第２の入出力ポート５Ｂとを容量結合させるためのキャパシタＣ１０とを備えている。このような構成の誘電体フィルタ１によれば、挿入損失の周波数特性において、通過帯域よりも低く通過帯域に近い周波数領域である第１の通過帯域近傍領域に第１の減衰極を生じさせ、通過帯域よりも高く通過帯域に近い周波数領域である第２の通過帯域近傍領域に第２の減衰極を生じさせることができる。

誘電体フィルタ１の挿入損失の周波数特性において第１および第２の減衰極が生じる２つの周波数は、誘電体フィルタ１の偶モードインピーダンスＺｅと誘電体フィルタ１の奇モードインピーダンスＺｏの差の絶対値｜Ｚｅ−Ｚｏ｜が極小値をとる２つの周波数である。本実施の形態に係る誘電体フィルタ１では、絶対値｜Ｚｅ−Ｚｏ｜が極小値をとる２つの周波数の一方が第１の通過帯域近傍領域に存在し、２つの周波数の他方が第２の通過帯域近傍領域に存在する。そのため、誘電体フィルタ１によれば、第１の通過帯域近傍領域に第１の減衰極を生じさせ、第２の通過帯域近傍領域に第２の減衰極を生じさせることができる。これにより、本実施の形態によれば、第１および第２の通過帯域近傍領域において挿入損失が急峻に変化する誘電体フィルタ１の特性を実現することが可能になる。

なお、第１の入出力ポート５Ａと第２の入出力ポート５Ｂの間に設けられる誘電体共振器の数が奇数の場合には、第１の入出力ポート５Ａと第２の入出力ポート５Ｂとを容量結合させても、第１の通過帯域近傍領域にしか減衰極が生じない。

また、第１の入出力ポート５Ａと第２の入出力ポート５Ｂの間に設けられる誘電体共振器の数が４つ以上の偶数で、回路構成上第１の入出力ポート５Ａに最も近い誘電体共振器と、回路構成上第２の入出力ポート５Ｂに最も近い誘電体共振器とを磁気結合させた場合には、第２の通過帯域近傍領域にしか減衰極が生じない。

また、誘電体フィルタ１では、第１および第２の移相器１１Ａ，１１Ｂの各々における位相変化量を調整することにより、誘電体フィルタ１の挿入損失の周波数特性を調整することができる。第１および第２の移相器１１Ａ，１１Ｂの各々における位相変化量は、第１および第２の移相器１１Ａ，１１Ｂの各々の長さを変えることによって変えることができる。

以下、図１６ないし図１８を参照して、シミュレーションで求めた誘電体フィルタ１の特性の例について説明する。

図１６は、第１および第２の移相器１１Ａ，１１Ｂを設けずに、第１の入出力ポート５Ａを誘電体共振器２Ａに対して容量結合させ、第２の入出力ポート５Ｂを誘電体共振器２Ｄに対して容量結合させた構成の誘電体フィルタ１の特性の例を示している。図１７は、第１および第２の移相器１１Ａ，１１Ｂの各々における位相変化量を、周波数２９ＧＨｚにおいて７４．４°となるようにしたときの誘電体フィルタ１の特性の例を示している。図１６および図１７において、実線は、挿入損失の周波数特性を示し、点線は、前述の絶対値｜Ｚｅ−Ｚｏ｜の周波数特性を示している。また、図１６および図１７において、横軸は周波数を示し、左側の縦軸は挿入損失を示し、右側の縦軸は絶対値｜Ｚｅ−Ｚｏ｜を示している。

図１６および図１７から理解されるように、第１および第２の移相器１１Ａ，１１Ｂを設け、第１および第２の移相器１１Ａ，１１Ｂの各々における位相変化量を適当な大きさにすることにより、第１および第２の移相器１１Ａ，１１Ｂを設けない場合に比べて、第１の減衰極が生じる周波数と第２の減衰極が生じる周波数を通過帯域に近づけて、第１および第２の通過帯域近傍領域において挿入損失がより急峻に変化する誘電体フィルタ１の特性を実現することが可能になる。

図１８は、第１および第２の移相器１１Ａ，１１Ｂの各々における位相変化量を変えたときの誘電体フィルタ１の挿入損失の周波数特性の変化を示している。図１８において、符号８１で示した曲線は、上記位相変化量を、周波数２９ＧＨｚにおいて７０°となるようにしたときの特性を示している。また、符号８２で示した曲線は、上記位相変化量を、周波数２９ＧＨｚにおいて７５°となるようにしたときの特性を示している。また、符号８３で示した曲線は、上記位相変化量を、周波数２９ＧＨｚにおいて８０°となるようにしたときの特性を示している。図１８において、横軸は周波数を示し、縦軸は挿入損失を示している。

図１８から理解されるように、上記位相変化量を調整することによって、誘電体フィルタ１の挿入損失の周波数特性を調整することができる。

また、誘電体フィルタ１では、回路構成上隣接しない２つの誘電体共振器を電磁結合させるのではなく、第１の入出力ポート５Ａと第２の入出力ポート５Ｂとを容量結合させることによって、挿入損失の周波数特性に２つの減衰極を生じさせている。第１の入出力ポート５Ａと第２の入出力ポート５Ｂとの間の容量結合は、簡単な構造のキャパシタＣ１０によって実現することができる。

以上のことから、本実施の形態に係る誘電体フィルタ１によれば、簡単な構造で、挿入損失の周波数特性に２つの減衰極を生じさせることができる。

また、本実施の形態では、構造体２０は、共振器本体部３Ａ〜３Ｄが存在する領域とキャパシタＣ１０が存在する領域とを分離する分離導体層６を含んでいる。これにより、本実施の形態によれば、共振器本体部３Ａ〜３Ｄの周辺の電磁界に影響を与えることなく、第１の入出力ポート５Ａと第２の入出力ポート５Ｂの間の容量結合を実現することができる。

また、本実施の形態では、第１の入出力段共振器本体部３Ａと第２の入出力段共振器本体部３Ｄは、中間共振器本体部３Ｂ，３Ｃのいずれをも介することなく物理的に隣接している。これにより、本実施の形態によれば、第１の入出力ポート５Ａと第２の入出力ポート５Ｂとを互いに近づけることができ、その結果、キャパシタＣ１０を容易に構成することが可能になる。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図１９は、本実施の形態に係る誘電体フィルタの内部を示す斜視図である。図２０は、本実施の形態に係る誘電体フィルタの等価回路を示す回路図である。

図２０に示したように、本実施の形態に係る誘電体フィルタ１０１は、第１の実施の形態に係る誘電体フィルタ１における４個の誘電体共振器２Ａ，２Ｂ，２Ｃ，２Ｄの代わりに、回路構成上第１の入出力ポート５Ａと第２の入出力ポート５Ｂの間に設けられた６個の誘電体共振器１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄ，１０２Ｅ，１０２Ｆを備えている。

誘電体共振器１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄ，１０２Ｅ，１０２Ｆは、回路構成上、第１の入出力ポート５Ａ側からこの順に配置されている。誘電体共振器１０２Ａ〜１０２Ｆは、誘電体共振器１０２Ａ，１０２Ｂが回路構成上隣接して磁気結合し、誘電体共振器１０２Ｂ，１０２Ｃが回路構成上隣接して磁気結合し、誘電体共振器１０２Ｃ，１０２Ｄが回路構成上隣接して磁気結合し、誘電体共振器１０２Ｄ，１０２Ｅが回路構成上隣接して磁気結合し、誘電体共振器１０２Ｅ，１０２Ｆが回路構成上隣接して磁気結合するように構成されている。誘電体共振器１０２Ａ〜１０２Ｆの各々は、インダクタンスとキャパシタンスを有している。

以下、回路構成上第１の入出力ポート５Ａに最も近い誘電体共振器１０２Ａを第１の入出力段共振器１０２Ａとも言い、回路構成上第２の入出力ポート５Ｂに最も近い誘電体共振器１０２Ｆを第２の入出力段共振器１０２Ｆとも言う。また、回路構成上第１の入出力段共振器１０２Ａと第２の入出力段共振器１０２Ｆの間に位置する４つの誘電体共振器１０２Ｂ，１０２Ｃ，１０２Ｄ，１０２Ｅを、中間共振器１０２Ｂ，１０２Ｃ，１０２Ｄ，１０２Ｅとも言う。

本実施の形態では、第１の移相器１１Ａは、回路構成上第１の入出力ポート５Ａと第１の入出力段共振器１０２Ａの間に設けられている。第１の移相器１１Ａは、第１の入出力段共振器１０２Ａに対して容量結合するように構成されている。図２０において、符号Ｃ１１Ａを付したキャパシタの記号は、第１の移相器１１Ａと第１の入出力段共振器１０２Ａの間の容量結合を表している。

また、第２の移相器１１Ｂは、回路構成上第２の入出力ポート５Ｂと第２の入出力段共振器１０２Ｆの間に設けられている。第２の移相器１１Ｂは、第２の入出力段共振器１０２Ｆに対して容量結合するように構成されている。図２０において、符号Ｃ１１Ｂを付したキャパシタの記号は、第２の移相器１１Ｂと第２の入出力段共振器１０２Ｆの間の容量結合を表している。

また、図１９に示したように、誘電体フィルタ１０１は、第１および第２の入出力ポート５Ａ，５Ｂ、誘電体共振器１０２Ａ〜１０２Ｆ、キャパシタＣ１０および第１および第２の移相器１１Ａ，１１Ｂを構成するための構造体２０を備えている。

構造体２０は、それぞれ第１の比誘電率を有する第１の誘電体よりなり、６個の誘電体共振器１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄ，１０２Ｅ，１０２Ｆに対応する６個の共振器本体部１０３Ａ，１０３Ｂ，１０３Ｃ，１０３Ｄ，１０３Ｅ，１０３Ｆと、第１の比誘電率よりも小さい第２の比誘電率を有する第２の誘電体よりなり、６個の共振器本体部１０３Ａ〜１０３Ｆの周囲に存在する周囲誘電体部４とを含んでいる。

以下、第１の入出力段共振器１０２Ａに対応する共振器本体部１０３Ａを第１の入出力段共振器本体部１０３Ａとも言い、第２の入出力段共振器１０２Ｆに対応する共振器本体部１０３Ｆを第２の入出力段共振器本体部１０３Ｆとも言う。また、中間共振器１０２Ｂ，１０２Ｃ，１０２Ｄ，１０２Ｅに対応する共振器本体部１０３Ｂ，１０３Ｃ，１０３Ｄ，１０３Ｅを中間共振器本体部１０３Ｂ，１０３Ｃ，１０３Ｄ，１０３Ｅとも言う。

共振器本体部１０３Ａ〜１０３Ｆの各々の形状や構成は、第１の実施の形態における共振器本体部３Ａ〜３Ｄのうちの１つと同様である。

共振器本体部１０３Ａ〜１０３Ｆは、共振器本体部１０３Ａ，１０３Ｂが磁気結合し、共振器本体部１０３Ｂ，１０３Ｃが磁気結合し、共振器本体部１０３Ｃ，１０３Ｄが磁気結合し、共振器本体部１０３Ｄ，１０３Ｅが磁気結合し、共振器本体部１０３Ｅ，１０３Ｆが磁気結合するように構成されている。

第１の実施の形態と同様に、構造体２０は、それぞれ導体よりなる分離導体層６とシールド部７を含んでいる。分離導体層６は、シールド部７の一部を兼ねている。シールド部７は、分離導体層６とシールド導体層７２と接続部７１とを含んでいる。

分離導体層６は、共振器本体部１０３Ａ〜１０３Ｆが存在する領域とキャパシタＣ１０が存在する領域とを分離する。

シールド部７は、共振器本体部１０３Ａ〜１０３Ｆとシールド部７との間に周囲誘電体部４の少なくとも一部が介在するように、共振器本体部１０３Ａ〜１０３Ｆの周囲に配置されている。

共振器本体部１０３Ａ〜１０３Ｆは、構造体２０内における、分離導体層６とシールド導体層７２との間の領域に配置されている。共振器本体部１０３Ａ〜１０３Ｆの各々は、分離導体層６に最も近い下端面と、シールド導体層７２に最も近い上端面とを有している。

接続部７１は、分離導体層６とシールド導体層７２を電気的に接続している。接続部７１は、複数のスルーホール列７１Ｔを含んでいる。分離導体層６、シールド導体層７２および接続部７１は、共振器本体部１０３Ａ〜１０３Ｆを囲むように配置されている。共振器本体部１０３Ａ〜１０３Ｆの各々は、シールド部７に接していない。

図１９に示したように、第１の入出力段共振器本体部１０３Ａと第２の入出力段共振器本体部１０３Ｆは、中間共振器本体部１０３Ｂ〜１０３Ｅのいずれをも介することなく物理的に隣接している。

図１９に示したように、構造体２０は、更に、それぞれ導体よりなる仕切り部１０８，１０９、グランド層９および接続部１２を含んでいる。

仕切り部１０８は、第１の入出力段共振器本体部１０３Ａと第２の入出力段共振器本体部１０３Ｆの間に磁気結合が生じないようにするためのものである。仕切り部１０８は、第１の入出力段共振器本体部１０３Ａと第２の入出力段共振器本体部１０３Ｆの間を通過するように設けられている。仕切り部１０８は、分離導体層６とシールド導体層７２を電気的に接続している。仕切り部１０８は、複数のスルーホール列１０８Ｔを含んでいる。複数のスルーホール列１０８Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。

仕切り部１０９は、共振器本体部１０３Ｂと共振器本体部１０３Ｅの間に磁気結合が生じないようにするためのものである。仕切り部１０９は、共振器本体部１０３Ｂと共振器本体部１０３Ｅの間を通過するように設けられている。仕切り部１０９は、分離導体層６とシールド導体層７２を電気的に接続している。仕切り部１０９は、複数のスルーホール列１０９Ｔを含んでいる。複数のスルーホール列１０９Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。

接続部１２は、グランド層９と分離導体層６を電気的に接続している。接続部１２は、複数のスルーホール列１２Ｔを含んでいる。

図１９に示したように、構造体２０は、更に、それぞれ導体よりなる結合調整部１１１，１１２，１１３，１１４，１１５を備えている。

結合調整部１１１は、共振器本体部１０３Ａ，１０３Ｂの間の磁気結合の大きさを調整するためのものである。結合調整部１１２は、共振器本体部１０３Ｂ，１０３Ｃの間の磁気結合の大きさを調整するためのものである。結合調整部１１３は、共振器本体部１０３Ｃ，１０３Ｄの間の磁気結合の大きさを調整するためのものである。結合調整部１１４は、共振器本体部１０３Ｄ，１０３Ｅの間の磁気結合の大きさを調整するためのものである。結合調整部１１５は、共振器本体部１０３Ｅ，１０３Ｆの間の磁気結合の大きさを調整するためのものである。結合調整部１１１〜１１５の各々は、分離導体層６とシールド導体層７２を電気的に接続している。

図１９に示した例では、結合調整部１１１は、１つのスルーホール列１１１Ｔを含んでいる。結合調整部１１２は、２つのスルーホール列１１２Ｔを含んでいる。結合調整部１１３は、４つのスルーホール列１１３Ｔを含んでいる。結合調整部１１４は、２つのスルーホール列１１４Ｔを含んでいる。結合調整部１１５は、１つのスルーホール列１１５Ｔを含んでいる。スルーホール列１１１Ｔ，１１２Ｔ，１１３Ｔ，１１４Ｔ，１１５Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。

誘電体共振器１０２Ａは、共振器本体部１０３Ａと周囲誘電体部４の少なくとも一部とシールド部７によって構成されている。誘電体共振器１０２Ｂは、共振器本体部１０３Ｂと周囲誘電体部４の少なくとも一部とシールド部７によって構成されている。誘電体共振器１０２Ｃは、共振器本体部１０３Ｃと周囲誘電体部４の少なくとも一部とシールド部７によって構成されている。誘電体共振器１０２Ｄは、共振器本体部１０３Ｄと周囲誘電体部４の少なくとも一部とシールド部７によって構成されている。誘電体共振器１０２Ｅは、共振器本体部１０３Ｅと周囲誘電体部４の少なくとも一部とシールド部７によって構成されている。誘電体共振器１０２Ｆは、共振器本体部１０３Ｆと周囲誘電体部４の少なくとも一部とシールド部７によって構成されている。

誘電体共振器１０２Ａ〜１０２Ｆの各々の共振モードは、ＴＭモードである。誘電体共振器１０２Ａ〜１０２Ｆによって発生する電磁界は、共振器本体部１０３Ａ〜１０３Ｆの内部および外部に存在する。シールド部７は、共振器本体部１０３Ａ〜１０３Ｆの外部の電磁界を、シールド部７によって囲まれた領域内に閉じ込める機能を有する。

次に、図２１ないし図２９を参照して、本実施の形態における周囲誘電体部４を構成する複数の誘電体層と、この複数の誘電体層に形成された複数の導体層および複数のスルーホールの構成の一例について説明する。この例では、周囲誘電体部４は、積層された３２層の誘電体層を有している。以下、この３２層の誘電体層を、下から順に１層目ないし３２層目の誘電体層と呼ぶ。また、１層目ないし３２層目の誘電体層を符号１３１〜１６２で表す。図２１ないし図２８において、複数の小さな円は複数のスルーホールを表している。

図２１は、１層目の誘電体層１３１のパターン形成面を示している。誘電体層１３１のパターン形成面には、グランド層９と、第１の入出力ポート５Ａを構成する導体層３１１と、第２の入出力ポート５Ｂを構成する導体層３１２が形成されている。グランド層９には、２つの円形の孔９ａ，９ｂが形成されている。導体層３１１は孔９ａの内側に配置され、導体層３１２は孔９ｂの内側に配置されている。

また、誘電体層１３１には、導体層３１１に接続されたスルーホール３１Ｔ１と、導体層３１２に接続されたスルーホール３１Ｔ２が形成されている。誘電体層１３１には、更に、複数のスルーホール列１２Ｔの一部を構成する複数のスルーホール１２Ｔ１が形成されている。図２１において、スルーホール３１Ｔ１，３１Ｔ２以外の複数のスルーホールは、全てスルーホール１２Ｔ１である。複数のスルーホール１２Ｔ１は、グランド層９に接続されている。

図２２は、２層目の誘電体層１３２のパターン形成面を示している。誘電体層１３２のパターン形成面には、導体層３２１，３２２が形成されている。導体層３２１，３２２の形状と配置は、第１の実施の形態と同様である。導体層３２１における第１端の近傍部分には、図２１に示したスルーホール３１Ｔ１が接続されている。導体層３２２における第１端の近傍部分には、図２１に示したスルーホール３１Ｔ２が接続されている。

また、誘電体層１３２には、導体層３２１における第２端の近傍部分に接続されたスルーホール３２Ｔ１と、導体層３２２における第２端の近傍部分に接続されたスルーホール３２Ｔ２が形成されている。誘電体層１３２には、更に、複数のスルーホール列１２Ｔの一部を構成する複数のスルーホール１２Ｔ２が形成されている。図２２において、スルーホール３２Ｔ１，３２Ｔ２以外の複数のスルーホールは、全てスルーホール１２Ｔ２である。複数のスルーホール１２Ｔ２には、図２１に示した複数のスルーホール１２Ｔ１が接続されている。

図２３は、３層目の誘電体層１３３のパターン形成面を示している。誘電体層１３３のパターン形成面には、Ｘ方向に長い導体層３３１が形成されている。導体層３３１の一部は、誘電体層１３２を介して導体層３２１における第１端の近傍部分に対向している。導体層３３１の他の一部は、誘電体層１３２を介して導体層３２２における第１端の近傍部分に対向している。

また、誘電体層１３３には、スルーホール３３Ｔ１，３３Ｔ２と、複数のスルーホール列１２Ｔの一部を構成する複数のスルーホール１２Ｔ３が形成されている。スルーホール３３Ｔ１，３３Ｔ２には、それぞれ図２２に示したスルーホール３２Ｔ１，３２Ｔ２が接続されている。図２３において、スルーホール３３Ｔ１，３３Ｔ２以外の複数のスルーホールは、全てスルーホール１２Ｔ３である。複数のスルーホール１２Ｔ３には、図２２に示した複数のスルーホール１２Ｔ２が接続されている。

図２４は、４層目の誘電体層１３４のパターン形成面を示している。誘電体層１３４のパターン形成面には、分離導体層６が形成されている。分離導体層６には、２つの矩形の孔６ａ，６ｂが形成されている。

また、誘電体層１３４には、スルーホール３４Ｔ１，３４Ｔ２が形成されている。誘電体層１３４には、更に、それぞれスルーホール列７１Ｔ，１０８Ｔ，１０９Ｔ，１１１Ｔ，１１２Ｔ，１１３Ｔ，１１４Ｔ，１１５Ｔの一部を構成するスルーホール７１Ｔ１，１０８Ｔ１，１０９Ｔ１，１１１Ｔ１，１１２Ｔ１，１１３Ｔ１，１１４Ｔ１，１１５Ｔ１が形成されている。図２４において、スルーホール３４Ｔ１，３４Ｔ２，１０８Ｔ１，１０９Ｔ１，１１１Ｔ１，１１２Ｔ１，１１３Ｔ１，１１４Ｔ１，１１５Ｔ１以外の複数のスルーホールは、全てスルーホール７１Ｔ１である。

スルーホール３４Ｔ１は孔６ａの内側に配置され、スルーホール３４Ｔ２は孔６ｂの内側に配置されている。スルーホール３４Ｔ１，３４Ｔ２には、それぞれ図２３に示したスルーホール３３Ｔ１，３３Ｔ２が接続されている。

図２４において、スルーホール３４Ｔ１，３４Ｔ２以外の全てのスルーホールは、分離導体層６に接続されている。分離導体層６は、矩形の外縁を有している。複数のスルーホール７１Ｔ１は、分離導体層６のうち、外縁の近傍の部分に接続されている。

図２５は、５層目ないし８層目の誘電体層１３５〜１３８のパターン形成面を示している。誘電体層１３５〜１３８の各々には、スルーホール３５Ｔ１，３５Ｔ２が形成されている。誘電体層１３５〜１３８の各々には、更に、それぞれスルーホール列７１Ｔ，１０８Ｔ，１０９Ｔ，１１１Ｔ，１１２Ｔ，１１３Ｔ，１１４Ｔ，１１５Ｔの一部を構成するスルーホール７１Ｔ２，１０８Ｔ２，１０９Ｔ２，１１１Ｔ２，１１２Ｔ２，１１３Ｔ２，１１４Ｔ２，１１５Ｔ２が形成されている。図２５において、スルーホール３５Ｔ１，３５Ｔ２，１０８Ｔ２，１０９Ｔ２，１１１Ｔ２，１１２Ｔ２，１１３Ｔ２，１１４Ｔ２，１１５Ｔ２以外の複数のスルーホールは、全てスルーホール７１Ｔ２である。

５層目の誘電体層１３５に形成されたスルーホール３５Ｔ１，３５Ｔ２，７１Ｔ２，１０８Ｔ２，１０９Ｔ２，１１１Ｔ２，１１２Ｔ２，１１３Ｔ２，１１４Ｔ２，１１５Ｔ２には、それぞれ図２４に示したスルーホール３４Ｔ１，３４Ｔ２，７１Ｔ１，１０８Ｔ１，１０９Ｔ１，１１１Ｔ１，１１２Ｔ１，１１３Ｔ１，１１４Ｔ１，１１５Ｔ１が接続されている。誘電体層１３５〜１３８では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図２６は、９層目の誘電体層１３９のパターン形成面を示している。誘電体層１３９のパターン形成面には、導体層３９１，３９２が形成されている。導体層３９１，３９２には、それぞれ８層目の誘電体層１３８に形成されたスルーホール３５Ｔ１，３５Ｔ２が接続されている。

また、誘電体層１３９には、それぞれスルーホール列７１Ｔ，１０８Ｔ，１０９Ｔ，１１１Ｔ，１１２Ｔ，１１３Ｔ，１１４Ｔ，１１５Ｔの一部を構成するスルーホール７１Ｔ３，１０８Ｔ３，１０９Ｔ３，１１１Ｔ３，１１２Ｔ３，１１３Ｔ３，１１４Ｔ３，１１５Ｔ３が形成されている。図２６において、スルーホール１０８Ｔ３，１０９Ｔ３，１１１Ｔ３，１１２Ｔ３，１１３Ｔ３，１１４Ｔ３，１１５Ｔ３以外の複数のスルーホールは、全てスルーホール７１Ｔ３である。

誘電体層１３９に形成されたスルーホール７１Ｔ３，１０８Ｔ３，１０９Ｔ３，１１１Ｔ３，１１２Ｔ３，１１３Ｔ３，１１４Ｔ３，１１５Ｔ３には、それぞれ８層目の誘電体層１３８に形成されたスルーホール７１Ｔ２，１０８Ｔ２，１０９Ｔ２，１１１Ｔ２，１１２Ｔ２，１１３Ｔ２，１１４Ｔ２，１１５Ｔ２が接続されている。

図２７は、１０層目ないし３０層目の誘電体層１４０〜１６０のパターン形成面を示している。誘電体層１４０〜１６０の各々には、それぞれスルーホール列７１Ｔ，１０８Ｔ，１０９Ｔ，１１１Ｔ，１１２Ｔ，１１３Ｔ，１１４Ｔ，１１５Ｔの一部を構成するスルーホール７１Ｔ４，１０８Ｔ４，１０９Ｔ４，１１１Ｔ４，１１２Ｔ４，１１３Ｔ４，１１４Ｔ４，１１５Ｔ４が形成されている。図２７において、スルーホール１０８Ｔ４，１０９Ｔ４，１１１Ｔ４，１１２Ｔ４，１１３Ｔ４，１１４Ｔ４，１１５Ｔ４以外の複数のスルーホールは、全てスルーホール７１Ｔ４である。

１０層目の誘電体層１４０に形成されたスルーホール７１Ｔ４，１０８Ｔ４，１０９Ｔ４，１１１Ｔ４，１１２Ｔ４，１１３Ｔ４，１１４Ｔ４，１１５Ｔ４には、それぞれ図２６に示したスルーホール７１Ｔ３，１０８Ｔ３，１０９Ｔ３，１１１Ｔ３，１１２Ｔ３，１１３Ｔ３，１１４Ｔ３，１１５Ｔ３が接続されている。誘電体層１４０〜１６０では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

共振器本体部１０３Ａ〜１０３Ｆは、誘電体層１４０〜１６０を貫通するように設けられている。図２６に示した導体層３９１は、誘電体層１３９を介して共振器本体部１０３Ａの下端面に対向している。図２６に示した導体層３９２は、誘電体層１３９を介して共振器本体部１０３Ｆの下端面に対向している。

図２８は、３１層目の誘電体層１６１のパターン形成面を示している。誘電体層１６１には、それぞれスルーホール列７１Ｔ，１０８Ｔ，１０９Ｔ，１１１Ｔ，１１２Ｔ，１１３Ｔ，１１４Ｔ，１１５Ｔの一部を構成するスルーホール７１Ｔ５，１０８Ｔ５，１０９Ｔ５，１１１Ｔ５，１１２Ｔ５，１１３Ｔ５，１１４Ｔ５，１１５Ｔ５が形成されている。図２８において、スルーホール１０８Ｔ５，１０９Ｔ５，１１１Ｔ５，１１２Ｔ５，１１３Ｔ５，１１４Ｔ５，１１５Ｔ５以外の複数のスルーホールは、全てスルーホール７１Ｔ５である。

誘電体層１６１に形成されたスルーホール７１Ｔ５，１０８Ｔ５，１０９Ｔ５，１１１Ｔ５，１１２Ｔ５，１１３Ｔ５，１１４Ｔ５，１１５Ｔ５には、それぞれ３０層目の誘電体層１６０に形成されたスルーホール７１Ｔ４，１０８Ｔ４，１０９Ｔ４，１１１Ｔ４，１１２Ｔ４，１１３Ｔ４，１１４Ｔ４，１１５Ｔ４が接続されている。

図２９は、３２層目の誘電体層１６２のパターン形成面を示している。誘電体層１６２のパターン形成面には、シールド導体層７２が形成されている。シールド導体層７２には、図２８に示したスルーホール７１Ｔ５，１０８Ｔ５，１０９Ｔ５，１１１Ｔ５，１１２Ｔ５，１１３Ｔ５，１１４Ｔ５，１１５Ｔ５が接続されている。

周囲誘電体部４は、図２１に示した誘電体層１３１のパターン形成面が周囲誘電体部４の下面になるように、誘電体層１３１〜１６２が積層されて構成されている。

図２０に示したキャパシタＣ１０は、図２３に示した導体層３３１と、図２２に示した導体層３２１，３２２と、これらの間の誘電体層１３２とによって構成されている。キャパシタＣ１０は、構造体２０内における、分離導体層６とグランド層９との間の領域に配置されている。共振器本体部１０３Ａ〜１０３Ｆは、構造体２０内における、分離導体層６とシールド導体層７２との間の領域に配置されている。このように、分離導体層６は、共振器本体部１０３Ａ〜１０３Ｆが存在する領域とキャパシタＣ１０が存在する領域とを分離している。

接続部１２を構成する複数の複数のスルーホール列１２Ｔのうちの一部のスルーホール列１２Ｔは、キャパシタＣ１０を構成する導体層３２１，３２２，３３１を囲うように配置されている。

第１の実施の形態と同様に、第１の移相器１１Ａは、導体層３２１と、スルーホール３２Ｔ１，３３Ｔ１，３４Ｔ１，３５Ｔ１からなるスルーホール列とによって構成されている。また、第２の移相器１１Ｂは、導体層３２２と、スルーホール３２Ｔ２，３３Ｔ２，３４Ｔ２，３５Ｔ２からなるスルーホール列とによって構成されている。

導体層３９１は、誘電体層１３９を介して共振器本体部１０３Ａの下端面に対向している。これにより、第１の移相器１１Ａと第１の入出力段共振器１０２Ａの間の容量結合Ｃ１１Ａが実現されている。導体層３９２は、誘電体層１３９を介して共振器本体部１０３Ｆの下端面に対向している。これにより、第２の移相器１１Ｂと第２の入出力段共振器１０２Ｆの間の容量結合Ｃ１１Ｂが実現されている。

図３０は、誘電体フィルタ１０１の特性の一例を示している。図３０において、横軸は周波数を示し、縦軸は挿入損失を示している。図３０に示したように、誘電体フィルタ１０１によれば、第１の通過帯域近傍領域に第１の減衰極を生じさせ、第２の通過帯域近傍領域に第２の減衰極を生じさせることができる。

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図３１は、本実施の形態に係る誘電体フィルタの内部を示す斜視図である。図３２は、本実施の形態に係る誘電体フィルタの等価回路を示す回路図である。

図３２に示したように、本実施の形態に係る誘電体フィルタ２０１は、第１の実施の形態に係る誘電体フィルタ１における４個の誘電体共振器２Ａ，２Ｂ，２Ｃ，２Ｄの代わりに、回路構成上第１の入出力ポート５Ａと第２の入出力ポート５Ｂの間に設けられた２個の誘電体共振器２０２Ａ，２０２Ｂを備えている。

誘電体共振器２０２Ａ，２０２Ｂは、回路構成上、第１の入出力ポート５Ａ側からこの順に配置されている。誘電体共振器２０２Ａ，２０２Ｂは、回路構成上隣接して磁気結合するように構成されている。誘電体共振器２０２Ａ，２０２Ｂの各々は、インダクタンスとキャパシタンスを有している。

以下、回路構成上第１の入出力ポート５Ａに最も近い誘電体共振器２０２Ａを第１の入出力段共振器２０２Ａとも言い、回路構成上第２の入出力ポート５Ｂに最も近い誘電体共振器２０２Ｂを第２の入出力段共振器２０２Ｂとも言う。

本実施の形態では、第１の移相器１１Ａは、回路構成上第１の入出力ポート５Ａと第１の入出力段共振器２０２Ａの間に設けられている。第１の移相器１１Ａは、第１の入出力段共振器２０２Ａに対して容量結合するように構成されている。図３２において、符号Ｃ１１Ａを付したキャパシタの記号は、第１の移相器１１Ａと第１の入出力段共振器２０２Ａの間の容量結合を表している。

また、第２の移相器１１Ｂは、回路構成上第２の入出力ポート５Ｂと第２の入出力段共振器２０２Ｂの間に設けられている。第２の移相器１１Ｂは、第２の入出力段共振器２０２Ｂに対して容量結合するように構成されている。図３２において、符号Ｃ１１Ｂを付したキャパシタの記号は、第２の移相器１１Ｂと第２の入出力段共振器２０２Ｂの間の容量結合を表している。

また、図３１に示したように、誘電体フィルタ２０１は、第１および第２の入出力ポート５Ａ，５Ｂ、誘電体共振器２０２Ａ，２０２Ｂ、キャパシタＣ１０および第１および第２の移相器１１Ａ，１１Ｂを構成するための構造体２０を備えている。

構造体２０は、それぞれ第１の比誘電率を有する第１の誘電体よりなり、２個の誘電体共振器２０２Ａ，２０２Ｂに対応する２個の共振器本体部２０３Ａ，２０３Ｂと、第１の比誘電率よりも小さい第２の比誘電率を有する第２の誘電体よりなり、２個の共振器本体部２０３Ａ，２０２Ｂの周囲に存在する周囲誘電体部４とを含んでいる。

共振器本体部２０３Ａ，２０３Ｂの各々の形状や構成は、第１の実施の形態における共振器本体部３Ａ〜３Ｄのうちの１つと同様である。共振器本体部２０３Ａ，２０３Ｂは、磁気結合するように構成されている。

分離導体層６は、共振器本体部２０３Ａ，２０３Ｂが存在する領域とキャパシタＣ１０が存在する領域とを分離する。

シールド部７は、共振器本体部２０３Ａ，２０３Ｂとシールド部７との間に周囲誘電体部４の少なくとも一部が介在するように、共振器本体部２０３Ａ，２０３Ｂの周囲に配置されている。

共振器本体部２０３Ａ，２０３Ｂは、構造体２０内における、分離導体層６とシールド導体層７２との間の領域に配置されている。共振器本体部２０３Ａ，２０３Ｂの各々は、分離導体層６に最も近い下端面と、シールド導体層７２に最も近い上端面とを有している。

接続部７１は、分離導体層６とシールド導体層７２を電気的に接続している。接続部７１は、複数のスルーホール列７１Ｔを含んでいる。分離導体層６、シールド導体層７２および接続部７１は、共振器本体部２０３Ａ，２０３Ｂを囲むように配置されている。共振器本体部２０３Ａ，２０３Ｂの各々は、シールド部７に接していない。

図３１に示したように、構造体２０は、更に、それぞれ導体よりなるグランド層９および接続部１２を含んでいる。接続部１２は、グランド層９と分離導体層６を電気的に接続している。接続部１２は、複数のスルーホール列１２Ｔを含んでいる。

図３１に示したように、構造体２０は、更に、導体よりなる結合調整部２１４を含んでいる。結合調整部２１４は、共振器本体部２０３Ａ，２０３Ｂの間の磁気結合の大きさを調整するためのものである。結合調整部２１４は、分離導体層６とシールド導体層７２を電気的に接続している。図３１に示した例では、結合調整部２１４は、２つのスルーホール列２１４Ｔを含んでいる。

誘電体共振器２０２Ａは、共振器本体部２０３Ａと周囲誘電体部４の少なくとも一部とシールド部７によって構成されている。誘電体共振器２０２Ｂは、共振器本体部２０３Ｂと周囲誘電体部４の少なくとも一部とシールド部７によって構成されている。

誘電体共振器２０２Ａ，２０２Ｂの各々の共振モードは、ＴＭモードである。誘電体共振器２０２Ａ，２０２Ｂによって発生する電磁界は、共振器本体部２０３Ａ，２０３Ｂの内部および外部に存在する。シールド部７は、共振器本体部２０３Ａ，２０３Ｂの外部の電磁界を、シールド部７によって囲まれた領域内に閉じ込める機能を有する。

次に、図３３ないし図４１を参照して、本実施の形態における周囲誘電体部４を構成する複数の誘電体層と、この複数の誘電体層に形成された複数の導体層および複数のスルーホールの構成の一例について説明する。この例では、周囲誘電体部４は、積層された３２層の誘電体層を有している。以下、この３２層の誘電体層を、下から順に１層目ないし３２層目の誘電体層と呼ぶ。また、１層目ないし３２層目の誘電体層を符号２３１〜２６２で表す。図３３ないし図４０において、複数の小さな円は複数のスルーホールを表している。

図３３は、１層目の誘電体層２３１のパターン形成面を示している。誘電体層２３１のパターン形成面には、グランド層９と、第１の入出力ポート５Ａを構成する導体層３１１と、第２の入出力ポート５Ｂを構成する導体層３１２が形成されている。グランド層９には、２つの円形の孔９ａ，９ｂが形成されている。導体層３１１は孔９ａの内側に配置され、導体層３１２は孔９ｂの内側に配置されている。

また、誘電体層２３１には、導体層３１１に接続されたスルーホール３１Ｔ１と、導体層３１２に接続されたスルーホール３１Ｔ２が形成されている。誘電体層２３１には、更に、複数のスルーホール列１２Ｔの一部を構成する複数のスルーホール１２Ｔ１が形成されている。図３３において、スルーホール３１Ｔ１，３１Ｔ２以外の複数のスルーホールは、全てスルーホール１２Ｔ１である。複数のスルーホール１２Ｔ１は、グランド層９に接続されている。

図３４は、２層目の誘電体層２３２のパターン形成面を示している。誘電体層２３２のパターン形成面には、導体層３２１，３２２が形成されている。導体層３２１，３２２の形状と配置は、第１の実施の形態と同様である。導体層３２１における第１端の近傍部分には、図３３に示したスルーホール３１Ｔ１が接続されている。導体層３２２における第１端の近傍部分には、図３３に示したスルーホール３１Ｔ２が接続されている。

また、誘電体層２３２には、導体層３２１における第２端の近傍部分に接続されたスルーホール３２Ｔ１と、導体層３２２における第２端の近傍部分に接続されたスルーホール３２Ｔ２が形成されている。誘電体層２３２には、更に、複数のスルーホール列１２Ｔの一部を構成する複数のスルーホール１２Ｔ２が形成されている。図３４において、スルーホール３２Ｔ１，３２Ｔ２以外の複数のスルーホールは、全てスルーホール１２Ｔ２である。複数のスルーホール１２Ｔ２には、図３３に示した複数のスルーホール１２Ｔ１が接続されている。

図３５は、３層目の誘電体層２３３のパターン形成面を示している。誘電体層２３３のパターン形成面には、Ｘ方向に長い導体層３３１が形成されている。導体層３３１の一部は、誘電体層２３２を介して導体層３２１における第１端の近傍部分に対向している。導体層３３１の他の一部は、誘電体層２３２を介して導体層３２２における第１端の近傍部分に対向している。

また、誘電体層２３３には、スルーホール３３Ｔ１，３３Ｔ２と、複数のスルーホール列１２Ｔの一部を構成する複数のスルーホール１２Ｔ３が形成されている。スルーホール３３Ｔ１，３３Ｔ２には、それぞれ図３４に示したスルーホール３２Ｔ１，３２Ｔ２が接続されている。図３５において、スルーホール３３Ｔ１，３３Ｔ２以外の複数のスルーホールは、全てスルーホール１２Ｔ３である。複数のスルーホール１２Ｔ３には、図３４に示した複数のスルーホール１２Ｔ２が接続されている。

図３６は、４層目の誘電体層２３４のパターン形成面を示している。誘電体層２３４のパターン形成面には、分離導体層６が形成されている。分離導体層６には、２つの矩形の孔６ａ，６ｂが形成されている。

また、誘電体層２３４には、スルーホール３４Ｔ１，３４Ｔ２が形成されている。誘電体層２３４には、更に、それぞれスルーホール列７１Ｔ，２１４Ｔの一部を構成するスルーホール７１Ｔ１，２１４Ｔ１が形成されている。図３６において、スルーホール３４Ｔ１，３４Ｔ２，２１４Ｔ１以外の複数のスルーホールは、全てスルーホール７１Ｔ１である。

スルーホール３４Ｔ１は孔６ａの内側に配置され、スルーホール３４Ｔ２は孔６ｂの内側に配置されている。スルーホール３４Ｔ１，３４Ｔ２には、それぞれ図３５に示したスルーホール３３Ｔ１，３３Ｔ２が接続されている。

図３６において、スルーホール７１Ｔ１，２１４Ｔ１は、分離導体層６に接続されている。分離導体層６は、矩形の外縁を有している。複数のスルーホール７１Ｔ１は、分離導体層６のうち、外縁の近傍の部分に接続されている。

図３７は、５層目ないし８層目の誘電体層２３５〜２３８のパターン形成面を示している。誘電体層２３５〜２３８の各々には、スルーホール３５Ｔ１，３５Ｔ２が形成されている。誘電体層２３５〜２３８の各々には、更に、それぞれスルーホール列７１Ｔ，２１４Ｔの一部を構成するスルーホール７１Ｔ２，２１４Ｔ２が形成されている。図３７において、スルーホール３５Ｔ１，３５Ｔ２，２１４Ｔ２以外の複数のスルーホールは、全てスルーホール７１Ｔ２である。

５層目の誘電体層２３５に形成されたスルーホール３５Ｔ１，３５Ｔ２，７１Ｔ２，２１４Ｔ２には、それぞれ図３６に示したスルーホール３４Ｔ１，３４Ｔ２，７１Ｔ１，２１４Ｔ１が接続されている。誘電体層２３５〜２３８では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図３８は、９層目の誘電体層２３９のパターン形成面を示している。誘電体層２３９のパターン形成面には、導体層３９１，３９２が形成されている。導体層３９１，３９２には、それぞれ８層目の誘電体層２３８に形成されたスルーホール３５Ｔ１，３５Ｔ２が接続されている。

また、誘電体層２３９には、それぞれスルーホール列７１Ｔ，２１４Ｔの一部を構成するスルーホール７１Ｔ３，２１４Ｔ３が形成されている。図３８において、２つのスルーホール２１４Ｔ３以外の複数のスルーホールは、全てスルーホール７１Ｔ３である。

誘電体層２３９に形成されたスルーホール７１Ｔ３，２１４Ｔ３には、それぞれ８層目の誘電体層２３８に形成されたスルーホール７１Ｔ２，２１４Ｔ２が接続されている。

図３９は、１０層目ないし３０層目の誘電体層２４０〜２６０のパターン形成面を示している。誘電体層２４０〜２６０の各々には、それぞれスルーホール列７１Ｔ，２１４Ｔの一部を構成するスルーホール７１Ｔ４，２１４Ｔ４が形成されている。図３９において、２つのスルーホール２１４Ｔ４以外の複数のスルーホールは、全てスルーホール７１Ｔ４である。

１０層目の誘電体層２４０に形成されたスルーホール７１Ｔ４，２１４Ｔ４には、それぞれ図３８に示したスルーホール７１Ｔ３，２１４Ｔ３が接続されている。誘電体層２４０〜２６０では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

共振器本体部２０３Ａ，２０３Ｂは、誘電体層２４０〜２６０を貫通するように設けられている。図３８に示した導体層３９１は、誘電体層２３９を介して共振器本体部２０３Ａの下端面に対向している。図３８に示した導体層３９２は、誘電体層２３９を介して共振器本体部２０３Ｂの下端面に対向している。

図４０は、３１層目の誘電体層２６１のパターン形成面を示している。誘電体層２６１には、それぞれスルーホール列７１Ｔ，２１４Ｔの一部を構成するスルーホール７１Ｔ５，２１４Ｔ５が形成されている。図４０において、２つのスルーホール２１４Ｔ５以外の複数のスルーホールは、全てスルーホール７１Ｔ５である。

誘電体層２６１に形成されたスルーホール７１Ｔ５，２１４Ｔ５には、それぞれ３０層目の誘電体層２６０に形成されたスルーホール７１Ｔ４，２１４Ｔ４が接続されている。

図４１は、３２層目の誘電体層２６２のパターン形成面を示している。誘電体層２６２のパターン形成面には、シールド導体層７２が形成されている。シールド導体層７２には、図４０に示したスルーホール７１Ｔ５，２１４Ｔ５が接続されている。

周囲誘電体部４は、図３３に示した誘電体層２３１のパターン形成面が周囲誘電体部４の下面になるように、誘電体層２３１〜２６２が積層されて構成されている。

図３２に示したキャパシタＣ１０は、図３５に示した導体層３３１と、図３４に示した導体層３２１，３２２と、これらの間の誘電体層２３２とによって構成されている。キャパシタＣ１０は、構造体２０内における、分離導体層６とグランド層９との間の領域に配置されている。共振器本体部２０３Ａ，２０３Ｂは、構造体２０内における、分離導体層６とシールド導体層７２との間の領域に配置されている。このように、分離導体層６は、共振器本体部２０３Ａ，２０３Ｂが存在する領域とキャパシタＣ１０が存在する領域とを分離している。

導体層３９１は、誘電体層２３９を介して共振器本体部２０３Ａの下端面に対向している。これにより、第１の移相器１１Ａと第１の入出力段共振器２０２Ａの間の容量結合Ｃ１１Ａが実現されている。導体層３９２は、誘電体層２３９を介して共振器本体部２０３Ｂの下端面に対向している。これにより、第２の移相器１１Ｂと第２の入出力段共振器２０２Ｂの間の容量結合Ｃ１１Ｂが実現されている。

図４２は、誘電体フィルタ２０１の特性の一例を示している。図４２において、横軸は周波数を示し、縦軸は挿入損失を示している。図４２に示したように、誘電体フィルタ２０１によれば、第１の通過帯域近傍領域に第１の減衰極を生じさせ、第２の通過帯域近傍領域に第２の減衰極を生じさせることができる。

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明において、回路構成上第１の入出力ポートと第２の入出力ポートの間に設けられる誘電体共振器の数は、８以上の偶数であってもよい。

１…誘電体フィルタ、２Ａ，２Ｂ，２Ｃ，２Ｄ…誘電体共振器、３Ａ，３Ｂ，３Ｃ，３Ｄ…共振器本体部、４…周囲誘電体部、５Ａ…第１の入出力ポート、５Ｂ…第１の入出力ポート、６…分離導体層、７…シールド部、８…仕切り部、１１Ａ…第１の移相器、１１Ｂ…第２の移相器、２０…構造体、Ｃ１０…キャパシタ。

Claims

第１の入出力ポートと、
第２の入出力ポートと、
回路構成上前記第１の入出力ポートと前記第２の入出力ポートの間に設けられ、回路構成上隣接する２つの誘電体共振器が磁気結合するように構成された偶数個の誘電体共振器と、
前記第１の入出力ポートと前記第２の入出力ポートとを容量結合させるためのキャパシタとを備えた誘電体フィルタであって、
前記偶数個の誘電体共振器は、回路構成上前記第１の入出力ポートに最も近い第１の入出力段共振器と、回路構成上前記第２の入出力ポートに最も近い第２の入出力段共振器とを含み、
前記第１の入出力段共振器は、回路構成上前記第１の入出力ポートに最も近い第１の端部を有し、
前記第２の入出力段共振器は、回路構成上前記第２の入出力ポートに最も近い第２の端部を有し、
前記誘電体フィルタは、更に、回路構成上前記第１の入出力ポートと前記第１の入出力段共振器の前記第１の端部との間に設けられた第１の移相器と、回路構成上前記第２の入出力ポートと前記第２の入出力段共振器の前記第２の端部との間に設けられた第２の移相器とを備えたことを特徴とする誘電体フィルタ。
前記第１の移相器は、前記第１の入出力段共振器に対して容量結合するように構成され、前記第２の移相器は、前記第２の入出力段共振器に対して容量結合するように構成されていることを特徴とする請求項１記載の誘電体フィルタ。
更に、前記偶数個の誘電体共振器および前記キャパシタを構成するための構造体を備え、
前記構造体は、それぞれ第１の比誘電率を有する第１の誘電体よりなり、前記偶数個の誘電体共振器に対応する偶数個の共振器本体部と、前記第１の比誘電率よりも小さい第２の比誘電率を有する第２の誘電体よりなり、前記偶数個の共振器本体部の周囲に存在する周囲誘電体部とを含むことを特徴とする請求項１記載の誘電体フィルタ。
前記構造体は、更に、導体よりなるシールド部を含み、
前記シールド部は、前記偶数個の共振器本体部と前記シールド部との間に前記周囲誘電体部の少なくとも一部が介在するように、前記偶数個の共振器本体部の周囲に配置されていることを特徴とする請求項３記載の誘電体フィルタ。
前記偶数個の共振器本体部の各々は、前記シールド部に接していないことを特徴とする請求項４記載の誘電体フィルタ。
前記構造体は、更に、導体よりなり、前記偶数個の共振器本体部が存在する領域と前記キャパシタが存在する領域とを分離する分離導体層を含むことを特徴とする請求項３ないし５のいずれかに記載の誘電体フィルタ。
前記偶数個の誘電体共振器は、回路構成上前記第１の入出力ポートに最も近い第１の入出力段共振器と、回路構成上前記第２の入出力ポートに最も近い第２の入出力段共振器と、回路構成上前記第１の入出力段共振器と前記第２の入出力段共振器の間に位置する２つ以上の中間共振器とを含み、
前記偶数個の共振器本体部は、前記第１の入出力段共振器に対応する第１の入出力段共振器本体部と、前記第２の入出力段共振器に対応する第２の入出力段共振器本体部と、前記２つ以上の中間共振器に対応する２つ以上の中間共振器本体部とを含み、
前記第１の入出力段共振器本体部と前記第２の入出力段共振器本体部は、前記２つ以上の中間共振器本体部のいずれをも介することなく物理的に隣接していることを特徴とする請求項３ないし６のいずれかに記載の誘電体フィルタ。
前記構造体は、更に、導体よりなり、前記第１の入出力段共振器本体部と前記第２の入出力段共振器本体部の間を通過するように設けられた仕切り部を含むことを特徴とする請求項７記載の誘電体フィルタ。