JP6996517B2 - Delta-sigma modulators, transmitters, semiconductor integrated circuits, processing methods, and computer programs - Google Patents
Delta-sigma modulators, transmitters, semiconductor integrated circuits, processing methods, and computer programs Download PDFInfo
- Publication number
- JP6996517B2 JP6996517B2 JP2018558855A JP2018558855A JP6996517B2 JP 6996517 B2 JP6996517 B2 JP 6996517B2 JP 2018558855 A JP2018558855 A JP 2018558855A JP 2018558855 A JP2018558855 A JP 2018558855A JP 6996517 B2 JP6996517 B2 JP 6996517B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- output
- input signals
- noise
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmitters (AREA)
Description
本発明は、ΔΣ変調器、送信機、半導体集積回路、処理方法、及びコンピュータプログラムに関するものである。
本出願は、2016年12月28日出願の日本出願第2016-255766号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。The present invention relates to a delta-sigma modulator, a transmitter, a semiconductor integrated circuit, a processing method, and a computer program.
This application claims priority based on Japanese Application No. 2016-255766 filed on December 28, 2016, and incorporates all the contents described in the Japanese application.
特許文献1には、周波数の異なる複数の信号を含む出力信号を出力することができるΔΣ変調器が記載されている。
このΔΣ変調器は、周波数の異なる複数の入力信号が与えられる複数の入力ポートと、前記複数の入力ポートそれぞれに対応して設けられた複数のループフィルタと、複数の前記ループフィルタの出力を加算する加算器とを備えている。
This delta-sigma modulator adds a plurality of input ports to which a plurality of input signals having different frequencies are given, a plurality of loop filters provided corresponding to the plurality of input ports, and the outputs of the plurality of loop filters. It is equipped with an adder.
一実施形態であるΔΣ変調器は、周波数の異なる複数の入力信号を加算する第1加算器と、前記第1加算器の出力が与えられるループフィルタと、前記ループフィルタの出力を量子化する量子化器と、を備え、前記ループフィルタは、前記量子化器の出力をフィードバック信号として受け付け、前記複数の入力信号それぞれの周波数近傍の雑音を阻止する。 The ΔΣ modulator according to one embodiment includes a first adder that adds a plurality of input signals having different frequencies, a loop filter to which the output of the first adder is given, and a quantum that quantizes the output of the loop filter. The loop filter includes a quantizer, and receives the output of the quantizer as a feedback signal, and blocks noise near the frequency of each of the plurality of input signals.
また、一実施形態である送信機は、上述のΔΣ変調器と、前記量子化器の出力が与えられる送信部と、を備えている。 Further, the transmitter according to the embodiment includes the above-mentioned delta-sigma modulator and a transmitter unit to which the output of the quantizer is given.
また、一実施形態である半導体集積回路は、周波数の異なる複数の入力信号に対してΔΣ変調を行うΔΣ変調器に用いられる半導体集積回路であって、周波数の異なる複数の入力信号を加算する第1加算器と、前記第1加算器の出力が与えられるループフィルタと、前記ループフィルタの出力を量子化する量子化器と、を備え、前記ループフィルタは、前記量子化器の出力をフィードバック信号として受け付け、前記複数の入力信号それぞれの周波数近傍の雑音を阻止する。 Further, the semiconductor integrated circuit according to one embodiment is a semiconductor integrated circuit used in a delta-sigma modulator that performs delta-sigma modulation on a plurality of input signals having different frequencies, and adds a plurality of input signals having different frequencies. It comprises a 1 adder, a loop filter to which the output of the first adder is given, and a quantifier that quantizes the output of the loop filter, and the loop filter feeds back the output of the quantifier. To prevent noise near the frequency of each of the plurality of input signals.
また、一実施形態である処理方法は、周波数の異なる複数の入力信号に対してΔΣ変調を行うための処理方法であって、前記周波数の異なる複数の入力信号を加算する第1加算ステップと、前記第1加算ステップによる出力に対してループフィルタ処理を行うフィルタステップと、前記フィルタステップによる出力を量子化する量子化ステップと、を含み、前記フィルタステップは、前記量子化ステップによる出力をフィードバック信号として受け付け、前記複数の入力信号それぞれの周波数近傍の雑音を阻止するループフィルタによって前記ループフィルタ処理を行う。 Further, the processing method according to the embodiment is a processing method for performing ΔΣ modulation on a plurality of input signals having different frequencies, and includes a first addition step of adding the plurality of input signals having different frequencies. The filter step includes a filter step that performs loop filtering processing on the output by the first addition step and a quantization step that quantizes the output by the filter step, and the filter step feeds back the output by the quantization step. The loop filter processing is performed by a loop filter that blocks noise in the vicinity of the frequency of each of the plurality of input signals.
また、一実施形態であるコンピュータプログラムは、周波数の異なる複数の入力信号を表すデータに対してΔΣ変調を行うための処理をコンピュータに実行させるためのコンピュータプログラムであって、コンピュータに周波数の異なる複数の前記入力信号を加算したデータを出力する第1加算ステップと、前記第1加算ステップによる出力に対してループフィルタ処理を行うフィルタステップと、前記フィルタステップによる出力を量子化する量子化ステップと、を含む処理を実行させるコンピュータプログラムであり、前記フィルタステップは、前記量子化ステップによる出力をフィードバックデータとして受け付け、前記複数の入力信号それぞれの周波数近傍の雑音を阻止するループフィルタによって前記ループフィルタ処理を行う。 Further, the computer program according to the embodiment is a computer program for causing a computer to execute a process for performing ΔΣ modulation on data representing a plurality of input signals having different frequencies, and the computer has a plurality of different frequencies. A first addition step that outputs data obtained by adding the input signals of the above, a filter step that performs loop filter processing on the output by the first addition step, and a quantization step that quantizes the output by the filter step. The filter step is a computer program that executes processing including conduct.
[本開示が解決しようとする課題]
特許文献1に記載のΔΣ変調器は、複数の入力ポートそれぞれに対応して複数のループフィルタを備えている。このため、例えば、いずれか一方の入力ポートに入力信号が与えられない場合、入力信号が与えられなかった入力ポートに対応するループフィルタの機能が発揮されず、無駄な構成となってしまうことがあり、適切に対応することができなかった。[Problems to be solved by this disclosure]
The delta-sigma modulator described in
本開示はこのような事情に鑑みてなされたものであり、複数の入力信号の内のいずれかの入力信号が与えられないとしても適切に対応することができるΔΣ変調器を提供することを目的とする。 The present disclosure has been made in view of such circumstances, and an object of the present invention is to provide a delta-sigma modulator capable of appropriately responding even if one of a plurality of input signals is not given. And.
[本開示の効果]
本開示によれば、複数の入力信号の内のいずれかの入力信号が与えられないとしても適切に対応することができる。
最初に実施形態を列記して説明する。[Effect of this disclosure]
According to the present disclosure, even if any one of a plurality of input signals is not given, it can be appropriately dealt with.
First, the embodiments will be listed and described.
[実施形態の概要]
(1)一実施形態であるΔΣ変調器は、周波数の異なる複数の入力信号を加算する第1加算器と、前記第1加算器の出力が与えられるループフィルタと、前記ループフィルタの出力を量子化する量子化器と、を備え、前記ループフィルタは、前記量子化器の出力をフィードバック信号として受け付け、前記複数の入力信号それぞれの周波数近傍の雑音を阻止する。[Outline of Embodiment]
(1) In the ΔΣ modulator according to the embodiment, the first adder that adds a plurality of input signals having different frequencies, the loop filter to which the output of the first adder is given, and the output of the loop filter are quantized. The loop filter includes a quantizer to be quantized, and the loop filter accepts the output of the quantizer as a feedback signal and blocks noise near the frequency of each of the plurality of input signals.
上記構成のΔΣ変調器によれば、ループフィルタが、複数の入力信号それぞれの周波数近傍の雑音を阻止する特性を有しており、複数の入力信号を加算した第1加算器の出力をループフィルタに与えるので、複数の入力信号の内のいずれかの入力信号が与えられないとしても、その他の与えられた入力信号についてはループフィルタに与えることができる。この結果、複数の入力信号の内のいずれかの入力信号が与えられないとしても、ループフィルタの設定の変更等によって適切に対応することができる。 According to the ΔΣ modulator having the above configuration, the loop filter has a characteristic of blocking noise near the frequency of each of the plurality of input signals, and the output of the first adder to which the plurality of input signals are added is loop-filtered. Therefore, even if one of a plurality of input signals is not given, the other given input signals can be given to the loop filter. As a result, even if any one of the plurality of input signals is not given, it can be appropriately dealt with by changing the setting of the loop filter or the like.
(2)上記ΔΣ変調器において、前記ループフィルタは、前記加算器の出力と、前記フィードバック信号との差分が与えられる内部フィルタ回路を含み、前記内部フィルタ回路は、直列に接続された複数のフィルタによって構成されていることが好ましい。
この場合、内部フィルタ回路全体としての伝達関数の次数に対して、複数のフィルタの伝達関数の次数を下げることできる。(2) In the delta-sigma modulator, the loop filter includes an internal filter circuit to which a difference between the output of the adder and the feedback signal is given, and the internal filter circuit includes a plurality of filters connected in series. It is preferably composed of.
In this case, the order of the transfer functions of a plurality of filters can be lowered with respect to the order of the transfer functions of the internal filter circuit as a whole.
(3)また、上記ΔΣ変調器において、前記ループフィルタは、前記加算器の出力と、前記フィードバック信号との差分が与えられる内部フィルタ回路を含み、前記内部フィルタ回路は、並列に接続された複数のフィルタによって構成されていることが好ましい。
この場合も、内部フィルタ回路全体としての伝達関数の次数に対して、複数のフィルタの伝達関数の次数を下げることできる。
さらに、複数のフィルタは並列に接続されているので、複数のフィルタそれぞれで生じる誤差の影響が当該複数のフィルタの間で相互に及ぶのを防止することができる。(3) Further, in the delta-sigma modulator, the loop filter includes an internal filter circuit to which a difference between the output of the adder and the feedback signal is given, and the plurality of internal filter circuits connected in parallel. It is preferable that it is composed of a filter of.
In this case as well, the order of the transfer functions of the plurality of filters can be lowered with respect to the order of the transfer functions of the internal filter circuit as a whole.
Further, since the plurality of filters are connected in parallel, it is possible to prevent the influence of the error generated by each of the plurality of filters from being applied to each other among the plurality of filters.
(4)また、上記ΔΣ変調器において、前記内部フィルタ回路は、前記複数の入力信号それぞれの周波数近傍に通過帯域を有していることが好ましい。
この場合、複数の入力信号それぞれの周波数近傍に通過帯域を有するという内部フィルタ回路の特性を、複数のフィルタによって実現することができる。(4) Further, in the delta-sigma modulator, it is preferable that the internal filter circuit has a pass band in the vicinity of the frequency of each of the plurality of input signals.
In this case, the characteristic of the internal filter circuit that the pass band is provided in the vicinity of the frequency of each of the plurality of input signals can be realized by the plurality of filters.
(5)また、上記ΔΣ変調器において、前記ループフィルタは、前記第1加算器の出力と、前記内部フィルタ回路の出力との加算結果を前記ループフィルタの出力として出力する第2加算器を備えている事が好ましい。 (5) Further, in the delta-sigma modulator, the loop filter includes a second adder that outputs the addition result of the output of the first adder and the output of the internal filter circuit as the output of the loop filter. It is preferable that it is.
(6)上記ΔΣ変調器において、前記ループフィルタは、前記複数の入力信号それぞれの周波数近傍の雑音を阻止する雑音阻止帯域の内、互いに隣り合う雑音阻止帯域同士の間の帯域の雑音レベルを、互いに隣り合う前記雑音阻止帯域同士の間の帯域以外の帯域の雑音レベルよりも低くなるように抑圧することが好ましい。
この場合、互いに隣り合う雑音阻止帯域同士の間の帯域の雑音の除去が容易又は不要になる。(6) In the ΔΣ modulator, the loop filter sets the noise level of the band between the noise blocking bands adjacent to each other among the noise blocking bands that block the noise in the vicinity of the frequency of each of the plurality of input signals. It is preferable to suppress the noise level so that it is lower than the noise level of a band other than the band between the noise blocking bands adjacent to each other.
In this case, it becomes easy or unnecessary to remove the noise in the band between the noise blocking bands adjacent to each other.
(7)また、一実施形態である送信機は、上記(1)に記載のΔΣ変調器と、前記量子化器の出力が与えられる送信部と、を備えている。 (7) Further, the transmitter according to the embodiment includes the ΔΣ modulator according to (1) above and a transmitter unit to which the output of the quantizer is given.
(8)また、一実施形態である半導体集積回路は、周波数の異なる複数の入力信号に対してΔΣ変調を行うΔΣ変調器に用いられる半導体集積回路であって、周波数の異なる複数の入力信号を加算する第1加算器と、前記第1加算器の出力が与えられるループフィルタと、前記ループフィルタの出力を量子化する量子化器と、を備え、前記ループフィルタは、前記量子化器の出力をフィードバック信号として受け付け、前記複数の入力信号それぞれの周波数近傍の雑音を阻止する。 (8) Further, the semiconductor integrated circuit according to the embodiment is a semiconductor integrated circuit used in a delta-sigma modulator that performs delta-sigma modulation on a plurality of input signals having different frequencies, and can receive a plurality of input signals having different frequencies. A first adder for adding, a loop filter to which the output of the first adder is given, and a quantizer for quantizing the output of the loop filter are provided, and the loop filter is the output of the quantizer. Is accepted as a feedback signal, and noise near the frequency of each of the plurality of input signals is blocked.
(9)また、一実施形態である処理方法は、周波数の異なる複数の入力信号に対してΔΣ変調を行うための処理方法であって、前記周波数の異なる複数の入力信号を加算する第1加算ステップと、前記第1加算ステップによる出力に対してループフィルタ処理を行うフィルタステップと、前記フィルタステップによる出力を量子化する量子化ステップと、を含み、前記フィルタステップは、前記量子化ステップによる出力をフィードバック信号として受け付け、前記複数の入力信号それぞれの周波数近傍の雑音を阻止するループフィルタによって前記ループフィルタ処理を行う。 (9) Further, the processing method according to the embodiment is a processing method for performing ΔΣ modulation on a plurality of input signals having different frequencies, and is a first addition for adding the plurality of input signals having different frequencies. The filter step includes a step, a filter step that performs loop filtering processing on the output by the first addition step, and a quantization step that quantizes the output by the filter step, and the filter step is an output by the quantization step. Is received as a feedback signal, and the loop filter processing is performed by a loop filter that blocks noise in the vicinity of the frequency of each of the plurality of input signals.
(10)また、一実施形態であるコンピュータプログラムは、周波数の異なる複数の入力信号を表すデータに対してΔΣ変調を行うための処理をコンピュータに実行させるためのコンピュータプログラムであって、コンピュータに周波数の異なる複数の前記入力信号を加算したデータを出力する第1加算ステップと、前記第1加算ステップによる出力に対してループフィルタ処理を行うフィルタステップと、前記フィルタステップによる出力を量子化する量子化ステップと、を含む処理を実行させるコンピュータプログラムであり、前記フィルタステップは、前記量子化ステップによる出力をフィードバックデータとして受け付け、前記複数の入力信号それぞれの周波数近傍の雑音を阻止するループフィルタによって前記ループフィルタ処理を行う。 (10) Further, the computer program according to the embodiment is a computer program for causing a computer to execute a process for performing ΔΣ modulation on data representing a plurality of input signals having different frequencies, and causes the computer to perform a frequency. A first addition step that outputs data obtained by adding a plurality of different input signals, a filter step that performs loop filter processing on the output by the first addition step, and quantization that quantizes the output by the filter step. A computer program that executes a process including steps, wherein the filter step receives the output from the quantization step as feedback data, and the loop filter blocks noise near the frequency of each of the plurality of input signals. Perform filtering.
[実施形態の詳細]
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
〔第1実施形態について〕
図1は、第1実施形態に係るΔΣ変調器の構成を示すブロック図である。図1に示すように、ΔΣ変調器1は、周波数の異なる2つの入力信号U1,U2が入力される入力ポート2a,2bを備えている。ΔΣ変調器1は、受け付けた2つの入力信号U1,U2を含む単一の出力信号V(量子化信号:ΔΣ変調信号)を出力ポート4から出力する。[Details of the embodiment]
Hereinafter, preferred embodiments will be described with reference to the drawings.
In addition, at least a part of each embodiment described below may be arbitrarily combined.
[About the first embodiment]
FIG. 1 is a block diagram showing a configuration of a ΔΣ modulator according to the first embodiment. As shown in FIG. 1, the delta-sigma modulator 1 includes
ΔΣ変調器1は、入力信号U1,U2を加算する第1加算器5と、ループフィルタ6と、出力信号Vを出力する量子化器7とを備えている。
第1加算器5は、入力ポート2a,2bによって受け付けられた入力信号U1,U2を加算し、加算した出力をループフィルタ6に与える。The delta-
The
ループフィルタ6には、第1加算器5の出力が与えられるとともに、量子化器7から出力される出力信号Vがフィードバック信号として与えられる。ループフィルタ6にフィードバックされる出力信号Vは、量子化器7の出力端とループフィルタ6とを接続する経路8を介してフィードバックされる。以下、経路8を介してループフィルタ6にフィードバックされる出力信号Vをフィードバック信号ともいう。
The output of the
ループフィルタ6は、差分器9と、フィルタ回路10とを備えている。
差分器9は、第1加算器5の出力と、フィードバック信号とが与えられる。差分器9は、これら第1加算器5の出力と、フィードバック信号との差分を求める。
差分器9の出力である前記差分は、フィルタ回路10に与えられる。
フィルタ回路10の出力は、当該フィルタ回路10の後段に設けられた第2加算器11に与えられる。The
The differencer 9 is given the output of the
The difference, which is the output of the difference device 9, is given to the
The output of the
フィルタ回路10は、第1フィルタ15と、第2フィルタ16と、第3加算器18とを備えている。
第1フィルタ15と、第2フィルタ16とは、差分器9に対して並列に接続されている。よって、差分器9の出力は、第1フィルタ15及び第2フィルタ16それぞれに与えられる。
第3加算器18は、第1フィルタ15の出力と第2フィルタ16の出力とを加算する。第3加算器18の出力は、フィルタ回路10の出力として第2加算器11に与えられる。The
The
The
第2加算器11は、第1加算器5の出力と、フィルタ回路10の出力とを加算し、その加算結果をループフィルタ6の出力として出力する。
第2加算器11の出力は、量子化器7に与えられる。量子化器7は2レベル量子化器であり、1bitのパルス列を出力信号Vとして出力する。なお、上述したように、量子化器7の出力信号Vは、フィードバック信号として経路8を介してループフィルタ6に与えられる。
量子化器7による出力信号Vは、出力ポート4から出力される。The
The output of the
The output signal V from the
ここで、出力信号Vは、下記式(1)のようにz領域における関数で表される。
V(z)=
U1(z)+U2(z)+NTF(z)E(z) ・・・(1)Here, the output signal V is represented by a function in the z region as shown in the following equation (1).
V (z) =
U 1 (z) + U 2 (z) + NTF (z) E (z) ... (1)
上記式(1)中、V(z)は出力信号、U1(z)及びU2(z)は入力信号、NTF(z)はフィルタ回路10の雑音伝達関数、E(z)はΔΣ変調器1の量子化雑音である。
上記式(1)より、差分器9の出力は、下記式(2)のように表される。
U1(z)+U2(z)-V(z)=
U1(z)+U2(z)
-(U1(z)+U2(z)+NTF(z)E(z))
=-NTF(z)E(z) ・・・(2)In the above equation (1), V (z) is an output signal, U 1 (z) and U 2 (z) are input signals, NTF (z) is a noise transfer function of the
From the above equation (1), the output of the difference device 9 is expressed as the following equation (2).
U 1 (z) + U 2 (z) -V (z) =
U 1 (z) + U 2 (z)
-(U 1 (z) + U 2 (z) + NTF (z) E (z))
= -NTF (z) E (z) ... (2)
式(2)より、差分器9の出力は、出力信号V(z)に含まれる雑音成分の逆特性となる。
本実施形態のフィルタ回路10は、入力信号U1の周波数帯域を含む第1通過帯域と、入力信号U2の周波数帯域を含む第2通過帯域とを有し、第1通過帯域及び第2通過帯域以外の帯域においては信号の通過を阻止するフィルタ特性(雑音伝達関数NTF(z))となるように設定されている。
よって、フィルタ回路10は、入力信号U1の周波数帯域を含む第1通過帯域、及び入力信号U2の周波数帯域を含む第2通過帯域における雑音成分の逆特性を有する信号を出力し、第2加算器11に与える。前記逆特性を有する信号は、第2加算器11によって第1加算器5の出力に加算される。前記逆特性を有する信号が加算された第1加算器5の出力は量子化器7によって量子化され、その出力信号Vはフィルタ回路10にフィードバックされる。From the equation (2), the output of the differencer 9 has the inverse characteristic of the noise component included in the output signal V (z).
The
Therefore, the
このように、本実施形態のループフィルタ6は、第1通過帯域及び第2通過帯域における雑音成分の逆特性を有する信号を第1加算器5の出力に対して繰り返し加算することで、出力信号Vにおける第1通過帯域及び第2通過帯域の雑音を抑圧する。
よって、本実施形態のループフィルタ6は、第1通過帯域及び第2通過帯域の2箇所に雑音を阻止する帯域を有するフィルタ特性とされている。
つまり、本実施形態のループフィルタ6は、入力信号U1,U2それぞれの周波数近傍の雑音を阻止する特性を有している。As described above, the
Therefore, the
That is, the
また、ΔΣ変調器1は、第1フィルタ15及び第2フィルタ16を制御するための制御部19を備えている。制御部19は、第1フィルタ15及び第2フィルタ16それぞれのフィルタ特性を定める設定パラメータを複数記憶することができる。制御部19は、記憶している複数の設定パラメータを選択的に第1フィルタ15及び第2フィルタ16に与えることで、第1フィルタ15及び第2フィルタ16のフィルタ特性を制御する機能を有している。
Further, the
本実施形態のΔΣ変調器1は、CPUや記憶部等を含んだコンピュータによって構成することもできる。この場合、コンピュータは、前記記憶部に記憶されたコンピュータプログラム等を読み出して実行することによってΔΣ変調器1が有する各機能部を実現することができる。ΔΣ変調器1をコンピュータによって構成した場合、ΔΣ変調器1は、各信号(入力信号や出力信号等)を表すデータの処理を行う。
The
また、本実施形態のΔΣ変調器1は、例えば、FPGA(Field Programmable Gate Array)等の半導体集積回路によって構成することができる。ΔΣ変調器1を半導体集積回路で構成した場合、ΔΣ変調器1が有するフィルタ回路10や、量子化器7等の各機能部は、半導体集積回路に含まれている各種半導体素子を用いて構成される。
Further, the
さらに、ΔΣ変調器1は、プログラム可能な集積回路であるFPGAと、このFPGAの回路構成に関する回路構成情報をFPGAに与え、前記回路構成情報に従ってFPGAに回路を構成させる機能を有するコンピュータとを備えたシステムによって構成することもできる。
この場合、コンピュータの記憶部には、回路構成情報をFPGAに与えるための処理を前記コンピュータに実行させるためのプログラムや、1又は複数の回路構成情報が記憶されている。
前記コンピュータは、前記記憶部に記憶された回路構成情報をFPGAに与える。回路構成情報が与えられたFPGAは、与えられた回路構成情報に従った回路を構成する。
前記コンピュータの記憶部には、ΔΣ変調器1をFPGAに構成させるための回路構成を示す回路構成情報が記憶されている。
前記コンピュータは、ΔΣ変調器1を構成するための回路構成情報をFPGAに与えることで、FPGAにデジタル信号処理部2を構成させることができる。Further, the
In this case, the storage unit of the computer stores a program for causing the computer to execute a process for giving the circuit configuration information to the FPGA, and one or a plurality of circuit configuration information.
The computer gives the circuit configuration information stored in the storage unit to the FPGA. The FPGA to which the circuit configuration information is given constitutes a circuit according to the given circuit configuration information.
The storage unit of the computer stores circuit configuration information indicating a circuit configuration for configuring the
The computer can make the FPGA configure the digital signal processing unit 2 by giving the FPGA the circuit configuration information for configuring the
本実施形態のΔΣ変調器1が有するフィルタ回路10は、上述のように、入力信号U1の周波数帯域を含む第1通過帯域と、入力信号U2の周波数帯域を含む第2通過帯域とを有するフィルタ特性(雑音伝達関数NTF(z))となるように設定されている。
また、フィルタ回路10の雑音伝達関数NTF(z)は、出力信号Vにおいて少なくとも第1通過帯域及び第2通過帯域、並びに両通過帯域同士の間の帯域を対象として設定されている。As described above, the
Further, the noise transfer function NTF (z) of the
フィルタ回路10を構成する第1フィルタ15の伝達関数をL1(z)、第2フィルタ16の伝達関数をL2(z)とすると、フィルタ回路10の雑音伝達関数NTF(z)
は、下記式(3)のように表される。
NTF(z)=L1(z)+L2(z) ・・・(3)Assuming that the transfer function of the
Is expressed as the following equation (3).
NTF (z) = L 1 (z) + L 2 (z) ... (3)
本実施形態のフィルタ回路10は、4次のIIR(Infinite Impulse Response)フィルタとされている。
第1フィルタ15の伝達関数L1、及び第2フィルタ16の伝達関数L2は、4次のフィルタとされたフィルタ回路10の雑音伝達関数NTF(z)に基づいて設定される。
ここで、第1フィルタ15及び第2フィルタ16は、2次のIIRフィルタとして設定される。The
The transfer function L 1 of the
Here, the
第1フィルタ15の伝達関数L1、及び第2フィルタ16の伝達関数L2は、上記式(3)に示すように、互いに加算されることで、フィルタ回路10の雑音伝達関数NTF(z)となるように設定されている。As shown in the above equation (3), the transfer function L 1 of the
下記式(4)は、フィルタ回路10の雑音伝達関数NTF(z)の一般式の一例である。
The following equation (4) is an example of a general equation of the noise transfer function NTF (z) of the
上記式(4)は、フィルタ回路10をn次のIIRフィルタとして構成した場合の雑音伝達関数を示している。式(4)中、A0,A1,・・An,B1,・・Bnは、分母及び分子を構成している各項のパラメータであり、フィルタ特性を定める設定パラメータである。The above equation (4) shows a noise transfer function when the
上記式(4)における分母及び分子はzの多項式となっているので、例えば、より低次の多項式の積で表現することができる。よって、上記式(4)は、より低次とされた多項式を分母及び分子として有する部分分数に分解することができる。つまり、式(4)は、より低次とされた複数の多項式の和として表すことができる。 Since the denominator and numerator in the above equation (4) are polynomials of z, they can be expressed as a product of lower-order polynomials, for example. Therefore, the above equation (4) can be decomposed into a partial fraction having a lower order polynomial as a denominator and a numerator. That is, the equation (4) can be expressed as the sum of a plurality of polynomials having a lower order.
下記式(5)は、上記式(4)に示す雑音伝達関数NTF(z)を複数の多項式に分解したときの一例を示している。 The following equation (5) shows an example when the noise transfer function NTF (z) shown in the above equation (4) is decomposed into a plurality of polynomials.
式(5)では、n次のフィルタ回路10の雑音伝達関数NTF(z)を、2次のフィルタの伝達関数を表す部分分数に分解しこれらの和として表した場合を示している。式(5)中、iは、例えば分解された部分分数の個数がIであるとすると、1からIまでの整数である。Kiは、分解された各部分分数の係数、A1,i,・・An,i,B1,i,・・Bn,iは、部分分数において分母及び分子を構成している各項のパラメータであり、雑音伝達関数NTF(z)を部分分数に分解して表した場合におけるフィルタ特性を定める設定パラメータである。Equation (5) shows a case where the noise transfer function NTF (z) of the nth-
このように、フィルタ回路10の雑音伝達関数NTF(z)は、高次のフィルタとして設計した後に、複数の2次のフィルタの伝達関数に分解することができる。
As described above, the noise transfer function NTF (z) of the
本実施形態では、4次のIIRフィルタによって、入力信号U1の周波数帯域を含む第1通過帯域と、入力信号U2の周波数帯域を含む第2通過帯域とを有するフィルタ特性を実現させるための設定パラメータを、上記式(4)に従って求める。In the present embodiment, a fourth-order IIR filter is used to realize a filter characteristic having a first pass band including the frequency band of the input signal U 1 and a second pass band including the frequency band of the input signal U 2 . The setting parameters are obtained according to the above equation (4).
なお、雑音伝達関数NTF(z)については、複数の零点及び極の最適化を図ることにより、上記式(4)における各設定パラメータを求め、上述の複数の通過帯域を有するフィルタ特性を実現させることができる。零点及び極の最適化については、例えば、「和保 孝雄、安田 明 監訳(原著者 Richard Schreier, Gabor C. Temes)ΔΣ型アナログ/デジタル変換器入門、丸善株式会社、2007 第88ページから第99ページ」に記載されている手法を用いることができる。 Regarding the noise transfer function NTF (z), by optimizing a plurality of zeros and poles, each setting parameter in the above equation (4) is obtained, and the above-mentioned filter characteristics having a plurality of pass bands are realized. be able to. For the optimization of zeros and poles, for example, "Translated by Takao Waho and Akira Yasuda (Original author Richard Schreier, Gabor C. Temes) Introduction to ΔΣ type analog / digital converter, Maruzen Co., Ltd., 2007, pages 88 to 99. The method described in "Page" can be used.
上記式(4)に基づく設定パラメータを求めた後、求めた設定パラメータによる雑音伝達関数NTF(z)を2つの部分分数に分解する。分解された2つの部分分数は、2次のIIRフィルタを表す伝達関数を示している。これにより、雑音伝達関数NTF(z)を分解した部分分数それぞれについての設定パラメータを求める。
雑音伝達関数NTF(z)を部分分数に分解して表した際の設定パラメータは、部分分数ごとに第1フィルタ15及び第2フィルタ16に与えられる。
設定パラメータが与えられた第1フィルタ15及び第2フィルタ16は、雑音伝達関数NTF(z)を部分分数に分解した部分分数によって表される伝達関数に設定される。After obtaining the setting parameter based on the above equation (4), the noise transfer function NTF (z) based on the obtained setting parameter is decomposed into two partial fractions. The two decomposed partial fractions show a transfer function that represents a second-order IIR filter. As a result, the setting parameters for each of the partial fractions obtained by decomposing the noise transfer function NTF (z) are obtained.
The setting parameters when the noise transfer function NTF (z) is decomposed into partial fractions are given to the
The
なお、雑音伝達関数NTF(z)を部分分数に分解して表した際の設定パラメータは、制御部19に記憶される。第1フィルタ15及び第2フィルタ16は、制御部19から設定パラメータが与えられることで、上記伝達関数に設定される。
The setting parameters when the noise transfer function NTF (z) is decomposed into partial fractions are stored in the
このように、本実施形態では、4次のIIRフィルタであるフィルタ回路10の雑音伝達関数NTF(z)が、2次のIIRフィルタを表す2つの伝達関数に分解され、分解された2つの伝達関数が、第1フィルタ15の伝達関数L1、及び第2フィルタ16の伝達関数L2として設定されている。As described above, in the present embodiment, the noise transfer function NTF (z) of the
よって、第1フィルタ15の出力と第2フィルタ16の出力とを加算する第3加算器18は、入力信号U1の周波数帯域を含む第1通過帯域と、入力信号U2の周波数帯域を含む第2通過帯域とを有する雑音伝達関数NTF(z)とされた4次のIIRフィルタとしてのフィルタ回路10の出力を第2加算器11に与える。Therefore, the
上記従来例のΔΣ変調器では、2つの入力ポートそれぞれに対応して2つのループフィルタが設けられており、各ループフィルタが有する内部フィルタの伝達関数は、対応する入力ポートに与えられる入力信号の周波数近傍のみに通過帯域を有するように個別に設定される。 In the delta-sigma modulator of the above conventional example, two loop filters are provided corresponding to each of the two input ports, and the transfer function of the internal filter of each loop filter is the transfer function of the input signal given to the corresponding input port. It is individually set to have a passband only near the frequency.
一方、本実施形態では、フィルタ回路10を構成する第1フィルタ15の伝達関数L1、及び第2フィルタ16の伝達関数L2が、フィルタ回路10の雑音伝達関数NTF(z)を部分分数に分解することで得た伝達関数とされている。よって、第1フィルタ15及び第2フィルタ16の伝達関数は、上記従来例の場合のように個別に設定されるわけではなく、上記従来例と同じ通過帯域を有するように設定したとしても、両フィルタ15,16の個々の伝達関数が上記従来例の場合と同じになるとは限らない。
つまり、本実施形態の第1フィルタ15及び第2フィルタ16は、互いに並列に接続して用いることで、所望の特性を有するフィルタ(フィルタ回路10)を構成する。On the other hand, in the present embodiment, the transfer function L 1 of the
That is, the
なお、本実施形態のフィルタ回路10は、複数のフィルタ(第1フィルタ15及び第2フィルタ16)を用いて構成したので、複数の通過帯域を有するというフィルタ回路10の特性を、第1フィルタ15及び第2フィルタ16によって実現することができる。
よって、フィルタ回路10全体としての雑音伝達関数NTF(z)の次数に対して、第1フィルタ15及び第2フィルタ16の伝達関数の次数を下げることができる。これにより、高次のフィルタを構成したとしても、フィルタ回路10の処理負荷を抑制することができる。Since the
Therefore, the order of the transfer functions of the
さらに、本実施形態のフィルタ回路10は、第1フィルタ15及び第2フィルタ16を並列に接続したので、例えば、第1フィルタ15及び第2フィルタ16を直列に接続した場合と比較して、両フィルタ15,16それぞれで生じる誤差の影響が当該両フィルタ15,16の間で相互に及ぶのを防止することができる。
Further, in the
図2は、シミュレーションによって得た、第1実施形態のΔΣ変調器による出力信号のパワースペクトラムの一例を示す図である。図2中の(a)は、第1実施形態のΔΣ変調器1による出力信号Vのパワースペクトラムの一例を示す図であり、図2中の(b)は、図2中の(a)の要部拡大図である。
図2中の(a)及び図2中の(b)では、入力信号U1の周波数を940MHz、入力信号U2の周波数を1025MHzとし、フィルタ回路10における第1通過帯域を940MHz付近に、第2通過帯域を1025MHz付近にそれぞれ設定した場合を示している。
なお、この場合、フィルタ回路10としてのフィルタの次数は4次であり、両通過帯域をフィルタ特性として形成するためのフィルタの次数を2次に設定している。FIG. 2 is a diagram showing an example of the power spectrum of the output signal obtained by the ΔΣ modulator of the first embodiment obtained by simulation. FIG. 2A is a diagram showing an example of the power spectrum of the output signal V by the
In (a) in FIG. 2 and (b) in FIG. 2, the frequency of the input signal U 1 is 940 MHz, the frequency of the input signal U 2 is 1025 MHz, and the first pass band in the
In this case, the order of the filter as the
図2中の(a)及び図2中の(b)に示すように、出力信号Vのパワースペクトラムには、周波数が940MHzである入力信号U1と、周波数が1025MHzである入力信号U2が現れている。また、940MHz付近及び1025MHz付近の2箇所に雑音が阻止された帯域(量子化雑音阻止帯域)が形成されている。これら量子化雑音阻止帯域内では、量子化雑音が他の帯域と比べて十分に抑圧されている。As shown in (a) in FIG. 2 and (b) in FIG. 2, the power spectrum of the output signal V includes an input signal U 1 having a frequency of 940 MHz and an input signal U 2 having a frequency of 1025 MHz. It is appearing. Further, a noise-blocked band (quantized noise blocking band) is formed at two locations, around 940 MHz and around 1025 MHz. Within these quantized noise blocking bands, the quantized noise is sufficiently suppressed as compared with other bands.
このように、本実施形態のΔΣ変調器1は、周波数の異なる複数の入力信号U1,U2を受け付け、互いに干渉させることなく入力信号U1,U2を単一の出力信号Vに含めて出力することができる。As described above, the
また、図2中の(a)及び図2中の(b)に示すように、互いに隣り合う2つの量子化雑音阻止帯域同士の間の帯域の雑音レベルが、入力信号U1に対応する雑音阻止帯域よりも低い周波数側の雑音レベル及び入力信号U2に対応する雑音阻止帯域よりも高い周波数側の雑音レベルよりも低く現れている。Further, as shown in (a) in FIG. 2 and (b) in FIG. 2, the noise level of the band between two quantization noise blocking bands adjacent to each other is the noise corresponding to the input signal U1. The noise level on the frequency side lower than the blocking band and the noise level on the frequency side higher than the noise blocking band corresponding to the input signal U 2 appear lower.
これは、ループフィルタ6が、2つの量子化雑音阻止帯域を有するとともに、これら2つの量子化雑音阻止帯域同士の間の帯域の雑音レベルを、2つの量子化雑音阻止帯域同士の間の帯域以外の帯域の雑音レベルよりも低くなるように抑圧する特性を有するからである。
This is because the
また、フィルタ回路10は、ループフィルタ6における上述のフィルタ特性を実現し得る雑音伝達関数NTF(z)に設定されている。
本実施形態のΔΣ変調器1において、量子化雑音阻止帯域を定めるフィルタ回路10の雑音伝達関数NTF(z)は、第1通過帯域及び第2通過帯域を設定するように構成されているため、少なくとも第1通過帯域と第2通過帯域との間の帯域についてもその特性の設定が可能となっている。
つまり、フィルタ回路10の雑音伝達関数NTF(z)を設定する際に、2つの量子化雑音阻止帯域に加え、両量子化雑音阻止帯域同士の間の帯域の特性についても調整が可能となっている。
なお、2つの量子化雑音阻止帯域同士の間の帯域の特性についても、上述の設定パラメータによって定められる。Further, the
In the
That is, when setting the noise transfer function NTF (z) of the
The characteristics of the band between the two quantization noise blocking bands are also determined by the above-mentioned setting parameters.
例えば、上記従来例のΔΣ変調器のように、2つの入力ポートそれぞれに対応して2つのループフィルタが設けられている場合、各ループフィルタが有する内部フィルタのフィルタ特性は、対応する入力ポートに与えられる入力信号の周波数近傍のみに通過帯域を有するように個別に設定される。よって、2つの入力信号に対応する量子化雑音阻止帯域同士の間の帯域における雑音レベルについては調整することが困難である。 For example, when two loop filters are provided corresponding to each of the two input ports as in the conventional ΔΣ modulator, the filter characteristics of the internal filter of each loop filter are set to the corresponding input ports. It is individually set to have a passband only near the frequency of the given input signal. Therefore, it is difficult to adjust the noise level in the band between the quantized noise blocking bands corresponding to the two input signals.
これに対して、本実施形態では、上述のように、少なくとも第1通過帯域及び第2通過帯域並びに両通過帯域同士の間の帯域を対象としてフィルタ回路10の雑音伝達関数NTF(z)の設定が可能である。このため、2つの量子化雑音阻止帯域同士の間の帯域の雑音レベルを、他の帯域の雑音レベルよりも低くなるように抑圧するフィルタ特性を有するループフィルタ6とすることができる。
On the other hand, in the present embodiment, as described above, the noise transfer function NTF (z) of the
このように本実施形態のループフィルタ6は、2つの量子化雑音阻止帯域同士の間の帯域の雑音レベルを、他の帯域の雑音レベルよりも低くなるように抑圧するフィルタ特性とされているので、互いに隣り合う量子化雑音阻止帯域同士の間の帯域の雑音の除去が容易又は不要になる。
As described above, the
ここで、2つの量子化雑音阻止帯域同士の間の帯域の雑音レベルは、他の帯域(入力信号U1に対応する雑音阻止帯域よりも低い周波数側の帯域及び入力信号U2に対応する雑音阻止帯域よりも高い周波数側の帯域)よりも10dB低いことが好ましい。雑音レベルが10dB低いことにより、後の処理で2つの量子化雑音阻止帯域同士の間の帯域に含まれる雑音を除去する際に容易に除去することができる。Here, the noise level of the band between the two quantization noise blocking bands is the other band (the band on the frequency side lower than the noise blocking band corresponding to the input signal U 1 and the noise corresponding to the input signal U 2 ). It is preferably 10 dB lower than the band on the frequency side higher than the blocking band). Since the noise level is 10 dB lower, it can be easily removed when removing the noise contained in the band between the two quantized noise blocking bands in the subsequent processing.
さらに、2つの量子化雑音阻止帯域同士の間の帯域の雑音レベルは、入力信号U1,U2の信号レベルよりも48dB低いことが好ましい。
この場合、入力信号U1,U2の信号レベルに対して、2つの量子化雑音阻止帯域同士の間の帯域の雑音レベルを除去する必要のないレベルとすることができるからである。Further, the noise level of the band between the two quantization noise blocking bands is preferably 48 dB lower than the signal levels of the input signals U1 and U2.
In this case, the noise level of the band between the two quantization noise blocking bands can be set to a level that does not need to be removed with respect to the signal levels of the input signals U 1 and U 2 .
本実施形態のΔΣ変調器1では、ループフィルタ6が、複数の入力信号U1,U2それぞれの周波数近傍の雑音を阻止する特性を有しており、複数の入力信号U1,U2を加算した第1加算器5の出力をループフィルタ6に与えるので、入力信号U1,U2の内のいずれかの入力信号が与えられないとしても、その他の与えられた入力信号についてはループフィルタ6に与えることができる。この結果、入力信号の内のいずれかの入力信号が与えられないとしても、例えば、ループフィルタ6を構成する各フィルタ15,16の設定パラメータを、与えられた入力信号に対応した設定パラメータに変更することができ、適切に対応することができる。In the
図3は、シミュレーションによって得た、第1実施形態のΔΣ変調器による出力信号のパワースペクトラムの他の例を示す図である。図3中の(a)は、シミュレーションによって得た、第1実施形態のΔΣ変調器1による出力信号Vのパワースペクトラムの他の例を示す図であり、図3中の(b)は、図3中の(a)の要部拡大図である。
図3中の(a)及び図3中の(b)では、周波数が975MHzである入力信号U1のみをΔΣ変調器1に与えた場合を示している。
また、この場合、フィルタ回路10における通過帯域を入力信号U1に対応して975MHz付近に設定するとともに、この通過帯域をフィルタ特性として形成するためのフィルタの次数を4次に設定した場合を示している。FIG. 3 is a diagram showing another example of the power spectrum of the output signal obtained by the ΔΣ modulator of the first embodiment obtained by simulation. FIG. 3A is a diagram showing another example of the power spectrum of the output signal V by the
(A) in FIG. 3 and (b) in FIG. 3 show a case where only the input signal U1 having a frequency of 975 MHz is applied to the ΔΣ modulator 1 .
Further, in this case, the case where the pass band in the filter circuit 10 is set to around 975 MHz corresponding to the input signal U1 and the order of the filter for forming this pass band as a filter characteristic is set to the fourth order is shown. ing.
なお、フィルタ回路10における通過帯域を975MHz付近に設定するために両フィルタ15,16に与えられる設定パラメータは、制御部19に記憶される。
第1フィルタ15及び第2フィルタ16は、制御部19から設定パラメータが与えられることで、フィルタ回路10における通過帯域が入力信号U1に対応した特性となるように設定される。The setting parameters given to both the
The
図3中の(a)及び図3中の(b)に示すように、出力信号Vのパワースペクトラムには、周波数が975MHzである入力信号U1が現れている。また、975MHz付近のみに量子化雑音阻止帯域が形成されている。
このように、ΔΣ変調器1は、入力信号U1のみが与えられたとしても、入力信号U1を出力信号Vに含めて出力することができる。As shown in (a) in FIG. 3 and (b) in FIG. 3, an input signal U1 having a frequency of 975 MHz appears in the power spectrum of the output signal V. Further, the quantization noise blocking band is formed only in the vicinity of 975 MHz.
As described above, the
また、フィルタ回路10の通過帯域をフィルタ特性として形成する際のフィルタの次数を4次に設定したので、例えば、フィルタの次数を2次に設定した場合と比較してループフィルタ6における量子化雑音阻止帯域の帯域幅をより広帯域にできるとともに、量子化雑音の遮断特性をより急峻にすることができる。
Further, since the order of the filter when forming the pass band of the
つまり、本例のように、フィルタ回路10のフィルタ特性を適切に調整すれば、入力信号U2が与えられなかった場合にも、複数の入力信号U1,U2を対象としていた両フィルタ15,16の能力を入力信号U1のみに用いることができ、両フィルタ15,16の能力を無駄なく利用することができる。That is, if the filter characteristics of the
本実施形態では、入力信号U1,U2の内、入力信号U2が与えられないとしても、第1加算器5の出力がループフィルタ6に与えられるので、各フィルタ15,16の設定パラメータを、入力信号U1に対応した設定パラメータに変更するといったように、適切に対応することができる。In the present embodiment, even if the input signal U 2 is not given among the input signals U 1 and U 2 , the output of the
上記では、周波数が975MHzである入力信号U1のみをΔΣ変調器1に与える際に、ループフィルタ6(フィルタ回路10)のフィルタ特性を入力信号U1に応じた特性に設定した場合を示したが、例えば、ループフィルタ6のフィルタ特性を入力信号U1,U2に応じた特性とし、入力信号U1,U2のいずれか一方のみをΔΣ変調器1に与える場合に、ループフィルタ6のフィルタ特性をそのまま維持して用いてもよい。
この場合においても、ΔΣ変調器1は、入力信号U1のみが与えられたときに、入力信号U1を出力信号Vに含めて出力することができるからである。In the above, when only the input signal U 1 having a frequency of 975 MHz is given to the
This is because even in this case, the
なお、入力信号U1,U2の両方に対応する設定パラメータ、及び入力信号U1のみに対応する設定パラメータの両方を制御部19が記憶している場合、制御部19は、予め設定された命令に基づいて両フィルタ15,16に与える設定パラメータを選択してもよいし、入力信号の数や、周波数等の情報を取得し、取得した情報に基づいて両フィルタ15,16に与える設定パラメータを選択してもよい。
制御部19が入力信号の情報に基づいて両フィルタ15,16に与える設定パラメータを選択する場合、制御部19は、入力信号に応じて、設定パラメータを変更することができ、フィルタ回路10が有する両フィルタ15,16の能力を入力信号に対して適切に割り振ることができる。If the
When the
以上のように、本実施形態によれば、入力信号U1,U2の両方が与えられて使用される場合には、両フィルタ15,16を用いて入力信号U1,U2を含む出力信号を出力することができる。
また、入力信号U1,U2の内の入力信号U2が与えられない場合であっても、フィルタ回路10のフィルタ特性を適切に調整することで、フィルタの次数を上げてより広帯域化を図るといったように、複数の入力信号U1,U2を対象としていた両フィルタ15,16の能力を入力信号U1のみに用いることができる。
つまり、入力信号U1,U2の両方が与えられて使用される場合には、入力信号U1,U2を含む出力信号を出力させるように用いることができ、入力信号U1,U2の内の一方の入力信号が与えられない場合には、他方の入力信号を出力するための帯域幅を広帯域化するように用いることができる。As described above, according to the present embodiment, when both the input signals U 1 and U 2 are given and used, the output including the input signals U 1 and U 2 is used by using both
Even when the input signal U 2 of the input signals U 1 and U 2 is not given, the filter order of the
That is, when both the input signals U 1 and U 2 are given and used, it can be used to output an output signal including the input signals U 1 and U 2 , and the input signals U 1 and U 2 can be output. If one of the input signals is not given, it can be used to widen the bandwidth for outputting the other input signal.
このように、本実施形態によれば、入力信号U1,U2の両方が与えられて使用される場合、及び、入力信号U1,U2の内の一方の入力信号が与えられない場合のいずれの場合においても、両フィルタ15,16の能力を無駄なく利用することができる。As described above, according to the present embodiment, when both the input signals U 1 and U 2 are given and used, and when one of the input signals U 1 and U 2 is not given. In any case, the capabilities of both
〔第2実施形態について〕
図4は、第2実施形態に係るΔΣ変調器の構成を示すブロック図である。
本実施形態のΔΣ変調器1は、周波数の異なる3つの入力信号U1,U2,U3を受け付け、受け付けた3つの入力信号U1,U2,U3を含む単一の出力信号Vを出力する点で上記第1実施形態と相違している。[About the second embodiment]
FIG. 4 is a block diagram showing a configuration of the ΔΣ modulator according to the second embodiment.
The
本実施形態のΔΣ変調器1は、入力信号U1,U2,U3が入力される3つの入力ポート2a,2b,2cを備えている。第1加算器5は、入力ポート2a,2b,2cによって受け付けられた入力信号U1,U2,U3を加算し、加算した出力をループフィルタ6に与える。The
本実施形態のフィルタ回路10は、第1フィルタ15と、第2フィルタ16と、第3フィルタ17とを備えており、3つのフィルタによって構成されている。各フィルタ15,16,17は、差分器9に対して並列に接続されている。
第3加算器18は、第1フィルタ15の出力、第2フィルタ16の出力、及び第3フィルタ17の出力を加算する。第3加算器18の出力は、フィルタ回路10の出力として第2加算器11に与えられる。The
The
本実施形態のフィルタ回路10は、入力信号U1の周波数帯域を含む第1通過帯域、入力信号U2の周波数帯域を含む第2通過帯域、及び入力信号U3の周波数帯域を含む第3通過帯域を有する雑音伝達関数NTF(z)となるように設定されている。
また、フィルタ回路10の雑音伝達関数NTF(z)は、出力信号Vにおいて少なくとも第1通過帯域、第2通過帯域、及び第3通過帯域、並びに各通過帯域同士の間の帯域を対象として設定されている。The
Further, the noise transfer function NTF (z) of the
本実施形態のフィルタ回路10は、6次のIIRフィルタとされている。
本実施形態では、6次のIIRフィルタであるフィルタ回路10の雑音伝達関数NTF(z)が、2次のIIRフィルタを表す3つの伝達関数に分解され、分解された3つの伝達関数が、第1フィルタ15の伝達関数L1、第2フィルタ16の伝達関数L2、及び第3フィルタ17の伝達関数L3として設定されている。The
In the present embodiment, the noise transfer function NTF (z) of the
これにより、第1フィルタ15の出力、第2フィルタ16の出力、及び第3フィルタ17の出力を加算する第3加算器18は、入力信号U1の周波数帯域を含む第1通過帯域、入力信号U2の周波数帯域を含む第2通過帯域、及び入力信号U3の周波数帯域を含む第3通過帯域を有する雑音伝達関数NTF(z)とされた6次のIIRフィルタとしての出力を第2加算器11に与える。As a result, the
なお、フィルタ回路10の特性に対して第1通過帯域、第2通過帯域、及び第3通過帯域の3つの通過帯域を設定するために両フィルタ15,16に与えられる設定パラメータは、制御部19に記憶される。
第1フィルタ15及び第2フィルタ16は、制御部19から設定パラメータが与えられることで、フィルタ回路10のフィルタ特性が3つの通過帯域を含む特性となるように設定される。The setting parameters given to both the
The
図5は、シミュレーションによって得た、第2実施形態のΔΣ変調器による出力信号のパワースペクトラムの一例を示す図である。図5中の(a)は、シミュレーションによって得た、第2実施形態のΔΣ変調器1による出力信号Vのパワースペクトラムの一例を示す図であり、図5中の(b)は、図5中の(a)の要部拡大図である。
図5中の(a)及び図5中の(b)では、入力信号U1の周波数を940MHz、入力信号U2の周波数を980MHz、入力信号U3の周波数を1025MHzとし、フィルタ回路10における第1通過帯域を940MHz付近に、第2通過帯域を980MHz付近に、第3通過帯域を1025MHz付近にそれぞれ設定した場合を示している。
なお、この場合、フィルタ回路10としてのフィルタの次数は6次であり、各通過帯域をフィルタ特性として形成するためのフィルタの次数を2次に設定している。FIG. 5 is a diagram showing an example of the power spectrum of the output signal obtained by the ΔΣ modulator of the second embodiment obtained by simulation. FIG. 5A is a diagram showing an example of the power spectrum of the output signal V by the
In (a) in FIG. 5 and (b) in FIG. 5, the frequency of the input signal U 1 is 940 MHz, the frequency of the input signal U 2 is 980 MHz, and the frequency of the input signal U 3 is 1025 MHz. The case where the first pass band is set to the vicinity of 940 MHz, the second pass band is set to the vicinity of 980 MHz, and the third pass band is set to the vicinity of 1025 MHz is shown.
In this case, the order of the filter as the
図5中の(a)及び図5中の(b)に示すように、出力信号Vのパワースペクトラムには、周波数が940MHzである入力信号U1と、周波数が980MHzである入力信号U2と、周波数が1025MHzである入力信号U3が現れている。
また、本実施形態では、量子化雑音が抑制されている帯域が、入力信号U1,U2,U3を含んだ比較的広い帯域として現れている。As shown in (a) in FIG. 5 and (b) in FIG. 5, the power spectrum of the output signal V includes an input signal U 1 having a frequency of 940 MHz and an input signal U 2 having a frequency of 980 MHz. , The input signal U3 having a frequency of 1025 MHz has appeared.
Further, in the present embodiment, the band in which the quantization noise is suppressed appears as a relatively wide band including the input signals U 1 , U 2 , and U 3 .
このように、本実施形態のΔΣ変調器1は、周波数の異なる複数の入力信号U1,U2,U3を受け付け、互いに干渉させることなく入力信号U1,U2,U3を単一の出力信号Vに含めて出力することができる。
また、入力信号U1,U2,U3の内、1つ又は2つの入力信号が与えられないとしてもループフィルタ6には第1加算器5の出力が与えられる。よって、例えば、ループフィルタ6を構成する各フィルタ15,16の設定パラメータを、与えられた入力信号に対応した設定パラメータに変更する等、適切に対応することができる。As described above, the delta-
Further, even if one or two input signals among the input signals U 1 , U 2 , and U 3 are not given, the output of the
また、本実施形態のループフィルタ6は、各入力信号U1,U2,U3に対応して3箇所に量子化雑音阻止帯域を形成するとともに、2つの量子化雑音阻止帯域同士の間の帯域の雑音レベルを、他の帯域の雑音レベルよりも低くなるように抑圧するフィルタ特性とされている。
このため、各量子化雑音阻止帯域同士が繋がったように現れ、図5中の(a)及び図5中の(b)に示すように、量子化雑音が抑制されている帯域が、入力信号U1,U2,U3を含んだ比較的広い帯域として現れている。Further, the
Therefore, each quantization noise blocking band appears as if they are connected to each other, and as shown in (a) in FIG. 5 and (b) in FIG. 5, the band in which the quantization noise is suppressed is the input signal. It appears as a relatively wide band including U 1 , U 2 , and U 3 .
〔第3実施形態について〕
図6は、第3実施形態に係るΔΣ変調器の構成を示すブロック図である。
本実施形態のΔΣ変調器1は、フィルタ回路10を構成する第1フィルタ15及び第2フィルタ16が直列に接続されている点で上記第1実施形態と相違している。[About the third embodiment]
FIG. 6 is a block diagram showing a configuration of the ΔΣ modulator according to the third embodiment.
The
本実施形態のフィルタ回路10は、第1実施形態と同様、入力信号U1の周波数帯域を含む第1通過帯域、及び入力信号U2の周波数帯域を含む第2通過帯域を有する雑音伝達関数NTF(z)となるように設定されている。Similar to the first embodiment, the
フィルタ回路10の雑音伝達関数NTF(z)は、上述したように、分母及び分子がzの多項式となっており、より低次の多項式の積で表現することができる。つまり、上記式(4)は、より低次とされた複数の多項式の積として表すことができる。
As described above, the noise transfer function NTF (z) of the
下記式(6)は、上記式(4)に示す雑音伝達関数NTF(z)を複数の多項式の積として表したときの一例を示している。 The following equation (6) shows an example when the noise transfer function NTF (z) shown in the above equation (4) is expressed as a product of a plurality of polynomials.
式(6)では、n次のフィルタ回路10の雑音伝達関数NTF(z)を、2次のフィルタの伝達関数を表す部分分数に分解しこれらの積として表した場合を示している。式(6)中、C1,C2,・・D1,D2,・・は、各多項式において分母及び分子を構成している各項の係数である。
このように、フィルタ回路10の雑音伝達関数NTF(z)は、高次のフィルタとして設計した後に、複数の2次のフィルタの伝達関数の積として表すことができる。Equation (6) shows a case where the noise transfer function NTF (z) of the nth-
As described above, the noise transfer function NTF (z) of the
本実施形態のフィルタ回路10は、4次のIIRフィルタとされている。
本実施形態では、4次のIIRフィルタであるフィルタ回路10の雑音伝達関数NTF(z)が、2次のIIRフィルタを表す2つの伝達関数の積とされ、この2つの伝達関数が、第1フィルタ15の伝達関数L1、及び第2フィルタ16の伝達関数L2として設定されている。The
In the present embodiment, the noise transfer function NTF (z) of the
これにより、第1フィルタ15の出力が与えられる第2フィルタ16は、入力信号U1の周波数帯域を含む第1通過帯域と、入力信号U2の周波数帯域を含む第2通過帯域とを有する雑音伝達関数NTF(z)とされた4次のIIRフィルタとしての出力を第2加算器11に与える。As a result, the
本実施形態のΔΣ変調器1においても、第1実施形態と同様、周波数の異なる複数の入力信号U1,U2を受け付け、互いに干渉させることなく入力信号U1,U2を単一の出力信号Vに含めて出力することができる。
また、一方の入力信号が与えられないとしてもループフィルタ6には第1加算器5の出力が与えられる。よって、例えば、ループフィルタ6を構成する各フィルタ15,16の設定パラメータを、与えられた入力信号に対応した設定パラメータに変更する等、適切に対応することができる。Similar to the first embodiment, the
Further, even if one of the input signals is not given, the output of the
また、本実施形態のフィルタ回路10においても、複数のフィルタ(第1フィルタ15及び第2フィルタ16)を用いて構成したので、複数の通過帯域を有するというフィルタ回路10の特性を、第1フィルタ15及び第2フィルタ16によって実現することができる。よって、フィルタ回路10全体としての雑音伝達関数NTF(z)の次数に対して、第1フィルタ15及び第2フィルタ16の伝達関数の次数を下げることができる。これにより、高次のフィルタを構成したとしても、フィルタ回路10の処理負荷を抑制することができる。
Further, since the
〔無線通信装置について〕
図7は、ΔΣ変調器を用いた無線通信機の例を示すブロック図である。図7中の(a)は、上述のΔΣ変調器1を用いた無線通信機の一例を示すブロック図である。図7中の(a)中、無線通信装置20は、複数の直交変調部(一次変調器)21,22と、ΔΣ変調器(二次変調器)1と、第1バンドバスフィルタ25と、第2バンドパスフィルタ26とを備えている。
複数の直交変調部21,22は、それぞれ、ベースバンド信号I1,Q1,I2,Q2に対して、一次変調として直交変調を行う。複数の直交変調部21,22は、ローカル発信器21a,22aの周波数w1,w2がそれぞれ異なっているため、それぞれ異なる周波数の無線信号(RF信号)U1,U2を出力する。
複数の無線信号U1,U2は、ΔΣ変調器1への入力信号となる。[About wireless communication equipment]
FIG. 7 is a block diagram showing an example of a wireless communication device using a ΔΣ modulator. (A) in FIG. 7 is a block diagram showing an example of a wireless communication device using the above-mentioned
The plurality of
The plurality of radio signals U 1 and U 2 are input signals to the
ΔΣ変調器1は、複数の無線信号(入力信号)U1,U2に対して、二次変調としてΔΣ変調を行い、複数の無線信号U1,U2を含むパルス信号を出力する。ΔΣ変調器1の出力信号は、伝送路24を介して、両バンドパスフィルタ25,26それぞれに与えられる。
バンドパスフィルタ25,26は、両無線信号U1,U2に対応して設けられている。第1バンドパスフィルタ25は、無線信号U1を通過させる通過帯域を持つ。また、第2バンドパスフィルタ26は、無線信号U2を通過させる通過帯域を持つ。
第1バンドパスフィルタ25によって、無線信号U1の帯域外の雑音が除去される。また、第2バンドパスフィルタ26によって、無線信号U2の帯域外の雑音が除去される。The
The
The first
第1バンドパスフィルタ25から出力された無線信号U1は、パワーアンプ31によって増幅され、アンテナ32から出力される。
第2バンドパスフィルタ26から出力された無線信号U2は、パワーアンプ33によって増幅され、アンテナ34から出力される。The radio signal U 1 output from the
The radio signal U 2 output from the
この無線通信装置20では、周波数の異なる複数の無線信号を同時に出力するデュアルバンドモード(マルチバンドモード)で動作することができる。
また、ΔΣ変調器1の出力はデジタル信号であるため、無線信号をデジタル信号として、光ファイバーなどの高速伝送路24で遠方まで伝送することが可能である。
また、一つのデジタルデータストリーム中に複数の無線信号を含めることができるため、複数の無線信号を一本の伝送路24で送信することができる。The
Further, since the output of the
Further, since a plurality of radio signals can be included in one digital data stream, the plurality of radio signals can be transmitted by one
図7中の(b)は、ΔΣ変調器1を用いた無線通信機の他の例を示すブロック図である。
本例では、ΔΣ変調器1の後段には、第1バンドパスフィルタ25が設けられているが、第2バンドパスフィルタ26が設けられていない点において、図7中の(a)の例と相違している。
図7中の(b)の無線通信装置20における第1バンドパスフィルタ25は、複数の無線信号U1,U2を共に通過させる通過帯域を持つ。第1バンドパスフィルタ25によって、複数の無線信号U1,U2の帯域外の雑音が除去される。(B) in FIG. 7 is a block diagram showing another example of a wireless communication device using the
In this example, the
The
例えば、図2や図6にて示したように、複数の無線信号U1,U2の間の帯域の雑音レベルが無線信号U1,U2の信号レベルに対して十分に低い場合、1つの第1バンドパスフィルタ25で、複数の無線信号U1,U2の帯域外の雑音を除去するように構成することができる。複数の無線信号U1,U2の間に存在する雑音レベルが十分低く除去する必要性がないからである。For example, as shown in FIGS. 2 and 6, when the noise level in the band between the plurality of radio signals U 1 and U 2 is sufficiently lower than the signal levels of the radio signals U 1 and U 2 , 1 The first
このように本実施形態のΔΣ変調器1が有するループフィルタ6は、2つの量子化雑音阻止帯域同士の間の帯域の雑音レベルを、他の帯域の雑音レベルよりも低くなるように抑圧するフィルタ特性とされているので、互いに隣り合う無線信号U1,U2が含まれている量子化雑音阻止帯域同士の間の帯域の雑音を除去する必要がある場合に、当該雑音を除去する処理を簡略化することができる。As described above, the
なお、上記図7中の(a)及び図7中の(b)に示した無線通信装置20に用いられるΔΣ変調器1は、上述した第1~第3実施形態のΔΣ変調器1のいずれを用いてもよい。
第2実施形態のΔΣ変調器1は、3つの入力信号を受け付けることが可能であるが、2つの無線信号U1,U2を受け付けることができる。この場合、ループフィルタ6を構成する各フィルタ15,16,17の設定パラメータを無線信号U1,U2に対応した設定パラメータに変更すれば、無線信号U3が与えられなかった場合にも、各フィルタ15,16,17の能力を無線信号U1,U2に用いることができ、各フィルタ15,16,17の能力を無駄なく利用することができる。The
The
〔その他〕
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
また、上記各実施形態では、フィルタ回路10が2つ、又は3つのフィルタを用いて構成した場合を例示したが、より多数のフィルタを用いて構成してもよい。
本発明の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。〔others〕
It should be noted that the embodiments disclosed this time are exemplary in all respects and are not restrictive.
Further, in each of the above embodiments, the case where the
The scope of the present invention is shown by the scope of claims, not the above-mentioned meaning, and is intended to include the meaning equivalent to the scope of claims and all modifications within the scope.
1 変調器
2a,2b,2c 入力ポート
4 出力ポート
5 第1加算器
6 ループフィルタ
7 量子化器
8 経路
9 差分器
10 フィルタ回路
11 第2加算器
15 第1フィルタ
16 第2フィルタ
17 第3フィルタ
18 第3加算器
19 制御部
20 無線通信装置
21,22 直交変調部
21a,22a ローカル発信器
24 伝送路
25 第1バンドバスフィルタ
26 第2バンドパスフィルタ
31 パワーアンプ
32 アンテナ
33 パワーアンプ
34 アンテナ1
Claims (10)
前記第1加算器の出力が与えられるループフィルタと、
前記ループフィルタの出力を量子化する量子化器と、
を備え、
前記ループフィルタは、前記量子化器の出力をフィードバック信号として受け付け、前記複数の入力信号それぞれの周波数近傍の雑音を阻止する
ΔΣ変調器。 A first adder that adds multiple input signals with different frequencies,
A loop filter to which the output of the first adder is given, and
A quantizer that quantizes the output of the loop filter,
Equipped with
The loop filter is a delta-sigma modulator that receives the output of the quantizer as a feedback signal and blocks noise in the vicinity of the frequency of each of the plurality of input signals.
前記内部フィルタ回路は、直列に接続された複数のフィルタによって構成されている
請求項1に記載のΔΣ変調器。 The loop filter includes an internal filter circuit to which a difference between the output of the first adder and the feedback signal is given.
The ΔΣ modulator according to claim 1, wherein the internal filter circuit is composed of a plurality of filters connected in series.
前記内部フィルタ回路は、並列に接続された複数のフィルタによって構成されている
請求項1に記載のΔΣ変調器。 The loop filter includes an internal filter circuit to which a difference between the output of the first adder and the feedback signal is given.
The ΔΣ modulator according to claim 1, wherein the internal filter circuit is composed of a plurality of filters connected in parallel.
請求項2又は請求項3に記載のΔΣ変調器。 The ΔΣ modulator according to claim 2, wherein the internal filter circuit has a pass band in the vicinity of the frequency of each of the plurality of input signals.
請求項4に記載のΔΣ変調器。 The ΔΣ modulator according to claim 4, wherein the loop filter includes a second adder that outputs the addition result of the output of the first adder and the output of the internal filter circuit as the output of the loop filter. ..
請求項1から請求項5のいずれか一項に記載のΔΣ変調器。 The loop filter sets the noise level of the band between the noise blocking bands adjacent to each other among the noise blocking bands that block the noise near the frequency of each of the plurality of input signals, among the noise blocking bands adjacent to each other. The ΔΣ modulator according to any one of claims 1 to 5, which suppresses the noise level to be lower than the noise level in a band other than the intervening band.
前記量子化器の出力が与えられる送信部と、を備えている
送信機。 The ΔΣ modulator according to any one of claims 1 to 6.
A transmitter comprising a transmitter to which the output of the quantizer is given.
周波数の異なる複数の入力信号を加算する第1加算器と、
前記第1加算器の出力が与えられるループフィルタと、
前記ループフィルタの出力を量子化する量子化器と、
を備え、
前記ループフィルタは、前記量子化器の出力をフィードバック信号として受け付け、前記複数の入力信号それぞれの周波数近傍の雑音を阻止する
半導体集積回路。 A semiconductor integrated circuit used in a delta-sigma modulator that performs delta-sigma modulation on multiple input signals with different frequencies.
A first adder that adds multiple input signals with different frequencies,
A loop filter to which the output of the first adder is given, and
A quantizer that quantizes the output of the loop filter,
Equipped with
The loop filter is a semiconductor integrated circuit that receives the output of the quantizer as a feedback signal and blocks noise near the frequency of each of the plurality of input signals.
前記周波数の異なる複数の入力信号を加算する第1加算ステップと、
前記第1加算ステップによる出力に対してループフィルタ処理を行うフィルタステップと、
前記フィルタステップによる出力を量子化する量子化ステップと、
を含み、
前記フィルタステップは、前記量子化ステップによる出力をフィードバック信号として受け付け、前記複数の入力信号それぞれの周波数近傍の雑音を阻止するループフィルタによって前記ループフィルタ処理を行う
処理方法。 It is a processing method for performing delta-sigma modulation on multiple input signals with different frequencies.
The first addition step of adding a plurality of input signals having different frequencies, and
A filter step that performs loop filtering processing on the output from the first addition step, and
A quantization step that quantizes the output of the filter step,
Including
The filter step is a processing method in which the output from the quantization step is received as a feedback signal, and the loop filter processing is performed by a loop filter that blocks noise in the vicinity of the frequency of each of the plurality of input signals.
コンピュータに
周波数の異なる複数の前記入力信号を加算したデータを出力する第1加算ステップと、
前記第1加算ステップによる出力に対してループフィルタ処理を行うフィルタステップと、
前記フィルタステップによる出力を量子化する量子化ステップと、
を含む処理を実行させるコンピュータプログラムであり、
前記フィルタステップは、前記量子化ステップによる出力をフィードバックデータとして受け付け、前記複数の入力信号それぞれの周波数近傍の雑音を阻止するループフィルタによって前記ループフィルタ処理を行う
コンピュータプログラム。 It is a computer program for causing a computer to execute a process for performing delta-sigma modulation on data representing a plurality of input signals having different frequencies.
The first addition step of outputting the data obtained by adding the plurality of input signals having different frequencies to the computer, and
A filter step that performs loop filtering processing on the output from the first addition step, and
A quantization step that quantizes the output of the filter step,
Is a computer program that executes processing including
The filter step is a computer program that receives the output from the quantization step as feedback data and performs the loop filter processing by a loop filter that blocks noise near the frequency of each of the plurality of input signals.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016255766 | 2016-12-28 | ||
| JP2016255766 | 2016-12-28 | ||
| PCT/JP2017/039412 WO2018123250A1 (en) | 2016-12-28 | 2017-10-31 | Δς modulator, transmitter, semiconductor integrated circuit, processing method, and computer program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018123250A1 JPWO2018123250A1 (en) | 2019-10-31 |
| JP6996517B2 true JP6996517B2 (en) | 2022-01-17 |
Family
ID=62707408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018558855A Active JP6996517B2 (en) | 2016-12-28 | 2017-10-31 | Delta-sigma modulators, transmitters, semiconductor integrated circuits, processing methods, and computer programs |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6996517B2 (en) |
| WO (1) | WO2018123250A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6973503B2 (en) * | 2017-12-08 | 2021-12-01 | 住友電気工業株式会社 | Delta-sigma modulators, transmitters, semiconductor integrated circuits, and computer programs |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014165846A (en) | 2013-02-27 | 2014-09-08 | Sumitomo Electric Ind Ltd | Δς modulator and communication device |
-
2017
- 2017-10-31 WO PCT/JP2017/039412 patent/WO2018123250A1/en not_active Ceased
- 2017-10-31 JP JP2018558855A patent/JP6996517B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014165846A (en) | 2013-02-27 | 2014-09-08 | Sumitomo Electric Ind Ltd | Δς modulator and communication device |
Non-Patent Citations (4)
| Title |
|---|
| Georgi T. Tsenov et al.,Higher Order Sigma-Delta Modulator Loopfilter Paralel Form Representation In Z And S Domain,Nonlinear Dynamics and Synchronization (INDS) & 16th Int'1 Symposium on Theoretical Electrical Engineering (ISTET), 2011 Joint 3rd Int'1 Workshop on,2011年07月,pp.1-5 |
| Jiqin He et al.,Dual-band Transmitters Based on Lowpass and Bandpass Delta-Sigma Modulators,2016 IEEE International Conference on Microwave and Millimeter Wave Technology (ICMMT),2016 IEEE International Conference on,2016年06月,pp.590-592 |
| Takashi Maehata et al.,Concurrent Dual-band 1-bit Digital Transmitter Using Band-Pass Delta-Sigma Mdoulator,Proceedings of the 8th European Microwave Integrated Circuits Conference,2013年10月,pp.552-555 |
| Toru Kitayabu et al.,Concurrent dual-band transmitter architecture for spectrum aggregation system,2010 IEEE Radio and Wireless Symposium (RWS),2010年01月,pp.689-692 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2018123250A1 (en) | 2019-10-31 |
| WO2018123250A1 (en) | 2018-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5598561B2 (en) | ΔΣ modulator and communication device | |
| US6842129B1 (en) | Delta-sigma analog-to-digital converter | |
| DE602004010839T2 (en) | FREQUENCY AGILER ERROR | |
| Kalathil et al. | Efficient design of non-uniform cosine modulated filter banks for digital hearing aids | |
| US20050099327A1 (en) | Delta-sigma digital-to-analog converter assembly | |
| Sudharman et al. | Design of power efficient variable bandwidth non-maximally decimated FRM filters for wideband channelizer | |
| JP6996517B2 (en) | Delta-sigma modulators, transmitters, semiconductor integrated circuits, processing methods, and computer programs | |
| JP7006689B2 (en) | Delta-sigma modulators, transmitters, semiconductor integrated circuits, distortion compensation methods, systems, and computer programs | |
| JP6635193B2 (en) | Filter device | |
| DE102014106389A1 (en) | NOISE GENERATOR N-TER ORDER | |
| CN111010146A (en) | A signal reconstruction structure based on fast filter bank and its design method | |
| JP6973503B2 (en) | Delta-sigma modulators, transmitters, semiconductor integrated circuits, and computer programs | |
| KR101463034B1 (en) | Parallel processing sigma delta modulator and design method thereof | |
| JP6623914B2 (en) | Transmission system, transmission device, and communication system | |
| JP6458354B2 (en) | Method for manufacturing distortion compensation device | |
| JP2014225922A (en) | Δς modulator and communication device | |
| CN108683420A (en) | A kind of lossless DSD signal number raising frequency algorithms | |
| CN112913148B (en) | Signal Processors for Broadband Applications | |
| DE102009024284A1 (en) | Digital RF modulator with sigma-delta based notch filter | |
| US10848176B1 (en) | Digital delta-sigma modulator with non-recursive computation of residues | |
| JP2007243394A (en) | Signal processing device | |
| Ohno | Delta-Sigma Modulators for Constant Envelop Transmissions with Guaranteed Stability | |
| Khitouni et al. | New decimation filter design for a/d sigma delta converter | |
| JP2008244507A (en) | Deemphasis circuit and receiver | |
| WO2016010413A1 (en) | Baseband modulation for wireless communication platform |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6996517 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |