JP7017202B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP7017202B2 JP7017202B2 JP2017140705A JP2017140705A JP7017202B2 JP 7017202 B2 JP7017202 B2 JP 7017202B2 JP 2017140705 A JP2017140705 A JP 2017140705A JP 2017140705 A JP2017140705 A JP 2017140705A JP 7017202 B2 JP7017202 B2 JP 7017202B2
- Authority
- JP
- Japan
- Prior art keywords
- functional surface
- semiconductor device
- support member
- convex portion
- conduction support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
半導体素子が内蔵された半導体装置においては、前記半導体素子への導通経路を構成し、且つ前記半導体素子を支持する導通支持部材が用いられる。特許文献1には、従来の半導体装置の一例が開示されている。この半導体装置においては、前記導通支持部材として金属からなるリードが用いられている。前記半導体素子と前記リードとを導通させる手段としては、Auなどからなる複数のワイヤが用いられている。
In a semiconductor device having a built-in semiconductor element, a conduction support member that constitutes a conduction path to the semiconductor element and supports the semiconductor element is used.
前記半導体装置の製造工程においては、前記複数のワイヤをボンディングする工程を実行する。このボンディング工程は、前記複数のワイヤについて順次行われ、前記複数のワイヤに対して一括して実行できない。このため、前記半導体装置の製造効率向上が阻害される。また、前記ワイヤは、比較的細いため、前記半導体装置の製造工程や前記半導体装置の使用時において、意図せず切断したり剥離したりするおそれがある。 In the manufacturing process of the semiconductor device, the step of bonding the plurality of wires is executed. This bonding step is sequentially performed on the plurality of wires, and cannot be performed collectively on the plurality of wires. Therefore, the improvement of the manufacturing efficiency of the semiconductor device is hindered. Further, since the wire is relatively thin, it may be unintentionally cut or peeled off during the manufacturing process of the semiconductor device or when the semiconductor device is used.
本発明は、上記した事情のもとで考え出されたものであって、製造効率を高めるとともに、前記半導体素子と前記導通支持部材とをより確実に接合することが可能な半導体装置を提供することをその課題とする。 The present invention has been conceived under the above circumstances, and provides a semiconductor device capable of increasing manufacturing efficiency and more reliably joining the semiconductor element and the conduction support member. That is the issue.
本発明の第1の側面によって提供される半導体装置は、機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、前記半導体素子と前記導通支持部材の少なくとも一部とを覆う樹脂パッケージと、を備える半導体装置であって、前記半導体素子は、前記機能面に形成され、前記機能面が向く方向に突出する機能面側凸部を具備する機能面側電極を有しており、前記機能面側電極の前記機能面側凸部と前記導通支持部材とは一体となっており、前記機能面側凸部と前記導通支持部材との境界には前記機能面が向く方向と交差する方向に盛り上がった隆起部が形成されていることを特徴とする。 The semiconductor device provided by the first aspect of the present invention supports a semiconductor element having a functional surface on which a functional circuit is formed and a back surface facing the opposite side to the functional surface, the semiconductor element, and the semiconductor. A semiconductor device comprising a conduction support member that conducts with an element and a resin package that covers the semiconductor element and at least a part of the continuity support member. The semiconductor element is formed on the functional surface and has the function. It has a functional surface side electrode provided with a functional surface side convex portion that protrudes in a direction facing the surface, and the functional surface side convex portion of the functional surface side electrode and the conduction support member are integrated. The boundary between the convex portion on the functional surface side and the conduction support member is characterized in that a raised portion is formed in a direction intersecting the direction in which the functional surface faces.
本発明の好ましい実施の形態においては、前記機能面側凸部および前記導通支持部材はCuからなる。 In a preferred embodiment of the present invention, the functional surface side convex portion and the conduction support member are made of Cu.
本発明の好ましい実施の形態においては、前記機能面側電極は、前記機能面に接する基材層を有しており、前記機能面側凸部と前記基材層とは、平面視において互いに重ならない。 In a preferred embodiment of the present invention, the functional surface side electrode has a base material layer in contact with the functional surface, and the functional surface side convex portion and the base material layer overlap each other in a plan view. It doesn't become.
本発明の好ましい実施の形態においては、前記機能面側電極は、前記基材層上に積層された下地層と、前記下地層上に積層された再配線層と、を有し、前記機能面側凸部は、前記再配線層上に形成されている。 In a preferred embodiment of the present invention, the functional surface side electrode has a base layer laminated on the base layer and a rewiring layer laminated on the base layer, and has the functional surface. The side convex portion is formed on the rewiring layer.
本発明の好ましい実施の形態においては、前記機能面を覆い、且つ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備え、前記再配線層は、平面視において前記パッシベーション膜と重なり、前記機能面側凸部は、平面視において前記パッシベーション膜と重なる。 In a preferred embodiment of the present invention, the passivation film covering the functional surface and having a through hole for allowing the functional surface side electrode to reach the functional surface is provided, and the rewiring layer is the same in a plan view. It overlaps with the passivation film, and the convex portion on the functional surface side overlaps with the passivation film in a plan view.
本発明の第2の側面によって提供される半導体装置は、機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、前記半導体素子と前記導通支持部材の少なくとも一部とを覆う樹脂パッケージと、を備える半導体装置であって、前記半導体素子は、前記機能面に形成され、最も前記導通支持部材側に配置される再配線層を具備するた機能面側電極を有しており、前記導通支持部材は、前記機能面側電極に向かって突出する導通支持部材側凸部を有しており、前記導通支持部材の前記導通支持部材側凸部と前記機能面側電極の前記再配線層とは一体となっており、前記導通支持部材側凸部と前記再配線層との境界には前記機能面が向く方向と交差する方向に盛り上がった隆起部が形成されていることを特徴とする。 The semiconductor device provided by the second aspect of the present invention supports a semiconductor element having a functional surface on which a functional circuit is formed and a back surface facing the opposite side to the functional surface, the semiconductor element, and the semiconductor. A semiconductor device comprising a conduction support member that conducts with an element and a resin package that covers the semiconductor element and at least a part of the continuity support member. The semiconductor element is formed on the functional surface and is most described. The conduction support member has a functional surface side electrode provided with a rewiring layer arranged on the conduction support member side, and the conduction support member has a conduction support member side convex portion protruding toward the functional surface side electrode. The convex portion on the conduction support member side of the conduction support member and the rewiring layer of the functional surface side electrode are integrated, and at the boundary between the convex portion on the conduction support member side and the rewiring layer. Is characterized in that a raised portion is formed in a direction intersecting the direction in which the functional surface faces.
本発明の好ましい実施の形態においては、前記導通支持部材側凸部および前記再配線層はCuからなる。 In a preferred embodiment of the present invention, the convex portion on the conduction support member side and the rewiring layer are made of Cu.
本発明の好ましい実施の形態においては、前記機能面側電極は、前記機能面に接する基材層を有しており、前記導通支持部材側凸部と前記基材層とは、平面視において互いに重ならない。 In a preferred embodiment of the present invention, the functional surface side electrode has a base material layer in contact with the functional surface, and the conduction support member side convex portion and the base material layer are mutually formed in a plan view. Do not overlap.
本発明の好ましい実施の形態においては、前記機能面を覆い、且つ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備え、前記再配線層は、平面視において前記パッシベーション膜と重なり、前記導通支持部材側凸部は、平面視において前記パッシベーション膜と重なる。 In a preferred embodiment of the present invention, the passivation film covering the functional surface and having a through hole for allowing the functional surface side electrode to reach the functional surface is provided, and the rewiring layer is the same in a plan view. It overlaps with the passivation film, and the convex portion on the conduction support member side overlaps with the passivation film in a plan view.
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、周囲部分よりも厚さが厚い部分によって構成されている。 In a preferred embodiment of the present invention, the convex portion on the conduction support member side is composed of a portion having a thickness thicker than the peripheral portion.
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、前記導通支持部材側凸部が突出する方向に貫通する貫通孔を有する。 In a preferred embodiment of the present invention, the conduction support member side convex portion has a through hole penetrating in the direction in which the conduction support member side convex portion protrudes.
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、前記導通支持部材の一部が折り曲げられて形成されている。 In a preferred embodiment of the present invention, the conduction support member side convex portion is formed by bending a part of the conduction support member.
本発明の好ましい実施の形態においては、前記導通支持部材は、リードであり、前記リードのうち前記半導体素子を支持する側の面とは反対側の面には、凹凸状の部分が形成されている。 In a preferred embodiment of the present invention, the conduction support member is a lead, and an uneven portion is formed on the surface of the lead opposite to the surface on the side that supports the semiconductor element. There is.
本発明の好ましい実施の形態においては、前記半導体素子は、複数の前記機能面側電極を有する。 In a preferred embodiment of the invention, the semiconductor device has the functional surface side electrodes.
本発明の好ましい実施の形態においては、前記半導体装置は、前記半導体素子の裏面に固定された放熱部材をさらに備えており、前記放熱部材のうち前記半導体素子に固定された面とは反対側の面は、前記樹脂パッケージから露出している。 In a preferred embodiment of the present invention, the semiconductor device further includes a heat radiating member fixed to the back surface of the semiconductor element, which is on the side of the heat radiating member opposite to the surface fixed to the semiconductor element. The surface is exposed from the resin package.
本発明の好ましい実施の形態においては、前記半導体素子は、前記裏面に形成された金属層を有しており、前記半導体素子の前記金属層と前記放熱部材とは接合されて一体となっている。 In a preferred embodiment of the present invention, the semiconductor element has a metal layer formed on the back surface thereof, and the metal layer of the semiconductor element and the heat radiating member are joined and integrated. ..
本発明の好ましい実施の形態においては、前記金属層および前記放熱部材はCuからなる。 In a preferred embodiment of the present invention, the metal layer and the heat radiating member are made of Cu.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the invention will be more apparent by the detailed description given below with reference to the accompanying drawings.
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
図1~図6は、本発明の第一実施形態に基づく半導体装置を示している。本実施形態の半導体装置A1は、リード101~107、半導体素子300および封止樹脂400を備えている。
1 to 6 show a semiconductor device based on the first embodiment of the present invention. The semiconductor device A1 of the present embodiment includes leads 101 to 107, a
図1は、半導体装置A1を示す平面図である。図2は、半導体装置A1を示す底面図である。図3は、半導体装置A1を示す正面図である。図4は、半導体装置A1を示す側面図である。図5は、図1のV-V線に沿う断面図である。図6は、半導体装置A1を示す要部拡大断面図である。 FIG. 1 is a plan view showing the semiconductor device A1. FIG. 2 is a bottom view showing the semiconductor device A1. FIG. 3 is a front view showing the semiconductor device A1. FIG. 4 is a side view showing the semiconductor device A1. FIG. 5 is a cross-sectional view taken along the line VV of FIG. FIG. 6 is an enlarged cross-sectional view of a main part showing the semiconductor device A1.
リード101~107は、本発明で言う導通支持部材の一例である。リード101~107は、半導体素子300と半導体装置A1外との導通経路を構成するとともに、半導体素子300を支持している。リード101~107は、金属からなり、Cu、Niのいずれか、またはこれらの合金や42アロイなどからなる。また、リード101~107の表面に、Ti、Ag、Pd、Auなどのめっき層を設けてもよいが、後述する対向部110の接合面113のうち半導体素子300の機能面側電極330に接合される領域には、めっき層を設けない。本実施形態においては、リード101~107が、Cuからなる場合を例に説明する。リード101~107の厚さは特に限定されないが、たとえば50μm~500μm、好ましくは100μm~150μmである。
リード101~107は、それぞれが、対向部110および端子部120を有している。対向部110は、平面視において半導体素子300と重なっており、後述する半導体素子300の機能面側電極330と対向する部分である。端子部120は、封止樹脂400から露出しており、半導体装置A1を回路基板などに実装するために用いられる。図3および図5に示すように、リード101~107は、対向部110と端子部120との間に屈曲部を有している。また、リード101は、2つの端子部120を有している。
Each of the
図5に示すように、対向部110は、接合面113および裏面114を有している。接合面113は、半導体素子300の機能面側電極330に対面する面であり、機能面側電極330に接合されている。裏面114は、接合面113とは反対側を向く面である。図2および図6に示すように、対向部110の裏面114は、凹凸状とされている。この凹凸状部分の深さは、たとえば20μm程度である。
As shown in FIG. 5, the facing
本実施形態においては、図1に示すように、リード101、リード104およびリード106の端子部120が、図中左方に突出している。また、リード102、リード103、リード105およびリード107の端子部120が、図中右方に突出している。リード101の対向部110は、比較的大型である。リード102およびリード103の対向部110は、リード101の対向部110よりも小型であり、y方向に並んでいる。リード101の対向部110とリード102およびリード103の対向部110とは、x方向に並んでいる。リード104、リード105、リード106およびリード107の対向部110は、比較的小型である。リード106およびリード107の対向部110がx方向中央寄りにおいてx方向に並んで配置されている。リード104およびリード105の対向部110は、リード106およびリード107の対向部110を挟んでx方向両側に配置されている。
In the present embodiment, as shown in FIG. 1, the
半導体素子300は、半導体装置A1の機能を発揮する素子であり、その種類は特に限定されないが、トランジスタ、ダイオード、LSIなど種々の素子を選択できる。図5に示すように、半導体素子300は、機能面310および裏面320を有している。機能面310は、半導体素子300の機能を実現する機能回路(図示略)が形成された面である。裏面320は、機能面310とは反対側を向く面である。半導体素子300は、たとえばSiなどからなるウエハから製造される。
The
半導体素子300は、複数の機能面側電極330、パッシベーション膜340および保護膜350を有している。
The
複数の機能面側電極330は、機能面310に形成されており、リード101~107に各別に導通している。本実施形態においては、リード101~リード107に対応して7つの機能面側電極330が形成されている。これらの機能面側電極330は、大きさや配置が異なるものの、基本的な構成は共通している。
The plurality of functional
本実施形態においては、図1に示すように、リード101の対向部110に対向する機能面側電極330は、比較的大型であり、y方向を長手方向とする平面視長矩形状である。リード102およびリード103の対向部110と対向する2つの機能面側電極330は、平面視略正方形状であり、y方向に並んでいる。リード101の対向部110に対向する機能面側電極330とリード102およびリード103の対向部110に対向する2つの機能面側電極330とは、x方向に並んでいる。リード104、リード105、リード106およびリード107の対向部110に対向する4つの機能面側電極330は、比較的小型であり、平面視略正方形状である。リード106およびリード107の対向部110に対向する2つの機能面側電極330がx方向中央寄りにおいてx方向に並んで配置されている。リード104およびリード105の対向部110に対向する2つの機能面側電極330は、リード106およびリード107の対向部110を挟んでx方向両側に配置されている。
In the present embodiment, as shown in FIG. 1, the functional
図1、図5および図6に示すように、機能面側電極330は、基材層331、下地層332、再配線層333、および機能面側凸部334を有している。
As shown in FIGS. 1, 5 and 6, the functional
基材層331は、機能面310に接しており、機能面310の前記機能回路の適所に直接導通する部分である。基材層331は、たとえばAlからなる。基材層331の厚さは、たとえば0.1μm~10μmである。
The
ここで、パッシベーション膜340および保護膜350について説明する。パッシベーション膜340は、半導体素子300の主体であるSiに過度な力が負荷されることを防止するためのものであり、たとえばSiNなどの絶縁材料からなる。パッシベーション膜340の厚さは、たとえば200nm~3μmである。保護膜350は、パッシベーション膜340上に積層されており、半導体素子300の主体であるSiに過度な力が負荷されることを防止したり、再配線層333の形成を容易化するためのものである。保護膜350は、たとえばポリイミドなどの絶縁材料からなる。保護膜350の厚さは、たとえば5μm程度である。
Here, the
パッシベーション膜340には、貫通孔341が形成されている。貫通孔341は、機能面側電極330の基材層331を露出させるために設けられている。本実施形態においては、パッシベーション膜340のうち貫通孔341の周辺部分が、基材層331の端縁を覆っている。保護膜350には、貫通孔351が形成されている。貫通孔351は、平面視において貫通孔341と一致しており、機能面側電極330の基材層331を露出させるために設けられている。
A through
機能面側電極330の説明に戻る。下地層332は、再配線層333を形成するための下地をなす層である。下地層332は、平面視において、機能面側電極330の形状に一致する。すなわち、下地層332は、基材層331のうちパッシベーション膜340および保護膜350から露出した部分と、パッシベーション膜340の貫通孔341、保護膜350の貫通孔351および保護膜350の適所を覆っている。下地層332は、たとえばTi、TiWおよびTaなどからなる。下地層332の厚さは、100nm程度である。
Returning to the description of the functional
再配線層333は、機能面側電極330の主体をなす層であり、平面視において基材層331よりも大である。再配線層333の材質は特に限定されないが、本実施形態においては、Cuからなる。再配線層333の厚さは、たとえば10μm程度である。
The
機能面側凸部334は、再配線層333上に形成されており、機能面310が向く方向に突出している。機能面側凸部334の材質は、リード101~107と同じものにする必要がある。本実施形態においては、機能面側凸部334の材質をCuとしている。また、機能面側凸部334の形状は特に限定されないが、本実施形態においては、円柱形状である。機能面側凸部334の大きさは、直径が25μm~200μm、高さが10μm~500μmである。平面視において、機能面側凸部334は、基材層331とは重なっておらず、基材層331を避けた位置に配置されている。また、機能面側凸部334は、平面視においてパッシベーション膜340および保護膜350と重なっている。
The functional surface side
また、本実施形態においては、図1に示すように、リード101、リード102およびリード103の対向部110に対向する3つの機能面側電極330には、複数の機能面側凸部334が形成されている。リード101の対向部110に対向する機能面側凸部334には、4行2列の8個の機能面側凸部334が形成されている。リード102およびリード103の対向部110に対向する機能面側電極330には、2行2列の4個の機能面側凸部334が形成されている。リード104~107の対向部110に対向する機能面側電極330には、1つずつの機能面側凸部334が形成されている。
Further, in the present embodiment, as shown in FIG. 1, a plurality of functional surface side
図6に示すように、各機能面側電極330の機能面側凸部334は、それぞれ、対応する各リード101~107(対向部110)と一体になっている。これは、同じ素材(本実施形態では、ともにCu)である、機能面側凸部334の頂面(接合される前の状態における、再配線層333側を向く面とは反対側を向く面)と対向部110の接合面113とが、後述する接合工程で活性化により接合されて一体となったものである。なお、機能面側凸部334の頂面のすべてが対向部110の接合面113に接合されている必要はない。機能面側凸部334の頂面の面積の30%程度が接合されていれば、十分な強度と導電性が確保される。機能面側凸部334と対向部110との境界(機能面側凸部334の再配線層333側を向く面と頂面とに接続する側面334cと、対向部110の接合面113との境界)には、接合工程で発生したスプラッシュによって、z方向と交差する方向に盛り上がった隆起部334bが形成されている。接合工程では、当該隆起部334bが形成されるまで、押圧力および低周波振動を加えることで、機能面側凸部334の頂面と対向部110の接合面113とを、十分な強度と導電性を有する程度に接合して、一体化させることができる。
As shown in FIG. 6, the functional surface side
封止樹脂400は、半導体素子300の全体と、リード101~107のうち端子部120を除く部分とを覆っている。封止樹脂400は、絶縁性材料からなり、本実施形態においては、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、封止樹脂400は、機能面側凸部334を避けた領域において、対向部110の接合面113と機能面側電極330の再配線層333との間にも充填されている。
The sealing
次に、半導体装置A1の製造方法の一例について、以下に説明する。 Next, an example of the manufacturing method of the semiconductor device A1 will be described below.
まず、図7に示すように、半導体素子300に基材層331を形成する。基材層331は、半導体素子300の機能面310に形成された機能回路(図示略)の適所に導通する。基材層331は、たとえばAlを用いためっきによってパターン形成される。基材層331の厚さは、たとえば0.1μm~10μmである。
First, as shown in FIG. 7, the
次いで、図8に示すように、パッシベーション膜340および保護膜350を形成する。パッシベーション膜340および保護膜350は、たとえばSiN膜およびポリイミド膜を機能面310全面に形成することで、形成される。前記SiN膜の厚さは、たとえば200nm~3μmである。また、前記ポリイミド膜の厚さは、たとえば5μm程度である。そして、エッチングなどのパターニングにより、前記SiN膜および前記ポリイミド膜に基材層331を露出させる貫通孔341および貫通孔351を形成する。これにより、パッシベーション膜340および保護膜350が得られる。
Then, as shown in FIG. 8, the
次いで、図9に示すように、下地層332を形成する。具体的には、基材層331のうちパッシベーション膜340および保護膜350から露出する部分と、貫通孔341および貫通孔351と、保護膜350とを覆うように、厚さが100nm程度のTi、TiWおよびTaなどからなる膜を形成する。製膜方法は特に限定されないが、CVDやスパッタなどを用いることができる。なお、下地層332の形状、大きさおよび配置は、形成すべき機能面側電極330の形状、大きさおよび配置に対応させる。
Next, as shown in FIG. 9, the
次いで、図10に示すように、再配線層333を形成する。再配線層333の形成は、たとえば下地層332を利用した電解メッキによって行う。再配線層333は、たとえばCuからなり、その厚さが10μm程度である。再配線層333の形状、大きさおよび配置は、下地層332と略一致する。
Then, as shown in FIG. 10, the
次いで、図11に示すように、機能面側凸部334を形成する。機能面側凸部334の形成は、たとえばメッキやスパッタリングとパターニングとを組み合わせることによって行う。たとえば、機能面側凸部334の平面視形状に一致する開口を有するマスクを用意し、このマスクを用いてメッキやスパッタリングによってCuを付着させる。または、メッキやスパッタリングによって形成したCu膜に対して、エッチング処理などを施すことにより、機能面側凸部334を形成する。
Next, as shown in FIG. 11, the functional surface side
次いで、図12に示すように、リード101~107の対向部110の接合面113と半導体素子300の複数の機能面側電極330とを接合する。この接合工程においては、たとえば、半導体素子300をテーブル801に固定し、リード101~107の対向部110の裏面114に治具802を押し付ける。治具802の図中下面には複数の突起が形成されている。治具802からリード101~107に、図における下向きに所定の押圧力を加えた状態で、治具802をxy平面内で円を描くように振動させる。この振動は、たとえば超音波と比べて低周波数であり、たとえば100Hz以下である。なお、治具802を固定して、テーブル801から半導体素子300に、図における上向きに所定の押圧力を加えた状態で、テーブル801をxy平面内で円を描くように振動させるようにしてもよい。また、治具802からリード101~107に下向きの押圧力を加え、同時に、テーブル801から半導体素子300に上向きの押圧力を加えた状態で、治具802およびテーブル801を互いに反対方向に、xy平面内で円を描くように振動させるようにしてもよい。また、図12とは上下を逆に、リード101~107を下側、半導体素子300を上側にして、接合を行うようにしてもよい。図12に示すリード101~107と機能面側電極330との接合工程は、常温の大気雰囲気中で行われる。
Next, as shown in FIG. 12, the
図13は、接合工程において、リード101~107の対向部110を半導体素子300の機能面側電極330に近づけている途中の状態を示している。当該接合工程は大気雰囲気中で行われるので、対向部110の接合面113には自然酸化膜110aが形成されており、機能面側電極330の機能面側凸部334の頂面にも自然酸化膜334aが形成されている。
FIG. 13 shows a state in which the facing
図14は、接合工程における接合途中の状態を示している。対向部110と機能面側凸部334との摩擦によって、自然酸化膜110aおよび自然酸化膜334aが削り取られ、対向部110の接合面113および機能面側凸部334の頂面の各接触部分がそれぞれ平坦になって、活性化しつつある。
FIG. 14 shows a state during joining in the joining process. The
図15は、接合工程における接合完了の状態を示している。対向部110の接合面113および機能面側凸部334の頂面の各接触部分の活性化により、対向部110および機能面側凸部334が一体化している。機能面側凸部334と対向部110との境界(機能面側凸部334の側面334cと対向部110の接合面113との境界)には、接合工程で発生したスプラッシュによる隆起部334bが形成されている。当該隆起部334bが形成されるまで、押圧力および低周波振動を加えることで、機能面側凸部334の頂面と対向部110の接合面113とを、十分な強度と導電性を有するように接合して、一体化させることができる。また、対向部110の裏面114は、治具802が押し付けられた痕跡として、凹凸状の形状とされる。
FIG. 15 shows the state of completion of joining in the joining process. The facing
この後は、封止樹脂400を形成するなどの工程を経ることにより、半導体装置A1が得られる。
After that, the semiconductor device A1 is obtained by going through steps such as forming the sealing
次に、半導体装置A1の作用について説明する。 Next, the operation of the semiconductor device A1 will be described.
本実施形態によれば、機能面側凸部334とリード101~107の対向部110とが一体になっている。したがって、機能面側凸部334と対向部110とを接合するために介在するワイヤやはんだなどの接合媒体を必要としない。また、隆起部334bが形成されるまで、押圧力および低周波振動を加えることで、機能面側凸部334の頂面と対向部110の接合面113とを接合して一体化させている。したがって、機能面側凸部334と対向部110との接合強度を高めることができる。また、すべての機能面側凸部334とリード101~107の対向部110との接合を一括して実施することができる。これにより、半導体装置A1の製造効率を向上させることが可能である。また、接合工程は、常温の大気雰囲気中で行われる。したがって、接合工程のための設備を簡略化することができる。
According to the present embodiment, the functional surface side
機能面側凸部334を設けることにより、機能面側電極330とリード101~107の対向部110との接合面積を縮小することが可能である。これにより、接合時において所定の接合圧力を得るために加えるべき力の大きさをより小さくすることができる。これにより、半導体素子300が意図せず損傷することなどを防止することができる。また、機能面側凸部334を設けることにより、半導体素子300の機能面310とリード101~107の対向部110の接合面113との間に、封止樹脂400を確実に充填することが可能である。これにより、半導体装置A1において絶縁されるべき箇所をより確実に絶縁することができる。
By providing the functional surface side
機能面側凸部334が基材層331と平面視において重ならないことにより、半導体素子300の主体をなすSiに接合時の力が過大に負荷されることを回避することができる。また、機能面側凸部334を平面視においてパッシベーション膜340および保護膜350と重ならせることにより、接合時の力をパッシベーション膜340およびお保護膜350によって吸収することができる。
Since the
図16~図24は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。 16 to 24 show other embodiments of the present invention. In these figures, the same or similar elements as those in the above embodiment are designated by the same reference numerals as those in the above embodiment.
図16~図17は、本発明の第二実施形態に基づく半導体装置を示している。図16は、半導体装置A2を示す断面図であり、第一実施形態に基づく半導体装置A1における図5と同様の図である。図17は、半導体装置A2を示す要部拡大断面図であり、第一実施形態に基づく半導体装置A1における図6と同様の図である。半導体装置A2は、機能面側電極330が機能面側凸部334を有しない代わりに、リード101~107が導通支持部材側凸部111を有している点で、第一実施形態に基づく半導体装置A1と異なっている。
16 to 17 show a semiconductor device based on the second embodiment of the present invention. FIG. 16 is a cross-sectional view showing the semiconductor device A2, which is the same as FIG. 5 in the semiconductor device A1 based on the first embodiment. FIG. 17 is an enlarged cross-sectional view of a main part showing the semiconductor device A2, which is the same as FIG. 6 in the semiconductor device A1 based on the first embodiment. The semiconductor device A2 is a semiconductor based on the first embodiment in that the
導通支持部材側凸部111は、リード101~107の対向部110の接合面113に形成されている。導通支持部材側凸部111は、接合面113から機能面側電極330に向かって突出している。導通支持部材側凸部111の形状は特に限定されないが、本実施形態においては、導通支持部材側凸部111は、円柱形状とされている。導通支持部材側凸部111の大きさは、直径がたとえば直径が25μm~200μm、高さが10μm~500μmである。このような導通支持部材側凸部111は、たとえばエッチングによって形成することができる。導通支持部材側凸部111は、平面視において、第一実施形態に基づく半導体装置A1における機能面側凸部334が形成されていた位置に形成されている。つまり、導通支持部材側凸部111は、平面視において、機能面側電極330の基材層331とは重なっておらず、基材層331を避けた位置に配置されている。また、導通支持部材側凸部111は、平面視においてパッシベーション膜340および保護膜350と重なっている。
The
機能面側電極330は、機能面側凸部334を有していない。また、再配線層333の材質は、リード101~107と同じものにする必要がある。本実施形態においては、再配線層333の材質をCuとしている。
The functional
図17に示すように、各リード101~107(対向部110)の各導通支持部材側凸部111は、それぞれ、対応する機能面側電極330の再配線層333と一体になっている。これは、同じ素材(本実施形態では、ともにCu)である、導通支持部材側凸部111の頂面(接合される前の状態における、機能面側電極330側を向く面)と再配線層333の接合面335とが、接合工程で活性化により接合されて一体となったものである。導通支持部材側凸部111と再配線層333との境界(導通支持部材側凸部111の頂面と接合面113とに接続する側面111aと、再配線層333の接合面335との境界)には、接合工程で発生したスプラッシュによって、z方向と交差する方向に盛り上がった隆起部111bが形成されている。
As shown in FIG. 17, each conduction support member side
本実施形態によれば、導通支持部材側凸部111と再配線層333とが一体になっている。したがって、導通支持部材側凸部111と再配線層333とを接合するために介在するワイヤやはんだなどの接合媒体を必要としない。また、導通支持部材側凸部111と再配線層333との接合強度を高めることができる。また、すべての導通支持部材側凸部111と再配線層333との接合を一括して実施することができる。これにより、半導体装置A2の製造効率を向上させることが可能である。また、接合工程は、常温の大気雰囲気中で行われるので、接合工程のための設備を簡略化することができる。
According to the present embodiment, the
導通支持部材側凸部111を設けることにより、機能面側電極330とリード101~107の対向部110との接合面積を縮小することが可能である。これにより、接合時において所定の接合圧力を得るために加えるべき力の大きさをより小さくすることができる。これにより、半導体素子300が意図せず損傷することなどを防止することができる。また、導通支持部材側凸部111を設けることにより、半導体素子300の機能面310とリード101~107の対向部110の接合面113との間に、封止樹脂400を確実に充填することが可能である。これにより、半導体装置A2において絶縁されるべき箇所をより確実に絶縁することができる。
By providing the
導通支持部材側凸部111が基材層331と平面視において重ならないことにより、半導体素子300の主体をなすSiに接合時の力が過大に負荷されることを回避することができる。また、導通支持部材側凸部111を平面視においてパッシベーション膜340および保護膜350と重ならせることにより、接合時の力をパッシベーション膜340およびお保護膜350によって吸収することができる。
Since the
図18~図20は、半導体装置A2の変形例を示している。 18 to 20 show a modification of the semiconductor device A2.
図18に示す変形例においては、導通支持部材側凸部111に貫通孔112が形成されている。貫通孔112は、導通支持部材側凸部111をz方向に貫通している。これにより、導通支持部材側凸部111のうち機能面側電極330に接合される部分は、円環状となっている。
In the modified example shown in FIG. 18, a through
このような変形例によっても、半導体装置A2の製造効率の向上と接合の確実化とを図ることができる。また、貫通孔112を設けることにより、導通支持部材側凸部111と機能面側電極330との接触面積がさらに縮小される。これにより、接合時に、半導体素子300に負荷される力をより小さくすることができる。
Even with such a modification, it is possible to improve the manufacturing efficiency of the semiconductor device A2 and ensure the bonding. Further, by providing the through
図19および図20に示す変形例においては、対向部110の一部が折り曲げられることによって導通支持部材側凸部111が形成されている。図19に示す変形例においては、対向部110の一部がコの字状に折り返されていることにより、導通支持部材側凸部111が形成されている。図20に示す変形例においては、対向部110の一部がクランク状に折り曲げられることにより、導通支持部材側凸部111が形成されている。
In the modified examples shown in FIGS. 19 and 20, the conduction support member side
このような変形例によっても、半導体装置A2の製造効率の向上と接合の確実化とを図ることができる。 Even with such a modification, it is possible to improve the manufacturing efficiency of the semiconductor device A2 and ensure the bonding.
図21~図22は、本発明の第三実施形態に基づく半導体装置を示している。図21は、半導体装置A3を示す断面図であり、第一実施形態に基づく半導体装置A1における図5と同様の図である。図22は、半導体装置A3を示す要部拡大断面図であり、第一実施形態に基づく半導体装置A1における図6と同様の図である。半導体装置A3は、リード101~107に対する半導体素子300の位置が、第一実施形態に基づく半導体装置A1と異なっている。図21に示すように、半導体素子300は、リード101~107の下側に配置されている。
21 to 22 show a semiconductor device based on the third embodiment of the present invention. FIG. 21 is a cross-sectional view showing the semiconductor device A3, which is the same as FIG. 5 in the semiconductor device A1 based on the first embodiment. FIG. 22 is an enlarged cross-sectional view of a main part showing the semiconductor device A3, which is the same as FIG. 6 in the semiconductor device A1 based on the first embodiment. In the semiconductor device A3, the position of the
リード101~107の各対向部110は、接合面113および裏面114を有しているが、第一実施形態のリード101~107とは反対になっており、図21における下側の面が接合面113であって、上側の面が裏面114である。半導体素子300は、各機能面側電極330の機能面側凸部334を、それぞれ対応する各リード101~107の各対向部110の接合面113に接合して一体化させている。
Each of the facing
本実施形態においても、第一実施形態と同様の効果を奏することができる。 Also in this embodiment, the same effect as that of the first embodiment can be obtained.
図23~図24は、半導体装置A3の変形例を示している。 23 to 24 show a modification of the semiconductor device A3.
図23に示す変形例においては、機能面側電極330が機能面側凸部334を有しない代わりに、リード101~107が導通支持部材側凸部111を有している。本変形例は、第二実施形態において、第三実施形態のように、リード101~107に対する半導体素子300の位置を変更したものと考えることもできる。このような変形例によっても、第一実施形態と同様の効果を奏することができる。なお、導通支持部材側凸部111を図18~図20のようにしてもよい。
In the modification shown in FIG. 23, the
図24に示す変形例においては、放熱部材200を備えている。放熱部材200は、半導体素子300に固定されており、半導体素子300からの放熱を促進するためのものである。放熱部材200は、Cu、Al、Feやこれらの合金などの伝熱特性の高い金属からなる。放熱部材200の厚さは特に限定されないが、たとえば50μm~500μm、好ましくは100μm~150μmである。
In the modified example shown in FIG. 24, the
図24に示すように、放熱部材200は、固定面210および裏面220を有している。固定面210は、半導体素子300に対して固定されている。裏面220は、固定面210とは反対側を向く面である。本実施形態においては、裏面220は、封止樹脂400から露出している。
As shown in FIG. 24, the
放熱部材200を半導体素子300に固定する方法は限定されない。例えば、放熱部材200の材質をCuとし、半導体素子300の裏面320にCuからなる金属層を形成して、上述した接合方法(図12~図15参照)と同様にして接合し、半導体素子300の金属層と放熱部材200とを一体化するようにしてもよい。この場合、同一の板状部材から、リード101~リード107と放熱部材200とを形成することができる。また、接合工程の設備を利用できる。また、放熱部材200を半導体素子300に固定するための接合材が必要ない。したがって、製造の効率化を図ることができる。また、半導体素子300の金属層と放熱部材200とが一体化することで、伝熱効率を高めて、半導体素子300からの放熱を促進することができる。
The method of fixing the
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor device according to the present invention is not limited to the above-described embodiment. The specific configuration of each part of the semiconductor device according to the present invention can be freely redesigned.
A1~A3 半導体装置
101~107 リード
110 対向部
110a 自然酸化膜
111 導通支持部材側凸部
111a 側面
111b 隆起部
112 貫通孔
113 接合面
114 裏面
120 端子部
200 放熱部材
210 固定面
220 裏面
300 半導体素子
310 機能面
320 裏面
330 機能面側電極
331 基材層
332 下地層
333 再配線層
334 機能面側凸部
334a 自然酸化膜
334b 隆起部
334c 側面
335 接合面
340 パッシベーション膜
341 貫通孔
350 保護膜
351 貫通孔
400 封止樹脂
801 テーブル
802 治具
A1 to
Claims (17)
前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、
前記半導体素子と前記導通支持部材の少なくとも一部とを覆う樹脂パッケージと、
を備える半導体装置であって、
前記半導体素子は、前記機能面に形成され、前記機能面が向く方向に突出する機能面側凸部を具備する機能面側電極を有しており、
前記機能面側電極の前記機能面側凸部と前記導通支持部材とは直接接して一体となっており、前記機能面側凸部と前記導通支持部材との境界には前記機能面が向く方向と交差する方向に盛り上がった隆起部が形成されている、
ことを特徴とする半導体装置。 A semiconductor device having a functional surface on which a functional circuit is formed and a back surface facing the opposite side to the functional surface,
A conduction support member that supports the semiconductor element and conducts to the semiconductor element,
A resin package that covers at least a part of the semiconductor element and the conduction support member,
It is a semiconductor device equipped with
The semiconductor element has a functional surface side electrode formed on the functional surface and having a functional surface side convex portion protruding in a direction in which the functional surface faces.
The functional surface side convex portion of the functional surface side electrode and the conduction support member are in direct contact with each other and are integrated, and the direction in which the functional surface faces the boundary between the functional surface side convex portion and the conduction support member. A ridge is formed in the direction of intersection with
A semiconductor device characterized by this.
前記機能面側凸部と前記基材層とは、平面視において互いに重ならない、
請求項1または2に記載の半導体装置。 The functional surface side electrode has a base material layer in contact with the functional surface, and has a base material layer.
The functional surface side convex portion and the base material layer do not overlap each other in a plan view.
The semiconductor device according to claim 1 or 2.
前記基材層上に積層された下地層と、
前記下地層上に積層された再配線層と、
を有し、
前記機能面側凸部は、前記再配線層上に形成されている、
請求項3に記載の半導体装置。 The functional surface side electrode is
The base layer laminated on the base material layer and
The rewiring layer laminated on the base layer and
Have,
The functional surface side convex portion is formed on the rewiring layer.
The semiconductor device according to claim 3.
前記再配線層は、平面視において前記パッシベーション膜と重なり、
前記機能面側凸部は、平面視において前記パッシベーション膜と重なる、
請求項4に記載の半導体装置。 A passivation film is provided which covers the functional surface and has a through hole for allowing the functional surface side electrode to reach the functional surface.
The rewiring layer overlaps the passivation film in a plan view and
The functional surface side convex portion overlaps with the passivation film in a plan view.
The semiconductor device according to claim 4.
前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、
前記半導体素子と前記導通支持部材の少なくとも一部とを覆う樹脂パッケージと、
を備える半導体装置であって、
前記半導体素子は、前記機能面に形成され、最も前記導通支持部材側に配置される再配線層を具備する機能面側電極を有しており、
前記導通支持部材は、前記機能面側電極に向かって突出する導通支持部材側凸部を有しており、
前記導通支持部材の前記導通支持部材側凸部と前記機能面側電極の前記再配線層とは直接接して一体となっており、前記導通支持部材側凸部と前記再配線層との境界には前記機能面が向く方向と交差する方向に盛り上がった隆起部が形成されている、
ことを特徴とする半導体装置。 A semiconductor device having a functional surface on which a functional circuit is formed and a back surface facing the opposite side to the functional surface,
A conduction support member that supports the semiconductor element and conducts to the semiconductor element,
A resin package that covers at least a part of the semiconductor element and the conduction support member,
It is a semiconductor device equipped with
The semiconductor element has a functional surface side electrode formed on the functional surface and provided with a rewiring layer most arranged on the conduction support member side.
The conduction support member has a convex portion on the conduction support member side that protrudes toward the functional surface side electrode.
The convex portion on the conduction support member side and the rewiring layer of the functional surface side electrode are in direct contact with each other and are integrated, and at the boundary between the convex portion on the conduction support member side and the rewiring layer. Has a raised portion formed in a direction intersecting the direction in which the functional surface faces.
A semiconductor device characterized by this.
前記導通支持部材側凸部と前記基材層とは、平面視において互いに重ならない、
請求項6または7に記載の半導体装置。 The functional surface side electrode has a base material layer in contact with the functional surface, and has a base material layer.
The convex portion on the conduction support member side and the base material layer do not overlap each other in a plan view.
The semiconductor device according to claim 6 or 7.
前記再配線層は、平面視において前記パッシベーション膜と重なり、
前記導通支持部材側凸部は、平面視において前記パッシベーション膜と重なる、
請求項8に記載の半導体装置。 A passivation film is provided which covers the functional surface and has a through hole for allowing the functional surface side electrode to reach the functional surface.
The rewiring layer overlaps the passivation film in a plan view and
The convex portion on the conduction support member side overlaps with the passivation film in a plan view.
The semiconductor device according to claim 8.
前記リードのうち前記半導体素子を支持する側の面とは反対側の面には、凹凸状の部分が形成されている、
請求項1ないし12のいずれかに記載の半導体装置。 The conduction support member is a lead and
An uneven portion is formed on the surface of the lead opposite to the surface on the side that supports the semiconductor element.
The semiconductor device according to any one of claims 1 to 12.
前記放熱部材のうち前記半導体素子に固定された面とは反対側の面は、前記樹脂パッケージから露出している、請求項1ないし14のいずれかに記載の半導体装置。 Further, a heat radiating member fixed to the back surface of the semiconductor element is provided.
The semiconductor device according to any one of claims 1 to 14, wherein the surface of the heat radiating member opposite to the surface fixed to the semiconductor element is exposed from the resin package.
前記半導体素子の前記金属層と前記放熱部材とは接合されて一体となっている、
請求項15に記載の半導体装置。 The semiconductor element has a metal layer formed on the back surface thereof.
The metal layer of the semiconductor element and the heat radiating member are joined and integrated.
The semiconductor device according to claim 15.
The semiconductor device according to claim 16, wherein the metal layer and the heat radiating member are made of Cu.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017140705A JP7017202B2 (en) | 2017-07-20 | 2017-07-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017140705A JP7017202B2 (en) | 2017-07-20 | 2017-07-20 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019021827A JP2019021827A (en) | 2019-02-07 |
| JP7017202B2 true JP7017202B2 (en) | 2022-02-08 |
Family
ID=65354973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017140705A Expired - Fee Related JP7017202B2 (en) | 2017-07-20 | 2017-07-20 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7017202B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010123680A (en) | 2008-11-18 | 2010-06-03 | Toshiba Corp | Semiconductor device, connection conductor, and method of manufacturing semiconductor device |
| JP2013254832A (en) | 2012-06-06 | 2013-12-19 | Advanced Systems Japan Inc | Bonding material, and manufacturing method thereof |
| JP2015207757A (en) | 2014-04-09 | 2015-11-19 | ローム株式会社 | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11238753A (en) * | 1998-02-24 | 1999-08-31 | Hitachi Ltd | Wire bonding method and apparatus |
-
2017
- 2017-07-20 JP JP2017140705A patent/JP7017202B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010123680A (en) | 2008-11-18 | 2010-06-03 | Toshiba Corp | Semiconductor device, connection conductor, and method of manufacturing semiconductor device |
| JP2013254832A (en) | 2012-06-06 | 2013-12-19 | Advanced Systems Japan Inc | Bonding material, and manufacturing method thereof |
| JP2015207757A (en) | 2014-04-09 | 2015-11-19 | ローム株式会社 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019021827A (en) | 2019-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4823089B2 (en) | Manufacturing method of stacked semiconductor device | |
| JP6033011B2 (en) | Power semiconductor device and method for manufacturing power semiconductor device | |
| JP3865055B2 (en) | Manufacturing method of semiconductor device | |
| JP6433590B2 (en) | Power semiconductor device manufacturing method and power semiconductor device | |
| WO2012053129A1 (en) | Semiconductor device, and manufacturing method for same | |
| JP2003258011A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JP5553766B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6509602B2 (en) | Semiconductor device | |
| JP2008277954A (en) | Package device | |
| JP7017202B2 (en) | Semiconductor device | |
| JP7022784B2 (en) | Semiconductor device | |
| US20160190045A1 (en) | Semiconductor device and method of making the same | |
| JP3664171B2 (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
| JP2016122834A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP4442426B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004207292A (en) | Wire bonding method, semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP2000124251A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JP2005150441A (en) | Chip stacked semiconductor device and manufacturing method thereof | |
| JP4020049B2 (en) | Flip chip mounting structure | |
| JP4678223B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005353704A (en) | Multilayer semiconductor device and manufacturing method thereof | |
| JP2006128515A (en) | Circuit equipment | |
| JP2020088141A (en) | Package for housing semiconductor element and semiconductor device | |
| JP2007035942A (en) | Manufacturing method of semiconductor device | |
| JP2006278724A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7017202 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |