Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7021038B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7021038B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7021038B2
JP7021038B2 JP2018174319A JP2018174319A JP7021038B2 JP 7021038 B2 JP7021038 B2 JP 7021038B2 JP 2018174319 A JP2018174319 A JP 2018174319A JP 2018174319 A JP2018174319 A JP 2018174319A JP 7021038 B2 JP7021038 B2 JP 7021038B2
Authority
JP
Japan
Prior art keywords
electrode
conductive layer
layer
gate
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018174319A
Other languages
English (en)
Other versions
JP2020047741A (ja
Inventor
洪 洪
啓 吉岡
亨 杉山
正明 岩井
直範 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018174319A priority Critical patent/JP7021038B2/ja
Priority to CN201811451853.1A priority patent/CN110911483B/zh
Priority to US16/290,714 priority patent/US10868163B2/en
Publication of JP2020047741A publication Critical patent/JP2020047741A/ja
Application granted granted Critical
Publication of JP7021038B2 publication Critical patent/JP7021038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置に関する。
スイッチング電源回路やインバータ回路などの回路には、トランジスタやダイオードなどの半導体素子が用いられる。これらの半導体素子には高耐圧及び低オン抵抗が求められる。そして、耐圧とオン抵抗の関係には、素子材料で決まるトレードオフ関係がある。
技術開発の進歩により、半導体素子は、主たる素子材料であるシリコンの限界近くまで低オン抵抗が実現されている。耐圧を更に向上させたり、オン抵抗を更に低減させたりするには、素子材料の変更が必要である。窒化ガリウムや窒化アルミニウムガリウムなどの窒化物半導体を半導体素子の素子材料として用いることで、素子材料で決まるトレードオフ関係を改善できる。このため、半導体素子の飛躍的な高耐圧化や低オン抵抗化が可能である。
窒化物半導体を用いたトランジスタのスイッチング効率の特性指数としてオン抵抗で規格化したゲート・ドレイン間電荷量Ｒｏｎ・ＱＧＤが知られている。スイッチング効率を向上させるためには、Ｒｏｎ・ＱＧＤを下げることが求められている。
特開２０１５－１７０８２１号公報
本発明が解決しようとする課題は、スイッチング効率が優れた半導体装置を提供することにある。
実施形態の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層に電気的に接続された第１の電極と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層に電気的に接続された第２の電極と、第１の電極と第２の電極との間に位置したゲート電極と、第１の電極と接続された第１のフィールドプレート電極と、第１の電極と電気的に接続され、ゲート電極と第２の電極の間に位置した第２のフィールドプレート電極と、ゲート電極上に位置した第１の導電層と、第１の導電層上に位置した第２の導電層と、を備える。第１の電極から第２の電極に向かう方向におけるゲート電極と第２のフィールドプレート電極との間の第１の距離は、第１の電極から第２の電極に向かう方向における第１の導電層と第２のフィールドプレート電極との間の第２の距離より小さく、第１の電極から第２の電極に向かう方向における第２の導電層と第２のフィールドプレート電極との間の第３の距離以下である。第２の導電層の第１の電極側の端面は、ゲート電極の第１の電極側の端面よりも第１の電極側に位置している。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の作用及び効果の説明図。 第１の実施形態の作用及び効果の説明図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付し、一度説明した部材についてはその説明を省略する場合がある。
本明細書中、「窒化物半導体層」は「ＧａＮ系半導体」を含む。「ＧａＮ系半導体」とは、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）及びそれらの中間組成を備える半導体の総称である。
本明細書中、「アンドープ」とは、不純物濃度が１×１０１５ｃｍ－３以下であることを意味する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層に電気的に接続された第１の電極（ソース）と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層に電気的に接続された第２の電極（ドレイン）と、第１の電極（ソース）と第２の電極（ドレイン）との間に位置したゲート電極と、第１の電極（ソース）と接続された第１のフィールドプレート電極（ＳＦＰ１）と、第１の電極（ソース）と電気的に接続され、ゲート電極と第２の電極（ドレイン）の間に位置した第２のフィールドプレート電極（ＳＦＰ２）と、ゲート電極上に位置した第１の導電層と、第１の導電層上に位置した第２の導電層と、を備える。第１の電極（ソース）から第２の電極（ドレイン）に向かう方向におけるゲート電極と第２のフィールドプレート電極との第１の距離（ｄ１）は、第１の電極（ソース）から第２の電極（ドレイン）に向かう方向における第１の導電層の第２の電極（ドレイン）側の端面から第２のフィールドプレート電極までの距離である第２の距離（ｄ２）は、第１の距離（ｄ１）より小さい。第１の距離（ｄ１）は、第１の電極（ソース）から第２の電極（ドレイン）に向かう方向における第２の導電層の第２の電極（ドレイン）側の端面から第２のフィールドプレート電極までの距離である第３の距離（ｄ３）以下である。
図１は、第１の実施形態の半導体装置の模式断面図である。半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）１００である。
ＨＥＭＴ１００は、基板１、バッファ層２、チャネル層３（第１の窒化物半導体層）、バリア層４（第２の窒化物半導体層）、ソース電極５（第１の電極）、ゲート電極６、ドレイン電極７（第２の電極）、第１フィールドプレート電極８、第２フィールドプレート電極９、第１の導電層１０、第２の導電層１１、及び、層間絶縁層１２を備える。
基板１は、例えば、シリコン（Ｓｉ）で形成される。シリコン以外にも、例えば、サファイア（Ａｌ２Ｏ３）や炭化珪素（ＳｉＣ）を適用することも可能である。
基板１上に、バッファ層２が設けられる。バッファ層２は、基板１とチャネル層３との間の格子不整合を緩和する機能を備える。バッファ層２は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１－ＷＮ（０＜Ｗ≦１））の多層構造で形成される。
チャネル層３は、バッファ層２上に設けられる。チャネル層３は電子走行層とも称される。チャネル層３は、例えば、アンドープの窒化アルミウムガリウム（ＡｌＸＧａ１－ＸＮ（０≦Ｘ＜１））である。より具体的には、例えば、アンドープの窒化ガリウム（ＧａＮ）である。チャネル層３の膜厚は、例えば、０．１μｍ以上１０μｍ以下である。
バリア層４は、チャネル層３上に設けられる。バリア層４は電子供給層とも称される。バリア層４のバンドギャップは、チャネル層３のバンドギャップよりも大きい。バリア層４は、例えば、アンドープの窒化アルミウムガリウム（ＡｌＹＧａ１－ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ））である。より具体的には、例えば、アンドープのＡｌ０．２５Ｇａ０．７５Ｎである。バリア層４の膜厚は、例えば、2ｎｍ以上１００ｎｍ以下である。
チャネル層３とバリア層４との間は、ヘテロ接合界面となる。ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されＨＥＭＴ１００のキャリアとなる。
第１の電極５は、例えばソース電極である。ソース電極５は、チャネル層３及びバリア層４の上に設けられる。ソース電極５は、チャネル層３及びバリア層４に電気的に接続される。ソース電極５は、例えば、バリア層４に直接的に接する。
ソース電極５は、例えば、金属電極である。ソース電極５は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極５と、バリア層４との間はオーミックコンタクトであることが望ましい。
ゲート電極６は、チャネル層３及びバリア層４の上に設けられる。ゲート電極６は、チャネル層３及びバリア層４に電気的に接続される。ゲート電極６は、例えば、バリア層４に直接的に接する。ゲート電極６は、ソース電極５とドレイン電極７の間に設けられる。
ゲート電極６は、例えば、窒化チタン（ＴｉＮ）である。
ゲート電極６とバリア層の間には、図示しないゲート絶縁膜を設け、半導体装置１００をＭＩＳ（Metal Insulator Semiconductor）型ＨＥＭＴとすることもできる。ゲート絶縁層は、例えば、酸化物又は酸窒化物である。ゲート絶縁層は、例えば、酸化シリコン、酸化アルミニウム、酸窒化シリコン、又は、酸窒化アルミニウムである。
ドレイン電極７は、チャネル層３及びバリア層４の上に設けられる。ドレイン電極７は、チャネル層３及びバリア層４に電気的に接続される。ドレイン電極７は、例えば、バリア層４に接する。
ドレイン電極７は、例えば、金属電極である。ドレイン電極７は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ドレイン電極７と、バリア層４との間はオーミックコンタクトであることが望ましい。
ソース電極５とドレイン電極７との距離は、例えば、５μｍ以上３０μｍ以下である。
なお、ソース電極５及びドレイン電極７は、チャネル層３に直接的に接する構造とすることも可能である。
第１のフィールドプレート電極８は、ソース電極５と電気的に接続され、ドレイン電極７方向に延伸し、ゲート電極６の上方に位置している。第１のフィールドプレート電極８は、横方向の電界を緩和している。第１のフィールドプレート８は、ソース電極５と同電位となっている。第１のフィールドプレート電極８の延伸部分と第２の窒化物半導体層４の間には、ゲート電極５、第１の導電層１０、第２の導電層１１及び第２のフィールドプレート電極９が位置している。
第２のフィールドプレート電極９は、ソース電極５と電気的に接続され、ゲート電極６とドレイン電極７の間に、チャネル層３及びバリア層４と離間して位置している。第２のフィールドプレート電極９は、横方向の電界を緩和している。第２のフィールドプレート電極９とバリア層４の間には、層間絶縁膜１２が位置している。第２のフィールドプレート電極９は、ソース電極５と同電位となっている。第１のフィールドプレート電極８のドレイン電極７側の端面は、第２のフィールドプレート電極９のドレイン電極７側の端面よりもドレイン電極７側に位置している。
第１の導電層１０は、ゲート電極６上に位置し、ゲート電極６と電気的に接続されている。第１の導電層１０は、ゲート電極６と第２の導電層１１のコンタクトである。図１の断面図では、第１の導電層１０は、ゲート電極６及び第２の導電層１１と電気的及び直接的に接続している。第１の導電層１０は、ゲート電極６と第２の導電層１１の間に位置している。第１の導電層１０の幅（ソース電極５からドレイン電極７に向かう方向の距離）は、ゲート電極６の幅よりも狭い。例えば、第１の導電層１０の幅は、ゲート電極６の幅の０．５倍以下である。
第１の導電層１０は、例えば、金属層である。第１の導電層１０は、例えば、アルミニウムである。第１の導電層１０の電気比抵抗（Ωｍ ohm・m）は、ゲート電極６の電気比抵抗（Ωｍ ohm・m）よりも小さい。第１の導電層１０がゲート電極６よりも低抵抗であることで、ゲート電極６から第２の導電層１１までの部材全体の電気抵抗を下げることができる。第１の導電層１０の電気比抵抗（Ωｍ ohm・m）は、ゲート電極６の電気比抵抗（Ωｍ ohm・m）の２分の１以下であることが低抵抗化の観点から好ましい。
第２の導電層１１は、第１の導電層１０上に位置し、第１の導電層１０と電気的に接続されている。図１の断面図では、第２の導電層１１は、第１の導電層１０と電気的及び直接的に接続している。第２の導電層１１は、第１のフィールドプレート電極８と第１の導電層１０の間に位置している。
第２の導電層１１は、例えば、金属層である。第２の導電層１１は、例えば、アルミニウムである。第２の導電層１１の電気比抵抗（Ωｍ ohm・m）は、ゲート電極６の電気比抵抗（Ωｍ ohm・m）よりも小さい。第２の導電層１１がゲート電極６よりも低抵抗であることで、ゲート電極６から第２の導電層１１までの部材全体の電気抵抗を下げることができる。第１の導電層１０の電気比抵抗（Ωｍ ohm・m）及び第２の導電層１１の電気比抵抗（Ωｍ ohm・m）は、ゲート電極６の電気比抵抗（Ωｍ ohm・m）の２分の１以下であることが低抵抗化の観点から好ましい。
第１の導電層１０及び第２の導電層１１を設けることで、ＱＧＤを低減しつつ、電界分布を良好とすることができる。第１の導電層１０及び第２の導電層１１のドレイン電極７側の端面は、ゲート電極６のドレイン電極７側の端面よりもソース電極５側に位置している。つまり、ゲート電極６には、フィールドプレート電極は設けられていない。ゲートフィールドプレートを採用することで、ゲート－ドレイン間の電界のピークを抑制することが出来るが、ＱＧＤが増加してしまう。電界実施形態の構成を採用することにより、ゲート－ドレイン間の電界のピークを抑制し、さらに、ＱＧＤを低減することができる。ゲート－ドレイン間の電界のピークを抑制することで、電界集中を抑えることができる。そして、半導体装置１００は、ゲート－ドレイン間の電界のピークが低減し、ＱＧＤが低いことで、スイッチング特性に優れる。
図２と図３に、第１の実施形態の作用及び効果の説明図を示す。図２及び図３は、比較形態と実施形態のシミュレーション結果である。図２は、ＱＧＤ（縦軸）とＶＧＳ（横軸）の関係を示すグラフである。図３は、ゲート電極６からドレイン電極７方向（横軸）の電界分布（縦軸）を示している。第２フィールドプレート電極９が省略され、ゲートフィールドプレート電極を用いた半導体装置を比較形態としている。図２及び図３から、実施形態の半導体装置１００は、ＱＧＤを低減しつつ、良好な電界分布を有することが確認される。
ゲート－ドレイン間の電界のピークを抑制し、さらに、ＱＧＤを低減するために以下の関係を満たすことが好ましい。ソース電極５からドレイン電極７に向かう方向におけるゲート電極６（ドレイン電極７側の端面）と第２のフィールドプレート電極９（第２のフィールドプレート電極９のソース電極５側の端面）との間の第１の距離（ｄ１）は、ソース電極５からドレイン電極７に向かう方向における第１の導電層１０（ドレイン電極７側の端面）と第２のフィールドプレート電極９（第２のフィールドプレート電極９のソース電極５側の端面）との間の第２の距離（ｄ２）より小さいことが好ましい。さらに、第１の距離（ｄ１）は、ソース電極５からドレイン電極７に向かう方向における第２の導電層１１（ドレイン電極７側の端面）と第２のフィールドプレート電極９（第２のフィールドプレート電極９のソース電極５側の端面）との間の第３の距離（ｄ３）以下であることが好ましい。換言すると、ｄ１≦ｄ３及びｄ１＜ｄ２を満たすことが好ましい。
第２の導電層１１のドレイン電極７側の端部は、ソース電極５側に位置してもよい。このとき、０．０μｍ≦ｄ３－ｄ１≦０．３μｍを満たすことが好ましい。（ｄ３－ｄ１）が大きくなりすぎると、第２の導電層１１からゲート電極６間の導電性が低下するため好ましくない。
第２の導電層１１の厚さ（チャネル層３からバリア層４に向かう方向の距離）は、ゲート電極６の厚さの１０倍以上であることが好ましい。ゲート電極６に対して十分に厚い第２の導電層１１を用いることで、第２の導電層１１からゲート電極６間の抵抗が低減する。
第２の導電層１１の幅（ソース電極５からドレイン電極７に向かう方向の距離）が狭いと低抵抗化の効果が少ない。そこで、第２の導電層１１のソース電極５側の端面は、ゲート電極６のソース電極５側の端面よりもソース電極５側に位置していることが好ましい。
ゲート－ドレイン間の電界のピークを抑制する観点から、チャネル層３からバリア層４に向かう方向におけるゲート電極６の上面（第１の導電層１０側の端面）とチャネル層３（チャネル層３の第１の導電層１０側の端面）との間の第４の距離（ｄ４）は、チャネル層３からバリア層４に向かう方向における第２のフィールドプレート電極９（チャネル層３側の端面）とチャネル層３（チャネル層３の第１の導電層１０側の端面）との間の第５の距離（ｄ５）以下であることが好ましい。換言すると、ｄ４≦ｄ５を満たすことが好ましい。ｄ５が大きすぎると第２のフィールドプレート電極９が第１のフィールドプレート電極８に近づきすぎてしまい、第２のフィールドプレート電極９の電界分散効果が減ってしまいやすい。そこで、０．２ｄ５≦ｄ４≦ｄ５を満たすことが好ましい。これらの関係を満たすと、電流コラプスを抑制することが出来る観点からも好ましい。
ゲート－ドレイン間の電界のピークを抑制する観点から、第３の距離（ｄ３）は、０．１μｍ以上２．５μｍ以下であり、ソース電極５からドレイン電極７に向かう方向における第２のフィールドプレート電極９のドレイン電極７側の端面からドレイン電極７（ドレイン電極７のソース電極５側の面）まで距離である第６の距離（ｄ６）は、２．０μｍ以上２０．０μｍ以下であることが好ましい。
第２の導電層１１からゲート電極６間の抵抗を下げる観点から、第２の導電層１１は、ソース電極５に延伸している部分がより長いことが好ましい。そこで、ソース電極５からドレイン電極７に向かう方向における第２の導電層１１（ソース電極５側の端面）とゲート電極６（ソース電極５側）との間の第７の距離（ｄ７）は、ソース電極５からドレイン電極７に向かう方向におけるゲート電極６の幅Ｗの０．２倍以上であることが好ましい。換言すると、ｄ７≧０．２・Ｗを満たすことが好ましい。同観点から、ｄ７≧０．３・Ｗを満たすことがより好ましい。なお、第２の導電層１１は、ソース電極５に延伸している部分が長過ぎるとゲート・ソース間容量Cgsが増加することが好ましくない。そこで、０．２・Ｗ≦ｄ７≦０．９・Ｗを満たすことが好ましい。
層間絶縁膜１２は、層間絶縁膜１２は、例えば、酸化物、窒化物である。層間絶縁膜１２は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、又は高誘電率（high-k）材料などである。high-k材料としては、酸化ハフニウム（ＨｆＯ２）などが挙げられる。
半導体層、半導体領域の元素の種類、元素濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、ＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定することが可能である。また、元素濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ、厚さ、幅、間隔などの距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の深さ、厚さ、幅、間隔などの距離は、例えば、ＳＣＭ像とアトムプローブ像との比較画像からも求めることが可能である。
（第２の実施形態）
第２の実施形態の半導体装置は、第１の実施形態の半導体装置の変形例である。図４に第２の実施形態の半導体装置１０１の模式断面図を示す。第２の実施形態の半導体装置１０１は、ｄ１＜ｄ２＜ｄ３を満たしていることと、第２フィールドプレート電極９が多段であること以外は、第１の実施形態の半導体装置１００と共通する。第２のフィールドプレート電極９が多段であると、電界分布のばらつきがより低減することが好ましい。ゲート電極６、第１の導電層１０及び第２の導電層１１の端面の位置関係が第１の実施形態と異なるが、第２の実施形態においても、第１の実施形態と同様にゲート－ドレイン間の電界のピークが低減し、ＱＧＤが低いことで、スイッチング特性に優れた半導体装置１０１を提供することが出来る。
（第３の実施形態）
第３の実施形態の半導体装置は、第１の実施形態の半導体装置の変形例である。図４に第３の実施形態の半導体装置１０２の模式断面図を示す。第３の実施形態の半導体装置１０２は、ｄ１＜ｄ２、ｄ１＜ｄ３及びｄ２＝ｄ３を満たしていることと、底面がチャネル層３中に位置するトレンチ（リセス）を有し、ゲート絶縁膜１３をゲート電極６とバリア層４（チャネル層３）の間にさらに具備し、トレンチ内にゲート電極６が位置すること以外は、第１の実施形態の半導体装置１００と共通する。トレンチの底面がチャネル層３内に位置することにより、ゲート電極６下の二次元電子ガスが消滅する。この形態とすることで、半導体装置１０２はノーマリーオフ動作の実現が可能となる。ゲート電極６の構造が異なる第３の実施形態においても、第１の実施形態と同様にゲート－ドレイン間の電界のピークが低減し、ＱＧＤが低いことで、スイッチング特性に優れた半導体装置１０２を提供することが出来る。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１００ 半導体装置
１ 基板
２ バッファ層
３ チャネル層（第１の窒化物半導体層、窒化物半導体層）
４ バリア層（第２の窒化物半導体層、窒化物半導体層）
５ ソース電極（第１の電極）
６ ゲート電極
７ ドレイン電極（第２の電極）
８ 第１のフィールドプレート電極
９ 第２のフィールドプレート電極
１０ 第１の導電層
１１ 第２の導電層
１２ 層間絶縁膜
２００ 半導体装置
３００ 半導体装置
１３ ゲート絶縁膜

Claims (6)

  1. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層に電気的に接続された第１の電極と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層に電気的に接続された第２の電極と、
    前記第１の電極と前記第２の電極との間に位置したゲート電極と、
    前記第１の電極と接続された第１のフィールドプレート電極と、
    前記第１の電極と電気的に接続され、前記ゲート電極と前記第２の電極の間に位置した第２のフィールドプレート電極と、
    前記ゲート電極上に位置した第１の導電層と、
    前記第１の導電層上に位置した第２の導電層と、
    を備え、
    前記第１の電極から第２の電極に向かう方向における前記ゲート電極と前記第２のフィールドプレート電極との間の第１の距離は、前記第１の電極から第２の電極に向かう方向における前記第１の導電層と前記第２のフィールドプレート電極との間の第２の距離より小さく、前記第１の電極から第２の電極に向かう方向における前記第２の導電層と前記第２のフィールドプレート電極との間の第３の距離以下であり、
    前記第２の導電層の前記第１の電極側の端面は、前記ゲート電極の前記第１の電極側の端面よりも前記第１の電極側に位置している半導体装置。
  2. 前記第１の導電層及び前記第２の導電層の比抵抗は、前記ゲート電極の比抵抗よりも小さい請求項１に記載の半導体装置。
  3. 前記第２の導電層の厚さは、前記ゲート電極の厚さの１０倍以上である請求項１又は２に記載の半導体装置。
  4. 前記第１の窒化物半導体層から前記第２の窒化物半導体層に向かう方向における前記ゲート電極の上面から前記第１の窒化物半導体層との間の第４の距離は、前記第１の窒化物半導体層から前記第２の窒化物半導体層に向かう方向における前記第２のフィールドプレート電極から前記第１の窒化物半導体層との間の第５の距離以下である請求項１ないし３のいずれか１項に記載の半導体装置。
  5. 前記第３の距離は、０．１μｍ以上２．５μｍ以下であり、
    前記第１の電極から第２の電極に向かう方向における前記第２のフィールドプレート電極と前記第２の電極との間の第６の距離は、２．０μｍ以上２０．０μｍ以下である請求項１ないし４のいずれか１項に記載の半導体装置。
  6. 前記第１の電極から前記第２の電極に向かう方向における前記第２の導電層の前記第１の電極側の端面と前記ゲート電極の前記第１の電極側の端面との間の第７の距離は、前記第１の電極から前記第２の電極に向かう方向における前記ゲート電極の幅の０．２倍以上である請求項１ないし５のいずれか１項に記載の半導体装置。
JP2018174319A 2018-09-18 2018-09-18 半導体装置 Active JP7021038B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018174319A JP7021038B2 (ja) 2018-09-18 2018-09-18 半導体装置
CN201811451853.1A CN110911483B (zh) 2018-09-18 2018-11-30 半导体装置
US16/290,714 US10868163B2 (en) 2018-09-18 2019-03-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018174319A JP7021038B2 (ja) 2018-09-18 2018-09-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2020047741A JP2020047741A (ja) 2020-03-26
JP7021038B2 true JP7021038B2 (ja) 2022-02-16

Family

ID=69773297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018174319A Active JP7021038B2 (ja) 2018-09-18 2018-09-18 半導体装置

Country Status (3)

Country Link
US (1) US10868163B2 (ja)
JP (1) JP7021038B2 (ja)
CN (1) CN110911483B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020150193A (ja) 2019-03-15 2020-09-17 株式会社東芝 半導体装置
US10930745B1 (en) * 2019-11-27 2021-02-23 Vanguard International Semiconductor Corporation Semiconductor structure
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
US11923424B2 (en) * 2020-12-31 2024-03-05 Nxp B.V. Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor
JP7472064B2 (ja) 2021-03-10 2024-04-22 株式会社東芝 半導体装置
JP7844306B2 (ja) 2022-10-03 2026-04-13 株式会社東芝 半導体装置
KR102749671B1 (ko) * 2023-01-11 2025-01-03 에스케이키파운드리 주식회사 반도체 소자 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007537594A (ja) 2004-05-11 2007-12-20 クリー　インコーポレイテッド 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
JP2008085117A (ja) 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2017212298A (ja) 2016-05-24 2017-11-30 ローム株式会社 半導体装置
JP2017220508A (ja) 2016-06-06 2017-12-14 サンケン電気株式会社 半導体装置
US20180151712A1 (en) 2016-11-29 2018-05-31 Nuvoton Technology Corporation Enhancement mode hemt device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
JP2007294769A (ja) * 2006-04-26 2007-11-08 Toshiba Corp 窒化物半導体素子
JP5649347B2 (ja) 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP2014072379A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9306014B1 (en) * 2013-12-27 2016-04-05 Power Integrations, Inc. High-electron-mobility transistors
JP2015170821A (ja) 2014-03-10 2015-09-28 古河電気工業株式会社 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
JP2016058691A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置
US20180076310A1 (en) * 2016-08-23 2018-03-15 David Sheridan Asymmetrical blocking bidirectional gallium nitride switch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007537594A (ja) 2004-05-11 2007-12-20 クリー　インコーポレイテッド 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
JP2008085117A (ja) 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2017212298A (ja) 2016-05-24 2017-11-30 ローム株式会社 半導体装置
JP2017220508A (ja) 2016-06-06 2017-12-14 サンケン電気株式会社 半導体装置
US20180151712A1 (en) 2016-11-29 2018-05-31 Nuvoton Technology Corporation Enhancement mode hemt device

Also Published As

Publication number Publication date
US20200091331A1 (en) 2020-03-19
US10868163B2 (en) 2020-12-15
CN110911483A (zh) 2020-03-24
CN110911483B (zh) 2023-11-07
JP2020047741A (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
JP7500789B2 (ja) 半導体装置
JP7021038B2 (ja) 半導体装置
US9406792B2 (en) Semiconductor device having GaN-based layer
US9093366B2 (en) N-polar III-nitride transistors
CN110010562B (zh) 半导体器件
JP6113135B2 (ja) 半導体フィールドプレートを含むｉｉｉ−ｖ族トランジスタ
JP2015115605A (ja) デュアルゲート型ｉｉｉ−ｖ族複合トランジスタ
US12002858B2 (en) Semiconductor device
JP2007180143A (ja) 窒化物半導体素子
CN105957889A (zh) 半导体装置
US10535744B2 (en) Semiconductor device, power supply circuit, and computer
CN103003930B (zh) 场效应晶体管
US12550405B2 (en) Semiconductor device
JP7703616B2 (ja) 半導体装置
US12513981B2 (en) Semiconductor device
CN106328699B (zh) 半导体装置
WO2024241804A1 (ja) 窒化物半導体デバイス
JP2024168109A (ja) 窒化物半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220203

R150 Certificate of patent or registration of utility model

Ref document number: 7021038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150