Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7033853B2 - 複合酸化物半導体、およびその作製方法 - Google Patents
[go: Go Back, main page]

JP7033853B2 - 複合酸化物半導体、およびその作製方法 - Google Patents

複合酸化物半導体、およびその作製方法 Download PDF

Info

Publication number
JP7033853B2
JP7033853B2 JP2017062226A JP2017062226A JP7033853B2 JP 7033853 B2 JP7033853 B2 JP 7033853B2 JP 2017062226 A JP2017062226 A JP 2017062226A JP 2017062226 A JP2017062226 A JP 2017062226A JP 7033853 B2 JP7033853 B2 JP 7033853B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
region
transistor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017062226A
Other languages
English (en)
Other versions
JP2017188674A (ja
Inventor
舜平 山崎
安孝 中澤
将志 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017188674A publication Critical patent/JP2017188674A/ja
Application granted granted Critical
Publication of JP7033853B2 publication Critical patent/JP7033853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2918—Materials being semiconductor metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials

Landscapes

  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置及び該半導体装置を有する表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トランジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている（特許文献１参照）。
特開２０１４－７３９９号公報
酸化物半導体膜をチャネル領域に用いるトランジスタとしては、電界効果移動度が高い方が好ましい。しかしながら、トランジスタの電界効果移動度を高めると、トランジスタの特性がノーマリーオンの特性になりやすいといった問題がある。なお、ノーマリーオンとは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことである。
また、酸化物半導体膜をチャネル領域に用いるトランジスタにおいて、酸化物半導体膜中に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体膜中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。酸化物半導体膜中にキャリア供給源が生成されると、酸化物半導体膜を有するトランジスタの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。
例えば、酸化物半導体膜中に酸素欠損が多すぎると、トランジスタのしきい値電圧がマイナス側にシフトしてしまい、ノーマリーオンの特性になる。よって、酸化物半導体膜中、特にチャネル領域においては、酸素欠損が少ない、あるいはノーマリーオンの特性にならない程度の酸素欠損量であることが好ましい。
上記問題に鑑み、本発明の一態様は、酸化物半導体膜を有するトランジスタにおいて、電界効果移動度を向上させると共に信頼性を向上させることを課題の１つとする。または、本発明の一態様は、酸化物半導体膜を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることを課題の１つとする。または、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の１つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の１つとする。または、本発明の一態様は、新規な表示装置を提供することを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、第１の領域と、第２の領域と、が混在した複合酸化物半導体である。第１の領域は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）の中から選ばれるいずれか一つまたは複数を主成分とする複数の第１のクラスタを有する。また第２の領域は、インジウム、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）、亜鉛、及び酸素の中から選ばれるいずれか一つまたは複数を主成分とする複数の第２のクラスタを有する。第１の領域は、複数の第１のクラスタが、互いに繋がる部分を有し、第２の領域は、複数の第２のクラスタが、互いに繋がる部分を有することを特徴とする。
また、上記において、第１の領域は、第２の領域に囲まれるように存在することが好ましい。
また、上記において、第１のクラスタは、第２のクラスタよりも導電性が高く、第２のクラスタは、第１のクラスタよりも半導体性が高いことが好ましい。
また、上記複合酸化物半導体は、第１のクラスタの大きさが、０．５ｎｍ以上１．５ｎｍ以下である部分を有することが好ましい。
また、上記において、Ｉｎ、元素Ｍ、及びＺｎの原子数比は、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍であり、Ｉｎが４の場合、元素Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下であることが好ましい。
または、上記において、Ｉｎ、元素Ｍ、及びＺｎの原子数比は、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍であり、Ｉｎが５の場合、元素Ｍが０．５以上１．５以下であり、且つＺｎが５以上７以下であることが好ましい。
また、本発明の一態様は、半導体層と、ゲートと、ゲート絶縁層と、を有する半導体装置であって、当該半導体層は、上記いずれかの複合酸化物半導体を有することを特徴とする。このとき、ゲート電圧が０Ｖより大きく１０Ｖ以下、ドレイン電圧が０Ｖより大きく２０Ｖ以下の範囲において、電界効果移動度の最大値が１００ｃｍ２／Ｖｓ以上２００ｃｍ２／Ｖｓ以下であることが好ましい。
また、本発明の他の一態様は、複合酸化物半導体の作製方法あって、成膜室に基板を配置する第１の工程と、成膜室にアルゴンガス及び酸素ガスのいずれか一方または双方を導入する第２の工程と、インジウム、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）、亜鉛、及び酸素を有するターゲットに電圧を印加する第３の工程と、ターゲットから基板上に複合酸化物半導体を堆積する第４の工程と、を有する。ここで、第４の工程において、ターゲットから元素Ｍ及び亜鉛が優先的にスパッタリングされる第１のステップと、インジウムがクラスタ状になった後、ターゲットからクラスタ状のインジウムがスパッタリングされる第２のステップと、を有することを特徴とする。
また、本発明の他の一態様は、複合酸化物半導体の作製方法であって、成膜室に基板を配置する第１の工程と、成膜室にアルゴンガスを含み、且つ酸素ガスを含まない成膜ガスを導入する第２の工程と、インジウム、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）、亜鉛、及び酸素を有するターゲットに電圧を印加する第３の工程と、ターゲットから基板上に複合酸化物半導体を堆積する第４の工程と、を有する。ここで、第４の工程において、ターゲットから元素Ｍ及び亜鉛が優先的にスパッタリングされる第１のステップと、インジウムがクラスタ状になった後、ターゲットからクラスタ状のインジウムがスパッタリングされる第２のステップと、を有することを特徴とする。
また、上記作製方法において、基板は、意図的に加熱されない状態であることが好ましい。
また、本発明の他の一態様は、上記いずれかの半導体装置と表示素子とを有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセンサとを有する表示モジュールである。また、本発明の他の一態様は、上記各態様にいずれか一つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまたはバッテリとを有する電子機器である。
本発明の一態様により、酸化物半導体膜を有するトランジスタにおいて、電界効果移動度を向上させると共に信頼性を向上させることができる。または、本発明の一態様により、酸化物半導体膜を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一態様により、新規な表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
複合酸化物半導体を説明する上面模式図及び断面模式図。 酸化物半導体の原子数比を説明する図。 複合酸化物半導体を説明する上面模式図及び断面模式図。 複合酸化物半導体を説明する上面模式図及び断面模式図。 複合酸化物半導体を説明する上面模式図及び断面模式図。 複合酸化物半導体を説明する上面模式図及び断面模式図。 スパッタリング装置を説明する図。 複合酸化物半導体の作製方法を説明する工程フロー図。 ターゲット近傍の断面を説明する図。 分析方法を説明する図。 ＳＥＭ観察結果及びＥＤＸマッピングを説明する図。 ＳＥＭ観察結果及びＥＤＸマッピングを説明する図。 試料の組成を説明する図。 試料の組成を説明する図。 ＳＥＭ観察結果及びＥＤＸマッピングを説明する図。 ＳＥＭ観察結果及びＥＤＸマッピングを説明する図。 ＳＥＭ観察結果及びＥＤＸマッピングを説明する図。 ＳＥＭ観察結果及びＥＤＸマッピングを説明する図。 ＳＥＭ観察結果及びＥＤＸマッピングを説明する図。 ＳＥＭ観察結果及びＥＤＸマッピングを説明する図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 バンド構造を説明する図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する上面図及び断面図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 ＥＬ層の作製方法を説明する断面図。 液滴吐出装置を説明する概念図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。 表示装置を説明する斜視図。 平面のＨＡＡＤＦ－ＳＴＥＭ像及びＥＤＸマッピング。 断面のＨＡＡＤＦ－ＳＴＥＭ像及びＥＤＸマッピング。 ＸＲＤ分析結果。 トランジスタのＩｄ－Ｖｇ特性を説明する図。 トランジスタのＩｄ－Ｖｇ特性を説明する図。 トランジスタの断面ＳＴＥＭ像を説明する図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、チャネル領域を介して、ソース－ドレイン間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０－９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０－１３Ａであり、Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０－１９Ａであり、Ｖｇｓが－０．８Ｖにおけるドレイン電流が１×１０－２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが－０．５Ｖにおいて、または、Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、１×１０－１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０－１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０－２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０－２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロットした曲線（Ｖｇ－√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０－９［Ａ］となるゲート電圧（Ｖｇ）を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、半導体の不純物とは、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
（実施の形態１）
本実施の形態においては、本発明の一態様の複合酸化物半導体が含まれる酸化物半導体膜、及びこれを用いた半導体装置について説明を行う。
＜１－１．酸化物半導体膜＞
酸化物半導体膜は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物半導体膜が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせることもできる。なお、酸化物半導体膜が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
＜１－２．酸化物半導体膜の構造＞
本発明の一態様における複合酸化物半導体を含む酸化物半導体膜の概念図を図１に示す。
図１（Ａ）は、酸化物半導体膜の上面（ここでは、ａ－ｂ面方向と呼ぶ）の概念図であり、図１（Ｂ）は、基板Ｓｕｂ．上に酸化物半導体膜が形成された断面（ここでは、ｃ軸方向と呼ぶ）の概念図である。
なお、図１においては、基板上に酸化物半導体膜が形成される場合について例示したが、これに限定されず、基板と酸化物半導体膜との間に下地膜または層間膜などの絶縁膜、あるいは酸化物半導体膜などの他の半導体膜が形成されていてもよい。
本発明の一態様の酸化物半導体膜は、図１（Ａ）、及び図１（Ｂ）に示すように、領域Ａ１と、領域Ｂ１とが、混合している構造を有する複合酸化物半導体である。したがって、以下の説明においては、酸化物半導体膜を複合酸化物半導体として記載する場合がある。
図１（Ａ）（Ｂ）に示す領域Ａ１は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝ｘ：ｙ：ｚ（ｘ＞０、ｙ≧０、ｚ≧０）となるＩｎが多い領域である。一方、領域Ｂ１は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝ａ：ｂ：ｃ（ａ＞０、ｂ＞０、ｃ＞０）となるＩｎが少ない領域である。
なお、本明細書において、領域Ａ１の元素Ｍに対するＩｎの原子数比が、領域Ｂ１の元素Ｍに対するＩｎの原子数比よりも大きいことを、領域Ａ１は、領域Ｂ１と比較して、Ｉｎの濃度が高いとする。従って、本明細書において、領域Ａ１をＩｎ－ｒｉｃｈな領域、また、領域Ｂ１をＩｎ－ｐｏｏｒな領域、ともいう。
例えば、領域Ａ１は、領域Ｂ１よりも、Ｉｎの濃度が１．１倍以上、好ましくは２倍以上１０倍以下であるとよい。また、領域Ａ１は、少なくともＩｎを有する酸化物であればよく、元素Ｍ、およびＺｎは、必ずしも含まれなくともよい。
ここで、本発明の一態様の複合酸化物半導体が有する元素の原子数比について説明する。
複合酸化物半導体において、例えば、領域Ａ１が、Ｉｎ、元素Ｍ、およびＺｎを有する場合に、各元素の原子数比は図２に示す相図を用いて示すことができる。Ｉｎ、元素Ｍ、およびＺｎの原子数比を、ｘ、ｙ、およびｚを用いて、ｘ：ｙ：ｚと表す。ここで原子数比は座標（ｘ：ｙ：ｚ）として図中に表すことができる。なお、図２には、酸素の原子数比については記載しない。
図２において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：１の原子数比（－１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：７：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
また、図２に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物半導体は、スピネル型の結晶構造となる傾向がある。
図２で示す領域Ａ２は、領域Ａ１が有するインジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。なお、領域Ａ２は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：０：（１－γ）の原子数比（－１≦γ≦１）となるライン上も含むものとする。
図２で示す領域Ｂ２は、領域Ｂ１が有するインジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。なお、領域Ｂ２は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂ２は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値を含む。
領域Ａ２はＩｎの濃度が高いため、領域Ｂ２よりも導電性が高くなり、酸化物半導体膜のキャリア移動度（または、トランジスタの電界効果移動度）を高める機能を有する。したがって、領域Ａ１を有する酸化物半導体膜を用いたトランジスタのオン電流及びキャリア移動度を高めることができる。
一方、領域Ｂ２はＩｎの濃度が低いため、領域Ａ２よりも導電性が低く、酸化物半導体膜又はトランジスタのリーク電流を低減する機能を有する。したがって、領域Ｂ１を有する酸化物半導体膜を用いたトランジスタのオフ電流を低くすることができる。
本発明の一態様の酸化物半導体膜において、領域Ａ１と、領域Ｂ１とが、複合体を形成している。つまり、領域Ａ１では、キャリア移動が生じやすく、領域Ｂ１では、キャリア移動が生じにくい。そのため、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、スイッチング特性が高い、半導体特性が良好な材料として用いることができる。
言い換えると、領域Ａ１は、領域Ｂ１よりも半導体性が低く、且つ導電性が高い領域であると言うこともできる。一方、領域Ｂ１は、領域Ａ１よりも半導体性が高く、且つ導電性が低い領域であるということもできる。ここで、半導体性が高いとは、バンドギャップが広い、スイッチング特性が良好、ｉ型半導体に近い、などと言い換えることができる。
一例として、図１（Ａ）、図１（Ｂ）に示すように、領域Ａ１は、ａ－ｂ面方向、およびｃ軸方向において、粒状（クラスタともいう）に複数存在する。なお、クラスタは、不規則に偏在していてもよい。また、複数のクラスタは、重畳した、または連なった状態となる場合がある。例えば、一つのクラスタが、他のクラスタと、重畳した形状が連なり、領域Ａ１がクラウド状に広がって観察される場合がある。
言い換えると、領域Ａ１に含まれるクラスタは、領域Ｂ１に含まれるクラスタよりも半導体性が低く、且つ導電性が高い、と言うこともできる。一方、領域Ｂ１に含まれるクラスタは、領域Ａ１に含まれるクラスタよりも半導体性が高く、且つ導電性が低い領域であるということもできる。
別言すると、本発明の一態様の複合酸化物半導体は、Ｉｎが高濃度の第１の領域と、Ｉｎが低濃度の第２の領域と、を有し、第１の領域と、第２の領域とがクラウド状に繋がっている。あるいは、本発明の一態様の複合酸化物半導体は、Ｉｎが高濃度に広がっている第１の領域と、Ｉｎが高濃度に広がっていない第２の領域と、を有し、第１の領域と、第２の領域とがクラウド状に繋がっている。
図１（Ａ）（Ｂ）に示すように、領域Ａ１がａ－ｂ面方向に互いに連結することで、領域Ａ１が電流の経路となりうる。これにより、酸化物半導体膜の導電性を高めることができ、これを用いたトランジスタの電界効果移動度を高めることができる。
また、図１（Ａ）（Ｂ）に示す領域Ｂ１は、領域Ａ１内に、点在しているとも言える。従って、領域Ｂ１は、領域Ａ１に立体的にはさまれている状態で存在しうる。換言すると、領域Ｂ１は、領域Ａ１に取り囲まれた状態で存在しうる。つまり、領域Ｂ１は、領域Ａ１に内包されている構造である。
また、領域Ｂ１は、領域Ａ１が有するクラスタ（第１のクラスタともいう）と異なるクラスタ（第２のクラスタともいう）を有する構成とみることもできる。この構成の場合、領域Ｂ１は、第２のクラスタを複数有し、複数の第２のクラスタが、それぞれ互いに繋がる部分を有する。別言すると、領域Ａ１が有する第１のクラスタは、他の第１のクラスタとクラウド状に互いに繋がる部分を有し、領域Ｂ１が有する第２のクラスタは、他の第２のクラスタとクラウド状に互いに繋がる部分を有する。
なお、領域Ａ１が点在する割合は、複合酸化物半導体の作製条件、または組成により、調節することができる。例えば、領域Ａ１の割合が少ない複合酸化物半導体、または、領域Ａ１の割合が多い複合酸化物半導体を形成することができる。また、本発明の一態様の複合酸化物半導体は、領域Ｂ１に対し、領域Ａ１の割合が小さいとは限らない。領域Ａ１の割合が非常に大きい複合酸化物半導体では、観察する範囲により、領域Ａ１内に領域Ｂ１が形成されている場合もある。また、例えば、領域Ａ１が形成する粒状の領域のサイズは、複合酸化物半導体の作製条件、または組成により、適宜調節することができる。
図３（Ａ）（Ｂ）には、図１（Ａ）（Ｂ）と比較して領域Ａ１の割合が少なく、領域Ｂ１の割合が多い複合酸化物半導体を示している。
また、図４（Ａ）（Ｂ）には、図３（Ａ）（Ｂ）よりも領域Ａ１の割合が少なく、領域Ｂ１の割合が多い複合酸化物半導体を示している。領域Ａ１の割合が少ないため、図４に示すように、重畳することなく点在している第１のクラスタが含まれうる。
なお、複合酸化物半導体の作製条件または組成により、図１（Ａ）（Ｂ）よりも領域Ａ１の割合が多く、領域Ｂ１の割合が少ない複合酸化物半導体を形成することもできる。
ここで、全ての領域Ａ１がａ－ｂ面方向に連結した場合、トランジスタのスイッチング特性が悪化する場合がある。例えばトランジスタのオフ電流が上昇してしまう恐れがある。そのため、図３（Ａ）（Ｂ）及び図４（Ａ）（Ｂ）に示すように、領域Ａ１は領域Ｂ１内に点在している方が好ましい。従って、領域Ａ１は、領域Ｂ１に立体的にはさまれている状態で存在しうる。換言すると、領域Ａ１は、領域Ｂ１に取り囲まれた状態で存在しうる。つまり、領域Ａ１は、領域Ｂ１に内包されている構造である。これにより、トランジスタのスイッチング特性が向上する。特にオフ電流を低減できる。
また、領域Ａ１と領域Ｂ１とは、明確な領界が観察できない場合がある。なお、領域Ａ１及び領域Ｂ１のサイズは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いた、ＥＤＸマッピングにて評価することができる。例えば、領域Ａ１のクラスタは、断面写真、または平面写真のＥＤＸマッピングにおいて、クラスタの径が、０．１ｎｍ以上２．５ｎｍ以下で観察される場合がある。なお、好ましくはクラスタの径が、０．５ｎｍ以上１．５ｎｍ以下とする。
このように、本発明の一態様の酸化物半導体は、領域Ａ１と領域Ｂ１とが混合している複合酸化物半導体であり、かつ領域Ａ１の機能と、領域Ｂ１の機能とがそれぞれ異なり、領域Ａ１と領域Ｂ１とが相補的に機能している。例えば、元素ＭをＧａとしたＩｎ－Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯとする）の場合、本発明の一態様の酸化物半導体を、Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＩＧＺＯ（略称：Ｃ／ＩＧＺＯ）と呼称することができる。
一方で、例えば、領域Ａ１と領域Ｂ１とが層状に積層された構成の場合、領域Ａ１と領域Ｂ１との間には相互作用がない、または相互作用が起きにくいため、領域Ａ１の機能と領域Ｂ１の機能とが、それぞれ独立に機能する場合がある。この場合、領域Ａ１によって、キャリア移動度を高くすることが出来たとしても、トランジスタのオフ電流が高くなる場合がある。したがって、上述した複合酸化物半導体、またはＣ／ＩＧＺＯとすることで、キャリア移動度が高い機能と、スイッチング特性が良好である機能と、を同時に兼ね備えることが出来る。これは、本発明の一態様の複合酸化物半導体で得られる優れた効果である。
なお、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、［Ｚｎ］において、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。
また、本発明の一態様である複合酸化物半導体の特性は、原子数比によって一義的に定まらない。従って、図示する領域は、複合酸化物半導体が有する領域Ａ１、および領域Ｂ１が有する好ましい原子数比を示す領域であり、境界は厳密ではない。
ここで、領域Ｂ１は結晶性を有する領域であってもよい。より好ましくは、後述するＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）が含まれていてもよい。ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造を有する。なお、歪みとは、ＣＡＡＣ－ＯＳは格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
図５（Ａ）には、領域Ｂ１に含まれる複数のナノ結晶を、破線で模式的に示している。ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪み部分において、五角形および七角形などの多角形のナノ結晶を有する場合がある。
なお、ＣＡＡＣ－ＯＳにおいて、歪み部分の近傍においても、明確な結晶粒界を確認することはできない。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、図５（Ｂ）は、ナノ結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることを模式的に示している。ＣＡＡＣ－ＯＳは、ｃ軸に配向性を有する層状の結晶構造（層状構造ともいう）をとり、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した構造を有する。
なお、インジウムと元素Ｍは、互いに置換する場合がある。そのため、（Ｍ，Ｚｎ）層の元素Ｍの一部がインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層と、（Ｉｎ，Ｍ，Ｚｎ）層と、が積層した層状構造となる。
また、図６（Ａ）、（Ｂ）には、図５（Ａ）、（Ｂ）と比較して、領域Ａ１の割合が少なく、領域Ｂ１の割合が多い場合の例を示している。
酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、後述するａ－ｌｉｋｅ ＯＳ、後述するｎｃ－ＯＳ、後述するＣＡＡＣ－ＯＳのうち、二種以上を有する複合酸化物半導体であってもよい。また、領域Ａ１と、領域Ｂ１とが異なる結晶性を有していてもよい。
例えば、領域Ａ１は非単結晶であることが好ましい。なお、領域Ａ１が結晶性を有する場合、領域Ａ１がインジウムの場合では、正方晶系となる傾向がある。また、領域Ａ１が酸化インジウム（［Ｉｎ］：［Ｍ］：［Ｚｎ］＝ｘ：０：０（ｘ＞０））の場合では、ビックスバイト型の結晶構造となる傾向がある。また、領域Ａ１がＩｎ－Ｚｎ酸化物（［Ｉｎ］：［Ｍ］：［Ｚｎ］＝ｘ：０：ｚ（ｘ＞０、ｚ＞０））の場合では、層状の結晶構造となる傾向がある。
また例えば、領域Ｂ１は、非単結晶であることが好ましい。また領域Ｂ１はＣＡＡＣ－ＯＳを有することが好ましい。ただし、領域Ｂ１はＣＡＡＣ－ＯＳのみからなる必要はなく、多結晶酸化物半導体、およびｎｃ－ＯＳ等の領域を有していてもよい。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有することで、複合酸化物半導体としての物理的性質が安定するため、熱に強く、信頼性が高い複合酸化物半導体を提供することができる。
＜１－３．酸化物半導体膜を有するトランジスタ＞
続いて、上記酸化物半導体膜をトランジスタに用いる場合について説明する。
なお、上記複合酸化物半導体をトランジスタに用いることで、キャリア移動度が高く、かつ、スイッチング特性が高いトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体膜を用いることが好ましい。例えば、酸化物半導体膜は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上とすればよい。
酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体膜中の不純物濃度を低減することが有効である。また、酸化物半導体膜中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体膜中における各不純物の影響について説明する。
酸化物半導体膜において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損（Ｖｏ）を形成する場合がある。該酸素欠損（Ｖｏ）に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
なお、酸化物半導体膜中の酸素欠損（Ｖｏ）は、酸素を酸化物半導体膜に導入することで、低減することができる。つまり、酸化物半導体膜中の酸素欠損（Ｖｏ）に、酸素が補填されることで、酸素欠損（Ｖｏ）は消失する。従って、酸化物半導体膜中に、酸素を拡散させることで、トランジスタの酸素欠損（Ｖｏ）を低減し、信頼性を向上させることができる。
なお、酸素を酸化物半導体膜に導入する方法として、例えば、酸化物半導体に接して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を設けることができる。つまり、酸化物には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トランジスタに酸化物半導体膜を用いる場合、トランジスタ近傍の下地膜や、層間膜などに、過剰酸素領域を有する酸化物を設けることで、トランジスタの酸素欠損を低減し、信頼性を向上させることができる。
不純物が十分に低減された酸化物半導体膜をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２のゲート電極と、酸化物半導体膜、及び第２のゲート電極上の第３の絶縁膜と、を有し、酸化物半導体膜は、第１または第２のゲート電極と重なるチャネル領域と、第３の絶縁膜と接するソース領域と、第３の絶縁膜と接するドレイン領域と、を有し、第１のゲート電極と第２のゲート電極とは、電気的に接続される。
また、上記トランジスタは、その電気特性において、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ以下の範囲での電界効果移動度の最大値が１０ｃｍ２／Ｖｓ以上２００ｃｍ２／Ｖｓ未満である第１の領域と、しきい値電圧が－１Ｖ以上１Ｖ以下である第２の領域と、Ｓ値が０．３Ｖ／ｄｅｃａｄｅ未満である第３の領域と、オフ電流が１×１０－１２Ａ／ｃｍ２未満である第４の領域と、を有する。さらに、トランジスタの電界効果移動度の最大値をμＦＥ（ｍａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦＥ（Ｖｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１以上１０未満となる。
より好適には、上記トランジスタは、その電気特性に置いて、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ以下の範囲での電界効果移動度の最大値が６０ｃｍ２／Ｖｓ以上２００ｃｍ２／Ｖｓ未満である第１の領域と、しきい値電圧が－１Ｖ以上１Ｖ以下である第２の領域と、Ｓ値が０．３Ｖ／ｄｅｃａｄｅ未満である第３の領域と、オフ電流が１×１０－１２Ａ／ｃｍ２未満である第４の領域と、を有する。さらに、トランジスタの電界効果移動度の最大値をμＦＥ（ｍａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦＥ（Ｖｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１以上２未満となる。
上記の構成を別言すると、本発明の一態様の半導体装置は、チャネル領域に酸化物半導体膜を有するトランジスタであって、当該トランジスタの電界効果移動度、しきい値電圧、オフ電流、及びＳ値が非常に優れたトランジスタである。このような半導体装置を、例えば液晶ディスプレイや有機ＥＬディスプレイの画素のトランジスタ、または液晶ディスプレイや有機ＥＬディスプレイの駆動回路のトランジスタ等に好適に用いることができる。
＜１－４．複合酸化物半導体の作製方法＞
ここで、図１（Ａ）（Ｂ）等に示す複合酸化物半導体の作製方法の一例について説明する。本発明の一態様の複合酸化物半導体は、スパッタリング装置を用いて形成することができる。
［スパッタリング装置］
図７（Ａ）は、スパッタリング装置が有する成膜室２５０１を説明する断面図であり、図７（Ｂ）は、スパッタリング装置が有するマグネットユニット２５３０ａ、及びマグネットユニット２５３０ｂの平面図である。
図７（Ａ）に示す成膜室２５０１は、ターゲットホルダ２５２０ａと、ターゲットホルダ２５２０ｂと、バッキングプレート２５１０ａと、バッキングプレート２５１０ｂと、ターゲット２５０２ａと、ターゲット２５０２ｂと、部材２５４２と、基板ホルダ２５７０と、を有する。なお、ターゲット２５０２ａは、バッキングプレート２５１０ａ上に配置される。また、バッキングプレート２５１０ａは、ターゲットホルダ２５２０ａ上に配置される。また、マグネットユニット２５３０ａは、バッキングプレート２５１０ａを介してターゲット２５０２ａ下に配置される。また、ターゲット２５０２ｂは、バッキングプレート２５１０ｂ上に配置される。また、バッキングプレート２５１０ｂは、ターゲットホルダ２５２０ｂ上に配置される。また、マグネットユニット２５３０ｂは、バッキングプレート２５１０ｂを介してターゲット２５０２ｂ下に配置される。
図７（Ａ）、および図７（Ｂ）に示すように、マグネットユニット２５３０ａは、マグネット２５３０Ｎ１と、マグネット２５３０Ｎ２と、マグネット２５３０Ｓと、マグネットホルダ２５３２と、を有する。なお、マグネットユニット２５３０ａにおいて、マグネット２５３０Ｎ１、マグネット２５３０Ｎ２及びマグネット２５３０Ｓは、マグネットホルダ２５３２上に配置される。また、マグネット２５３０Ｎ１及びマグネット２５３０Ｎ２は、マグネット２５３０Ｓと間隔を空けて配置される。なお、マグネットユニット２５３０ｂは、マグネットユニット２５３０ａと同様の構造を有する。なお、成膜室２５０１に基板２５６０を搬入する場合、基板２５６０は基板ホルダ２５７０に接して配置される。
ターゲット２５０２ａ、バッキングプレート２５１０ａ及びターゲットホルダ２５２０ａと、ターゲット２５０２ｂ、バッキングプレート２５１０ｂ及びターゲットホルダ２５２０ｂと、は部材２５４２によって離間されている。なお、部材２５４２は絶縁体であることが好ましい。ただし、部材２５４２が導電体または半導体であっても構わない。また、部材２５４２が、導電体または半導体の表面を絶縁体で覆ったものであっても構わない。
ターゲットホルダ２５２０ａとバッキングプレート２５１０ａとは、ネジ（ボルトなど）を用いて固定されており、等電位となる。また、ターゲットホルダ２５２０ａは、バッキングプレート２５１０ａを介してターゲット２５０２ａを支持する機能を有する。また、ターゲットホルダ２５２０ｂとバッキングプレート２５１０ｂとは、ネジ（ボルトなど）を用いて固定されており、等電位となる。また、ターゲットホルダ２５２０ｂは、バッキングプレート２５１０ｂを介してターゲット２５０２ｂを支持する機能を有する。
バッキングプレート２５１０ａは、ターゲット２５０２ａを固定する機能を有する。また、バッキングプレート２５１０ｂは、ターゲット２５０２ｂを固定する機能を有する。
なお、図７（Ａ）には、マグネットユニット２５３０ａによって形成される磁力線２５８０ａ、２５８０ｂが明示されている。
また、図７（Ｂ）に示すように、マグネットユニット２５３０ａは、長方形または略長方形のマグネット２５３０Ｎ１と、長方形または略長方形のマグネット２５３０Ｎ２と、長方形または略長方形のマグネット２５３０Ｓと、がマグネットホルダ２５３２に固定されている構成を有する。そして、マグネットユニット２５３０ａを、図７（Ｂ）に示す矢印のように左右に揺動させることができる。例えば、マグネットユニット２５３０ａを、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。
ターゲット２５０２ａ上の磁場は、マグネットユニット２５３０ａの揺動とともに変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍においてターゲット２５０２ａのスパッタリング現象が起こりやすい。これは、マグネットユニット２５３０ｂについても同様である。
＜１－５．複合酸化物半導体の作製フロー＞
図８は、複合酸化物半導体の作製方法を説明する工程フロー図である。
図１（Ａ）（Ｂ）に示す複合酸化物半導体は、少なくとも図８に示す第１乃至第４の工程を経て作製される。
［第１の工程：成膜室に基板を配置する工程］
第１の工程は、成膜室に基板を配置する工程を有する（図８ステップＳ１０１参照）。
第１の工程としては、例えば、図７に示す成膜室２５０１が有する基板ホルダ２５７０に基板２５６０を配置する。
成膜時の基板２５６０の温度は、複合酸化物半導体の電気的な性質に影響する。基板温度が高いほど、複合酸化物半導体の結晶性を高め、信頼性を高めることができる。一方、基板温度が低いほど、複合酸化物半導体の結晶性を低くし、キャリア移動度を高めることができる。特に、成膜時の基板温度が低いほど、複合酸化物半導体を有するトランジスタにおいて、低いゲート電圧（例えば０Ｖより大きく２Ｖ以下）における電界効果移動度の向上が顕著となる。
基板２５６０の温度としては、室温（２５℃）以上２００℃以下、好ましくは室温以上１７０℃以下、より好ましくは室温以上１３０℃以下とすればよい。基板温度を上記範囲とすることで、大面積のガラス基板（例えば、後に記載の第８世代または第１０世代のガラス基板）を用いる場合に好適である。特に、複合酸化物半導体の成膜時における基板温度を室温、別言すると意図的に加熱されない状態とすることで、基板の撓みまたは歪みを抑制することができるため好適である。
また、基板ホルダ２５７０に冷却機構等を設け、基板２５６０を冷却する構成としてもよい。
また、基板２５６０の温度を１００℃以上１３０℃以下とすることにより、複合酸化物半導体中の水を除去することができる。このように不純物である水を除去することで、電界効果移動度の向上を図りながら、信頼性の向上を図ることができる。
また、基板２５６０の温度を１００℃以上１３０℃以下とすることにより、スパッタリング装置に、過剰な熱による歪みが生じることを防ぐことができる。これにより、半導体装置の生産性向上を図ることができる。よって、生産性が安定するため、大規模な生産装置を導入しやすいので、大面積の基板を用いた大型の表示装置を容易に製造することができる。
また、基板２５６０の温度を高くすることで、複合酸化物半導体中の水をより効果的に除去することができるだけでなく、複合酸化物半導体の結晶性を高めることができる。例えば基板２５６０の温度を８０℃以上大きく２００℃以下、好ましくは１００℃以上１７０℃以下の温度とすることで、結晶性の高い複合酸化物半導体を成膜できる。
［第２の工程：成膜室にガスを導入する工程］
第２の工程は、成膜室にガスを導入する工程を有する（図８ステップＳ２０１参照）。
第２の工程としては、例えば、図７に示す成膜室２５０１にガスを導入する。当該ガスとしては、アルゴンガス及び酸素ガスのいずれか一方または双方を導入すればよい。なお、アルゴンガスに代えてヘリウム、キセノン、クリプトン等の不活性ガスを用いてもよい。
酸素ガスを用いて複合酸化物半導体を成膜する際に、成膜ガス全体に占める酸素の割合から、「酸素流量比」と記載する場合がある。
酸素流量比が大きいほど、複合酸化物半導体の結晶性を高め、信頼性を高めることができる。一方、酸素流量比が小さいほど、複合酸化物半導体の結晶性を低くし、キャリア移動度を高めることができる。特に、酸素流量比が小さいほど、複合酸化物半導体を有するトランジスタにおいて、低いゲート電圧（例えば０Ｖより大きく２Ｖ以下の範囲）における電界効果移動度の向上が顕著となる。
酸素流量比は、複合酸化物半導体の用途に応じた好ましい特性を得るために、０％以上１００％以下の範囲で適宜設定することができる。
例えば、電界効果移動度の高いトランジスタの半導体層に用いる場合には、複合酸化物半導体の成膜時における酸素流量比として、０％より大きく３０％以下、好ましくは５％以上３０％以下、さらに好ましくは７％以上１５％以下とする。または、複合酸化物半導体を成膜する際に、酸素ガスを用いずに成膜してもよく、このときの酸素流量比は０％である。
また、比較的高い電界効果移動度と、比較的高い信頼性が両立したトランジスタを得るためには、複合酸化物半導体の成膜時における酸素流量比を３０％より大きく７０％未満、好ましくは３０％より大きく５０％以下とする。または、複合酸化物半導体の成膜時における酸素流量比を１０％以上５０％以下、好ましくは３０％以上５０％以下とする。
また、高い信頼性を有するトランジスタを得るためには、複合酸化物半導体の成膜時における酸素流量比を７０％以上１００％以下とする。
このように、成膜時の基板温度と酸素流量比を制御することにより、所望の電気特性を実現する複合酸化物半導体を成膜することができる。例えば、基板温度を下げる（上げる）ことと、酸素流量比を下げる（上げる）ことは、それぞれ電界効果移動度に対する寄与が同等である場合がある。したがって、例えば装置上の制約から、基板温度を十分に上げることができない場合であっても、酸素流量比を高めることで、基板温度を上げて成膜した場合と同等の電界効果移動度を有するトランジスタを実現することもできる。
なお、成膜時の基板温度と酸素流量比を制御することでキャリア移動度が高められた複合酸化物半導体を用いた場合であっても、後述する方法により酸素欠損や不純物の低減を図ることにより、信頼性の高いトランジスタを実現することができる。
また、上記ガスの高純度化も必要である。例えば、ガスとして用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、より好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを用いることで複合酸化物半導体に水分等が取り込まれることを可能な限り防ぐことができる。
また、成膜室２５０１は、複合酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０－７Ｐａから１×１０－４Ｐａ程度まで）に排気されることが好ましい。特に、スパッタリング装置の待機時における、成膜室２５０１内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０－４Ｐａ以下、好ましく５×１０－５Ｐａ以下とすることが好ましい。
［第３の工程：ターゲットに電圧を印加する工程］
第３の工程は、ターゲットに電圧を印加する工程を有する（図８ステップＳ３０１参照）。
第３の工程としては、例えば、図７に示すターゲットホルダ２５２０ａ及びターゲットホルダ２５２０ｂに電圧を印加する。一例としては、ターゲットホルダ２５２０ａに接続する端子Ｖ１に印加される電位を、基板ホルダ２５７０に接続する端子Ｖ２に印加される電位よりも低い電位とする。また、ターゲットホルダ２５２０ｂに接続する端子Ｖ４に印加される電位を、基板ホルダ２５７０に接続する端子Ｖ２よりも低い電位とする。また、基板ホルダ２５７０に接続する端子Ｖ２に印加される電位を、接地電位とする。また、マグネットホルダ２５３２に接続する端子Ｖ３に印加される電位を、接地電位とする。
なお、端子Ｖ１、端子Ｖ２、端子Ｖ３、及び端子Ｖ４に印加される電位は上記の電位に限定されない。また、ターゲットホルダ２５２０、基板ホルダ２５７０、マグネットホルダ２５３２の全てに電位が印加されなくても構わない。例えば、基板ホルダ２５７０が電気的にフローティング状態であってもよい。なお、端子Ｖ１には、印加する電位の制御が可能な電源が電気的に接続されているものとする。電源には、ＤＣ電源、ＡＣ電源、またはＲＦ電源を用いればよい。
また、ターゲット２５０２ａ、及びターゲット２５０２ｂとしては、インジウム、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）、亜鉛、及び酸素を有するターゲットを用いると好ましい。ターゲット２５０２ａ、及びターゲット２５０２ｂの一例としては、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］）などを用いることができる。以下では、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる場合について説明する。
［第４の工程：基板上に複合酸化物半導体を堆積する工程］
第４の工程は、ターゲットからスパッタ粒子が弾き出され、基板上に複合酸化物半導体を堆積する工程を有する（図８ステップＳ４０１参照）。
第４の工程としては、例えば、図７に示す成膜室２５０１中で、アルゴンガスまたは酸素ガスが電離し、陽イオンと電子とに分かれてプラズマを形成する。その後、プラズマ中の陽イオンは、ターゲットホルダ２５２０ａ、２５２０ｂに印加された電位によって、ターゲット２５０２ａ、２５０２ｂに向けて加速される。陽イオンがＩｎ－Ｇａ－Ｚｎ金属酸化物ターゲットに衝突することで、スパッタ粒子が生成され、基板２５６０にスパッタ粒子が堆積する。
なお、ターゲット２５０２ａ、２５０２ｂとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１または原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：７のＩｎ－Ｇａ－Ｚｎ金属酸化物ターゲットを用いると、ターゲット中に組成の異なる複数の結晶粒を有している場合がある。例えば、当該複数の結晶粒は、径が１０μｍ以下である場合が多い。また、例えば、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲット中に、Ｉｎの割合が多い結晶粒を含む場合に、先に説明の領域Ａ１が形成される割合が増える場合がある。
＜１－６．成膜モデル＞
次に、第４の工程において、図９（Ａ）（Ｂ）（Ｃ）に示す成膜モデルを考えることができる。
図９（Ａ）（Ｂ）（Ｃ）は、図７に示すターゲット２５０２ａ近傍の断面模式図である。なお、図９（Ａ）は使用前のターゲットの状態を表し、図９（Ｂ）は成膜前のターゲットの状態を表し、図９（Ｃ）は、成膜中のターゲットの状態を表す。また、図９（Ａ）（Ｂ）（Ｃ）には、ターゲット２５０２ａ、プラズマ２１９０、陽イオン２１９２、スパッタ粒子２５０４ａ、２５０６ａ等が明示されている。
図９（Ａ）においては、ターゲット２５０２ａの表面が比較的平坦であり、且つ組成（例えば、Ｉｎ、Ｇａ及びＺｎの組成）が一様である。一方、図９（Ｂ）においては、事前に行うスパッタリング処理等によって、ターゲット２５０２ａの表面に凹凸が形成され、且つ組成に偏析が生じている。当該凹凸及び当該偏析としては、事前に行うスパッタリング処理でのプラズマ（例えばＡｒプラズマなど）によって生じうる。なお、図９（Ｂ）には、偏析領域２５０４、及び偏析領域２５０６を示している。ここでは、偏析領域２５０４がＧａ及びＺｎを多く含む領域（Ｇａ，Ｚｎ－Ｒｉｃｈ領域）とし、偏析領域２５０６がＩｎを多く含む領域（Ｉｎ－Ｒｉｃｈ領域）とする。なお、Ｇａが多く含まれる偏析領域２５０４が形成される理由としては、ＧａはＩｎよりも融点の低い材料であるため、プラズマ処理中にターゲット２５０２ａが受ける熱により、その一部が溶解し、凝集することで偏析領域２５０４が形成されるためと考えられる。
［第１のステップ］
図９（Ｃ）では、アルゴンガスまたは酸素ガスが電離し、陽イオン２１９２と電子（図示しない）とに分かれてプラズマ２１９０を形成する。その後、プラズマ２１９０中の陽イオン２１９２は、ターゲット２５０２ａ（ここではＩｎ－Ｇａ－Ｚｎ酸化物ターゲット）に向けて加速する。陽イオン２１９２がＩｎ－Ｇａ－Ｚｎ酸化物ターゲットに衝突することで、スパッタ粒子２５０４ａ、２５０６ａが生成され、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲットから、スパッタ粒子２５０４ａ、２５０６ａが弾き出される。なお、スパッタ粒子２５０４ａは、偏析領域２５０４から弾き出されるため、Ｇａ，Ｚｎ－Ｒｉｃｈなクラスタを形成している場合がある。また、スパッタ粒子２５０６ａは、偏析領域２５０６から弾き出されるため、Ｉｎ－Ｒｉｃｈなクラスタを形成している場合がある。
また、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲットにおいては、最初に偏析領域２５０４からスパッタ粒子２５０４ａが優先的にスパッタリングされると考えられる。これは、陽イオン２１９２がＩｎ－Ｇａ－Ｚｎ酸化物ターゲットに衝突することで、相対原子質量が、ＩｎよりもＧａ及びＺｎの方が軽いため、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲットから優先的に弾き出されるためである。弾き出されたスパッタ粒子２５０４ａが基板上に堆積することで、図１（Ａ）（Ｂ）等に示す領域Ｂ１が形成される。
［第２のステップ］
続いて、図９（Ｃ）に示すように、偏析領域２５０６からスパッタ粒子２５０６ａがスパッタリングされる。基板上に先に成膜された領域Ｂ１上にスパッタ粒子２５０６ａが衝突し、図１（Ａ）（Ｂ）等に示す領域Ａ１が形成される。
また、図９（Ｃ）に示すように、ターゲット２５０２ａは、成膜中にはスパッタされ続けるため、偏析領域２５０４の生成と、偏析領域２５０４の消滅とが、断続的に発生する。
上記第１のステップと、第２のステップとの成膜モデルを繰り返すことで、図１（Ａ）（Ｂ）等に示す本発明の一態様の複合酸化物半導体を得ることができる。
すなわち、Ｉｎ－Ｒｉｃｈな偏析領域２５０６と、Ｇａ，Ｚｎ－Ｒｉｃｈな偏析領域２５０４から、個別にスパッタ粒子（２５０４ａ及び２５０６ａ）が、それぞれ飛び出して基板上に堆積する。基板上では、Ｉｎ－Ｒｉｃｈな領域同士がクラウド状に繋がることで図１（Ａ）（Ｂ）に示すような、本発明の一態様の複合酸化物半導体が形成されうる。複合酸化物半導体の膜中で、Ｉｎ－Ｒｉｃｈな領域同士がクラウド状に繋がることで、当該複合酸化物半導体を用いたトランジスタは、高いオン電流（Ｉｏｎ）、及び高い電界効果移動度（μＦＥ）を有する。
このように、高いオン電流（Ｉｏｎ）及び高い電界効果移動度（μＦＥ）を満たすトランジスタにおいては、Ｉｎが重要であり、その他の金属（例えば、Ｇａなど）は必ずしも必要ない。
なお、上記においては、アルゴンガスを用いて、本発明の複合酸化物半導体を成膜するモデルについて例示している。この場合、複合酸化物半導体中に酸素欠損が多く含まれうる。複合酸化物半導体中に酸素欠損が多く含まれると、当該複合酸化物半導体中に浅い欠陥準位（ｓＤＯＳともいう）が形成される場合がある。複合酸化物半導体中にｓＤＯＳが形成されると、当該ｓＤＯＳがキャリアトラップとなり、オン電流及び電界効果移動度が低下してしまう。
したがって、アルゴンガスを用いて複合酸化物半導体を形成した場合においては、複合酸化物半導体の形成後に、複合酸化物半導体中に酸素を供給することによって、複合酸化物半導体中の酸素欠損を補填しｓＤＯＳを低減すると好ましい。
上記酸素の供給方法としては、例えば、複合酸化物半導体の形成後に、酸素を含む雰囲気下で熱処理を行う方法、または酸素を含む雰囲気下でプラズマ処理を行う方法などが挙げられる。あるいは、本発明の一態様の複合酸化物半導体に接する絶縁膜、または複合酸化物半導体の近傍の絶縁膜に過剰酸素を有する構成とすればよい。絶縁膜が過剰酸素を有する構成については、実施の形態２に詳細を説明する。
なお、ここではスパッタリング法による作製方法について説明したが、これに限定されず、パルスレーザー堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法などを用いてもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
＜１－７．成膜モデルの検証＞
次に、上記成膜モデルを検証するために、スパッタリングターゲット表面の形状及び組成分布を調査した。ここでは、スパッタリング処理を行う前後における、スパッタリングターゲットの変化を調査した。
図１０は、試料の作製、及び分析方法を説明する図である。
試料には、金属酸化物ターゲットの一部を切り出したものを用いた。ここでは、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３ある金属酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１である金属酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６である金属酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝５：１：８である金属酸化物ターゲットの４種類を用いた。
続いて、試料の表面を研磨した。その後、研磨した表面について、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察、及びＳＥＭ－ＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）による組成分析を行った。ＳＥＭ像の観察、及びＥＤＸ測定には、堀場製作所製ＥＸ－３７０を用い、加速電圧を１５ｋＶとした。
次に、試料表面に対して、スパッタリング処理を行った。スパッタリング処理は、成膜ガスとしてアルゴンガスを用い、圧力０．４Ｐａ、直流電力２００Ｗの条件で１時間の処理を行った。
その後、スパッタリングされた表面について、上記と同様にＳＥＭによる観察と、ＳＥＭ－ＥＤＸによる組成分析を行った。
ＥＤＸ分析では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る。ここでは、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇａ原子のＬ殻への電子遷移、Ｚｎ原子のＬ殻への電子遷移及びＯ原子のＫ殻への電子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出した。これを試料の分析対象領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることができる。
まず、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３である金属酸化物ターゲットについて測定したＳＥＭ像とＥＤＸマッピングを図１１及び図１２に示す。図１１は、スパッタリング処理前の試料表面のＳＥＭ像及びＥＤＸマッピングであり、図１２は、スパッタリング処理後の試料表面のＳＥＭ像及びＥＤＸマッピングである。各図において、ＳＥＭ像と同じ位置におけるＯ原子、Ｚｎ原子、Ｇａ原子、及びＩｎ原子のＥＤＸマッピングを示している。
図１１に示すように、ＳＥＭ像ではボイド（孔）が見られるものの、試料表面は比較的平坦であることが分かる。また、ＳＥＭ像では複数のグレインが観察され、試料は多結晶であることが確認できる。また、ＥＤＸマッピングから、一部にＺｎリッチな領域が確認されるものの、それぞれの元素は概ね均一に分布していることが確認できた。
一方、図１２に示すように、スパッタリング処理を行うと、試料表面に凹凸形状が形成されていることが確認できた。より具体的には、試料表面に直径約０．１μｍ以上５μｍ以下程度の粒状の析出物が確認できた。なお、図１２に示すＥＤＸマッピングにおいて、表面の凹凸の影響によりＥＤＸスペクトルが取得できていない点が存在する。
また、図１２におけるＥＤＸマッピングを見ると、Ｏ原子、Ｚｎ原子、及びＧａ原子は、試料表面の形状を反映した分布を有し、場所によりその存在割合が大きく異なることが確認できる。また、析出物表面は、Ｇａ原子及びＺｎ原子の組成が高い傾向があることが分かる。一方、Ｉｎ原子については、試料表面の形状が反映されず、他の原子と比較して、均一に分布していることが確認できる。
図１３には、いくつかの位置のＩｎ、Ｇａ、及びＺｎの存在割合を円グラフで示した図である。また、図１４は、図１３に示す結果を棒グラフで示した図である。図１３及び図１４に示すように、スパッタリング処理前では組成は概ね均一であり、ターゲットの組成に近い値を取るのに対し、スパッタリング処理後では、位置によって組成にばらつきが生じることが確認された。特にスパッタリング処理後でみられる析出物には、Ｉｎが少なく、ＧａやＺｎが偏析している領域が存在することが確認できた。
図１５及び図１６には、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１である金属酸化物ターゲットについて測定したＳＥＭ像とＥＤＸマッピングを示す。また図１７及び図１８には、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６である金属酸化物ターゲットについて測定したＳＥＭ像とＥＤＸマッピングを示す。また図１９及び図２０には、Ｉｎ：Ｇａ：Ｚｎ＝５：１：８である金属酸化物ターゲットについて測定したＳＥＭ像とＥＤＸマッピングを示す。
このように、異なる組成の金属酸化物ターゲットのいずれについても、スパッタリング処理後にはＩｎの割合が低く、且つＧａ及びＺｎの割合が多い析出物が表面に存在することが確認できた。また、ＩｎはＯ、Ｇａ、及びＺｎと比較して、均一に分布していることが確認できた。
以上の結果から、スパッタリング処理により、金属酸化物ターゲットの表面には、Ｇａ及びＺｎを多く含む偏析領域が形成されていることが確認できる。また、Ｉｎは均一に分布していることが分かる。したがって、先に説明した成膜モデルが十分に妥当なものであることが分かる。
＜１－８．酸化物半導体の区分＞
次に、酸化物半導体の区分について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、及びｎｃ－ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
すなわち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ－ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ－ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
［ＣＡＡＣ－ＯＳ］
まずは、ＣＡＡＣ－ＯＳについて説明する。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
［ｎｃ－ＯＳ］
次に、ｎｃ－ＯＳについて説明する。
ｎｃ－ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ－ＯＳに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ－ＯＳの結晶は配向性を有さない。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる場合がある。
［ａ－ｌｉｋｅ ＯＳ］
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。ａ－ｌｉｋｅ ＯＳは、鬆を有するため、不安定な構造である。
また、ａ－ｌｉｋｅ ＯＳは、鬆を有するため、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ－ＯＳの密度及びＣＡＡＣ－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ－ＯＳの密度及びＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、本発明の一態様の酸化物半導体膜は、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上が混在していてもよい。
なお、先に説明した領域Ａ１は、非単結晶であることが好ましい。また、領域Ｂ１は、非単結晶であることが好ましい。また、領域Ａ１と、領域Ｂ１とが異なる結晶を有していてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態においては、実施の形態１に示すトランジスタと異なる態様のトランジスタについて、図２１乃至図３８を用いて説明する。
＜２－１．トランジスタの構成例＞
本発明の一態様のトランジスタの構造について説明を行う。
［トランジスタの構成例１］
図２１（Ａ）は、トランジスタ１００Ａの上面図であり、図２１（Ｂ）は図２１（Ａ）の一点鎖線Ｘ１－Ｘ２間の断面図であり、図２１（Ｃ）は図２１（Ａ）の一点鎖線Ｙ１－Ｙ２間の断面図である。なお、図２１（Ａ）では、明瞭化のため、絶縁膜１１０などの構成要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図２１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１－Ｘ２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅（Ｗ）方向と呼称する場合がある。
図２１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、基板１０２上の導電膜１０６と、導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。なお、酸化物半導体膜１０８は、導電膜１１２と重なるチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。
また、絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６と、ソース領域１０８ｓ及びドレイン領域１０８ｄと、が接することで、絶縁膜１１６中の窒素または水素がソース領域１０８ｓ及びドレイン領域１０８ｄ中に添加される。ソース領域１０８ｓ及びドレイン領域１０８ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。
また、トランジスタ１００Ａは、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１６、１１８に設けられた開口部１４１ａを介して、ソース領域１０８ｓに電気的に接続される導電膜１２０ａと、絶縁膜１１６、１１８に設けられた開口部１４１ｂを介して、ドレイン領域１０８ｄに電気的に接続される導電膜１２０ｂと、を有していてもよい。また、絶縁膜１１８、導電膜１２０ａ、及び導電膜１２０ｂ上に絶縁膜１２２を有していてもよい。なお、図２１（Ｂ）（Ｃ）においては、絶縁膜１２２を設ける構成を例示したが、これに限定されず、絶縁膜１２２を設けない構成としてもよい。
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶縁膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、絶縁膜１２２を第５の絶縁膜と、それぞれ呼称する場合がある。また、絶縁膜１０４は、第１のゲート絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する。また、絶縁膜１１６、１１８は保護絶縁膜としての機能を有し、絶縁膜１２２は平坦化絶縁膜としての機能を有する。
また、絶縁膜１１０は、過剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有することで、酸化物半導体膜１０８が有するチャネル領域１０８ｉ中に過剰酸素を供給することができる。よって、チャネル領域１０８ｉに形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
なお、酸化物半導体膜１０８中に過剰酸素を供給させるためには、酸化物半導体膜１０８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。この場合、絶縁膜１０４中に含まれる過剰酸素は、酸化物半導体膜１０８が有するソース領域１０８ｓ、及びドレイン領域１０８ｄにも供給されうる。ソース領域１０８ｓ、及びドレイン領域１０８ｄ中に過剰酸素が供給されると、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が高くなる場合がある。
一方で、酸化物半導体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構成とすることで、チャネル領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能となる。あるいは、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄに過剰酸素を供給させたのち、ソース領域１０８ｓ及びドレイン領域１０８ｄのキャリア密度を選択的に高めることで、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が高くなることを抑制することができる。
また、酸化物半導体膜１０８が有するソース領域１０８ｓ及びドレイン領域１０８ｄは、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好ましい。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。上記酸素欠損を形成する元素が、絶縁膜１１６中に１つまたは複数含まれる場合、絶縁膜１１６からソース領域１０８ｓ、及びドレイン領域１０８ｄに拡散する。上記酸素欠損を形成する元素は、不純物添加処理によりソース領域１０８ｓ、及びドレイン領域１０８ｄ中に添加されてもよい。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
図２２に、図２１（Ｂ）の酸化物半導体膜１０８の近傍の拡大図を示す。図２２に示すように、チャネル領域１０８ｉには、加熱処理等により絶縁膜１１０から放出された酸素（Ｏ）が供給され、酸素欠損が低減される。これによりチャネル領域１０８ｉをｉ型化させることができる。一方、ソース領域１０８ｓ及びドレイン領域１０８ｄには、水素（Ｈ）が供給され、この水素と酸素欠損とが結合する。これにより、ソース領域１０８ｓ及びドレイン領域１０８ｄをｎ型化させることができる。当該水素としては、絶縁膜１１６の成膜時に成膜ガスに含まれる水素や、加熱処理等により絶縁膜１１６から放出される水素などがある。
また、図２１（Ｂ）（Ｃ）に示す導電膜１０６は、第１のゲート電極としての機能を有し、導電膜１１２は、第２のゲート電極としての機能を有し、導電膜１２０ａは、ソース電極としての機能を有し、導電膜１２０ｂは、ドレイン電極としての機能を有する。
また、図２１（Ｃ）に示すように、絶縁膜１０４、１１０には開口部１４３が設けられる。また、導電膜１０６は、開口部１４３を介して、導電膜１１２と、電気的に接続される。よって、導電膜１０６と導電膜１１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電膜１０６と、導電膜１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに、導電膜１０６を遮光膜として用いてもよい。例えば、導電膜１０６を遮光性の材料により形成することで、チャネル領域１０８ｉに照射される下方からの光を抑制することができる。
また、図２１（Ｂ）（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０６と、第２のゲート電極として機能する導電膜１１２のそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、導電膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方向の長さよりも長く、酸化物半導体膜１０８のチャネル幅方向全体は、絶縁膜１１０を間に挟んで導電膜１１２に覆われている。また、導電膜１１２と導電膜１０６とは、絶縁膜１０４、及び絶縁膜１１０に設けられる開口部１４３において接続されるため、酸化物半導体膜１０８のチャネル幅方向の側面の一方は、絶縁膜１１０を間に挟んで導電膜１１２と対向している。
別言すると、トランジスタ１００Ａのチャネル幅方向において、導電膜１０６及び導電膜１１２は、絶縁膜１０４、及び絶縁膜１１０に設けられる開口部１４３において接続すると共に、絶縁膜１０４、及び絶縁膜１１０を間に挟んで酸化物半導体膜１０８を取り囲む構成である。
このような構成を有することで、トランジスタ１００Ａに含まれる酸化物半導体膜１０８を、第１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能する導電膜１１２の電界によって電気的に取り囲むことができる。トランジスタ１００Ａのように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜１０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。なお、トランジスタ１００Ａをゲート電極の数から、Ｄｕａｌ Ｇａｔｅ構造と呼ぶこともできる。
トランジスタ１００Ａは、Ｓ－ｃｈａｎｎｅｌ構造を有するため、導電膜１０６または導電膜１１２によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印加することができるため、トランジスタ１００Ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００Ａを微細化することが可能となる。また、トランジスタ１００Ａは、酸化物半導体膜１０８が導電膜１０６、及び導電膜１１２によって取り囲まれた構造を有するため、トランジスタ１００Ａの機械的強度を高めることができる。
なお、トランジスタ１００Ａのチャネル幅方向において、酸化物半導体膜１０８の開口部１４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
なお、トランジスタ１００Ａを、導電膜１１２の酸化物半導体膜１０８に対する位置、または導電膜１１２の形成方法から、ＴＧＳＡ（Ｔｏｐ Ｇａｔｅ Ｓｅｌｆ Ａｌｉｇｎ）型のＦＥＴと呼称してもよい。ただし、本発明の一態様の半導体装置は、これに限定されず、ＢＧＴＣ（Ｂｏｔｔｏｍ Ｇａｔｅ Ｔｏｐ Ｃｏｎｔａｃｔ）型のＦＥＴとしてもよい。
＜２－２．トランジスタの構成要素＞
次に、図２１（Ａ）（Ｂ）（Ｃ）に示すトランジスタの構成要素の詳細について説明する。
［基板］
基板１０２としては、作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、アルカリガラス、クリスタルガラス、石英またはサファイア等を用いることができる。また、無機絶縁膜を用いてもよい。当該無機絶縁膜としては、例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等が挙げられる。
また、上記無アルカリガラスとしては、例えば、０．２ｍｍ以上０．７ｍｍ以下の厚さとすればよい。または、無アルカリガラスを研磨することで、上記の厚さとしてもよい。
また、無アルカリガラスとして、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を用いることができる。これにより、大型の表示装置を作製することができる。
また、基板１０２として、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を用いてもよい。
また、基板１０２として、金属等の無機材料を用いてもよい。金属等の無機材料としては、ステンレススチールまたはアルミニウム等が挙げられる。
また、基板１０２として、樹脂、樹脂フィルムまたはプラスチック等の有機材料を用いてもよい。当該樹脂フィルムとしては、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、またはシロキサン結合を有する樹脂等が挙げられる。
また、基板１０２として、無機材料と有機材料とを組み合わせた複合材料を用いてもよい。当該複合材料としては、金属板または薄板状のガラス板と、樹脂フィルムとを貼り合わせた材料、繊維状の金属、粒子状の金属、繊維状のガラス、または粒子状のガラスを樹脂フィルムに分散した材料、もしくは繊維状の樹脂、粒子状の樹脂を無機材料に分散した材料等が挙げられる。
なお、基板１０２としては、少なくとも上または下に形成される膜または層を支持できるものであればよく、絶縁膜、半導体膜、導電膜のいずれか一つまたは複数であってもよい。
［第１の絶縁膜］
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４において少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させることが可能である。
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８のチャネル領域１０８ｉに含まれる酸素欠損を低減することが可能である。
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することができる。
［酸化物半導体膜］
酸化物半導体膜１０８としては、先に説明した複合酸化物半導体、またはＣ／ＩＧＺＯを用いると好適である。
［第２の絶縁膜］
絶縁膜１１０は、酸化物半導体膜１０８、特にチャネル領域１０８ｉに酸素を供給する機能を有する。例えば、絶縁膜１１０としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１１０において、酸化物半導体膜１０８と接する領域は、少なくとも酸化物絶縁膜を用いて形成することが好ましい。絶縁膜１１０として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよい。
また、絶縁膜１１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
また、絶縁膜１１０には、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
例えば、絶縁膜１１０として、二酸化窒素（ＮＯ２）起因のスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁膜を用いると好適である。
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁膜１１０中に準位を形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁膜１１０及び酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１０側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１０及び酸化物半導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁膜１１０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁膜としては、例えば、酸化窒化シリコン膜を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁膜を用いることで窒素酸化物（ＮＯｘ）が低減される。
なお、絶縁膜１１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であると好ましい。
また、絶縁膜１１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ－ｋ材料を用いてもよい。当該ｈｉｇｈ－ｋ材料を用いることでトランジスタのゲートリークを低減できる。
［第３の絶縁膜］
絶縁膜１１６は、窒素または水素を有する。また、絶縁膜１１６は、フッ素を有していてもよい。絶縁膜１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化フッ化シリコン、フッ化窒化シリコン等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、酸化物半導体膜１０８のソース領域１０８ｓ、及びドレイン領域１０８ｄと接する。したがって、絶縁膜１１６と接するソース領域１０８ｓ、及びドレイン領域１０８ｄ中の不純物（窒素または水素）濃度が高くなり、ソース領域１０８ｓ、及びドレイン領域１０８ｄのキャリア密度を高めることができる。
［第４の絶縁膜］
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８としては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを用いればよい。
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
［第５の絶縁膜］
絶縁膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料としては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。
［導電膜］
導電膜１０６、１１２、１２０ａ、１２０ｂとしては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電膜１０６、１１２、１２０ａ、１２０ｂとしては、導電性を有する金属膜、可視光を反射する機能を有する導電膜、または可視光を透過する機能を有する導電膜を用いればよい。
導電性を有する金属膜として、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素を含む材料を用いることができる。または、上述した金属元素を含む合金を用いてもよい。
上述の導電性を有する金属膜として、具体的には、チタン膜上に銅膜を積層する二層構造、窒化チタン膜上に銅膜を積層する二層構造、窒化タンタル膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層し、さらにその上にチタン膜を形成する三層構造等を用いればよい。特に、銅元素を含む導電膜を用いることで、抵抗を低くすることが出来るため好適である。また、銅元素を含む導電膜としては、または、銅とマンガンとを含む合金膜が挙げられる。当該合金膜は、ウエットエッチング法を用いて加工できるため好適である。
なお、導電膜１０６、１１２、１２０ａ、１２０ｂとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、酸化物半導体膜１０８と接する金属膜、または酸化物半導体膜１０８の近傍の金属膜として、最も好適に用いることができる。
また、上述の導電性を有する金属膜に代えて、導電性高分子または導電性ポリマーを用いてもよい。
また、上述の可視光を反射する機能を有する導電膜としては、金、銀、銅、またはパラジウムから選ばれた金属元素を含む材料を用いることができる。特に、銀元素を含む導電膜を用いることで、可視光における反射率を高めることができるため好適である。
また、上述の可視光を透過する機能を有する導電膜としては、インジウム、錫、亜鉛、ガリウム、またはシリコンから選ばれた元素を含む材料を用いることができる。具体的には、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ－Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ－Ｓｎ－Ｓｉ酸化物（ＩＴＳＯともいう）、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物等が挙げられる。
また、上述の可視光を透過する機能を有する導電膜としては、グラフェンまたはグラファイトを含む膜を用いてもよい。グラフェンを含む膜としては、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等が挙げられる。
また、導電膜１１２、１２０ａ、１２０ｂを、無電解めっき法により形成することができる。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ａｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いることが可能である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができるため、好適である。
また、無電解めっき法により導電膜を形成した場合、当該導電膜の構成元素が外部に拡散しないように、当該導電膜の下に、拡散防止膜を形成してもよい。また、当該拡散防止膜と、当該導電膜との間に、導電膜を成長させることが出来るシード層を形成してもよい。上記拡散防止膜としては、例えば、スパッタリング法を用いて形成することができる。また、当該拡散防止膜としては、例えば、窒化タンタル膜または窒化チタン膜を用いることができる。また、上記シード層としては、無電解めっき法により形成することができる。また、当該シード層としては、無電解めっき法により形成することができる導電膜の材料と同様の材料を用いることができる。
なお、導電膜１１２として、Ｉｎ－Ｇａ－Ｚｎ酸化物に代表される酸化物半導体を用いてよい。当該酸化物半導体は、絶縁膜１１６から窒素または水素が供給されることで、キャリア密度が高くなる。別言すると、酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）として機能する。したがって、酸化物半導体は、ゲート電極として用いることができる。
例えば、導電膜１１２としては、酸化物導電体（ＯＣ）の単層構造、金属膜の単層構造、または酸化物導電体（ＯＣ）と、金属膜との積層構造等が挙げられる。
なお、導電膜１１２として、遮光性を有する金属膜の単層構造、または酸化物導電体（ＯＣ）と遮光性を有する金属膜との積層構造を用いる場合、導電膜１１２の下方に形成されるチャネル領域１０８ｉを遮光することができるため、好適である。また、導電膜１１２として、酸化物半導体または酸化物導電体（ＯＣ）と、遮光性を有する金属膜との積層構造を用いる場合、酸化物半導体または酸化物導電体（ＯＣ）上に、金属膜（例えば、チタン膜、タングステン膜など）を形成することで、金属膜中の構成元素が酸化物半導体または酸化物導電体（ＯＣ）側に拡散し低抵抗化する、金属膜の成膜時のダメージ（例えば、スパッタリングダメージなど）により低抵抗化する、あるいは金属膜中に酸化物半導体または酸化物導電体（ＯＣ）中の酸素が拡散することで、酸素欠損が形成され低抵抗化する。
導電膜１０６、１１２、１２０ａ、１２０ｂの厚さとしては、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
＜２－３．トランジスタの構成例２＞
図２３（Ａ）（Ｂ）は、トランジスタ１００Ｂの断面図であり、図２４（Ａ）（Ｂ）は、トランジスタ１００Ｃの断面図であり、図２５（Ａ）（Ｂ）は、トランジスタ１００Ｄの断面図である。なお、トランジスタ１００Ｂ、トランジスタ１００Ｃ、及びトランジスタ１００Ｄの上面図としては、図２１（Ａ）に示すトランジスタ１００Ａと同様であるため、ここでの説明は省略する。
図２３（Ａ）（Ｂ）に示すトランジスタ１００Ｂは、導電膜１１２の積層構造、導電膜１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
トランジスタ１００Ｂの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜１１２＿１上の導電膜１１２＿２と、を有する。例えば、導電膜１１２＿１として、酸化物導電膜を用いることにより、絶縁膜１１０に過剰酸素を添加することができる。上記酸化物導電膜としては、スパッタリング法を用い、酸素ガスを含む雰囲気にて形成することができる。また、上記酸化物導電膜としては、例えば、インジウムと錫とを有する酸化物、タングステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛とを有する酸化物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを有する酸化物、インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有する酸化物、インジウムとガリウムと亜鉛とを有する酸化物等が挙げられる。
また、図２３（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜１０６とが接続される。開口部１４３を形成する際に、導電膜１１２＿１となる導電膜を形成した後、開口部１４３を形成することで、図２３（Ｂ）に示す形状とすることができる。導電膜１１２＿１に酸化物導電膜を適用した場合、導電膜１１２＿２と、導電膜１０６とが接続される構成とすることで、導電膜１１２と導電膜１０６との接触抵抗を低くすることができる。
また、トランジスタ１００Ｂの導電膜１１２及び絶縁膜１１０は、テーパー形状である。より具体的には、導電膜１１２の下端部は、導電膜１１２の上端部よりも外側に形成される。また、絶縁膜１１０の下端部は、絶縁膜１１０の上端部よりも外側に形成される。また、導電膜１１２の下端部は、絶縁膜１１０の上端部と概略同じ位置に形成される。
トランジスタ１００Ｂの導電膜１１２及び絶縁膜１１０をテーパー形状とすることで、トランジスタ１００Ａの導電膜１１２及び絶縁膜１１０が矩形の場合と比較し、絶縁膜１１６の被覆性を高めることができるため好適である。
なお、トランジスタ１００Ｂのその他の構成は、先に示すトランジスタ１００Ａと同様であり、同様の効果を奏する。
図２４（Ａ）（Ｂ）に示すトランジスタ１００Ｃは、導電膜１１２の積層構造、導電膜１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
トランジスタ１００Ｃの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜１１２＿１上の導電膜１１２＿２と、を有する。また、導電膜１１２＿１の下端部は、導電膜１１２＿２の上端部よりも外側に形成される。例えば、導電膜１１２＿１と、導電膜１１２＿２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２＿２をウエットエッチング法で、導電膜１１２＿１及び絶縁膜１１０をドライエッチング法で、それぞれ加工することで、上記の構造とすることができる。
また、トランジスタ１００Ｃの構造とすることで、酸化物半導体膜１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵抗領域とは、チャネル領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する導電膜１１２が重畳しない領域である。領域１０８ｆが高抵抗領域の場合、領域１０８ｆは、所謂オフセット領域として機能する。領域１０８ｆがオフセット領域として機能する場合においては、トランジスタ１００Ｃのオン電流の低下を抑制するために、チャネル長（Ｌ）方向において、領域１０８ｆを１μｍ以下とすればよい。
また、低抵抗領域とは、チャネル領域１０８ｉよりも抵抗が低く、且つソース領域１０８ｓ及びドレイン領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
なお、領域１０８ｆをＬＤＤ領域とする場合には、例えば、絶縁膜１１６から領域１０８ｆに窒素、水素、フッ素の１以上を供給する、あるいは、絶縁膜１１０及び導電膜１１２＿１をマスクとして、導電膜１１２＿１の上方から不純物元素を添加することで、当該不純物が導電膜１１２＿１及び絶縁膜１１０を通過して酸化物半導体膜１０８に添加されることで形成することができる。
また、図２４（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜１０６とが接続される。
なお、トランジスタ１００Ｃのその他の構成は、先に示すトランジスタ１００Ａと同様であり、同様の効果を奏する。
図２５（Ａ）（Ｂ）に示すトランジスタ１００Ｄは、導電膜１１２の積層構造、導電膜１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
トランジスタ１００Ｄの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜１１２＿１上の導電膜１１２＿２と、を有する。また、導電膜１１２＿１の下端部は、導電膜１１２＿２の下端部よりも外側に形成される。また、絶縁膜１１０の下端部は、導電膜１１２＿１の下端部よりも外側に形成される。例えば、導電膜１１２＿１と、導電膜１１２＿２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２＿２及び導電膜１１２＿１をウエットエッチング法で、絶縁膜１１０をドライエッチング法で、それぞれ加工することで、上記の構造とすることができる。
また、トランジスタ１００Ｃと同様に、トランジスタ１００Ｄには、酸化物半導体膜１０８中に領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
また、図２５（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜１０６とが接続される。
なお、トランジスタ１００Ｄのその他の構成は、先に示すトランジスタ１００Ａと同様であり、同様の効果を奏する。
＜２－４．トランジスタの構成例３＞
図２６（Ａ）（Ｂ）は、トランジスタ１００Ｅの断面図であり、図２７（Ａ）（Ｂ）は、トランジスタ１００Ｆの断面図であり、図２８（Ａ）（Ｂ）は、トランジスタ１００Ｇの断面図であり、図２９（Ａ）（Ｂ）は、トランジスタ１００Ｈの断面図であり、図３０（Ａ）（Ｂ）は、トランジスタ１００Ｊの断面図である。なお、トランジスタ１００Ｅ、トランジスタ１００Ｆ、トランジスタ１００Ｇ、トランジスタ１００Ｈ、及びトランジスタ１００Ｊの上面図としては、図２１（Ａ）に示すトランジスタ１００Ａと同様であるため、ここでの説明は省略する。
トランジスタ１００Ｅ、トランジスタ１００Ｆ、トランジスタ１００Ｇ、トランジスタ１００Ｈ、及びトランジスタ１００Ｊは、先に示すトランジスタ１００Ａと酸化物半導体膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと同様の構成であり、同様の効果を奏する。
図２６（Ａ）（Ｂ）に示すトランジスタ１００Ｅが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造である。
図２７（Ａ）（Ｂ）に示すトランジスタ１００Ｆが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造である。
図２８（Ａ）（Ｂ）に示すトランジスタ１００Ｇが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２の２層の積層構造である。
図２９（Ａ）（Ｂ）に示すトランジスタ１００Ｈが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造であり、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２の２層の積層構造である。なお、トランジスタ１００Ｈのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿１及び酸化物半導体膜１０８＿２の側面を覆う。
図３０（Ａ）（Ｂ）に示すトランジスタ１００Ｊが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造であり、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２の単層構造である。なお、トランジスタ１００Ｊのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿２の側面を覆う。
チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍においては、加工におけるダメージにより欠陥（例えば、酸素欠損）が形成されやすい、あるいは不純物の付着により汚染されやすい。そのため、チャネル領域１０８ｉが実質的に真性であっても、電界などのストレスが印加されることによって、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍が活性化され、低抵抗（ｎ型）領域となりやすい。また、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍がｎ型領域の場合、当該ｎ型領域がキャリアのパスとなるため、寄生チャネルが形成される場合がある。
そこで、トランジスタ１００Ｈ、及びトランジスタ１００Ｊにおいては、チャネル領域１０８ｉを積層構造とし、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面を、積層構造の一方の層で覆う構成とする。当該構成とすることで、チャネル領域１０８ｉの側面またはその近傍の欠陥を抑制する、あるいはチャネル領域１０８ｉの側面またはその近傍への不純物の付着を低減することが可能となる。
［バンド構造］
ここで、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０のバンド構造、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０のバンド構造、並びに絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、及び絶縁層１１０のバンド構造について、図３１（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、図３１（Ａ）（Ｂ）（Ｃ）は、チャネル領域１０８ｉにおけるバンド構造である。
図３１（Ａ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図３１（Ｂ）は、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図３１（Ｃ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図３１（Ａ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図３１（Ｂ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図３１（Ｃ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
図３１（Ａ）に示すように、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図３１（Ｂ）に示すように、酸化物半導体膜１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図３１（Ｃ）に示すように、酸化物半導体膜１０８＿１、１０８＿２において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜１０８＿１、１０８＿２、１０８＿３に連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図３１（Ａ）（Ｂ）（Ｃ）に示す構成とすることで酸化物半導体膜１０８＿２がウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０８＿２に形成されることがわかる。
なお、酸化物半導体膜１０８＿１、１０８＿３を設けることにより、欠陥準位を酸化物半導体膜１０８＿２より遠ざけることができる。
また、欠陥準位がチャネル領域として機能する酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、欠陥準位に電子が蓄積しやすくなってしまう。欠陥準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、欠陥準位が酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、欠陥準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、酸化物半導体膜１０８＿１、１０８＿３は、酸化物半導体膜１０８＿２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜１０８＿１、１０８＿３の電子親和力よりも、酸化物半導体膜１０８＿２の電子親和力が大きく、酸化物半導体膜１０８＿１及び酸化物半導体膜１０８＿３の電子親和力と、酸化物半導体膜１０８＿２の電子親和力との差は、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜１０８＿２が主な電流経路となる。すなわち、酸化物半導体膜１０８＿２は、チャネル領域としての機能を有し、酸化物半導体膜１０８＿１、１０８＿３は、酸化物絶縁膜としての機能を有する。また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域が形成される酸化物半導体膜１０８＿２を構成する金属元素の一種以上から構成される酸化物半導体膜を用いると好ましい。このような構成とすることで、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半導体膜１０８＿１、１０８＿３を、その物性及び／または機能から、それぞれ酸化物絶縁膜とも呼べる。または、酸化物半導体膜１０８＿１、１０８＿３には、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１０８＿２よりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜１０８＿２の伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位が、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ以上とすることが好ましい。
また、酸化物半導体膜１０８＿１、１０８＿３は、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜１０８＿１、１０８＿３の膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１２０ａ、１２０ｂの構成元素が酸化物半導体膜１０８＿２へ拡散してしまう場合がある。なお、酸化物半導体膜１０８＿１、１０８＿３が後述するＣＡＡＣ－ＯＳである場合、導電膜１２０ａ、１２０ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
また、本実施の形態においては、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：４：５［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：５：６［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１０：１［原子数比］の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。あるいは、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の原子数比をＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。この場合、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿１、１０８＿３として金属元素の原子数比をＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いると、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差を０．６ｅＶ以上とすることができるため好適である。
なお、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦２）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β６≦８）となる場合がある。
＜２－５．トランジスタの構成例４＞
図３２（Ａ）は、トランジスタ３００Ａの上面図であり、図３２（Ｂ）は、図３２（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図３２（Ｃ）は、図３２（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。なお、図３２（Ａ）において、煩雑になることを避けるため、トランジスタ３００Ａの構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１－Ｘ２方向をチャネル長方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図３２（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
図３２に示すトランジスタ３００Ａは、基板３０２上の導電膜３０４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体膜３０８上の導電膜３１２ｂと、を有する。また、トランジスタ３００Ａ上、より詳しくは、導電膜３１２ａ、３１２ｂ及び酸化物半導体膜３０８上には絶縁膜３１４、３１６、及び絶縁膜３１８が設けられる。
なお、トランジスタ３００Ａにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ａのゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トランジスタ３００Ａの保護絶縁膜としての機能を有する。また、トランジスタ３００Ａにおいて、導電膜３０４は、ゲート電極としての機能を有し、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。
なお、本明細書等において、絶縁膜３０６、３０７を第１の絶縁膜と、絶縁膜３１４、３１６を第２の絶縁膜と、絶縁膜３１８を第３の絶縁膜と、それぞれ呼称する場合がある。
図３２に示すトランジスタ３００Ａは、チャネルエッチ型のトランジスタ構造である。本発明の一態様の酸化物半導体膜は、チャネルエッチ型のトランジスタに好適に用いることができる。
＜２－６．トランジスタの構成例５＞
図３３（Ａ）は、トランジスタ３００Ｂの上面図であり、図３３（Ｂ）は、図３３（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図３３（Ｃ）は、図３３（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
図３３に示すトランジスタ３００Ｂは、基板３０２上の導電膜３０４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１４及び絶縁膜３１６に設けられる開口部３４１ａを介して酸化物半導体膜３０８に電気的に接続される導電膜３１２ａと、絶縁膜３１４及び絶縁膜３１６に設けられる開口部３４１ｂを介して酸化物半導体膜３０８に電気的に接続される導電膜３１２ｂとを有する。また、トランジスタ３００Ｂ上、より詳しくは、導電膜３１２ａ、３１２ｂ、及び絶縁膜３１６上には絶縁膜３１８が設けられる。
なお、トランジスタ３００Ｂにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ｂのゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６は、酸化物半導体膜３０８の保護絶縁膜としての機能を有し、絶縁膜３１８は、トランジスタ３００Ｂの保護絶縁膜としての機能を有する。また、トランジスタ３００Ｂにおいて、導電膜３０４は、ゲート電極としての機能を有し、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。
図３２に示すトランジスタ３００Ａにおいては、チャネルエッチ型の構造であったのに対し、図３３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂは、チャネル保護型の構造である。本発明の一態様の酸化物半導体膜は、チャネル保護型のトランジスタにも好適に用いることができる。
＜２－７．トランジスタの構成例６＞
図３４（Ａ）は、トランジスタ３００Ｃの上面図であり、図３４（Ｂ）は、図３４（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図３４（Ｃ）は、図３４（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
図３４に示すトランジスタ３００Ｃは、図３３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂと絶縁膜３１４、３１６の形状が相違する。具体的には、トランジスタ３００Ｃの絶縁膜３１４、３１６は、酸化物半導体膜３０８のチャネル領域上に島状に設けられる。その他の構成は、トランジスタ３００Ｂと同様である。
＜２－８．トランジスタの構成例７＞
図３５（Ａ）は、トランジスタ３００Ｄの上面図であり、図３５（Ｂ）は、図３５（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図３５（Ｃ）は、図３５（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
図３５に示すトランジスタ３００Ｄは、基板３０２上の導電膜３０４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体膜３０８上の導電膜３１２ｂと、酸化物半導体膜３０８、及び導電膜３１２ａ、３１２ｂ上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１６上の絶縁膜３１８と、絶縁膜３１８上の導電膜３２０ａ、３２０ｂと、を有する。
なお、トランジスタ３００Ｄにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ｄの第１のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トランジスタ３００Ｄの第２のゲート絶縁膜としての機能を有する。また、トランジスタ３００Ｄにおいて、導電膜３０４は、第１のゲート電極としての機能を有し、導電膜３２０ａは、第２のゲート電極としての機能を有し、導電膜３２０ｂは、表示装置に用いる画素電極としての機能を有する。また、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。
また、図３５（Ｃ）に示すように導電膜３２０ａは、絶縁膜３０６、３０７、３１４、３１６、３１８に設けられる開口部３４２ｂ、３４２ｃにおいて、導電膜３０４に接続される。よって、導電膜３２０ａと導電膜３０４とは、同じ電位が与えられる。
なお、トランジスタ３００Ｄにおいては、開口部３４２ｂ、３４２ｃを設け、導電膜３２０ａと導電膜３０４を接続する構成について例示したが、これに限定されない。例えば、開口部３４２ｂまたは開口部３４２ｃのいずれか一方の開口部のみを形成し、導電膜３２０ａと導電膜３０４を接続する構成、または開口部３４２ｂ及び開口部３４２ｃを設けずに、導電膜３２０ａと導電膜３０４を接続しない構成としてもよい。なお、導電膜３２０ａと導電膜３０４とを接続しない構成の場合、導電膜３２０ａと導電膜３０４には、それぞれ異なる電位を与えることができる。
また、導電膜３２０ｂは、絶縁膜３１４、３１６、３１８に設けられる開口部３４２ａを介して、導電膜３１２ｂと接続される。
なお、トランジスタ３００Ｄは、先に説明のＳ－ｃｈａｎｎｅｌ構造を有する。
＜２－９．トランジスタの構成例８＞
また、図３２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ａが有する酸化物半導体膜３０８を複数の積層構造としてもよい。その場合の一例を図３６（Ａ）（Ｂ）及び図３７（Ａ）（Ｂ）に示す。
図３６（Ａ）（Ｂ）は、トランジスタ３００Ｅの断面図であり、図３７（Ａ）（Ｂ）は、トランジスタ３００Ｆの断面図である。なお、トランジスタ３００Ｅ、３００Ｆの上面図としては、図３２（Ａ）に示すトランジスタ３００Ａと同様である。
図３６（Ａ）（Ｂ）に示すトランジスタ３００Ｅが有する酸化物半導体膜３０８は、酸化物半導体膜３０８＿１と、酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿３と、を有する。また、図３７（Ａ）（Ｂ）に示すトランジスタ３００Ｆが有する酸化物半導体膜３０８は、酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿３と、を有する。
なお、導電膜３０４、絶縁膜３０６、絶縁膜３０７、酸化物半導体膜３０８、酸化物半導体膜３０８＿１、酸化物半導体膜３０８＿２、酸化物半導体膜３０８＿３、導電膜３１２ａ、３１２ｂ、絶縁膜３１４、絶縁膜３１６、絶縁膜３１８、及び導電膜３２０ａ、３２０ｂとしては、それぞれ先に記載の導電膜１０６、絶縁膜１１６、酸化物半導体膜１０８、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、酸化物半導体膜１０８＿３、導電膜１２０ａ、１２０ｂ、絶縁膜１０４、絶縁膜１１８、絶縁膜１１６、及び導電膜１１２と同様な材料を用いることができる。
＜２－１０．トランジスタの構成例９＞
図３８（Ａ）は、トランジスタ３００Ｇの上面図であり、図３８（Ｂ）は、図３８（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図３８（Ｃ）は、図３８（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
図３８に示すトランジスタ３００Ｇは、基板３０２上の導電膜３０４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体膜３０８上の導電膜３１２ｂと、酸化物半導体膜３０８、導電膜３１２ａ、及び導電膜３１２ｂ上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１６上の導電膜３２０ａと、絶縁膜３１６上の導電膜３２０ｂと、を有する。
また、絶縁膜３０６及び絶縁膜３０７は、開口部３５１を有し、絶縁膜３０６及び絶縁膜３０７上には、開口部３５１を介して導電膜３０４と電気的に接続される導電膜３１２ｃが形成される。また、絶縁膜３１４及び絶縁膜３１６は、導電膜３１２ｂに達する開口部３５２ａと、導電膜３１２ｃに達する開口部３５２ｂとを有する。
また、酸化物半導体膜３０８は、導電膜３０４側の酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿２上の酸化物半導体膜３０８＿３と、を有する。
また、トランジスタ３００Ｇの上には、絶縁膜３１８が設けられる。絶縁膜３１８は、絶縁膜３１６、導電膜３２０ａ、及び導電膜３２０ｂを覆うように形成される。
なお、トランジスタ３００Ｇにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ｇの第１のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６は、トランジスタ３００Ｇの第２のゲート絶縁膜としての機能を有し、絶縁膜３１８は、トランジスタ３００Ｇの保護絶縁膜としての機能を有する。また、トランジスタ３００Ｇにおいて、導電膜３０４は、第１のゲート電極としての機能を有し、導電膜３２０ａは、第２のゲート電極としての機能を有し、導電膜３２０ｂは、表示装置に用いる画素電極としての機能を有する。また、トランジスタ３００Ｇにおいて、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。また、トランジスタ３００Ｇにおいて、導電膜３１２ｃは接続電極としての機能を有する。
なお、トランジスタ３００Ｇは、先に説明のＳ－ｃｈａｎｎｅｌ構造を有する。
また、トランジスタ３００Ａ乃至トランジスタ３００Ｇの構造を、それぞれ自由に組み合わせて用いてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態においては、先の実施の形態で例示した半導体装置を有する表示装置の一例について、図３９乃至図４６を用いて以下説明を行う。
図３９は、表示装置の一例を示す上面図である。図３９に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図３９には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有している。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、図４０乃至図４２を用いて説明する。なお、図４０及び図４１は、図３９に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図４２は、図３９に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
まず、図４０乃至図４２に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
＜３－１．表示装置の共通部分に関する説明＞
図４０乃至図４２に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００Ａと同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜、または第２のゲート電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜、及びトランジスタ７５０上の保護絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
また、図４０乃至図４２において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
また、図４０乃至図４２においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０２にトップゲート型のトランジスタを用い、ソースドライバ回路部７０４にボトムゲート型のトランジスタを用いる構成、あるいは画素部７０２にボトムゲート型のトランジスタを用い、ソースドライバ回路部７０４にトップゲート型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
＜３－２．液晶素子を用いる表示装置の構成例＞
図４０に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図４０に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
導電膜７７２に可視光において反射性のある導電膜を用いる場合、表示装置７００は、反射型の液晶表示装置となる。また、導電膜７７２に可視光において透光性のある導電膜を用いる場合、表示装置７００は、透過型の液晶表示装置となる。
また、導電膜７７２上の構成を変えることで、液晶素子の駆動方式を変えることができる。この場合の一例を図４１に示す。また、図４１に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図４１に示す構成の場合、導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
また、図４０及び図４１において図示しないが、導電膜７７２または導電膜７７４のいずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図４０及び図４１において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
＜３－３．発光素子を用いる表示装置＞
図４２に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７７２、ＥＬ層７８６、及び導電膜７８８を有する。図４２に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
また、上述の有機化合物、及び無機化合物としては、例えば、蒸着法（真空蒸着法を含む）、液滴吐出法（インクジェット法ともいう）、塗布法、グラビア印刷法等の方法を用いて形成することができる。また、ＥＬ層７８６としては、低分子材料、中分子材料（オリゴマー、デンドリマーを含む）、または高分子材料を含んでも良い。
ここで、液滴吐出法を用いてＥＬ層７８６を形成する方法について、図４５を用いて説明する。図４５（Ａ）乃至図４５（Ｄ）は、ＥＬ層７８６の作製方法を説明する断面図である。
まず、平坦化絶縁膜７７０上に導電膜７７２が形成され、導電膜７７２の一部を覆うように絶縁膜７３０が形成される（図４５（Ａ）参照）。
次に、絶縁膜７３０の開口である導電膜７７２の露出部に、液滴吐出装置７８３より液滴７８４を吐出し、組成物を含む層７８５を形成する。液滴７８４は、溶媒を含む組成物であり、導電膜７７２上に付着する（図４５（Ｂ）参照）。
なお、液滴７８４を吐出する工程を減圧下で行ってもよい。
次に、組成物を含む層７８５より溶媒を除去し、固化することによってＥＬ層７８６を形成する（図４５（Ｃ）参照）。
なお、溶媒の除去方法としては、乾燥工程または加熱工程を行えばよい。
次に、ＥＬ層７８６上に導電膜７８８を形成し、発光素子７８２を形成する（図４５（Ｄ）参照）。
このようにＥＬ層７８６を液滴吐出法で行うと、選択的に組成物を吐出することができるため、材料のロスを削減することができる。また、形状を加工するためのリソグラフィ工程なども必要ないために工程も簡略化することができ、低コスト化が達成できる。
なお、上記説明した液滴吐出法とは、組成物の吐出口を有するノズル、あるいは１つ又は複数のノズルを有するヘッド等の液滴を吐出する手段を有するものの総称とする。
次に、液滴吐出法に用いる液滴吐出装置について、図４６を用いて説明する。図４６は、液滴吐出装置１４００を説明する概念図である。
液滴吐出装置１４００は、液滴吐出手段１４０３を有する。また、液滴吐出手段１４０３は、ヘッド１４０５と、ヘッド１４１２とを有する。
ヘッド１４０５、及びヘッド１４１２は制御手段１４０７に接続され、それがコンピュータ１４１０で制御することにより予めプログラミングされたパターンに描画することができる。
また、描画するタイミングとしては、例えば、基板１４０２上に形成されたマーカー１４１１を基準に行えば良い。あるいは、基板１４０２の外縁を基準にして基準点を確定させても良い。ここでは、マーカー１４１１を撮像手段１４０４で検出し、画像処理手段１４０９にてデジタル信号に変換したものをコンピュータ１４１０で認識して制御信号を発生させて制御手段１４０７に送る。
撮像手段１４０４としては、電荷結合素子（ＣＣＤ）や相補型金属－酸化物－半導体（ＣＭＯＳ）を利用したイメージセンサなどを用いることができる。なお、基板１４０２上に形成されるべきパターンの情報は記憶媒体１４０８に格納されたものであり、この情報を基にして制御手段１４０７に制御信号を送り、液滴吐出手段１４０３の個々のヘッド１４０５、ヘッド１４１２を個別に制御することができる。吐出する材料は、材料供給源１４１３、材料供給源１４１４より配管を通してヘッド１４０５、ヘッド１４１２にそれぞれ供給される。
ヘッド１４０５の内部は、点線１４０６が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド１４１２もヘッド１４０５と同様な内部構造を有する。ヘッド１４０５とヘッド１４１２のノズルを異なるサイズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで、複数種の発光材料などをそれぞれ吐出し、描画することができ、広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大型基板を用いる場合、ヘッド１４０５、ヘッド１４１２は基板上を、図４６中に示すＸ、Ｙ、Ｚの矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。
また、組成物を吐出する工程は、減圧下で行ってもよい。吐出時に基板を加熱しておいてもよい。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミング、加熱処理の回数は特に限定されない。乾燥と焼成の工程を良好に行うためには、そのときの温度は、基板の材質及び組成物の性質に依存する。
以上のように、液滴吐出装置を用いてＥＬ層７８６を作製することができる。
再び、図４２に示す表示装置７００の説明に戻る。
図４２に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図４２に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
＜３－４．表示装置に入出力装置を設ける構成例＞
また、図４１及び図４２に示す表示装置７００に入出力装置を設けてもよい。当該入出力装置としては、例えば、タッチパネル等が挙げられる。
図４１に示す表示装置７００にタッチパネル７９１を設ける構成を図４３に、図４２に示す表示装置７００にタッチパネル７９１を設ける構成を図４４に、それぞれ示す。
図４３は図４１に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であり、図４４は図４２に示す表示装置７００にタッチパネル７９１を設ける構成の断面図である。
まず、図４３及び図４４に示すタッチパネル７９１について、以下説明を行う。
図４３及び図４４に示すタッチパネル７９１は、第２の基板７０５と着色膜７３６との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、着色膜７３６を形成する前に、第２の基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被検知体が近接することで、電極７９３と、電極７９４との間の容量の変化を検知することができる。
また、図４３及び図４４に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図４３及び図４４においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図４３に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい。また、図４４に示すように、電極７９３は、液晶素子７７５と重ならないように設けられると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすることができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極７９３、７９４、７９６のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。
また、図４３及び図４４においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図４７を用いて説明を行う。
＜４．表示装置の回路構成＞
図４７（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図４７（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図４７（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図４７（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図４７（Ａ）に示す複数の画素回路５０１は、例えば、図４７（Ｂ）に示す構成とすることができる。
図４７（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図４７（Ｂ）の画素回路５０１を有する表示装置では、例えば、図４７（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図４７（Ａ）に示す複数の画素回路５０１は、例えば、図４７（Ｃ）に示す構成とすることができる。
また、図４７（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信データ線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図４７（Ｃ）の画素回路５０１を有する表示装置では、例えば、図４７（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図４８乃至図５１を用いて説明を行う。
＜５－１．表示モジュール＞
図４８に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２との間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続された表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１０、バッテリ７０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト７００７は、光源７００８を有する。なお、図４８において、バックライト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム７００９は、放熱板としての機能を有していてもよい。
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜５－２．電子機器１＞
次に、図４９（Ａ）乃至図４９（Ｅ）に電子機器の一例を示す。
図４９（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
なお、図４９（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
図４９（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図４９（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させる好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図４９（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
＜５－３．電子機器２＞
次に、図４９（Ａ）乃至図４９（Ｅ）に示す電子機器と、異なる電子機器の一例を図５０（Ａ）乃至図５０（Ｇ）に示す。
図５０（Ａ）乃至図５０（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図５０（Ａ）乃至図５０（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図５０（Ａ）乃至図５０（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図５０（Ａ）乃至図５０（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図５０（Ａ）乃至図５０（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図５０（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、例えば、５０インチ以上、または１００インチ以上の大画面の表示部９００１を組み込むことが可能である。
図５０（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ、接続端子、センサ等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図５０（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図５０（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図５０（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図５０（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図５０（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図５０（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
次に、図４９（Ａ）乃至図４９（Ｅ）に示す電子機器、及び図５０（Ａ）乃至図５０（Ｇ）に示す電子機器と異なる電子機器の一例を図５１（Ａ）（Ｂ）に示す。図５１（Ａ）（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。なお、図５１（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図５１（Ｂ）は、複数の表示パネルが展開された状態の斜視図である。
図５１（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域９５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表示装置とすることができる。
また、図５１（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２としてもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、上記実施の形態に示す方法を用いて成膜したＩｎ－Ｇａ－Ｚｎ酸化物膜（以下、ＩＧＺＯ膜と呼ぶ。）の観察と元素分析を行った結果について説明する。
本実施例に係る試料では、Ｉｎ－Ｇａ－Ｚｎ酸化物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝５：１：７）ターゲットを用いたスパッタリング法により、膜厚１００ｎｍを狙ってガラス基板上にＩＧＺＯ膜を成膜した。ＩＧＺＯ膜の成膜は、アルゴンガス２００ｓｃｃｍを含む雰囲気で圧力を０．６Ｐａに制御し、基板温度を室温とし、２．５ｋＷの交流電力を印加して行った。
作製した試料のＩＧＺＯ膜について、ＨＡＡＤＦ－ＳＴＥＭ像の観察と、ＥＤＸを用いた測定を行った。ＨＡＡＤＦ－ＳＴＥＭ像の撮影とＥＤＸ測定は、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆを用いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
また、ＥＤＸ測定では、元素分析装置としてエネルギー分散型Ｘ線分析装置ＪＥＤ－２３００Ｔを用いた。なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いた。
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る。本実施例では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出した。これを試料の分析対象領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることができる。
試料のＩＧＺＯ膜における、ＨＡＡＤＦ－ＳＴＥＭ像とＥＤＸマッピングを図５２及び図５３に示す。図５２は、ＩＧＺＯ膜の平面のＨＡＡＤＦ－ＳＴＥＭ像及びＥＤＸマッピングであり、図５３は、ＩＧＺＯ膜の断面のＨＡＡＤＦ－ＳＴＥＭ像及びＥＤＸマッピングである。図５２（Ａ）及び図５３（Ａ）は、試料のＨＡＡＤＦ－ＳＴＥＭ像である。また、図５２（Ｂ）及び図５３（Ｂ）はＯ原子のＥＤＸマッピングであり、図５２（Ｃ）及び図５３（Ｃ）はＺｎ原子のＥＤＸマッピングであり、図５２（Ｄ）及び図５３（Ｄ）はＧａ原子のＥＤＸマッピングであり、図５２（Ｅ）及び図５３（Ｅ）はＩｎ原子のＥＤＸマッピングである。なお、図５２及び図５３のＨＡＡＤＦ－ＳＴＥＭ像とＥＤＸマッピングの倍率は７２０万倍である。
また、図５２（Ｂ）乃至図５２（Ｅ）、及び図５３（Ｂ）乃至図５３（Ｅ）に示すＥＤＸマッピングの上側に位置するバーは、ＩＧＺＯ膜の各点における各原子の比率［ａｔｏｍｉｃ％］を示している。
図５２及び図５３に示すＥＤＸマッピングでは、画像に相対的な明暗の分布が見られ、ＩＧＺＯ膜において各原子が分布を持って存在している様子が見て取れる。ここで、図５２（Ｂ）乃至図５２（Ｅ）に示す枠１Ａと枠１Ｂ、及び図５３（Ｂ）乃至図５３（Ｅ）に示す枠２Ａと枠２Ｂに注目する。
図５２（Ｅ）及び図５３（Ｅ）では枠１Ａ及び枠２Ａは相対的に明るい領域を多く含み、枠１Ｂ及び枠２Ｂは相対的に暗い領域を多く含む。つまり、枠１Ａ及び枠２ＡはＩｎ原子が相対的に多い領域であり、枠１Ｂ及び枠２ＢはＩｎ原子が相対的に少ない領域である。図５２（Ｅ）及び図５３（Ｅ）で、相対的に明るい領域は上記実施の形態に示す領域Ａ１に相当し、相対的に暗い領域は上記実施の形態に示す領域Ｂ１に相当する。
図５２（Ｄ）及び図５３（Ｄ）では、図５２（Ｅ）及び図５３（Ｅ）と対照的に、枠１Ａ及び枠２Ａは相対的に暗い領域を多く含み、枠１Ｂ及び枠２Ｂは相対的に明るい領域を多く含む。つまり、枠１Ａ及び枠２ＡはＧａ原子が相対的に少ない領域であり、枠１Ｂ及び枠２ＢはＧａ原子が相対的に多い領域である。このように、Ｉｎ原子が相対的に多い領域ではＧａ原子が相対的に少なく、Ｉｎ原子が相対的に少ない領域ではＧａ原子が相対的に多い傾向が見られる。よって、図５２（Ｄ）及び図５３（Ｄ）で相対的に明るい領域は上記実施の形態に示す領域Ｂ１に概略対応し、相対的に暗い領域は上記実施の形態に示す領域Ａ１に概略対応する。
図５２（Ｃ）及び図５３（Ｃ）では、枠１Ｂ及び枠２Ｂは相対的に明るい領域を多く含み、枠１Ａ及び枠２Ａは、枠１Ｂ及び枠２Ｂほどではないが明るい領域を含む。つまり、枠１Ｂ及び枠２Ｂは相対的にＺｎ原子が多い領域であり、枠１Ａ及び枠２Ａは、枠１Ｂ及び枠２ＢほどではないがＺｎ原子が含まれる領域である。
また、同様に図５２（Ｂ）及び図５３（Ｂ）について見ると、枠１Ａ、枠１Ｂ、枠２Ａ及び枠２Ｂは、相対的に酸素原子が多い領域であることが分かる。
このように、ＩＧＺＯ膜の領域Ａ１は、Ｉｎ原子、Ｏ原子を多く含み、領域Ｂ１ほどではないが、Ｚｎ原子を含む領域である。このことから、領域Ａ１は、例えば、インジウム、インジウム酸化物、Ｉｎ－Ｚｎ酸化物などを多く含むことが示唆される。よって、領域Ａ１は、領域Ｂ１より導電性が高い領域として機能するので、トランジスタの電界効果移動度の増大及びオン電流の増加に寄与する。
ここで、図５２（Ｅ）及び図５３（Ｅ）に示す領域Ａ１に対応する領域（例えば枠１Ａ及び枠２Ａ）に注目すると、領域Ａ１に複数の粒状の部分が見られる。当該粒状の部分は、径の大きさが０．５ｎｍ以上１．５ｎｍ以下のサイズで観察される。領域Ａ１は、複数の粒状の部分がそれぞれ互いに繋がって形成されているように見える。このように、領域Ａ１は、クラウド状に広がって形成されている。領域Ａ１に含まれる粒状の部分が上記実施の形態に示す領域Ａ１のクラスタに対応する。
また、ＩＧＺＯ膜の領域Ｂ１は、Ｇａ原子、Ｚｎ原子、及びＯ原子を多く含み、領域Ａ１ほどではないが、Ｉｎ原子を含む領域である。このことから、領域Ｂ１は、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物などを多く含むことが示唆される。よって、領域Ｂ１は、領域Ａ１より半導体性が高い領域として機能するので、トランジスタのスイッチング特性に寄与する。
ここで、図５２（Ｄ）及び図５３（Ｄ）に示す領域Ｂ１に対応する領域（例えば枠１Ｂ及び枠２Ｂ）に注目すると、領域Ｂ１に複数の粒状の部分が見られる。領域Ｂ１も、複数の粒状の部分がそれぞれ互いに繋がって形成されているように見える。このように、領域Ｂ１も、クラウド状に広がって形成されている。領域Ｂ１に含まれる粒状の部分が上記実施の形態に示す領域Ｂ１のクラスタに対応する。
このように、本実施例で作製した試料のＩＧＺＯ膜は、Ｉｎ－ｒｉｃｈな領域Ａ１とＩｎ－ｐｏｏｒな領域Ｂ１が形成された、複合酸化物半導体である。領域Ａ１がトランジスタのオン電流及び電界効果移動度に寄与し、領域Ｂ１がトランジスタのスイッチング特性に寄与するため、当該複合酸化物半導体を用いることで、オン電流が大きく、高移動度であり、Ｓ値が小さい、電気特性を有するトランジスタを作製することができる。
本実施例は、少なくともその一部を本明細書中に記載する実施の形態、または他の実施例と適宜組み合わせて実施することができる。
本実施例では、複合酸化物半導体を成膜し、ＸＲＤによりその結晶性を調べた結果について説明する。
［試料の作製］
本実施例では、酸素流量比と、成膜時の基板温度をそれぞれ条件振りし、酸化物半導体膜を有する試料を作製した。
各試料は、６００ｍｍ×７２０ｍｍのガラス基板上に酸化物半導体膜を成膜することにより得た。
酸化物半導体膜の成膜条件としては、流量２００ｓｃｃｍの成膜ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。
ここでは、基板温度を３条件、酸素流量比を６条件とし、計１８種類の試料を作製した。成膜時の基板温度は、室温、１３０℃、１７０℃の３条件とした。酸素流量比は、０％、１０％、３０％、５０％、７０％、及び１００％の計６条件とした。成膜ガスは、酸素ガスの流量とアルゴンガスの流量の和が２００ｓｃｃｍとなるように、それぞれの比率を変えた条件を用いた。
［ＸＲＤ分析結果］
ＸＲＤ分析は、ｏｕｔ－ｏｆ－ｐｌａｎｅ法の一種である粉末法（θ－２θ法ともいう。）を用いて行った。θー２θ法は、Ｘ線の入射角を変化させるとともに、Ｘ線源に対向して設けられる検出器の角度を入射角と同じにしてＸ線回折強度を測定する方法である。なお、Ｘ線を膜表面から約０．４０°の角度から入射し、検出器の角度を変化させてＸ線回折強度を測定するｏｕｔ－ｏｆ－ｐｌａｎｅ法の一種であるＧＩＸＲＤ（Ｇｒａｚｉｎｇ－Ｉｎｃｉｄｅｎｃｅ ＸＲＤ）法（薄膜法またはＳｅｅｍａｎｎ－Ｂｏｈｌｉｎ法ともいう。）を用いてもよい。
図５４に、各試料についてＸＲＤ測定を行った結果を示す。図５４における横軸は角度２θであり、縦軸は回折強度を任意単位で示している。また、図５４では、それぞれ測定箇所の異なる３つの回折プロファイルを示している。それぞれのグラフのプロファイルは、上側が基板中央（Ａ）、下側が基板外周（Ｃ）、真ん中がＡとＣの中間のおける測定結果である。
回折強度のピークがみられた回折角（２θ＝３１°付近）は、単結晶ＩｎＧａＺｎＯ４の構造モデルにおける（００９）面の回折角と一致する。したがってこの回折強度のピークが確認された試料では、ｃ軸が膜厚方向に配向する結晶部（以下、配向性を有する結晶部ともいう）が含まれていることが確認できる。
図５４に示すように、室温成膜、酸素流量比が０％の条件では、明確なピークが確認できない。このことは、膜中の配向性を有する結晶部の存在割合が極めて低いことを示唆している。
一方、室温成膜条件であっても、成膜ガスに酸素を含ませることで、明確なピークが確認されている。室温成膜条件において、酸素流量比を７０％以上とすると、ピーク強度が低下する傾向も見られている。
また、基板温度を高くすると、酸素流量比が０％であっても、明確なピークが確認される。また、基板温度１３０℃及び１７０℃の条件において、成膜ガスに酸素を含ませることで、より明確なピークが得られている。また、室温成膜条件と同様に、酸素流量比が高い（７０％以上）条件では、ピーク強度が低下する傾向も見られている。
以上のことから、成膜される酸化物半導体膜の結晶性は、成膜時の酸素流量比と、基板温度の２つの条件により制御できることが確認できた。また、酸素流量比が０％の条件であっても、基板温度を高くすることにより結晶性を高めることができることが分かった。また、基板温度が室温の条件であっても、酸素流量比を高めることで結晶性を高めることができることが分かった。
本実施例は、少なくともその一部を本明細書中に記載する実施の形態または他の実施例と適宜組み合わせて実施することができる。
本実施例では、実施の形態２に示すトランジスタ１００Ａに相当するトランジスタを作製し、当該トランジスタの電気特性を評価した。本実施例においては、以下に示す試料Ｓ１を作製した。なお、試料Ｓ１は、チャネル長Ｌが３μｍ、チャネル幅Ｗが５０μｍのトランジスタが形成された試料である。
［試料Ｓ１の作製方法］
まず、ガラス基板上に厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。続いて当該導電膜をフォトリソグラフィ法により加工した。
次に、基板及び導電膜上に絶縁膜を４層積層して形成した。絶縁膜は、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、真空中で連続して形成した。絶縁膜は、下から厚さ５０ｎｍの窒化シリコン膜、厚さ３００ｎｍの窒化シリコン膜、厚さ５０ｎｍの窒化シリコン膜、厚さ５０ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
次に、絶縁膜上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、半導体層を形成した。酸化物半導体膜１０８としては、厚さ４０ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜は、先に説明の複合酸化物半導体、またはＣ／ＩＧＺＯである。
酸化物半導体膜の成膜条件としては、基板温度を室温（２５℃）として、流量２００ｓｃｃｍのアルゴンガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。本実施例では、酸化物半導体膜の成膜時における酸素流量比は０％である。
次に、絶縁膜及び半導体層上に、絶縁膜を形成した。絶縁膜としては、厚さ１５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気下で、３５０℃ １時間の熱処理とした。
次に、絶縁膜の所望の領域に開口部を形成した。開口部の形成方法としては、ドライエッチング法を用いた。
次に、開口部を覆うように絶縁膜上に導電膜を形成し、当該導電膜を島状に加工した。また、導電膜を形成後、続けて、導電膜の下側に接する絶縁膜を加工することで、絶縁膜を形成した。
導電膜としては、厚さ１０ｎｍの酸化物半導体膜と、厚さ５０ｎｍの窒化チタン膜と、厚さ１００ｎｍの銅膜とを順に形成した。なお、酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。また、窒化チタン膜及び銅膜としては、スパッタリング装置を用いて形成した。
次に、半導体層、絶縁膜、及び導電膜上からプラズマ処理を行った。当該プラズマ処理としては、ＰＥＣＶＤ装置を用い、基板温度を２２０℃とし、アルゴンガスと窒素ガスとの混合ガス雰囲気下で行った。
次に、半導体層、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、厚さ１００ｎｍの窒化シリコン膜及び厚さ３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて積層して形成した。
次に、形成した絶縁膜上にマスクを形成し、当該マスクを用いて絶縁膜に開口部を形成した。
次に、開口部を充填するように、導電膜を形成し、当該導電膜を島状に加工することで、ソース電極及びドレイン電極となる導電膜を形成した。当該導電膜としては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて、それぞれ形成した。
次に、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。
以上のようにして、試料Ｓ１を作製した。
［トランジスタのＩｄ－Ｖｇ特性］
次に、上記作製した試料Ｓ１のトランジスタのＩｄ－Ｖｇ特性を測定した。なお、トランジスタのＩｄ－Ｖｇ特性の測定条件としては、第１のゲート電極として機能する導電膜に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極として機能する導電膜に印加する電圧（以下、バックゲート電圧（Ｖｂｇ）ともいう）を、－１０Ｖから＋１０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極として機能する導電膜に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導電膜に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び２０Ｖとした。
図５５に、試料Ｓ１のＩｄ－Ｖｇ特性結果を示す。なお、図５５において、第１縦軸がＩｄ［Ａ］を、第２縦軸が電界効果移動度（μＦＥ［ｃｍ２／Ｖｓ］）を、横軸がＶｇ［Ｖ］を、それぞれ表す。なお、電界効果移動度については、Ｖｄ＝２０Ｖで測定した際の値である。
なお、図５５において、測定時のＩｄの上限値を１ｍＡとして測定している。図５５におけるＶｄ＝２０Ｖの条件では、Ｖｇ＝７．５ＶでＩｄがこの上限値を超える値となっている。そのため図５５では、このＩｄ－Ｖｇ特性から見積もられる電界効果移動度として、Ｖｇ＝７．５Ｖ以下の範囲を明示している。
図５５に示すように、本発明の一態様の半導体装置であるトランジスタは、良好な電気特性を有する。ここで、図５５に示すトランジスタの特性を表１に示す。
Figure 0007033853000001
このように、本発明の一態様の半導体装置であるトランジスタは、電界効果移動度が１００ｃｍ２／Ｖｓを超えている。これは、低温ポリシリコンを用いたトランジスタに匹敵するほどの高い値であり、酸化物半導体を用いたトランジスタでは、驚異的な特性であるといえる。
表１に示すように、試料Ｓ１は、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ以下の範囲での電界効果移動度の最大値が、６０ｃｍ２／Ｖｓ以上１５０ｃｍ２／Ｖｓ未満である第１の領域と、しきい値電圧が、－１Ｖ以上１Ｖ以下である第２の領域と、Ｓ値が、０．３Ｖ／ｄｅｃａｄｅ未満である第３の領域と、オフ電流が、１×１０－１２Ａ／ｃｍ２未満である第４の領域と、を有し、トランジスタの電界効果移動度の最大値をμＦＥ（ｍａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦＥ（Ｖｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１以上２未満となる。
上記のトランジスタの特性としては、先に説明の複合酸化物半導体、またはＣ／ＩＧＺＯを用いることで得られる。複合酸化物半導体、またはＣ／ＩＧＺＯをトランジスタの半導体層に用いることで、キャリア移動度が高い機能と、スイッチング特性が良好である機能と、を同時に兼ね備えることが実現できる。
本実施例は、少なくともその一部を本明細書中に記載する実施の形態、または他の実施例と適宜組み合わせて実施することができる。
本実施例では、実施の形態２に示すトランジスタ１００Ａに相当するトランジスタを作製し、当該トランジスタの電気特性及び当該トランジスタの断面形状を評価した。本実施例においては、以下に示す試料Ｓ２を作製した。なお、試料Ｓ２は、チャネル長Ｌが２μｍ、チャネル幅Ｗが３μｍのトランジスタが形成された試料である。
［試料Ｓ２の作製方法］
まず、ガラス基板上に厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。続いて当該導電膜をフォトリソグラフィ法により加工した。
次に、基板及び導電膜上に絶縁膜を４層積層して形成した。絶縁膜は、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、真空中で連続して形成した。絶縁膜は、下から厚さ５０ｎｍの窒化シリコン膜、厚さ１００ｎｍの窒化シリコン膜、厚さ５０ｎｍの窒化シリコン膜、厚さ５０ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
次に、絶縁膜上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、半導体層を形成した。酸化物半導体膜１０８としては、厚さ４０ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜は、先に説明の複合酸化物半導体、またはＣ／ＩＧＺＯである。
酸化物半導体膜の成膜条件としては、基板温度を７０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスと、をスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。本実施例では、酸化物半導体膜の成膜時における酸素流量比は１０％である。
次に、絶縁膜及び半導体層上に、絶縁膜を形成した。絶縁膜としては、厚さ１５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気下で、３５０℃ １時間の熱処理とした。
次に、絶縁膜の所望の領域に開口部を形成した。開口部の形成方法としては、ドライエッチング法を用いた。
次に、開口部を覆うように絶縁膜上に導電膜を形成し、当該導電膜を島状に加工した。また、導電膜を形成後、続けて、導電膜の下側に接する絶縁膜を加工することで、絶縁膜を形成した。
導電膜としては、厚さ１０ｎｍの第１の酸化物半導体膜と、厚さ９０ｎｍの第２の酸化物半導体膜と、を順に形成した。なお、第１酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。また、第２酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスと、をスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加すること形成した。
次に、半導体層、絶縁膜、及び導電膜上からプラズマ処理を行った。当該プラズマ処理としては、ＰＥＣＶＤ装置を用い、基板温度を２２０℃とし、アルゴンガスと窒素ガスとの混合ガス雰囲気下で行った。
次に、半導体層、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、厚さ１００ｎｍの窒化シリコン膜及び厚さ３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて積層して形成した。
次に、形成した絶縁膜上にマスクを形成し、当該マスクを用いて絶縁膜に開口部を形成した。
次に、開口部を充填するように、導電膜を形成し、当該導電膜を島状に加工することで、ソース電極及びドレイン電極となる導電膜を形成した。当該導電膜としては、厚さ５０ｎｍのチタン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とを、スパッタリング装置を用いて、順に形成した。
次に、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。
以上のようにして、試料Ｓ２を作製した。
［トランジスタのＩｄ－Ｖｇ特性］
次に、上記作製した試料Ｓ２のトランジスタのＩｄ－Ｖｇ特性を測定した。なお、トランジスタのＩｄ－Ｖｇ特性の測定条件としては、先に示す実施例３と同じとした。
図５６に、試料Ｓ２のＩｄ－Ｖｇ特性結果を示す。
図５６に示すように、本発明の一態様の半導体装置であるトランジスタは、良好な電気特性を有する。ここで、図５６に示すトランジスタの特性を表２に示す。
Figure 0007033853000002
表２に示すように、試料Ｓ２は、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ以下の範囲での電界効果移動度の最大値が、６０ｃｍ２／Ｖｓ以上１５０ｃｍ２／Ｖｓ未満である第１の領域と、しきい値電圧が、－１Ｖ以上１Ｖ以下である第２の領域と、Ｓ値が、０．３Ｖ／ｄｅｃａｄｅ未満である第３の領域と、オフ電流が、１×１０－１２Ａ／ｃｍ２未満である第４の領域と、を有し、トランジスタの電界効果移動度の最大値をμＦＥ（ｍａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦＥ（Ｖｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１以上２未満となる。
上記のトランジスタの特性としては、先に説明の複合酸化物半導体、またはＣ／ＩＧＺＯを用いることで得られる。複合酸化物半導体、またはＣ／ＩＧＺＯをトランジスタの半導体層に用いることで、キャリア移動度が高い機能と、スイッチング特性が良好である機能と、を同時に兼ね備えることが実現できる。
［トランジスタの断面形状］
次に、上記作製した試料Ｓ２のトランジスタの断面形状を評価した。なお、トランジスタの断面形状の評価としては、断面ＳＴＥＭ観察を行った。図５７に試料Ｓ２のトランジスタの断面ＳＴＥＭ像を示す。
図５７に示す通り、本実施例で作製した試料Ｓ２は良好な断面形状であることが確認された。また、チャネル長Ｌとしては、２μｍの設計に対し、出来上がりの寸法が１．７８μｍであることが確認された。
本実施例は、少なくともその一部を本明細書中に記載する実施の形態、または他の実施例と適宜組み合わせて実施することができる。
Ａ１ 領域
Ａ２ 領域
Ｂ１ 領域
Ｂ２ 領域
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１００Ｆ トランジスタ
１００Ｇ トランジスタ
１００Ｈ トランジスタ
１００Ｊ トランジスタ
１０２ 基板
１０４ 絶縁膜
１０６ 導電膜
１０８ 酸化物半導体膜
１０８＿１ 酸化物半導体膜
１０８＿２ 酸化物半導体膜
１０８＿３ 酸化物半導体膜
１０８ｄ ドレイン領域
１０８ｆ 領域
１０８ｉ チャネル領域
１０８ｓ ソース領域
１１０ 絶縁膜
１１２ 導電膜
１１２＿１ 導電膜
１１２＿２ 導電膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２２ 絶縁膜
１４１ａ 開口部
１４１ｂ 開口部
１４３ 開口部
３００Ａ トランジスタ
３００Ｂ トランジスタ
３００Ｃ トランジスタ
３００Ｄ トランジスタ
３００Ｅ トランジスタ
３００Ｆ トランジスタ
３００Ｇ トランジスタ
３０２ 基板
３０４ 導電膜
３０６ 絶縁膜
３０７ 絶縁膜
３０８ 酸化物半導体膜
３０８＿１ 酸化物半導体膜
３０８＿２ 酸化物半導体膜
３０８＿３ 酸化物半導体膜
３１２ａ 導電膜
３１２ｂ 導電膜
３１２ｃ 導電膜
３１４ 絶縁膜
３１６ 絶縁膜
３１８ 絶縁膜
３２０ａ 導電膜
３２０ｂ 導電膜
３４１ａ 開口部
３４１ｂ 開口部
３４２ａ 開口部
３４２ｂ 開口部
３４２ｃ 開口部
３５１ 開口部
３５２ａ 開口部
３５２ｂ 開口部
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８３ 液滴吐出装置
７８４ 液滴
７８５ 層
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
１４００ 液滴吐出装置
１４０２ 基板
１４０３ 液滴吐出手段
１４０４ 撮像手段
１４０５ ヘッド
１４０６ 点線
１４０７ 制御手段
１４０８ 記憶媒体
１４０９ 画像処理手段
１４１０ コンピュータ
１４１１ マーカー
１４１２ ヘッド
１４１３ 材料供給源
１４１４ 材料供給源
２１９０ プラズマ
２１９２ 陽イオン
２５０１ 成膜室
２５０２ａ ターゲット
２５０２ｂ ターゲット
２５０４ａ スパッタ粒子
２５０４ 偏析領域
２５０６ａ スパッタ粒子
２５０６ 偏析領域
２５１０ａ バッキングプレート
２５１０ｂ バッキングプレート
２５２０ ターゲットホルダ
２５２０ａ ターゲットホルダ
２５２０ｂ ターゲットホルダ
２５３０ａ マグネットユニット
２５３０ｂ マグネットユニット
２５３０Ｎ１ マグネット
２５３０Ｎ２ マグネット
２５３０Ｓ マグネット
２５３２ マグネットホルダ
２５４２ 部材
２５６０ 基板
２５７０ 基板ホルダ
２５８０ａ 磁力線
２５８０ｂ 磁力線
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００３ ＦＰＣ
７００４ タッチパネル
７００５ ＦＰＣ
７００６ 表示パネル
７００７ バックライト
７００８ 光源
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
９５００ 表示装置
９５０１ 表示パネル
９５０２ 表示領域
９５０３ 領域
９５１１ 軸部
９５１２ 軸受部

Claims (11)

  1. 一の膜中に第１の領域と第２の領域とが混在し、ボイドを含まない複合酸化物半導体であって、
    前記第１の領域は、Ｉｎ、Ｚｎ、及びＯの中から選ばれるいずれか一つまたは複数を主成分とする複数の第１のクラスタを有し、
    前記第２の領域は、Ｉｎ、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）、Ｚｎ、及びＯの中から選ばれるいずれか一つまたは複数を主成分とする複数の第２のクラスタを有し、
    前記第１の領域は、前記複数の第１のクラスタが互いに繋がる部分を有し、
    前記第２の領域は、前記複数の第２のクラスタが互いに繋がる部分を有する、
    ことを特徴とする複合酸化物半導体。
  2. 請求項１において、
    前記第１の領域は、前記第２の領域に囲まれるように存在する、複合酸化物半導体。
  3. 請求項１または請求項２において、
    前記Ｉｎ、前記元素Ｍ、及び前記Ｚｎの原子数比は、
    Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍であり、
    前記Ｉｎが４の場合、前記元素Ｍが１．５以上２．５以下であり、且つ前記Ｚｎが２以上４以下である、複合酸化物半導体。
  4. 請求項１または請求項２において、
    Ｉｎ、元素Ｍ、及びＺｎの原子数比は、
    Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍であり、
    前記Ｉｎが５の場合、前記元素Ｍが０．５以上１．５以下であり、且つ前記Ｚｎが５以上７以下である、複合酸化物半導体。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第１のクラスタは、前記第２のクラスタよりも導電性が高く、
    前記第２のクラスタは、前記第１のクラスタよりも半導体性が高い、複合酸化物半導体。
  6. 請求項１乃至請求項５のいずれか一において、
    前記第１のクラスタの大きさが０．５ｎｍ以上１．５ｎｍ以下である部分を有する、複合酸化物半導体。
  7. 半導体層と、ゲートと、ゲート絶縁層と、を有し、
    前記半導体層は、請求項１乃至請求項６のいずれか一つに記載の複合酸化物半導体を有する、半導体装置。
  8. 請求項７において、
    ゲート電圧が０Ｖより大きく１０Ｖ以下、ドレイン電圧が０Ｖより大きく２０Ｖ以下の範囲において、電界効果移動度の最大値が１００ｃｍ２／Ｖｓ以上２００ｃｍ２／Ｖｓ以下である、半導体装置。
  9. 複合酸化物半導体の作製方法であって、
    成膜室に基板を配置する第１の工程と、
    前記成膜室に、アルゴンガス及び酸素ガスのいずれか一方または双方を導入する第２の工程と、
    インジウム、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）、亜鉛、及び酸素を有するターゲットに電圧を印加する第３の工程と、
    前記ターゲットから前記基板上に前記複合酸化物半導体を堆積する第４の工程と、を有し、
    前記第４の工程において、
    前記ターゲットから前記元素Ｍ及び前記亜鉛が優先的にスパッタリングされる第１のステップと、
    前記インジウムがクラスタ状になった後、前記ターゲットから前記クラスタ状の前記インジウムがスパッタリングされる第２のステップと、を有する、複合酸化物半導体の作製方法。
  10. 複合酸化物半導体の作製方法であって、
    成膜室に基板を配置する第１の工程と、
    前記成膜室に、アルゴンガスを含み、且つ酸素ガスを含まない成膜ガスを導入する第２の工程と、
    インジウム、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）、亜鉛、及び酸素を有するターゲットに電圧を印加する第３の工程と、
    前記ターゲットから前記基板上に前記複合酸化物半導体を堆積する第４の工程と、を有し、
    前記第４の工程において、
    前記ターゲットから前記元素Ｍ及び前記亜鉛が優先的にスパッタリングされる第１のステップと、
    前記インジウムがクラスタ状になった後、前記ターゲットから前記クラスタ状の前記インジウムがスパッタリングされる第２のステップと、を有する、複合酸化物半導体の作製方法。
  11. 請求項９または請求項１０において、
    前記基板は、意図的に加熱されない状態である、複合酸化物半導体の作製方法。
JP2017062226A 2016-04-01 2017-03-28 複合酸化物半導体、およびその作製方法 Active JP7033853B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016074493 2016-04-01
JP2016074493 2016-04-01
JP2016075853 2016-04-05
JP2016075853 2016-04-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019087064A Division JP6656451B2 (ja) 2016-04-01 2019-04-30 複合酸化物半導体、半導体装置及び表示装置

Publications (2)

Publication Number Publication Date
JP2017188674A JP2017188674A (ja) 2017-10-12
JP7033853B2 true JP7033853B2 (ja) 2022-03-11

Family

ID=59961916

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2017062226A Active JP7033853B2 (ja) 2016-04-01 2017-03-28 複合酸化物半導体、およびその作製方法
JP2019087064A Active JP6656451B2 (ja) 2016-04-01 2019-04-30 複合酸化物半導体、半導体装置及び表示装置
JP2019229487A Active JP7077294B2 (ja) 2016-04-01 2019-12-19 複合酸化物半導体、半導体装置及び表示装置
JP2022081480A Active JP7439163B2 (ja) 2016-04-01 2022-05-18 表示装置
JP2024019921A Withdrawn JP2024056861A (ja) 2016-04-01 2024-02-14 表示装置
JP2025116691A Pending JP2025142004A (ja) 2016-04-01 2025-07-10 複合酸化物半導体

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2019087064A Active JP6656451B2 (ja) 2016-04-01 2019-04-30 複合酸化物半導体、半導体装置及び表示装置
JP2019229487A Active JP7077294B2 (ja) 2016-04-01 2019-12-19 複合酸化物半導体、半導体装置及び表示装置
JP2022081480A Active JP7439163B2 (ja) 2016-04-01 2022-05-18 表示装置
JP2024019921A Withdrawn JP2024056861A (ja) 2016-04-01 2024-02-14 表示装置
JP2025116691A Pending JP2025142004A (ja) 2016-04-01 2025-07-10 複合酸化物半導体

Country Status (2)

Country Link
US (4) US10388738B2 (ja)
JP (6) JP7033853B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US10461197B2 (en) 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
CN109643735B (zh) 2016-09-12 2022-12-16 株式会社半导体能源研究所 显示装置及电子设备
JP7410935B2 (ja) 2018-05-24 2024-01-10 ザ リサーチ ファウンデーション フォー ザ ステイト ユニバーシティー オブ ニューヨーク 容量性センサ
CN116240630A (zh) * 2018-08-01 2023-06-09 出光兴产株式会社 晶体化合物、氧化物烧结体、溅射靶、晶质及无定形氧化物薄膜、薄膜晶体管及电子设备
KR102708746B1 (ko) 2018-12-19 2024-09-20 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
US12166134B2 (en) * 2019-03-01 2024-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7461129B2 (ja) * 2019-10-17 2024-04-03 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
KR102401939B1 (ko) * 2020-07-27 2022-05-26 한양대학교 산학협력단 이종 접합 구조의 금속 산화물 반도체층을 갖는 박막 트랜지스터, 이를 포함하는 디스플레이 장치 및 이의 제조방법
CN115117176A (zh) * 2022-06-30 2022-09-27 武汉华星光电半导体显示技术有限公司 一种薄膜晶体管及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171727A (ja) 2010-01-24 2011-09-01 Semiconductor Energy Lab Co Ltd 表示装置とその作製方法
JP2013009312A (ja) 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013038399A (ja) 2011-07-08 2013-02-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2014055349A (ja) 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd スパッタリングターゲット、およびスパッタリングターゲットの使用方法
JP2014175446A (ja) 2013-03-08 2014-09-22 Semiconductor Energy Lab Co Ltd 金属酸化物膜、及び半導体装置
JP2014205902A (ja) 2012-11-08 2014-10-30 株式会社半導体エネルギー研究所 金属酸化物膜及び金属酸化物膜の成膜方法
JP2015088739A (ja) 2013-09-25 2015-05-07 株式会社半導体エネルギー研究所 半導体装置
US20150243738A1 (en) 2014-02-21 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, transistor, semiconductor device, display device, and electronic appliance

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
TWI622175B (zh) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5328414B2 (ja) 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
KR102329380B1 (ko) 2009-10-09 2021-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190066086A (ko) * 2009-11-06 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20200124769A (ko) 2009-11-20 2020-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN105206514B (zh) * 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
TWI562285B (en) 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US8912536B2 (en) * 2010-11-19 2014-12-16 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing the same and electronic devices including transistors
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
JP5750063B2 (ja) * 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
WO2012117926A1 (ja) * 2011-03-01 2012-09-07 シャープ株式会社 スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法
JP6257900B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6051960B2 (ja) 2012-03-19 2016-12-27 株式会社リコー 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
TWI605593B (zh) * 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9190527B2 (en) * 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9496330B2 (en) * 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
WO2015132697A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6166207B2 (ja) * 2014-03-28 2017-07-19 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
JP2016100585A (ja) * 2014-11-26 2016-05-30 株式会社Ｊｏｌｅｄ 半導体装置およびその製造方法、ならびに表示装置および電子機器
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US10139663B2 (en) 2015-05-29 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
JP2017003976A (ja) 2015-06-15 2017-01-05 株式会社半導体エネルギー研究所 表示装置
KR102593883B1 (ko) 2015-06-19 2023-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
US9860465B2 (en) 2015-06-23 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR102734238B1 (ko) 2016-03-04 2024-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102358289B1 (ko) 2016-03-11 2022-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
US9905579B2 (en) 2016-03-18 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102448587B1 (ko) * 2016-03-22 2022-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171727A (ja) 2010-01-24 2011-09-01 Semiconductor Energy Lab Co Ltd 表示装置とその作製方法
JP2013009312A (ja) 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013038399A (ja) 2011-07-08 2013-02-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2014055349A (ja) 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd スパッタリングターゲット、およびスパッタリングターゲットの使用方法
JP2014205902A (ja) 2012-11-08 2014-10-30 株式会社半導体エネルギー研究所 金属酸化物膜及び金属酸化物膜の成膜方法
JP2014175446A (ja) 2013-03-08 2014-09-22 Semiconductor Energy Lab Co Ltd 金属酸化物膜、及び半導体装置
JP2015088739A (ja) 2013-09-25 2015-05-07 株式会社半導体エネルギー研究所 半導体装置
US20150243738A1 (en) 2014-02-21 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, transistor, semiconductor device, display device, and electronic appliance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C.Revenant, M.Benwadih and M.Maret，Self-organized nanoclusters in solution-processed mesoporous In-Ga-Zn-O thin films，Chemical Communications，vol. 51, Issue 7，Royal Society of Chemistry，2015年01月25日，p.1218-1221

Also Published As

Publication number Publication date
US10886373B2 (en) 2021-01-05
JP2022126638A (ja) 2022-08-30
JP2017188674A (ja) 2017-10-12
US10388738B2 (en) 2019-08-20
US20170288023A1 (en) 2017-10-05
JP7439163B2 (ja) 2024-02-27
JP6656451B2 (ja) 2020-03-04
JP2024056861A (ja) 2024-04-23
US20210151569A1 (en) 2021-05-20
JP2025142004A (ja) 2025-09-29
US20230335598A1 (en) 2023-10-19
US20190341460A1 (en) 2019-11-07
JP2019169721A (ja) 2019-10-03
JP7077294B2 (ja) 2022-05-30
JP2020061568A (ja) 2020-04-16

Similar Documents

Publication Publication Date Title
JP7676496B2 (ja) 表示装置
JP7077294B2 (ja) 複合酸化物半導体、半導体装置及び表示装置
JP7570478B2 (ja) 半導体装置
JP6971593B2 (ja) 半導体装置
JP6925164B2 (ja) 半導体装置または当該半導体装置を有する表示装置
JP6970511B2 (ja) トランジスタ
JP6942828B2 (ja) 半導体装置
JP6817141B2 (ja) 半導体装置の作製方法
JP2021180335A (ja) 半導体装置
WO2017109642A1 (ja) 金属酸化物膜、および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220301

R150 Certificate of patent or registration of utility model

Ref document number: 7033853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250