JP7048895B2 - 制御装置および制御プログラム - Google Patents

Description

本発明は、制御装置および制御プログラムに関する。

ストレージシステムに含まれるストレージ制御部は、ホスト装置と複数の記憶装置が搭載されたストレージ部との間におけるデータの入出力を制御する。近年、データアクセスを高速化するために、ストレージ部に搭載される記憶装置としてＨＤＤ（Hard Disk Drive）に代わってＳＳＤ（Solid State Drive）が使用されることが多くなっている。

また、情報処理装置や記憶装置の電源制御状態を変更して、装置の消費電力を低減する技術がある。例えば、ＣＰＵ（Central Processing Unit）のクロック周波数を低下させてＣＰＵの消費電力を低減する技術や、アクセスが要求されない期間にＨＤＤのディスク媒体の回転を停止させてＨＤＤの消費電力を低減する技術がある。

また、情報処理装置の状態制御に関して、次のような提案がある。例えば、ストレージシステムの負荷を測定し、測定された負荷に応じてコントローラの電源を制御するようにしたストレージシステムが提案されている。また、ＲＡＩＤ（Redundant Arrays of Independent Disks）グループを使用するアプリケーションのアプリケーションタイプを取得し、取得したアプリケーションタイプに対応する省電力モードをＲＡＩＤグループに適用するようにした、ストレージ装置の管理サーバが提案されている。さらに、他の情報処理装置が有する主記憶装置上のデータへのアクセス要求が自装置から発生したときに自装置の主記憶装置の例外事象を検出し、例外事象の検出に基づいて自装置の演算処理装置のクロック周波数または電圧を変更するようにした情報処理装置が提案されている。

特開２００７－１０２４０９号公報 特開２０１４－１０６５５号公報 特開２０１５－１４８８９０号公報

ところで、ホスト装置から見たストレージシステムの入出力性能は、ストレージ制御部の入出力性能とストレージ部の入出力性能とによって決まる。近年、上記のようなＳＳＤの採用などによってストレージ部の入出力性能が向上し、これに伴って、より高性能なストレージ制御部が利用されることが多くなっている。

しかし、ストレージ制御部やストレージ部の入出力性能は、ストレージ制御部の内部構成やストレージ部に搭載された記憶装置の台数といったシステム構成によって変化する。このため、システム構成によっては、ストレージ制御部の入出力性能とストレージ部の入出力性能との差が大きくなる場合がある。ホスト装置から見たストレージシステムの入出力性能は、ストレージ制御部とストレージ部のうち入出力性能が小さい方の構成要素によって制限されてしまう。このため、入出力性能の差が大きい場合、入出力性能が大きい方の構成要素の処理能力は有効利用されておらず、この構成要素において無駄な電力が消費されている状態となる。

１つの側面では、本発明は、ストレージシステムの構成に応じた入出力性能を低消費電力で発揮できるようにした制御装置および制御プログラムを提供することを目的とする。

１つの案では、ストレージ部と、ストレージ部に対するアクセスを制御するストレージ制御部のいずれかにおける構成の変化を検出すると、構成の変化後におけるストレージ部およびストレージ制御部のそれぞれの入出力性能を計算する性能計算部と、構成の変化に応じたストレージ部およびストレージ制御部のそれぞれの入出力性能の変化状況に基づいて、ストレージ部またはストレージ制御部の電力制御状態を変化させる状態制御部と、を有する制御装置が提供される。

また、１つの案では、上記の制御装置と同様の処理をコンピュータに実行させる制御プログラムが提供される。

１つの側面では、ストレージシステムの構成に応じた入出力性能を低消費電力で発揮できる。

第１の実施の形態に係る制御システムの構成例を示す図である。 第２の実施の形態に係るストレージシステムの構成例を示す図である。 ＣＭのハードウェア構成例を示す図である。 ＣＭの処理機能の構成例を示す図である。 ＩＯ性能について説明するための図である。 ＣＭの電力制御状態とＩＯ性能との関係について説明するための図である。 記憶装置の電力制御状態とＩＯ性能状態との関係について説明するための図である。 装置の構成変化についての第１の例を示す図である。 装置の構成変化についての第２の例を示す図である。 装置の構成変化についての第３の例を示す図である。 マスタＣＭの処理手順を示すフローチャートの例である。

以下、本発明の実施の形態について図面を参照して説明する。
〔第１の実施の形態〕
図１は、第１の実施の形態に係る制御システムの構成例を示す図である。図１に示す制御システムは、ストレージシステム１と制御装置２を含む。また、ストレージシステム１は、ストレージ部１０とストレージ制御部２０を含む。

ストレージ部１０は、ストレージ制御部２０からのアクセス制御対象となる記憶領域を有する。例えば、ストレージ部１０は、ストレージ制御部２０からのアクセス制御対象となる記憶装置１１～１５を備える。ストレージ制御部２０は、ストレージ部１０に対するアクセスを制御するストレージ制御部２０を含む。図１の例では、ストレージ制御部２０にはホスト装置３が接続され、ストレージ制御部２０は、ホスト装置３からの要求に応じてストレージ部１０に対するアクセスを制御する。

ここで、ストレージ部１０の入出力性能は、ストレージ部１０の構成によって変化し得る。例えば、図１のようにストレージ部１０が記憶装置１１～１５を備える場合、ストレージ部１０に対して新たな記憶装置を増設することや、記憶装置１１～１５のうち故障した記憶装置を別の記憶装置に交換することが可能となる。また、記憶装置１１～１５の一部が、例えばあらかじめ決められた時間に、スリープ状態になってその動作を停止することもあり得る。このように、ストレージ部１０の構成は変化し得る。そして、ストレージ部１０に搭載され、稼働中の記憶装置が多いほど、ストレージ部１０の入出力性能は高くなる。

また、ストレージ制御部２０の入出力性能も、ストレージ制御部２０によって変化し得る。例えば、図１に示すように、ストレージ制御部２０は、それぞれがストレージ部１０に対するアクセスを制御する制御要素２１，２２を備える。制御要素２１，２２は、例えば、それぞれプロセッサを備えるコンピュータとして実現される。また、例えば、制御要素２１，２２のうちの一方が故障した場合、故障した制御要素が実行していたアクセス制御を他方の制御要素が引き継ぐことができる。すなわち、制御要素２１，２２の両方が稼働している状態と、制御要素２１，２２の一方のみが稼働している状態とがあり得る。このように、ストレージ制御部２０の構成も変化し得る。そして、ストレージ制御部２０において稼働中の制御要素が多いほど、ストレージ制御部２０の入出力性能は高くなる。

制御装置２は、ストレージシステム１の状態を制御する。制御装置２は、性能計算部２ａと状態制御部２ｂを有する。性能計算部２ａと状態制御部２ｂの処理は、例えば、制御装置２が備える図示しないプロセッサが所定のプログラムを実行することで実現される。

なお、制御装置２は、例えば、ストレージ制御部２０とは別体の装置として実現されてもよいし、制御要素２１，２２のいずれかと一体の装置として実現されてもよい。図１の破線は、制御装置２が制御要素２１と一体の装置として実現された場合を示している。この場合、性能計算部２ａと状態制御部２ｂの処理は、例えば、制御要素２１が備える図示しないプロセッサが所定のプログラムを実行することで実現される。

性能計算部２ａは、ストレージ部１０とストレージ制御部２０のいずれかにおける構成の変化を検出すると、その構成の変化後におけるストレージ部１０およびストレージ制御部２０のそれぞれの入出力性能を計算する。図１の例では、ストレージ部１０に搭載され、稼働中の制御装置のそれぞれの入出力性能と台数とに基づいて、ストレージ部１０の入出力性能が計算される。また、図１の例では、ストレージ制御部２０において稼働中の制御要素のそれぞれの入出力性能と台数とに基づいて、ストレージ制御部２０の入出力性能が計算される。

なお、入出力性能としては、例えば、ＩＯＰＳ（Input Output Per Second）が算出される。ＩＯＰＳは、単位時間において要求に応じた入出力処理を実行できる回数を示す。
状態制御部２ｂは、構成の変化に応じたストレージ部１０およびストレージ制御部２０のそれぞれの入出力性能の変化状況に基づいて、ストレージ部１０またはストレージ制御部２０の電力制御状態を変化させる。電力制御状態を変化させることで、その装置の消費電力が変化するとともに、消費電力の変化に応じて入出力性能も変化する。状態制御部２ｂは、ストレージ部１０またはストレージ制御部２０の電力制御状態を変化させることで、その消費電力と入出力性能とを調整する。これにより、ストレージシステム１の構成に応じた入出力性能を低消費電力で発揮させることができる。

例えば、性能計算部２ａによって構成の変化が検出される直前において、ストレージ部１０の入出力性能とストレージ制御部２０の入出力性能とが均衡していたとする。また、このとき、ストレージ部１０とストレージ制御部２０のいずれも、入出力性能および消費電力が最高となる電力制御状態に設定されていたとする。この状態から、構成が変化することで、ストレージ部１０の入出力性能とストレージ制御部２０の入出力性能との差分が生じることになる。このような差分が生じている状態では、入出力性能の高い方についてその入出力処理能力が有効に利用されておらず、無駄な電力が消費されている。

そこで、状態制御部２ｂは、入出力性能の差分が減少するように、ストレージ部１０とストレージ制御部２０のうち性能計算部２ａによって算出された入出力性能が高い方の電力制御状態を変更する。この場合、ストレージ部１０とストレージ制御部２０のうち入出力性能が高い方について、消費電力が低下するように電力制御状態が変更される。これにより、消費電力を低減しながら、ストレージシステム１に現状の構成での最大限の入出力性能を発揮させることができる。

〔第２の実施の形態〕
図２は、第２の実施の形態に係るストレージシステムの構成例を示す図である。図２に示すストレージシステムは、ＣＥ（Controller Enclosure）１００およびＤＥ（Drive Enclosure）２００ａ，２００ｂ，２００ｃ，・・・を備えたストレージ装置１０００と、ホスト装置３００とを含む。

ＣＥ１００は、ＣＭ１１０，１２０を備える。ＣＭ１１０，１２０には、例えばＳＡＮ（Storage Area Network）を介して、ホスト装置３００が接続されている。ＣＭ１１０，１２０は、ホスト装置３００からの要求に応じて、ＤＥ２００ａ，２００ｂ，２００ｃ，・・・に搭載された記憶装置に対するアクセスを制御するストレージ制御装置である。例えば、ＤＥ２００ａ，２００ｂ，２００ｃ，・・・に搭載された記憶装置を用いて論理ボリュームが作成される。ＣＭ１１０，１２０は、ホスト装置３００から論理ボリュームに対するアクセス要求を受けることで、ＤＥ２００ａ，２００ｂ，２００ｃ，・・・に搭載された記憶装置にアクセスする。ＣＭ１１０，１２０は、例えば、それぞれ個別の論理ボリュームに対するアクセス制御を実行する。

また、ＣＭ１１０とＣＭ１２０とは、互いに接続され、データを互いに送受信することができる。これによりＣＭ１１０，１２０は、例えば、他方のＣＭの動作が故障などによって停止したことを検知できる。

さらに、ＣＭ１１０，１２０のうちの一方が故障などによって停止すると、他方のＣＭが停止したＣＭの処理を引き継ぐ（フェイルオーバ）。例えば、一方のＣＭが停止すると、他方のＣＭは、他方のＣＭがアクセス制御を担当していた論理ボリュームに対するアクセス制御を継続するとともに、停止したＣＭがアクセス制御を担当していた論理ボリュームに対するアクセス制御を開始する。

ＤＥ２００ａ，２００ｂ，２００ｃ，・・・のそれぞれには、ホスト装置３００からのアクセス対象となる複数の記憶装置が搭載されている。ＤＥ２００ａ，２００ｂ，２００ｃ，・・・に搭載される記憶装置としては、ＨＤＤ、ＳＳＤなどの不揮発性記憶装置が搭載される。なお、ＣＭ１１０，１２０に対しては、任意の台数のＤＥを接続可能になっている。また、ＣＭ１１０，１２０に対して接続するＤＥを増設することや、ＣＭ１１０，１２０に接続されたＤＥを取り外すことが可能になっている。

ホスト装置３００は、ＤＥ２００ａ，２００ｂ，２００ｃ，・・・に搭載された記憶装置へのアクセスを伴う各種の処理を実行する。例えば、ホスト装置３００は、各種の業務処理を実行するためのサーバ装置として実現される。

なお、ＣＥ１００は、図１のストレージ制御部２０の一例であり、ＣＭ１１０，１２０は、図１の制御要素２１，２２の一例である。また、ＣＭ１１０，１２０は、図１の制御装置２の一例でもある。ＤＥ２００ａ，２００ｂ，２００ｃ，・・・は、図１のストレージ部１０の一例である。ホスト装置３００は、図１のホスト装置３の一例である。

図３は、ＣＭのハードウェア構成例を示す図である。図３では例として、ＣＭ１１０のハードウェア構成について示す。
ＣＭ１１０は、ＣＰＵ１１１、ＲＡＭ１１２、ＳＳＤ１１３、ホストインタフェース（Ｉ／Ｆ）１１４およびドライブインタフェース（Ｉ／Ｆ）１１５を備える。

ＣＰＵ１１１は、ＣＭ１１０全体を統括的に制御する。ＣＰＵ１１１は、例えば、１または複数のプロセッサコアを備える。また、ＣＰＵ１１１は、他方のＣＭ１２０のＣＰＵと接続され、このＣＰＵとの間で通信できるようになっている。

ＲＡＭ１１２は、ＣＭ１１０の主記憶装置として使用される。ＲＡＭ１１２には、ＣＰＵ１１１に実行させるＯＳ（Operating System）プログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１１２には、ＣＰＵ１１１による処理に必要な各種データが格納される。

ＳＳＤ１１３は、ＣＭ１１０の補助記憶装置として使用される。ＳＳＤ１１３には、ＯＳプログラム、アプリケーションプログラム、および各種データが格納される。なお、ＳＳＤ１１３の代わりに、ＨＤＤなどの他の種類の不揮発性記憶装置が用いられてもよい。

ホストインタフェース１１４は、ホスト装置３００と通信するための通信インタフェースである。ドライブインタフェース１１５は、ＤＥ２００ａ，２００ｂ，２００ｃ，・・・に搭載された記憶装置と通信するための通信インタフェースである。

以上のハードウェア構成により、ＣＭ１１０の処理機能を実現可能である。なお、ＣＭ１２０も、ＣＭ１１０と同様のハードウェア構成によって実現可能である。
ところで、ホスト装置３００から見たストレージ装置１０００のＩＯ（Input Output）性能は、ＣＥ１００のＩＯ性能と、ＣＥ１００に接続されたＤＥ全体のＩＯ性能によって決まる。ＣＥ１００のＩＯ性能は、例えば、ＣＥ１００内のＣＭに搭載されたＣＰＵの処理性能や、ＩＯ処理のためのプログラムによる処理性能によって決まる。ＣＥ１００に接続されたＤＥ全体のＩＯ性能は、例えば、ＤＥに搭載された記憶装置のＩＯ性能や、記憶装置の搭載数によって決まる。

なお、以下の説明では、「ＣＥ１００のＩＯ性能」とは、ＣＥ１００に搭載され、稼働しているＣＭ１１０，１２０の台数を限定せずに、その時点でＣＥ１００に搭載され、稼働しているＣＭの全体としてのＩＯ性能を示すこととする。また、「ＤＥ全体のＩＯ性能」とは、ＣＥ１００に接続されているＤＥ２００ａ，２００ｂ，２００ｃ，・・・の台数を限定せずに、その時点でＣＥ１００に接続されているＤＥの全体としてのＩＯ性能を示すこととする。

また、図２に示した構成のストレージ装置１０００では、ＤＥ２００ａ，２００ｂ，２００ｃ，・・・に搭載される記憶装置として、ＨＤＤに代わり、より高速なＩＯ処理が可能なＳＳＤが用いられることが多くなっている。このように高性能な記憶装置が搭載されることによって、ＤＥ全体のＩＯ性能も向上する。

一般的に、ＨＤＤとＳＳＤとの間ではＩＯ性能の差が非常に大きい。例えば、ＨＤＤ単体のＩＯＰＳは１００程度であるのに対し、ＳＳＤ単体のＩＯＰＳは数万以上に達する。ここで、搭載される記憶装置が主にＨＤＤであったときには、ＤＥ全体のＩＯ性能よりＣＥ１００のＩＯ性能の方が高いことが多かった。例えば、ＤＥ２００ａ，２００ｂ，２００ｃ，・・・の全体として千台以上のＨＤＤが搭載されるような大規模なシステムでない限り、ＣＥ１００の能力不足が問題になることはなかった。

ところが、記憶装置としてＳＳＤが多く用いられ、ＤＥ全体のＩＯ性能が向上するのに伴って、ＣＥ１００のＩＯ性能も高める必要性が高くなりつつある。そのため近年では、ＣＥ１００内のＣＭ１１０，１２０に、より高性能なＣＰＵが搭載されるようになってきている。

しかしながら、ＣＥ１００のＩＯ性能やＤＥ全体のＩＯ性能は、ストレージ装置１０００の構成によって変化する。このため、ストレージ装置１０００の構成によっては、ＣＥ１００のＩＯ性能とＤＥ全体のＩＯ性能との差が大きくなる（性能がアンバランスになる）場合がある。例えば、ＣＥ１００内のＣＭ１１０，１２０のうち何台が稼働しているか、ＣＥ１００に対して何台のＤＥが接続されているか、ＤＥ内にどのような記憶装置が何台搭載されているか、ＤＥ内の記憶装置のうち何台が稼働しているかなどによって、ＩＯ性能の差が大きくなり得る。

ＣＥ１００のＩＯ性能とＤＥ全体のＩＯ性能との差が大きいということは、ＩＯ性能の大きい方の装置の処理能力が有効利用されておらず、これはこの装置で無駄な電力が消費されていることを示す。そこで、本実施の形態では、ＣＭ１１０，１２０やＤＥ２００ａ，２００ｂ，２００ｃ，・・・に搭載される記憶装置が備える電力制御状態の変更機能を用いて、ＩＯ性能がアンバランスの場合に、ＩＯ性能が高い方の装置のＩＯ性能を落とす制御が行われる。これにより、無駄な電力消費を抑制する。

例として、次のような電力制御状態の変更機能が用いられる。例えば、ＣＭ１１０，１２０は、ＣＰＵのクロック周波数を変化させる機能を備える。例えば、クロック周波数を低下させることで、処理性能が低下するとともに電力消費量が減少する。また、ＤＥ２００ａ，２００ｂ，２００ｃ，・・・に搭載される記憶装置は、パワーモードの設定機能を備える。例えば、パワーモードがハイからローに設定変更されることで、ＩＯ性能が低下するとともに電力消費量が減少する。なお、パワーモードがローの状態では、例えば、クロック周波数が低下する、アイドル状態で所定の回路の動作が停止する、といった制御が行われる。

図４は、ＣＭの処理機能の構成例を示す図である。なお、図４では例としてＣＭ１１０について示すが、ＣＭ１２０も同様の処理機能を備える。
ＣＭ１１０は、記憶部１３０、アクセス制御部１４１、ＭＡＩＤ（Massive Array of Idle Disks）制御部１４２、構成検出部１４３、性能判定部１４４および電力状態制御部１４５を備える。なお、記憶部１３０は、例えば、ＲＡＭ１１２、ＳＳＤ１１３などのＣＭ１１０が備える記憶装置の記憶領域によって実現される。アクセス制御部１４１、ＭＡＩＤ制御部１４２、構成検出部１４３、性能判定部１４４および電力状態制御部１４５の処理は、例えば、ＣＰＵ１１１が所定のプログラムを実行することで実現される。

記憶部１３０には、ＭＡＩＤ制御情報１３１、ＣＭ性能情報１３２およびドライブ性能情報１３３が記憶される。ＭＡＩＤ制御情報１３１には、待機状態において省電力状態に遷移させるＭＡＩＤ制御対象の記憶装置の識別情報と、それらの各記憶装置を省電力状態に遷移させる期間を示すタイマ情報とが登録される。ＣＭ性能情報１３２には、ＣＭ１１０の電力制御状態とＩＯ性能との関係を示す情報が登録される。ドライブ性能情報１３３には、ＤＥ２００ａ，２００ｂ，２００ｃ，・・・に搭載され得る記憶装置の機種ごとに、電力制御状態とＩＯ性能との関係を示す情報が登録される。なお、ＣＭ性能情報１３２とドライブ性能情報１３３のいずれにも、ＩＯ性能としてＩＯＰＳが登録される。

アクセス制御部１４１は、ＣＭ１１０に接続されたＤＥ内の記憶装置を用いて論理ボリュームを作成する。アクセス制御部１４１は、ホスト装置３００からの要求に応じて、作成された論理ボリュームに対するアクセスを制御する。また、アクセス制御部１４１は、論理ボリュームに割り当てられた複数の記憶装置に対するアクセスをＲＡＩＤによって制御してもよい。

ＭＡＩＤ制御部１４２は、ＭＡＩＤ制御情報１３１に基づき、ＭＡＩＤ制御の開始時刻になると、ＭＡＩＤ制御対象の記憶装置を省電力状態に遷移させる。本実施の形態では、ＭＡＩＤ制御により記憶装置はスリープ状態に遷移するものとする。また、ＭＡＩＤ制御部１４２は、ＭＡＩＤ制御の終了時刻になると、ＭＡＩＤ制御対象の記憶装置をスリープ状態から通常状態に復帰させる。

構成検出部１４３は、ＣＭ１１０が起動したとき、ＣＭ１１０に接続されている装置の構成を検出する。例えば、構成検出部１４３は、稼働状態の他方のＣＭ１２０が接続されているか、何台のＤＥが接続されているか、接続されている各ＤＥにどのような機種の記憶装置が何台搭載されているかを検出する。また、構成検出部１４３は、装置の構成に変更があった場合、これを検出する。

性能判定部１４４は、構成検出部１４３による装置の構成の検出結果と、ＣＭ性能情報１３２およびドライブ性能情報１３３とに基づいて、ＣＥ１００のＩＯ性能とＤＥ全体のＩＯ性能とを算出する。各ＩＯ性能はＩＯＰＳとして算出される。性能判定部１４４は、ＣＥ１００のＩＯ性能とＤＥ全体のＩＯ性能とを比較し、それらがアンバランスであると判定した場合には、それらのうちＩＯ性能が高い方の装置についての電力制御状態を変更するように電力状態制御部１４５に指示する。

電力状態制御部１４５は、性能判定部１４４からの指示に応じて、指示された装置の電力制御状態が変更するように制御する。例えば、電力状態制御部１４５は、ＣＭ１１０，１２０のクロック周波数を変更する、ＤＥ内の各記憶装置のパワーモードを変更する、といった制御を行う。

図５は、ＩＯ性能について説明するための図である。図５に示すグラフ１５１は、例として、ある機種の記憶装置についてのＩＯ性能を示す。グラフ１５１では、読み出しデータサイズごとの読み出し時のＩＯＰＳと、書き込みデータサイズごとの書き込み時のＩＯＰＳとが示されている。本実施の形態では例として、このようなケースでは、読み出し時および書き込み時を含むすべてのデータサイズでのＩＯＰＳの最大値を、この機種の記憶装置のＩＯ性能として用いる。グラフ１５１の例では、３０万ＩＯＰＳがＩＯ性能として用いられる。なお、図５では記憶装置の例について記載したが、ＣＭのＩＯ性能についても同様に決定されるものとする。

図６は、ＣＭの電力制御状態とＩＯ性能との関係について説明するための図である。ＣＭ１１０は、電力制御状態として、ＣＰＵ１１１のクロック周波数を変更できる。ＣＭ１２０も同様に、ＣＭ１２０が備えるＣＰＵのクロック周波数を変更できる。図６に示すグラフ１３２ａは、クロック周波数とＩＯ性能（ＩＯＰＳ）との関係について示す。ここでは例として、グラフ１３２ａが示すＩＯＰＳは、ＣＥ１００のＩＯＰＳ（すなわち、ＣＭ１１０，１２０の全体としてのＩＯＰＳ）を示すものとする。

一例として、ＣＭ１１０，１２０は、グラフ１３２ａに示すようにクロック周波数を１．５ＧＨｚから３ＧＨｚまでの間で連続的に変化させることができる。このような変化により、ＣＥ１００のＩＯＰＳが１５万から３０万までの間で調整される。記憶部１３０のＣＭ性能情報１３２には、このようなクロック周波数とＩＯＰＳとの関係を示す情報が登録される。

なお、ＣＰＵの電力制御状態の変更方法としては、例えば、マルチコアのＣＰＵを用いた場合、クロック周波数を変更する方法の他、動作させるコアの数を変更する方法も適用可能である。

図７は、記憶装置の電力制御状態とＩＯ性能状態との関係について説明するための図である。ＤＥ２００ａ，２００ｂ，２００ｃ，・・・に搭載される記憶装置は、パワーモードの設定機能を備える。図７に示すグラフ１３３ａは、ある機種の記憶装置についてのパワーモードとＩＯ性能（ＩＯＰＳ）との関係を示す。一例として、この機種の記憶装置は、ハイとローの２段階のパワーモードに設定可能であり、ハイではＩＯＰＳが５万となり、ローではＩＯＰＳが２万５千まで落ちるものとする。記憶部１３０のドライブ性能情報１３３には、このようなパワーモードとＩＯＰＳとの関係が、記憶装置の機種ごとに登録される。

次に、図８～図１０を用い、装置の構成変化についての３パターンの具体例を挙げて、各パターンでの電力消費低減のための処理について説明する。なお、図８～図１０では、ＣＭ１１０がマスタＣＭであるものとする。また、図８～図１０では、電力制御状態（クロック周波数）とＩＯＰＳとの関係が図６のようになるＣＭと、電力制御状態（パワーモード）とＩＯＰＳとの関係が図７のようになるＳＳＤとが用いられるものとする。

さらに、図８～図１０では、例として、ＤＥ全体のＩＯ性能（ＩＯＰＳ）を、ＤＥに搭載された個々の記憶装置のＩＯＰＳの合計値として算出する。この例のように、ＤＥ全体のＩＯ性能は基本的に記憶装置の台数が多いほど高くなるが、実際の計算方法は、例えばＲＡＩＤによる制御方法などに応じたより複雑なものとなり得る。例えば、個々の記憶装置のＩＯＰＳの合計値に対して、０より大きく１未満の所定の係数を乗算することでＤＥ全体のＩＯ性能を計算する方法が考えられる。

図８は、装置の構成変化についての第１の例を示す図である。図８に示す時刻Ｔ１では、ＣＥ１００において２台のＣＭ１１０，１２０が正常に稼働している。ＣＭ１１０，１２０のクロック周波数は３ＧＨｚに設定されており、ＣＥ１００のＩＯ性能（ＣＭ１１０，１２０の全体としてのＩＯ性能）は３０万ＩＯＰＳとなっている。また、このようなＣＥ１００に対して１台のＤＥ２００ａが接続されている。ＤＥ２００ａには、同じ機種の６台のＳＳＤ２０１～２０６が搭載されている。ＳＳＤ２０１～２０６のパワーモードはハイに設定されており、ＳＳＤ２０１～２０６のそれぞれのＩＯ性能は５万ＩＯＰＳである。これにより、ＤＥ全体のＩＯ性能（ＤＥ２００ａの全体としてのＩＯ性能）は３０万ＩＯＰＳとなっている。すなわち、ＣＥ１００のＩＯ性能とＤＥ全体のＩＯ性能とのバランスがとれた状態になっている。

また、ＳＳＤ２０１～２０６のうち、ＳＳＤ２０１～２０４はホスト装置３００からの要求に応じた通常のＩＯ処理用に利用されている一方、ＳＳＤ２０５，２０６はデータバックアップ用に利用されている。ＳＳＤ２０５，２０６に対するバックアップ処理は、例えば業務時間外など、１日の中の決まった時間帯に実行されるとする。このため、ＳＳＤ２０５，２０６については、例えばＡＭ９：００～ＰＭ１２：００の時間帯にＭＡＩＤ制御が行われるようにＭＡＩＤ制御情報１３１に設定されているとする。

時刻Ｔ２において、ＭＡＩＤ制御の開始時刻になり、ＳＳＤ２０５，２０６がスリープ状態になったとする。なお、パワーモードがローに設定された場合と異なり、スリープ状態では、ＳＳＤ内の記録媒体（フラッシュメモリ）に対するＩＯ処理が停止される。これにより、ＤＥ全体のＩＯ性能は２０万ＩＯＰＳに低下する。このとき、ＤＥ２００ａが最高速度でＣＥ１００とのデータ送受信を行ったとしても、ＣＥ１００のＩＯ処理能力には過剰な余力がある状態となる。

そこで、マスタＣＭであるＣＭ１１０は、ＭＡＩＤ制御の開始に伴ってＤＥ２００ａの全体としてのＩＯ性能を計算し直す。そして、ＣＭ１１０は、ＣＭ１１０，１２０の電源制御状態を変更することでＣＥ１００のＩＯ性能をＤＥ全体のＩＯ性能に近づけられるかを判定する。この例では、ＣＭ１１０，１２０のＣＰＵのクロック周波数を３０ＧＨｚから２０ＧＨｚに低下させることで、ＣＥ１００のＩＯ性能を２０万ＩＯＰＳに低下させ、ＤＥ全体のＩＯ性能と一致させることができる。このようにクロック周波数を変更することで、現状の構成での最大限のＩＯ性能を発揮できるようにしながらも、ＣＥ１００での電力消費量を低減することができる。

なお、図示しないが、ＣＭ１１０は、ＭＡＩＤ制御の終了時刻になり、ＳＳＤ２０５，２０６がスリープモードから復帰すると、ＣＭ１１０，１２０のＣＰＵのクロック周波数を３０ＧＨｚに戻す。これにより、ＣＥ１００のＩＯ性能とＤＥ全体のＩＯ性能の両方を、その時点の構成での最高値である３０万ＩＯＰＳに引き上げることができる。

図９は、装置の構成変化についての第２の例を示す図である。図９に示す時刻Ｔ１１では、図８と同様に、ＣＥ１００において２台のＣＭ１１０，１２０が正常に稼働しており、ＣＥ１００のＩＯ性能は３０万ＩＯＰＳとなっている。また、このようなＣＥ１００に対して１台のＤＥ２００ａが接続されている。ＤＥ２００ａには、同じ機種の６台のＳＳＤが搭載されている。各ＳＳＤのＩＯ性能は５万ＩＯＰＳであり、これによりＤＥ全体のＩＯ性能（ＤＥ２００ａの全体としてのＩＯ性能）は３０万ＩＯＰＳとなっている。すなわち、ＣＥ１００のＩＯ性能とＤＥ全体のＩＯ性能とのバランスがとれた状態になっている。

この状態から、時刻Ｔ１２において、新たにＤＥ２００ｂが増設されたとする。ＤＥ２００ｂには、同じ機種の６台のＳＳＤが搭載されており、これらのＳＳＤはＤＥ２００ａ内のＳＳＤと同一機種であるとする。これにより、ＤＥ全体のＩＯ性能（ＤＥ２００ａ，２００ｂの全体としてのＩＯ性能）は、６０万ＩＯＰＳに増加する。このとき、ＣＥ１００が最高速度でＤＥ２００ａ，２００ｂとのデータ送受信を行ったとしても、ＤＥ２００ａ，２００ｂのＩＯ処理能力には過剰な余力がある状態となる。

そこで、ＣＭ１１０は、ＤＥ２００ｂが接続されたことを検出すると、ＤＥ２００ａ，２００ｂの全体としてのＩＯ性能を計算し直す。そして、ＣＭ１１０は、ＤＥ２００ａ，２００ｂ内の各記憶装置の電源制御状態を変更することでＤＥ全体のＩＯ性能をＣＥ１００のＩＯ性能に近づけ、かつＣＥ１００のＩＯ性能以下にすることができるかを判定する。この例では、各記憶装置のパワーモードをローに変更することで、ＤＥ全体のＩＯ性能を３０万ＩＯＰＳに低下させ、ＣＥ１００のＩＯ性能と一致させることができる。このように各記憶装置のパワーモードを変更することで、現状の構成での最大限のＩＯ性能を発揮できるようにしながらも、ＤＥ２００ａ，２００ｂでの電力消費量を低減することができる。

図１０は、装置の構成変化についての第３の例を示す図である。図１０に示す時刻Ｔ２１では、図８、図９と同様に、ＣＥ１００において２台のＣＭ１１０，１２０が正常に稼働しており、ＣＥ１００のＩＯ性能は３０万ＩＯＰＳとなっている。また、図９の時刻Ｔ１１と同様に、このようなＣＥ１００に対して１台のＤＥ２００ａが接続されている。ＤＥ２００ａには、同じ機種の６台のＳＳＤが搭載されている。各ＳＳＤのＩＯ性能は５万ＩＯＰＳであり、これによりＤＥ全体のＩＯ性能は３０万ＩＯＰＳとなっている。すなわち、ＣＥ１００のＩＯ性能とＤＥ全体のＩＯ性能とのバランスがとれた状態になっている。

この状態から、時刻Ｔ２２において、ＣＭ１２０が故障して停止したとする。これにより、ＣＥ１００のＩＯ性能は１５万ＩＯＰＳに低下する。このとき、ＣＥ１００（すなわちＣＭ１１０）が最高速度でＤＥ２００ａとのデータ送受信を行ったとしても、ＤＥ２００ａのＩＯ処理能力には過剰な余力がある状態となる。

そこで、ＣＭ１１０は、ＣＭ１２０が停止したことを検出すると、ＣＥ１００のＩＯ性能を計算し直す。そして、ＣＭ１１０は、ＤＥ２００ａ内の各記憶装置の電源制御状態を変更することでＤＥ全体のＩＯ性能をＣＥ１００のＩＯ性能に近づけ、かつＣＥ１００のＩＯ性能以下にすることができるかを判定する。この例では、各記憶装置のパワーモードをローに変更することで、ＤＥ全体のＩＯ性能を１５万ＩＯＰＳに低下させ、ＣＥ１００のＩＯ性能と一致させることができる。このように各記憶装置のパワーモードを変更することで、現状の構成での最大限のＩＯ性能を発揮できるようにしながらも、ＤＥ２００ａでの電力消費量を低減することができる。

次に、マスタＣＭの処理についてフローチャートを用いて説明する。
図１１は、マスタＣＭの処理手順を示すフローチャートの例である。なお、図１１では、例としてＣＭ１１０の処理を示す。

［ステップＳ１１］ＣＭ１１０の電源がオンになってＣＭ１１０が起動したとき、ＣＭ１１０がマスタＣＭである場合には、ステップＳ１１の処理が実行される。このとき、構成検出部１４３は、ＣＭ１１０に接続された装置の構成を検出する。具体的には、他方のＣＭ１２０が接続されているか（動作しているか）否かが検出されるとともに、ＣＭ１１０に対して何台のＤＥが接続され、各ＤＥにどのような種別の記憶装置が何台搭載されているかが検出される。

［ステップＳ１２］電力状態制御部１４５は、接続が検出されたＣＭおよびＤＥ内の記憶装置のそれぞれについて、ＩＯ性能が最高となるように電力制御状態を初期設定する。設定が完了すると、処理はステップＳ１４に進められる。

なお、図示しないが、構成検出部１４３は、ＣＭ１１０でなくＣＭ１２０がマスタＣＭである状態から、ＣＭ１２０の動作が停止したことを検出して、ＣＭ１１０がマスタＣＭに遷移した場合にも、ステップＳ１１のように構成の検出を実行する。この場合、構成検出部１４３による構成の検出が完了すると、処理はステップＳ１２をスキップしてステップＳ１４に進められる。

［ステップＳ１３］ＣＭ１１０が起動している状態では、構成検出部１４３は、ＣＭ１１０に接続された装置の構成の変化を監視する。構成検出部１４３は、構成の変化を検出した場合、処理をステップＳ１４に進める。

この監視処理では、構成検出部１４３は、例えば、次のいずれかのイベントが発生したことを検出した場合に、構成が変化したと判定する。第１のイベントは、ＤＥが増設される（ＣＭ１１０に新たなＤＥが接続される）ことである。第２のイベントは、他方のＣＭ１２０またはＤＥ内の記憶装置の故障である。第３のイベントは、ＭＡＩＤ制御の開始である。この第３のイベントは、構成検出部１４３が、現在時刻がＭＡＩＤ制御情報１３１に登録されたＭＡＩＤ制御の開始時刻になったと判定することで検出される。

上記イベントのうち、第２のイベントと第３のイベントのいずれかの発生が検出されると、構成検出部１４３は、発生したイベントに対応する復帰イベントの発生を監視する（後述するステップＳ１９に対応）。例えば、第２のイベントが発生すると、故障した装置（ＣＭ１２０または記憶装置）が取り外される。構成検出部１４３は、第２のイベントに対応する復帰イベントとして、取り外された装置の位置に新たな装置が接続される、というイベントの発生を監視する。また、第３のイベントが発生すると、構成検出部１４３は、現在時刻がＭＡＩＤ制御情報１３１に登録されたＭＡＩＤ制御の終了時刻になる、というイベントの発生を監視する。

［ステップＳ１４］性能判定部１４４は、稼働しているＣＭについての、現在設定されている電力制御状態に対応するＩＯＰＳを、ＣＭ性能情報１３２から収集する。また、性能判定部１４４は、接続された各ＤＥに搭載されている稼働中の記憶装置についての、現在設定されている電力制御状態に対応するＩＯＰＳを、ドライブ性能情報１３３から収集する。

［ステップＳ１５］性能判定部１４４は、ステップＳ１４で収集された情報に基づいて、ＣＥ１００のＩＯＰＳと、ＤＥ全体のＩＯＰＳとを計算し、これらを比較する。
［ステップＳ１６］性能判定部１４４は、ステップＳ１５でのＩＯＰＳの比較結果に基づき、算出された各ＩＯＰＳが一致する場合には、ＣＥ１００およびＤＥの電力制御状態を変更しないと判定して、処理をステップＳ１３に進める。一方、性能判定部１４４は、算出された各ＩＯＰＳが一致しない場合、次のような処理を実行する。

性能判定部１４４は、まず、ＣＥ１００とＤＥ全体のうち、ＩＯＰＳが小さい方について、電力制御状態を変更することでＩＯＰＳを向上させることができるかを判定する（向上可否判定処理）。ＩＯＰＳを向上させることができない場合、性能判定部１４４は次のような処理を実行する。

性能判定部１４４は、ＤＥ全体のＩＯＰＳよりＣＥ１００のＩＯＰＳの方が大きい場合、ＣＭ性能情報１３２に基づき、ＣＥ１００のＩＯＰＳがＤＥ全体のＩＯＰＳと一致するような、稼働しているＣＭのクロック周波数を判定する。この場合、稼働しているＣＭのクロック周波数を低下させたときに、ＣＥ１００のＩＯＰＳがＤＥ全体のＩＯＰＳと一致するようなクロック周波数が判定される。性能判定部１４４は、クロック周波数が判定されると、処理をステップＳ１７に進める。

また、性能判定部１４４は、ＣＥ１００のＩＯＰＳよりＤＥ全体のＩＯＰＳの方が大きい場合、ドライブ性能情報１３３に基づき、接続されたＤＥ内の稼働している記憶装置について、次の判定条件に合致するパワーモードを判定する。この判定条件とは、ＣＥ１００のＩＯＰＳとＤＥ全体のＩＯＰＳとの差分が減少し、かつ、前者のＩＯＰＳが後者のＩＯＰＳ以上となるようなパワーモードを示す。この場合、稼働している記憶装置のパワーモードを消費電力が低下するように変化させたときに、ＩＯＰＳが上記条件を満たすようなパワーモードが判定される。性能判定部１４４は、上記判定条件を満たすようなパワーモードが存在する場合、処理をステップＳ１７に進める。一方、性能判定部１４４は、上記判定条件を満たすようなパワーモードが存在しなかった場合には、ＣＥ１００およびＤＥの電力制御状態を変更しないと判定して、処理をステップＳ１３に進める。

一方、性能判定部１４４は、上記の向上可否判定処理でＩＯＰＳを向上させることができると判定した場合、次のような処理を実行する。
性能判定部１４４は、ＣＥ１００のＩＯＰＳよりＤＥ全体のＩＯＰＳの方が大きい場合、ＣＭ性能情報１３２に基づき、ＣＥ１００のＩＯＰＳがＤＥ全体のＩＯＰＳと一致するような、稼働しているＣＭのクロック周波数を判定する。この場合、稼働しているＣＭのクロック周波数を上昇させたときに、ＣＥ１００のＩＯＰＳがＤＥ全体のＩＯＰＳと一致するようなクロック周波数が判定される。性能判定部１４４は、クロック周波数が判定されると、処理をステップＳ１７に進める。

また、性能判定部１４４は、ＤＥ全体のＩＯＰＳよりＣＥ１００のＩＯＰＳの方が大きい場合、ドライブ性能情報１３３に基づき、接続されたＤＥ内の稼働している記憶装置について上記判定条件に合致するパワーモードを判定する。この場合、稼働している記憶装置のパワーモードを消費電力が増加するように変化させたときに、ＩＯＰＳが上記判定条件を満たすようなパワーモードが判定される。性能判定部１４４は、上記判定条件を満たすようなパワーモードが存在する場合、処理をステップＳ１７に進める。一方、性能判定部１４４は、上記判定条件を満たすようなパワーモードが存在しなかった場合には、ＣＥ１００およびＤＥの電力制御状態を変更しないと判定して、処理をステップＳ１３に進める。

［ステップＳ１７］電力状態制御部１４５は、ステップＳ１５での性能判定部１４４による判定結果に基づいて、ＣＥ１００内のＣＭまたはＤＥ内の記憶装置の電力制御状態を変更する。ステップＳ１６でクロック周波数が判定された場合、電力状態制御部１４５は、稼働しているＣＭのクロック周波数を判定されたクロック周波数に変更する。また、ステップＳ１６でパワーモードが判定された場合、電力状態制御部１４５は、稼働している記憶装置のパワーモードを判定されたパワーモードに変更する。

［ステップＳ１８］構成検出部１４３は、ステップＳ１３で検出された構成変化が、ＭＡＩＤ制御または装置故障に関する構成変化であった場合、処理をステップＳ１９に進め、それ以外の構成変化であった場合、処理をステップＳ１３に進める。このステップＳ１８では、ステップＳ１３で前述の第２のイベントまたは第３のイベントが発生した場合、処理がステップＳ１９に進められ、第１のイベントが発生した場合、処理がステップＳ１３に進められる。なお、ステップＳ１１，Ｓ１２に続いてステップＳ１４～Ｓ１８が実行された場合、処理は無条件でステップＳ１３に進められる。

［ステップＳ１９］構成検出部１４３は、ステップＳ１３で発生したイベントに対応する復帰イベントの発生を監視する。ステップＳ１３で第２のイベントが発生した場合、復帰イベントとして、故障して取り外された装置の位置に新たな装置が接続される、というイベントの発生が監視される。ステップＳ１３で第３のイベントが発生した場合、復帰イベントとして、現在時刻がＭＡＩＤ制御情報１３１に登録されたＭＡＩＤ制御の終了時刻になる、というイベントの発生が監視される。構成検出部１４３は、復帰イベントの発生を検出すると、処理をステップＳ２０に進める。

［ステップＳ２０］電力状態制御部１４５は、ステップＳ１７で電力制御状態が変更された各装置について、それらの電力制御状態を元に戻す。この後、処理はステップＳ１３に進められる。

以上の図１１の処理により、マスタＣＭは、構成が変化した場合に、変化後の構成による最大限のＩＯ性能を最小限の消費電力によって発揮させることができる。
なお、上記の各実施の形態に示した装置（例えば、制御装置２、ＣＭ１１０，１２０）の処理機能は、コンピュータによって実現することができる。その場合、各装置が有すべき機能の処理内容を記述したプログラムが提供され、そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記憶装置には、ハードディスク装置（ＨＤＤ）、磁気テープなどがある。光ディスクには、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、ブルーレイディスク（Blu-ray Disc：ＢＤ、登録商標）などがある。光磁気記録媒体には、ＭＯ（Magneto-Optical disk）などがある。

プログラムを流通させる場合には、例えば、そのプログラムが記録されたＤＶＤ、ＣＤなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。

プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムまたはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムにしたがった処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムにしたがった処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムにしたがった処理を実行することもできる。

１ ストレージシステム
２ 制御装置
２ａ 性能計算部
２ｂ 状態制御部
３ ホスト装置
１０ ストレージ部
１１～１５ 記憶装置
２０ ストレージ制御部
２１，２２ 制御要素

Claims (6)

1. ストレージ部と、前記ストレージ部に対するアクセスを制御するストレージ制御部のいずれかにおける構成の変化を検出すると、前記構成の変化後における前記ストレージ部および前記ストレージ制御部のそれぞれの入出力性能を計算する性能計算部と、
   前記構成の変化に応じた前記ストレージ部および前記ストレージ制御部のそれぞれの入出力性能の変化状況に基づいて、前記ストレージ部または前記ストレージ制御部の電力制御状態を変化させる状態制御部と、
   を有する制御装置。
2. 前記ストレージ部および前記ストレージ制御部のいずれも入出力性能が最高となる電力制御状態に設定されている状態で、前記構成の変化が検出された場合、前記状態制御部は、前記ストレージ部と前記ストレージ制御部のうち計算された入出力性能が高い方の電力制御状態を、前記計算された入出力性能の差分が減少するように変更する、
   請求項１記載の制御装置。
3. 前記ストレージ部は、複数の記憶装置を有し、
   前記構成の変化として前記複数の記憶装置の一部の動作が停止したことが検出された場合、前記状態制御部は、前記ストレージ部および前記ストレージ制御部について計算された入出力性能の差分が減少するように前記ストレージ制御部の電力制御状態を変更する、
   請求項１記載の制御装置。
4. 前記ストレージ部は、１台以上の記憶装置を有し、
   前記構成の変化として前記ストレージ部に記憶装置が増設されたことが検出された場合、前記状態制御部は、前記ストレージ部および前記ストレージ制御部について計算された入出力性能の差分が減少するように前記ストレージ部が有する各記憶装置の電力制御状態を変更する、
   請求項１記載の制御装置。
5. 前記ストレージ制御部は、それぞれ前記ストレージ部に対するアクセスを制御する複数の制御要素を有し、
   前記構成の変化として前記複数の制御要素の一部の動作が停止したことが検出された場合、前記状態制御部は、前記ストレージ部および前記ストレージ制御部について計算された入出力性能の差分が減少するように前記ストレージ部の電力制御状態を変更する、
   請求項１，３，４のいずれか１項に記載の制御装置。
6. コンピュータに、
   ストレージ部と、前記ストレージ部に対するアクセスを制御するストレージ制御部のいずれかにおける構成の変化を検出すると、前記構成の変化後における前記ストレージ部および前記ストレージ制御部のそれぞれの入出力性能を計算し、
   前記構成の変化に応じた前記ストレージ部および前記ストレージ制御部のそれぞれの入出力性能の変化状況に基づいて、前記ストレージ部または前記ストレージ制御部の電力制御状態を変化させる、
   処理を実行させる制御プログラム。

Images