Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7065443B2 - ｐ型酸化物半導体及びその製造方法 - Google Patents
[go: Go Back, main page]

JP7065443B2 - ｐ型酸化物半導体及びその製造方法 - Google Patents

ｐ型酸化物半導体及びその製造方法 Download PDF

Info

Publication number
JP7065443B2
JP7065443B2 JP2018525323A JP2018525323A JP7065443B2 JP 7065443 B2 JP7065443 B2 JP 7065443B2 JP 2018525323 A JP2018525323 A JP 2018525323A JP 2018525323 A JP2018525323 A JP 2018525323A JP 7065443 B2 JP7065443 B2 JP 7065443B2
Authority
JP
Japan
Prior art keywords
metal
semiconductor layer
type
type semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018525323A
Other languages
English (en)
Other versions
JPWO2018004009A1 (ja
Inventor
静雄 藤田
健太郎 金子
俊実 人羅
幸登 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of JPWO2018004009A1 publication Critical patent/JPWO2018004009A1/ja
Application granted granted Critical
Publication of JP7065443B2 publication Critical patent/JP7065443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
    • H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、ｐ型酸化物半導体及びその製造方法並びに前記ｐ型酸化物半導体を用いた半導体装置及びシステムに関する。
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
そして、近年においては、酸化ガリウム系のｐ型半導体が検討されており、例えば、特許文献１には、β－Ｇａ２Ｏ３系結晶を、ＭｇＯ（ｐ型ドーパント源）を用いてＦＺ法により形成したりすると、ｐ型導電性を示す基板が得られることが記載されている。また、特許文献２には、ＭＢＥ法により形成したα－（ＡｌｘＧａ１－ｘ）２Ｏ３単結晶膜にｐ型ドーパントをイオン注入してｐ型半導体を形成することが記載されている。しかしながら、これらの方法では、ｐ型半導体の作製は実現困難であり（非特許文献２）、実際に、これらの方法でｐ型半導体の作製に成功したとの報告はなされていない。そのため、実現可能なｐ型酸化物半導体及びその製造方法が待ち望まれていた。
また、非特許文献３や非特許文献４に記載されているように、例えばＲｈ２Ｏ３やＺｎＲｈ２Ｏ４等をｐ型半導体に用いることも検討されているが、Ｒｈ２Ｏ３は、製膜時に特に原料濃度が薄くなってしまい、製膜に影響する問題があり、有機溶媒を用いても、Ｒｈ２Ｏ３単結晶が作製困難であった。また、ホール効果測定を実施してもｐ型とは判定されることがなく、測定自体もできていない問題もあり、また、測定値についても、例えばホール係数が測定限界（０．２ｃｍ３／Ｃ）以下しかなく、使いものには到底ならなかった。また、ＺｎＲｈ２Ｏ４は移動度が低く、バンドギャップも狭いため、ＬＥＤやパワーデバイスに用いることができない問題があり、これらは必ずしも満足のいくものではなかった。
特開２００５－３４０３０８号公報 特開２０１３－５８６３７号公報
金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月 竹本達哉、EE Times Japan‶パワー半導体 酸化ガリウム″熱伝導率、P型……課題を克服して実用化へ、［online］、2014年2月27日、アイティメディア株式会社、［平成28年6月21日検索］、インターネット〈URL：http://eetimes.jp/ee/articles/1402/27/news028_2.html〉 F.P.KOFFYBERG et al., "optical bandgaps and electron affinities of semiconducting Rh2O3(I) and Rh2O3(III)", J. Phys. Chem. Solids Vol.53, No.10, pp.1285-1288, 1992 細野秀雄、"酸化物半導体の機能開拓"、物性研究・電子版 Vol.3、No.1、031211（2013年11月・2014年2月合併号）
本発明は、良好な導電性を有する新規且つ有用なｐ型酸化物半導体とその製造方法を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、周期律表のｄブロック金属及び周期律表の第１３族金属を含む原料溶液を霧化してミストを生成する霧化工程と、キャリアガスを用いて、基体の表面近傍まで前記ミストを搬送する搬送工程と、前記ミストを前記基体表面近傍にて酸素雰囲気下で熱反応させることにより、前記基体上に製膜すると、良好な導電性を有するｐ型酸化物半導体を形成できることを見出し、このようにして得られたｐ型酸化物半導体によれば、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）等を用いた半導体装置に有用であること等を知見し、前記ｐ型酸化物半導体及びその製造方法が、上記した従来の課題を一挙に解決できるものであることを知見した。
また、本発明者らは、上記知見を得たのち、さらに検討を重ね、本発明を完成させた。すなわち、本発明は以下の発明に関する。
［１］ 周期律表のｄブロック金属及び周期律表の第１３族金属を含む原料溶液を霧化してミストを生成し、キャリアガスを用いて、基体の表面近傍まで前記ミストを搬送した後、前記ミストを前記基体表面近傍にて酸素雰囲気下で熱反応させることにより、前記基体上にｐ型酸化物半導体を形成するｐ型酸化物半導体の製造方法において、前記ｐ型酸化物半導体は、前記周期律表のｄブロック金属及び前記周期律表の第１３族金属を含む金属酸化物を主成分とし、前記金属酸化物の酸素を除く主成分中、前記ｄブロック金属が原子比で１０％以上含まれていることを特徴とするｐ型酸化物半導体の製造方法。
［２］ 前記ｄブロック金属が遷移金属である前記［１］記載の製造方法。
［３］ 前記ｄブロック金属が周期律表の第９族金属である前記［１］又は［２］に記載の製造方法。
［４］ 前記第９族金属がロジウム、イリジウム又はコバルトである前記［３］記載の製造方法。
［５］ 前記第１３族金属が、インジウム、アルミニウム及びガリウムから選ばれる１種又は２種以上の金属である前記［１］～［４］のいずれかに記載の製造方法。
［６］ 前記熱反応を、７５０℃以下の温度にて行う前記［１］～［５］のいずれかに記載の製造方法。
［７］ 金属酸化物を主成分とするｐ型酸化物半導体であって、前記金属酸化物が、周期律表のｄブロック金属及び周期律表の第１３族金属を含み、前記金属酸化物の酸素を除く主成分中、前記ｄブロック金属が原子比で１０％以上含まれていることを特徴とするｐ型酸化物半導体。
［８］ 前記ｄブロック金属が遷移金属である前記［７］記載のｐ型酸化物半導体。
［９］ 前記ｄブロック金属が周期律表の第９族金属である前記［７］又は［８］に記載のｐ型酸化物半導体。
［１０］ 前記第９族金属がロジウム、イリジウム又はコバルトである前記［９］記載のｐ型酸化物半導体。
［１１］ 前記第１３族金属が、インジウム、アルミニウム及びガリウムから選ばれる１種又は２種以上の金属である前記［７］～［１０］のいずれかに記載のｐ型酸化物半導体。
［１２］ 半導体層及び電極を少なくとも備える半導体装置であって、前記半導体層が、前記［７］～［１１］のいずれかに記載のｐ型酸化物半導体を含むことを特徴とする半導体装置。
［１３］ さらに、ｎ型半導体層を備えており、前記ｎ型半導体層は、周期律表の第１３族金属を含む酸化物半導体を主成分とする前記［１２］記載の半導体装置。
［１４］ 前記第１３族金属が、インジウム、アルミニウム及びガリウムから選ばれる１種又は２種以上の金属である前記［１３］記載の半導体装置。
［１５］ 前記［１２］～［１４］のいずれかに記載の半導体装置を含むシステム。
本発明のｐ型酸化物半導体は、良好な導電性を有しており、ｐ型半導体としての半導体特性に優れている。また、本発明の製造方法は、このようなｐ型酸化物半導体を工業的有利に製造することができるものである。
実施例において用いられる製膜装置（ミストＣＶＤ装置）の概略構成図である。 実施例におけるＸＲＤ測定結果を示す図である。横軸が回析角（ｄｅｇ．）、縦軸が回析強度（ａｒｂ．ｕｎｉｔ）を示す。 ショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。 高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。 金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。 接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を模式的に示す図である。 絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を模式的に示す図である。 発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。
以下、本発明の好適な実施形態について説明する。
本発明のｐ型酸化物半導体は、金属酸化物を主成分とするｐ型酸化物半導体であって、前記金属酸化物が、周期律表のｄブロック金属及び周期律表の第１３族金属を含むことを特長とする。「ｐ型酸化物半導体」は、酸化物半導体であって、ｐ型半導体であるものをいい、結晶であってもよいし、アモルファスであってもよい。本発明においては、前記ｐ型酸化物半導体が混晶であるのが好ましい。「金属酸化物」は、金属元素と酸素とを含むものをいう。「主成分」とは、前記金属酸化物が、原子比で、ｐ型酸化物半導体の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。「周期律表」は、国際純正応用化学連合（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｕｎｉｏｎ ｏｆ Ｐｕｒｅ ａｎｄ Ａｐｐｌｉｅｄ Ｃｈｅｍｉｓｔｒｙ）（ＩＵＰＡＣ）にて定められた周期律表を意味する。「ｄブロック」は、３ｄ、４ｄ、５ｄ、および６ｄ軌道を満たす電子を有する元素をいう。
前記ｄブロック金属としては、例えば、スカンジウム（Ｓｃ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、テクネチウム（Ｔｃ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、銀（Ａｇ）、カドミウム（Ｃｄ）、ルテチウム（Ｌｕ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）、水銀（Ｈｇ）、ローレンシウム（Ｌｒ）、ラザホージウム（Ｒｆ）、ドブニウム（Ｄｂ）、シーボーギウム（Ｓｇ）、ボーリウム（Ｂｈ）、ハッシウム（Ｈｓ）、マイトネリウム（Ｍｔ）、ダームスタチウム（Ｄｓ）、レントゲニウム（Ｒｇ）、コペルニシウム（Ｃｎ）及びこれらの２種以上の金属などが挙げられる。本発明においては、前記ｄブロック金属が、遷移金属であるのが好ましく、周期律表の第９族金属であるのがより好ましく、ロジウム、イリジウム又はコバルトであるのが最も好ましい。また、バンドギャップを広くすることができるため、前記ｄブロック金属が、Ｃｒ又はＣｕを含むのが好ましい。前記ｄブロック金属は、前記金属酸化物の酸素を除く主成分中、原子比で１０％以上であるのが好ましく、２０％～９５％であるのがより好ましい。
前記第１３族金属としては、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）及びこれらの２種以上の金属などが挙げられる。本発明においては、前記第１３族金属が、インジウム（Ｉｎ）、アルミニウム（Ａｌ）及びガリウム（Ｇａ）から選ばれる１種又は２種以上の金属であるのが好ましく、ガリウム又はアルミニウムを含む金属であるのがより好ましい。なお、前記第１３族金属にＧａを用いる場合には、バンドギャップが広い方が好ましい。本発明においては、前記第１３族金属が、前記金属酸化物の酸素を除く主成分中、原子比で１％以上であるのが好ましく、５％以上であるのがより好ましい。
また、本発明においては、前記第１３金属が、インジウム（Ｉｎ）、アルミニウム（Ａｌ）及びガリウム（Ｇａ）から選ばれる１種又は２種以上の金属である場合には、前記ｄブロック金属が第４族金属～第９族金属であるのが、ｐ型半導体特性がより優れたものとなるので好ましく、第９族金属であるのがより好ましい。
前記ｐ型酸化物半導体は、好適には、周期律表のｄブロック金属及び周期律表の第１３族金属を含む原料溶液を霧化してミストを生成し（霧化工程）、キャリアガスを用いて、基体の表面近傍まで前記ミストを搬送した（搬送工程）後、前記ミストを前記基体表面近傍にて酸素雰囲気下で熱反応させること（製膜工程）により、前記基体上にｐ型酸化物半導体を形成することで得ることができる。
（霧化工程）
霧化工程は、前記原料溶液を霧化する。霧化手段は、原料溶液を霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段が好ましい。超音波を用いて得られたミストは、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。ミストの液滴のサイズは、特に限定されず、数ｍｍ程度であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ～１０μｍである。
（原料溶液）
前記原料溶液は、周期律表のｄブロック金属及び周期律表の第１３族金属を含んでいれば特に限定されず、無機材料が含まれていても、有機材料が含まれていてもよいが、本発明においては、周期律表のｄブロック金属及び周期律表の第１３族金属を錯体又は塩の形態で有機溶媒または水に溶解又は分散させたものを原料溶液として好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。なお、本発明のミストＣＶＤ法によれば、原料濃度が低くても、好適に製膜することができる。
前記原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒の混合溶液であってもよい。本発明においては、他の従来の製膜方法とは異なり、前記溶媒が水を含むのが好ましく、水と酸の混合溶媒であるのも好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。また、前記酸としては、より具体的には、例えば、塩酸、硝酸、硫酸等の無機酸、酢酸、プロピオン酸、ブタン酸等の有機酸などが挙げられる。
（基体）
前記基体は、前記ｐ型酸化物半導体を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
前記基板は、板状であって、前記ｐ型酸化物半導体の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。
基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料を主成分とする下地基板としては、サファイア基板（好ましくはｃ面サファイア基板）やα型酸化ガリウム基板などが好適な例として挙げられる。
（搬送工程）
搬送工程では、前記キャリアガスによって前記ミストを基体へ搬送する。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが挙げられるが、本発明においては、キャリアガスとして酸素を用いるのが好ましい。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。
（製膜工程）
製膜工程では、前記ミストを前記基体表面近傍で反応させて、前記基体表面の一部または全部に製膜する。前記熱反応は、前記ミストから膜が形成される熱反応であれば特に限定されず、熱でもって前記ミストが反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、あまり高すぎない温度以下が好ましい。本発明においては、前記熱反応を、７５０℃以下で行うのが好ましく、５００℃～７５０℃の温度で行うのがより好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、酸素雰囲気下で行われるのが好ましく、大気圧下で行われるのも好ましく、酸素雰囲気下でかつ大気圧下で行われるのがより好ましい。なお、膜厚は、製膜時間を調整することにより、設定することができ、本発明においては、膜厚を１μｍ以上であってもよいし、１μｍ以下であってもよい。１μｍ以下である場合には、５００ｎｍ以下であるのが好ましく、１００ｎｍ以下であるのがより好ましく、５０ｎｍ～１００ｎｍであるのが最も好ましい。また、膜厚が１μｍ以上である場合には、３μｍ以上であるのが好ましく、３μｍ～１００μｍであるのがより好ましい。
本発明においては、前記基体上にそのまま製膜してもよいが、前記基体上に、前記ｐ型酸化物半導体からなる半導体層とは異なる半導体層（例えば、ｎ型半導体層、ｎ＋型半導体層、ｎ－型半導体層等）や絶縁体層（半絶縁体層も含む）、バッファ層等の他の層を積層したのち、前記基体上に他の層を介して製膜してもよい。半導体層や絶縁体層としては、例えば、前記第１３族金属を含む半導体層や絶縁体層等が挙げられる。バッファ層としては、例えば、コランダム構造を含む半導体層、絶縁体層または導電体層などが好適な例として挙げられる。前記のコランダム構造を含む半導体層としては、例えば、α―Ｆｅ２Ｏ３、α―Ｇａ２Ｏ３、α―Ａｌ２Ｏ３などが挙げられる。前記バッファ層の積層手段は特に限定されず、前記ｐ型酸化物半導体の形成手段と同様であってよい。
上記のようにして得られるｐ型酸化物半導体は、ｐ型半導体層として半導体装置に用いることができる。とりわけ、パワーデバイスに有用である。また、半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができ、本発明においては、横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。
前記ｐ型酸化物半導体をｐ型半導体層に用いた例を図３～９に示す。なお、ｎ型半導体は、ｐ型酸化物半導体と同じ主成分であってｎ型ドーパントを含むものであってもよいし、ｐ型酸化物半導体とは主成分等が異なるｎ型半導体であってもよい。また、前記ｎ型半導体は、ｎ型ドーパントの含有量を調整すること等の公知の手段を用いることにより、ｎ－型半導体層、ｎ＋型半導体層などとして適宜用いられる。
図３は、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ｐ型半導体層１０２、金属層１０３、絶縁体層１０４、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えているショットキーバリアダイオード（ＳＢＤ）の好適な一例を示す。なお、金属層１０３は、例えばＡｌ等の金属からなり、ショットキー電極１０５ａを覆っている。図４は、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、ｐ型半導体層１２３、ゲート電極１２５ａ、ソース電極１２５ｂ、ドレイン電極１２５ｃおよび基板１２９を備えている高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を示す。
ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、ショットキー電極を形成する場合、Ｍｏからなる層とＡｌからなる層を積層させ、Ｍｏからなる層およびＡｌからなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。
絶縁体層の材料としては、例えば、ＧａＯ、ＡｌＧａＯ、ＩｎＡｌＧａＯ、ＡｌＩｎＺｎＧａＯ４、ＡｌＮ、Ｈｆ２Ｏ３、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＭｇＯ、ＧｄＯ、ＳｉＯ２またはＳｉ３Ｎ４などが挙げられるが、本発明においては、コランダム構造を有するものであるのが好ましい。絶縁体層の形成は、例えば、スパッタリング法、真空蒸着法またはＣＶＤ法などの公知の手段により行うことができる。
図５は、ｎ－型半導体層１３１ａ、第１のｎ＋型半導体層１３１ｂ、第２のｎ＋型半導体層１３１ｃ、ｐ型半導体層１３２、ｐ＋型半導体層１３２ａ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を示す。なお、ｐ＋型半導体層１３２ａは、ｐ型半導体層であってもよく、ｐ型半導体層１３２と同じであってもよい。図６は、ｎ－型半導体層１４１ａ、第１のｎ＋型半導体層１４１ｂ、第２のｎ＋型半導体層１４１ｃ、ｐ型半導体層１４２、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を示す。図７は、ｎ型半導体層１５１、ｎ－型半導体層１５１ａ、ｎ＋型半導体層１５１ｂ、ｐ型半導体層１５２、ゲート絶縁膜１５４、ゲート電極１５５ａ、エミッタ電極１５５ｂおよびコレクタ電極１５５ｃを備えている絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を示す。
（ＬＥＤ）
本発明の半導体装置が発光ダイオード（ＬＥＤ）である場合の一例を図８に示す。図８の半導体発光素子は、第２の電極１６５ｂ上にｎ型半導体層１６１を備えており、ｎ型半導体層１６１上には、発光層１６３が積層されている。そして、発光層１６３上には、ｐ型半導体層１６２が積層されている。ｐ型半導体層１６２上には、発光層１６３にて発生する光を透過する透光性電極１６７を備えており、透光性電極１６７上には、第１の電極１６５ａが積層されている。発光層に用いられる発光体は公知のものであってもよい。なお、図８の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。
透光性電極の材料としては、インジウム（Ｉｎ）またはチタン（Ｔｉ）を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、Ｉｎ２Ｏ３、ＺｎＯ、ＳｎＯ２、Ｇａ２Ｏ３、ＴｉＯ２、ＣｅＯ２またはこれらの２以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。
図８の半導体発光素子によれば、第１の電極１６５ａを正極、第２の電極１６５ｂを負極とし、両者を介してｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１に電流を流すことで、発光層１６３が発光するようになっている。
第１の電極１６５ａ及び第２の電極１６５ｂの材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の製膜法は特に限定されることはなく、印刷方式、スプレー法、コ－ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ－ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。
なお、発光素子の別の態様を図９に示す。図９の発光素子では、基板１６９上にｎ型半導体層１６１が積層されており、ｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１の一部を切り欠くことによって露出したｎ型半導体層１６１の半導体層露出面上の一部に第２の電極１６５ｂが積層されている。
前記半導体装置は、例えば電源装置を用いたシステム等に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図１０に電源システムの例を示す。図１０は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図１１に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図１２に示す。図１２は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランスで絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ（Ａ～Ｂ’）で整流後、ＤＣＬ（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路でインバータ及び整流ＭＯＳＦＥＴを制御する。
１．製膜装置
図１を用いて、本実施例で用いたミストＣＶＤ装置を説明する。ミストＣＶＤ装置１９は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２ａと、キャリアガス供給手段２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給手段２２ｂと、キャリアガス（希釈）供給手段２２ｂから送り出されるキャリアガスの流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部に設置されたヒーター２８とを備えている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。製膜室となる供給管２７とサセプタ２１をどちらも石英で作製することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。
２．原料溶液の作製
ロジウムアセチルアセトナート（ロジウム濃度０．００１ｍｏｌ／Ｌ）７５モル％とガリウムアセチルアセトナート（ガリウム濃度０．００１ｍｏｌ／Ｌ）２５モル％とを混合し、これを原料溶液とした。
３．製膜準備
上記２．で得られた原料溶液２４ａミスト発生源２４内に収容した。次に、基板２０として、ｃ面サファイア基板をサセプタ２１上に設置し、ヒーター２８の温度を５００℃にまで昇温させた。次に、流量調節弁２３ａ、２３ｂを開いて、キャリアガス源であるキャリアガス供給手段２２ａ、２２ｂからキャリアガスを供給管２７内に供給し、供給管２７内の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を５．０Ｌ／分に、キャリアガス（希釈）の流量を０．５Ｌ／分にそれぞれ調節した。なお、キャリアガスとして酸素を用いた。
４．膜形成
次に、超音波振動子を振動させ、その振動を、水２５を通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを霧化させてミストを生成させた。このミストが、キャリアガスによって、供給管２７に搬送され、大気圧下、５００℃にて、基板２０表面近傍でミストが熱反応して基板２０上に膜が形成された。なお、製膜時間は２時間であり、膜厚は１００ｎｍであった。
上記４．にて得られた膜について、Ｘ線回析装置を用いて膜の同定をしたところ、得られた膜は、（Ｒｈ０．９２Ｇａ０．０８）２Ｏ３膜であった。なお、ＸＲＤの結果を図２に示す。また、得られた（Ｒｈ０．９２Ｇａ０．０８）２Ｏ３膜についてホール効果測定を行ったところ、ｐ型半導体であることがわかり、キャリア密度は７．６×１０１７（／ｃｍ３）であり、移動度は１．０１（ｃｍ２／Ｖ・ｓ）であった。
本発明のｐ型酸化物半導体は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、ｐ型の半導体特性に優れているため、特に、半導体装置等に有用である。
１９ ミストＣＶＤ装置
２０ 基板
２１ サセプタ
２２ａ キャリアガス供給手段
２２ｂ キャリアガス（希釈）供給手段
２３ａ 流量調節弁
２３ｂ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 供給管
２８ ヒーター
２９ 排気口
１０１ａ ｎ－型半導体層
１０１ｂ ｎ＋型半導体層
１０２ ｐ型半導体層
１０３ 金属層
１０４ 絶縁体層
１０５ａ ショットキー電極
１０５ｂ オーミック電極
１２１ａ バンドギャップの広いｎ型半導体層
１２１ｂ バンドギャップの狭いｎ型半導体層
１２１ｃ ｎ＋型半導体層
１２３ ｐ型半導体層
１２５ａ ゲート電極
１２５ｂ ソース電極
１２５ｃ ドレイン電極
１２８ 緩衝層
１２９ 基板
１３１ａ ｎ－型半導体層
１３１ｂ 第１のｎ＋型半導体層
１３１ｃ 第２のｎ＋型半導体層
１３２ ｐ型半導体層
１３４ ゲート絶縁膜
１３５ａ ゲート電極
１３５ｂ ソース電極
１３５ｃ ドレイン電極
１３８ 緩衝層
１３９ 半絶縁体層
１４１ａ ｎ－型半導体層
１４１ｂ 第１のｎ＋型半導体層
１４１ｃ 第２のｎ＋型半導体層
１４２ ｐ型半導体層
１４５ａ ゲート電極
１４５ｂ ソース電極
１４５ｃ ドレイン電極
１５１ ｎ型半導体層
１５１ａ ｎ－型半導体層
１５１ｂ ｎ＋型半導体層
１５２ ｐ型半導体層
１５４ ゲート絶縁膜
１５５ａ ゲート電極
１５５ｂ エミッタ電極
１５５ｃ コレクタ電極
１６１ ｎ型半導体層
１６２ ｐ型半導体層
１６３ 発光層
１６５ａ 第１の電極
１６５ｂ 第２の電極
１６７ 透光性電極
１６９ 基板

Claims (5)

  1. 周期律表の第９族金属及び周期律表の第１３族金属を含む金属酸化物を主成分とするｐ型半導体層と、周期律表第１３族金属を含む酸化物半導体を主成分とするｎ型半導体層と、電極とを少なくとも備えることを特徴とする半導体装置。
  2. 前記第９族金属がロジウム、イリジウム又はコバルトである請求項１記載の半導体装置。
  3. 前記第１３族金属が、インジウム、アルミニウム及びガリウムから選ばれる１種又は２種以上の金属である請求項１または２に記載の半導体装置。
  4. 前記第１３族金属が、インジウム、アルミニウム及びガリウムから選ばれる１種又は２種以上の金属である請求項１～３のいずれかに記載の半導体装置。
  5. 請求項１～４のいずれかに記載の半導体装置を含むシステム。
JP2018525323A 2016-06-30 2017-06-30 ｐ型酸化物半導体及びその製造方法 Active JP7065443B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016131156 2016-06-30
JP2016131156 2016-06-30
PCT/JP2017/024275 WO2018004009A1 (ja) 2016-06-30 2017-06-30 ｐ型酸化物半導体及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2018004009A1 JPWO2018004009A1 (ja) 2019-05-30
JP7065443B2 true JP7065443B2 (ja) 2022-05-12

Family

ID=60786019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018525323A Active JP7065443B2 (ja) 2016-06-30 2017-06-30 ｐ型酸化物半導体及びその製造方法

Country Status (6)

Country Link
US (2) US11424320B2 (ja)
EP (1) EP3480841B1 (ja)
JP (1) JP7065443B2 (ja)
KR (1) KR102404772B1 (ja)
CN (1) CN109417036B (ja)
WO (1) WO2018004009A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643660B (zh) * 2016-08-31 2024-03-05 株式会社Flosfia p-型氧化物半导体及其制造方法
EP3637476A4 (en) 2017-06-09 2021-03-10 UACJ Corporation SEMICONDUCTOR LAYER, VIBRATION ELEMENT AND METHOD FOR MANUFACTURING A SEMICONDUCTOR LAYER
JP6934852B2 (ja) * 2018-12-18 2021-09-15 信越化学工業株式会社 酸化ガリウム膜の製造方法
JP7240673B2 (ja) * 2019-12-23 2023-03-16 株式会社デンソー 成膜方法
JP7478334B2 (ja) * 2020-01-10 2024-05-07 株式会社Flosfia 半導体素子および半導体装置
CN117613098B (zh) * 2024-01-24 2024-04-19 苏州华太电子技术股份有限公司 垂直沟槽型电容耦合栅控结型场效应晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204814A (ja) 2010-03-25 2011-10-13 Toshiba Corp 抵抗変化メモリ
JP2016025256A (ja) 2014-07-22 2016-02-08 株式会社Flosfia 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002056394A1 (en) * 2001-01-09 2002-07-18 Emcore Corporation Electrode structures for p-type nitride semiconductores and mehtods of making same
US7126054B2 (en) * 2001-06-28 2006-10-24 Kabushiki Kaisha Toshiba Raw material kit for electrolytic composition, electrolytic composition, and dye-sensitized solar cell
FR2842215B1 (fr) * 2002-07-09 2004-08-13 Pechiney Aluminium Procede et systeme de refroidissement d'une cuve d'electrolyse pour la production d'aluminium
JP4831940B2 (ja) 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
JP3959471B2 (ja) * 2004-08-26 2007-08-15 国立大学法人信州大学 酸化物半導体電極、およびその製造方法
US7329915B2 (en) * 2005-11-21 2008-02-12 Hewlett-Packard Development Company, L.P. Rectifying contact to an n-type oxide material or a substantially insulating oxide material
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
US20070200119A1 (en) * 2006-02-26 2007-08-30 Yun-Li Li Flip-chip led package and led chip
US8373060B2 (en) * 2006-10-24 2013-02-12 Zetta Research and Development LLC—AQT Series Semiconductor grain microstructures for photovoltaic cells
US20110079273A1 (en) * 2008-01-10 2011-04-07 Massachusetts Institute Of Technology Photovoltaic devices
US8105884B2 (en) * 2008-10-06 2012-01-31 Samsung Electronics Co., Ltd. Cross point memory arrays, methods of manufacturing the same, masters for imprint processes, and methods of manufacturing masters
US8441047B2 (en) * 2009-04-10 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20160010221A1 (en) * 2009-06-25 2016-01-14 Georgia Tech Research Corporation Lithium niobite compositions, syntheses, devices, and structures
TWI492405B (zh) * 2009-09-25 2015-07-11 Univ Chang Gung A light emitting type transparent solar cell device
US20120074434A1 (en) * 2010-09-24 2012-03-29 Jun Seok Park Light emitting device package and lighting apparatus using the same
JP5948581B2 (ja) 2011-09-08 2016-07-06 株式会社Flosfia Ｇａ２Ｏ３系半導体素子
WO2013035464A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 結晶積層構造体及びその製造方法
US20150087110A1 (en) 2013-09-21 2015-03-26 Northwestern University Low-Temperature Fabrication of Spray-Coated Metal Oxide Thin Film Transistors
FR3019539B1 (fr) * 2014-04-04 2016-04-29 Rhodia Operations Oxydes et sulfures mixtes de bismuth et cuivre pour application photovoltaique
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP6344718B2 (ja) * 2014-08-06 2018-06-20 株式会社タムラ製作所 結晶積層構造体及び半導体素子
JP6390052B2 (ja) 2014-08-29 2018-09-19 高知県公立大学法人 量子井戸構造および半導体装置
JP6945120B2 (ja) * 2014-08-29 2021-10-06 株式会社Flosfia 金属膜形成方法
JP2016081946A (ja) * 2014-10-09 2016-05-16 株式会社Flosfia 半導体構造および半導体装置
CN104766880A (zh) * 2015-04-07 2015-07-08 中国科学院合肥物质科学研究院 p型铋锶钴氧化物半导体沟道薄膜晶体管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204814A (ja) 2010-03-25 2011-10-13 Toshiba Corp 抵抗変化メモリ
JP2016025256A (ja) 2014-07-22 2016-02-08 株式会社Flosfia 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
金子健太郎，コランダム構造酸化ガリウム系混晶薄膜の成長と物性（Dissertation_全文），京都大学博士論文，日本，京都大学，2014年01月31日，p.27-30，https://doi.org/10.14989/doctor.k17573

Also Published As

Publication number Publication date
KR102404772B1 (ko) 2022-06-02
US20190157380A1 (en) 2019-05-23
KR20190023053A (ko) 2019-03-07
CN109417036B (zh) 2024-03-15
WO2018004009A1 (ja) 2018-01-04
CN109417036A (zh) 2019-03-01
US11424320B2 (en) 2022-08-23
EP3480841A1 (en) 2019-05-08
US11916103B2 (en) 2024-02-27
EP3480841A4 (en) 2020-03-11
US20220352303A1 (en) 2022-11-03
EP3480841B1 (en) 2024-03-27
JPWO2018004009A1 (ja) 2019-05-30

Similar Documents

Publication Publication Date Title
JP6951714B2 (ja) ｐ型酸化物半導体及びその製造方法
JP6994183B2 (ja) 酸化物半導体膜及びその製造方法
JP7065443B2 (ja) ｐ型酸化物半導体及びその製造方法
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7274701B2 (ja) ｐ型酸化物半導体膜及びその形成方法
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
JP2022172066A (ja) 結晶性酸化物半導体膜および半導体装置
WO2022030647A2 (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
WO2021010237A1 (ja) 酸化物半導体膜及び半導体装置
WO2022030648A2 (ja) ｐ型酸化物半導体及びｐ型酸化物半導体を含む半導体装置
WO2021010238A1 (ja) 酸化物膜及び半導体装置
JPWO2019098298A1 (ja) 半導体装置
JPWO2019098296A1 (ja) 半導体装置
JP2022030646A (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
JP2022030645A (ja) ｐ型酸化物半導体及びｐ型酸化物半導体を含む半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220408

R150 Certificate of patent or registration of utility model

Ref document number: 7065443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250