Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7067103B2 - 半導体装置および半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP7067103B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7067103B2
JP7067103B2 JP2018024562A JP2018024562A JP7067103B2 JP 7067103 B2 JP7067103 B2 JP 7067103B2 JP 2018024562 A JP2018024562 A JP 2018024562A JP 2018024562 A JP2018024562 A JP 2018024562A JP 7067103 B2 JP7067103 B2 JP 7067103B2
Authority
JP
Japan
Prior art keywords
connection terminal
power semiconductor
root portion
root
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018024562A
Other languages
English (en)
Other versions
JP2019140334A (ja
Inventor
逸人 仲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018024562A priority Critical patent/JP7067103B2/ja
Priority to US16/241,099 priority patent/US10966322B2/en
Publication of JP2019140334A publication Critical patent/JP2019140334A/ja
Application granted granted Critical
Publication of JP7067103B2 publication Critical patent/JP7067103B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/468—Circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
近年、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を中心として、パワー半導体モジュールが電力変換装置に広く用いられるようになっている。パワー半導体モジュールは１つまたは複数のパワー半導体チップを内蔵して変換接続の一部または全体を構成するパワー半導体デバイスである。
パワー半導体モジュールは、薄型化、小型化、大電流容量化する傾向にある。従って、端子ケース、金属基板、蓋をなくしたモールドタイプのパワー半導体モジュールが検討されている。モールドタイプのパワー半導体モジュールは、パワー半導体チップを備えた積層基板を金型中で封止樹脂によりモールド成形する。
図７は、従来のパワー半導体モジュールを示す側面図である。従来のパワー半導体モジュールにおいては、パワー半導体チップを搭載した積層基板が封止部１０１の中に封止されている。接続端子１０３は、積層基板上にはんだ付け等で固定され、封止部１０１を貫通して外部に突き出ている。
図８は、従来のパワー半導体モジュールの接続端子の側面拡大図である。接続端子１０３は、図示しない配線板を支持するため、平坦部１０６を有する円柱形状の台座１０２から上方に突出している。このように、平坦部１０６を有する台座１０２を設けることで、配線板を水平に接続することを可能にする半導体装置が公知である（例えば、特許文献１参照）。
国際公開第２０１４／０６１２１１号
ここで、図９は、従来のパワー半導体モジュールを配線板に接続した際の接続端子付近の側面拡大図である。図９のように、接続端子１０３を配線板１０４に形成したスルーホール１０７を挿通させ、台座１０２の平坦部１０６により配線板１０４を支持している。接続端子１０３は、例えばはんだ付けによってスルーホール１０７と電気的に接続される。
しかしながら、接続端子１０３の形成位置またはスルーホール１０７の形成位置がずれる場合がある。これにより、図９の領域Ａで示されるように、接続端子１０３とスルーホール１０７との間にクリアランス（間隔）がなくなる場合がある。この場合、図９の領域Ａでは、接続端子１０３とスルーホール１０７との間にはんだが十分に入らず、接合部の接着性が低下してしまう。このような状態のパワー半導体モジュールを、振動の激しいところで使用すると、接続端子１０３とスルーホール１０７との電気的接続が切れてしまいパワー半導体モジュールの信頼性が低下するおそれがある。
この発明は、上述した従来技術による問題点を解消するため、接続端子とスルーホールとの間に間隔を維持し、接合部の均一なはんだ厚さを確保できる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。封止部は、半導体素子を内部に有する。接続端子は、前記半導体素子と電気的に接続され、前記封止部から外部に立設する。台座は、前記接続端子に設けられる。前記台座は、前記封止部に設けられた根本部と、前記根本部上に設けられた傾斜部を有するガイド部と、からなる。前記根本部が前記封止部の表面となす角度は、前記傾斜部が前記根本部の表面となす角度以上である。
また、この発明にかかる半導体装置は、上述した発明において、前記ガイド部の上面に平坦部が設けられていないことを特徴する。
また、この発明にかかる半導体装置は、上述した発明において、前記傾斜部が前記根本部の表面となす角度は、３０°より大きく、９０°より小さいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記根本部が前記封止部の表面となす角度は、３０°より大きく、９０°以下であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記傾斜部の高さと前記根本部の高さとの和に対する前記傾斜部の高さの比は、０．０５以上０．５０以下であることを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体素子と電気的に接続された接続端子を立設する第１工程を行う。次に、樹脂を注入し、前記半導体素子を内部に封入し、前記接続端子に、前記樹脂上の根本部と、前記根本部上の傾斜部を有するガイド部と、からなる台座を形成する第２工程を行う。
上述した発明によれば、半導体装置は、接続端子に傾斜部を有するガイド部と根本部とからなる台座を設けている。これにより、配線板のスルーホールに接続端子を入れやすくなり、配線板の位置決めが容易になる。さらに、配線板と接続端子との間の適切なクリアランスを確保して、配線板を支持することができるようになる。このため、接続端子とスルーホールとの間にはんだを十分に注入でき、接合部の接着性を向上させることができ、半導体装置の振動耐量が向上する。
本発明にかかる半導体装置および半導体装置の製造方法によれば、接続端子とスルーホールとの間に間隔を維持し、接合部の均一なはんだ厚さを確保できるという効果を奏する。
実施の形態にかかるパワー半導体モジュールを示す側面図である。 実施の形態にかかるパワー半導体モジュールの接続端子の側面拡大図である。 実施の形態にかかるパワー半導体モジュールを配線板と接続した際の接続端子付近の側面拡大図である。 実施の形態にかかるパワー半導体モジュールの他の形状の接続端子の側面拡大図である（その１）。 実施の形態にかかるパワー半導体モジュールの他の形状の接続端子の側面拡大図である（その２）。 実施の形態にかかるパワー半導体モジュールの他の形状の接続端子の側面拡大図である（その３）。 実施の形態にかかるパワー半導体モジュールの他の形状の接続端子の側面拡大図である（その４）。 実施の形態にかかるパワー半導体モジュールの他の形状の接続端子の側面拡大図である（その５）。 実施の形態にかかるパワー半導体モジュールの接続端子の上面図である（その１）。 実施の形態にかかるパワー半導体モジュールの接続端子の上面図である（その２）。 実施の形態にかかるパワー半導体モジュールの接続端子の上面図である（その３）。 実施の形態にかかるパワー半導体モジュールの接続端子の上面図である（その４）。 実施例にかかるパワー半導体モジュールの根本部の高さとガイド部の高さを示す表である。 従来のパワー半導体モジュールを示す側面図である。 従来のパワー半導体モジュールの接続端子の側面拡大図である。 従来のパワー半導体モジュールを配線板に接続した際の接続端子付近の側面拡大図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。発明者らは、鋭意研究の結果、接続端子に設けられた台座の形状を変えることで、接続端子とスルーホールとの間に間隔を維持し、接合部の均一なはんだ厚さを確保できることを見出した。
（実施の形態）
図１は、実施の形態にかかるパワー半導体モジュールを示す側面図である。パワー半導体モジュールは、パワー半導体チップ（不図示）を内部に有する封止部１と、パワー半導体チップと接続され、封止部１から外部に立設する接続端子３と、接続端子３に設けられた台座２とを備える。
封止部１は、おもて面に接続端子３を備える。接続端子３の根本には、台座２を有する。台座２の底面は封止部１のおもて面と接し、台座２の上面（封止部１と接する面と反対側の面）から接続端子３が露出する。台座２の上面は、封止部１より高い位置、つまり、接続端子３の上端に近い位置にある。また、パワー半導体モジュールは、封止部１の裏面に放熱フィンや水冷ジャケット等の放熱部材が取り付けられてもよい。この場合、封止部１に、放熱部材を取り付けるための締結部１１を備えることができる。台座２の上面は、締結部１１を含めた封止部１より高い位置、つまり、接続端子３の上端に近い位置でよい。
封止部１、台座２は、熱硬化性樹脂、または熱可塑樹脂を用いることができる。更に、密着助剤を含んでいてもよい。また、目的に応じて、無機充填剤として、例えば、シリカ、アルミナ、窒化ボロン、窒化アルミニウムなどの無機粒子からなるマイクロフィラーやナノフィラーを含んでいてもよい。
パワー半導体チップは、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）等の材料からなる。パワー半導体チップは、ＩＧＢＴ、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏr）等のスイッチング素子を含んでいる。このようなパワー半導体チップは、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極およびソース電極（または、エミッタ電極）をそれぞれ備えている。
また、パワー半導体チップは、必要に応じて、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等のダイオードを含んでいる。このようなパワー半導体チップは、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。上記のパワー半導体チップは、その裏面側の電極が所定の導電性板（図示を省略）のおもて面に接合材（図示を省略）により接合されている。また、上記のパワー半導体チップは、封止部１内に樹脂により封止されている。
導電性板は、絶縁基板の一方の面であるおもて面に銅などで設けられた板であり、封止部１内に樹脂により封止されている。絶縁基板の他方の面である裏面には銅などの放熱板が配置され、導電性板、絶縁基板および放熱板から積層基板が構成される。図示は省略されているが、積層基板の導電性板のおもて面には、導電接合層を介して、複数のパワー半導体チップが搭載されている。さらに、パワー半導体チップのおもて面には、金属ワイヤーが配線されている。また、金属ワイヤーの代わりに導電接合層を介して、金属端子を接続してもよい。また、導電接合層により金属端子（インプラントピン）を備えたインプラント方式プリント基板が取り付けられていてもよい。また、パワー半導体チップのおもて面には、リードフレームが取り付けられてもよい。絶縁基板および放熱板は、封止部１内に樹脂により封止されていても、封止されずに外部に露出されていてもよい。
また、導電性板は、リードフレームであってもよい。この場合、導電性板のおもて面には、導電接合層を介して、複数のパワー半導体チップが搭載されている。導電性板の裏面は、封止部１内に樹脂により封止されていても、封止されずに外部に露出されていてもよい。このような導電性板は、少なくともおもて面が封止部１内に封止されている。
接続端子３は、導電性、例えば銅（Ｃｕ）製の金属端子である。接続端子３は、その表面にニッケル（Ｎｉ）や錫（Ｓｎ）などのめっきが施されてもよい。接続端子３の一方は、封止部１の内部で、図示しない導電性板や導電接合層を介して、パワー半導体チップの各電極と電気的に接続される。また、接続端子３のもう一方は、パワー半導体モジュール外部に配置される図示しない配線板と電気的に接続される。配線板は、例えば、バスバー、配線基板や制御基板である。また、接続端子３では、配線板を支持するための台座２が設けられている。
図２は、実施の形態にかかるパワー半導体モジュールの接続端子の側面拡大図である。図２に示すように、接続端子３に設けられている台座２は、根本部２１と、ガイド部２２とからなる。根本部２１は、封止部１の表面と接し、根本部２１の上部にガイド部２２が設けられる。また、ガイド部２２は、傾斜部を有している。傾斜部とは、根本部２１の上面（封止部１と接する面と反対側の面）に対して傾いている部分であり、ガイド２２の傾斜部は図２の部分Ｂに対応する。
図２では、ガイド部２２の傾斜部は傾斜角度αの傾斜を有している。傾斜角度αとは、ガイド部２２の傾斜部と根本部２１の上面とがなす角度である。根本部２１が、傾斜角度βの傾斜部を有していてもよい。傾斜角度βとは、根本部２１の傾斜部と封止部１の上面とがなす角度である。また、ガイド部２２の上面に平坦部が設けられていない。このため、傾斜部と接続端子３とが連続し、ガイド部２２の上面（根本部２１と接する面と反対側の面）の幅ｗ１と接続端子３の幅は同じ広さになっている。
ガイド部２２の傾斜角度αは、根本部２１の傾斜角度β以下となっている。傾斜角度αは、３０°＜α＜９０°を満たし、さらに、傾斜角度βは、３０°＜β≦９０°を満たす。また、ガイド部２２の高さａと根本部２１の高さｂとの和に対するガイド部２２の高さａの比、つまり、ａ／（ａ＋ｂ）は、０．０５以上０．５０以下であればよい。より好ましくは、０．１０以上０．３０以下であり、さらに好ましくは０．１５以上０．２５以下である。このような角度、高さにすることで、配線板のスルーホールに接続端子３を入れやすくなり、配線板の位置決めが容易になる。また、以下の図３に示すように、配線板と接続端子３との間の適切なクリアランスを確保して、傾斜部で配線板を支持することができるようになる。
図３は、実施の形態にかかるパワー半導体モジュールを配線板と接続した際の接続端子付近の側面拡大図である。ここで、ガイド部２２の上面の幅ｗ１は、配線板４のスルーホール７の幅ｗより狭く、かつ、ガイド部２２の底面（根本部２１と接する面）の幅ｗ２は、配線板４のスルーホール７の幅ｗより広くなっている。また、ガイド部２２の上面の幅ｗ１は、接続端子３の幅と同じであるため、接続端子３の幅は、配線板４のスルーホール７の幅ｗより狭くなっている。
このため、配線板４のスルーホール７を接続端子３が挿通し、配線板４がガイド部２２の傾斜部により支持されるようになる。これにより、接続端子３の形成位置またはスルーホール７の形成位置にずれが生じた場合でも、傾斜部がずれを吸収でき、接続端子３とスルーホール７との間にクリアランスが確保される。このため、接続端子３とスルーホール７との間にはんだを十分に注入でき、接続端子３とスルーホール７との接合部の接着性を向上させることができ、パワー半導体モジュールの振動耐量が向上する。
また、根本部２１の底面の幅ｗ３は、根本部２１の上面の幅ｗ２と同じ広さでもよく、より広くてもよい。
実施の形態にかかるパワー半導体モジュールの接続端子は、図２に示す形状以外も採用可能である。図４Ａ～図４Ｅは、実施の形態にかかるパワー半導体モジュールの他の形状の接続端子の側面拡大図である。
図４Ａは、接続端子３の幅ｗ４が図２の場合より狭く、ガイド部２２の上面に平坦部６を設けた形状である。この場合、ガイド部２２の上面の幅ｗ１を、配線板４のスルーホール７の幅ｗより狭く、かつ、ガイド部２２の底面の幅ｗ２を、配線板４のスルーホール７の幅ｗより広くする。これにより、配線板４が平坦部６により支持されずに、配線板４のスルーホール７がガイド部２２で支持されるようになる。このため、図２の場合と同様に、接続端子３とスルーホール７との間にクリアランスを確保することができる。
図４Ｂ、図４Ｃは、根本部２１が上部根本部２１１と下部根本部２１２から構成される形状である。このため、根本部２１は、傾斜角度βの上部根本部２１１と傾斜角度γの下部根本部２１２と複数の傾斜部を有している。図４Ｂは、傾斜角度γが直角の形状であり、図４Ｃは、傾斜角度γが鋭角の形状の例である。この場合、傾斜角度α≦傾斜角度βであればよく、傾斜角度γは、傾斜角度α、傾斜角度βに依存しない。
図４Ｄは、１つの根本部２１に対して、複数のガイド部２２および複数の接続端子３が設けられている形状である。また、１つの根本部２１に設けられるガイド部２２および接続端子３は、図４Ｄのように一列からなってもよいし、複数の列からなってもよい。図４Ｄの場合、傾斜角度βは側端部の角度になる。
図４Ｅは、ガイド部２２の傾斜角度αと根本部２１の傾斜角度βが同じ角度の形状である。この場合、ガイド部２２と根本部２１は一体化している。
また、図４Ａ～図４Ｅにおいて、ガイド部２２の傾斜角度αおよび根本部２１の傾斜角度βは、図２の場合と同様の値でよい。さらに、ガイド部２２の高さａと根本部２１の高さｂとの和に対するガイド部２２の高さａの比も図２の場合と同様の値でよい。このため、図２の形状と同様に、配線板４のスルーホール７に接続端子３を入れやすくなり、配線板の位置決めが容易になる。また、配線板４と接続端子３との間の適切なクリアランスを確保して、配線板４を支持することができるようになる。
また、上述の台座２の形状では、傾斜部は直線であったが、根本部２１またはガイド部２２のいずれか一つまたは両方の傾斜部が曲率を有する形状であってもよい。曲率を有する形状である場合、ガイド部２２の傾斜角度αは、ガイド部２２の傾斜部の平均傾斜角度であり、根本部２１の傾斜角度βは、根本部２１の傾斜部の平均傾斜角度である。図４Ｂ、図４Ｃの傾斜角度β、傾斜角度γも同様に上部根本部２１１、下部根本部２１２の傾斜部の平均傾斜角度である。
次に、接続端子３の上面図を示す。図５Ａ～図５Ｄは、実施の形態にかかるパワー半導体モジュールの接続端子の上面図である。図５Ａは、接続端子３が円柱で、根本部２１およびガイド部２２が円錐台の形状である。また、図５Ｂは、接続端子３が角柱で、根本部２１およびガイド部２２が円錐台の形状である。また、図５Ｃは、接続端子３が角柱で、根本部２１およびガイド部２２が角錐台の形状である。また、図５Ｄは、接続端子３が板状の角柱で、根本部２１およびガイド部２２が長方形上の角錐台の形状である。
また、根本部２１とガイド部２２が別の形状であってもよい。例えば、根本部２１が角錐台で、ガイド部２２が円錐台であってもよいし、根本部２１が円錐台で、ガイド部２２が角錐台であってもよい。また、角錐台は図５Ｂ～図５Ｄの四角錐台以外の形状も可能であり、例えば、六角錐台でもよい。また、円柱は楕円柱でもよく、円錐台は、楕円錐台でもよい。
図４Ａ～図４Ｅの側面図、図５Ａ～図５Ｄの上面図に示した、接続端子３の形状は、一つのパワー半導体モジュールに混在して使用することができる。つまりパワー半導体モジュールにおいて、接続端子３の形状は、すべて同じ形状にする必要はなく、別々の形状であってもよい。
このようなパワー半導体モジュールの製造方法は、従来技術によるパワー半導体モジュールと同様である。パワー半導体モジュールの製造方法では、まず、絶縁基板のおもて面に導電性板が設けられ、裏面に放熱板が設けられた積層基板を用意する。次に、積層基板に設けられた導電性板のおもて面にパワー半導体チップを実装し、パワー半導体チップと、導電性板とを電気的に接続する。次に、金属ワイヤーなどでパワー半導体チップと接続端子３との間を電気的に接続する。このようにして、スイッチング回路を形成したパワー半導体回路部材を組み立てる。また、積層基板の代わりに、導電性板のみからなるリードフレームであってもよい。この場合でも、同様に、スイッチング回路を形成したパワー半導体回路部材を組み立てることができる。
次に、パワー半導体回路部材に、導電性板を介してパワー半導体チップと電気的に接続する接続端子３を立設させる。次に、樹脂成形用のモールド金型内に、パワー半導体回路部材をセットし、エポキシなどの硬質樹脂からなる樹脂を充填する。このモールド金型に、封止部１および台座２に対応する形状を組み込んでおくことにより、封止部１と台座２は一体で成形される。この時、傾斜部を有するガイド部２２と根本部２１からなる台座２に対応する形状を組み込んでおくことにより、実施の形態における台座２が形状される。樹脂の成形は、トランスファー成形、射出成形でもよい。これにより、図１に示す実施の形態にかかるパワー半導体モジュールが完成する。
（実施例）
図６は、実施例にかかるパワー半導体モジュールの根本部の高さとガイド部の高さを示す表である。この表は、実施例１～実施例３における根本部２１の高さｂと、ガイド部２２の高さａと、それぞれの和ａ＋ｂの値を示し、単位はｍｍである。ここで、実施例１は、ａ／（ａ＋ｂ）が、０．０５以上０．５０以下の例であり、実施例２は、より好ましい０．１０以上０．３０以下の例であり、実施例３は、さらに好ましい０．１５以上０．２５以下の例である。
これらのいずれの実施例においても、配線板４と接続端子３との間の適切なクリアランスを確保して、傾斜部で配線板４を支持することができる。
また、図１では、すべての接続端子３に傾斜部を有するガイド部２２と根本部２１からなる台座２を設けているが、すべての接続端子３に台座２を設ける必要はない。例えば、パワー半導体モジュールの端の部分の接続端子３（例えば、図１の端子３１、３２）にのみ傾斜部を有するガイド部２２と根本部２１からなる台座２を設けてもよい。この部分で配線板４を支持することができれば、配線板４を確実に固定できるためである。
さらに、図４Ｄのように、１つの根本部２１に対して、複数の接続端子３が設けられている場合も、すべての接続端子３に傾斜部を有するガイド部２２と根本部２１からなる台座２を設けなくてもよい。この場合、端の部分の接続端子３にのみ傾斜部を有するガイド部２１と根本部２２からなる台座２を設けてもよい。
以上、説明したように、実施の形態にかかる半導体装置によれば、接続端子に傾斜部を有するガイド部と根本部とからなる台座を設けている。これにより、配線板のスルーホールに接続端子を入れやすくなり、配線板の位置決めが容易になる。さらに、配線板と接続端子との間の適切なクリアランスを確保して、配線板を支持することができるようになる。このため、接続端子とスルーホールとの間にはんだを十分に注入でき、接合部の接着性が向上させることができ、半導体装置の振動耐量が向上する。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、モールドタイプのパワー半導体モジュールを例に説明してきたが、本発明は、ポリフェニレンサルファイド（ＰＰＳ：Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）等の熱可塑性樹脂で、外部に信号を取り出す金属端子を固定するためインサート成形されている端子ケースにも適用可能である。この場合、接続端子に配線板を支持するための台座が設けられ、台座は、実施の形態と同様に根本部とガイド部とすることで、同様の効果を得ることができる。また、例えば、封止部１のおもて面（パワー半導体チップを搭載した導電性板側の上面）に接続端子３を有するパワー半導体モジュールを例に説明してきたが、本発明は、封止部の側面や底面に接続端子を有する場合にも適用可能である。この場合にも、接続端子に配線板を支持するための台座が設けられ、台座は、実施の形態と同様に根本部とガイド部とすることで、同様の効果を得ることができる。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のパワーコントロールユニットなどに使用されるパワー半導体装置に有用である。
１、１０１ 封止部
２、１０２ 台座
３、１０３ 接続端子
４、１０４ 配線板
６、１０６ 平坦部
７、１０７ スルーホール
１１ 締結部
２１ 根本部
２１１ 上部根本部
２１２ 下部根本部
２２ ガイド部

Claims (6)

  1. 半導体素子を内部に有する封止部と、
    前記半導体素子と電気的に接続され、前記封止部から外部に立設する接続端子と、
    前記接続端子に設けられた台座と、
    を備え、
    前記台座は、前記封止部に設けられた根本部と、前記根本部上に設けられた傾斜部を有するガイド部と、からなり、
    前記根本部が前記封止部の表面となす角度は、前記傾斜部が前記根本部の表面となす角度以上であることを特徴とする半導体装置。
  2. 前記ガイド部の上面に平坦部が設けられていないことを特徴する請求項１に記載の半導体装置。
  3. 前記傾斜部が前記根本部の表面となす角度は、３０°より大きく、９０°より小さいことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記根本部が前記封止部の表面となす角度は、３０°より大きく、９０°以下であることを特徴とする請求項１～３のいずれか一つに記載の半導体装置。
  5. 前記傾斜部の高さと前記根本部の高さとの和に対する前記傾斜部の高さの比は、０．０５以上で０．５０未満であることを特徴とする請求項１～４のいずれか一つに記載の半導体装置。
  6. 半導体素子と電気的に接続された接続端子を立設する第１工程と、
    樹脂を注入し、前記半導体素子を内部に封入し、前記接続端子に、前記樹脂上の根本部と、前記根本部上の傾斜部を有するガイド部と、からなる台座を形成する第２工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2018024562A 2018-02-14 2018-02-14 半導体装置および半導体装置の製造方法 Active JP7067103B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018024562A JP7067103B2 (ja) 2018-02-14 2018-02-14 半導体装置および半導体装置の製造方法
US16/241,099 US10966322B2 (en) 2018-02-14 2019-01-07 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018024562A JP7067103B2 (ja) 2018-02-14 2018-02-14 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019140334A JP2019140334A (ja) 2019-08-22
JP7067103B2 true JP7067103B2 (ja) 2022-05-16

Family

ID=67540956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018024562A Active JP7067103B2 (ja) 2018-02-14 2018-02-14 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10966322B2 (ja)
JP (1) JP7067103B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013145619A1 (ja) 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2016174112A (ja) 2015-03-18 2016-09-29 日立オートモティブシステムズ株式会社 電子制御装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS511592B2 (ja) 1971-08-27 1976-01-19
JPS5222880A (en) * 1975-08-15 1977-02-21 Nippon Telegr & Teleph Corp <Ntt> Integrated circuit package
US4677526A (en) * 1984-03-01 1987-06-30 Augat Inc. Plastic pin grid array chip carrier
US6896526B2 (en) * 1999-12-20 2005-05-24 Synqor, Inc. Flanged terminal pins for DC/DC converters
KR101463075B1 (ko) * 2008-02-04 2014-11-20 페어차일드코리아반도체 주식회사 히트 싱크 패키지
JP5101592B2 (ja) 2009-12-03 2012-12-19 三菱電機株式会社 パワーモジュールの製造方法
US9119327B2 (en) * 2010-10-26 2015-08-25 Tdk-Lambda Corporation Thermal management system and method
EP2908338A4 (en) 2012-10-15 2016-07-13 Fuji Electric Co Ltd SEMICONDUCTOR COMPONENT

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013145619A1 (ja) 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2016174112A (ja) 2015-03-18 2016-09-29 日立オートモティブシステムズ株式会社 電子制御装置

Also Published As

Publication number Publication date
US20190254167A1 (en) 2019-08-15
US10966322B2 (en) 2021-03-30
JP2019140334A (ja) 2019-08-22

Similar Documents

Publication Publication Date Title
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
US10903130B2 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
US9312192B2 (en) Semiconductor device
US5920119A (en) Power semiconductor module employing metal based molded case and screw fastening type terminals for high reliability
US7859079B2 (en) Power semiconductor device
US10242961B2 (en) Semiconductor device
US9852968B2 (en) Semiconductor device including a sealing region
CN112447691B (zh) 半导体装置及半导体装置的制造方法
US12100631B2 (en) Semiconductor device
CN112331632B (zh) 半导体装置
US20220068733A1 (en) Semiconductor module
US20110012251A1 (en) Semiconductor device and method for manufacturing same
JP6892006B2 (ja) 半導体装置
US20230069967A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
US12315838B2 (en) Wiring structure and semiconductor module
US9721863B2 (en) Printed circuit board including a leadframe with inserted packaged semiconductor chips
JP7067103B2 (ja) 半導体装置および半導体装置の製造方法
JP7207611B2 (ja) 半導体モジュール
US11562970B2 (en) Semiconductor device and manufacturing method thereof
JP7543854B2 (ja) 半導体装置及び半導体装置の製造方法
JP2020088030A (ja) 板はんだおよび半導体装置の製造方法
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
US11337306B2 (en) Semiconductor device
US20240007014A1 (en) Power conversion device
US20250323138A1 (en) Application board and a semiconductor package mounted thereon for reducing creepage currents

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220411

R150 Certificate of patent or registration of utility model

Ref document number: 7067103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250